CN102931981A - 一种超低功耗锁相环电路 - Google Patents

一种超低功耗锁相环电路 Download PDF

Info

Publication number
CN102931981A
CN102931981A CN2012104527325A CN201210452732A CN102931981A CN 102931981 A CN102931981 A CN 102931981A CN 2012104527325 A CN2012104527325 A CN 2012104527325A CN 201210452732 A CN201210452732 A CN 201210452732A CN 102931981 A CN102931981 A CN 102931981A
Authority
CN
China
Prior art keywords
phase
frequency
output
locked loop
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012104527325A
Other languages
English (en)
Inventor
时锴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU PANCHIP MICROELECTRONICS CO Ltd
Original Assignee
SUZHOU PANCHIP MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU PANCHIP MICROELECTRONICS CO Ltd filed Critical SUZHOU PANCHIP MICROELECTRONICS CO Ltd
Priority to CN2012104527325A priority Critical patent/CN102931981A/zh
Publication of CN102931981A publication Critical patent/CN102931981A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明揭示了一种锁相环电路，其包括一个用于检测参考频率和分频频率相位非一致性的异或门鉴相器、一个与异或门鉴相器输出相连的流控振荡器以及一个分频器，分频器的输出端接入异或门鉴相器的一个输入端，分频器的输入端与流控振荡器的输出相接且为相位锁定的频率输出。其中流控振荡器为利用异或门鉴相器产生的两路脉冲信号经转电压、电压比较、产生时钟信号后输入到锁存器中处理得到所需的频率输出信号。通过反复进行的鉴相、流控振荡、分频直至环路锁定。研制与应用本发明的流控振荡器，简化了电路结构，极大地降低了电路的功耗及设计的复杂程度。此外也极大地提升了锁相环的性能，表现为锁相速度较快，输出频率的相位噪声和杂散性较好。

Description

一种超低功耗锁相环电路
技术领域
本发明涉及一种芯片级电路设计，尤其涉及一种电路设计简单、超低功耗、较高性能快速锁定相位的锁相环电路。
背景技术
在集成电路的器件结构设计中，现有常用的锁相环电路如图1所示，其主要由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器构成。其工作原理为鉴频鉴相器根据参考频率和分频频率的频率相位差产生一定宽度的脉冲信号，来打开和关闭电荷泵的开关，从而实现环路滤波器的电容充放电，产生控制电压，改变压控振荡器的振荡频率，然后该频率再经过分频器进行分频得到分频频率，继续与参考频率进行鉴频鉴相，直到两者频率相位相等，环路锁定为止，输出相位锁定的频率信号Fvco。
该锁相环电路的主要缺点：（1）功耗非常大，由于压控振荡器和分频器都工作在较高的工作频率上，需要消耗较大的工作电流才能正常工作。（2）结构较复杂，由于每个组成电路都有至关重要的作用，缺一不可，整个环路的结构非常复杂。（3）性能较差，由于鉴频鉴相器的非线性、电荷泵的电流失配、压控振荡器的器件噪声和分频器的器件转换速度等因素的影响，一般该锁相环电路的输出频率具有很差的相位噪声性能和杂散性能。（4）设计复杂度较高，由于压控振荡器的设计比较复杂，并且需要考虑电荷泵的非理想因素和分频器速度，以及环路的整体性能，通常环路的整体设计具有很高的复杂度。
发明内容
有鉴于上述现有技术的缺陷，本发明的目的旨在提供一种超低功耗锁相环电路，解决以较简单的电路设计并以超低功耗获得性能优异、相位迅速锁定频率输出问题。
本发明解决目的的技术方案是：一种超低功耗锁相环电路，其特征在于包括：一个用于检测参考频率和分频频率相位非一致性的异或门鉴相器、一个与异或门鉴相器输出相连的流控振荡器以及一个分频器，所述分频器的输出端接入异或门鉴相器的一个输入端，所述分频器的输入端与流控振荡器的输出相接且为相位锁定的频率输出，其中所述流控振荡器包括两路电流转电压器，两个比较器和一个锁存器，其中一路电流转电压器的输入端接入由异或门鉴相器产生的一路脉冲信号，另一路电流转电压器的输入端接入由异或门鉴相器产生的另一个脉冲信号；每一路电流转电压器的输出端接一个具参考电压Vref的电压比较器，两个比较器一并输出连接至锁存器。
进一步地，所述分频器为基于相位开关的分频器，且所述由三个逐级顺次相连的除2前置分频器、除2中置分频器和除2后置分频器构成，具有八路相位差45°的分频输出信号P1～P8。
进一步地，所述电流转电压器为一个含电容及电流源的充电电路，所述电容的正极为电压输出并接入电压比较器。
进一步地，所述锁存器为两个或非门构成的时钟同步电路，一个比较器与一个或非门的一个输入端相接，另一个比较器与另一个或非门的一个输入端相接，两个或非门的输出端互相接入对方的另一个输入端，并且任意一个或非门的输出端为锁存器的输出。
本发明锁相环电路的研制与应用，所具有多方面的技术效果主要包括，由于电路结构简单，大大降低了电路的功耗，同时也降低了电路设计的复杂程度。此外，该锁相环电路也极大地提升了锁相环的性能，表现为锁相速度较快，输出频率的相位噪声和杂散性较好等。
附图说明
图1是集成电路设计中现有常用锁相环的电路框图。
图2是本发明提出的超低功耗锁相环的电路框图。
图3是图2中的流控振荡器的电路框图。
图4是图2中的分频器的电路框图。
具体实施方式
本发明针对传统的锁相环的诸多缺陷，针对性地研究设计并提出了一种超低功耗的锁相环电路，以解决上述问题。
如图2至图4所示的该种锁相环电路的框图可见，该振荡器的电路结构组成包括：一个用于检测参考频率和分频频率相位非一致性的异或门鉴相器（或称为XOR鉴相器）、一个与异或门鉴相器输出相连的流控振荡器以及一个分频器，该分频器的输出端接入异或门鉴相器的一个输入端，且分频器的输入端与流控振荡器的输出相接且为相位锁定的频率输出Fvco。如图3所示该流控振荡器包括两路电流转电压器，两个比较器和一个锁存器，其中一路电流转电压器的输入端接入脉冲信号1，另一路电流转电压器的输入端接入脉冲信号2，且脉冲信号1与脉冲信号2的占空比相异；每一路电流转电压器的输出端接一个具参考电压Vref的电压比较器，两个比较器一并输出连接至锁存器，锁存器的输出为流控振荡器的频率输出。
进一步细化来看，该电流转电压器为一个含电容及电流源的充电电路，电容的正极为电压输出并接入电压比较器。该锁存器为两个或非门构成的时钟同步电路，一个比较器与一个或非门的一个输入端相接，另一个比较器与另一个或非门的一个输入端相接，两个或非门的输出端互相接入对方的另一个输入端，并且任意一个或非门的输出端为锁存器的输出。
该流控振荡器的工作原理为：由两路占空比不同的脉冲信号，打开或者关闭电流转电压器的电流开关，实现电容的充放电，将电流转换为电压，再分别与参考电压Vref在电压比较器中进行电压比较，产生两路时钟信号，最终输入到锁存器中进行时钟同步处理，得到所需的输出信号频率。
再者，如图4所示，该分频器为基于相位开关的分频器，即由相位间的切换实现分频，在功耗和速度上都具有较突出的优势。其是由三个逐级顺次相连的除2前置分频器、除2中置分频器和除2后置分频器构成，从图示可见，ICO的差分输出信号Fico首先被输入除2前置分频器，产生两路相差180°的差分信号，继而被输入除2中置分频器产生四路相差90°的正交差分信号，最后再被输入除2后置分频器，产生八路相差45°的分频信号P1～P8。通过外部的MCU控制，可使这八路相差45°的分频信号P1～P8在彼此间进行切换，实现不同的分频要求，这点上为本领域的常用技术，故不再详述其控制方法及过程。
从图1所示锁相环电路整个原理来看：其由XOR鉴相器来检测参考频率和分频频率的相位不一致性，产生不同宽度的脉冲信号，再由该脉冲信号去打开或者关闭流控振荡器的电流开关，其宽度可以控制电流充电时间，输出相应的振荡频率，再由分频器进行分频得到分频频率，如此反复进行，直到环路锁定为止。由此可见上述锁相环电路的主要优点：（1）功耗低，由于结构简单，组成单元较少，并且组成单元电路相对简单，其功耗非常低。（2）结构简单，整个环路仅由鉴相器、流控振荡器和分频器三部分够成，相对于电荷泵锁相环来说，结构比较简单。（3）设计复杂度低，由于鉴相器仅有一个数字的XOR构成，流控振荡器较压控振荡器结构相对简单，所以整个环路设计复杂度相对较低。（4）性能优越，由于整个环路偏数字化工作，所以整个环路工作速度比较快，另外其输出频率的相位噪声性能和杂散性能都非常的好。
综上所述，是对本发明一种超低功耗锁相环电路通过具体实施例的详细描述，但并非以这些实施例来限制本发明多样性的实施方式及要求的权利要求保护范围。因此，但凡理解本发明，并根据上述实施例进行的等效结构变化或构件替换，能够实现相同目的和效果的设计，均应视为对本专利申请保护内容的侵犯。

Claims (4)

1.一种超低功耗锁相环电路，其特征在于包括：一个用于检测参考频率和分频频率相位非一致性的异或门鉴相器、一个与异或门鉴相器输出相连的流控振荡器以及一个分频器，所述分频器的输出端接入异或门鉴相器的一个输入端，所述分频器的输入端与流控振荡器的输出相接且为相位锁定的频率输出，其中所述流控振荡器包括两路电流转电压器，两个比较器和一个锁存器，其中一路电流转电压器的输入端接入由异或门鉴相器产生的一路脉冲信号，另一路电流转电压器的输入端接入由异或门鉴相器产生的另一个脉冲信号；每一路电流转电压器的输出端接一个具参考电压Vref的电压比较器，两个比较器一并输出连接至锁存器。
2.根据权利要求1所述的超低功耗锁相环电路，其特征在于：所述分频器为基于相位开关的分频器，且所述由三个逐级顺次相连的除2前置分频器、除2中置分频器和除2后置分频器构成，具有八路相位差45°的分频输出信号P1～P8。
3.根据权利要求1所述的超低功耗锁相环电路，其特征在于：所述电流转电压器为一个含电容及电流源的充电电路，所述电容的正极为电压输出并接入电压比较器。
4.根据权利要求1所述的超低功耗锁相环电路，其特征在于：所述锁存器为两个或非门构成的时钟同步电路，一个比较器与一个或非门的一个输入端相接，另一个比较器与另一个或非门的一个输入端相接，两个或非门的输出端互相接入对方的另一个输入端，并且任意一个或非门的输出端为锁存器的输出。
CN2012104527325A 2012-11-13 2012-11-13 一种超低功耗锁相环电路 Pending CN102931981A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012104527325A CN102931981A (zh) 2012-11-13 2012-11-13 一种超低功耗锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012104527325A CN102931981A (zh) 2012-11-13 2012-11-13 一种超低功耗锁相环电路

Publications (1)

Publication Number Publication Date
CN102931981A true CN102931981A (zh) 2013-02-13

Family

ID=47646709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012104527325A Pending CN102931981A (zh) 2012-11-13 2012-11-13 一种超低功耗锁相环电路

Country Status (1)

Country Link
CN (1) CN102931981A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108390675A (zh) * 2018-05-15 2018-08-10 南京德睿智芯电子科技有限公司 一种异或门鉴相器
CN108390562A (zh) * 2018-03-16 2018-08-10 西安电子科技大学 一种用于dc/dc的开关频率校正电路
CN111884650A (zh) * 2020-07-16 2020-11-03 清华大学 一种低杂散的模拟锁相环线性化电路
CN112034317A (zh) * 2020-08-31 2020-12-04 国网山东省电力公司电力科学研究院 振荡局放电压锁定电路、局部放电试验系统及工作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061946A1 (en) * 2001-01-26 2002-08-08 True Circuits, Inc. Phase-locked with composite feedback signal formed from phased-shifted variants of output signal
CN1564464A (zh) * 2004-04-13 2005-01-12 上海迪申电子科技有限责任公司 一种改进的相位开关型预分频器
CN101529723A (zh) * 2007-12-06 2009-09-09 香港应用科技研究院有限公司 具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器
CN102324912A (zh) * 2011-08-13 2012-01-18 中科芯集成电路股份有限公司 电流控制振荡器
CN102624384A (zh) * 2012-04-28 2012-08-01 中国科学院上海微系统与信息技术研究所 一种带有频率自扫描功能的锁相环

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061946A1 (en) * 2001-01-26 2002-08-08 True Circuits, Inc. Phase-locked with composite feedback signal formed from phased-shifted variants of output signal
CN1564464A (zh) * 2004-04-13 2005-01-12 上海迪申电子科技有限责任公司 一种改进的相位开关型预分频器
CN101529723A (zh) * 2007-12-06 2009-09-09 香港应用科技研究院有限公司 具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器
CN102324912A (zh) * 2011-08-13 2012-01-18 中科芯集成电路股份有限公司 电流控制振荡器
CN102624384A (zh) * 2012-04-28 2012-08-01 中国科学院上海微系统与信息技术研究所 一种带有频率自扫描功能的锁相环

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
伍建辉等: "数字锁相环在位同步提取中的应用", 《火控雷达技术》 *
李波等: "一种高精度数字可调片上振荡器设计", 《集成电路》 *
高亮: "基于FPGA的数字锁相环设计", 《仪表技术》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108390562A (zh) * 2018-03-16 2018-08-10 西安电子科技大学 一种用于dc/dc的开关频率校正电路
CN108390675A (zh) * 2018-05-15 2018-08-10 南京德睿智芯电子科技有限公司 一种异或门鉴相器
CN108390675B (zh) * 2018-05-15 2024-02-02 南京德睿智芯电子科技有限公司 一种异或门鉴相器
CN111884650A (zh) * 2020-07-16 2020-11-03 清华大学 一种低杂散的模拟锁相环线性化电路
CN111884650B (zh) * 2020-07-16 2022-04-15 清华大学 一种低杂散的模拟锁相环线性化电路
CN112034317A (zh) * 2020-08-31 2020-12-04 国网山东省电力公司电力科学研究院 振荡局放电压锁定电路、局部放电试验系统及工作方法
CN112034317B (zh) * 2020-08-31 2023-11-28 国网山东省电力公司电力科学研究院 振荡局放电压锁定电路、局部放电试验系统及工作方法

Similar Documents

Publication Publication Date Title
CN104113303B (zh) 50%占空比时钟产生电路
CN104113342B (zh) 用于高速数模转换器的高速数据同步电路
CN102870328B (zh) 具有减少的至偏置节点的耦合的pll电荷泵
CN102931981A (zh) 一种超低功耗锁相环电路
CN103684438A (zh) 延迟锁相环
CN103152035B (zh) 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器
CN104242920A (zh) 用于锁相环电路的锁定检测电路
CN103141029B (zh) 采样器电路
CN104620532A (zh) 时钟生成装置以及时钟数据恢复装置
CN101686053A (zh) 采用键合线作为振荡器电感的频率自校正锁相环
CN111953339A (zh) 一种锁相环快速锁定鉴频电路
CN104104385A (zh) 一种高精度锁相环和锁相方法
TWI434168B (zh) 時脈資料回復電路
CN105656479A (zh) 一种宽锁定范围低压控振荡器增益的锁相环电路
CN101807915B (zh) 应用于整数分频锁相环路中的鉴频鉴相器和电荷泵电路
US8604849B1 (en) Circuit and circuit methods for reduction of PFD noise contribution for ADPLL
CN102664624B (zh) 一种低功耗吞吐脉冲式分频器电路
CN103312323B (zh) 一种快速优化自动频率校准电路及算法
CN105553470A (zh) 一种基于半速率时钟恢复电路的串行器
CN205596095U (zh) 一种基于半速率时钟恢复电路的串行器
CN205490493U (zh) 一种带有反馈并行数据接口的高速串行器
CN111565038B (zh) 锁相环状态检测电路和锁相环电路
CN204206159U9 (zh) 一种宽锁定范围低压控振荡器增益的锁相环电路
TWI544773B (zh) 使用混合式相位誤差偵測器的時脈與資料回復電路
US8432201B1 (en) Phase-locked loop (PLL) circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130213