CN1951014B - 用于可编程时钟发生器的设备和方法 - Google Patents

用于可编程时钟发生器的设备和方法 Download PDF

Info

Publication number
CN1951014B
CN1951014B CN2005800148900A CN200580014890A CN1951014B CN 1951014 B CN1951014 B CN 1951014B CN 2005800148900 A CN2005800148900 A CN 2005800148900A CN 200580014890 A CN200580014890 A CN 200580014890A CN 1951014 B CN1951014 B CN 1951014B
Authority
CN
China
Prior art keywords
register
frequency
clock
output
mould
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800148900A
Other languages
English (en)
Other versions
CN1951014A (zh
Inventor
理查德·布尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Harrier Inc
Original Assignee
Harrier Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harrier Inc filed Critical Harrier Inc
Publication of CN1951014A publication Critical patent/CN1951014A/zh
Application granted granted Critical
Publication of CN1951014B publication Critical patent/CN1951014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/52—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits using field-effect transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • G06F1/0335—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator the phase increment itself being a composed function of two or more variables, e.g. frequency and phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

用于生成频率为第一时钟的频率的N/M的第二时钟的无门数字电路和方法，其中N和M是整数，N≤M/2。该无门数字电路具有可操作地连接以产生第二时钟的模M函数、寄存器和加法器，其中N和M是独立地可选择的。

Description

用于可编程时钟发生器的设备和方法
技术领域
本申请涉及一种用于可编程时钟发生器的设备和方法。 
背景技术
在数字通信电路中，通常需要产生如下时钟信号，其频率(f2)与另一时钟信号的频率(f1)相关。换言之，我们有：f2＝f1·K＝f1·N/M，其中N＜M；N和M没有任何共有因子。应用示例就是前向纠错(FEC)电路，其中就用到了两个相关时钟。通常，FEC增加了一般为M/N个时钟周期的开销。于是，FEC后的任何电路将使用时钟频率f1，而在FEC前的电路将使用时钟频率f2＝f1·N/M。 
然而，在上面的示例中，f2相对于f1的比率不是整数。如图1所示，一种现有技术的产生所述时钟的方法是使用锁相环(PLL)100。该电路100包含相位检测器103，环滤波器104，以及压控振荡器105，它们按照现有技术中公知的方式排列。频率f1首先在模块101(其可以是分频器或者其他的已知设备)中被M分频，然后在环路102中被N倍频。这种方法的缺点是PLL使用模拟电路，而该模拟电路需要附加元件作为与数字电路的接口；并且模拟电路可能对温度变化敏感，等等；而且通常也会带来额外的费用。 
另一种现有技术的方法是使用如图2所示的加间隙的时钟电路200。该电路包含间隙逻辑电路201，触发器202和“或”门203。在这个电路中，间隙逻辑201是状态机，其产生被称做“Gap”的逻辑信号，以使得对于M个时钟周期的每个时间段，“Gap”信号对于N个时钟周期是低电平而对于其余时间是高电平。从而输出频率是f2＝f1·N/M。 
该电路的缺点是它需要使用在数字电路中所不期望的门控时钟。“或”门203的输入处的时序要求是非常苛刻的。如果时序要求没有解决，则在输出处就会产生假信号(glitch)，其会引发故障并且产生不能提供比率N/M的输出时钟。 
另一种现有技术的方法是使用如图3所示的直接数字合成(DDS) 电路300。在该电路中，寄存器301用作累加器并且由频率f1进行时钟控制，它通过加法器303将前面的值加N。因为该累加器使用B位，当它达到C≥2B时会发生溢出，所以实际上它是模C累加器，由此只能与相应的累加器并行变化，并且限于其所能呈现的值。寄存器的输出被提供到由f1进行时钟控制的比较器302并产生输出频率f2＝f1·N1/C，限制条件是：N1≤C/2且N1是整数。 
然而，为了得到N/M的比率，需要求解方程N1/C＝N/M以得出唯一的可变参数N1，因为电路使用固定或恒定项C，所以N1＝N·C/M。但在许多情况中，N1不是整数，所以就不能精确地产生f2。这个电路的缺点是C不是可编程的，由此电路300就不能产生所有可能的N/M值。例如，如果C是对应于三位累加器的8，则比率1/8、2/8、3/8是可能的，而位于1/8和3/8之间的比率3/16和5/16(只列举几个)则不能实现。 
因此需要克服现有技术的缺点，提供一种用于产生如下时钟信号的数字电路，该时钟信号是另一时钟信号的N/M，其中N和M都是可选的。 
发明内容
本公开的一个目的是提供一种用于产生作为可选比率N/M的函数的时钟信号的新型电路和方法。 
本公开的另一个目的是提供一种用于产生频率为第一时钟频率的N/M的第二时钟的新型无门(Gateless)数字电路，其中N和M是整数，N≤M/2。无门数字电路具有可操作的连接来产生第二时钟的计数器、寄存器和加法器，并且N和M是独立地可选择的。 
本公开的再一目的是提供一种用于产生频率为第一时钟频率的N1/M1的时钟信号的新型改进的直接数字合成器。该直接数字合成器具有加法器、寄存器和比较器，其中，寄存器和比较器被第一时钟驱动，加法器将N1和寄存器的输出相加，并将和输出到寄存器，寄存器输出B位到比较器中，并且其中N是可选的。新改进之处是在加法 器和寄存器之间具有模M电路，并且用可变M比较器取代M1的固定比较器，其中M是可选择的。 
本公开的又一目的是提供一种用于从第一频率时钟产生第二频率时钟的新型数字电路，其中第二频率是第一频率的N/M比率，其中N和M是可调整数，N≤M/2并且M＜2B。该数字电路具有加法器，一个输入为N，另一个输入来自寄存器；模M函数，该函数可接收加法器输出；寄存器，由第一频率时钟进行时钟控制并接收模M输出；以及比较器，由第一频率时钟进行时钟控制，该比较器接收寄存器输出并且输出第二频率时钟。加法器、模M函数、寄存器和比较器具有B位容量。 
本公开的又一目的是提供一种用于从第一频率时钟产生第二频率的正弦波的新型数字电路，其中第二频率是第一频率的N/M比率，其中N和M均是可调整数，N≤M/2且M＜2B。该数字电路具有加法器，一个输入为N，另一个输入来自寄存器；模M函数，该函数接收加法器输出；寄存器，由第一频率时钟进行时钟控制并接收模M输出；以及查询表，接收寄存器输出并输出相应幅值以产生第二频率正弦波。加法器、模M函数和寄存器具有B位容量。 
本公开的另一目的是提供一种用于在数字电路中从源时钟数字化地产生第二时钟的新方法，其中第二时钟的频率是源时钟频率的N/M倍，N和M是可选择的整数。该新方法包括以下步骤：选择整数N；选择整数M，其中N≤M/2；确定和的模M并提供模M作为寄存器的输入；如果寄存器输出大于M/2，则从比较器输出第二时钟；将寄存器的输出加N以获得和；并且，从源时钟对寄存器和比较器进行时钟控制；从而从源时钟产生第二时钟。 
本公开的又一目的是提供用于从第一频率时钟产生第二频率时钟的新型数字电路，其中第二频率是第一频率的N/M比率，其中N和M都是可调整数，N≤M/2且2B＞M≥(2B-N)。该数字电路具有：加法器，一个输入为N，另一个输入来自寄存器；模M函数，该函数接收加法器输出；以及寄存器，由第一频率时钟进行时钟控制并接收 模M输出。该寄存器输出第二频率时钟作为最高位；其中加法器、模M函数和寄存器有B位。 
通过细读权利要求，附图和优选实施例的以下具体描述，所公开主题的这些目的和其他优点对于本公开所属领域的技术人员是显而易见的。 
附图说明
图1示出了现有技术锁相环(PLL)。 
图2示出了现有技术间隙时钟。 
图3示出了现有技术直接数字合成电路。 
图4是根据本公开的实施例。 
图5示出了图4的电路的操作。 
图6是根据本公开的具有正弦查询表的另一实施例。 
图7是根据本公开的M略小于2B的另一实施例。 
具体实施方式
此处描述的主题使用了如图4所示的新型电路400。该电路使用现有技术的DDS电路中可找到的加法器403、寄存器405和比较器406，但是它包括加法器403与寄存器405间的模M函数404，与现有技术的DDS不同，N和M都是可编程的，因此，使得组件的位容量是小于1/2的任意比率。对均可编程的N和M的任意值，电路400产生f2＝f1·N/M的输出频率。限制条件是N≤M/2且M＜2B。 
图5示出了输入时钟f1、加法器的输出值、模M函数、寄存器和输出时钟f2，其中N＝1，M＝3。所示的加法器、函数、寄存器和比较器至少有2位的容量，由此满足M＜2B且N≤M/2的限制。如图5所示，“A”是加法器的输出，“B”是模M函数的输出，“C”是与图4中标记对应的寄存器的输出。从图5中可以看到，输出f2明显是1/3f1或者f2＝f1·N/M，其中N＝1，M＝3。 
在所公开主题的另一实施例中，电路的输出600是正弦波而不是 方波(时钟)。电路600具有与图4中所示的电路400配置类似的加法器603、模M函数604和寄存器605。为产生正弦波输出信号而不是方波(时钟)信号，图4中的比较器406被图6中所示的正弦查询表607所取代。查询表607与所选择的M对应，并且将寄存器输出值与对于其在频率f2的正弦波中的相应位置的输出值相关联。正弦波输出的分辨率与M/N成正比，这一点可从图6中看出。 
另一实施例如图7所示，其中寄存器输出的最高位(MSB)可以是时钟输出f2。除了比较器406外，图7和图4中所示的电路相同。如果M略小于2B，也即如果2B＞M≥(2B-N)，那么比较器406可以移除，同时累加器的MSB可用作时钟输出信号f2。这可以通过观察图5看到，其中M＝3，N＝1，且B＝2，由此(4＞M≥3)。来自寄存器的最高位B＝2模拟第二频率时钟f2。 
虽然将可变值应用到N，M，B，f1，f2，但是它们仅仅是示例性的，主题的范围并不意味着限于所示的特定值。 

Claims (10)

1.一种用于从第一频率时钟产生第二频率时钟的数字电路，其中第二频率是第一频率的N/M比率，其中N和M是可调整数，N≤M/2且M＜2B，该数字电路包括：
加法器，一个输入为N，另一个输入来自寄存器；
模M函数，所述函数接收加法器输出；
所述寄存器由第一频率时钟进行时钟控制并接收模M输出，以及，
由第一频率时钟进行时钟控制的比较器，所述比较器接收寄存器输出，将寄存器输出与M/2进行比较，并输出第二频率时钟；
其中所述加法器、函数、寄存器和比较器是B位。
2.如权利要求1所述的数字电路，其中比较器的操作是M的函数。
3.一种用于从第一频率时钟产生第二频率的正弦波的数字电路，其中第二频率是第一频率的N/M比率，其中N和M是可调整数，N≤M/2且M＜2B，该数字电路包括：
加法器，一个输入为N，另一个输入来自寄存器；
模M函数，所述函数接收加法器输出；
所述寄存器由第一频率时钟进行时钟控制并接收模M输出，以及，
对应于M的查询表，接收寄存器输出并输出第二频率的正弦波中的相应位置的值；
其中所述加法器、模M函数和寄存器是B位。
4.一种用于在数字电路中从源时钟数字化地产生第二时钟的方法，其中第二时钟的频率是源时钟频率的N/M倍，其中N和M是可选择的整数，该方法包括以下步骤：
选择整数N；
选择整数M，其中N≤M/2；
确定和的模M，并将模M提供为寄存器的输入；
如果寄存器输出大于M/2，则从比较器输出第二时钟；
将寄存器的输出加N得到和；以及，
从源时钟对寄存器和比较器进行时钟控制；
由此从源时钟产生第二时钟。
5.如权利要求4所述的方法，其中寄存器是B位寄存器且M≤2B。
6.如权利要求4所述的方法，其中模M是在模M函数中确定的。
7.一种用于产生频率为第一时钟频率的N1/M1的时钟信号的直接数字合成器，具有加法器、寄存器和M1的固定比较器，其中M1是不可选择的，其中寄存器和比较器由第一时钟驱动，加法器将不可选择的N1和寄存器的输出相加，并将和输出，寄存器将B位输出到比较器中，比较器接收寄存器输出，将所述寄存器输出与M1/2进行比较，并输出第二频率时钟，其中，第二频率是第一时钟频率的N1/M1比率，改进之处包括加法器和寄存器之间的模M电路，并用可变的M比较器取代M1的固定比较器，其中M和N都是可选择的，加法器将所述N与寄存器的输出的和输出到模M电路，以及所述模M电路的输出被输入到寄存器，其中可变的M比较器接收寄存器输出，比较所述寄存器输出与M/2，并且输出第二频率，其中所述第二频率是第一时钟频率的N/M比率。
8.如权利要求7所述的合成器，其中可变M比较器进一步包括对于每个M的查询正弦表。
9.如权利要求7所述的合成器，其中寄存器输出的最高位是第二时钟信号。
10.一种用于从第一频率时钟产生第二频率时钟的数字电路，其中第二频率是第一频率的N/M比率，其中N和M是可调整数，N≤M/2且2B＞M≥(2B-N)，该数字电路包括：
加法器，一个输入为N，另一个输入来自寄存器；
模M函数，所述函数接收加法器输出；
所述寄存器由第一频率时钟进行时钟控制并接收模M输出，以及，
输出第二频率时钟作为最高位；
其中所述加法器、模M函数和寄存器是B位。
CN2005800148900A 2004-05-12 2005-05-06 用于可编程时钟发生器的设备和方法 Active CN1951014B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/843,458 2004-05-12
US10/843,458 US7035369B2 (en) 2004-05-12 2004-05-12 Apparatus and method for a programmable clock generator
PCT/US2005/015813 WO2005114841A1 (en) 2004-05-12 2005-05-06 Apparatus and method for a programmable clock generator

Publications (2)

Publication Number Publication Date
CN1951014A CN1951014A (zh) 2007-04-18
CN1951014B true CN1951014B (zh) 2011-11-16

Family

ID=35309399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800148900A Active CN1951014B (zh) 2004-05-12 2005-05-06 用于可编程时钟发生器的设备和方法

Country Status (5)

Country Link
US (1) US7035369B2 (zh)
EP (1) EP1751866A4 (zh)
CN (1) CN1951014B (zh)
CA (1) CA2566284A1 (zh)
WO (1) WO2005114841A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9369135B2 (en) * 2013-03-18 2016-06-14 Applied Micro Circuits Corporation Method and apparatus for gapping
US9641183B2 (en) 2013-10-22 2017-05-02 The Regents Of The University Of Michigan Dual-loop programmable and dividerless clock generator for ultra low power applications
KR102110770B1 (ko) * 2014-02-14 2020-05-14 삼성전자 주식회사 클럭 분주 장치
CN104852712A (zh) * 2015-05-19 2015-08-19 中国电子科技集团公司第四十七研究所 一种基于数据变化的低功耗门控时钟电路结构
CN107291148A (zh) * 2016-03-31 2017-10-24 大唐恩智浦半导体有限公司 正弦波发生装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318901A (zh) * 2000-04-17 2001-10-24 松下电器产业株式会社 频率综合器
US6434707B1 (en) * 1999-06-07 2002-08-13 Motorola, Inc. Low phase jitter clock signal generation circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2541595C2 (de) * 1975-09-18 1982-05-06 Robert Bosch Gmbh, 7000 Stuttgart Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung
US4991188A (en) * 1988-12-12 1991-02-05 Ncr Corporation Digital frequency divider
US5088057A (en) * 1990-04-05 1992-02-11 At&T Bell Laboratories Rational rate frequency generator
JPH09307439A (ja) * 1996-05-09 1997-11-28 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
JP2002522973A (ja) * 1998-08-07 2002-07-23 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 適応性圧縮
US6449291B1 (en) * 1998-11-24 2002-09-10 3Com Corporation Method and apparatus for time synchronization in a communication system
US6650721B1 (en) * 1999-08-05 2003-11-18 Agere Systems Inc. Phase locked loop with numerically controlled oscillator divider in feedback loop
DE60006346T2 (de) * 1999-12-13 2004-09-09 Matsushita Electric Industrial Co., Ltd., Kadoma Frequenzsynthetisierer mit gebrochenem Teilerverhältnis und Delta-Sigma Modulator zur Kontrolle des fraktionalen Teils
KR100346839B1 (ko) * 2000-10-10 2002-08-03 삼성전자 주식회사 시그마-델타 변조기를 이용한 분수-ｎ 주파수 합성 장치및 그 방법
ATE344499T1 (de) * 2001-06-15 2006-11-15 Analog Devices Inc Interpolator mit variablem modul und variabler frequenzsynthesizer mit dem interpolator mit variablem modul
US7065172B2 (en) * 2002-07-15 2006-06-20 Texas Instruments Incorporated Precision jitter-free frequency synthesis

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434707B1 (en) * 1999-06-07 2002-08-13 Motorola, Inc. Low phase jitter clock signal generation circuit
CN1318901A (zh) * 2000-04-17 2001-10-24 松下电器产业株式会社 频率综合器

Also Published As

Publication number Publication date
CN1951014A (zh) 2007-04-18
US7035369B2 (en) 2006-04-25
WO2005114841A1 (en) 2005-12-01
EP1751866A4 (en) 2007-08-29
CA2566284A1 (en) 2005-12-01
EP1751866A1 (en) 2007-02-14
US20050254615A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
CN108270437B (zh) 数控振荡器和基于数控振荡器的全数字锁频环和锁相环
US7773713B2 (en) Clock data recovery systems and methods for direct digital synthesizers
US9735787B2 (en) Frequency synthesizer with dynamic phase and pulse-width control
US7734001B2 (en) Fractional frequency divider circuit and data transmission apparatus using the same
EP1249936A2 (en) Lock detection circuit
TWI345368B (en) Data and clock recovery circuit and gated digital controlled oscillator
CN101419483B (zh) 基于锁相环的时钟发生器及时钟发生方法
CN107819456B (zh) 一种基于fpga进位链的高精度延时产生器
CN1951014B (zh) 用于可编程时钟发生器的设备和方法
JPWO2007049365A1 (ja) 試験装置、クロック発生装置、及び電子デバイス
US7151399B2 (en) System and method for generating multiple clock signals
CN101420294B (zh) 一种时钟锁相环控制方法及装置
CN104620532A (zh) 时钟生成装置以及时钟数据恢复装置
CN107896106A (zh) 调节数字锁相回路的相位
CN101371439A (zh) 相位比较电路及使用该相位比较电路的pll频率合成器
JP4817241B2 (ja) ４相出力２（２ｎ＋１）分周移相器
US7642865B2 (en) System and method for multiple-phase clock generation
CN106549667B (zh) 数字小数分频器及其分频方法
KR100464933B1 (ko) 완전 디지털 클럭 신디사이저
US7813466B2 (en) Jitter-free divider
US7323913B1 (en) Multiphase divider for P-PLL based serial link receivers
US11509314B2 (en) All-digital phase-locked loop
CN102468850B (zh) 具有相位选择功能的分频器
KR0149126B1 (ko) 혼합형 주파수 합성기
CN104135286A (zh) 数字频率合成器及其数字频率合成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant