JP2002522973A - 適応性圧縮 - Google Patents
適応性圧縮Info
- Publication number
- JP2002522973A JP2002522973A JP2000564372A JP2000564372A JP2002522973A JP 2002522973 A JP2002522973 A JP 2002522973A JP 2000564372 A JP2000564372 A JP 2000564372A JP 2000564372 A JP2000564372 A JP 2000564372A JP 2002522973 A JP2002522973 A JP 2002522973A
- Authority
- JP
- Japan
- Prior art keywords
- compression
- control signal
- signal
- video signal
- sum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
ビデオ信号圧縮方法において、圧縮比制御信号と従前の和とが、新たな和が生成されるために加算される。圧縮されたビデオ信号を生成するために、圧縮比制御信号が前記従前の和及び前記圧縮比制御信号に依存して論理的に求められ、ビデオ信号が前記圧縮制御信号に依存して圧縮される。
Description
【０００１】
本発明は、例えばＰＩＰ（ピクチャ−イン−ピクチャ）又はダブルウインドウ
ディスプレイ用のビデオ信号の適応圧縮に関する。
ディスプレイ用のビデオ信号の適応圧縮に関する。
【０００２】
英国特許出願番号ＧＢ−Ａ−２，１８２，５２２号公報は適応性フィルタリン
グシステムを開示している。観察者（viewer）が中にセットされた画像（inset
image）のサイズを変更できる、ピクチャ−イン−ピクチャのＴＶ受信機は、
適応性エリアシング除去フィルタを含んでいる。該フィルタは可変可能な遅延素
子と、加算器とを含んでいる。信号は該加算器の一つの入力ポート、及び該遅延
素子に供給される。前記遅延素子により供給された信号は前記加算器の第二の入
力ポートへ入力される。前記遅延素子は時間遅延をもたらし、この時間遅延は、
式Ｔ＝Ｋ１τ＋ＰＫ２τにより表現可能であり、τは時間の固定量、Ｋ１、Ｋ２ は定数、及びＰは変数である。前記フィルタの周波数応答特性はＰの値を変化さ
せる選択信号により変更される。
グシステムを開示している。観察者（viewer）が中にセットされた画像（inset
image）のサイズを変更できる、ピクチャ−イン−ピクチャのＴＶ受信機は、
適応性エリアシング除去フィルタを含んでいる。該フィルタは可変可能な遅延素
子と、加算器とを含んでいる。信号は該加算器の一つの入力ポート、及び該遅延
素子に供給される。前記遅延素子により供給された信号は前記加算器の第二の入
力ポートへ入力される。前記遅延素子は時間遅延をもたらし、この時間遅延は、
式Ｔ＝Ｋ１τ＋ＰＫ２τにより表現可能であり、τは時間の固定量、Ｋ１、Ｋ２ は定数、及びＰは変数である。前記フィルタの周波数応答特性はＰの値を変化さ
せる選択信号により変更される。
【０００３】
本発明の目的は、とりわけ単純な制御部を持つ適応性フィルタを提供すること
にある。この目的のために、本発明の第一の見地は請求項１及び請求項２に記載
されたようなビデオ信号圧縮方法及び装置を提供することにある。請求項５はこ
の発明の第二の見地によるディスプレイ装置を規定する。有益な実施例は従属請
求項に規定されている。
にある。この目的のために、本発明の第一の見地は請求項１及び請求項２に記載
されたようなビデオ信号圧縮方法及び装置を提供することにある。請求項５はこ
の発明の第二の見地によるディスプレイ装置を規定する。有益な実施例は従属請
求項に規定されている。
【０００４】
本発明の第一の見地によるビデオ信号圧縮方法では、新たな和を生成するため
に圧縮比制御信号と従前の和とが加算され、圧縮制御信号は前記従前の和及び前
記圧縮比制御信号に依存して論理的に生成され、圧縮されたビデオ信号を生成す
るために前記圧縮制御信号に依存してビデオ信号が圧縮される。
に圧縮比制御信号と従前の和とが加算され、圧縮制御信号は前記従前の和及び前
記圧縮比制御信号に依存して論理的に生成され、圧縮されたビデオ信号を生成す
るために前記圧縮制御信号に依存してビデオ信号が圧縮される。
【０００５】 本発明のこれらの及び他の見地は、以下に記載された実施例から明瞭になるで
あろう。
あろう。
【０００６】
リニアズームと呼ばれるＰＩＰ（ピクチャ イン ピクチャ）モードのために
、ビデオピクチャをより小さなサイズに圧縮するディジタルフィルタが必要であ
る。該圧縮は垂直方向のみならず水平方向においても行わなければならない。リ
ニアズームの主たる問題点は、縮小率が新しいピクチャ毎に相違しうることであ
る。この問題点に対して前記水平方向及び垂直方向の圧縮フィルタに適用可能な
解決方法を見い出した。この基本となる体系は図に示されている。
、ビデオピクチャをより小さなサイズに圧縮するディジタルフィルタが必要であ
る。該圧縮は垂直方向のみならず水平方向においても行わなければならない。リ
ニアズームの主たる問題点は、縮小率が新しいピクチャ毎に相違しうることであ
る。この問題点に対して前記水平方向及び垂直方向の圧縮フィルタに適用可能な
解決方法を見い出した。この基本となる体系は図に示されている。
【０００７】 当該図において、Ｋは０からＭの間の数であり、Ｍは実現可能な縮小比の数で
ある。１００個のステップで、１から１００％までズーミングが行われることが
望ましい。Ｍは１００とすべきである。縮小比はＫ／Ｍである。リニアズームの
適用例では、Ｋは各フィールド又は各２個又はそれ以上のフィールドで変わる。
ＰＩＰの適用例では、ごくありふれた縮小比として１／２、１／４、１／３、及
び１／８が、Ｍ＝９６と、Ｋ＝４８、２４、３２、及び１２の各値とを選ぶこと
によって当該回路を使用して実施適用可能である。
ある。１００個のステップで、１から１００％までズーミングが行われることが
望ましい。Ｍは１００とすべきである。縮小比はＫ／Ｍである。リニアズームの
適用例では、Ｋは各フィールド又は各２個又はそれ以上のフィールドで変わる。
ＰＩＰの適用例では、ごくありふれた縮小比として１／２、１／４、１／３、及
び１／８が、Ｍ＝９６と、Ｋ＝４８、２４、３２、及び１２の各値とを選ぶこと
によって当該回路を使用して実施適用可能である。
【０００８】 ここで図に示された回路が水平方向における縮小に使用されるものと仮定する
。制御パスＣでは（信号のスタートラインで示された）ラインの出発点で、レジ
スタＲＥＧ Ａがゼロにリセットされる。Ｋ＞０の場合は、ＫがレジスタＲＥＧ
Ａの出力信号Ｃsumを超えるので、比較器ＣＰの出力部でイネーブル（enable
）信号ｅｎは、そのとき１になる。引き続くクロックの各サイクルで、Ｋはモジ
ュロＭの加算器ＡＤ１によりCsumに加算され、該モジュロMの値がレジスタＲＥ
Ｇ Ａに記憶される。CsumがKよりも小さい場合は、前記イネーブル信号ｅｎが
１になり、そうでない場合はｅｎは０になる。この結果、該イネーブル信号ｅｎ
の出力で１と０との規則的なシーケンスを得る。以上のことは次の表に示されて
いる。
。制御パスＣでは（信号のスタートラインで示された）ラインの出発点で、レジ
スタＲＥＧ Ａがゼロにリセットされる。Ｋ＞０の場合は、ＫがレジスタＲＥＧ
Ａの出力信号Ｃsumを超えるので、比較器ＣＰの出力部でイネーブル（enable
）信号ｅｎは、そのとき１になる。引き続くクロックの各サイクルで、Ｋはモジ
ュロＭの加算器ＡＤ１によりCsumに加算され、該モジュロMの値がレジスタＲＥ
Ｇ Ａに記憶される。CsumがKよりも小さい場合は、前記イネーブル信号ｅｎが
１になり、そうでない場合はｅｎは０になる。この結果、該イネーブル信号ｅｎ
の出力で１と０との規則的なシーケンスを得る。以上のことは次の表に示されて
いる。
【０００９】 圧縮比が１／４であり、その結果、Ｋ／Ｍ＝２４／９６の場合
【表１】
【００１０】 連続する３つの０列に続く１を持つイネーブル信号ｅｎの結果として、毎回４
個の入力画素が１個の出力画素に合成される。その結果１／４の圧縮比がもたら
される。
個の入力画素が１個の出力画素に合成される。その結果１／４の圧縮比がもたら
される。
【００１１】 圧縮比が２／３であり、その結果、Ｋ／Ｍ＝６４／９６の場合
【表２】
【００１２】 結果として、択一的に２個の入力画素が１個の出力画素（一つの０に続く１を
持つイネーブル信号ｅｎ）に合成され、入力画素（０がない列に続く１を持つイ
ネーブル信号ｅｎ）がただ通過する。その結果、２／３の圧縮比がもたらされる
。
持つイネーブル信号ｅｎ）に合成され、入力画素（０がない列に続く１を持つイ
ネーブル信号ｅｎ）がただ通過する。その結果、２／３の圧縮比がもたらされる
。
【００１３】 カウンタＣＮＴは０列の数をカウントし、分割制御信号ＤＣとして、一つずつ
増加した結果を（例えば、最初の例では４を、第二の例では交互に２及び１を）
前記回路のデータパスＤにおいて制御可能な分割器（divider）ＤＩＶに出力す
る。
増加した結果を（例えば、最初の例では４を、第二の例では交互に２及び１を）
前記回路のデータパスＤにおいて制御可能な分割器（divider）ＤＩＶに出力す
る。
【００１４】 前記回路の該データパスＤで、一列の画素を表すデータサンプルＤＳは、各ク
ロックサイクルにおいて該データの入力部に到達する。前記イネーブル信号ｅｎ
は、０のところでレジスタＲＥＧ Ｂをリセットし、前記出力部における有効な
サンプル（前記遅延素子ＤＬの出力部における信号の出力であるアウト−ヴァル
（out-val、図１参照））を示すために使われる。各クロックサイクル毎に、前
記イネーブル信号ｅｎが０の場合に、加算器AD2は前記新たな入力データサンプ
ルＤＳデータの値を前記レジスタＲＥＢ Ｂの出力信号Ｄsumに加算し、この和
は前記レジスタＲＥＧ Ｂに記憶される。イネーブル信号ｅｎが１である場合は
、該和は前記制御可能な分割器ＤＩＶにより分割され、前記レジスタＲＥＧ Ｃ
に記憶される。
ロックサイクルにおいて該データの入力部に到達する。前記イネーブル信号ｅｎ
は、０のところでレジスタＲＥＧ Ｂをリセットし、前記出力部における有効な
サンプル（前記遅延素子ＤＬの出力部における信号の出力であるアウト−ヴァル
（out-val、図１参照））を示すために使われる。各クロックサイクル毎に、前
記イネーブル信号ｅｎが０の場合に、加算器AD2は前記新たな入力データサンプ
ルＤＳデータの値を前記レジスタＲＥＢ Ｂの出力信号Ｄsumに加算し、この和
は前記レジスタＲＥＧ Ｂに記憶される。イネーブル信号ｅｎが１である場合は
、該和は前記制御可能な分割器ＤＩＶにより分割され、前記レジスタＲＥＧ Ｃ
に記憶される。
【００１５】 前記回路は同様に垂直方向の縮小のために使用可能である。そのとき、前記レ
ジスタＲＥＧ Ｂはラインメモリであり、前記レジスタＲＥＧ Ａは一ラインに
一度実行される。
ジスタＲＥＧ Ｂはラインメモリであり、前記レジスタＲＥＧ Ａは一ラインに
一度実行される。
【００１６】 図２の表示装置は、第一又は主たるチャンネル入力部ＣＨ1と、第二又はＰＩ
Ｐチャンネル入力部ＣＨ２を持っている。前記第一チャンネル入力部ＣＨ１は、
図１に示されたタイプの第一の水平方向縮小回路ＨＲ１の入力部に結合されてい
る。第二のチャンネル入力部ＣＨ２は、図１に示されたタイプの第二の水平方向
縮小回路ＨＲ２の入力部に結合される。前記第二の水平方向縮小回路ＨＲ２の出
力部は、上述した変形例を伴った図１に示されたタイプの垂直方向縮小回路ＶＲ
の入力部に結合されている。ダブルウインドウディスプレイモードでは、スイッ
チＳＷ１が、交互に出力プロセッサＯＰの入力部を、前記第一の水平方向縮小回
路ＨＲ１の出力部又は前記垂直方向縮小回路ＶＲの出力部に結合する。ＰＩＰモ
ードでは、前記スイッチＳＷ１が、出力プロセッサＯＰの入力部を前記垂直方向
縮小回路ＶＲの出力部に結合される。スイッチＳＷ２は、ディスプレイドライバ
ＤＤの入力部を前記第一若しくは主なチャンネル入力部ＣＨ１、又は前記出力プ
ロセッサＯＰの出力部に結合する。シングルディスプレイモードでは、前記スイ
ッチＳＷ２はそのディスプレイドライバＤＤの入力部を、前記第一又は主なチャ
ンネル入力部ＣＨ１に結合する。ＰＩＰモードでは、前記スイッチSW2は、その
２つの位置の間を交互に切り換える。ダブルウインドウモードでは、前記スイッ
チSW2は、ディスプレイドライバＤＤの入力部を前記出力プロセッサＯＰの出力
部に結合する。前記ディスプレイドライバＤＤの出力部はディスプレイＤＰに結
合されている。
Ｐチャンネル入力部ＣＨ２を持っている。前記第一チャンネル入力部ＣＨ１は、
図１に示されたタイプの第一の水平方向縮小回路ＨＲ１の入力部に結合されてい
る。第二のチャンネル入力部ＣＨ２は、図１に示されたタイプの第二の水平方向
縮小回路ＨＲ２の入力部に結合される。前記第二の水平方向縮小回路ＨＲ２の出
力部は、上述した変形例を伴った図１に示されたタイプの垂直方向縮小回路ＶＲ
の入力部に結合されている。ダブルウインドウディスプレイモードでは、スイッ
チＳＷ１が、交互に出力プロセッサＯＰの入力部を、前記第一の水平方向縮小回
路ＨＲ１の出力部又は前記垂直方向縮小回路ＶＲの出力部に結合する。ＰＩＰモ
ードでは、前記スイッチＳＷ１が、出力プロセッサＯＰの入力部を前記垂直方向
縮小回路ＶＲの出力部に結合される。スイッチＳＷ２は、ディスプレイドライバ
ＤＤの入力部を前記第一若しくは主なチャンネル入力部ＣＨ１、又は前記出力プ
ロセッサＯＰの出力部に結合する。シングルディスプレイモードでは、前記スイ
ッチＳＷ２はそのディスプレイドライバＤＤの入力部を、前記第一又は主なチャ
ンネル入力部ＣＨ１に結合する。ＰＩＰモードでは、前記スイッチSW2は、その
２つの位置の間を交互に切り換える。ダブルウインドウモードでは、前記スイッ
チSW2は、ディスプレイドライバＤＤの入力部を前記出力プロセッサＯＰの出力
部に結合する。前記ディスプレイドライバＤＤの出力部はディスプレイＤＰに結
合されている。
【００１７】 上述の実施例は本発明を限定するよりはむしろ例示であり、当業者は添付され
た請求の範囲に離脱することなく多くの代替可能な実施例を考え出すことができ
るであろう。当該請求の範囲において括弧に囲まれた参照符号は請求の範囲を限
定するものではない。「有する」という語句は請求項にリストアップされた以上
の他の要素又はステップの存在を排除しない。本発明は、いくつかの明瞭な要素
を有するハードウエアにより、及び適切にプログラムされたコンピュータにより
実現可能である。いくつかの手段を列挙する装置に係る請求項では、これらの手
段のいくつかがハードウエアの一つ及び同一のアイテムにより実現可能である。
た請求の範囲に離脱することなく多くの代替可能な実施例を考え出すことができ
るであろう。当該請求の範囲において括弧に囲まれた参照符号は請求の範囲を限
定するものではない。「有する」という語句は請求項にリストアップされた以上
の他の要素又はステップの存在を排除しない。本発明は、いくつかの明瞭な要素
を有するハードウエアにより、及び適切にプログラムされたコンピュータにより
実現可能である。いくつかの手段を列挙する装置に係る請求項では、これらの手
段のいくつかがハードウエアの一つ及び同一のアイテムにより実現可能である。
【図１】 本発明による圧縮回路を示す図である。
【図２】 このような圧縮回路を有するディスプレイ装置を示す図である。
ＡＤ１ 加算器 ＡＤ２ 加算器 ＣＨ１ 第一チャンネル ＣＨ２ 第二チャンネル ＣＮＴ カウンタ ＣＰ 比較器 Ｄ データパス ＤＣ 制御信号 ＤＤ ディスプレイドライバ ＤＩＶ 分割器 ＤＰ ディスプレイ Ｋ 圧縮比制御信号 ＯＰ 出力プロセッサ ＲＥＧ レジスタ ＶＲ 垂直方向縮小回路 ＨＲ 水平方向縮小回路
【手続補正書】
【提出日】平成１２年４月１７日（２０００．４．１７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 適応性圧縮
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ヴィアホーク ヤコブ ジェイ オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ Ｆターム(参考） 5C023 AA02 AA15 AA38 DA03 EA03 EA05 EA06 EA10 5C025 BA30 CA06
Claims (5)
- 【請求項１】 新たな和を生成するために圧縮比制御信号と従前の和とを加
算するステップと、 前記圧縮比制御信号及び前記従前の和に依存して圧縮制御信号を論理的に生成
するステップと、 圧縮されたビデオ信号を生成するために前記圧縮制御信号に依存してビデオ信
号を圧縮するステップと、 を有するビデオ信号圧縮方法。 - 【請求項２】 圧縮比制御信号及び従前の和を入力して新たな和を生成する
ための加算手段と、 前記圧縮比制御信号及び前記従前の和を入力して圧縮制御信号を生成するため
の論理手段と、 圧縮されたビデオ信号を生成するために前記圧縮制御信号に依存してビデオ信
号を圧縮する手段と、 を有するビデオ信号圧縮装置。 - 【請求項３】 前記論理手段は、 前記圧縮比制御信号が前記従前の和を超えるかどうかを決定する比較手段と、 前記圧縮比制御信号が前記従前の和を超える連続回数に依存して分割制御信号
を出力するために前記回数をカウントする手段と、 を有する請求項２に記載されたビデオ信号圧縮装置。 - 【請求項４】 前記圧縮手段が、 蓄積された信号を得るために前記圧縮制御信号に依存して入力データサンプル
を蓄積する手段と、 前記圧縮制御信号に依存して前記蓄積された信号を分割するための制御可能な
分割手段と、 を有する請求項２に記載されたビデオ信号圧縮装置。 - 【請求項５】 圧縮されたビデオ信号を生成するために請求項２に記載され
た少なくとも一つのビデオ信号圧縮装置と、 前記圧縮されたビデオ信号を表示する表示装置と、 を有するディスプレイ機器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98202668.4 | 1998-08-07 | ||
| EP98202668 | 1998-08-07 | ||
| PCT/EP1999/005588 WO2000008847A1 (en) | 1998-08-07 | 1999-08-02 | Adaptive compression |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002522973A true JP2002522973A (ja) | 2002-07-23 |
Family
ID=8234019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000564372A Withdrawn JP2002522973A (ja) | 1998-08-07 | 1999-08-02 | 適応性圧縮 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6493471B1 (ja) |
| EP (1) | EP1042914A1 (ja) |
| JP (1) | JP2002522973A (ja) |
| WO (1) | WO2000008847A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816626B1 (en) * | 2001-04-27 | 2004-11-09 | Cisco Technology, Inc. | Bandwidth conserving near-end picture-in-picture videotelephony |
| US20050231637A1 (en) * | 2004-04-16 | 2005-10-20 | Eric Jeffrey | Method for live image display and apparatus for performing the same |
| US7035369B2 (en) * | 2004-05-12 | 2006-04-25 | Harris Corporation | Apparatus and method for a programmable clock generator |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54149515A (en) * | 1978-05-17 | 1979-11-22 | Nec Corp | Separator circuit for luminance signal and chromaticity signal |
| US4587621A (en) * | 1982-03-08 | 1986-05-06 | The Mead Corporation | Device for electrical variable magnification of document image |
| DE3587155T2 (de) * | 1984-12-06 | 1993-06-17 | Dainippon Screen Mfg | Verfahren und vorrichtung zum verdichten von bilddaten. |
| US4656515A (en) | 1985-03-25 | 1987-04-07 | Rca Corporation | Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates |
| US4717951A (en) | 1985-10-31 | 1988-01-05 | Rca Corporation | Adaptive digital filter |
| US4730215A (en) * | 1986-05-30 | 1988-03-08 | Rca Corporation | Compatible wide screen television system with variable image compression/expansion |
| JPH05236345A (ja) | 1992-02-21 | 1993-09-10 | Nec Ic Microcomput Syst Ltd | 画像用垂直フィルタ回路 |
| KR100388517B1 (ko) | 1996-03-07 | 2003-10-10 | 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 | 정지프레임동작중에 보조영상내의공간경계를제거하도록 주영상과함께 보조영상을 샘플링및 디스플레이하는 장치 |
| JPH09326958A (ja) * | 1996-06-05 | 1997-12-16 | Sony Corp | 画像処理装置および処理方法 |
| JP4022935B2 (ja) * | 1997-01-21 | 2007-12-19 | ソニー株式会社 | 画像処理装置および処理方法 |
| JPH10215370A (ja) * | 1997-01-30 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 画像入力装置 |
-
1999
- 1999-08-02 JP JP2000564372A patent/JP2002522973A/ja not_active Withdrawn
- 1999-08-02 EP EP99939441A patent/EP1042914A1/en not_active Withdrawn
- 1999-08-02 WO PCT/EP1999/005588 patent/WO2000008847A1/en not_active Application Discontinuation
- 1999-08-05 US US09/368,851 patent/US6493471B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6493471B1 (en) | 2002-12-10 |
| WO2000008847A1 (en) | 2000-02-17 |
| EP1042914A1 (en) | 2000-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0151859B1 (ko) | 조정가능한 반앨리어스 필터 | |
| US7679683B2 (en) | Image display apparatus and operating method thereof | |
| TW465240B (en) | Image display | |
| KR950014577B1 (ko) | 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치 | |
| US6380985B1 (en) | Resizing and anti-flicker filtering in reduced-size video images | |
| JP2655159B2 (ja) | ピクチヤーインピクチヤーのビデオ信号発生回路 | |
| WO2002104034A1 (en) | Method and apparatus for high-definition multi-screen display | |
| JP2002522973A (ja) | 適応性圧縮 | |
| US20060250321A1 (en) | Dual image display system and method thereof | |
| CA2316234C (en) | Flicker filter and interlacer implemented in a television system displaying network application data | |
| US6774952B1 (en) | Bandwidth management | |
| KR19990080824A (ko) | 공통 포맷을 이용하는 영상 포맷 변환 장치와 그 방법 | |
| JPS6242555B2 (ja) | ||
| EP1312210A1 (en) | Generating a multi-window video signal | |
| WO2001028244A1 (en) | Method and system for eliminating edge effects at the beginning of frame in video signals | |
| EP1337109A1 (en) | Method and device for picture scaling | |
| JP2978641B2 (ja) | 映像信号表示回路 | |
| JP4357239B2 (ja) | 映像信号処理装置及び映像表示装置 | |
| CN1092003C (zh) | 4∶3电视屏幕显示16∶9画面兼画外画的装置 | |
| KR100295781B1 (ko) | 와이드 스크린 영상처리장치에서 영상신호의 수평화면비변환장치 및 방법 | |
| JP4439338B2 (ja) | 画像変換装置 | |
| KR0157481B1 (ko) | 와이드 텔레비젼 수상기의 수직확대개선회로 | |
| JPH0759024A (ja) | 多画面テレビジョン受像機 | |
| JPS61192185A (ja) | ２画面テレビ受信機 | |
| JPH0537869A (ja) | 画像圧縮伸張回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |