KR0157481B1 - 와이드 텔레비젼 수상기의 수직확대개선회로 - Google Patents

와이드 텔레비젼 수상기의 수직확대개선회로

Info

Publication number
KR0157481B1
KR0157481B1 KR1019940011489A KR19940011489A KR0157481B1 KR 0157481 B1 KR0157481 B1 KR 0157481B1 KR 1019940011489 A KR1019940011489 A KR 1019940011489A KR 19940011489 A KR19940011489 A KR 19940011489A KR 0157481 B1 KR0157481 B1 KR 0157481B1
Authority
KR
South Korea
Prior art keywords
output
field
multiplexers
line
multiplexer
Prior art date
Application number
KR1019940011489A
Other languages
English (en)
Other versions
KR950035387A (ko
Inventor
박세웅
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940011489A priority Critical patent/KR0157481B1/ko
Publication of KR950035387A publication Critical patent/KR950035387A/ko
Application granted granted Critical
Publication of KR0157481B1 publication Critical patent/KR0157481B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

즉, 제5도의 파형의 도시와 같이(5a) 수평동기신호를 클럭으로 하여 필드메모리(30)의 (5b)의 필드 리드 인에이블과 제1라인메모리(30)의 라이트 인에이블 신호를 제어해서 3라인을 리드 및 라이트한 다음 그 다음번에는 쉰다. 이것은 반복하면, Odd일때 출력이 자세하게 나타나고, Even일때는 제1라인메모리(303)의 리드 어드레스와 제2라인메모리(308)의 리드 어드레스만 나타난다.
상술한 바와 같이 3라인인 위,아래, 가운데의 상관 관계를 이용하여 적절한 계수를 곱하여 4라인으로 만들고 Odd, Even에 따라 계수값을 바꿔 수식 신장을 하되 해상도의 열화를 개선한 이점이 있다.

Description

와이드 텔레비젼 수상기의 수직확대개선회로
제1도는 종래의 수직확대를 위한 회로도.
제2도는 종래의 수직확대 따른 상태를 도시한 도면.
제3도는 본 발명의 실시예에 따른 수직확대 회로도.
제4도는 본 발명에 실시예에 따른 수직확대 상태를 도시한 도면.
제5도는 본 발명에 따른 제3도의 동작 파형도로서, ODD인 경우의 출력예시도.
제6도는 본 발명의 확대원리를 설명하기 위한 도면.
제7도는 본 발명에 따른 제3도의 동작 파형도로서, EVEN인 경우의 출력예시도이다.
본 발명은 텔레비젼 수상기(이하 TV라 칭함)에 있어서 수직확대회로에 관한 것으로, 특히 와이드(Wide) 텔레비젼 수상기의 줌 모드(Zoom Mode)에서 해상도의 열화없이 수직을 확대시키는 와이드 TV의 수직 확대 개선회로에 관한 것이다.
현재 각광 받고 있는 와이드 TV는 여러가지 사용 모드를 채용하고 있다. 그중에 하나의 모드인 줌(Zoom)모드는 화면의 위,아래를 신장시켜서 화면 상태를 풀(Full)로 표시 시키고자 하는 것이다. 상기 와이드 TV에서 제1도와 같이 구성된 회로에서 줌 모드는 화면의 수직확장을 위해 수직 크기제어회로(103)에서 수직동기신호를 이용하여 크기를 제어하고, 이를 수직크기증폭기(104)에 입력하여 수직동기신호의 이득을 제어하여 수직 사이즈를 확장시켜 왔었다. 예를들어, 상기 수직크기제어회로(103)에서 수직동기신호의 이득을 크게하면, 수직동기신호에 대한 이득이 많아져 수직크기증폭기(104)의 증폭에 따라 화면이 수직으로 커지도록 하고, 수직동기신호의 이득을 작게하면 수직에 대한 이득이 작아져 화면이 수직에서 작아진다. 그러나 종래는 편향부에서 수직확대를 하면, 화면을 그 상태에서 그대로 늘리므로 라인이 제2도와 같이 그대로 나타나 해상도가 저하되는 문제점이 있었다.
따라서 본 발명의 목적은 기존 라인의 상관관계를 이용하여 수직 확장이 일어나더라도 화면 해상도를 높일 수 있는 회로를 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른 와이드 TV에서의 화면 수직 확장을 위한 제어 회로도로서, TV수상기의 입력단(301)의 화상 데이타를 필드메모리 인에이블단(FMEN)신호와 필드 메모리 어드레스단(FMAD)의 어드레스 신호에 따라 필드단위로 저장하는 필드 메모리(302)와, 상기 화상신호의 라인간의 상관관계 제어를 위한 제1,2제어신호를 발생하는 제1,2제어부(304,305)와, 상기 화상화면의 필드를 검출하는 필드판별회로(307)와, 상기 필드판별회로(307)의 필드판별결과에 따라 상기 제1,2제어부(304,305)의 출력을 선택하는 제1멀티플렉셔(306)와, 상기 제1멀티플렉셔(306)에서 선택되는 제1,2제어부(303,305)의 출력에 따라 상기 필드메모리(302)의 출력을 라인단위로 기로 또는 리드되는 제1,2라인메모리(303,308)와, 상기 제1,2라인메모리(303,308)의 출력에 화소의 거리에 따라 상관관계에 따른 이득보상을 위한 계수값을 곱하는 제1∼14프리스켈러(S1∼S14)와, 선택단(Sel1, Sel0)의 선택제어신호에 따라 상기 제1∼14프리스켈러(S1∼S14)에서 처리된 값을 다중화시키기 위해 먹싱하는 제1∼4멀티플렉셔(309∼312)와, 상기 제1,3멀티플렉셔(309,311)의 출력을 상기 필드판별회로(307)의 출력에 따라 ODD출력으로 선택하는 제5멀티플렉셔(313)와, 상기 제3,4멀티플렉셔(310,312)의 출력을 상기 필드판별회로(303)의 출력에 따라 EVEN출력으로 선택하는 제6멀티플렉셔(315)와, 상기 제5,6멀티플렉셔(313,315)의 출력을 합성하여 출력하는 가산기(314)로 구성된다.
제4도는 본 발명에 따른 수직 확대 실시 결과상태를 도시하는 것이다.
제5도는 본 발명에 따른 제3도의 동작 파형도로서, ODD인 경우의 출력에시도이다.
(5a)는 수평동기 신호 파형이고, (5b)는 필드 메모리(303)의 리드 인에이블 신호 파형이고, (5c)는 필드 메모리(303)의 리드 어드레스 데이타 파형이며, (5d)는 제2라인메모리(303,308)의 인에이블 신호 파형이고, (5e)는 제1라인메모리(303)의 리드용 어드레스 데이타 예이며, (5f)는 제2라인메모리(308)의 리드용 어드레스 데이타 예이고, (5g)는 가산기(314)에서 발생되고 출력 데이타 파형예이며, (5h),(5i)는 제2∼4멀티플렉셔(329,310.311,312)의 선택단(Sel0, Sel1)의 신호에 의해 계수값을 먹싱하기 위한 제어신호이다.
상기 (5g)의 (501)은제2라인메모리(308)의 리드어드레스 1에 저장되어 있는 값이고제1라인메모리(303)의 리드어드레스 2에 저장되어 있는 값이다.
상기 (5g)의 (502)은제2라인메모리(308)의 리드어드레스 2에 저장되어 있는 값이고 +제1라인메모리(303)의 리드어드레스 3에 저장되어 있는 값이다.
제6도는 본 발명에 따른 수직 확대 원리도로서, Odd(a)인 경우 라인 AA는 입력 데이타 A를 취하고, BB는를 취한다. 동일한 방법으로 CC는를 취하고, DD는를 취하여, 상기와 같이 적절하게 계수값을 취한다.
즉, 필드메모리(302), 제1,2라인메모리(303,308)를 통하면서 시간적으로 순차적으로 일어나는 3라인 즉, 위,아래,가운데 라인마다 주기적으로 취하여 제1∼14프리스켈러(S1∼S14)에서 계수를 취하여 제2,3,4,7멀티플렉셔(309,310,311,312)에서 4라인 만들면 상기 Odd일때 수직으로 신장이 되도록 되어있다. Even(b)일때는 제1∼14프리스켈러(S1∼S14)에서 계수가 Odd(a)일때와 다르며, 방식에서 약간 틀리지만 원리는 비슷해진다.
즉, AA'는를 취하고, BB'는를 취하며, CC'는를 취하고, DD'는를 취하며, EE'는를 취한다. 상기 AA', BB', CC', DD', EE'는 새로 만들어지는 라인이고, A', B', C', D', E'는 입력 데이타 라인이다.
제3도의 제1∼14프리스켈러(S1∼S14)의 계수와 제6도에서 계수는 라인간의 상관관계를 나타내는 것으로 이는 최적의 화질과 하드웨어 구성관계를 고려하여 값이 결정되는 것으로 상기 계수는 신장시 3개라인으로 첫 번째라인으로 위 라인의 필드메모리(302)의 출력과, 가운데 라인의 제1라인메모리(303)의 출력이며, 아래 라인의 제2라인메모리(308)의 출력을 순차적으로 일어나는 즉, 위,아래,가운데 라인에 대해 주기적으로 취하여 제1∼14프리스켈러(S1∼S14)에서 계수를 취하여 제2,3,4,7멀티플렉셔(309,310,311,312)에서 4라인 만들면 상기 Odd일때 수직으로 신장이 되도록 되어있다. 상기 필드메모리(302), 제1,2라인메모리(303,308)의 3라인의 값으로 4라인으로 만들며, 여기서 계수는 화소의 거리에 반비례 하므로 분수로 나타낸다.
제7도는 본 발명에 따른 제3도의 동작 파형도로서, EVEN인 경우의 출력예시도이다.
따라서 본 발명의 구체적 일실시에를 제3도∼제6도를 참조하여 상세히 살명하면, 데이타 입력단(301)으로 데이타가 입력되면, (5a)와 같이 수평 동기 신호에 따라 필드메모리(303)에 필드단위로 기록이 이루워지는데, (5b)와 같이 필드메모리(302)를 인에이블 하고, (5c)와 같이 필드메모리(302)로부터 데이타를 읽기 위한 어드레스 신호가 발생된다. 그리고 제1라인메모리(303)를 리드모드로 할때 제2라인메모리(308)는 라이트모드로 하도록 제1,2제어부(303,305)의 발생 제어신호가 필드 판별회로9303)에서 출력되는 필드판별신호에 따라 제1멀티플렉셔(306)에서 선택한다. 이에따라 제1,2라인메모리(303,308)가 리드/라이트 모드로 제어된다. 이때 어드레스단(AD)으로 (5e),(5f)와 같이 리드어드레스데이타가 발생되어 제1,2라인메모리(303,308)에 인가되며, 결국 필드메모리(303), 제1,2라인메모리(303,308)에서 순차적으로 발생되는 위,가운데,아래의 3라인을 이용하여 4라인을 만드는 것이다. 여기서 중요한 것은 필드메모리(303)의 리드 어드레스를 제어하여 출력 4라인에 대해 입력 3라인만을 이용하여 발생시키며, 결국 신장을 하는 작업은 직접적으로 라인의 값에다 제1∼14프리스켈러(S1∼S14)에서 각계수를 곱하여 구한 것이다. 그리고, 상기 제1라인메모리(303)의 출력 데이타는 제3,7멀티플렉셔(310,312)에서 (5h),(5i)의 선택단(Sel1, Sel0)의 신호에 따라 선택전 제4∼, 11∼14 프리스켈러(S4∼S6, S1∼S14)에서 화소간의 거리에 따라 상관관계에 따라 이득보상을 위해 일정한 계수로를 각각 곱하여 제3,7멀티플렉셔(310,312)에 입력한다. 상기 제2라인메모리(308)의 출력데이타는 제2,4멀티플렉셔(309,311)에서 (5h),(5i)의 신호에 따라 선택되어지며, 제1∼3, 7∼10플리스켈러(S1∼S3, S7∼S10)에서 일정 화소간의 상관관계에 따른 이득보상을 위해 계수로를 각각 곱하여 제2,4멀티플렉셔(309,311)에 입력한다. 상기 제2,4멀티플렉셔(309,311)의 Odd, Even 데이타 출력은 제5멀티플렉셔(313)에서 상기 필드판별회로(307)에서 제공되는 필드판별단(316)의 선택 신호에 따라 Even, Odd를 선택하고, 상기 제6멀티플렉셔316)에서 제3,7멀티플렉셔(310,312)의 출력을 필드판별회로(307)에서 제공되는 필드판별단(316)의 신호에 따라 Even, Odd를 선택하여 가산기(314)에서 제5,6멀티플렉셔(313,316)의 출력을 가산하면 제4도와 같이 고 화질의 수직확대를 이룰 수 있다. 즉, 제5도의 파형의 도시와 같이 (5a)의 수평동기신호를 클럭으로 하여 필드메모리(303)의 (5b)의 필드리드인에이블(FMEN)과 제1라인메모리(303)의 라이트인에이블신호를 제어하여 3라인을 리드 및 라이트 한 다음 그 다음에는 쉰다. 이것은 반복하면, Odd일때 출력이 자세하게 나타나고, Even일때는 제1라인메모리(303)의 리드 어드레스와 제2라인메모리(308)의 리드 어드레스만 나타나며, 이는 제7도의 (7a)의 예와 같다. 필드메모리(302)가 리드인에이블되고, 제1라인메모리(303)가 라이트 인에이블 타이밍에 있어서 제1라인메모리(303)의 어드레스데이터파형은 (7b)와 같으며, 제2라인메모리(308)의 어드레스데이터 파형은 (7c)와 같을때 출력데이터(out1-out9)는 (7d)와 같이 제7,11,8,12,9,13,10,14프리스케러(S7,S11,S8,S12,S13,S10,S10)를 통해 지정계수에 따라 프리스켈링되어 제4,7,5,6멀티플렉셔(311,312,313,316)에서 상기 순으로 선택되어 가산기(314)를 통해 출력되며, 이의 출력과정은 제7도의 하단의 출력데이터(out1-out9)의 예와 같다.
상술한 바와 같이 3라인인 위,아래,가운데의 상관관계를 이용하여 적절한 계수를 곱하여 4라인으로 만들고, Odd, Even에 따라 계수값을 바꿔 수직 신장을 하되, 해상도의 열화를 개선한 이점이 있다.

Claims (1)

  1. TV수상기의 입력단(301)의 화상 데이타를 필드메모리 인에이블단(FMEN)신호와 필드 메모리 어드레스단(FMAD)의 어드레스 신호에 따라 필드단위로 저장하는 필드 메모리(302)와, 상기 화상신호의 라인간의 상관관계 제어를 위한 제1,2제어신호를 발생하는 제1,2제어부(304,305)와, 상기 화상화면의 필드를 검출하는 필드판별회로(307)와, 상기 필드판별회로(307)의 필드판별결과에 따라 상기 제1,2제어부(304,305)의 출력을 선택하는 제1멀티플렉셔(306)와, 상기 제1멀티플렉셔(306)에서 선택되는 제1,2제어부(303,305)의 출력에 따라 상기 필드메모리(302)의 출력을 라인단위로 기로 또는 리드되는 제1,2라인메모리(303,308)와, 상기 제1,2라인메모리(303,308)의 출력에 화소의 거리에 따라 상관관계에 따른 이득보상을 위한 계수값을 곱하는 제1∼14프리스켈러(S1∼S14)와, 선택단(Sel1, Sel0)의 선택제어신호에 따라 상기 제1∼14프리스켈러(S1∼S14)에서 처리된 값을 다중화시키기 위해 먹싱하는 제1∼4멀티플렉셔(309∼312)와, 상기 제1,3멀티플렉셔(309,311)의 출력을 상기 필드판별회로(307)의 출력에 따라 ODD출력으로 선택하는 제5멀티플렉셔(313)와, 상기 제3,4멀티플렉셔(310,312)의 출력을 상기 필드판별회로(303)의 출력에 따라 EVEN출력으로 선택하는 제6멀티플렉셔(315)와, 상기 제5,6멀티플렉셔(313,315)의 출력을 합성하여 출력하는 가산기(314)로 구성됨을 특징으로 하는 와이드 텔레비젼 수상기의 수직 확대 개선회로.
KR1019940011489A 1994-05-26 1994-05-26 와이드 텔레비젼 수상기의 수직확대개선회로 KR0157481B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940011489A KR0157481B1 (ko) 1994-05-26 1994-05-26 와이드 텔레비젼 수상기의 수직확대개선회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940011489A KR0157481B1 (ko) 1994-05-26 1994-05-26 와이드 텔레비젼 수상기의 수직확대개선회로

Publications (2)

Publication Number Publication Date
KR950035387A KR950035387A (ko) 1995-12-30
KR0157481B1 true KR0157481B1 (ko) 1998-11-16

Family

ID=19383808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011489A KR0157481B1 (ko) 1994-05-26 1994-05-26 와이드 텔레비젼 수상기의 수직확대개선회로

Country Status (1)

Country Link
KR (1) KR0157481B1 (ko)

Also Published As

Publication number Publication date
KR950035387A (ko) 1995-12-30

Similar Documents

Publication Publication Date Title
US6384868B1 (en) Multi-screen display apparatus and video switching processing apparatus
US4774581A (en) Television picture zoom system
US6664970B1 (en) Display apparatus capable of on-screen display
EP1067507A1 (en) Image display
KR960012012B1 (ko) 픽처-인-픽처 비디오 신호발생기
EP1274232A2 (en) Video signal processing method and apparatus
US6144414A (en) Image recording and reproduction apparatus
US20100283865A1 (en) Video signal processing apparatus
EP0773683A2 (en) Controlling video down-conversion
US5793434A (en) Aspect ratio converter and method thereof
US5107254A (en) Address producing circuit for zoom function
CN102387291A (zh) 成像设备、信号处理方法和程序
KR100382135B1 (ko) 신호처리장치,비디오신호처리장치,비디오카메라및비디오저장장치
US5715013A (en) Double picture producing apparatus for wide screen television
KR0157481B1 (ko) 와이드 텔레비젼 수상기의 수직확대개선회로
KR20030091804A (ko) 영상신호 처리장치
US20090128691A1 (en) Signal Processing Device, and Image Output Device
US6989870B2 (en) Video signal processing apparatus and method capable of converting an interlace video signal into a non-interlace video signal
KR20010081370A (ko) 다채널 영상 시스템
JPH07123335A (ja) 2画面表示テレビジョン受像機
KR100220821B1 (ko) 전자 줌 영역 가변 장치
KR100339401B1 (ko) 포맷 변환 장치
KR960001739B1 (ko) 광 스크린의 화상 가변 표시장치
JP2002199265A (ja) 電子ズーム装置及びビデオカメラ
KR200283945Y1 (ko) 화질 열화 방지가 가능한 다중 화면 분할기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee