JPH0537869A - 画像圧縮伸張回路 - Google Patents

Abstract

(57)【要約】 【目的】従来の半分以下の容量のメモリでも従来と同様
の画像圧縮伸張を得、メモリの切換え制御等も不要とし
回路の簡略化及びコストの低減化を得る。 【構成】入力映像信号は、補間回路102 で補間処理を受
けてラインメモリ103 に書き込まれ、圧縮処理を受けた
形で読み出される。この場合、ラインメモリ 103の書き
込み、読み出しアドレスは、ライトアドレスカウンタ10
4 、リードアドレスカウンタ105 から与えられるのであ
るが、そのアドレス発生タイミングは、位相設定回路10
6 により設定される。位相設定回路106 は外部からの水
平同期信号を処理して、ラインメモリ103 に対する書き
込み、読み出しアドレスを与えるタイミングを設定する
のであるが、双方のアドレス変化軌跡が少なくとも映像
期間では交錯しないように設定している。また表示装置
に対しては、読み出しアドレスの対応した水平同期信号
を作成して供給している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばアスペクト比
の異なるテレビジョン信号を画面のアスペクト比に変換
して表示するためのテレビジョン受像機に使用される画
像圧縮伸張回路に関する。

【０００２】

【従来の技術】近年、各家庭で迫力ある映像を楽しみた
いとうニーズに答えて、現行テレビジョン方式の画面
（アスペクト比４：３）よりも横長の画面（アスペクト
比１６：９または５：３）を形成することができるテレ
ビジョン方式が開発されている。しかし、この新しいテ
レビジョン方式は、元のテレビジョン信号のアスペクト
比が１６：９で無ければならず、現行方式のテレビジョ
ン信号を受信してそのまま映出すると、横方向に引き伸
ばされた像となってしまう。そこで、現行方式のテレビ
ジョン信号を受信したときは、アスペクト比の変換を行
い、現行方式のテレビジョン信号を受信しても正常な映
出を可能とする回路が開発されている。

【０００３】図７は、アスペクト比１６：９の画面（以
下ワイド画面という）に、現行方式のテレビジョン信号
（アスペクト比４：３）を真円率１で表示するために、
現行方式のテレビジョン信号を水平方向へ圧縮した場合
（同図（Ａ））と、垂直方向へ伸張した場合（同図Ｂ）
をワイド画面に対比させて示している。このように現行
方式のテレビジョン信号のアスペクト比を変換するため
には、以下に説明する２つの方法がある。

【０００４】（１）メモリに書き込むクロックと、読み
出すクロックを非同期にし、画像を伸張する場合には、
図８（Ａ）に示すように書き込みクロック（ライトパル
ス）よりも読み出しクロック（リードパルス）の周波数
を下げ、画像を圧縮する場合には、図８（Ｂ）に示すよ
うに書き込みクロック（ライトパルス）よりも読み出し
クロック（リードパルス）の周波数を上げるようにす
る。

【０００５】（２）メモリの書き込み、読み出しクロッ
クの周波数は一定とする。そして画像を伸張する場合に
は、図９に示すように、メモリに書き込まれた信号を読
み出すときに伸張率に合わせて数クロックに一回同じ画
像デ−タを読み出し、読み出された画像をインターポレ
ーションフィルタに入力して、補間した後出力する。図
９において、アドレスＡ１の読み出し信号Ｄ１が読み出
されたときは、前のアドレスＡ０の信号Ｄ０が遅延され
ており、Ｄ１、Ｄ０が同時化されている。そして補間演
算が行われ、伸張による場所に応じて係数が各信号に掛
けられて合成されている。この例は、垂直方向へ伸張す
るときの例である。

【０００６】また、画像を圧縮する場合には、図１０に
示すように、メモリに書き込む前に画像信号をインター
ポレーションフィルタにおいて圧縮率に合わせて画像の
補間を行い、不必要になった画像を数クロックに一回メ
モリに書き込まないように制御し、連続的に読み出す。
図１０において、補間後の信号で不要になるものとし
て、斜線を付した信号が存在するが、この信号は、メモ
リには書き込まれない。

【０００７】上記した２つの手法を用いて信号を圧縮あ
るいは伸張する場合、特開昭５９−６１３７１号公報に
記載されているように、通常は交互に書き込み読み出し
が行われるメモリを用意し、つまりメモリを２系統用意
し、一方のメモリにデ−タを書き込んでいる期間は、他
方のメモリのデ−タを読み出しするようにしている。そ
のタイミングチャートは、図１１に示すように表わせ
る。

【０００８】図１２は、従来の画像処理回路であり、圧
縮を行うものである。入力端子２００に入力された映像
信号は、補間回路２０２に入力される。この補間回路２
０２では、図１０に示したような補間信号が作成され、
セレクタ２０８を介してラインメモリ２０３あるいは２
０４に入力される。ラインメモリ２０３、２０４の読み
出し信号は、セレクタ２０９を介してラッチ回路２１０
に保持され、表示装置２１１に供給されて表示される。
セレクタ２０８、２０９は、ラインメモリ２０３と２０
４を交互に選択するように制御回路２０７により制御さ
れるもので、一方が書き込みの期間は他方は読み出し期
間とされる。

【０００９】入力端子２０１には水平同期信号が導入さ
れており、この水平同期信号は、制御回路２０７および
表示装置２１１に供給され、各部の同期基準として用い
られている。制御回路２０７からは、図１０に示したよ
うにライトパルスが出力されライトアドレスカウンタ２
０５に供給される。するとライトアドレスカウンタ２０
５からは書き込みアドレスが出力されラインメモリ２０
３、２０４に供給される。ただし、制御回路２０７から
はライトイネーブルパルスも出力されており、このパル
スが供給されているメモリのみが書き込み可能となる。
また制御回路２０７からは、図１０に示したようにリー
ドパルスも出力されリードアドレスカウンタ２０６に供
給される。するとリードアドレスカウンタ２０６からは
読み出しアドレスが出力されラインメモリ２０３、２０
４に供給される。ただし、制御回路２０７からはリード
イネーブルパルスも出力されており、このパルスが供給
されているメモリのみが読み出し可能となる。

【００１０】このように通常は、２つのラインメモリが
用いられて画像圧縮処理が行われている。仮に１つのメ
モリを用いたとすると、メモリの書き込み、読み出しの
制御を正常にすることができず、アドレスが交錯するポ
イントが発生する。このために図１３に示すように、書
き込みアドレスと読み出しアドレスが１つのラインメモ
リ上で交錯し、画面上でみると現在の信号による半画面
と、１走査期間前の信号よる半画面が上下に分かれ、ラ
インずれが起こることになる。

【００１１】

【発明が解決しようとする課題】従来の装置は、画像メ
モリを用いて画像圧縮、伸張を行う場合、使用するメモ
リは２系統必要であり、コストアップの要因となってい
る。

【００１２】そこでこの発明は、１系統のメモリであっ
ても画像圧縮伸張処理を性能を落とすことなく実現でき
るように工夫した画像圧縮伸張回路を提供することを目
的とする。

【００１３】

【課題を解決するための手段】この発明は、メモリに与
える書き込み用と読み出し用アドレスの位相をずらすと
ともに、書き込みアドレスと読み出しアドレスとの交錯
を無くす手段を備えるものである。

【００１４】

【作用】上記の手段により、メモリは１系統でよくコス
トダウンに極めて有効となる。

【００１５】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００１６】図１はこの発明の一実施例である。この実
施例では１６：９のアスペクト比をの画面を有する表示
装置に対して、４：３のアスペクト比の画像信号を真円
率１で表示する場合の制御について述べる。

【００１７】図１において、映像信号は入力端子１００
から導入され補間回路１０２に供給される。補間回路１
０２においては、先に説明したように補間処理が行わ
れ、圧縮率に合わせた割合で不要となるデ−タが破棄さ
れ、ラインメモリ１０３に書き込まれる。一方、入力端
子１０１には、入力映像信号の水平同期信号が導入され
位相設定回路１０６に供給されている。位相設定回路１
０６は、ライトアドレスカウンタ１０４にライトパルス
を与え、このパルスのタイミングでライトアドレスカウ
ンタ１０４は書き込みアドレスを出力しラインメモリ１
０３に供給している。また位相設定回路１０６は、リー
ドアドレスカウンタ１０５にリードパルスを与え、この
パルスのタイミングでリードパルスカウンタ１０５は読
み出しアドレスを出力しラインメモリ１０３に供給して
いる。さらに位相設定回路１０６は、表示装置１０８に
独自で作成した水平同期信号を与えている。ラインメモ
リ１０３から読み出された信号は、マスク回路１０７を
介して表示装置１０８に与えられる。マスク回路１０７
は、４：３のアスペクト比の信号を水平方向へ圧縮した
ことにより、１６：９のアスペクト比の画面では、正常
な絵柄信号が存在しない箇所が生じる。この部分をマス
ク回路１０７はマスクするようにしており、その制御信
号は位相設定回路１０６から出力されている。

【００１８】図２は、上記の回路の動作を説明するため
に示したタイミングチャートである。この図は、さきの
図１０がクロック単位のタイムチャートであったのに対
して、ライン単位のタイムチャートで示している。入力
映像信号が１水平走査期間で９１０サンプルであるとす
ると、そして書き込みアドレスは５クロックに１回間引
かれたクロックによりカウントアップするものとする。
すると、１水平走査期間に約６８０の値までカウントア
ップしてリセットされることになる。図２（Ａ）は入力
映像信号、同図（Ｂ）はライトアドレスカウンタ１０４
のリセットパルスであり、また同図（Ｃ）はライトアド
レスカウンタ１０４のクロックおよびメモリ書き込みク
ロックである。同図（Ｄ）は書き込みアドレスであり１
〜６８０までである。同図（Ｅ）は、リードアドレスカ
ウンタ１０５のリセットパルスであり、同図（Ｆ）はリ
ードアドレスカウンタ１０５のクロック及びメモリリー
ドクロックである。また、同図（Ｇ）は読み出しアドレ
スが１〜６８０まで変化する期間を示している。

【００１９】ここで注目する点は、ライトアドレスカウ
ンタ１０４のリセットパルスの位相と、リードアドレス
カウンタ１０５のリセットパルスの位相とがずれている
ことである。このずれは、位相設定回路１０６により設
定されている。さて、リードアドレスカウンタ１０５
は、１〜６８０までアドレスをカウントアップするが、
カウント開始位置は、ライトアドレスカウンタ１０４と
異なっても、カウント終了位置はほぼ同じになるように
設定されている。つまり、少なくとも、双方のアドレス
が水平走査期間の十分な途中で交錯しないように設定さ
れている。ここでほぼ同じと説明したのは、表示装置１
０８において表示される画像信号期間（視聴者が視覚的
に検知できる期間）以外であればどの期間でもライトア
ドレスとリードアドレスが一致して交錯する部分があっ
ても良いからである。

【００２０】さらに図２（Ｈ）は位相設定回路１０６が
作成している水平同期信号であり、同図に示すようにラ
イトアドレス（同図（Ｄ））とリードアドレス（同図
（Ｇ））がオーバーラップしない位置に発生されてい
る。そして同図（Ｉ）に示すようにマスクパルスは、リ
ードアドレスカウンタ１０５の出力アドレスの最終値６
８０からリセットパルス（同図Ｅ）が与えられるでの期
間、つまりメモリからの出力が存在しない期間に発生さ
れている。

【００２１】このようなシステム制御を行った場合、１
６：９の表示画面に表示される映像は、図３のようにな
る。図３は、書き込みアドレスと読み出しアドレスの１
水平走査期間における変化の様子と、水平同期信号の位
相により表示エリアが変わる例を示ししている。図２の
ような位置の水平同期信号であると、図３（Ｃ）に示す
ような表示位置となり、斜線部分はマスクパルスにより
マスクされるので例えば黒レベルとなる。

【００２２】位相設定回路１０６に対して、ユーザの好
みに応じて外部から水平同期信号の位相調整信号を送り
込めるようにすることで、図３の（Ｂ）あるいは図３の
（Ｄ）に示すように映像表示エリアを自由に調整するこ
とができる。

【００２３】上記の実施例においては、リードアドレス
カウンタ１０５は、１〜６８０までアドレスをカウント
アップする場合、カウント開始位置は、ライトアドレス
カウンタ１０４と異なっても、カウント終了位置はほぼ
同じになるように設定されている。しかしこの関係は逆
であってもよい。

【００２４】図４は、リードアドレスカウンタ１０５
が、１〜６８０までアドレスをカウントアップする場
合、カウント開始位置が、ライトアドレスカウンタ１０
４とほぼ一致し、カウント終了位置が異なる例を示して
いる。この場合も、表示装置１０８に対する水平同期信
号の位相は、書き込みアドレスと読み出しアドレスがオ
ーバーラップしない期間に設定されている。

【００２５】上記の実施例は、水平方向の画像圧縮を行
い図７（Ａ）に示すような表示を行う例である。図７
（Ｂ）のように１６：９の画面にアスペクト比４：３の
映像信号を映出する場合には、この映像信号を垂直方向
へ伸張しておく必要がある。

【００２６】図５は、伸張回路の実施例である。また図
６は、図５の回路の動作を示すタイミングチャートであ
る。この実施例は、圧縮回路の実施例と異なる点は、画
像を垂直方向に伸張するのであるから、補間回路１５６
がフィールドメモリ１５２の後段に配置される点と、処
理単位がライン単位になっている点である。従って、図
９のクロック単位で示されているＤ１〜Ｄ９を９ライン
分のデ−タとし、Ａ１〜Ａ９を垂直方向のライン毎のア
ドレスに置き換えれば、垂直方向へ画像を伸張するタイ
ミングチャートして見ることができる。勿論、図８に示
す補間後の出力信号は、上下画素の直線補間を施したも
のとなっているが、３ライン補間等どのような補間形態
であってもよい。

【００２７】図５に戻り説明する。画像信号は、入力端
子１５０に導入されフィールドメモリ１５２に書き込ま
れる。この際のライトクロックは切れ目なく与えられ水
平書き込みアドレスは１ライン毎にリセットされる。一
方垂直書き込みアドレスは、入力画像信号の垂直ブラン
キングの終了ラインでリセットされ、１ライン毎にカウ
ントアップする（図６の（Ａ）、（Ｂ）、（Ｃ）、
（Ｄ）参照）。上記書き込みアドレスは、ライトアドレ
スカウンタ１５３よりメモリ１５２に与えらえ、ライト
アドレスカウンタ１５３お制御は、位相設定回路１５５
によって行われる。フィールドメモリ１５２に書き込ま
れた画像信号は、図６（Ｅ）、（Ｆ）、（Ｇ）に示すタ
イミングに基づいて読み出されるが、この読み出し動作
で特徴的なところは５ラインに１ライン前と同じ画像が
読み出される点である。この結果、リードアドレスは、
１フィールド期間で１〜約２００の値までしか達しない
ことになる。この読み出し動作の制御は、リードアドレ
スカウンタ１５４、位相設定回路１５５により行われ
る。

【００２８】上記したメモリ制御により得られた画像信
号は、垂直補間回路１５６に入力され、先ににも説明し
たが、上下直線補間あるいは多数ラインのデ−タを用い
たフィルタにより補間処理され、図６（Ｉ）に示す垂直
マスク信号により図７（Ｂ）の垂直方向オーバー部（視
聴者が視覚的に検知できる部分以外）はマスクされる。
このマスク処理は、位相設定回路１５５がマスク回路１
５７を制御することにより行われる。マスク回路１５７
の出力は、表示装置１５８に送られる。

【００２９】一方、外部からの垂直同期信号は、入力端
子１５１を介して位相設定回路１５５に入力される。こ
こで位相設定回路１５５は、内部垂直同期信号を作成
し、図６（Ｈ）に示すタイミングで表示装置１５８に供
給する。

【００３０】上記した画像処理および同期信号処理を行
えば、図７（Ｂ）に示した１６：９の画面に、映画等の
ように上下マスク信号を有する４：３の画像を画面一杯
に表示することができる。なお図６（Ｈ）、（Ｉ）の信
号の位相は、同期して移動制御されたほうが画像表示制
御は容易となる。

【００３１】

【発明の効果】以上説明したようにこの発明によれば、
上述した画像信号及び同期信号処理を行えば、従来の半
分以下の容量のメモリを用いるだけで従来と同様の画像
圧縮伸張を行うことができ、メモリの切換え制御等も不
要となり回路の簡略化及びコストの低減化が得られる。

【図面の簡単な説明】

【図１】 この発明の一実施例を示す構成説明図。

【図２】 図１の回路の動作を説明するために示したタ
イミングチャート。

【図３】 図１の回路による表示例を説明するために示
した説明図。

【図４】 図１の回路の動作の他の例を説明するために
示したタイミングチャート。

【図５】 この発明の他の実施例を示す構成説明図。

【図６】 図５の回路の動作を説明するために示したタ
イミングチャート。

【図７】 アスペクト比の異なる画面と画像を対応させ
た説明図。

【図８】 従来の画像圧縮伸張装置の動作を説明するた
めに示したタイミングチャート。

【図９】 同じく従来の装置の画像伸張動作を説明する
ために示したタイミングチャート。

【図１０】 同じく従来の装置の画像圧縮動作を説明す
るために示したタイミングチャート。

【図１１】 同じく従来の装置のメモリ制御動作を説明
するために示したタイミングチャート。

【図１２】 従来の画像圧縮伸張装置を示す構成説明
図。

【図１３】 従来の画像圧縮伸張装置の問題点を説明す
るために示したアドレス及び画像説明図。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 メモリを用いて画像圧縮伸張を行う画像
   圧縮伸張回路において、 入力映像信号が供給される前記メモリと、 前記メモリに対して書き込みアドレス、読み出しアドレ
   スをそれぞれ与えるライトアドレスカウンタ及びリード
   アドレスカウンタと、 このライトアドレスカウンタ及びリードアドレスカウン
   タに対して、前記入力映像信号の中の同期信号を用い
   て、書き込みアドレス出力タイミング及び読み出しアド
   レスタイミングを与えるとともに、双方のアドレス変化
   軌跡が少なくとも映像期間では交錯しないように設定
   し、さらに表示装置に対して、前記読み出しアドレスに
   対応した水平同期信号を作成して供給する位相設定手段
   とを具備したことを特徴とする画像圧縮伸張回路。