KR100548664B1 - 화상처리장치, 화상처리방법 및 텔레비전 수상기 - Google Patents

화상처리장치, 화상처리방법 및 텔레비전 수상기 Download PDF

Info

Publication number
KR100548664B1
KR100548664B1 KR1019997006718A KR19997006718A KR100548664B1 KR 100548664 B1 KR100548664 B1 KR 100548664B1 KR 1019997006718 A KR1019997006718 A KR 1019997006718A KR 19997006718 A KR19997006718 A KR 19997006718A KR 100548664 B1 KR100548664 B1 KR 100548664B1
Authority
KR
South Korea
Prior art keywords
screen size
field
memory
circuit
control means
Prior art date
Application number
KR1019997006718A
Other languages
English (en)
Other versions
KR20000070478A (ko
Inventor
미야자키시니치로
시라하마아키라
오흐노타케시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20000070478A publication Critical patent/KR20000070478A/ko
Application granted granted Critical
Publication of KR100548664B1 publication Critical patent/KR100548664B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Computer Graphics (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

제1 및 제2의 필드 메모리에 기록할 때의 화면 사이즈와, 제1 및 제2의 필드 메모리로부터 판독할 때의 화면 사이즈가 일치하도록, 기록 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 타이밍과, 판독 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 타이밍과의 사이에 지연차를 유지하게 하는 지연수단을 설치한다. 화면 사이즈 정보를 지연차를 유지하게 하여 기록 측의 메모리 제어 수단 및 판독 측의 메모리 제어 수단으로 설정하고, 기록 측의 메모리 제어 수단 및 판독 측의 메모리 제어 수단에 의해 화면 사이즈 정보에 따라서 제1의 필드 메모리 및 상기 제2의 필드 메모리를 제어하고 화면 사이즈를 설정하는 동시에, 한쪽의 필드 메모리에 대하여 기록 처리가 이루어지고 있을 때에는, 다른쪽의 필드 메모리에 대하여 판독 처리가 이루어지도록 필드마다 전환 제어를 한다.
필드 메모리, 기록측 및 판독측 메모리 제어, 지연차, 화면 사이즈 설정, 필드 전환 제어, 화면 사이즈 축소 및 확대용 보간처리수단, 복조 수단

Description

화상처리장치, 화상처리방법 및 텔레비전 수상기{Image processing apparatus, image processing method, and television receiver}
이 발명은, 픽처·인·픽처나 픽처·앤드·픽처 기능을 실현하는 데 사용하기 적합한 화상 처리 장치, 화상 처리 방법 및 이러한 화상 처리 회로를 구비한 텔레비전 수상기 등에 관한 것이다.
최근의 텔레비전 수상기에 있어서는, 본래의 모화면에 대하여 자화면을 동시에 표시시키는 소위 픽처·인·픽처(이하, P in P라 칭한다)나, 2 화면을 동시에 표시시키는 픽처·앤드·픽처(이하, P and P라 칭한다)가 가능해진 것이 보급되고 있다. 이 종류의 텔레비전 수상기에는, 픽처·인·픽처나 픽처·앤드·픽처 기능을 실현하기 위한, 동기 전환이나 화면 사이즈 및 표시 위치를 설정하는 화상 처리 회로가 설치되어 있다.
이 화상 처리 회로는 필드 메모리와 필드 메모리의 전단 및 후단에 설치되는 보간처리 회로와 화면 사이즈나 표시 위치에 따라서 필드 메모리를 제어하는 메모리 컨트롤러에 의해 구성될 수 있다.
즉, 화면 사이즈를 축소하는 경우에는 필드 메모리의 전단의 보간처리 회로에서 화질을 개선하기 위한 보간처리가 행하여진다. 그리고, 수평방향에서는 화소마다, 수직방향에서는 라인마다, 화면 사이즈에 따라서 입력 디지털 영상 신호가 추출되고, 필드 메모리에 영상 신호가 기록된다. 그리고, 이의 필드 메모리의 영상 신호가 연속하여 판독된다.
예를 들면, 도 1 및 도 2는, (720 화소×240 라인)의 오리지널의 화상을 (360 화소×120 라인)의 화상으로 축소하는 경우의 예를 나타내는 것이다.
도 1의 A에 도시하는 바와 같이, 오리지널의 화상으로서는, 최초의 1 라인에서는 샘플링 화상 데이터(D00, D01, D02, D03,…)가 입력되고, 다음의 1+1 라인에서는 도 1의 C에 도시하는 바와 같이, 샘플링 화상 데이터(D10, D11, D12, D13…)가 입력된다.
이 경우, 수평방향에서는, 도 1B에 도시하는 바와 같이, 필드 메모리에 대하여 1 샘플마다 기록 이네이블 신호(We)가 주어지고, 수평방향으로 1/2의 샘플수가 되도록 추출이 행하여진다. 또한, 수직방향에서는 1 라인마다 이네이블 신호(We)가 주어지고(도 1B 및 도 1D 참조), 수직방향으로 1/2의 라인수가 되도록 추출이 행하여진다.
그 결과, 수평방향에 관해서는, 1 샘플마다 데이터가 추출되어지는 동시에, 수직방향에 관해서는, 1 라인마다 데이터가 추출되어지고, 필드 메모리에는, 도 2에 도시하는 바와 같이, 1/2로 축소된 상태에서 영상 신호가 기록된다.
이와 같이, 수평방향의 샘플수가 1/2로 추출되고, 수직방향의 샘플수가 1/2로 추출되어진 영상 신호가 기억된 필드 메모리에 대하여, 연속적으로 데이터의 판독을 하면, (720 화소×240 라인)의 오리지널인 화상을 (360 화소×120 라인)의 화상으로 축소할 수 있다.
화면 사이즈를 확대하는 경우에는, 입력 영상 신호는 필드 메모리에 연속하여 기록된다. 그리고, 필드 메모리의 영상 신호는 화면 사이즈에 따라서 판독되고, 필드 메모리의 후단에서 보간에 의한 확대 처리가 행하여진다.
이와 같이, 화상 처리 회로는 필드 메모리와, 필드 메모리의 전단 및 후단에 설치되는 보간처리 회로와, 메모리 컨트롤러에 의해서 구성될 수 있다. 그런데, 이러한 화상 처리 회로를 1개의 필드 메모리에서 실현하려고 하면, 필드 메모리의 판독 위치가 기록 위치를 추월해 버리는 시간적인 불연속이 발생하여 버린다고 하는 문제가 생긴다.
예를 들면, 화면 사이즈를 축소하는 경우에는, 상기 언급한 바와 같이, 입력 영상 신호의 샘플이나 라인을 추출하면서, 필드 메모리에 영상 신호가 기록되고, 이의 필드 메모리로부터 연속하여 데이터가 판독된다. 따라서, 이 경우, 판독 측의 어드레스 카운터는, 기록 측의 어드레스 카운터보다 빠르게 진보된다.
즉, 도 3A에 도시하는 바와 같은 기록 측의 라인 어드레스 카운트 신호에 근거하여 필드 메모리에 영상 신호의 기록이 이루어진다고 하면, 판독 측에서는 도 3B에 도시하는 바와 같은 라인 어드레스 카운트 신호로 영상 신호의 판독이 행하여진다. 이와 같이, 판독 측의 어드레스 카운터는 기록 측의 어드레스 카운터보다 빠르게 진보되기 때문에, 도 3C에 도시하는 바와 같이, 동기 전환과 사이즈 전환을 동 시에 하였을 때에, 판독 측 어드레스 카운트 신호와 기록 측 어드레스 카운트 신호가 교차하는 점(a)에 있어서 추월이 생기고, 기간(b)에서는 현재의 필드 데이터가 판독되고, 기간(c)에서는 과거의 필드 데이터가 판독되어 시간적인 불연속이 생긴다.
이러한 문제를 해결하기 위하여, 도 4에 도시하는 바와 같이, 2 개의 필드 메모리(231 및 232)를 설치하고, 이 2 개의 필드 메모리(231 및 232)에서 필드마다 교대로 판독/기록을 행하도록 한 것이 제안되고 있다.
도 4에 있어서, 메모리부(201)는 2 개의 필드 메모리(231 및 232)와 스위치 회로(233 및 234)에 의해 구성된다. 스위치 회로(233 및 234)에 의해, 2 개의 필드 메모리(231 및 232)의 기록 및 판독이 전환된다.
또한, 스위치 회로(233 및 234)는 2 개의 필드 메모리(231 및 232)에의 기록 및 판독 제어를 함으로써 결과로서 이루어지는 처리를 등가적으로 표현한 것이다.
메모리부(201)에 대하여, 기록 측 메모리 제어 회로(204) 및 판독 측의 메모리 제어 회로(205)가 설치된다. 기록 측 메모리 제어 회로(204)는 필드 메모리(231 및 232)중, 기록 측이 된 필드 메모리를 제어하는 것이다. 판독 측의 메모리 제어 회로(205)는 필드 메모리(231 및 232)중, 판독 측이 된 필드 메모리를 제어하는 것이다.
수평·수직 보간처리 회로(202)는 화면 사이즈를 축소할 때에, 화면의 열화가 생기지 않도록 보간처리를 하는 것이다. 즉, 화면 사이즈를 축소하는 경우에는 메모리부(201)에 있어서 추출 처리가 행하여지지만, 단순히 추출 처리를 하면, 왜곡이 반복되어 화질이 열화한다. 그래서, 수평·수직 보간처리 회로(202)에서 화질이 열화하지 않도록 보간처리가 행하여진다. 확대 처리용의 수평·수직 보간처리 회로(203)는 화면 사이즈를 확대할 때에, 확대 보간처리를 하는 것이다. 버스 디코더(206)에는 도시하지 않고도, 텔레비전 수상기의 시스템 컨트롤러로부터 도출된 내부 버스를 통하여, 화상처리를 위한 제어정보가 주어진다. 이 제어정보는, 예를 들면, 텔레비전 수상기의 조작 패널상의 스위치 등의 설정상태에 따라서 발생된다.
이 시스템 컨트롤러로부터의 제어정보에 따라서, 버스 디코더(206)로부터는, 화면 사이즈 정보(H, VSize)가 형성된다. 이 화면 사이즈 정보(H, VSize)가 래치 회로(211, 212)에 공급된다. 래치 회로(211 및 212)에는, 수직 판독 클록(fvr)의 타이밍으로 화면 사이즈 정보(H, VSize)가 기록된다. 래치회로(211 및 212)의 출력이 기록 측의 메모리 제어 회로(204) 및 판독 측의 메모리 제어 회로(205)에 공급되는 동시에 확대·축소율 연산회로(207)에 공급된다.
확대·축소율 연산회로(207)는 화면 사이즈 정보(H, VSize)에 근거하여, 그 화면 비율에 따른 보간처리 정보를 형성한다. 축소 처리의 경우에는, 이 확대·축소율 연산회로(207)에 있어서 형성된 보간처리 정보가 축소 처리용의 수평·수직 보간처리 회로(202)에 공급된다. 확대 처리의 경우에는 이 확대·축소율 연산회로(207)에 있어서 형성된 보간처리 정보가 확대 처리용의 수평·수직 보간처리 회로(203)에 공급된다.
또한, 기록 측의 메모리 제어 회로(204)에 있어서, 화면 사이즈 정보(H, VSize)에 따라서, 필드 메모리(231 및 232)중 기록 측의 필드 메모리의 제어가 행하 여진다. 또한, 이와 같이, 판독 측의 메모리 제어 회로(205)에 있어서, 화면 사이즈 정보(H, VSize)에 따라서, 필드 메모리(231 및 232)중 판독 측의 필드 메모리의 제어가 행하여진다.
화면 사이즈를 축소하는 처리를 하는 경우에는, 버스 디코더(206)로부터는, 축소 화면을 설정하기 위한 화면 사이즈 정보(H, VSize)가 출력된다. 이 축소 화면을 설정하기 위한 화면 사이즈 정보(H, VSize)는 래치회로(211)에 의해 수직 판독 클록(fvr)의 타이밍으로 기록되고, 기록 측의 메모리 제어 회로(204) 및 판독 측의 메모리 제어 회로(205)에 공급되는 동시에, 래치회로(212)에 의해 수직 판독 클록(fvr)의 타이밍으로 기록되고, 확대·축소율 연산회로(207)에 공급된다. 화면 사이즈를 축소하는 경우에는, 확대·축소율 연산회로(207)에 의해, 화면 사이즈 정보(H, VSize)에 따라서, 수평·수직 보간처리 회로(202)에 대한 보간처리 정보가 산출된다. 이 보간처리 정보가 수평·수직 보간처리 회로(202)에 설정된다.
입력단자(221)에 디지털 영상 신호가 입력된다. 이 영상 신호가 수평·수직 보간처리 회로(202)에 공급된다. 수평·수직 보간처리 회로(202)에서, 확대·축소율 연산회로(207)로부터의 보간처리 정보에 근거하여 화질 열화를 방지하기 위한 보간처리가 행하여진다.
필드 메모리(231 및 232)는 스위치 회로(233 및 234)에 의해, 필드마다 기록 및 판독이 전환된다. 수평·수직 보간처리 회로(202)의 출력은 스위치 회로(233)를 통하여, 필드 메모리(231 및 232)중 기록 측이 된 필드 메모리에 기록된다.
필드 메모리에의 기록은 기록 측의 메모리 제어 회로(204)에 의해, 동작 제어 된다. 화면 사이즈를 축소하는 경우에는, 기록 측의 메모리 제어 회로(204)에 의해, 입력 영상 신호가 추출되고, 필드 메모리(231 또는 232)에 기록된다. 1 필드분의 영상 신호의 기록이 종료하면 스위치(233)가 전환되고, 기록 측의 필드 메모리가 전환된다.
필드 메모리(231 및 232)중 판독 측이 된 필드 메모리의 판독은, 판독 측의 메모리 제어 회로(205)에 의해 동작 제어된다. 화면 사이즈를 축소하는 경우에는, 필드 메모리(231 및 232)중 판독 측이 된 필드 메모리로부터, 1 필드분의 영상 신호가 연속하여 판독된다. 1 필드분의 영상 신호의 판독이 종료하면 스위치 회로(234)가 전환되고, 판독 측의 필드 메모리가 전환된다.
스위치 회로(234)의 출력은 수평·수직 보간처리 회로(203)에 공급된다. 화면 사이즈를 축소하는 경우에는, 스위치 회로(234)의 출력은 수평·수직 보간 처리 회로(203)를 통하여 출력단자(222)로부터 그대로 출력된다.
필드 메모리(231 및 232)에는 화면 사이즈에 따라서 추출된 영상 신호가 축적되어, 이 영상 신호가 필드 메모리로부터 연속하여 판독되므로, 출력단자(222)의 영상 신호로부터 화면 사이즈가 축소한 화상이 얻어진다.
화면 사이즈를 확대하는 처리를 하는 경우에는, 버스 디코더(206)로부터는, 확대 화면을 설정하기 위한 화면 사이즈 정보(H, VSize)가 출력된다. 이 확대 화면을 설정하기 위한 화면 사이즈 정보(H, VSize)는, 수직 판독 클록(fvr)의 타이밍으로 래치회로(211)에 기록되고, 기록 측의 메모리 제어 회로(204) 및 판독 측의 메모리 제어 회로(205)에 공급되는 동시에, 수직 판독 클록(fvr)의 타이밍으로 래치회로(212)에 기록되고, 확대·축소율 연산회로(207)에 공급된다. 화면 사이즈를 확대하는 경우에는, 확대·축소율 연산회로(207)에 의해, 화면 사이즈 정보(H, VSize)에 따라서, 수평·수직 보간처리 회로(203)에 대한 보간처리 정보가 산출된다. 이 보간처리 정보가 수평·수직 보간처리 회로(203)에 설정된다.
입력단자(221)에, 디지털 영상 신호가 입력된다. 이 영상 신호가 수평·수직 보간처리 회로(202)에 공급된다. 화면 사이즈를 확대하는 처리를 하는 경우에는 입력단자(221)로부터의 영상 신호는 수평·수직 보간처리 회로(202)를 통하여 그대로 스위치 회로(233)에 공급된다.
필드 메모리(231 및 232)는 스위치 회로(233 및 234)에 의해, 필드마다 기록 및 판독이 전환된다. 수평·수직 보간처리 회로(202)의 출력은 스위치 회로(233)를 통하여 필드 메모리(231 및 232)중 기록 측이 된 필드 메모리에 기록된다.
필드 메모리에의 기록은 기록 측의 메모리 제어 회로(204)에 의해, 동작제어된다. 화면 사이즈를 확대하는 경우에는, 입력 영상 신호가 필드 메모리(231 및 232)에 연속하여 기록된다. 1 필드분의 영상 신호의 기록이 종료하면, 스위치(233)가 전환되고, 기록 측의 필드 메모리가 전환된다.
필드 메모리(231 및 232)중 판독 측이 된 필드 메모리의 판독은, 판독 측의 메모리 제어 회로(205)에 의해 동작제어된다. 화면 사이즈를 확대하는 경우에는, 필드 메모리(231 및 232)중 판독 측이 된 필드 메모리로부터, 1 필드분의 영상 신호가 화면 사이즈에 따라서 판독된다. 1 필드분의 영상 신호의 판독이 종료하면, 스위치 회로(234)가 전환되고, 판독 측의 필드 메모리가 전환된다.
스위치 회로(234)의 출력은, 수평·수직 보간처리 회로(203)에 공급된다. 화면 사이즈를 확대하는 경우에는, 수평·수직 보간처리 회로(203)에서 확대·축소율 연산회로(207)로부터의 보간처리 정보에 근거하여, 화면을 확대 보간하기 위한 보간처리가 행하여진다.
필드 메모리의 판독이 화면 사이즈에 따라서 판독되고, 수평·수직 보간처리 회로(203)에서 보간 확대 처리가 행하여진다. 이로 인하여, 확대 보간된 화상이 출력단자(222)로부터 얻어진다.
도 4에 도시하는 바와 같이, 메모리부(201)에 2 개의 필드 메모리(231 및 232)를 설치하고, 2 개의 필드 메모리(231 및 232)를 전환하여 사용하면, 도 5에 도시하는 바와 같이, 수직의 판독 시작 펄스 신호로, 기록 측의 필드 메모리의 전환 신호를 래치하고, 그 래치된 신호로, 판독 측의 필드 메모리를 전환함으로써, 판독 위치가 기록 위치를 추월하여 버리는 문제를 해결할 수 있다.
도 5에 있어서, 입력단자(243)에 기록 이네이블 신호가 공급된다. 입력단자(243)로부터의 기록 이네이블 신호가 스위치 회로(235)를 통하여, 필드 메모리(231 및 232)에 선택적으로 공급된다. 스위치 회로(235)는 입력단자(244)로부터의 기록 측의 필드 전환 신호(wfsw)에 의해 전환된다. 기록 이네이블 신호가 필드 메모리(231 및 232)에 주어지면, 필드 메모리(231 및 232)는 데이터의 기록이 가능해진다.
또한, 기록 측의 필드 전환 신호(wfsw) 및 기록 이네이블 신호는 도 4에 있어서의 기록 측의 메모리 제어 회로(204)로부터 출력되고 있고, 기록 측의 필드 전환 신호(wfsw)에 의해 필드 메모리(231 및 232)에 선택적으로 기록 이네이블 신호를 주는 것은, 도 4에 있어서 스위치 회로(233)를 전환하는 경우에 상당한다.
입력단자(245)에, 판독 이네이블 신호가 공급된다. 이 판독 이네이블 신호가 스위치 회로(236)를 통하여, 필드 메모리(231 및 232)에 선택적으로 공급된다. 스위치 회로(236)는 래치회로(247)로부터의 판독 측의 필드 전환 신호(rfsw)에 의해 전환된다. 입력단자(245)로부터의 판독 이네이블 신호가 필드 메모리(231 및 232)에 주어지면, 필드 메모리(231 및 232)는 데이터의 판독이 가능해진다.
또한, 판독 측의 필드 전환 신호(rfsw) 및 판독 이네이블 신호는 도 4에 있어서의 판독 측의 메모리 제어 회로(205)로부터 출력되고 있고, 판독 측의 필드 전환 신호(rfsw)에 의해 필드 메모리(231 및 232)에 선택적으로 판독 이네이블 신호를 주는 것은, 도 4에 있어서 스위치 회로(234)를 전환하는 경우에 상당한다.
입력단자(246)에는 기록 측의 필드 전환 신호(wfsw)가 공급된다. 이 기록 측의 필드 전환 신호(wfsw)는 래치 회로(247)에 공급된다.
수직 판독 개시의 타이밍으로, 시작 신호 검출회로(248)에 있어서, 수직 판독 시작 펄스 신호(rstat)가 형성된다. 이 수직 판독 시작 펄스 신호(rstat)가 래치회로(247)에 공급된다.
래치회로(247)에서, 입력단자(246)로부터의 기록 측의 필드 전환 신호(wfsw)가 래치된다. 이 래치회로(247)의 출력이 판독 측의 필드 전환 신호(rfsw)로서 스위치 회로(236)에 공급된다.
기록 처리에 관해서는, 도 6A에 도시하는 바와 같이, 기록 측의 필드 전환 신 호(wfsw)에 의해, 필드 메모리(231 및 232)가 전환된다. 예를 들면, 기록 측의 필드 전환 신호(wfsw)가 고 레벨이 되는 필드 기간에서는 필드 메모리(231)에의 기록이 이루어지고, 기록 측의 필드 전환 신호(wfsw)가 저 레벨이 되는 필드 기간에서는 필드 메모리(232)에의 기록이 이루어진다.
한편, 판독 처리에 관해서는 기록 측의 필드 전환 신호(wfsw)(도 6A)를 수직 판독 시작 펄스 신호(rstat)(도 6B)로 샘플링하여 형성된 판독 측의 필드 전환 신호(rfsw)(도 6C)에 의해 전환된다. 예를 들면, 판독 측의 필드 전환 신호(rfsw)가 저 레벨이 되는 필드 기간에서는 필드 메모리(231)로부터의 판독이 이루어진다. 또한, 판독 필드 전환 신호(rfsw)가 고 레벨이 되는 필드 기간에서는, 필드 메모리(232)로부터의 판독이 이루어진다. 따라서, 도 6중 화살표(91, 92)로 도시하는 바와 같이, 기록 처리에 대하여 1 필드 기간 정도의 지연이 수반된 상태에서 판독된다.
이와 같이, 2 개의 필드 메모리의 사이에 있어서, 한쪽의 필드 메모리에 대하여 기록 처리가 이루어지고 있을 때에는, 다른쪽의 필드 메모리에 대하여 판독 처리가 이루어지도록 항상 제어함으로써, 판독 위치가 기록 위치를 추월하지 않고, 동기 전환과 사이즈 변경의 처리를 할 수 있다.
그러나, 상기 언급한 추월 대책이 이루어진 화상 처리 장치에 있어서는, 판독이 기록에 대하여 1 필드 기간 정도의 지연이 생기고 있음에도 불구하고, 기록 처리 및 판독 처리에 있어서 동시에 화면 사이즈의 변경이 이루어지고 있다. 이 때문에, 연속적으로 화면 사이즈를 변화시키었을 때에, 기록 때의 화면 사이즈와 판독 때의 화면 사이즈가 달라져 버리는 문제가 발생한다.
예를 들면, 도 6D 에서의 화살표(93)로 도시하는 타이밍으로, (M×N)의 화면 사이즈로부터((M/2)×(N/2))의 화면 사이즈의 변경이 행하여졌다고 하면, 그 타이밍에 있어서, 도 4에 있어서의 기록 측의 메모리 제어 회로(204)와 판독 측의 메모리 제어 회로(205)에 같은 타이밍으로 새로운 화면 사이즈 정보(H, VSize)가 설정된다. 따라서 이 시점에서, 기록 측의 필드 메모리(예를 들면 필드 메모리(231))에는, 도 8에 있어서 99로 도시하는 바와 같이, 새로운 화면 사이즈의 ((M/2)×(N/2))로 기록이 행하여지고, 판독 측의 필드 메모리(예를 들면 필드 메모리(232))에서는, 도 7에서 97로 도시하는 바와 같이, 새로운 화면 사이즈의 ((M/2)×(N/2))로 판독이 행하여진다.
그런데, 이의 타이밍보다 앞에서는 (M×N)의 화면 사이즈로 설정되어 있으므로, 판독 측의 필드 메모리(예를 들면 필드 메모리(232))에는, 도 8에서 97로 도시하는 바와 같이, 그 때까지의 화면 사이즈 (M×N)의 데이터가 이미 기록되고 있다. 따라서, (M×N) 화소의 데이터가 ((M/2)×(N/2))의 화면 사이즈로서 판독되어 버리는 것으로 된다.
이와 같이, 도 4에 도시한 종래의 화상 처리 회로에서는 화면 사이즈를 연속적으로 변화시키었을 때에, 기록을 하였을 때 화면 사이즈와, 판독할 때 화면 사이즈가 달라 버린다고 하는 문제가 있다.
따라서, 이 발명의 목적은, 추월 대책이 이루어진 화상 처리 장치에 있어서 이루어지는 처리에 따르는 기록의 화면 사이즈와 판독의 화면 사이즈와의 설정 타이 밍을 고려하도록 하고, 연속적인 화면 사이즈의 변경이 스무스하게 행할 수 있도록 한 화상 처리 장치, 화상 처리 방법 및 텔레비전 수상기를 제공하는 데에 있다.
발명의 개시
이 발명은, 제1의 필드 메모리와, 제2의 필드 메모리와, 제1의 필드 메모리 및 제2의 필드 메모리중 기록 측이 된 필드 메모리의 동작을 제어하는 기록 측 메모리 제어 수단과, 제1의 필드 메모리 및 제2의 필드 메모리중 판독 측이 된 필드 메모리의 동작을 제어하는 판독 측의 메모리 제어 수단과, 제1 및 제2의 필드 메모리에 기록되었을 때의 화면 사이즈와, 제1 및 제2의 필드 메모리로부터 판독될 때의 화면 사이즈가 일치하도록, 기록 측의 메모리 제어 수단으로 설정되는 화면 사이즈 정보의 타이밍과, 판독 측의 메모리 제어 수단으로 설정되는 화면 사이즈 정보의 타이밍과의 사이에 지연차를 유지하게 하는 지연수단을 구비하고, 화면 사이즈 정보를 기록 측의 메모리 제어 수단 및 판독 측의 메모리 제어 수단에 지연차를 유지하게 하여 설정하고, 기록 측의 메모리 제어 수단 및 판독 측의 메모리 제어 수단에 의해 화면 사이즈 정보에 따라서 제1의 필드 메모리 및 제2의 필드 메모리를 제어하여 화면 사이즈를 설정하는 동시에, 한쪽의 필드 메모리에 대하여 기록 처리가 이루어지고 있을 때에는, 다른쪽의 필드 메모리에 대하여 판독 처리가 이루어지도록 필드마다 전환 제어를 하도록 한 것을 특징으로 하는 화상처리장치이다.
이 발명은, 제1의 필드 메모리와 제2의 필드 메모리중, 기록 측이 된 필드 메모리를 기록 측의 메모리 제어 수단으로 제어하고, 판독 측이 된 필드 메모리를 판 독 측의 메모리 제어 수단으로 제어하며, 제1 및 제2의 필드 메모리에 기록되었을 때의 화면 사이즈와, 제1 및 제2의 필드 메모리로부터 판독할 때의 화면 사이즈가 일치하도록, 기록 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 설정 타이밍과, 판독 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 설정 타이밍과의 사이에 지연차를 유지하게 하여, 화면 사이즈 정보를 기록 측의 메모리 제어 수단 및 판독 측의 메모리 제어 수단에 지연량을 유지해서 설정하고, 기록 측의 메모리 제어 수단 및 판독 측의 메모리 제어 수단에 의해 화면 사이즈 정보에 따라서 제1의 필드 메모리 및 제2의 필드 메모리를 제어하고 화면 사이즈를 설정하는 동시에, 한쪽의 필드 메모리에 대하여 기록 처리가 이루어지고 있을 때에는, 다른쪽의 필드 메모리에 대하여 판독 처리가 이루어지도록 필드마다 전환 제어를 하도록 한 것을 특징으로 하는 화상처리방법이다.
이 발명은, 제1의 영상 신호를 복조하는 제1의 복조수단과, 제2의 영상 신호를 복조하는 제2의 복조수단과, 제1의 복조수단에 의해 복조된 제1의 영상 신호와 제2의 복조수단에 의해 복조된 제2의 영상 신호를 합성하기 위해서, 제1 및/또는 제2의 영상 신호의 처리를 하는 화상 처리 수단을 포함하며, 화상 처리 수단은 제1의 필드 메모리와, 제2의 필드 메모리와, 제1의 필드 메모리 및 제2의 필드 메모리중 기록측이 된 필드 메모리의 동작을 제어하는 기록 측 메모리 제어 수단과, 제1의 필드 메모리 및 제2의 필드 메모리중 판독 측이 된 필드 메모리의 동작을 제어하는 판독 측의 메모리 제어 수단과, 제1 및 제2의 필드 메모리에 기록되었을 때의 화면 사이즈와, 제1 및 제2의 필드 메모리로부터 판독되었을 때의 화면 사이즈가 일치하 도록, 기록 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 타이밍과, 판독 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 타이밍과의 사이에 지연차를 유지하게 하는 지연수단을 구비하고, 화면 사이즈 정보를 기록측의 메모리 제어 수단 및 판독 측의 메모리 제어 수단에 지연량을 유지해서 설정하고, 기록 측의 메모리 제어 수단 및 판독 측의 메모리 제어 수단에 의해 화면 사이즈 정보에 따라서 제1의 필드 메모리 및 제2의 필드 메모리를 제어하고 화면 사이즈를 설정하는 동시에, 한쪽의 필드 메모리에 대하여 기록 처리가 이루어지고 있을 때에는, 다른쪽의 필드 메모리에 대하여 판독 처리가 이루어지도록 필드마다 전환 제어를 하도록 한 것을 특징으로 하는 텔레비전 수상기이다.
화면 사이즈의 변경 처리를 하는 타이밍을 제어하는 타이밍 제어 수단으로서 래치회로가 설치되고, 이 래치회로를 통하여 공급되는 제어정보에 근거하여 화면 사이즈의 변경 처리가 행하여지고, 추월 대책의 처리에 수반하는 필드 메모리에의 기록 타이밍과 판독 타이밍과의 지연분에 따라서, 판독 처리의 화면 사이즈의 변경의 타이밍이 기록 처리의 화면 사이즈의 변경의 타이밍에 대하여 지연된다.
따라서, 2 화면의 사이즈 및 표시 위치를 임의로 설정하고, 동시에 동기 전환을 한 경우에 있어서도, 화상 데이터의 판독 시에 데이터의 시간 관계가 역전하는 추월을 일으키지 않고, 또한, 연속적인 사이즈 변경을 한 경우에 있어서도, 필드 메모리에의 기록의 화면 사이즈와 판독의 화면 사이즈를 항상 일치시킬 수 있어, 스무스한 표시가 가능해진다.
도 1은 종래의 화상 변환 처리 회로의 설명에 사용하는 타이밍 도,
도 2는 종래의 화상 변환 처리 회로의 설명에 사용하는 대략적인 선도,
도 3은 화상 변환 처리 회로에서 발생하는 추월의 설명에 사용하는 대략적인 선도,
도 4는 종래의 화상 변환 처리 회로의 일례의 블록도,
도 5는 종래의 화상 변환 처리 회로의 일례의 설명에 사용하는 블록도,
도 6은 종래의 화상 변환 처리 회로의 일례의 설명에 사용하는 타이밍 도,
도 7은 종래의 화상 변환 처리 회로에서 연속적으로 화면 사이즈를 변경하였을 때의 처리의 설명에 사용하는 대략적인 선도,
도 8은 종래의 화상 변환 처리 회로에서 연속적으로 화면 사이즈를 변경하였을 때의 처리의 설명에 사용하는 대략적인 선도,
도 9는 이 발명이 적용될 수 있는 텔레비전 수상기의 일례의 블록도,
도 10은 이 발명이 적용된 화상 변환 처리 회로의 일례의 블록도,
도 11은 이 발명이 적용된 화상 변환 처리 회로의 일례의 설명에 사용하는 타이밍도이다.
*도면의 주요 부분에 대한 부호의 설명*
101···메모리부
102···축소용의 수평·수직 보간 처리 회로
103···확대용의 수평·수직 보간 처리 회로
104···기록 처리용의 메모리 제어 회로
105···판독 처리용의 메모리 제어 회로
106···버스 디코더
107···확대·축소율 연산 회로
111 ∼ 120···래치 회로
121···입력 단자
122···출력 단자
131, 132···필드 메모리
133, 134···래치 회로
이하, 이 발명의 실시예에 관해서 도면을 참조하여 설명한다. 이 발명은, 동시에 2 화면을 표시할 수 있는 소위 픽처·앤드·픽처 기능을 구비한 텔레비전 수상기에 사용하기 적합하다. 도 9는, 이러한 픽처·앤드·픽처 기능을 구비한 텔레비전 수상기의 일례를 도시하는 것이다.
도 9에 있어서, 1 및 2는 안테나이다. 안테나(1 및 2)에서 텔레비전 방송국으로부터의 신호가 수신된다. 안테나(1)로부터의 수신 신호가 안테나 스위치(3)의 단자(3A)에 공급되는 동시에, 안테나 스위치(4)의 단자(4A)에 공급된다. 안테나(2)로부터의 수신 신호가 안테나 스위치(3)의 입력단자(3B)에 공급되는 동시에, 안테나 스위치(4)의 입력단자(4B)에 공급된다. 안테나 스위치(3)의 출력이 튜 너회로(5)에 공급된다. 안테나 스위치(4)의 출력이 튜너회로(6)에 공급된다.
안테나 스위치(3)는 튜너회로(5)에 입력되는 신호를 안테나(1)로부터의 수신 신호와 안테나(2)로부터의 수신 신호와의 사이에서 전환되는 것이다. 안테나 스위치(3)가 단자(3A) 측에 설정되어 있을 때에는, 안테나(1)로부터의 수신 신호가 안테나 스위치(3)를 통하여 튜너회로(5)에 공급된다. 안테나 스위치(3)가 단자(3B) 측에 설정되면, 안테나(2)로부터의 수신 신호가 안테나 스위치(3)를 통하여 튜너회로(5)에 공급된다.
안테나 스위치(4)는 튜너회로(6)에 입력되는 신호를 안테나(1)로부터의 수신 신호와 안테나(2)로부터의 수신 신호와의 사이에서 전환되는 것이다. 안테나 스위치(4)가 단자(4A) 측에 설정되어 있을 때에는, 안테나(1)로부터의 수신 신호가 스위치 회로(4)를 통하여 튜너회로(6)에 공급된다. 스위치 회로(4)가 단자(4B) 측에 설정되면, 안테나(2)로부터의 수신 신호가 스위치 회로(4)를 통하여 튜너회로(6)에 공급된다.
튜너회로(5)는 제1의 화면용의 튜너회로이다. 튜너회로(5)에 의해, 제1의 화면으로 내보내야 할 원하는 수신 채널이 선택된다. 이 수신 신호가 중간 주파신호로 변환되고, 중간 주파 및 비디오 검파회로(7)에 공급된다.
튜너회로(6)는 제2의 화면용의 튜너회로이다. 튜너회로(6)에 의해, 제2의 화면으로 내보내야 할 원하는 수신 채널이 선택된다. 이 수신 신호가 중간 주파신호로 변환되어 중간 주파 및 비디오 검파회로(8)에 공급된다.
튜너회로(5 및 6)에는, 시스템 컨트롤러(10)로부터 채널 설정신호가 공급된 다. 이 튜너 설정신호에 의해, 튜너회로(5 및 6)의 채널이 설정된다. 채널에 관한 정보는 메모리(49)에 축적되고 있다.
이와 같이, 이 발명이 적용된 텔레비전 수상기에서는 튜너회로(5)와 튜너회로(6)의 2 개의 튜너회로가 설치되어 있고, 튜너회로(5 및 6)에 의해, 제1의 화면과 제2의 화면으로 각각의 채널을 설정할 수 있도록 되어 있다.
중간 주파 및 비디오 검파회로(7)에 의해, 튜너회로(5)로부터의 중간 주파신호가 증폭되어 비디오 검파된다. 이로 인하여, 제1의 화면을 형성하기 위한 예를 들면 NTSC 방식의 복합 컬러 영상 신호가 복조된다. 이 복합 컬러 영상 신호가 비디오 소스 전환 스위치(12)의 스위치 회로(13)의 단자(13A)에 공급되는 동시에, 스위치 회로(14)의 단자(14C)에 공급된다.
중간 주파 및 비디오 검파회로(8)에 의해, 제2의 화면용의 튜너회로(6)로부터의 중간 주파신호가 증폭되고 비디오 신호가 검파된다. 이로 인하여, 제2의 화면을 형성하기 위한 예를 들면 NTSC 방식의 복합 컬러 영상 신호가 복조된다. 이 복합 컬러 영상 신호가 비디오 소스 전환 스위치(12)의 스위치 회로(14)의 단자(14A)에 공급되는 동시에 스위치 회로(13)의 단자(13C)에 공급된다.
또한, 중간 주파 및 비디오 검파회로(7)에 의해, 예를 들면, 4.5 MHz의 비트성분으로부터 음성 중간 주파신호가 추출된다. 이 음성 중간 주파신호가 음성 디코더(11)에 공급된다. 음성 디코더(11)에 의해 음성신호가 복조된다. 음성 디코더(11)로부터의 음성신호가 오디오 소스 전환 스위치(15)의 단자(15A)에 공급된다.
또한, 이 발명이 적용된 텔레비전 수상기에서는 외부 비디오 입력단자(16) 및 외부 오디오 입력단자(17)가 설치되어 있다. 외부 비디오 입력단자(16)에 외부로부터의 복합 컬러 영상 신호가 공급되고, 외부 오디오 입력단자(17)에 외부로부터의 음성신호가 공급된다.
외부 비디오 입력단자(16)로부터의 영상 신호가 소스 전환 스위치(12)의 스위치회로(13)의 단자(13B)에 공급되는 동시에, 스위치 회로(14)의 단자(14B)에 공급된다. 외부 오디오 입력단자(17)로부터의 음성신호가 오디오 소스 전환 스위치(15)의 단자(15B)에 공급된다.
비디오 소스 전환 스위치(12)는 시스템 컨트롤러(10)로부터의 스위치 제어신호에 근거하여, 영상 소스의 전환을 하는 것이다. 이 비디오 소스 전환 스위치(12)는 제1의 화면으로 내보내야 할 영상 신호를 선택하는 스위치 회로(13)와, 제2의 화면으로 내보내야 할 영상 신호를 선택하는 스위치 회로(14)를 가지고 있다.
비디오 소스 전환 스위치(12)의 스위치 회로(13)의 출력단자(13D)로부터는, 제1의 화면으로 내보내야 할 영상 신호가 출력된다. 스위치 회로(14)의 출력단자(14D)로부터는 제2의 화면으로 내보내야 할 영상 신호가 출력된다.
비디오 소스 전환 스위치(12)의 스위치 회로(13)는 튜너 회로(5)에서 설정된 채널의 영상 신호에 근거하는 화면을 제1의 화면으로 내보내야 하는 경우에는, 단자(13A) 측으로 전환되고, 외부 비디오 입력단자(16)로부터의 영상 신호에 근거하는 화면을 제1의 화면으로 내보내야 하는 경우에는, 단자(13B) 측으로 전환되고, 튜 너회로(6)에서 설정된 채널의 영상 신호에 근거하는 화면을 모화면으로 내보내야 하는 경우에는 단자(13C) 측으로 전환된다.
또한, 비디오 소스 전환 스위치(12)의 스위치 회로(14)는 튜너 회로(6)에서 설정된 채널의 영상 신호에 근거하는 화면을 제2의 화면으로 내보내야 하는 경우에는 단자(14A) 측으로 전환되고, 외부 비디오 입력단자(16)로부터의 영상 신호에 근거하는 화면을 제2의 화면으로 내보내야 하는 경우에는 단자(14B) 측으로 전환되고, 튜너회로(5)에서 설정된 채널의 영상 신호에 근거하는 화면을 제2의 화면으로 내보내야 되는 경우에는 단자(14C) 측으로 전환된다.
오디오 소스 전환 스위치(15)는 시스템 컨트롤러(10)로부터의 스위치 제어신호에 근거하여, 오디오 소스 전환을 하는 것이다. 오디오 소스 전환 스위치(15)의 출력이 오디오 증폭기(18)에 공급된다. 오디오 증폭기(18)의 출력이 스피커(19)에 공급된다.
오디오 전환 스위치(15)는 튜너회로(5)에서 설정된 채널의 음성신호에 근거하는 음성을 출력하는 경우에는 단자(15A) 측으로 전환되고, 외부 오디오 입력단자(17)로부터의 음성신호에 근거하는 화면을 음성을 출력하는 경우에는 단자(15B) 측으로 전환된다.
비디오 소스 전환 스위치(12)의 스위치 회로(13)의 출력단자(13D)로부터 출력되는 제1의 화면의 영상 신호는 Y/C 분리회로(21)에 공급된다. 스위치 회로(14)의 출력단자(14D)로부터 출력되는 제2의 화면의 영상 신호는 Y/C 분리회로(22)에 공급된다.
Y/C 분리회로(21), 휘도신호처리 회로(23), 색 신호처리 회로(25), 화상 처리 회로(29), 매트릭스 회로(24)는, 제1의 화면으로 내보내야 하는 3 원색 신호(R, G, B)를 생성하는 것이다.
즉, Y/C 분리회로(21)에 의해, 제1의 화면의 영상 신호가 휘도신호(Y)와 색 신호(C)로 분리된다. Y/C 분리회로(21)로부터의 휘도신호(Y)는 휘도신호처리 회로(23)에 공급된다. 휘도신호처리 회로(23)에서, 휘도조정이나 밝음 조정 등의 화질조정 등이 행하여진다.
Y/C 분리회로(21)로부터의 색 신호(C)는 색 신호처리 회로(25)에 공급된다. 색 신호처리 회로(25)에서, 수신 신호로부터 버스트 신호가 추출되고, 이 버스트 신호를 사용하여, 색차 신호(I 및 Q)가 복조된다. 그리고, 이 색 신호처리 회로(25)에서, ACC(Automatic Color Control), 주파수 특성 보정 등이 행하여진다.
휘도신호처리 회로(23)로부터의 휘도신호(Y)와, 색 신호처리 회로(25)로부터의 색차 신호(I 및 Q)는 화상 처리 회로(29)에 공급된다. 화상 처리 회로(29)는 픽처·앤드·픽처로 표시하는 경우의 제1의 화면을 형성하는 것이다. 이 화상 처리 회로(29)에 의해 동기 전환, 화면의 확대나 축소, 표시 위치의 제어 등의 처리가 행하여진다.
화상 처리 회로(29)의 출력이 매트릭스 회로(24)에 공급된다. 매트릭스 회로(24)에 의해, 휘도신호(Y)와 색차 신호(I 및 Q)에 의해, 제1의 화면용의 3 원색 신호(R, G, B)가 형성된다.
Y/C 분리회로(22), 휘도신호처리 회로(26), 색 신호처리 회로(27), 화상 처리 회로(28), 매트릭스 회로(30)는 제2의 화면을 생성하기 위한 것이다.
즉, Y/C 분리회로(22)에 의해, 제2의 화면의 영상 신호가 휘도신호(Y)와 색 신호(C)로 분리된다. Y/C 분리회로(22)로부터의 휘도신호(Y)는 휘도신호처리 회로(26)에 공급되며, 색 신호(C)는 색 신호처리 회로(27)에 공급된다. 색 신호처리 회로(27)에서, 수신 신호로부터 버스트 신호가 추출되고, 이 버스트 신호를 사용하여, 색차 신호(I 및 Q)가 복조된다.
휘도신호처리 회로(26)로부터의 휘도신호(Y)와, 색 신호처리 회로(27)로부터의 색차 신호(I 및 Q)는 화상 처리 회로(28)에 공급된다. 화상 처리 회로(28)는 픽처·앤드·픽처로 표시하는 경우의 제2의 화면을 형성하는 것이다. 이 화상 처리 회로(28)에 의해, 동기 전환, 화면의 확대나 축소, 표시 위치의 제어 등의 처리가 행하여진다.
화상 처리 회로(28)의 출력이 매트릭스 회로(30)에 공급된다. 매트릭스 회로(30)에 의해, 휘도신호(Y)와 색차 신호(I 및 Q)에 의해, 제1의 화면용의 3 원색 신호(R, G, B)가 형성된다.
매트릭스 회로(24)로부터의 제1의 화면의 3 원색 신호(R, G, B) 및 매트릭스 회로(30)로부터의 제2의 화면의 3 원색 신호(R, G, B)는 합성회로(31)에 공급된다. 합성회로(31)에서 제1의 화면의 3 원색 신호(R, G, B)와 제2의 화면의 3 원색 신호(R, G, B)가 합성된다.
합성회로(31)의 출력이 표시 신호의 가산회로(32)에 공급된다. 가산회로(32)에는 표시 발생회로(51)로부터 표시 신호가 공급된다. 가산회로(32) 의 출력이 수상관(33)에 공급된다.
또한, 동기 발생회로(35)에서, 제1의 화면용의 영상 신호 및 제2의 화면용의 영상 신호의 수평 및 수직 동기신호에 근거하여, 수평 및 수직 동기신호가 형성된다. 이 수평 동기신호가 수평 발진회로(36)에 공급된다. 또한 이 수직 동기신호가 수직 발진회로(44)에 공급된다.
수평 발진회로(36)에서 동기 발생회로(35)로부터의 수평 동기신호에 동기한 수평 펄스가 형성된다. 이 수평 펄스가 수평 드라이브 회로(37)를 통하여 수평 출력회로(38)에 공급된다. 수평 출력회로(38)에 의해 수상관(33)의 수평 편향 코일에 수평의 톱니파 전류가 흐른다.
이 때, 톱니파의 귀선기간에 플라이백 펄스가 생긴다. 이 플라이백 펄스는 수평 발진회로(36)에 귀환된다. 이 귀환 펄스와 수평 발진회로(36)의 출력이 위상비교되고, 이 비교 출력에 근거하여 발진주파수가 제어된다. 이로 인하여, AFC(Automatic Frequency Control) 루프가 구성되고, 수평 발진회로(36)의 발진동작의 안정이 유지된다.
또한, 고압회로(39)에 의해, 이 플라이백 펄스를 상승하여 고압이 형성된다. 이 고압은 양극 전압이나 포커스 전압으로서 수상관(33)에 인가된다.
수직 발진회로(44)에서 동기 발생회로(35)로부터의 수직 동기신호에 동기한 톱니파가 형성된다. 이 수직 발진회로(44)의 출력이 수직 드라이브 회로(45)를 통하여 수직 출력회로(46)에 공급된다. 수직 출력회로(46)에 의해, 수상관(33)의 수직편향 코일에 수직의 톱니파 전류가 흐른다.
시스템 컨트롤러(10)는 전체의 동작을 제어하고 있다. 시스템 컨트롤러(10)에는 수광회로(47)를 통하여, 리모트 커맨더(48)로부터 입력이 주어진다. 이 입력에 근거하여, 수신 채널 등이 설정된다. 또한, 시스템 컨트롤러(10)의 출력에 근거하여 표시 발생회로(51)로부터 표시 신호가 발생된다.
표시 발생회로(51)에는 수평 발진회로(36) 및 수직 발진회로(37)로부터, 수평 동기신호 및 수직 동기신호에 동기한 수평 펄스 및 수직 펄스가 공급된다. 표시 발생회로(40)에 의해, 이 수평 펄스 및 수직 펄스에 근거하는 타이밍으로 표시 신호가 발생된다. 이 표시 신호가 가산회로(32)에 공급된다.
가산회로(32)에서 합성회로(31)로부터의 3 원색 신호(R, G, B)에, 표시 발생회로(51)로부터의 표시 신호가 중첩된다. 이로 인하여, 수상관(33)에는 채널이나 음량의 설정상태가 관면 표시된다.
이상과 같이, 이 발명을 적용할 수 있는 텔레비전 수상기에는 2 개의 튜너회로(5 및 6)가 설치되어 있고, 2 화면을 동시에 표시시킬 수 있다. 그리고, 2 계통의 화면의 동기 전환이나 화면 사이즈 및 표시 위치를 설정하기 위한, 화상 처리 회로(28 및 29)가 설치되어 있다.
도 10은 이러한 텔레비전 수상기에 있어서 적용될 수 있는 화상 처리 회로(28, 29)의 일례를 도시하는 것이다. 도 10에 있어서, 메모리부(101)는 2 개의 필드 메모리(131, 132)와 스위치 회로(133, 134)에 의해서 구성된다. 스위치 회로(133 및 134)에 의해, 2 개의 필드 메모리(131 및 132)의 기록 및 판독의 필드마다 전환된다.
또한, 스위치 회로(133 및 134)는 2 개의 필드 메모리(131 및 132)에의 기록 및 판독 제어를 하는 것으로 결과로서 이루어지는 처리를 등가적으로 표현한 것이다.
메모리부(101)에 대하여, 기록 측 메모리 제어 회로(104) 및 판독 측의 메모리 제어 회로(105)가 설치된다. 기록 측 메모리 제어 회로(104)는 필드 메모리(131 및 132)중, 기록 측이 된 필드 메모리를 제어하는 것이다. 판독 측의 메모리 제어 회로(105)는 필드 메모리(131 및 132)중, 판독 측이 된 필드 메모리를 제어하는 것이다.
수평·수직 보간처리 회로(102)는 화면 축소시에, 화면 열화가 생기지 않도록 보간처리를 하는 것이다. 즉, 화면 사이즈를 축소하는 경우에는 메모리부(101)에 있어서 추출 처리가 행하여지지만, 단순히 추출 처리를 하면, 왜곡이 반복되어 화질이 열화한다. 그래서, 수평·수직 보간처리 회로(102)에서 화질이 열화하지 않도록 입력된 화상 데이터에 대하여 보간처리가 행하여진다. 확대 처리용의 수평·수직 보간처리 회로(103)는 화면 사이즈를 확대할 때에 보간처리를 하는 것이다.
버스 디코더(106)에는 텔레비전 수상기의 시스템 컨트롤러(10)(도 9참조)로부터 도출된 내부 버스를 통하여 화상처리를 위한 제어정보가 주어진다. 이 제어정보는 예를 들면, 텔레비전 수상기의 조작 패널상의 스위치 등의 설정상태에 따라서 발생된다.
이 시스템 컨트롤러(10)로부터의 제어정보에 따라서, 버스 디코더(106)로부터는 화면 사이즈 정보(H, VSize)가 형성된다. 이 화면 사이즈 정보(H, VSize)가 래 치회로(111, 112)에 공급된다. 래치회로(111 및 112)에는 입력단자(123)로부터 수직 판독 클록(fvr)이 공급된다. 이 수직 판독 클록(fvr)의 타이밍에서 화면 사이즈 정보(H, VSize)가 래치회로(111 및 112)에 추출된다.
래치회로(111)로부터의 화면 사이즈 정보(H, VSize)는 래치회로(114)를 통하여 기록 측의 메모리 제어 회로(104)에 공급된다. 래치회로(114)에는 입력단자(125)로부터 수직 기록 클록(fvw)이 공급된다.
이와 더불어, 래치회로(111)로부터의 화면 사이즈 정보(H, VSize)는 래치회로(115, 116, 117)를 통하여, 판독 측의 메모리 제어 회로(105)에 공급된다. 래치회로(115, 116)에는 수직 기록 클록(fvw)이 공급된다. 래치회로(117)에는 입력단자(124)로부터의 수직 판독 시작 펄스 신호(rstat)가 공급된다.
또한, 래치회로(112)로부터의 화면 사이즈 정보(H, VSize)는 확대·축소율 연산회로(107)에 공급된다. 확대·축소율 연산회로(107)는 이의 화면 사이즈 정보(H, VSize)에 근거하여 이의 화면 비율에 따른 보간처리 정보를 형성한다.
축소처리의 경우에는, 이의 확대·축소율 연산회로(107)에 있어서 형성된 보간처리 정보는 래치회로(113)를 통하여, 축소 처리용의 수평·수직 보간처리 회로(102)에 공급된다. 래치회로(113)에는 수직 기록 클록(fvw)이 공급된다.
확대 처리의 경우에는, 이의 확대·축소율 연산회로(107)에 있어서 형성된 보간처리 정보는 래치회로(118, 119, 120)를 통하여, 확대 처리용의 수평·수직 보간처리 회로(103)에 공급된다. 래치회로(118, 119)에는 수직 기록 클록(fvw)이 공급된다. 래치회로(120)에는 수직 판독 시작 펄스 신호(rstat)가 공급된다.
기록 측의 메모리 제어 회로(104)에 있어서, 화면 사이즈 정보(H, VSize)에 따라서, 필드 메모리(131 및 132)중 기록 측의 필드 메모리의 제어가 행하여진다. 또한, 이와 같이, 판독 측의 메모리 제어 회로(105)에 있어서, 화면 사이즈 정보(H, VSize)에 따라서, 필드 메모리(131 및 132)중 판독 측의 필드 메모리의 제어가 행하여진다.
화면 사이즈를 축소하는 처리를 하는 경우에는, 버스 디코더(106)로부터는, 축소 화면을 설정하기 위한 화면 사이즈 정보(H, VSize)가 출력된다. 이 축소 화면을 설정하기 위한 화면 사이즈 정보(H, VSize)는 래치회로(111)에 추출되어, 래치회로(114)를 통하여 기록 측의 메모리 제어 회로(104)에 공급되는 동시에, 래치회로(115, 116, 117)를 통하여, 판독 측의 메모리 제어 회로(105)에 공급된다. 화면 사이즈를 축소하는 경우에는, 확대·축소율 연산회로(107)에 의해, 화면 사이즈 정보(H, VSize)에 따라서, 수평·수직 보간처리 회로(102)에 대한 보간처리 정보가 산출된다. 이 보간처리 정보는 래치회로(113)를 통하여, 수평·수직 보간처리 회로(102)에 설정된다.
입력단자(121)에, 디지털 영상 신호가 입력된다. 이 영상 신호가 수평·수직 보간처리 회로(102)에 공급된다. 수평·수직 보간 처리 회로(102)에서, 확대·축소율 연산회로(107)로부터의 보간처리 정보에 근가하여, 화질 열화를 방지하기 위한 보간처리가 행하여진다.
필드 메모리(131 및 132)는 스위치 회로(133 및 134)에 의해, 기록 및 판독의 필드마다 전환된다. 수평·수직 보간처리 회로(102)의 출력은 스위치 회로(133)를 통하여, 필드 메모리(131 및 132)중 기록 측이 된 필드 메모리에 기록된다.
필드 메모리에의 기록은 기록 측의 메모리 제어 회로(104)에 의해, 동작제어된다. 기록 측의 메모리 제어 회로(104)에는 버스 디코더(106)로부터 래치회로(111)에 추출되든가 화면 사이즈 정보(H, VSize)가 래치회로(114)를 통하여 보내여진다. 화면 사이즈를 축소하는 경우에는, 기록 측의 메모리 제어 회로(104)에 의해, 입력 영상 신호가 추출되어지고, 필드 메모리(131 및 132)에 기록된다. 1 필드분의 영상 신호의 기록이 종료하면, 스위치(133)가 전환되고, 기록 측의 필드 메모리가 전환된다.
필드 메모리(131 및 132)중 판독 측이 된 필드 메모리의 판독은, 판독 측의 메모리 제어 회로(105)에 의해 동작제어된다. 판독 측의 메모리 제어 회로(105)에는, 버스 디코더(106)로부터 래치회로(111)에 추출되든가 화면 사이즈 정보(H, VSiz2) e)가, 래치회로(115, 116, 117)를 통하여 보내여진다. 화면 사이즈를 축소하는 경우에는, 필드 메모리(131 및 132)중 판독 측이 된 필드 메모리로부터, 1 필드분의 영상 신호가 연속하여 판독된다. 1 필드분의 영상 신호의 판독이 종료하면 스위치 회로(134)가 전환되고, 판독 측의 필드 메모리가 전환된다.
스위치 회로(134)의 출력은, 수평·수직 보간처리 회로(103)에 공급된다. 화면 사이즈를 축소하는 경우에는, 스위치 회로(134)의 출력은 수평·수직 보간처리 회로(103)를 통하여 출력단자(122)로부터 그대로 출력된다.
이와 같이, 필드 메모리(131 및 132)에는, 화면 사이즈에 따라서 추출된 영상 신호가 축적되고, 이의 영상 신호가 연속하여 판독되므로, 출력단자(122)의 영상 신 호로부터 화면 사이즈가 축소한 화상이 얻어진다.
화면 사이즈를 확대하는 처리를 하는 경우에는, 버스 디코더(106)로부터는 확대 화면을 설정하기 위한 화면 사이즈 정보(H, VSize)가 출력된다. 이 확대 화면을 설정하기 위한 화면 사이즈 정보(H, VSize)는 래치회로(111)에 추출되고, 래치회로(114)를 통하여 기록 측의 메모리 제어 회로(104)에 공급되는 동시에, 래치회로(115, 116, 117)를 통하여, 판독 측의 메모리 제어 회로(105)에 공급된다. 화면 사이즈를 확대하는 경우에는, 확대·축소율 연산회로(107)에 의해, 화면 사이즈 정보(H, VSize)에 따라서, 수평·수직 보간처리 회로(103)에 대한 보간처리 정보가 산출된다. 이의 보간처리 정보는 래치회로(118, 119, 120)를 통하여, 수평·수직 보간처리 회로(103)에 설정된다.
입력단자(121)에, 디지털 영상 신호가 입력된다. 이 영상 신호가 수평·수직 보간처리 회로(102)에 공급된다. 화면 사이즈를 확대하는 처리를 하는 경우에는, 입력단자(121)로부터의 영상 신호는 수평·수직 보간처리 회로(102)를 통하여, 그대로 스위치 회로(133)에 공급된다.
필드 메모리(131 및 132)는 스위치 회로(133 및 134)에 의해, 기록 및 판독의 필드마다 전환된다. 수평·수직 보간처리 회로(102)의 출력은, 스위치 회로(133)를 통하여, 필드 메모리(131 및 132)중 기록 측이 된 필드 메모리에 기록된다.
필드 메모리에의 기록은 기록 측의 메모리 제어 회로(104)에 의해, 동작제어된다. 기록 측의 메모리 제어 회로(104)에는, 버스 디코더(106)로부터 래치회로(111)에 추출된 화면 사이즈 정보(H, VSize)가 래치회로(114)를 통하여 보 내여진다. 화면 사이즈를 확대하는 경우에는, 입력 영상 신호가 필드 메모리(131 및 132)에 연속하여 기록된다. 1 필드분의 영상 신호의 기록이 종료하면, 스위치(133)가 전환되고, 기록 측의 필드 메모리가 전환된다.
필드 메모리(131 및 132)중 판독 측이 된 필드 메모리의 판독은, 판독 측의 메모리 제어 회로(105)에 의해 동작 제어된다. 판독 측의 메모리 제어 회로(105)에는, 버스 디코더(106)로부터 래치회로(111)에 추출된 화면 사이즈 정보(H, VSizle)가, 래치회로(115, 116, 117)를 통하여 보내여진다. 화면 사이즈를 확대하는 경우에는, 필드 메모리(131 및 132)중 판독 측이 된 필드 메모리로부터, 1 필드분의 영상 신호가 화면 사이즈에 따라서 판독된다.
1 필드분의 영상 신호의 판독이 종료하면, 스위치 회로(134)가 전환되고, 판독 측의 필드 메모리가 전환된다. 스위치 회로(134)의 출력은 수평·수직 보간처리 회로(103)에 공급된다.
화면 사이즈를 확대하는 경우에는, 수평·수직 보간처리 회로(103)에서 확대·축소율 연산회로(107)로부터의 보간처리 정보에 근거하여, 화면을 확대 보간하기 위한 보간처리가 행하여진다. 수평·수직 보간처리 회로(103)에는, 래치회로(118, 119, 120)를 통하여, 확대·축소율 연산회로(107)의 출력이 공급된다.
이와 같이, 필드 메모리의 판독이 화면 사이즈에 따라서 판독되고, 수평·수직 보간처리 회로(103)에서 보간 확대 처리가 행하여진다. 이로 인하여, 확대 보간된 화상이 출력단자(122)로부터 얻어진다.
이 발명이 적용된 화상 처리 회로에서는, 버스 디코더(106)로부터의 화면 사 이즈 정보(H, VSize)는 래치회로(111)에 추출된다. 이 화면 사이즈 정보(H, VSize)는 기록 측의 메모리 제어 회로(104)에는, 래치회로(114)를 통하여 주어지는 데 대하여, 판독 측의 메모리 제어 회로(105)에는, 래치회로(115, 116, 117)를 통하여 주어진다. 또한, 확대·축소율 연산회로(107)에서 구하여진 보간정보는, 축소처리를 할 때의 수평·수직 보간처리 회로(102)에는, 래치회로(113)를 통하여 주어지는 데 대하여, 확대 처리를 할 때의 수평·수직 보간처리 회로(103)에는, 래치회로(118, 119, 120)를 통하여 주어진다.
이와 같이, 판독 측의 메모리 제어 회로(105)에 설정되는 화면 사이즈 정보(H, VSize)는 기록 측의 메모리 제어 회로(104)에 설정되는 화면 사이즈 정보(H, VSize)에 대하여 지연이 유지되고 있기 때문에, 연속적으로 화면 사이즈를 변화시키었을 때에, 동일 화면 사이즈에서 기록과 판독이 행하여지게 되어, 스무스한 스케일링을 행할 수 있다.
즉, 입력단자(123)에, 도 11A에 도시하는 바와 같은 타이밍에서, 수직 판독 펄스(fvr)가 공급되고, 입력단자(125)에, 도 11B에 도시하는 바와 같은 타이밍에서, 수직 기록 펄스(fvw)가 공급된다. 그리고, 도 11C에 도시하는 바와 같이, 수직 판독 시작 펄스(rstat)에 의해, 판독 타이밍이 설정된다. 필드 메모리(131 및 132)중, 기록 측의 필드 메모리는, 도 11I에 도시하는 바와 같이, 수직 기록 펄스(fvw)에 동기하여 전환된다. 필드 메모리(131 및 132)중, 판독 측의 필드 메모리는, 도 11J에 도시하는 바와 같이, 수직 판독 시작 펄스(rstat)에 근거하는 타이밍으로 전환된다.
버스 디코더(106)로부터 화면 사이즈의 변경에 관계되는 화면 사이즈 정보(H, VSize)가 출력되었다고 하면, 이 화면 사이즈 정보(H, VSize)는, 도 11D에 도시하는 바와 같이, 수직 판독 신호(fvr)의 타이밍에서, 래치회로(111 및 112)에 기록된다. 그리고, 도 11E에 도시하는 바와 같이, 이 화면 사이즈 정보(H, VSize)는 수직 기록 펄스(fvw)의 타이밍에서 래치회로(114 및 115)에 기록된다. 이 래치회로(114)의 출력에 의해, 기록 측의 메모리 제어 회로(104)가 설정된다. 따라서, 도 11H에서 63으로 도시하는 기간이 기록 측의 필드 메모리에 있어서 화면 사이즈의 변경이 반영되는 타이밍이 된다.
래치회로(115)의 출력은, 도 11F에 도시하는 바와 같이, 수직 기록 펄스(fvw)(도 11B)의 타이밍에서 래치회로(116)에 추출된다. 래치회로(116)의 출력은 도 11G에 도시하는 바와 같이, 기록 시작 펄스(rstat)(도 11C)의 타이밍으로, 래치회로(117)에 추출된다. 이 래치회로(117)의 출력에 의해, 판독 측의 메모리 제어 회로(105)가 설정된다. 따라서, 도 11H에서 64로 도시하는 기간이 판독 측의 필드 메모리에 있어서 화면 사이즈의 변경이 반영되는 타이밍이 된다.
따라서, 도 11I 및 도 11J 중의 화살표(61 및 62)로 도시하는 바와 같이, 기록에 대하여 1 필드 기간 정도의 지연이 수반된 상태에서 판독이 행하여지고, 화면 사이즈의 변경 처리에 관해서도 그것과 같이, 도 11H 에 있어서 화살표(63 및 64)로 도시하는 바와 같이, 기록 처리에 대하여 판독 처리가 1 필드 기간 정도에 걸쳐서 지연된다. 그러나, 판독 측에서 새로운 사이즈 설정이 반영되는 타이밍이 추월 처리에 의한 판독의 1 필드분의 지연과 일치하고, 기록되었을 때의 크기와 판독시의 크기가 항상 같다고 할 수 있다.
또한, 이 발명의 1 실시형태에 있어서는, 화면 사이즈의 변경 처리를 하는 타이밍을 제어하는 타이밍 제어 수단으로서 래치회로를 사용하는 구성에 관해서 설명하였지만, 기록 처리 및 판독 처리에 관해서 1 필드 기간 정도에 걸쳐서 지연할 수 있다면, 다른 회로를 사용하여도 좋고, 또한, 래치회로의 접속관계에 이 발명은 한정되지 않는다.
이 발명에서는, 화면 사이즈의 변경 처리를 하는 타이밍을 제어하는 타이밍 제어 수단으로서 래치회로가 설치되고, 이 래치회로를 통하여 공급되는 제어정보에 근거하여 화면 사이즈의 변경 처리가 행하여지고, 추월 대책의 처리에 수반되는 필드 메모리에의 기록 타이밍과 판독 타이밍과의 지연분에 따라서, 판독 처리의 화면 사이즈의 변경의 타이밍이 기록 처리의 화면 사이즈의 변경의 타이밍에 대하여 지연시켜진다.
따라서, 이 발명에 의하면, 2 화면의 사이즈 및 표시 위치를 임의로 설정하고, 동시에 동기 전환을 한 경우에 있어서도, 화상 데이터의 판독 시에 데이터의 시간 관계가 역전하는 추월을 일으키지 않고, 또한, 연속적인 사이즈 변경을 한 경우에 있어서도, 필드 메모리에의 기록 사이즈와 판독 사이즈를 항상 일치시킬 수 있어, 스무스한 표시가 가능해진다.
이상과 같이, 이 발명은, 픽처·인·픽처나 픽처·앤드·픽처 기능을 갖는 텔 레비전 수상기에 사용하기 적합한 것이다.

Claims (15)

  1. 화상처리장치에 있어서,
    제1의 필드 메모리와, 제2의 필드 메모리와,
    상기 제1의 필드 메모리 및 상기 제2의 필드 메모리중 기록 측이 된 필드 메모리의 동작을 제어하는 기록 측 메모리 제어 수단과,
    상기 제1의 필드 메모리 및 상기 제2의 필드 메모리중 판독 측이 된 필드 메모리의 동작을 제어하는 판독 측의 메모리 제어 수단과,
    상기 제1 및 제2의 필드 메모리에 기록할 때의 화면 사이즈와, 상기 제1 및 제2의 필드 메모리로부터 판독할 때의 화면 사이즈가 일치하도록, 상기 기록 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 타이밍과, 상기 판독 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 타이밍과의 사이에 지연차를 유지하게 하는 지연수단을 구비하고,
    상기 화면 사이즈 정보를 상기 기록 측의 메모리 제어 수단 및 상기 판독 측의 메모리 제어 수단에 상기 지연차를 유지하게 하여 설정하고, 상기 기록 측의 메모리 제어 수단 및 상기 판독 측의 메모리 제어 수단에 의해 상기 화면 사이즈 정보에 따라서 상기 제1의 필드 메모리 및 상기 제2의 필드 메모리를 제어하여 화면 사이즈를 설정하는 동시에,
    상기 한쪽의 필드 메모리에 대하여 기록 처리가 이루어지고 있을 때에는, 다른쪽의 필드 메모리에 대하여 판독 처리가 이루어지도록 필드마다 전환 제어를 하도록 한 것을 특징으로 하는 화상처리장치.
  2. 제1항에 있어서, 상기 제1 및 제2의 필드 메모리의 전단에, 화면 사이즈를 축소할 때에 화질을 개선시키기 위한 화면 사이즈 축소용의 보간처리수단을 설치하도록 한 화상처리장치.
  3. 제1항에 있어서, 상기 제1 및 제2의 필드 메모리의 후단에, 화면을 확대 보간하기 위한 화면 사이즈 확대용의 보간처리수단을 설치하도록 한 화상처리장치.
  4. 제1항에 있어서, 상기 제1 및 제2의 필드 메모리의 전단에, 화면 사이즈를 축소할 때에 화질을 개선시키기 위한 화면 사이즈 축소용의 보간처리수단을 설치하는 동시에, 상기 제1 및 제2의 필드 메모리의 후단에, 화면을 확대 보간하기 위한 화면 사이즈 확대용의 보간처리수단을 설치하도록 한 화상처리장치.
  5. 제4항에 있어서, 상기 제1 및 제2의 필드 메모리에 기록할 때의 화면 사이즈와, 상기 제1 및 제2의 필드 메모리로부터 판독할 때의 화면 사이즈가 일치하도록, 상기 화면 사이즈 축소용의 보간처리수단에 설정되는 확대·축소율의 타이밍과, 상기 화면 사이즈 확대용의 보간처리수단에 설정되는 확대·축소율의 타이밍과의 사이에 지연차를 유지하게 하는 지연수단을 설치하도록 한 화상처리장치.
  6. 화상처리방법에 있어서,
    제1의 필드 메모리와 제2의 필드 메모리중, 기록 측이 된 필드 메모리를 기록 측의 메모리 제어 수단으로 제어하고, 판독 측이 된 필드 메모리를 판독 측의 메모리 제어 수단으로 제어하고,
    상기 제1 및 제2의 필드 메모리에 기록할 때의 화면 사이즈와, 제1 및 제2의 필드 메모리로부터 판독할 때의 화면 사이즈가 일치하도록, 상기 기록 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 설정 타이밍과, 상기 판독 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 설정 타이밍과의 사이에 지연차를 유지하게 하여, 상기 화면 사이즈 정보를 상기 기록 측의 메모리 제어 수단 및 상기 판독 측의 메모리 제어 수단에 설정하고,
    상기 기록 측의 메모리 제어 수단 및 상기 판독 측의 메모리 제어 수단에 의해 상기 화면 사이즈 정보에 따라서 상기 제1의 필드 메모리 및 상기 제2의 필드 메모리를 제어하고 화면 사이즈를 설정하는 동시에,
    상기 한쪽의 필드 메모리에 대하여 기록 처리가 이루어지고 있을 때에는, 다른쪽의 필드 메모리에 대하여 판독 처리가 이루어지도록 필드마다 전환 제어를 하도록 한 것을 특징으로 하는 화상처리방법.
  7. 제6항에 있어서, 화면 사이즈를 축소할 때에는, 상기 제1 및 제2의 필드 메모리의 전단에서, 화질을 개선시키기 위한 화면 사이즈 축소용의 보간처리수단에 의해 보간처리를 하도록 한 화상처리방법.
  8. 제6항에 있어서, 화면 사이즈를 확대할 때에는, 상기 제1 및 제2의 필드 메모리의 후단에서, 화면을 확대 보간하기 위한 화면 사이즈 확대용의 보간처리수단에 의해 보간처리를 하도록 한 화상처리방법.
  9. 제6항에 있어서, 화면 사이즈를 축소할 때에는, 상기 제1 및 제2의 필드 메모리의 전단에서, 화질을 개선시키기 위한 화면 사이즈 축소용의 보간처리수단에 의해 보간처리를 하는 동시에,
    화면 사이즈를 확대할 때에는, 상기 제1 및 제2의 필드 메모리의 후단에서 화면을 확대 보간하기 위한 화면 사이즈 확대용의 보간처리수단에 의해 보간처리를 하도록 한 화상처리방법.
  10. 제9항에 있어서, 상기 제1 및 제2의 필드 메모리에 기록할 때의 화면 사이즈와, 상기 제1 및 제2의 필드 메모리로부터 판독할 때의 화면 사이즈가 일치하도록, 상기 화면 사이즈 축소용의 보간처리수단에 설정되는 확대·축소율의 타이밍과 상기 화면 사이즈 확대용의 보간 처리수단에 설정되는 확대·축소율의 타이밍과의 사이에 지연차를 유지하게 하도록 한 화상처리방법.
  11. 텔레비전 수상기에 있어서,
    제1의 영상 신호를 복조하는 제1의 복조수단과,
    제2의 영상 신호를 복조하는 제2의 복조수단과,
    상기 제1 복조수단에 의해 복조된 제1의 영상 신호와 상기 제2의 복조 수단에 의해 복조된 제2의 영상 신호를 합성하기 위해, 상기 제1 및/또는 상기 제2의 영상 신호의 처리를 하는 화상 처리 수단을 포함하고,
    상기 화상 처리 수단은,
    제1의 필드 메모리와, 제2의 필드 메모리와,
    상기 제1의 필드 메모리 및 상기 제2의 필드 메모리중 기록 측이 된 필드 메모리의 동작을 제어하는 기록 측 메모리 제어 수단과,
    상기 제1의 필드 메모리 및 상기 제2의 필드 메모리중 판독 측이 된 필드 메모리의 동작을 제어하는 판독 측의 메모리 제어 수단과,
    상기 제1 및 제2의 필드 메모리에 기록할 때의 화면 사이즈와, 상기 제1 및 제2의 필드 메모리로부터 판독할 때의 화면 사이즈가 일치하도록, 상기 기록 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 타이밍과, 상기 판독 측의 메모리 제어 수단에 설정되는 화면 사이즈 정보의 타이밍과의 사이에 지연차를 유지하게 하는 지연수단을 구비하고,
    상기 화면 사이즈 정보를 상기 기록 측의 메모리 제어 수단 및 상기 판독 측의 메모리 제어 수단에 설정하고, 상기 기록 측의 메모리 제어 수단 및 상기 판독 측의 메모리 제어 수단에 의해 상기 화면 사이즈 정보에 따라서 상기 제1의 필드 메모리 및 상기 제2의 필드 메모리를 제어하고 화면 사이즈를 설정하는 동시에,
    상기 한쪽의 필드 메모리에 대하여 기록 처리가 이루어지고 있을 때에는, 다 른쪽의 필드 메모리에 대하여 판독 처리가 이루어지도록 필드마다 전환 제어를 하도록 한 것을 특징으로 하는 텔레비전 수상기.
  12. 제11항에 있어서, 상기 제1 및 제2의 필드 메모리의 전단에, 화면 사이즈를 축소할 때에는 화질을 개선시키기 위한 화면 사이즈 축소용의 보간처리수단을 설치하도록 한 텔레비전 수상기.
  13. 제11항에 있어서, 상기 제1 및 제2의 필드 메모리의 후단에, 화면을 확대 보간하기 위한 화면 사이즈 확대용의 보간처리수단을 설치하도록 한 텔레비전 수상기.
  14. 제11항에 있어서, 상기 제1 및 제2의 필드 메모리의 전단에, 화면 사이즈를 축소할 때에 화질을 개선시키기 위한 화면 사이즈 축소용의 보간처리수단을 설치하는 동시에, 상기 제1 및 제2의 필드 메모리의 후단에, 화면을 확대 보간하기 위한 화면 사이즈 확대용의 보간처리수단을 설치하도록 한 텔레비전 수상기.
  15. 제14항에 있어서, 상기 제1 및 제2의 필드 메모리에 기록되었을 때의 화면 사이즈와, 상기 제1 및 제2의 필드 메모리로부터 판독할 때의 화면 사이즈가 일치하도록, 상기 화면 사이즈 축소용의 보간처리수단에 설정되는 확대·축소율의 타이밍과, 상기 화면 사이즈 확대용의 보간처리수단에 설정되는 확대·축소율의 타이밍과의 사이에 지연차를 유지하게 하는 지연수단을 설치하도록 한 텔레비전 수상기.
KR1019997006718A 1997-11-26 1998-11-24 화상처리장치, 화상처리방법 및 텔레비전 수상기 KR100548664B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32443997 1997-11-26
JP97-324439 1997-11-26
PCT/JP1998/005272 WO1999027711A1 (fr) 1997-11-26 1998-11-24 Appareil de traitement d'images, procede de traitement d'images et recepteur de television

Publications (2)

Publication Number Publication Date
KR20000070478A KR20000070478A (ko) 2000-11-25
KR100548664B1 true KR100548664B1 (ko) 2006-02-03

Family

ID=18165832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997006718A KR100548664B1 (ko) 1997-11-26 1998-11-24 화상처리장치, 화상처리방법 및 텔레비전 수상기

Country Status (4)

Country Link
US (1) US6441863B1 (ko)
JP (1) JP4355820B2 (ko)
KR (1) KR100548664B1 (ko)
WO (1) WO1999027711A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002537571A (ja) * 1999-02-09 2002-11-05 ミクロナス ミュニッヒ ゲーエムベーハー 少なくとも第一と第二の画像シーケンスを１つの総合画像に同時に表示するための方法と装置。
JP2001067060A (ja) * 1999-06-25 2001-03-16 Sony Corp 同期変換装置および方法、並びに記録媒体
JP3614324B2 (ja) * 1999-08-31 2005-01-26 シャープ株式会社 画像の補間システムおよび画像の補間方法
US7068329B1 (en) * 1999-08-31 2006-06-27 Ati International Srl Method and system for providing a video signal
JP3613093B2 (ja) * 1999-10-25 2005-01-26 日本電気株式会社 映像サイズ変換処理方法および映像サイズ変換処理装置
JP4011949B2 (ja) * 2002-04-01 2007-11-21 キヤノン株式会社 マルチ画面合成装置及びデジタルテレビ受信装置
US20050231637A1 (en) * 2004-04-16 2005-10-20 Eric Jeffrey Method for live image display and apparatus for performing the same
US7420620B2 (en) * 2005-03-01 2008-09-02 Dell Products L.P. Multi-picture display with a secondary high definition picture window having an adjustable aspect ratio
JP2007094391A (ja) * 2005-08-31 2007-04-12 Matsushita Electric Ind Co Ltd 動画像表示装置
KR100805610B1 (ko) 2006-08-30 2008-02-20 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법
JP6415442B2 (ja) * 2013-10-28 2018-10-31 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、画像処理方法およびプログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221381A (ja) * 1985-07-19 1987-01-29 Matsushita Electric Ind Co Ltd 二画面テレビ受信機
US4961188A (en) 1989-09-07 1990-10-02 Bell Communications Research, Inc. Synchronous frequency encoding technique for clock timing recovery in a broadband network
US5260978A (en) 1992-10-30 1993-11-09 Bell Communications Research, Inc. Synchronous residual time stamp for timing recovery in a broadband network
JPH0779389A (ja) * 1993-09-06 1995-03-20 Toshiba Corp 多画面テレビ受像機
JP3371174B2 (ja) 1994-09-22 2003-01-27 ソニー株式会社 パケット受信装置
JP3531762B2 (ja) 1994-11-22 2004-05-31 ソニー株式会社 送信装置および受信装置
JPH08214228A (ja) * 1995-02-07 1996-08-20 Matsushita Electric Ind Co Ltd 副画面水平圧縮回路
JPH08340514A (ja) 1995-06-12 1996-12-24 Sony Corp デジタルデータの記録方法、記録装置及び再生システム
JPH08340350A (ja) 1995-06-12 1996-12-24 Sony Corp データ伝送システム
JP3694926B2 (ja) 1995-07-13 2005-09-14 ソニー株式会社 伝送データ処理装置および伝送データ処理方法
JP3384659B2 (ja) * 1995-10-16 2003-03-10 三洋電機株式会社 縮小映像信号処理回路
JP3613893B2 (ja) * 1996-06-14 2005-01-26 ソニー株式会社 画像処理装置および処理方法
JPH1051769A (ja) 1996-08-02 1998-02-20 Sony Corp 同期データ生成装置およびその方法
JPH10126371A (ja) 1996-08-30 1998-05-15 Sony Corp 多重化装置及び多重化方法
JP3269000B2 (ja) * 1997-03-31 2002-03-25 三洋電機株式会社 映像信号処理回路

Also Published As

Publication number Publication date
WO1999027711A1 (fr) 1999-06-03
KR20000070478A (ko) 2000-11-25
US6441863B1 (en) 2002-08-27
JP4355820B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
EP0551168B1 (en) Display apparatus
JPH05252457A (ja) 拡大画面表示回路
KR100548664B1 (ko) 화상처리장치, 화상처리방법 및 텔레비전 수상기
US6310656B1 (en) Television apparatus, display method of television apparatus and picture plane control apparatus, and method
US6040868A (en) Device and method of converting scanning pattern of display device
US5896177A (en) Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver
JP3522273B2 (ja) 適応レターボックス検出器
JP3594596B2 (ja) レターボックスの表示制御
JP2001218128A (ja) マルチ画面合成装置
KR19990080824A (ko) 공통 포맷을 이용하는 영상 포맷 변환 장치와 그 방법
JP3959425B2 (ja) 受信装置及び表示装置
JP3318807B2 (ja) 画像表示制御装置
JPH08322002A (ja) テレビジョン受信装置
JP3613364B2 (ja) 画像処理装置および画像処理方法
KR100209849B1 (ko) 와이드 스크린 텔레비젼용 수평 패닝 장치
JP3355617B2 (ja) 画像表示制御装置
JPH07131735A (ja) テレビジョン受像機
JPH07154715A (ja) 二画面テレビジョン受信機
JPH08331470A (ja) 多画面テレビ受像機
JPS60153683A (ja) テレビジヨン受像機
JPH06311453A (ja) テレビジョン受信機
JPH0779391A (ja) テレビジョン信号受信方法及びそれを用いた受信機
JPH10210382A (ja) 映像合成回路およびテレビジョン受像機
JPH05211632A (ja) ２画面テレビ回路
JP2001157138A (ja) 映像合成装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee