JPH08340350A

JPH08340350A - データ伝送システム

Info

Publication number: JPH08340350A
Application number: JP14472895A
Authority: JP
Inventors: Takayuki Takeda; 孝之竹田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-06-12
Filing date: 1995-06-12
Publication date: 1996-12-24

Abstract

(57)【要約】【目的】ＡＴＭ通信回線を介して、それぞれ独立した
ハウスクロックで動作する複数の伝送装置の間の同期を
確立する。【構成】ＲＴＳ生成装置１６は、ＡＴＭ通信回線２０
の回線クロックＮＣＬＫに対する伝送装置１０の内部ク
ロック４ｆ_scの周波数の整数比の数値を、同期データＲ
ＴＳとして算出する。送信装置１８は、ＶＴＲ１４から
入力された音声・映像データＰＶＤおよび同期データＲ
ＴＳを所定の伝送パケットに多重化して伝送装置３０に
対して送信する。受信装置３２は、受信したＡＴＭセル
からから同期データＲＴＳを分離し、クロック制御装置
３６は、同期データＲＴＳに基づいてクロック発生装置
３８の発振周波数を伝送装置１０の内部クロック４ｆ_sc
に同期させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、それぞれ独立した内部
クロックに基づいて動作している複数のテレビジョン放
送局等の間で、ＡＴＭ通信回線等を介して音声・映像デ
ータ等を伝送するデータ伝送システムに関する。

【０００２】

【従来の技術】従来から、テレビジョン放送局内等にお
いて、ディジタル形式の音声・映像データの伝送を行う
ためのインフラストラクチャーとして、ＳＭＰＴＥ（So
cietyOf Motion Picture and Television Engineers）
においてＳＭＰＴＥ−２５９Ｍとして規定されたシリア
ルディジタルインターフェース（ＳＤＩ；Serial Digit
al Interface）方式の伝送装置が用いられている。さら
に、ＳＤＩ方式を互換性を保ちつつ改良し、可変長デー
タおよび複数の種類のデータを１つの伝送パケットで伝
送することができるようにしたシリアルディジタルデー
タインターフェース（ＳＤＤＩ；Serial Digital Data
Interface ）方式も提案されている。また、最近、高速
ディジタルデータ伝送方式として非同期伝送モード（Ａ
ＴＭ）方式が実用化されている。

【０００３】

【発明が解決しようとする課題】テレビジョン放送局等
の間で、ＡＴＭ通信回線を介してＳＤＩ方式またはＳＤ
ＤＩ方式の音声・映像データを送受信したいという要請
がある。しかし、上述したＳＤＩ方式の伝送パケットは
１ワード１０ビット構成であり、そのままでは１ワード
８ビット構成のＡＴＭセルを用いて伝送を行うＡＴＭ通
信回線に適合しない。

【０００４】また、各テレビジョン放送局あるいは番組
制作会社等に備えられたＳＤＩ方式の伝送システムは、
それぞれのテレビジョン放送局等において独立に発生さ
れる同期信号あるいはクロック、いわゆるハウスクロッ
クに同期して動作する。このため、ＡＴＭ通信回線を介
してデータを伝送した場合、送信側と受信側の同期が完
全にはとれず、データの欠落等の不具合が発生する可能
性がある。

【０００５】この問題を解決するためには、例えば、送
信側と受信側との間に専用の通信回線を設け、この通信
回線によりデータと同期信号およびクロックとを一緒に
伝送する方法も考えられる。しかし、複数のテレビジョ
ン放送局等の間、それぞれに専用の通信回線を設置する
ことは、実際問題として困難である。

【０００６】あるいは、送信側から受信側に対して、同
期確立のために必要な情報を送り、この情報に基づいて
両者間の同期をとる方法も考えられる。しかしながら、
このように情報を送ることにより送信側と受信側との間
で同期確立を行う方法はなかった。

【０００７】本発明は上述した従来技術の問題点に鑑み
てなされたものであり、テレビジョン放送局内でＳＤＩ
方式またはＳＤＤＩ方式で伝送されている音声・映像デ
ータを、ＡＴＭ通信回線を介してテレビジョン放送局の
間等で伝送することができるデータ通信システムを提供
することを目的とする。

【０００８】また、本発明は、それぞれ独立したハウス
クロックで動作する複数のＳＤＩ方式の伝送システムの
間で、さらに独立したＳＤＩ方式と異なる規格のクロッ
クで動作するＡＴＭ通信回線等を介したデータの伝送を
行っても、受信側と送信側との間の同期を確立すること
ができ、データ欠落等の不具合が発生しないデータ伝送
システムを提供することを目的とする。

【０００９】また、本発明は、送信側のＳＤＩ方式の伝
送システムに対して所定の情報をＡＴＭ通信回線等を介
して伝送し、受信側のＳＤＩ方式の伝送システムが、Ａ
ＴＭ通信回線等から供給されるクロックと送られてきた
情報とに基づいて送信側のＳＤＩ方式との伝送システム
を確立することができ、信頼性高くデータを伝送するこ
とができるデータ伝送システムを提供することを目的と
する。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るデータ伝送システムは、それぞれ実質
的に同じ周波数の独立した内部クロックに基づいて動作
し、前記内部クロックの周波数と実質的に所定の整数比
の関係にある周波数の回線クロックを供給する所定の通
信回線を介して接続される複数の伝送装置を有するデー
タ伝送システムであって、送信側の前記伝送装置は、送
信側の前記内部クロックを発生する第１の内部クロック
発生手段と、前記回線クロックの周期を、前記所定の整
数比の内の前記回線クロックに対応する所定の数ずつ計
数する第１の回線クロック計数手段と、前記第１の回線
クロック計数手段が、前記回線クロックの周期を前記所
定の数ずつ計数する間に存在する送信側の前記内部クロ
ックの周期の数を計数して内部クロック計数値を生成す
る第１の内部クロック計数手段と、少なくとも前記内部
クロック計数値と、伝送の対象となる伝送データとを前
記通信回線を介して受信側の前記伝送装置に対して伝送
する伝送手段とを有し、受信側の前記伝送装置は、受信
側の前記内部クロックを発生する第２の内部クロック発
生手段と、送信側の伝送装置から伝送されてきた前記伝
送データと前記内部クロック計数値とを前記通信回線か
ら受信する受信手段と、受信側の前記内部クロックの周
期を、前記受信手段が受信した前記内部クロック計数値
だけ計数する第２の内部クロック計数手段と、前記回線
クロックの周期を所定の数ずつ計数する第２の回線クロ
ック計数手段と、前記第２の内部クロック計数手段の計
数時間と、前記第２の回線クロック計数手段の計数時間
との差を打ち消す周波数の受信側の前記内部クロックを
発生するように前記第２の内部クロック発生手段を制御
し、送信側の前記内部クロックと受信側の前記内部クロ
ックとを同期させる内部クロック同期手段とを有する。

【００１１】好適には、送信側の前記伝送装置におい
て、前記伝送手段は、前記所定の整数比の内の前記回線
クロックに対応する所定の数の値を前記通信回線を介し
て受信側の前記伝送装置に対してさらに伝送し、受信側
の前記伝送装置において、前記受信手段は、送信側の前
記伝送装置から伝送されてきた前記所定の整数比の内の
前記回線クロックに対応する所定の数の値をさらに受信
し、受信側の前記伝送装置の前記第２の回線クロック計
数手段は、前記回線クロックの周期を、受信した前記所
定の整数比の内の前記回線クロックに対応する所定の数
ずつ計数する。

【００１２】好適には、送信側の前記伝送装置の前記伝
送手段は、前記伝送データと前記内部クロック計数値と
を多重化して所定の伝送パケットを生成する伝送パケッ
ト生成手段と、生成した前記伝送パケットを、前記通信
回線に適合した伝送信号に変換して前記通信回線に送信
する送信手段とを有し、受信側の前記伝送装置の前記受
信手段は、送信側の前記伝送装置からの前記伝送信号を
受信し、前記所定の伝送パケットを再生する変換手段
と、再生した前記伝送パケットから、前記伝送データと
前記内部クロック計数値とを分離する分離手段とを有す
る。

【００１３】好適には、前記所定の通信回線は、非同期
伝送モード（ＡＴＭ）の通信回線である。好適には、前
記伝送データは、ＳＭＰＴＥ−２５９Ｍに規定されたＳ
ＤＩ方式等の所定の方式で送信側の前記伝送装置に入力
され、送信側の前記伝送装置において、前記伝送手段の
前記伝送パケット生成手段は、前記所定の方式で入力さ
れた前記伝送データと前記内部クロック計数値とを多重
化して前記所定の伝送パケットを生成し、受信側の前記
伝送装置において、前記受信手段の前記分離手段は、分
離した前記伝送データを前記所定の方式で出力する。

【００１４】

【作用】本発明は、例えば、それぞれ独立したＳＭＰＴ
Ｅ２５９−Ｍに規定されたＳＤＩ方式、あるいは、これ
を改良したＳＤＤＩ方式等において用いられる周波数約
１４．３ＭＨｚの内部クロックに基づいて動作する複数
のテレビジョン放送局の放送設備等に接続された伝送装
置を、この内部クロックと８７５：１１８８の整数比の
関係にある周波数１９．４４ＭＨｚの回線クロックに基
づいて動作し、この回線クロックを上記放送設備それぞ
れに供給するＡＴＭ回線等を介して接続し、これらの伝
送装置の間で所定の伝送データを伝送する。

【００１５】ここで、放送設備等の内部クロックはそれ
ぞれ独立に発生されるため、周波数にごくわずかの差が
生じている場合がある。一方、ＡＴＭ通信回線が供給す
る回線クロックは、いずれの伝送装置に対しても同一の
周波数であると考えることができる。

【００１６】送信側の伝送装置において、第１の内部ク
ロック発生手段は、送信側の伝送装置において用いられ
る内部クロックを発生する。第１の回線クロック計数手
段は、ＡＴＭ通信回線から供給された回線クロックの周
期を、所定の整数比の内の回線クロックに対応する所定
の数、つまり、上記１１８８ずつ順次、計数する。

【００１７】第１の内部クロック計数手段は、第１の回
線クロック計数手段が回線クロックの周期を１１８８ず
つ計数する間ごとに内部クロックの周期の数を順次、計
数し、内部クロック計数値を生成する。内部クロック計
数値と上記所定の数（１１８８）とは、送信側の内部ク
ロックと回線クロックと上記整数比の実際の値を示す。
従って、内部クロック計数値は、送信側の伝送装置が正
常に動作している場合には、上記のように８７５付近の
値となる。伝送手段は、伝送データと生成された内部ク
ロック計数値とを多重化し、ＡＴＭ通信回線を介して受
信側の伝送装置に対して伝送する。

【００１８】受信側の伝送装置において、第２の内部ク
ロック発生手段は、外部からの制御に応じた周波数の内
部クロックを発生する。受信手段は、ＡＴＭ通信回線を
介して送信側から伝送されてきた伝送データと内部クロ
ック計数値とを順次、受信する。

【００１９】第２の内部クロック計数手段は、受信側の
内部クロックの周期を、受信した内部クロック計数値だ
け順次、計数する。第２の回線クロック計数手段は、回
線クロックの周期を所定の数ずつ順次、計数する。な
お、第２の内部クロック計数手段と第２の回線クロック
計数手段との計数時間の差は、これらの内部クロックの
間の周波数の差に対応する。

【００２０】内部クロック同期手段は、第２の内部クロ
ック計数手段および第２の回線クロック計数手段の計数
時間の差を打ち消すような周波数の内部クロック、つま
り、送信側の内部クロックに等しい周波数の内部クロッ
クを発生するように順次、第２の内部クロック発生手段
を制御し、送信側の内部クロックと受信側の内部クロッ
クとを同期させ、誤りがないデータ伝送を可能とする。

【００２１】つまり、第２の内部クロック発生手段、第
２の内部クロック計数手段、第２の回線クロック計数手
段および内部クロック同期手段は、一種の位相同期ルー
プ（ＰＬＬ）を構成し、送信側および受信側の伝送装置
の内部クロックの同期を確立する。

【００２２】

【実施例】以下、本発明の実施例を説明する。図１は、
本発明に係るデータ伝送システム１の構成を示す図であ
る。なお、実際には、ＡＴＭ通信回線２０には伝送装置
１０，３０の２台だけでなく、さらに多くの伝送装置が
接続され、また、伝送装置１０，３０は、それぞれ伝送
装置３０，１０に相当する構成部分を相互に含むが、図
１においては図示の簡略化のために省略されている。

【００２３】図１に示すように、データ伝送システム１
は、送信側の伝送装置１０、ＡＴＭ通信回線２０および
受信側の伝送装置３０から構成されており、それぞれ独
立に発生した内部クロック４ｆ_sc（いわゆるハウスクロ
ック）に基づいて動作するＳＤＩ方式の伝送装置１０，
３０の間で、伝送装置１０，３０が用いている内部クロ
ック４ｆ_scと独立して生成され、しかも、異なる規格の
回線クロックＮＣＬＫに基づいて動作するＡＴＭ通信回
線２０を介して、所定のデータ、例えば番組用の音声・
映像データを伝送する。

【００２４】なお、ＡＴＭ通信回線２０から伝送装置１
０，３０に供給される１５５．５２ＭＨｚのクロックを
８分周し、ＡＴＭセルを８ビットパラレルデータとして
処理する際に用いられる回線クロックＮＣＬＫの周波数
は１９．４４ＭＨｚ（１５５．５２／８）である。一
方、ＳＤＩ方式で伝送を行う際に生成される内部クロッ
ク４ｆ_scは、下式に示すように約１４．３ＭＨｚであ
る。それぞれ正確な場合には、これらのクロックの周波
数は整数比（ＮＣＬＫ：４ｆ_sc＝１１８８：８７５）の
関係になる。

【００２５】

【数１】ｆ_h＝４．５ＭＨｚ／２６８４ｆ_sc＝９１０×ｆ_h ≒１４．３（ＭＨｚ） …（１）

【００２６】但し、式１において、４．５ＭＨｚは、現
象のテレビジョン信号の帯域における音声キャリアの周
波数である。また、式１における数値２６８および数値
９１０は、音声キャリアを用いてカラーテレビジョン用
の信号の周波数を生成するため用いられる数値であっ
て、内部クロック信号４ｆ_scの周波数とクロマ信号の周
波数は４ｆ_sc／４の関係にあり、水平同期信号の周波数
は４ｆ_sc／９１０の関係にあり、垂直同期信号の周波数
は４ｆ_sc／（９１０×５２５／２）≒（４ｆ_sc（９１０
×２６８）の関係にある。このようにカラーテレビジョ
ンの信号の周波数を定めたのは、白黒テレビジョンとカ
ラーテレビジョンとの互換性を保つため、および、クロ
マ信号と輝度信号とをインターリーブしてサブキャリア
信号を目立ちにくくする等のためである。

【００２７】送信側の伝送装置１０は、クロック発生装
置１２、ディジタルビデオテープレコーダ（ＶＴＲ）１
４、ＲＴＳ生成装置１６および送信装置（ＴＸ）１８か
ら構成される。クロック発生装置１２は、例えば水晶発
振器等を用いて伝送装置１０において用いられる１４．
３ＭＨｚの内部クロック４ｆ_scを生成し、ＶＴＲ１４、
ＲＴＳ生成装置１６および送信装置１８に供給する。Ｖ
ＴＲ１４は、内部クロック４ｆ_scに同期してＤ２規格の
ディジタル音声・映像データを記録・再生し、ＳＤＩ方
式またはＳＤＤＩ方式（以下、単にＳＤＩ方式と記す）
により１４３Ｍｂｐｓシリアル形式の送信装置１８に対
して出力する。

【００２８】図２は、図１に示したＲＴＳ生成装置１６
の構成を示す図である。図３は、図２に示したＲＴＳ生
成装置１６の各構成部分の信号のタイミングを示す図で
あって、（Ａ）〜（Ｌ）に付した信号名称は図２に示し
たＲＴＳ生成装置１６の信号名称に対応しており、
（Ｄ）〜（Ｌ）はタイミング信号ＮＰＬＬの立ち下がり
部分付近の各信号を拡大して示している。

【００２９】図２に示すように、ＲＴＳ生成装置１６
は、第１のカウンタ回路１６０、ＰＬＬタイミング回路
１６２、第２のカウンタ回路１６４、上位用６ビット用
のラッチ回路１６６、下位用６ビット用のラッチ回路１
６８、スイッチ回路（ＳＷ）１７０およびＦＩＦＯ回路
１７２から構成されており、伝送装置１０，３０との間
の同期確立に用いられる同期データＲＴＳ（Residual T
ime Stamp ）を生成する。

【００３０】カウンタ回路１６０は、１２ビットカウン
タであって、回線クロックＮＣＬＫの周期ごとに計数値
をカウントアップし、回線クロックＮＣＬＫを１１８８
周期ずつ計数する。図２に示すように、カウンタ回路１
６０のデータ入力端子Ｄには数値Ｂ５Ｂｈ（ｈは１６進
数を示す）が入力されており、カウンタ回路１６０がＢ
５ＢｈからＦＦＦｈまで回線クロックＮＣＬＫを１１８
８周期分（ＦＦＦｈ−Ｂ５Ｂｈ＝４Ａ４ｈ＝１１８８）
計数するたびにキャリー信号ＣＡが活性化し、この数値
Ｂ５Ｂｈがロードされる。従って、計数値の第１０ビッ
ト（Ｑ₁₀；但し、計数値は０オリジン）の値、つまり、
タイミング信号ＮＰＬＬは、図３（Ａ），（Ｄ）に示す
ように、１周期が回線クロックＮＣＬＫ１１８８周期に
対応する。

【００３１】ＰＬＬタイミング回路１６２は、タイミン
グ信号ＮＰＬＬおよび内部クロック信号４ｆ_scに基づい
て動作し、図３（Ｂ），（Ｅ）に示すように、タイミン
グ信号ＮＰＬＬの立ち下がりにおいて内部クロック信号
４ｆ_sc１周期の期間だけ論理値が０になるタイミング信
号ＣＣＬＲを生成し、カウンタ回路１６４のクリア入力
端子ＣＬおよびラッチ回路１６６，１６８のクロック信
号入力端子ＣＫに対して出力する。

【００３２】また、ＰＬＬタイミング回路１６２は、図
３（Ｊ）に示ように、タイミング信号ＮＰＬＬの立ち上
がり点から内部クロック信号４ｆ_sc２周期の間、論理値
が０になる書き込みイネーブル信号ＷＥＮを生成し、Ｆ
ＩＦＯ回路１７２の書き込みイネーブル信号入力端子Ｗ
ＥＮに対して出力する。また、ＰＬＬタイミング回路１
６２は、書き込みイネーブル信号ＷＥＮが論理値０とな
る間においてスイッチ回路１７０を、内部クロック４ｆ
_scの最初の周期の期間、接点ａを選択させ、２番目の周
期の間、接点ｂを選択するように制御するスイッチ制御
信号ＳＷＣを生成し、スイッチ回路１７０を制御する。

【００３３】カウンタ回路１６４は、図３（Ｃ），
（Ｆ）に示すように、タイミング信号ＣＣＬＲの立ち上
がり点から次の立ち上がり点までの間、順次、内部クロ
ック４ｆ _scを計数し、図３（Ｇ）に示す計数値ＣＮＴの
上位６ビット、および、図３（Ｈ）に示す計数値ＣＮＴ
の下位６ビットをそれぞれラッチ回路１６６，１６８の
データ入力端子に対して出力する。ラッチ回路１６６，
１６８は、それぞれ、計数値ＣＮＴの上位６ビットおよ
び下位６ビットを、タイミング信号ＣＣＬＲの立ち上が
り点でラッチし、スイッチ回路１７０に対して出力す
る。

【００３４】スイッチ回路１７０は、図３（Ｉ）に示す
ように、ＰＬＬタイミング回路１６２からのスイッチ制
御信号ＳＷＣに従って、ラッチ回路１６６，１６８がそ
れぞれ出力する上位計数値と下位計数値とを選択し、Ｆ
ＩＦＯデータとしてＦＩＦＯ回路１７２に対して出力す
る。なお、ＦＩＦＯ回路１７２に入力される計数値ＣＮ
Ｔの上位６ビットおよび下位６ビットには、図３
（Ｇ），（Ｈ）に示すようなフラグ（付加データ）が付
加される。

【００３５】ＦＩＦＯ回路１７２は、書き込みクロック
入力端子ＷＣＫに入力される内部クロック４ｆ_scに同期
して、ＰＬＬタイミング回路１６２から入力される書き
込みイネーブル信号ＷＥＮが論理値０の間、ＦＩＦＯデ
ータを読み込んで記憶する。さらに、図３（Ｋ）に示す
送信装置１８から入力される読み出しイネーブル信号Ｒ
ＥＮが論理値０の間、内部クロック４ｆ_scに同期して記
憶したＦＩＦＯデータを同期データＲＴＳとして送信装
置１８に対して出力する。

【００３６】図４は、図１に示した送信装置１８の構成
を示す図である。図４に示すように、送信装置１８は、
シリアル・パラレル変換回路（Ｓ／Ｐ変換回路）１８
０、ワード幅変換回路（１０／８）１８２、シャフリン
グ回路１８４、多重化回路（ＭＵＸ）１８６およびＡＴ
Ｍセル生成回路１８８から構成され、ＲＴＳ生成装置１
６から入力された同期データＲＴＳと、ＶＴＲ１４から
入力された音声・映像データＰＶＤとを所定の伝送パケ
ット（図５）に多重化し、ＡＴＭ通信回線２０を介して
受信側の伝送装置３０に対して対して送信する。

【００３７】Ｓ／Ｐ変換回路１８０は、ＳＤＩ方式で入
力された音声・映像データＰＶＤを１０ビットパラレル
データに変換し、ワード幅変換回路１８２に対して出力
する。ワード幅変換回路１８２は、１０ビットパラレル
データを所定の方法で、ＡＴＭ方式に適合した８ビット
パラレルデータに変換し、シャフリング回路１８４に対
して出力する。シャフリング回路１８４は、８ビットパ
ラレルデータをシャフリング（インターリーブ）し、シ
ャフリングデータとして多重化回路１８６に対して出力
する。

【００３８】図５は、図４に示した多重化回路１８６が
生成する伝送パケット（ＳＳＣＵ−ＰＤＵパケット、以
下、「ＰＤＵパケット」と略称する）の構成を示す図で
ある。なお、ＰＤＵパケットの左に付された数字は各デ
ータのバイト長を示し、ＰＤＵパケットの右に付された
表は、対応する各データの内容を示す。多重化回路１８
６は、シャフリングデータとＲＴＳ生成装置１６から入
力された同期データＲＴＳから数値８３２を減じた値と
を図５に示す所定の伝送パケット（ＰＤＵパケット）に
多重化し、多重化データとしてＡＴＭセル生成回路１８
８に対して出力する。

【００３９】多重化回路１８６により生成され、ＡＴＭ
セルに変換されてＡＴＭ通信回線２０に送信されるデー
タは、図５に示すＰＤＵパケットに多重化される。ＰＤ
Ｕパケットにおいて、データＴＲＳはＦＦｈ，００ｈ，
００ｈを内容とし、ＰＤＵパケットの先頭位置を示す。
なお、データＴＲＳ、アンシラリデータ（ＡＮＣ；ANCi
llary ）領域とビデオデータ（ＶＩＤＥＯ）領域とにお
いて５バイト置きに挿入されるデータを除いて、ＰＤＵ
パケットに含まれるデータが００ｈまたはＦＦｈの値を
とることは禁止される。

【００４０】データＲＴＳ１，ＲＴＳ２には、ＲＴＳ生
成装置１６により生成された同期データＲＴＳが入る。
この同期データＲＴＳは、外部クロックＮＣＬＫを１１
８８周期の間の内部クロック４ｆ_scの計数値から８３２
を減じた６ビットの値である。但し、伝送パケットは内
部クロック４ｆ_sc、９１０周期分の時間で伝送されるた
め、１つの伝送パケットを伝送する間に２つの計数値が
出現する可能性がある。データＲＴＳ１，ＲＴＳ２の２
つの領域を確保したのは、このような場合に対応するた
めである。

【００４１】データＲＴＳ１，ＲＴＳ２は、受信側の伝
送装置１０において網同期の確立等に用いられる。な
お、データＲＴＳ１，ＲＴＳ２の第６ビットには有効ビ
ットＶ（Varid ）が入り、有効ビットＶの内容は、例え
ば、これらのデータが有効である場合には論理値１にな
り、有効でない場合には論理値０となる。さらに、デー
タの値が００ｈ，ＦＦｈとなることを避けるために、有
効ビットＶの論理反転値が第７ビットとして付加され
る。

【００４２】データＬＮＩＤ（Line Number ID）１は、
同じＰＤＵパケット内のアンシラリデータ領域およびビ
デオデータ領域に含まれる音声・映像データの識別のた
めに用いられ、第０〜第２ビットが音声・映像データが
含まれるフィールドを示すフィールド番号（ＦＮ；Fiel
d Number）を示し、０〜３１の値をとる第３〜第７ビッ
トが音声・映像データが含まれるラインを示すライン番
号（ＬＮ；Line Number ）を示す。

【００４３】データＬＮ１は、１〜５２５の範囲の値を
とり、データＬＮＩＤ１とともに、２フィールドの範囲
内での音声・映像データ（これに含まれる音声データ
は、打ち合わせ用の音声ではない）の識別のために用い
られる。データＬＮ１の第１バイトおよび第２バイト第
０〜第４ビットには、それぞれ数値の第０〜第４ビット
および第５〜第９ビットが入り、それぞれの第５ビット
には、データＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ
理由から第４ビットの論理反転値が入る。

【００４４】データＬＮＩＤ２，ＬＮ２は、受信側の伝
送装置３が用いられているテレビジョン放送局等の局全
体の音声・映像データと受信した音声・映像データとの
同期を補償するために、送信側の伝送装置３が、送信側
のテレビジョン放送局全体で伝送される音声・映像デー
タに比べて時間的に早いタイミングで音声・映像データ
を送信する処理（アドバンス補償処理）を行う場合に用
いられる。

【００４５】つまり、データＬＮＩＤ２，ＬＮ２は、同
じＰＤＵパケットに含まれる音声・映像データが、送信
側のテレビジョン放送局等の中において本来伝送される
べきタイミングから、何ライン分早めて受信側の伝送装
置３に対して送信されたかを示す。なお、データＬＮＩ
Ｄ２，ＬＮ２それぞれの内容の詳細は、それぞれ上述の
データＬＮＩＤ１，ＬＮ１と同じである。なお、データ
ＬＮＩＤ２，ＬＮ２を参照することにより、受信側の伝
送装置３は、アンシラリデータ領域およびビデオデータ
領域に含まれる音声・映像データのでシャフリング方法
等を識別することができる。つまり、音声・映像データ
の内、映像に係るデータの部分のシャフリングブロック
（２３ライン分）をデータＬＮＩＤ２，ＬＮ２から判別
し、このシャフリングブロックごとにデシャフリングを
行う。

【００４６】データＦｌａｇは、第０〜第３ビットにア
ンシラリデータ部およびビデオデータ部のデータ量を示
すパケットテーブル（ＰＴ；Packet Table）データが入
る。第４〜第７ビットにはビットｓｂ０〜ｓｂ３が入
る。このビットｓｂ０〜ｓｂ３は、エンコーダ側のシャ
フリングの方式を伝えるために用いられる。

【００４７】データＲＳ４２２−ｃｈ１，ＲＳ４２２−
ｃｈ２は、例えば、送信側および受信側の伝送装置１
０，３０にそれぞれ接続されたコンピュータ（図示せ
ず）の間のＲＳ４２２を用いた制御用のデータ等の伝送
に用いられる。データＲＳ４２２−ｃｈ１，ＲＳ４２２
−ｃｈ２の第０〜第３ビットには、それぞれ伝送される
データの上位４ビットまたは下位４ビットのいずれかが
入り、第４ビットには、第０〜第３ビットに入っている
データが上位４ビットである場合に１となり、下位４ビ
ットである場合に０となるビットＵＬ（Upper/Lower ）
が入る。データＲＴＳ１，ＲＴＳ２の有効ビットＶと同
じ理由により、第５ビットには第４ビットの論理反転値
が入る。さらに、第６ビットには、データＲＳ４２２−
ｃｈ１，ＲＳ４２２−ｃｈ２がそれぞれ有効であるか否
かを示す有効ビットＶが付加される。

【００４８】データＶＯＩＣＥには、連絡用等に用いら
れる音声データが入る。音声データは、例えば、一般的
な電話通信に用いられるＰＣＭ符号化装置のサンプリン
グ周波数にほぼ等しいサンプリング周波数でサンプリン
グでき、しかも、タイミング的にＰＤＵパケットに入れ
やすいように、映像信号の水平同期信号（１５．７５Ｋ
Ｈｚ）２周期に１つづつ８ビットずつ生成される。従っ
て、１つの音声データは、水平同期信号の周期ごとに１
つ生成されるＰＤＵパケット２つにわたって伝送される
ことになる。なお、図５に示した場合においては、デー
タＶＯＩＣＥの第０〜第３ビットには、音声データの上
位４ビットまたは下位４ビットが入れられる。

【００４９】さらに、第４ビットには、データＲＳ４２
２−ｃｈ１，ＲＳ４２２−ｃｈ２と同様に、第０〜第３
ビットのデータが上位４ビットであるか下位４ビットで
あるかを示すビットＵＬが入れられ、第５ビットには、
データＲＴＳ１，ＲＴＳ２と同の有効ビットＶじ理由に
より第４ビットの論理反転値が入れられ、さらに、音声
データが有効であるか否かを示す有効ビットＶが付加さ
れる。

【００５０】さらに、第６および第７ビットには、伝送
装置１０，３０自体、および、ＡＴＭ通信回線２０がＰ
ＤＵパケットに与える遅延時間を測定するために用いら
れるビット８Ｆ１，８Ｆ２（８Ｆは、８Frame の略）が
入る。なお、データＬＮＩＤ２，ＬＮ２に入れられるデ
ータは、これらのビット８Ｆ１，８Ｆ２を用いて測定さ
れた遅延時間に基づいて算出される。

【００５１】予備領域は、他の用途が生じた場合のため
に予備として空けられた領域であるが、データＲＴＳ
１，ＲＴＳ２と同様に、値が００ｈ，ＦＦｈのいずれと
もならないように、第７ビットには第６ビットの論理反
転値が入れられる。データＣＲＣＣ１，ＣＲＣＣ２，Ｃ
ＲＣＣ３には、それぞれ先行するデータ領域の誤り訂正
符号が入れられる。なお、データＲＴＳ１，ＲＴＳ２と
同様に、値が００ｈ，ＦＦｈのいずれともならないよう
に、第７ビットには第６ビットの論理反転値が入れられ
る。

【００５２】アンシラリデータ領域には、映像信号の音
声・映像データの内、主に音声に係るデータが入れられ
る。なお、音声に係るデータは、ＰＤＵパケットの前方
に下位バイト、後方に上位バイトの順となる。ビデオデ
ータ領域には、映像信号の音声・映像データの内、主に
映像に係るデータが入れられる。なお、映像に係るデー
タは、ＰＤＵパケットの前方に下位バイト、後方に上位
バイトの順となる。

【００５３】なお、ＰＤＵパケットのアンシラリデータ
領域およびビデオデータ領域は可変長であり、これらの
領域が有効なデータを含まない場合もある。また、デー
タＲＳ４２２−ｃｈ１，ＶＯＩＣＥ等は、有効ビットＶ
を有するので、例えば、データＶＩＯＣＥの有効データ
Ｖのみが１で、他のデータの有効データＶが０である場
合には、データＶＯＩＣＥのみが有効であり、他のデー
タは全て無効であることを意味する。

【００５４】ＡＴＭセル生成回路１８８は、図５に示し
たＰＤＵパケットに多重化されたデータをＡＴＭセルに
変換し、送信データＴＸＤとしてＡＴＭ通信回線２０に
対して出力する。ＡＴＭ通信回線２０（図１）は、非同
期伝送モード（ＡＴＭ；Asynchronous Transfer Mode）
方式で伝送装置１０，３０の間でデータを伝送するとと
もに、伝送装置１０，３０に対して１９．４４ＭＨｚの
回線クロックＮＣＬＫを供給する。

【００５５】受信側の伝送装置３０（図１）は、受信装
置（ＲＸ）３２、ＶＴＲ３４、クロック制御装置３６お
よびクロック発生装置３８から構成され、伝送装置１０
から伝送されてきたＡＴＭセルを受信し、同期データＲ
ＴＳおよび回線クロックＮＣＬＫに基づいて伝送装置１
０側の内部クロック４ｆ_scに同期した内部クロック４ｆ
_scを再生し、ＰＤＵパケットから音声・映像データを分
離して記録する。

【００５６】図６は、図１に示した受信装置３２の構成
を示す図である。図６に示すように、受信装置３２は、
ＡＴＭセル分解回路３２０、分離回路３２２、デシャフ
リング回路３２４、コンシール回路３２６、ワード幅変
換回路３２８およびパラレル・シリアル変換回路（Ｐ／
Ｓ変換回路）３３０から構成される。

【００５７】ＡＴＭセル分解回路３２０は、伝送装置１
０からＡＴＭ通信回線２０を介して伝送されてきた伝送
データＲＸＤ（＝ＴＸＤ）を回線クロックＮＣＬＫを用
いて受信し、ＡＴＭセルのアドレス部等を削除して図５
に示したＰＤＵパケットの形式に戻して分離回路３２２
に対して出力する。

【００５８】分離回路３２２は、内部クロック４ｆ_scを
用いて、ＡＴＭセル分解回路３２０から入力されたＰＤ
Ｕパケットから同期データＲＴＳを分離して数値８３２
を加算して１２ビットの同期データＲＴＳを生成すると
ともに、クロック制御装置３６のＦＩＦＯ回路３６０
（図７）に書き込むタイミングを示す書き込みイネーブ
ル信号ＷＥＮを生成してクロック制御装置３６に出力す
る。また、分離回路３２２は、ＰＤＵパケットから音声
・映像データおよびその他のデータを分離してデシャフ
リング回路３２４に対して出力する。

【００５９】デシャフリング回路３２４は、分離回路３
２２から入力された音声・映像データを、シャフリング
回路１８４に対応する方法でデシャフリング（アンシャ
フリング）し、コンシール回路３２６に対して出力す
る。コンシール回路３２６は、ＰＤＵパケットに含まれ
ていたＣＲＣデータ等を用いて誤り検出を行い、入力さ
れた音声・映像データに対するコンシール（誤り修正）
を行う。

【００６０】ワード幅変換回路３２８は、コンシールさ
れた８ビットパラレルの音声・映像データを、ＳＤＩ方
式に適合した１０ビットパラレルデータに変換し、Ｐ／
Ｓ変換回路３３０に対して出力する。Ｐ／Ｓ変換回路３
３０は、１０ビットパラレルデータを１４３Ｍｂｐｓシ
リアルのＳＤＩ方式のデータに変換し、Ｄ２規格の音声
・映像データＲＶＤに変換としてＶＴＲ３４に対して出
力する。

【００６１】ＶＴＲ３４（図１）は、内部クロック４ｆ
_scに同期して、Ｐ／Ｓ変換回路３３０から入力された音
声・映像データＲＶＤを記録する。クロック発生装置３
８は、例えば水晶発振回路を有する電圧制御発振回路で
あって、クロック制御信号ＣＣを介したクロック制御装
置３６の制御に応じた周波数の内部クロック４ｆ_scを生
成し、伝送装置３０の各構成部分に供給する。

【００６２】図７は、図１に示したクロック制御装置３
６の構成を示す図である。図８は、図７に示したクロッ
ク制御装置３６の各構成部分の信号のタイミングを示す
図であって、（Ａ）〜（Ｊ）に付した信号名称は図７に
示したクロック制御装置３６の信号名称に対応する。

【００６３】図７に示すように、クロック制御装置３６
は、ＦＩＦＯ回路３６０、ラッチ回路３６２，３６６、
スイッチ回路３６８、スイッチ制御回路３７０、ＮＯＴ
回路３７２、内部クロック４ｆ_sc用のカウンタ回路３７
４、Ｄ型フリップフロップ（ＤＦＦ）３７６，３８２、
デコーダ回路３７８、回線クロックＮＣＬＫ用のカウン
タ回路３８０および比較回路３８４から構成され、一種
の位相同期回路（ＰＬＬ回路）として動作し、内部クロ
ック４ｆ_sc、回線クロックＮＣＬＫ、および、受信装置
３２から入力された同期データＲＴＳに基づいてクロッ
ク制御信号ＣＣを生成し、このクロック制御信号ＣＣを
介してクロック発生装置３８が発生する内部クロック４
ｆ_scの周波数を制御し、伝送装置３０の内部クロック４
ｆ_scを伝送装置１０の内部クロック４ｆ_scに同期させ
る。

【００６４】ＦＩＦＯ回路３６０は、受信装置３２から
入力された同期データＲＴＳを、同じく受信装置３２か
ら入力された書き込みイネーブル信号ＷＥＮが活性化し
ている場合に、回線クロックＮＣＬＫに同期して順次、
読み込んで記憶する。また、図８（Ａ）に示すように、
ＦＩＦＯ回路３６０は記憶した同期データＲＴＳの上位
６ビットおよび下位６ビットを、図７（Ｂ）に示す読み
込みイネーブル信号ＲＥＮが論理値０になっている場合
に、それぞれ内部クロック４ｆ_scに同期してラッチ回路
３６２，３６６に対して出力する。

【００６５】ラッチ回路３６２，３６６は、図８
（Ｃ），（Ｄ）に示すデコーダ回路３７８から入力され
た上位クロックおよび下位クロックそれぞれの立ち下が
り点でラッチし、これらを合わせて１２ビットパラレル
データとし、スイッチ回路３６８に対して出力する。

【００６６】スイッチ制御回路３７０は、クロック制御
装置３６が他の装置（伝送装置１０およびＡＴＭ通信回
線２０）と独立した内部クロック４ｆ_scを発生する場合
にはスイッチ回路３６８を制御して接点ａを選択させ、
固定の数値３６Ｂｈ（＝８７５）をＮＯＴ回路３７２に
対して出力し、伝送装置１０の内部クロック４ｆ_scに同
期した内部クロック４ｆ_scを発生する場合には接点ｂを
選択させる。

【００６７】スイッチ回路３６８は、スイッチ制御回路
３７０の制御に従って固定の数値３６Ｂｈまたはラッチ
回路３６２，３６６から入力された１２ビットパラレル
データのいずれかをＮＯＴ回路３７２に対して出力す
る。ＮＯＴ回路３７２は、図８（Ｅ）に示すように、ス
イッチ回路３６８から入力された１２ビットのデータの
各ビットの論理値を反転し、反転データＳ３７２として
カウンタ回路３７４に対して出力する。１２ビットパラ
レルデータが、例えば上記固定値３６Ｂｈに等しい場
合、つまり、伝送装置１０，３０の内部クロック４ｆ_sc
の周波数が等しい場合には、ＮＯＴ回路３７２の出力す
る反転データＳ３７２は、図中に示すようにＣ９４ｈと
なる。

【００６８】カウンタ回路３７４は、図８（Ｆ）に示す
デコーダ回路３７８から入力されるロード信号ＬＯＡＤ
が論理値０になった場合に、データ入力端子Ｄに入力さ
れている反転データＳ３７２を計数値として読み込み、
内部クロック４ｆ_scに同期してカウントアップし、１２
ビット幅の計数値ＣＱをデコーダ回路３７８に対して出
力し、計数値ＣＱの第９ビットＱ₉をＤＦＦ３７６に対
して出力する。

【００６９】デコーダ回路３７８は、カウンタ回路３７
４から入力され計数値ＣＱをデコードし、計数値ＣＱが
ＦＦＦｈの場合に内部クロック４ｆ_sc１周期の間、図８
（Ｆ）に示すように、論理値０となるロード信号ＬＯＡ
Ｄを生成してカウンタ回路３７４に対して出力する。こ
のように、カウンタ回路３７４とデコーダ回路３７８と
は協働して、内部クロック４ｆ_scを、伝送装置１０から
受信した同期データＲＴＳまたはスイッチ回路３６８に
おいて入力された固定値３６Ｂずつ計数し、計数値ＣＱ
の第９ビットＱ₉は、図８（Ｈ）に示す波形となる。

【００７０】また、デコーダ回路３７８は、図８
（Ｃ），（Ｄ）に示すように、計数値ＣＱの値がＦＦＤ
ｈ，ＦＦＥｈの場合にそれぞれ論理値１になる上位クロ
ックおよび下位クロックを生成し、ラッチ回路３６２，
３６６のクロック入力端子ＣＫに対して出力する。ま
た、デコーダ回路３７８は、図８（Ｂ）に示すように、
計数値ＣＱの値がＦＦＤｈまたはＦＦＥｈの場合に論理
値０になる読み出しイネーブル信号ＲＥＮを生成し、Ｆ
ＩＦＯ回路３６０に対して出力する。

【００７１】ＤＦＦ３７６は、内部クロック４ｆ_scに同
期してカウンタ回路３７４の計数値ＣＱの第９ビットＱ
₉の値をラッチし、比較回路３８４の正入力端子に対し
て出力する。カウンタ回路３８０は、図２に示したカウ
ンタ回路１６０と同様に、回線クロックＮＣＬＫを１１
８８周期ずつ計数する。

【００７２】ＤＦＦ３８２は、内部クロック４ｆ_scに同
期してカウンタ回路３８０の計数値の第１０ビットＱ₁₀
の値をラッチし、図８（Ｉ）に示すタイミング信号ＮＰ
ＬＬとしてクロック発生装置３８４の負入力端子に対し
て出力する。比較回路３８４は、それぞれＤＦＦ３７
６，３８２から入力された信号の値を比較し、ＤＦＦ３
７６から入力された信号が論理値１でＤＦＦ３８２から
入力された信号が論理値０の場合には、図８（Ｊ）に示
すクロック制御信号ＣＣとして論理値１を出力し、それ
以外の場合には論理値１を出力する。

【００７３】つまり、クロック制御信号ＣＣの幅は、伝
送装置１０の内部クロック４ｆ_scと伝送装置３０の内部
クロック４ｆ_scとの位相差に対応しており、クロック発
生装置３８を制御して、この位相差を打ち消すような周
波数、言い換えると、クロック制御信号ＣＣの幅を狭め
るような周波数の内部クロック信号４ｆ_scを発生させる
ことにより、これらの内部クロック４ｆ_scの同期を確立
することができる。なお、クロック発生装置３８が電圧
制御発振回路である場合には、実際にはクロック制御信
号ＣＣは所定のローパスフィルタ（図示せず）を介して
クロック発生装置３８に供給されることになる。

【００７４】以下、データ伝送システム１の動作を説明
する。伝送装置１０において、ＶＴＲ１４は、Ｄ２規格
の音声・映像データを再生し、１４３Ｍｂｐｓシリアル
の音声・映像データＰＶＤとして送信装置１８に対して
出力する。一方、ＲＴＳ生成装置１６は、クロック発生
装置１２が発生した内部クロック４ｆ_sc、および、ＡＴ
Ｍ通信回線２０が供給する回線クロックＮＣＬＫに基づ
いて、回線クロックＮＣＬＫの１１８８周期の間に、内
部クロック４ｆ_scが何周期入るかを示す同期データＲＴ
Ｓを生成し、順次、送信装置１８に対して出力する。

【００７５】送信装置１８は、音声・映像データＰＶＤ
および同期データＲＴＳを、図４に示したＰＤＵパケッ
トに多重化し、さらにこれをＡＴＭセルに変換し、ＡＴ
Ｍ通信回線２０を介して伝送装置３０に対して送信す
る。ＡＴＭ通信回線２０は、伝送装置１０から送信され
たＡＴＭセルを伝送装置３０に対して伝送するととも
に、伝送装置３０に対して回線クロックＮＣＬＫを供給
する。

【００７６】伝送装置３０において、伝送装置１０から
伝送されてきたＡＴＭセルは、受信装置３２により受信
され、ＡＴＭセルのアドレス部が取り除かれてＰＤＵパ
ケットが再生される。さらに、受信装置３２は、ＰＤＵ
パケットから同期データＲＴＳを分離し、これを書き込
ませるための書き込みイネーブル信号ＷＥＮとともにク
ロック制御装置３６に対して出力する。また、受信装置
３２は、ＰＤＵパケットから分離した、上記伝送装置１
０の音声・映像データＰＶＤに対応する音声・映像デー
タＲＶＤをＶＴＲ３４に対して出力し、ＶＴＲ３４はこ
れを記録する。

【００７７】クロック制御装置３６は、同期データＲＴ
Ｓ、クロック発生装置３８から供給された内部クロック
４ｆ_sc、および、ＡＴＭ通信回線２０から供給された回
線クロックＮＣＬＫに基づいて、クロック発生装置３８
が発生する内部クロック４ｆ _scの周波数を、伝送装置１
０における内部クロック４ｆ_scに同期させるクロック制
御信号ＣＣを生成し、クロック発生装置３８に対して出
力する。クロック発生装置３８は、クロック制御信号Ｃ
Ｃに応じた周波数で内部クロック信号４ｆ_scを生成し、
伝送装置３０の各部分に供給する。

【００７８】以上述べたように、伝送装置１０，３０に
おいて、ＲＴＳ生成装置１６およびクロック制御装置３
６を用いることにより、伝送装置１０，３０の内部クロ
ック４ｆ_scと異なる規格の独立した回線クロックＮＣＬ
Ｋを用いているＡＴＭ通信回線２０を介して、伝送装置
１０，３０間で直接の同期信号の伝送を行うことなく、
それぞれの内部クロック４ｆ_scの同期を確立することが
できる。

【００７９】また、ＲＴＳ生成装置１６は、１９．４４
ＭＨｚの回線クロックＮＣＬＫ１１８８周期ごとに同期
データＲＴＳを更新し、クロック制御装置３６は、更新
された同期データＲＴＳに基づいて順次、クロック発生
装置３８の発振周波数の調整を行うので、常に伝送装置
１０，３０の内部クロック４ｆ_scの同期を最適な状態に
保つことができる。

【００８０】また、上述のように、ＲＴＳ生成装置１６
およびクロック制御装置３６の回路は比較的簡単なもの
なので、上述のような効果を得ることができるのにも関
わらず、伝送装置１０，３０の装置規模を大きく増加さ
せない。また、ＶＴＲ１４，３４のインターフェースと
して、テレビジョン放送局等においてインフラストラク
チャーとして広く用いられているＳＤＩ方式を用いてい
るので、既存の設備との整合性がよく、既存の設備の有
効利用を図ることができる。

【００８１】なお、上記実施例に示したデータ伝送シス
テム１の各部分の回路構成、信号の論理値および波形等
は例示であり、同等の機能を実現可能な回路等に置き換
えることも可能である。また、送信装置１８，３２に接
続される機器としてＶＴＲ装置を例示したが、これに限
らず、例えばＳＤＩ方式でデータを入出力する編集装
置、あるいは、ＳＤＩ方式の伝送設備を接続するように
構成してもよい。また、図５に示したＰＤＵパケットは
例示であり、本発明は他の形式の伝送パケットを用いる
伝送方式に適応することができる。

【００８２】また、本発明はＳＤＩ方式とＡＴＭ方式と
の組み合わせに限らず、各ノードに均等で正確な回線ク
ロックを供給可能な通信回線、例えばＮ−ＩＳＤＮ通信
回線あるいは専用データ回線等に接続された、回線クロ
ックの周波数と内部クロックの周波数とが整数比の関係
になる任意の方式の伝送装置に応用することが可能であ
る。さらに、本発明に係るデータ伝送システムは、今後
開発されるであろう伝送方式においても広く適用可能で
あることが予想される。また、本発明に係るデータ伝送
システム１は、音声・映像データの他、これらのいずれ
かのデータ、あるいは、情報処理用のデータ等に適用す
ることができる。

【００８３】また、上記実施例においては、同期データ
ＲＴＳとして、内部クロックに対応する数値のみを伝送
するように構成したが、回線クロックに対応する数値を
も伝送するように構成してもよい。本発明に係るデータ
伝送システム１は、上述の実施例に示した他、例えばこ
こに示した変形例のように、種々の構成を採ることがで
きる。

【００８４】

【発明の効果】以上述べたように、本発明に係るデータ
伝送システムによれば、テレビジョン放送局内でインフ
ラストラクチャーとして広く用いられているＳＤＩ方式
またはＳＤＤＩ方式で伝送されている音声・映像データ
を、ＡＴＭ通信回線を介してテレビジョン放送局の間等
で伝送することができる。

【００８５】また、本発明に係るデータ伝送システムに
よれば、それぞれ独立したハウスクロックで動作する複
数のＳＤＩ方式の伝送システムの間で、さらに独立した
ＳＤＩ方式と異なる規格のクロックで動作するＡＴＭ通
信回線等を介したデータの伝送を行っても、受信側と送
信側との間の同期を確立することができ、データ欠落等
の不具合が発生しない。

【００８６】また、本発明に係るデータ伝送システムに
よれば、送信側のＳＤＩ方式の伝送システムに対して所
定の情報をＡＴＭ通信回線等を介して伝送し、受信側の
ＳＤＩ方式の伝送システムが、ＡＴＭ通信回線等から供
給されるクロックと送られてきた情報とに基づいて送信
側のＳＤＩ方式との伝送システムを確立することがで
き、信頼性高くデータを伝送することができる。

【図面の簡単な説明】

【図１】本発明に係るデータ伝送システムの構成を示す
図である。

【図２】図１に示したＲＴＳ生成装置の構成を示す図で
ある。

【図３】図２に示したＲＴＳ生成装置の各構成部分の信
号のタイミングを示す図であって、（Ａ）〜（Ｌ）に付
した信号名称は図２に示したＲＴＳ生成装置の信号名称
に対応する。

【図４】図１に示した送信装置の構成を示す図である。

【図５】図４に示した多重化回路が生成する伝送パケッ
ト（ＰＤＵパケット）の構成を示す図である。

【図６】図１に示した受信装置の構成を示す図である。

【図７】図１に示したクロック制御装置の構成を示す図
である。

【図８】図７に示したクロック制御装置の各構成部分の
信号のタイミングを示す図であって、（Ａ）〜（Ｊ）に
付した信号名称は図７に示したクロック制御装置の信号
名称に対応する。

【符号の説明】

１…データ伝送システム、１０…伝送装置、１２…クロ
ック発生装置、１４…ＶＴＲ、１６…ＲＴＳ生成装置、
１６０…カウンタ回路、１６２…ＰＬＬタイミング回
路、１６４…カウンタ回路、１６６…ラッチ回路、１６
８…ラッチ回路、１７０…スイッチ回路、１７２…ＦＩ
ＦＯ回路、１８…送信装置、１８０…Ｓ／Ｐ変換回路、
１８２…ワード幅変換回路、１８４…シャフリング回
路、１８６…多重化回路、１８８…ＡＴＭセル生成回
路、２０…ＡＴＭ通信回線、３０…伝送装置、３２…受
信装置、３２０…ＡＴＭセル分解回路、３２２…分離回
路、３２４…デシャフリング回路、３２６…コンシール
回路、３２８…ワード幅変換回路、３３０…Ｐ／Ｓ変換
回路、３４…ＶＴＲ、３６…クロック制御装置、３６０
…ＦＩＦＯ回路、３６２…ラッチ回路、３６６…ラッチ
回路、３６８…スイッチ回路、３７０…スイッチ制御回
路、３７２…ＮＯＴ回路、３７４…カウンタ回路、３７
６…ＤＦＦ、３７８…デコーダ回路、３８０…カウンタ
回路、３８２…ＤＦＦ、３８４…比較回路、３８…クロ
ック発生装置

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 7/10 Ｈ０４Ｑ 3/00 7/24 9466−5ＫＨ０４Ｌ 11/20 ＤＨ０４Ｑ 3/00 Ｈ０４Ｎ 7/13 Ｚ

Claims

【特許請求の範囲】

【請求項１】それぞれ実質的に同じ周波数の独立した内
部クロックに基づいて動作し、前記内部クロックの周波
数と実質的に所定の整数比の関係にある周波数の回線ク
ロックを供給する所定の通信回線を介して接続される複
数の伝送装置を有するデータ伝送システムであって、送信側の前記伝送装置は、送信側の前記内部クロックを発生する第１の内部クロッ
ク発生手段と、前記回線クロックの周期を、前記所定の整数比の内の前
記回線クロックに対応する所定の数ずつ計数する第１の
回線クロック計数手段と、前記第１の回線クロック計数手段が、前記回線クロック
の周期を前記所定の数ずつ計数する間に存在する送信側
の前記内部クロックの周期の数を計数して内部クロック
計数値を生成する第１の内部クロック計数手段と、少なくとも前記内部クロック計数値と、伝送の対象とな
る伝送データとを前記通信回線を介して受信側の前記伝
送装置に対して伝送する伝送手段とを有し、受信側の前記伝送装置は、受信側の前記内部クロックを発生する第２の内部クロッ
ク発生手段と、送信側の伝送装置から伝送されてきた前記伝送データと
前記内部クロック計数値とを前記通信回線から受信する
受信手段と、受信側の前記内部クロックの周期を、前記受信手段が受
信した前記内部クロック計数値だけ計数する第２の内部
クロック計数手段と、前記回線クロックの周期を所定の数ずつ計数する第２の
回線クロック計数手段と、前記第２の内部クロック計数手段の計数時間と、前記第
２の回線クロック計数手段の計数時間との差を打ち消す
周波数の受信側の前記内部クロックを発生するように前
記第２の内部クロック発生手段を制御し、送信側の前記
内部クロックと受信側の前記内部クロックとを同期させ
る内部クロック同期手段とを有するデータ伝送システ
ム。
【請求項２】送信側の前記伝送装置において、前記伝送手段は、前記所定の整数比の内の前記回線クロ
ックに対応する所定の数の値を前記通信回線を介して受
信側の前記伝送装置に対してさらに伝送し、受信側の前記伝送装置において、前記受信手段は、送信側の前記伝送装置から伝送されて
きた前記所定の整数比の内の前記回線クロックに対応す
る所定の数の値をさらに受信し、受信側の前記伝送装置の前記第２の回線クロック計数手
段は、前記回線クロックの周期を、受信した前記所定の
整数比の内の前記回線クロックに対応する所定の数ずつ
計数する請求項１に記載のデータ伝送システム。
【請求項３】送信側の前記伝送装置の前記伝送手段は、前記伝送データと前記内部クロック計数値とを多重化し
て所定の伝送パケットを生成する伝送パケット生成手段
と、生成した前記伝送パケットを、前記通信回線に適合した
伝送信号に変換して前記通信回線に送信する送信手段と
を有し、受信側の前記伝送装置の前記受信手段は、送信側の前記伝送装置からの前記伝送信号を受信し、前
記所定の伝送パケットを再生する変換手段と、再生した前記伝送パケットから、前記伝送データと前記
内部クロック計数値とを分離する分離手段とを有する請
求項１に記載のデータ伝送システム。
【請求項４】前記所定の通信回線は、非同期伝送モード
（ＡＴＭ）の通信回線である請求項１に記載のデータ伝
送システム。
【請求項５】前記伝送データは、ＳＭＰＴＥ−２５９Ｍ
に規定されたＳＤＩ方式等の所定の方式で送信側の前記
伝送装置に入力され、送信側の前記伝送装置において、前記伝送手段の前記伝送パケット生成手段は、前記所定
の方式で入力された前記伝送データと前記内部クロック
計数値とを多重化して前記所定の伝送パケットを生成
し、受信側の前記伝送装置において、前記受信手段の前記分離手段は、分離した前記伝送デー
タを前記所定の方式で出力する請求項３に記載のデータ
伝送システム。