JP4240572B2 - ディジタル信号変換装置 - Google Patents
ディジタル信号変換装置 Download PDFInfo
- Publication number
- JP4240572B2 JP4240572B2 JP12491698A JP12491698A JP4240572B2 JP 4240572 B2 JP4240572 B2 JP 4240572B2 JP 12491698 A JP12491698 A JP 12491698A JP 12491698 A JP12491698 A JP 12491698A JP 4240572 B2 JP4240572 B2 JP 4240572B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- digital signal
- clock
- audio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばいわゆるＩＥＥＥ１３９４規格のディジタルビデオ信号に非同期のディジタルオーディオ信号を、ディジタルビデオ信号に同期したディジタルオーディオ信号に変換するようなディジタル信号変換処理を行うディジタル信号変換装置に関する。
【０００２】
【従来の技術】
ディジタル信号の伝送規格としては、例えばＩＥＣ（International Electrotechnical Commission：国際電気技術標準機関）やＩＥＥＥ（Institute of Electrical and Electronics Engineers：米国電気電子技術者協会）による規格など、多数の規格が存在する。このなかで例えばＩＥＥＥ１３９４規格は、ディジタルビデオレコーダ同士の接続やディジタルビデオカメラとコンピュータとの間の接続といったマルチメディア用途に向くものとして注目されている。
【０００３】
上記ＩＥＥＥ１３９４規格について説明する。なお、以下の説明ではＩＥＥＥ１３９４規格を単に１３９４規格と呼ぶ。
【０００４】
１３９４規格では、２組のツイストペア線を用いて伝送が行われる。その伝送方法は、１方向の伝送にツイストペア線を２組とも使う、いわゆる半２重の通信である。この通信法には、ＤＳコーディングと呼ばれる通信方法が採用されており、これは、ツイストペア線の片側にデータを、他方にストローブと呼ばれる信号を送り、２つの信号の排他的論理和をとることで、受信側でクロックを再現するというものである。
【０００５】
１３９４規格のデータレートは、９８．３０４Ｍｂｐｓ（Ｓ１００）、１９６．６０８Ｍｂｐｓ（Ｓ２００）、３９３．２１６Ｍｂｐｓ（Ｓ４００）の３種類が定義されており、高速のレートに対応した機器はそれより遅いレートの機器をサポートしなければならない、いわゆる上位互換性が定められている。
【０００６】
各機器は、最大２６個までのポートを持つことが許されており、各機器のポートを接続することで最大６３台までの機器をネットワーク化することができる。１３９４規格では、その接続時にバスの初期化処理が行われ、複数の機器の接続を行うとツリー構造が自動的に内部にて構成される。その後、各機器のアドレスが自動的に割り振られる。
【０００７】
１３９４規格上では、１台の機器が送信した信号を他の機器が中継することで、ネットワーク内の全ての機器に同じ内容の信号を伝えることが可能である。そのため、無秩序な送受信を防止するため、各機器は送信を開始する前にバスの使用権を調停する必要がある。バスの使用権を得るためには、先ずバスが開放されるのを待ち、ツリー上の親機に対してバス使用権の要求信号を送る。そして、要求を受けた親機は、さらなる親機に信号を中継し、要求信号は最終的には最上位の親機であるルートにまで達する。ルートは、要求信号を受けると使用許可信号を返し、許可を受けた機器は通信を行うことが可能となる。但し、このとき複数の機器から同時に要求信号が出された場合には、１台にのみ許可信号が与えられ、他の要求は拒否される。
【０００８】
このように、１３９４規格上は、バスの使用権を奪い合いながら、複数の機器が１つのバスを時分割多重で使用しているといえる。しかし、ビデオ信号やオーディオ信号などのリアルタイム性を必要とするデータにおいては、一定時間間隔で通信が保証されなければ、データの欠落を起こす可能性がある。そこで、１３９４規格ではこのようなデータをアイソクロノス（Isochronous）と呼ばれる通信方式を使用して伝送する。すなわち、先のバス初期化の際に管理ノードが選ばれており、アイソクロノス通信で送信する機器は管理ノードから必要な帯域の割り当てを受ける。ルートは１２５μｓ毎にサイクルスタートパケットを送信し、帯域の割り当てを受けた機器はサイクルスタートパケットに続けてアイソクロノスパケットを送信する。このような処理を行うことで、帯域の割り当てを受けた機器は、１２５μｓ毎に必ず送信する機会を得ることが出来、データの欠落を防止することが可能になる。
【０００９】
１３９４規格のアイソクロノス通信を用いて、ディジタルビデオレコーダにてディジタルビデオ及びディジタルオーディオ信号を送る際の信号フォーマットを、以下の説明では例えばＡＶプロトコルと呼ぶことにする。この信号フォーマットでは、ビデオテープ上のビデオ信号（例えば圧縮されたビデオ信号）やオーディオ信号がＤＩＦブロックと呼ばれる８０バイトのブロックデータの集まりとして扱われる。
【００１０】
テレビジョン標準放送方式の５２５／６０システム（いわゆるＮＴＳＣ方式）の場合、１５０ＤＩＦブロックで１ＤＩＦシーケンスを構成しており、１０ＤＩＦシーケンスが１ビデオフレームとなっている。アイソクロノス通信では１２５μｓ毎に１パケットを伝送しているので、１パケット当たり２９．９７×１０×１５０×１２５×１０−６＝５．６１９ＤＩＦブロックを伝送すればよく、実際には端数を切り上げて６ＤＩＦブロックを１パケットとしている。結果、１ビデオフレーム分のデータは、図９に示すような２５０パケットにて伝送されることになる。
【００１１】
１つのアイソクロノスパケットの構造を図１０に示す。この図１０において、パケットの最初の３２ビットは、１３９４規格で規定されたパケットヘッダである。ヘッダＣＲＣの後からデータＣＲＣの前までにあるデータ部は１３９４規格ではデータフィールドとして定義されている部分であるが、この部分の先頭にオーディオ・ビデオ信号の情報であることを表すためのＣＩＰへと呼ばれるヘッダがこのＡＶプロトコルでは追加されている。
【００１２】
ＣＩＰヘッダのＳＹＴフィールドは、フレーム同期をかけるためのタイムスタンプである。ビデオ信号の通信ではフレーム同期信号を送る必要があり、そのため１３９４規格で規定されているサイクルタイムを用いたタイムスタンプをビデオフレームの先頭に送るようになっている。サイクルタイムは、１３９４規格の基本クロックである２４．５７６ＭＨｚを数えるカウンタで、ルートは自分のカウント値をサイクルスタートパケットに入れて送信している。そして、各ノードがそれを自分のサイクルタイムにコピーすることで、サイクルタイムの同期をとっている。
【００１３】
ビデオ信号を送信する場合、フレームの先頭におけるサイクルタイムの値に、通信の最大ディレイ量を加えた値をＳＹＴとしてＣＩＰヘッダに入れている。これにより、図１１に示すように、受信側でサイクルタイムと比較することで最大ディレイ分だけ遅れたフレーム同期信号を生成することが可能になる。
【００１４】
図１２には、上記１３９４規格のディジタルオーディオ・ビデオ信号を記録／再生及び外部との間で入出力するディジタルビデオレコーダの構成例を示す。
【００１５】
この図１２において、ビデオ入出力端子１００とオーディオ入出力端子１０１は、アナログビデオ信号とアナログオーディオ信号が入出力される端子である。
【００１６】
Ａ／Ｄ変換器，Ｄ／Ａ変換器１０２は、上記ビデオ入出力端子１００から入力されたアナログビデオ信号に対してはディジタル化を行い、逆にビデオ圧縮／伸長回路１０４から供給されるディジタルビデオ信号に対してはアナログ化を行う。また、Ａ／Ｄ変換器，Ｄ／Ａ変換器１０３は、上記オーディオ入出力端子１０１から入力されたアナログオーディオ信号に対してはディジタル化を行い、逆にオーディオインターリーブ／デインターリーブ回路１０５から供給されるディジタルオーディオ信号に対してはアナログ化を行う。
【００１７】
ビデオ圧縮／伸長回路１０４は、Ａ／Ｄ変換器１０２から入力されたディジタルビデオ信号に対しては圧縮処理を施し、逆にマルチプレクサ／デマルチプレクサ（ＭＰＸ／ＤＭＰＸ）１０６から供給される圧縮ディジタルビデオ信号に対しては伸長処理を施す。また、オーディオインターリーブ／デインターリーブ回路１０５は、Ａ／Ｄ変換器１０３から入力されたディジタルオーディオ信号に対してはインターリーブ処理を施し、逆にマルチプレクサ／デマルチプレクサ１０６から供給されるインターリーブが施されたディジタルオーディオ信号に対してはデインターリーブ処理を施す。
【００１８】
マルチプレクサ／デマルチプレクサ１０６は、ビデオ圧縮／伸長回路１０４からの圧縮ディジタルビデオ信号とオーディオインターリーブ／デインターリーブ回路１０５からのインターリーブされたディジタルオーディオ信号を多重化（マルチプレクス）し、逆に、多重化されたデータが供給されたときには当該多重化データから圧縮ディジタルビデオ信号とインターリーブされたディジタルオーディオ信号を分離（デマルチプレクス）する。
【００１９】
記録再生信号処理（ＦＥＣ）回路１０７は、上記多重化データに対して誤り訂正符号を付加した後に変調して記録信号を生成して磁気ヘッド１０８に送り、逆に磁気ヘッド１０８によって磁気テープから再生された再生信号に対しては復調を行った後に誤り訂正処理する。
【００２０】
ディジタルインターフェイスブロック１０９は、制御マイクロコンピュータ（マイコン）１１０の制御の元で、外部のコンピュータや他のディジタルビデオレコーダとの間で１３９４規格に準拠したインターフェイス用信号処理を行うブロックである。リンク（ＬＩＮＫ）回路１１１は、上記マルチプレクサ／デマルチプレクサ１０６或いは記録再生信号処理回路１０７から供給された多重化データに対して１３９４規格のリンクレイヤと前記ＡＶプロトコルの処理を行う。中継（ＰＨＹ）回路１１２は、バスの初期化や使用権の調停、他の機器の信号中継などを行う。制御マイクロコンピュータ１１０は、これらリンク回路１１１、中継回路１１２のコントロールとアイソクロノス通信の帯域取得、リミッテドマネージャとしてバスの管理などを行っている。
【００２１】
ここで、上記１３９４規格におけるディジタルビデオ信号及びディジタルオーディオ信号のフォーマットは、ＤＶフォーマットとも呼ばれているが、このＤＶフォーマットには、さらに後述するＤＶＣＡＭフォーマットも含まれている。
【００２２】
上記ＤＶＣＡＭフォーマットはＤＶフォーマットに含まれるため、基本的には同じ仕様となっているが、特にオーディオ信号に注目した場合、ＤＶフォーマットとＤＶＣＡＭフォーマットとの間には以下のような点が異なっている。
【００２３】
すなわち、上記１３９４規格におけるディジタルオーディオ信号の信号フォーマットは、図１３に示すように、同期信号が配されるシンクエリア、識別情報が配されるＩＤコードエリア、オーディオ補助データが配されるＡＡＵＸエリア、実際のディジタルオーディオ信号が配されるオーディオデータエリア、アウターパリティエリア、インナーパリティエリアからなるが、上記ＤＶフォーマットでは、上記オーディオデータエリアに配されるディジタルオーディオ信号として、図１４に示すように、テレビジョン標準放送方式の５２５／６０システム（ＮＴＳＣ方式）と６２５／５０システム（ＰＡＬ方式）のそれぞれについて、サンプリング周波数が４８ｋＨｚ、４４．１ｋＨｚ、３２ｋＨｚ、３２ｋＨｚの４チャネルの各モードが存在し、これら各モードのオーディオ信号はビデオ信号と非同期になっている。また、これら５２５／６０システムと６２５／５０システムの各モードにおいては、１フレーム当たりのサンプル数（バイト）の許容範囲が定められており、その許容範囲として約１％程度の誤差（すなわちサンプリング周波数の許容周波数偏差として約１％程度）が許されている。例えば、５２５／６０システムの３２ｋＨｚ４チャネルモードを例に挙げると、１フレーム当たりのサンプル数（バイト）として、最大で１０８０サンプル（３２４０バイト）、最小で１０５３サンプル（３１５９バイト）、平均で１０６７．７３サンプル（３２０３．２バイト）となされる。
【００２４】
これに対して、ＤＶＣＡＭフォーマットは、例えばディジタルビデオテープレコーダを内蔵したビデオカメラ等に使用されるフォーマットとして特に設けられているものであり、サンプリング周波数をロックし、図１５及び図１６に示すように、１フレーム内のオーディオサンプリング数をフレーム毎に固定にするとともに、各フレーム毎にそのサンプル数の情報を伝送するものである。すなわち、当該ＤＶＣＡＭフォーマットは、図１５に示すように、５２５／６０システムと６２５／５０システムのそれぞれについて、サンプリング周波数が４８ｋＨｚ、３２ｋＨｚの４チャネルの各モードが存在し、例えば、５２５／６０システムの４８ｋＨｚモードでは第１フレームが１６００サンプルで、第２〜第５フレームが１６０２サンプルとなる。以下同様に、５２５／６０システムの３２ｋＨｚ４チャネルモードでは第１フレームと第８フレームが１０６６サンプルで、第２〜第７と第９〜第１５フレームが１０６８サンプルとなり、６２５／５０システムの４８ｋＨｚモードでは全てのフレームが１９２０サンプルとなり、６２５／６０システムの３２ｋＨｚ４チャネルモードでは全てのフレームが１２８０サンプルとなる。また、当該ＤＶＣＡＭフォーマットでは、５２５／６０システムと６２５／５０システムの４８ｋＨｚと３２ｋＨｚの４チャネルの各モードにおいて、オーディオ信号のサンプリング周波数（ｆs）と水平ビデオ周波数（ｆH）の関係は、図１６に示すように固定、すなわち同期するようになされている。
【００２５】
なお、図１３に示したオーディオ信号フォーマットのオーディオ補助データ（ＡＡＵＸ）エリアには、図１７に示すように複数の補助データが規定されている。これらのデータは既に規格として知られているものであるため、当該補助データのうち、主要なもののみ簡単に説明する。図中のＡＦ ＳＩＺＥにて示すエリアには図１７に示すような１フレーム中のオーディオサンプル数（オーディオサンプルサイズ）の情報が配され、図中ＡＵＤＩＯ ＭＯＤＥにて示すエリアには前記モードを表す情報が配され、図中ＣＨＮにはチャネルを表す情報が、図中ＳＭＰにて示すエリアにはサンプリング周波数を表す情報が、図中ＥＦにて示すエリアには後述するエンファシス／ディエンファシス処理のためのエンファシスフラグが配され、さらに図中ＣＧＭＳにて示すエリアには著作権に関する情報が配される。また、５２５／６０システム及び６２５／５０システムの３２ｋＨｚと４４．１ｋＨｚ、４８ｋＨｚの各モードにおいて、チャネルＣＨ１とチャネルＣＨ２のＡＦ ＳＩＺＥの差は図１８に示す範囲を越えないことが規定されている。
【００２６】
【発明が解決しようとする課題】
上述したように、ＤＶフォーマットではディジタルオーディオ信号とディジタルビデオ信号が非同期であるのに対して、ＤＶＣＡＭフォーマットではディジタルオーディオ信号とディジタルビデオ信号が同期している。
【００２７】
ところで、上記ＤＶフォーマットやＤＶＣＡＭフォーマットのようなディジタルビデオ信号とディジタルオーディオ信号とからなる信号において、例えば特にディジタルオーディオ信号に対して任意の編集操作を施し、当該編集後のディジタルオーディオ信号をディジタルビデオ信号と共に記録媒体に記録するようなことを考えるとする。なお、当該編集の一例としては、ビデオテープ等の記録媒体に既に記録されているオーディオ信号のレベルを次第に絞っていくような編集、すなわち例えば先行ヘッドによってビデオテープから再生したオーディオ信号に対して次第にレベルを減少させるようなディジタル係数を乗じ、その後、ビデオ信号と多重化して主ヘッドによってビデオテープに記録し直すような編集などが考えられる。
【００２８】
このような編集操作の場合、上記ＤＶＣＡＭフォーマットのようにディジタルビデオ信号とディジタルオーディオ信号が同期していれば、当該オーディオ信号のサンプル数がビデオ信号のフレームの区切りと合うことになるので（すなわち同期している）、信号処理が容易で且つ回路規模も少なくて済むことになる。
【００２９】
これに対し、ＤＶフォーマットのようにディジタルビデオ信号とディジタルオーディオ信号が非同期である場合、すなわち当該オーディオ信号のサンプル数がビデオ信号のフレームの区切りに対し、多数の場合の数（図１４の最大から最小の各場合）となり、上述したような編集操作をするためには、多数の場合の数の信号処理が必要となり、回路規模が多大となってしまう。
【００３０】
ここで、ディジタルビデオ信号に対して非同期のディジタルオーディオ信号を編集する場合、その最も簡単な実現手法としては、当該ディジタルオーディオ信号を一旦アナログオーディオ信号に変換し、さらにこのアナログオーディオ信号を、上記ＤＶＣＡＭフォーマットのようにディジタルビデオ信号に同期したディジタルオーディオ信号に再変換し、その後ディジタルビデオ信号と多重化するような手法が考えられる。
【００３１】
しかし、上述のようにディジタルオーディオ信号を一旦アナログオーディオ信号に変換し、再度ディジタルオーディオ信号に変換し直すようなことを行うと、以下のような問題が発生する。
【００３２】
すなわち、ディジタル／アナログ変換器やアナログ／ディジタル変換器の特性差により、歪みやノイズ、周波数特性の劣化などが発生し、また、再量子化を行うため、量子化歪みが発生してしまう。このようなノイズ、周波数特性の劣化、歪みが発生すると、音質が劣化してしまう。
【００３３】
また、ディジタル／アナログ変換器、アナログ／ディジタル変換器において、総合変換感度が大きすぎると、例えば最大レベル（及び最大レベル付近の大レベル）の信号では過負荷歪みが発生してしまう。逆に、変換感度が小さいと、再量子化の際の量子化ノイズが増加すると共に、信号レベルの低下が生じてしまう。したがって、これらディジタル／アナログ変換、アナログ／ディジタル変換の際には、正確なレベル調整が必要になり、特にチャネル数が多いような場合には各チャネル毎に正確なレベル調整が必要になってしまう。このような調整のための構成を設けることは、装置のコスト上昇を招く。
【００３４】
そこで、本発明はこのような状況に鑑みてなされたものであり、例えばＩＥＥＥ１３９４規格に準拠したＤＶフォーマットのように、ディジタルビデオ信号に対して非同期のディジタルオーディオ信号を、ディジタルビデオ信号に容易に同期させることを可能とし、音質劣化の防止と、装置構成の大型化及びコスト上昇を抑えることを可能にするディジタル信号変換装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明のディジタル信号変換装置は、第１のディジタル信号に非同期の第２のディジタル信号から第１のクロック信号を生成する第１のクロック信号生成手段と、上記第１のディジタル信号に非同期の第２のディジタル信号から、上記第１のディジタル信号のフレーム毎の上記第２のディジタル信号のサンプル数情報を取り出すサンプル数取り出し手段と、上記第１のディジタル信号の基準信号に基づいて第２のクロック信号を生成する第２のクロック信号生成手段と、上記第１のディジタル信号に非同期の第２のディジタル信号に対し、上記第１のクロック信号に基づく第１の信号処理を施す第１の信号処理手段と、上記第１のクロック信号を入力基準クロックとし、上記第２のクロック信号を出力基準クロックとして、上記サンプル数情報を用いて上記第１の信号処理後の第２のディジタル信号にレート変換を施すレート変換手段と、上記レート変換後の第２のディジタル信号に対し、上記第２のクロック信号に基づく第２の信号処理を施す第２の信号処理手段とを有し、上記第２のディジタル信号は複数チャネルからなり、上記第１の信号処理手段とレート変換手段と第２の信号処理手段を、上記複数チャネルに対応して複数設け、上記第２のディジタル信号の各チャネル毎の上記サンプル数情報を取り出し、対応するチャネルのレート変換手段に送ってレート変換を施すことにより、上述の課題を解決する。
【００３６】
すなわち、本発明によれば、第１のディジタル信号に非同期の第２のディジタル信号から生成した第１のクロック信号を、レート変換の入力基準クロックとし、一方、レート変換の出力基準クロックは第１のディジタル信号の基準信号に基づいて生成しているので、第１のディジタル信号に非同期であった第２のディジタル信号を、当該第１のディジタル信号に同期させることができる。
【００３７】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について、図面を参照しながら説明する。
【００３８】
本発明のディジタル信号変換装置の一実施の形態の概略構成を図１に示す。
【００３９】
この実施の形態のディジタル信号変換装置は、ＤＶフォーマットのディジタルビデオ信号とディジタルオーディオ信号とが非同期となっているＤＶ信号（以下、非同期モードＤＶ信号と呼ぶ）が供給され、当該非同期モードＤＶ信号のディジタルビデオ信号とディジタルオーディオ信号を同期したＤＶ信号（以下、同期モードＤＶ信号と呼ぶ）に変換して出力するものである。
【００４０】
この図１において、入力端子１には、ディジタルビデオ信号とディジタルオーディオ信号が非同期となっている上記非同期モードＤＶ信号が、例えば外部から入力される。また、端子２には前記５２５／６０システム（ＮＴＳＣ方式）の場合は２９．９７Ｈｚ、前記６２５／５０システム（ＰＡＬ方式）の場合は２５Ｈｚとなるフレーム基準信号（ビデオ信号のフレーム基準信号）が供給される。
【００４１】
上記非同期モードＤＶ信号は、入力ビデオ信号処理回路３と、入力ＣＨ１オーディオ信号処理回路３０と、入力ＣＨ２オーディオ信号処理回路３１とに送られる。なお、上記入力ＣＨ１オーディオ信号処理回路３０と入力ＣＨ２オーディオ信号処理回路３１は略々同じ構成を有しているため、図１の例では入力ＣＨ２オーディオ信号処理回路３１の内部構成を省略している。
【００４２】
上記入力ビデオ信号処理回路３は、上記フレーム基準信号に基づいて、上記非同期モードＤＶ信号に含まれる圧縮及びシャッフリングされているビデオ信号をデシャッフリングすると共に伸張する。このデシャッフリング及び伸張されたビデオ信号は、出力ビデオ信号処理回路４に送られる。出力ビデオ信号処理回路４では、上記入力ビデオ信号処理回路３からのビデオ信号を圧縮すると共にシャッフリングする。この圧縮及びシャッフリングされたビデオ信号は、マルチプレクサ（ＭＰＸ）５に送られる。
【００４３】
一方、上記入力ＣＨ１オーディオ信号処理回路３０及び入力ＣＨ２オーディオ信号処理回路３１に供給された非同期モードＤＶ信号は、それぞれ内部のデインターリーブ回路４１とｎi読み取り・制御信号復調回路４４に入力される。
【００４４】
上記デインターリーブ回路４１では、上記非同期モードＤＶ信号においてディジタルビデオ信号と多重化されている前記図１３に示したディジタルオーディオ信号を分離し、当該分離したディジタルオーディオ信号に対してデインターリーブ処理や誤り訂正処理等を施し、またオーディオ信号にデータ欠落等のエラーが存在した時に、必要に応じて例えばラグランジェの多項式による高次のディジタル補間を行うものである。当該入力ＣＨ１オーディオ信号処理回路３０のデインターリーブ回路４１にてデインターリーブ処理されたディジタルオーディオ信号（以下、ディジタルオーディオ信号ＤＡＴＡiと呼ぶ）は、ＣＨ１サンプルレート変換回路３２に送られ、入力ＣＨ２オーディオ信号処理回路３１内のデインターリーブ回路４１から出力されたオーディオ信号ＤＡＴＡiは、ＣＨ２サンプルレート変換回路３３に送られる。
【００４５】
ｎi読み取り・制御信号復調回路４４では、前記図１３のオーディオ信号に付加されている前記図１７に示したような各種コード情報を復調し、マイクロコンピュータ（マイコン）８に送ると共に、図２に示すようなｎi値を上記非同期モードＤＶ信号から読み取り、当該読み取ったｎi値を分周器８に送る。ここで、上記ｎi値は、前記サンプリング周波数の各モードのサンプル数に対応した値であり、図２に示すように、５２５／６０システム（ＮＴＳＣ方式）の４８ｋＨｚモードでは最大１６２０の値、最小１５８０の値となり、４４．１ｋＨｚモードでは最大１４８９の値、最小１４５２の値となり、３２ｋＨｚモードでは最大１０８０の値、最小１０５３の値となるものである。また、６２５／５０システム（ＰＡＬ方式）の４８ｋＨｚモードでは最大１９４４の値、最小１８９６の値となり、４４．１ｋＨｚモードでは最大１７８６の値、最小１７４２の値となり、３２ｋＨｚモードでは最大１２９６の値、最小１２６４の値となるものである。
【００４６】
マイクロコンピュータ８では、入力ＣＨ１オーディオ信号処理回路３０及び入力ＣＨ２オーディオ信号処理回路３１のｎi読み取り・制御信号復調回路４４から供給された、上記図１７に示したような各種コード情報を、後述する出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５にそれぞれ送る。
【００４７】
また、上記ＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３は、同じ構成からなるものであり、それぞれが後述する入力クロック発生回路１０にて発生される入力動作基準クロックと、入力ＣＨ１オーディオ信号処理回路３０にて後述するように生成される入力ビットクロックＢＣＫi及び入力サンプリングクロックＬＲＣＫiとに基づいて動作する入力レート変換部３２i，３３iを有すると共に、後述する出力クロック発生回路２０にて発生される出力動作基準クロックと、出力ＣＨ２オーディオ信号処理回路３４にて後述するように生成される出力ビットクロックＢＣＫo及び出力サンプリングクロックＬＲＣＫoとに基づいて動作する出力レート変換部３２o，３３oを有するものである。
【００４８】
これらＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３は、それら入力動作基準クロック及び出力基準動作クロックと、入力ビットクロックＢＣＫi及び入力サンプリングクロックＬＲＣＫiと、出力ビットクロックＢＣＫo及び出力サンプリングクロックＬＲＣＫoとに基づいて、上記入力ＣＨ１オーディオ信号処理回路３０と入力ＣＨ２オーディオ信号処理回路３１からのディジタルオーディオ信号ＤＡＴＡiをそれぞれサンプリングレート変換することにより、上記非同期モードＤＶ信号のディジタルオーディオ信号を、ディジタルビデオ信号に同期したディジタルオーディオ信号に変換する。
【００４９】
上記ＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３におけるサンプルレート変換処理によって、ディジタルビデオ信号に同期するようになされたディジタルオーディオ信号ＤＡＴＡoは、それぞれ対応する出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５のインターリーブ回路５１に送られる。なお、上記出力ＣＨ１オーディオ信号処理回路３４と出力ＣＨ２オーディオ信号処理回路３５は略々同じ構成を有しているため、図１の例では出力ＣＨ２オーディオ信号処理回路３５の内部構成を省略している。
【００５０】
これら出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５では、それぞれ供給されたディジタルオーディオ信号ＤＡＴＡoから、ＤＶフォーマットのディジタルオーディオ信号を再構成し、マルチプレクサ（ＭＰＸ）５２に送る。当該マルチプレクサ５２では、上記再構成されたディジタルオーディオ信号に前記マイクロコンピュータ８から供給されたコード情報を多重化して出力する。上記出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５から出力されたディジタルオーディオ信号は、マルチプレクサ（ＭＰＸ）７にて多重化され、前記マルチプレクサ５に送られる。
【００５１】
このマルチプレクサ５では、上記出力ビデオ信号処理回路４からの圧縮及びシャッフリングされたディジタルビデオ信号と、上記マルチプレクサ７からのディジタルオーディオ信号とを多重化する。このマルチプレクサ５での多重化により生成された同期モードＤＶ信号は、出力端子６から出力されることになる。
【００５２】
上述した経路はディジタルビデオ信号及びディジタルオーディオオ信号の主経路であり、以下に、上記非同期モードＤＶ信号のディジタルビデオ信号とディジタルオーディオ信号を同期させるための経路及び構成について説明する。
【００５３】
前記端子２に供給されたフレーム基準信号は、入力ＣＨ１オーディオ信号処理回路３０及び入力ＣＨ２オーディオ信号処理回路３１内のデインターリーブ回路４１と、ビデオ信号処理回路３及び４と、入力クロック発生回路１０及び出力クロック発生回路２０とに送られる。
【００５４】
上記入力クロック発生回路１０は、上記フレーム基準信号が一方の入力端子に入力される位相比較器１１、積分回路１２及び電圧制御発振器１３、分周器１４，１５，１６を主要構成要素として有するＰＬＬ（Phase-Locked Loop）回路であり、上記電圧制御発振器１３にて入力クロック信号を生成する。この入力クロック信号は、ＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に入力動作基準クロックとして供給されると共に、分周器１４及び分周器１５に送られる。
【００５５】
上記分周器１４では、入力クロック信号を１／２に分周し、当該１／２分周クロックを入力ＣＨ１オーディオ信号処理回路３０及び入力ＣＨ２オーディオ信号処理回路３１に送る。また、上記分周器１５では、入力クロック信号を１／５１２に分周し、当該１／５１２分周クロックを分周器１６に送る。
【００５６】
当分周器１６には、上記入力ＣＨ１オーディオ信号処理回路３０の前記ｎi読み取り・制御信号復調回路４４にてＤＶ信号から読み取られたｎi値が供給され、上記分周器１５からの１／５１２分周クロックをさらに１／ｎiに分周する。この分周器１６からの１／ｎi分周クロックは上記位相比較器１１の他方の入力端子に送られる。
【００５７】
上記分周器１４から入力ＣＨ１オーディオ信号処理回路３０へ送られた１／２分周クロックは、当該入力ＣＨ１オーディオ信号処理回路３０内の分周器４２に送られる。この分周器４２では、上記分周器１４からの１／２分周クロックをさらに１／４分周して入力ビットクロックＢＣＫiを生成する。この入力ビットクロックＢＣＫiは、当該入力ＣＨ１オーディオ信号処理回路３０内の分周器４３及びデインターリーブ回路４１に送られると共に、入力ＣＨ２オーディオ信号処理回路３１とＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に送られる。
【００５８】
上記入力ＣＨ１オーディオ信号処理回路３０内の分周器４３では、上記分周器４２からの入力ビットクロックＢＣＫiをさらに１／６４分周して入力サンプリングクロックＬＲＣＫiを生成する。この入力サンプリングクロックＬＲＣＫiは、デインターリーブ回路４１に送られると共に、入力ＣＨ２オーディオ信号処理回路３１とＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に送られる。
【００５９】
一方、上記出力クロック発生回路２０は、上記フレーム基準信号が一方の入力端子に入力される位相比較器２１、積分回路２２及び電圧制御発振器２３、分周器２４，２５，２６を主要構成要素として有するＰＬＬ（Phase-Locked Loop）回路であり、上記電圧制御発振器２３にて出力クロック信号を生成する。この出力クロック信号は、ＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に出力動作基準クロックとして供給されると共に、分周器２４及び分周器２５に送られる。
【００６０】
上記分周器２４では、出力クロック信号を１／２に分周し、当該１／２分周クロックを、出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５に送る。また、上記分周器２５では、入力クロック信号を１／５１２に分周し、当該１／５１２分周クロックを分周器２６に送る。
【００６１】
当該分周器２６には、上記フレーム基準信号がｎo値として供給され、上記分周器２５からの１／５１２分周クロックをさらに１／ｎoに分周する。すなわち当該ｎo値は、フレーム基準信号に対応してサンプリング周波数の各モード毎に決定されるサンプル数の値であり、図３に示すように、５２５／６０システム（ＮＴＳＣ方式）の４８ｋＨｚモードでは１６０１．６の値となり、３２ｋＨｚモードでは１０６７．７３３の値となるものである。また、６２５／５０システム（ＰＡＬ方式）の４８ｋＨｚモードでは１９２０の値となり、３２ｋＨｚモードでは１２８０の値となるものである。上記分周器２６からの１／ｎo分周クロックは、上記フレーム基準信号が一方の入力端子に供給されれている上記位相比較器２１の他方の入力端子に送られる。
【００６２】
上記分周器２４から出力ＣＨ１オーディオ信号処理回路３４へ送られた１／２分周クロックは、当該出力ＣＨ１オーディオ信号処理回路３４内の分周器５３に送られる。この分周器５３では、上記分周器２４からの１／２分周クロックをさらに１／４分周した出力ビットクロックＢＣＫoを生成する。この出力ビットクロックＢＣＫoは、当該出力ＣＨ１オーディオ信号処理回路３４内の分周器５４及びインターリーブ回路５１に送られると共に、出力ＣＨ２オーディオ信号処理回路３５とＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に送られる。
【００６３】
上記出力ＣＨ１オーディオ信号処理回路３４内の分周器５４では、上記分周器５３からの出力ビットクロックＢＣＫoをさらに１／６４分周して出力サンプリングクロックＬＲＣＫoを生成する。この出力サンプリングクロックＬＲＣＫoは、インターリーブ回路５１に送られると共に、出力ＣＨ２オーディオ信号処理回路３５とＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に送られる。
【００６４】
上述したように、本実施の形態のディジタル信号変換装置においては、入力ＣＨ１オーディオ信号処理回路３０及び入力ＣＨ２オーディオ信号処理回路３１と、ＣＨ１サンプルレート変換回路３２の入力レート変換部３２i及びＣＨ２サンプルレート変換回路３３の入力レート変換部３３iとが、入力クロック発生回路１０から発生した入力クロックに基づいて動作し、一方、出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５と、ＣＨ１サンプルレート変換回路３２の出力レート変換部３２o及びＣＨ２サンプルレート変換回路３３の出力レート変換部３３oとが、出力クロック発生回路２０にてフレーム基準信号から生成した出力クロックに基づいて動作することにより、容易かつ装置構成の大型化及びコスト上昇を抑えた状態で、非同期モードＤＶ信号を同期モードＤＶ信号に変換することができる。また、非同期モードＤＶ信号から同期モードＤＶ信号への変換に、ディジタル／アナログ変換やアナログ／ディジタル変換を伴わないため、歪み、ノイズが発生せず、周波数特性の影響等も無く、音質劣化が発生することは殆ど無い。さらに、オーディオ信号のレベル変化、レベルバラツキ等の悪影響も無い。
【００６５】
上述した実施の形態では、入力されたディジタルオーディオ信号のチャネル数や当該オーディオ信号に付属するオーディオモード等の各種制御信号、すなわちエンファシスのオン／オフを示す情報やステレオ／２カ国語、サンプリング周波数等を自動的に判別し、出力されるディジタルオーディオ信号に対してそれらチャネル数や各種制御信号と同じものを自動的に付加する例を挙げているが、出力されるディジタルオーディオ信号に対して付加されるチャネル数や各種制御信号を任意に変更する（手動による設定変更する）ことも可能である。
【００６６】
次に、上記図１に示したディジタル信号変換装置は、具体的には図４〜図８に示すような構成のシステムに適用可能である。
【００６７】
図４に示す第１の具体的構成は、例えばＤＶエンコーダ６１にて生成された非同期モードＤＶ信号を、図１の構成を有する信号変換装置６２にて同期モードＤＶ信号に変換し、ＤＶ信号記録装置６３にて記録媒体に記録するシステムである。すなわちこの図４において、ＤＶエンコーダ６１では、例えばＬ（左）、Ｒ（右）チャネルのアナログオーディオ信号とアナログビデオ信号とから、ＤＶフォーマットのディジタルオーディオ信号及びディジタルビデオ信号からなる非同期モードＤＶ信号を生成する。信号変換装置６２は、前記図１に示す構成を有し、上記ＤＶエンコーダ６１からの非同期モードＤＶ信号を同期モードＤＶ信号に変換する。ＤＶ信号記録装置６３は、上記信号変換装置６２から供給された同期モードＤＶ信号を、例えばビデオテープやディスク等に記録する。
【００６８】
図５に示す第２の具体的構成は、ＤＶ記録テープ再生装置６４にて例えばビデオテープから再生された非同期モードＤＶ信号を、図１の構成を有する信号変換装置６２にて同期モードＤＶ信号に変換し、ＤＶ信号記録装置６３にて記録媒体に記録するシステムである。すなわちこの図５において、ＤＶ記録テープ再生装置６４では、非同期モードＤＶ信号が記録されたビデオテープから当該非同期モードＤＶ信号を再生する。信号変換装置６２は、前記図１に示す構成を有し、上記ＤＶ記録テープ再生装置６４からの非同期モードＤＶ信号を同期モードＤＶ信号に変換する。ＤＶ信号記録装置６３は、上記信号変換装置６２から供給された同期モードＤＶ信号を、例えばビデオテープやディスク等に記録する。
【００６９】
図６に示す第３の具体的構成は、ＤＶ記録テープ再生部６６と図１に示した構成からなる信号変換部６７とを一体化した装置６５である。すなわちこの図６に示す装置６５では、装置内部に設けられたＤＶ記録テープ再生部６６が例えばビデオテープから再生した非同期モードＤＶ信号を、同じく装置内部の信号変換部６７にて同期モードＤＶ信号に変換し、外部に出力する。
【００７０】
図７に示す第４の具体的構成は、図１に示した構成からなる信号変換部６７とＤＶ信号記録部６９とを一体化した装置６８である。すなわちこの図７に示す装置６８において、装置内部に設けられた信号変換部６７には、外部から非同期モードＤＶ信号が供給され、当該信号変換部６７では、この非同期モードＤＶ信号を同期モードＤＶ信号に変換する。当該同期モードＤＶ信号は、同じく装置内部に設けられているＤＶ信号記録部６９にて例えばビデオテープやディスク等に記録される。
【００７１】
図８に示す第５の具体的構成は、ＤＶ記録テープ再生部６６と信号変換部６７とＤＶ信号記録部６９とを一体化した装置７０である。すなわちこの図８に示す装置７０において、装置内部に設けられたＤＶ記録テープ再生部６６が例えばビデオテープから再生した非同期モードＤＶ信号を、同じく装置内部の信号変換部６７にて同期モードＤＶ信号に変換する。当該信号変換部６７にて生成された同期モードＤＶ信号は、同じく装置内部に設けられているＤＶ信号記録部６９にて例えばビデオテープやディスク等に記録される。
【００７２】
上述したように、本実施の形態のディジタル信号変換装置は、ＤＶ信号記録再生装置と共に使用可能であり、したがって、例えば非同期モードＤＶ信号のオーディオ信号に対して任意の編集操作を施し、当該編集後のディジタルオーディオ信号をディジタルビデオ信号と共に記録媒体に記録するようなことを考えた場合においても、ディジタルビデオ信号とディジタルオーディオ信号を容易に同期させることができ、オーディオ信号のサンプル数とビデオ信号のフレームの区切りとを合わせることができるので、良好な編集が可能となる。なお、当該編集の一例としては、前述したように、ビデオテープ等の記録媒体に既に記録されているオーディオ信号のレベルを次第に絞っていくような編集、すなわち例えば先行ヘッドによってビデオテープから再生したオーディオ信号に対して次第にレベルを減少させるようなディジタル係数を乗じ、その後、ビデオ信号と多重化して主ヘッドによってビデオテープに記録し直すような編集などが考えられる。
【００７３】
【発明の効果】
以上の説明で明らかなように、本発明のディジタル信号変換装置においては、第１のディジタル信号に非同期の第２のディジタル信号から生成した第１のクロック信号を、レート変換の入力基準クロックとし、一方、レート変換の出力基準クロックは第１のディジタル信号の基準信号に基づいて生成しているので、第１のディジタル信号に非同期であった第２のディジタル信号を、当該第１のディジタル信号に同期させることができ、したがって、例えばＩＥＥＥ１３９４規格に準拠したＤＶフォーマットのように、ディジタルビデオ信号に対して非同期のディジタルオーディオ信号を、ディジタルビデオ信号に容易に同期させることが可能であり、音質劣化の防止と、装置構成の大型化及びコスト上昇を抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明実施の形態のディジタル信号変換装置の概略構成を示すブロック回路図である。
【図２】ｎi値の説明に用いる図である。
【図３】ｎo値の説明に用いる図である。
【図４】本実施の形態のディジタル信号変換装置が適用される第１の具体的構成例を示すブロック回路図である。
【図５】本実施の形態のディジタル信号変換装置が適用される第２の具体的構成例を示すブロック回路図である。
【図６】本実施の形態のディジタル信号変換装置が適用される第３の具体的構成例を示すブロック回路図である。
【図７】本実施の形態のディジタル信号変換装置が適用される第４の具体的構成例を示すブロック回路図である。
【図８】本実施の形態のディジタル信号変換装置が適用される第５の具体的構成例を示すブロック回路図である。
【図９】ＩＥＥＥ１３９４規格に準拠する信号フォーマットにおける１ビデオフレームのデータ構造の説明に用いる図である。
【図１０】ＩＥＥＥ１３９４規格に準拠する信号フォーマットにおけるパケット構造の説明に用いる図である。
【図１１】ＩＥＥＥ１３９４規格に準拠する信号フォーマットにおけるフレーム同期の説明に用いる図である。
【図１２】ＩＥＥＥ１３９４規格に準拠する信号フォーマットのディジタルビデオ信号及びディジタルオーディオ信号を記録再生するディジタルビデオレコーダの概略構成を示すブロック回路図である。
【図１３】ＩＥＥＥ１３９４規格に準拠するオーディオ信号のフォーマット説明に用いる図である。
【図１４】ＤＶフォーマットにおけるサンプリング周波数の違いによるモードの説明に用いる図である。
【図１５】ＤＶＣＡＭフォーマットにおけるサンプリング周波数の違いによるモードの説明に用いる図である。
【図１６】ＤＶＣＡＭフォーマットにおけるオーディオ信号のサンプリング周波数と水平ビデオ周波数の関係説明に用いる図である。
【図１７】オーディオ補助データ（コード情報）の説明に用いる図である。
【図１８】チャネルＣＨ１とチャネルＣＨ２のＡＦ ＳＩＺＥの説明に用いる図である。
【符号の説明】
３ 入力ビデオ信号処理回路、 ４ 出力ビデオ信号処理回路、 ５，６，５２ マルチプレクサ、 ８ マイクロコンピュータ、 １０ 入力クロック発生回路、 ２０ 出力クロック発生回路、 １１，２１ 位相比較器、 １２，２２ 積分回路、 １３，２３ 電圧制御発振器、 １４，１５，１６，２４，２５，２６，４２，４３，５３，５４ 分周器、 ３０ 入力ＣＨ１オーディオ信号処理回路、 ３１ 入力ＣＨ２オーディオ信号処理回路、 ３２ ＣＨ１サンプルレート変換回路、 ３３ ＣＨ２サンプルレート変換回路、 ３４ 出力ＣＨ１オーディオ信号処理回路、 ３５ 出力ＣＨ２オーディオ信号処理回路、 ４１ デインターリーブ回路、 ４４ ｎi読み取り・制御信号復調回路、 ５１ インターリーブ回路
【発明の属する技術分野】
本発明は、例えばいわゆるＩＥＥＥ１３９４規格のディジタルビデオ信号に非同期のディジタルオーディオ信号を、ディジタルビデオ信号に同期したディジタルオーディオ信号に変換するようなディジタル信号変換処理を行うディジタル信号変換装置に関する。
【０００２】
【従来の技術】
ディジタル信号の伝送規格としては、例えばＩＥＣ（International Electrotechnical Commission：国際電気技術標準機関）やＩＥＥＥ（Institute of Electrical and Electronics Engineers：米国電気電子技術者協会）による規格など、多数の規格が存在する。このなかで例えばＩＥＥＥ１３９４規格は、ディジタルビデオレコーダ同士の接続やディジタルビデオカメラとコンピュータとの間の接続といったマルチメディア用途に向くものとして注目されている。
【０００３】
上記ＩＥＥＥ１３９４規格について説明する。なお、以下の説明ではＩＥＥＥ１３９４規格を単に１３９４規格と呼ぶ。
【０００４】
１３９４規格では、２組のツイストペア線を用いて伝送が行われる。その伝送方法は、１方向の伝送にツイストペア線を２組とも使う、いわゆる半２重の通信である。この通信法には、ＤＳコーディングと呼ばれる通信方法が採用されており、これは、ツイストペア線の片側にデータを、他方にストローブと呼ばれる信号を送り、２つの信号の排他的論理和をとることで、受信側でクロックを再現するというものである。
【０００５】
１３９４規格のデータレートは、９８．３０４Ｍｂｐｓ（Ｓ１００）、１９６．６０８Ｍｂｐｓ（Ｓ２００）、３９３．２１６Ｍｂｐｓ（Ｓ４００）の３種類が定義されており、高速のレートに対応した機器はそれより遅いレートの機器をサポートしなければならない、いわゆる上位互換性が定められている。
【０００６】
各機器は、最大２６個までのポートを持つことが許されており、各機器のポートを接続することで最大６３台までの機器をネットワーク化することができる。１３９４規格では、その接続時にバスの初期化処理が行われ、複数の機器の接続を行うとツリー構造が自動的に内部にて構成される。その後、各機器のアドレスが自動的に割り振られる。
【０００７】
１３９４規格上では、１台の機器が送信した信号を他の機器が中継することで、ネットワーク内の全ての機器に同じ内容の信号を伝えることが可能である。そのため、無秩序な送受信を防止するため、各機器は送信を開始する前にバスの使用権を調停する必要がある。バスの使用権を得るためには、先ずバスが開放されるのを待ち、ツリー上の親機に対してバス使用権の要求信号を送る。そして、要求を受けた親機は、さらなる親機に信号を中継し、要求信号は最終的には最上位の親機であるルートにまで達する。ルートは、要求信号を受けると使用許可信号を返し、許可を受けた機器は通信を行うことが可能となる。但し、このとき複数の機器から同時に要求信号が出された場合には、１台にのみ許可信号が与えられ、他の要求は拒否される。
【０００８】
このように、１３９４規格上は、バスの使用権を奪い合いながら、複数の機器が１つのバスを時分割多重で使用しているといえる。しかし、ビデオ信号やオーディオ信号などのリアルタイム性を必要とするデータにおいては、一定時間間隔で通信が保証されなければ、データの欠落を起こす可能性がある。そこで、１３９４規格ではこのようなデータをアイソクロノス（Isochronous）と呼ばれる通信方式を使用して伝送する。すなわち、先のバス初期化の際に管理ノードが選ばれており、アイソクロノス通信で送信する機器は管理ノードから必要な帯域の割り当てを受ける。ルートは１２５μｓ毎にサイクルスタートパケットを送信し、帯域の割り当てを受けた機器はサイクルスタートパケットに続けてアイソクロノスパケットを送信する。このような処理を行うことで、帯域の割り当てを受けた機器は、１２５μｓ毎に必ず送信する機会を得ることが出来、データの欠落を防止することが可能になる。
【０００９】
１３９４規格のアイソクロノス通信を用いて、ディジタルビデオレコーダにてディジタルビデオ及びディジタルオーディオ信号を送る際の信号フォーマットを、以下の説明では例えばＡＶプロトコルと呼ぶことにする。この信号フォーマットでは、ビデオテープ上のビデオ信号（例えば圧縮されたビデオ信号）やオーディオ信号がＤＩＦブロックと呼ばれる８０バイトのブロックデータの集まりとして扱われる。
【００１０】
テレビジョン標準放送方式の５２５／６０システム（いわゆるＮＴＳＣ方式）の場合、１５０ＤＩＦブロックで１ＤＩＦシーケンスを構成しており、１０ＤＩＦシーケンスが１ビデオフレームとなっている。アイソクロノス通信では１２５μｓ毎に１パケットを伝送しているので、１パケット当たり２９．９７×１０×１５０×１２５×１０−６＝５．６１９ＤＩＦブロックを伝送すればよく、実際には端数を切り上げて６ＤＩＦブロックを１パケットとしている。結果、１ビデオフレーム分のデータは、図９に示すような２５０パケットにて伝送されることになる。
【００１１】
１つのアイソクロノスパケットの構造を図１０に示す。この図１０において、パケットの最初の３２ビットは、１３９４規格で規定されたパケットヘッダである。ヘッダＣＲＣの後からデータＣＲＣの前までにあるデータ部は１３９４規格ではデータフィールドとして定義されている部分であるが、この部分の先頭にオーディオ・ビデオ信号の情報であることを表すためのＣＩＰへと呼ばれるヘッダがこのＡＶプロトコルでは追加されている。
【００１２】
ＣＩＰヘッダのＳＹＴフィールドは、フレーム同期をかけるためのタイムスタンプである。ビデオ信号の通信ではフレーム同期信号を送る必要があり、そのため１３９４規格で規定されているサイクルタイムを用いたタイムスタンプをビデオフレームの先頭に送るようになっている。サイクルタイムは、１３９４規格の基本クロックである２４．５７６ＭＨｚを数えるカウンタで、ルートは自分のカウント値をサイクルスタートパケットに入れて送信している。そして、各ノードがそれを自分のサイクルタイムにコピーすることで、サイクルタイムの同期をとっている。
【００１３】
ビデオ信号を送信する場合、フレームの先頭におけるサイクルタイムの値に、通信の最大ディレイ量を加えた値をＳＹＴとしてＣＩＰヘッダに入れている。これにより、図１１に示すように、受信側でサイクルタイムと比較することで最大ディレイ分だけ遅れたフレーム同期信号を生成することが可能になる。
【００１４】
図１２には、上記１３９４規格のディジタルオーディオ・ビデオ信号を記録／再生及び外部との間で入出力するディジタルビデオレコーダの構成例を示す。
【００１５】
この図１２において、ビデオ入出力端子１００とオーディオ入出力端子１０１は、アナログビデオ信号とアナログオーディオ信号が入出力される端子である。
【００１６】
Ａ／Ｄ変換器，Ｄ／Ａ変換器１０２は、上記ビデオ入出力端子１００から入力されたアナログビデオ信号に対してはディジタル化を行い、逆にビデオ圧縮／伸長回路１０４から供給されるディジタルビデオ信号に対してはアナログ化を行う。また、Ａ／Ｄ変換器，Ｄ／Ａ変換器１０３は、上記オーディオ入出力端子１０１から入力されたアナログオーディオ信号に対してはディジタル化を行い、逆にオーディオインターリーブ／デインターリーブ回路１０５から供給されるディジタルオーディオ信号に対してはアナログ化を行う。
【００１７】
ビデオ圧縮／伸長回路１０４は、Ａ／Ｄ変換器１０２から入力されたディジタルビデオ信号に対しては圧縮処理を施し、逆にマルチプレクサ／デマルチプレクサ（ＭＰＸ／ＤＭＰＸ）１０６から供給される圧縮ディジタルビデオ信号に対しては伸長処理を施す。また、オーディオインターリーブ／デインターリーブ回路１０５は、Ａ／Ｄ変換器１０３から入力されたディジタルオーディオ信号に対してはインターリーブ処理を施し、逆にマルチプレクサ／デマルチプレクサ１０６から供給されるインターリーブが施されたディジタルオーディオ信号に対してはデインターリーブ処理を施す。
【００１８】
マルチプレクサ／デマルチプレクサ１０６は、ビデオ圧縮／伸長回路１０４からの圧縮ディジタルビデオ信号とオーディオインターリーブ／デインターリーブ回路１０５からのインターリーブされたディジタルオーディオ信号を多重化（マルチプレクス）し、逆に、多重化されたデータが供給されたときには当該多重化データから圧縮ディジタルビデオ信号とインターリーブされたディジタルオーディオ信号を分離（デマルチプレクス）する。
【００１９】
記録再生信号処理（ＦＥＣ）回路１０７は、上記多重化データに対して誤り訂正符号を付加した後に変調して記録信号を生成して磁気ヘッド１０８に送り、逆に磁気ヘッド１０８によって磁気テープから再生された再生信号に対しては復調を行った後に誤り訂正処理する。
【００２０】
ディジタルインターフェイスブロック１０９は、制御マイクロコンピュータ（マイコン）１１０の制御の元で、外部のコンピュータや他のディジタルビデオレコーダとの間で１３９４規格に準拠したインターフェイス用信号処理を行うブロックである。リンク（ＬＩＮＫ）回路１１１は、上記マルチプレクサ／デマルチプレクサ１０６或いは記録再生信号処理回路１０７から供給された多重化データに対して１３９４規格のリンクレイヤと前記ＡＶプロトコルの処理を行う。中継（ＰＨＹ）回路１１２は、バスの初期化や使用権の調停、他の機器の信号中継などを行う。制御マイクロコンピュータ１１０は、これらリンク回路１１１、中継回路１１２のコントロールとアイソクロノス通信の帯域取得、リミッテドマネージャとしてバスの管理などを行っている。
【００２１】
ここで、上記１３９４規格におけるディジタルビデオ信号及びディジタルオーディオ信号のフォーマットは、ＤＶフォーマットとも呼ばれているが、このＤＶフォーマットには、さらに後述するＤＶＣＡＭフォーマットも含まれている。
【００２２】
上記ＤＶＣＡＭフォーマットはＤＶフォーマットに含まれるため、基本的には同じ仕様となっているが、特にオーディオ信号に注目した場合、ＤＶフォーマットとＤＶＣＡＭフォーマットとの間には以下のような点が異なっている。
【００２３】
すなわち、上記１３９４規格におけるディジタルオーディオ信号の信号フォーマットは、図１３に示すように、同期信号が配されるシンクエリア、識別情報が配されるＩＤコードエリア、オーディオ補助データが配されるＡＡＵＸエリア、実際のディジタルオーディオ信号が配されるオーディオデータエリア、アウターパリティエリア、インナーパリティエリアからなるが、上記ＤＶフォーマットでは、上記オーディオデータエリアに配されるディジタルオーディオ信号として、図１４に示すように、テレビジョン標準放送方式の５２５／６０システム（ＮＴＳＣ方式）と６２５／５０システム（ＰＡＬ方式）のそれぞれについて、サンプリング周波数が４８ｋＨｚ、４４．１ｋＨｚ、３２ｋＨｚ、３２ｋＨｚの４チャネルの各モードが存在し、これら各モードのオーディオ信号はビデオ信号と非同期になっている。また、これら５２５／６０システムと６２５／５０システムの各モードにおいては、１フレーム当たりのサンプル数（バイト）の許容範囲が定められており、その許容範囲として約１％程度の誤差（すなわちサンプリング周波数の許容周波数偏差として約１％程度）が許されている。例えば、５２５／６０システムの３２ｋＨｚ４チャネルモードを例に挙げると、１フレーム当たりのサンプル数（バイト）として、最大で１０８０サンプル（３２４０バイト）、最小で１０５３サンプル（３１５９バイト）、平均で１０６７．７３サンプル（３２０３．２バイト）となされる。
【００２４】
これに対して、ＤＶＣＡＭフォーマットは、例えばディジタルビデオテープレコーダを内蔵したビデオカメラ等に使用されるフォーマットとして特に設けられているものであり、サンプリング周波数をロックし、図１５及び図１６に示すように、１フレーム内のオーディオサンプリング数をフレーム毎に固定にするとともに、各フレーム毎にそのサンプル数の情報を伝送するものである。すなわち、当該ＤＶＣＡＭフォーマットは、図１５に示すように、５２５／６０システムと６２５／５０システムのそれぞれについて、サンプリング周波数が４８ｋＨｚ、３２ｋＨｚの４チャネルの各モードが存在し、例えば、５２５／６０システムの４８ｋＨｚモードでは第１フレームが１６００サンプルで、第２〜第５フレームが１６０２サンプルとなる。以下同様に、５２５／６０システムの３２ｋＨｚ４チャネルモードでは第１フレームと第８フレームが１０６６サンプルで、第２〜第７と第９〜第１５フレームが１０６８サンプルとなり、６２５／５０システムの４８ｋＨｚモードでは全てのフレームが１９２０サンプルとなり、６２５／６０システムの３２ｋＨｚ４チャネルモードでは全てのフレームが１２８０サンプルとなる。また、当該ＤＶＣＡＭフォーマットでは、５２５／６０システムと６２５／５０システムの４８ｋＨｚと３２ｋＨｚの４チャネルの各モードにおいて、オーディオ信号のサンプリング周波数（ｆs）と水平ビデオ周波数（ｆH）の関係は、図１６に示すように固定、すなわち同期するようになされている。
【００２５】
なお、図１３に示したオーディオ信号フォーマットのオーディオ補助データ（ＡＡＵＸ）エリアには、図１７に示すように複数の補助データが規定されている。これらのデータは既に規格として知られているものであるため、当該補助データのうち、主要なもののみ簡単に説明する。図中のＡＦ ＳＩＺＥにて示すエリアには図１７に示すような１フレーム中のオーディオサンプル数（オーディオサンプルサイズ）の情報が配され、図中ＡＵＤＩＯ ＭＯＤＥにて示すエリアには前記モードを表す情報が配され、図中ＣＨＮにはチャネルを表す情報が、図中ＳＭＰにて示すエリアにはサンプリング周波数を表す情報が、図中ＥＦにて示すエリアには後述するエンファシス／ディエンファシス処理のためのエンファシスフラグが配され、さらに図中ＣＧＭＳにて示すエリアには著作権に関する情報が配される。また、５２５／６０システム及び６２５／５０システムの３２ｋＨｚと４４．１ｋＨｚ、４８ｋＨｚの各モードにおいて、チャネルＣＨ１とチャネルＣＨ２のＡＦ ＳＩＺＥの差は図１８に示す範囲を越えないことが規定されている。
【００２６】
【発明が解決しようとする課題】
上述したように、ＤＶフォーマットではディジタルオーディオ信号とディジタルビデオ信号が非同期であるのに対して、ＤＶＣＡＭフォーマットではディジタルオーディオ信号とディジタルビデオ信号が同期している。
【００２７】
ところで、上記ＤＶフォーマットやＤＶＣＡＭフォーマットのようなディジタルビデオ信号とディジタルオーディオ信号とからなる信号において、例えば特にディジタルオーディオ信号に対して任意の編集操作を施し、当該編集後のディジタルオーディオ信号をディジタルビデオ信号と共に記録媒体に記録するようなことを考えるとする。なお、当該編集の一例としては、ビデオテープ等の記録媒体に既に記録されているオーディオ信号のレベルを次第に絞っていくような編集、すなわち例えば先行ヘッドによってビデオテープから再生したオーディオ信号に対して次第にレベルを減少させるようなディジタル係数を乗じ、その後、ビデオ信号と多重化して主ヘッドによってビデオテープに記録し直すような編集などが考えられる。
【００２８】
このような編集操作の場合、上記ＤＶＣＡＭフォーマットのようにディジタルビデオ信号とディジタルオーディオ信号が同期していれば、当該オーディオ信号のサンプル数がビデオ信号のフレームの区切りと合うことになるので（すなわち同期している）、信号処理が容易で且つ回路規模も少なくて済むことになる。
【００２９】
これに対し、ＤＶフォーマットのようにディジタルビデオ信号とディジタルオーディオ信号が非同期である場合、すなわち当該オーディオ信号のサンプル数がビデオ信号のフレームの区切りに対し、多数の場合の数（図１４の最大から最小の各場合）となり、上述したような編集操作をするためには、多数の場合の数の信号処理が必要となり、回路規模が多大となってしまう。
【００３０】
ここで、ディジタルビデオ信号に対して非同期のディジタルオーディオ信号を編集する場合、その最も簡単な実現手法としては、当該ディジタルオーディオ信号を一旦アナログオーディオ信号に変換し、さらにこのアナログオーディオ信号を、上記ＤＶＣＡＭフォーマットのようにディジタルビデオ信号に同期したディジタルオーディオ信号に再変換し、その後ディジタルビデオ信号と多重化するような手法が考えられる。
【００３１】
しかし、上述のようにディジタルオーディオ信号を一旦アナログオーディオ信号に変換し、再度ディジタルオーディオ信号に変換し直すようなことを行うと、以下のような問題が発生する。
【００３２】
すなわち、ディジタル／アナログ変換器やアナログ／ディジタル変換器の特性差により、歪みやノイズ、周波数特性の劣化などが発生し、また、再量子化を行うため、量子化歪みが発生してしまう。このようなノイズ、周波数特性の劣化、歪みが発生すると、音質が劣化してしまう。
【００３３】
また、ディジタル／アナログ変換器、アナログ／ディジタル変換器において、総合変換感度が大きすぎると、例えば最大レベル（及び最大レベル付近の大レベル）の信号では過負荷歪みが発生してしまう。逆に、変換感度が小さいと、再量子化の際の量子化ノイズが増加すると共に、信号レベルの低下が生じてしまう。したがって、これらディジタル／アナログ変換、アナログ／ディジタル変換の際には、正確なレベル調整が必要になり、特にチャネル数が多いような場合には各チャネル毎に正確なレベル調整が必要になってしまう。このような調整のための構成を設けることは、装置のコスト上昇を招く。
【００３４】
そこで、本発明はこのような状況に鑑みてなされたものであり、例えばＩＥＥＥ１３９４規格に準拠したＤＶフォーマットのように、ディジタルビデオ信号に対して非同期のディジタルオーディオ信号を、ディジタルビデオ信号に容易に同期させることを可能とし、音質劣化の防止と、装置構成の大型化及びコスト上昇を抑えることを可能にするディジタル信号変換装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明のディジタル信号変換装置は、第１のディジタル信号に非同期の第２のディジタル信号から第１のクロック信号を生成する第１のクロック信号生成手段と、上記第１のディジタル信号に非同期の第２のディジタル信号から、上記第１のディジタル信号のフレーム毎の上記第２のディジタル信号のサンプル数情報を取り出すサンプル数取り出し手段と、上記第１のディジタル信号の基準信号に基づいて第２のクロック信号を生成する第２のクロック信号生成手段と、上記第１のディジタル信号に非同期の第２のディジタル信号に対し、上記第１のクロック信号に基づく第１の信号処理を施す第１の信号処理手段と、上記第１のクロック信号を入力基準クロックとし、上記第２のクロック信号を出力基準クロックとして、上記サンプル数情報を用いて上記第１の信号処理後の第２のディジタル信号にレート変換を施すレート変換手段と、上記レート変換後の第２のディジタル信号に対し、上記第２のクロック信号に基づく第２の信号処理を施す第２の信号処理手段とを有し、上記第２のディジタル信号は複数チャネルからなり、上記第１の信号処理手段とレート変換手段と第２の信号処理手段を、上記複数チャネルに対応して複数設け、上記第２のディジタル信号の各チャネル毎の上記サンプル数情報を取り出し、対応するチャネルのレート変換手段に送ってレート変換を施すことにより、上述の課題を解決する。
【００３６】
すなわち、本発明によれば、第１のディジタル信号に非同期の第２のディジタル信号から生成した第１のクロック信号を、レート変換の入力基準クロックとし、一方、レート変換の出力基準クロックは第１のディジタル信号の基準信号に基づいて生成しているので、第１のディジタル信号に非同期であった第２のディジタル信号を、当該第１のディジタル信号に同期させることができる。
【００３７】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について、図面を参照しながら説明する。
【００３８】
本発明のディジタル信号変換装置の一実施の形態の概略構成を図１に示す。
【００３９】
この実施の形態のディジタル信号変換装置は、ＤＶフォーマットのディジタルビデオ信号とディジタルオーディオ信号とが非同期となっているＤＶ信号（以下、非同期モードＤＶ信号と呼ぶ）が供給され、当該非同期モードＤＶ信号のディジタルビデオ信号とディジタルオーディオ信号を同期したＤＶ信号（以下、同期モードＤＶ信号と呼ぶ）に変換して出力するものである。
【００４０】
この図１において、入力端子１には、ディジタルビデオ信号とディジタルオーディオ信号が非同期となっている上記非同期モードＤＶ信号が、例えば外部から入力される。また、端子２には前記５２５／６０システム（ＮＴＳＣ方式）の場合は２９．９７Ｈｚ、前記６２５／５０システム（ＰＡＬ方式）の場合は２５Ｈｚとなるフレーム基準信号（ビデオ信号のフレーム基準信号）が供給される。
【００４１】
上記非同期モードＤＶ信号は、入力ビデオ信号処理回路３と、入力ＣＨ１オーディオ信号処理回路３０と、入力ＣＨ２オーディオ信号処理回路３１とに送られる。なお、上記入力ＣＨ１オーディオ信号処理回路３０と入力ＣＨ２オーディオ信号処理回路３１は略々同じ構成を有しているため、図１の例では入力ＣＨ２オーディオ信号処理回路３１の内部構成を省略している。
【００４２】
上記入力ビデオ信号処理回路３は、上記フレーム基準信号に基づいて、上記非同期モードＤＶ信号に含まれる圧縮及びシャッフリングされているビデオ信号をデシャッフリングすると共に伸張する。このデシャッフリング及び伸張されたビデオ信号は、出力ビデオ信号処理回路４に送られる。出力ビデオ信号処理回路４では、上記入力ビデオ信号処理回路３からのビデオ信号を圧縮すると共にシャッフリングする。この圧縮及びシャッフリングされたビデオ信号は、マルチプレクサ（ＭＰＸ）５に送られる。
【００４３】
一方、上記入力ＣＨ１オーディオ信号処理回路３０及び入力ＣＨ２オーディオ信号処理回路３１に供給された非同期モードＤＶ信号は、それぞれ内部のデインターリーブ回路４１とｎi読み取り・制御信号復調回路４４に入力される。
【００４４】
上記デインターリーブ回路４１では、上記非同期モードＤＶ信号においてディジタルビデオ信号と多重化されている前記図１３に示したディジタルオーディオ信号を分離し、当該分離したディジタルオーディオ信号に対してデインターリーブ処理や誤り訂正処理等を施し、またオーディオ信号にデータ欠落等のエラーが存在した時に、必要に応じて例えばラグランジェの多項式による高次のディジタル補間を行うものである。当該入力ＣＨ１オーディオ信号処理回路３０のデインターリーブ回路４１にてデインターリーブ処理されたディジタルオーディオ信号（以下、ディジタルオーディオ信号ＤＡＴＡiと呼ぶ）は、ＣＨ１サンプルレート変換回路３２に送られ、入力ＣＨ２オーディオ信号処理回路３１内のデインターリーブ回路４１から出力されたオーディオ信号ＤＡＴＡiは、ＣＨ２サンプルレート変換回路３３に送られる。
【００４５】
ｎi読み取り・制御信号復調回路４４では、前記図１３のオーディオ信号に付加されている前記図１７に示したような各種コード情報を復調し、マイクロコンピュータ（マイコン）８に送ると共に、図２に示すようなｎi値を上記非同期モードＤＶ信号から読み取り、当該読み取ったｎi値を分周器８に送る。ここで、上記ｎi値は、前記サンプリング周波数の各モードのサンプル数に対応した値であり、図２に示すように、５２５／６０システム（ＮＴＳＣ方式）の４８ｋＨｚモードでは最大１６２０の値、最小１５８０の値となり、４４．１ｋＨｚモードでは最大１４８９の値、最小１４５２の値となり、３２ｋＨｚモードでは最大１０８０の値、最小１０５３の値となるものである。また、６２５／５０システム（ＰＡＬ方式）の４８ｋＨｚモードでは最大１９４４の値、最小１８９６の値となり、４４．１ｋＨｚモードでは最大１７８６の値、最小１７４２の値となり、３２ｋＨｚモードでは最大１２９６の値、最小１２６４の値となるものである。
【００４６】
マイクロコンピュータ８では、入力ＣＨ１オーディオ信号処理回路３０及び入力ＣＨ２オーディオ信号処理回路３１のｎi読み取り・制御信号復調回路４４から供給された、上記図１７に示したような各種コード情報を、後述する出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５にそれぞれ送る。
【００４７】
また、上記ＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３は、同じ構成からなるものであり、それぞれが後述する入力クロック発生回路１０にて発生される入力動作基準クロックと、入力ＣＨ１オーディオ信号処理回路３０にて後述するように生成される入力ビットクロックＢＣＫi及び入力サンプリングクロックＬＲＣＫiとに基づいて動作する入力レート変換部３２i，３３iを有すると共に、後述する出力クロック発生回路２０にて発生される出力動作基準クロックと、出力ＣＨ２オーディオ信号処理回路３４にて後述するように生成される出力ビットクロックＢＣＫo及び出力サンプリングクロックＬＲＣＫoとに基づいて動作する出力レート変換部３２o，３３oを有するものである。
【００４８】
これらＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３は、それら入力動作基準クロック及び出力基準動作クロックと、入力ビットクロックＢＣＫi及び入力サンプリングクロックＬＲＣＫiと、出力ビットクロックＢＣＫo及び出力サンプリングクロックＬＲＣＫoとに基づいて、上記入力ＣＨ１オーディオ信号処理回路３０と入力ＣＨ２オーディオ信号処理回路３１からのディジタルオーディオ信号ＤＡＴＡiをそれぞれサンプリングレート変換することにより、上記非同期モードＤＶ信号のディジタルオーディオ信号を、ディジタルビデオ信号に同期したディジタルオーディオ信号に変換する。
【００４９】
上記ＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３におけるサンプルレート変換処理によって、ディジタルビデオ信号に同期するようになされたディジタルオーディオ信号ＤＡＴＡoは、それぞれ対応する出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５のインターリーブ回路５１に送られる。なお、上記出力ＣＨ１オーディオ信号処理回路３４と出力ＣＨ２オーディオ信号処理回路３５は略々同じ構成を有しているため、図１の例では出力ＣＨ２オーディオ信号処理回路３５の内部構成を省略している。
【００５０】
これら出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５では、それぞれ供給されたディジタルオーディオ信号ＤＡＴＡoから、ＤＶフォーマットのディジタルオーディオ信号を再構成し、マルチプレクサ（ＭＰＸ）５２に送る。当該マルチプレクサ５２では、上記再構成されたディジタルオーディオ信号に前記マイクロコンピュータ８から供給されたコード情報を多重化して出力する。上記出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５から出力されたディジタルオーディオ信号は、マルチプレクサ（ＭＰＸ）７にて多重化され、前記マルチプレクサ５に送られる。
【００５１】
このマルチプレクサ５では、上記出力ビデオ信号処理回路４からの圧縮及びシャッフリングされたディジタルビデオ信号と、上記マルチプレクサ７からのディジタルオーディオ信号とを多重化する。このマルチプレクサ５での多重化により生成された同期モードＤＶ信号は、出力端子６から出力されることになる。
【００５２】
上述した経路はディジタルビデオ信号及びディジタルオーディオオ信号の主経路であり、以下に、上記非同期モードＤＶ信号のディジタルビデオ信号とディジタルオーディオ信号を同期させるための経路及び構成について説明する。
【００５３】
前記端子２に供給されたフレーム基準信号は、入力ＣＨ１オーディオ信号処理回路３０及び入力ＣＨ２オーディオ信号処理回路３１内のデインターリーブ回路４１と、ビデオ信号処理回路３及び４と、入力クロック発生回路１０及び出力クロック発生回路２０とに送られる。
【００５４】
上記入力クロック発生回路１０は、上記フレーム基準信号が一方の入力端子に入力される位相比較器１１、積分回路１２及び電圧制御発振器１３、分周器１４，１５，１６を主要構成要素として有するＰＬＬ（Phase-Locked Loop）回路であり、上記電圧制御発振器１３にて入力クロック信号を生成する。この入力クロック信号は、ＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に入力動作基準クロックとして供給されると共に、分周器１４及び分周器１５に送られる。
【００５５】
上記分周器１４では、入力クロック信号を１／２に分周し、当該１／２分周クロックを入力ＣＨ１オーディオ信号処理回路３０及び入力ＣＨ２オーディオ信号処理回路３１に送る。また、上記分周器１５では、入力クロック信号を１／５１２に分周し、当該１／５１２分周クロックを分周器１６に送る。
【００５６】
当分周器１６には、上記入力ＣＨ１オーディオ信号処理回路３０の前記ｎi読み取り・制御信号復調回路４４にてＤＶ信号から読み取られたｎi値が供給され、上記分周器１５からの１／５１２分周クロックをさらに１／ｎiに分周する。この分周器１６からの１／ｎi分周クロックは上記位相比較器１１の他方の入力端子に送られる。
【００５７】
上記分周器１４から入力ＣＨ１オーディオ信号処理回路３０へ送られた１／２分周クロックは、当該入力ＣＨ１オーディオ信号処理回路３０内の分周器４２に送られる。この分周器４２では、上記分周器１４からの１／２分周クロックをさらに１／４分周して入力ビットクロックＢＣＫiを生成する。この入力ビットクロックＢＣＫiは、当該入力ＣＨ１オーディオ信号処理回路３０内の分周器４３及びデインターリーブ回路４１に送られると共に、入力ＣＨ２オーディオ信号処理回路３１とＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に送られる。
【００５８】
上記入力ＣＨ１オーディオ信号処理回路３０内の分周器４３では、上記分周器４２からの入力ビットクロックＢＣＫiをさらに１／６４分周して入力サンプリングクロックＬＲＣＫiを生成する。この入力サンプリングクロックＬＲＣＫiは、デインターリーブ回路４１に送られると共に、入力ＣＨ２オーディオ信号処理回路３１とＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に送られる。
【００５９】
一方、上記出力クロック発生回路２０は、上記フレーム基準信号が一方の入力端子に入力される位相比較器２１、積分回路２２及び電圧制御発振器２３、分周器２４，２５，２６を主要構成要素として有するＰＬＬ（Phase-Locked Loop）回路であり、上記電圧制御発振器２３にて出力クロック信号を生成する。この出力クロック信号は、ＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に出力動作基準クロックとして供給されると共に、分周器２４及び分周器２５に送られる。
【００６０】
上記分周器２４では、出力クロック信号を１／２に分周し、当該１／２分周クロックを、出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５に送る。また、上記分周器２５では、入力クロック信号を１／５１２に分周し、当該１／５１２分周クロックを分周器２６に送る。
【００６１】
当該分周器２６には、上記フレーム基準信号がｎo値として供給され、上記分周器２５からの１／５１２分周クロックをさらに１／ｎoに分周する。すなわち当該ｎo値は、フレーム基準信号に対応してサンプリング周波数の各モード毎に決定されるサンプル数の値であり、図３に示すように、５２５／６０システム（ＮＴＳＣ方式）の４８ｋＨｚモードでは１６０１．６の値となり、３２ｋＨｚモードでは１０６７．７３３の値となるものである。また、６２５／５０システム（ＰＡＬ方式）の４８ｋＨｚモードでは１９２０の値となり、３２ｋＨｚモードでは１２８０の値となるものである。上記分周器２６からの１／ｎo分周クロックは、上記フレーム基準信号が一方の入力端子に供給されれている上記位相比較器２１の他方の入力端子に送られる。
【００６２】
上記分周器２４から出力ＣＨ１オーディオ信号処理回路３４へ送られた１／２分周クロックは、当該出力ＣＨ１オーディオ信号処理回路３４内の分周器５３に送られる。この分周器５３では、上記分周器２４からの１／２分周クロックをさらに１／４分周した出力ビットクロックＢＣＫoを生成する。この出力ビットクロックＢＣＫoは、当該出力ＣＨ１オーディオ信号処理回路３４内の分周器５４及びインターリーブ回路５１に送られると共に、出力ＣＨ２オーディオ信号処理回路３５とＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に送られる。
【００６３】
上記出力ＣＨ１オーディオ信号処理回路３４内の分周器５４では、上記分周器５３からの出力ビットクロックＢＣＫoをさらに１／６４分周して出力サンプリングクロックＬＲＣＫoを生成する。この出力サンプリングクロックＬＲＣＫoは、インターリーブ回路５１に送られると共に、出力ＣＨ２オーディオ信号処理回路３５とＣＨ１サンプルレート変換回路３２及びＣＨ２サンプルレート変換回路３３に送られる。
【００６４】
上述したように、本実施の形態のディジタル信号変換装置においては、入力ＣＨ１オーディオ信号処理回路３０及び入力ＣＨ２オーディオ信号処理回路３１と、ＣＨ１サンプルレート変換回路３２の入力レート変換部３２i及びＣＨ２サンプルレート変換回路３３の入力レート変換部３３iとが、入力クロック発生回路１０から発生した入力クロックに基づいて動作し、一方、出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２オーディオ信号処理回路３５と、ＣＨ１サンプルレート変換回路３２の出力レート変換部３２o及びＣＨ２サンプルレート変換回路３３の出力レート変換部３３oとが、出力クロック発生回路２０にてフレーム基準信号から生成した出力クロックに基づいて動作することにより、容易かつ装置構成の大型化及びコスト上昇を抑えた状態で、非同期モードＤＶ信号を同期モードＤＶ信号に変換することができる。また、非同期モードＤＶ信号から同期モードＤＶ信号への変換に、ディジタル／アナログ変換やアナログ／ディジタル変換を伴わないため、歪み、ノイズが発生せず、周波数特性の影響等も無く、音質劣化が発生することは殆ど無い。さらに、オーディオ信号のレベル変化、レベルバラツキ等の悪影響も無い。
【００６５】
上述した実施の形態では、入力されたディジタルオーディオ信号のチャネル数や当該オーディオ信号に付属するオーディオモード等の各種制御信号、すなわちエンファシスのオン／オフを示す情報やステレオ／２カ国語、サンプリング周波数等を自動的に判別し、出力されるディジタルオーディオ信号に対してそれらチャネル数や各種制御信号と同じものを自動的に付加する例を挙げているが、出力されるディジタルオーディオ信号に対して付加されるチャネル数や各種制御信号を任意に変更する（手動による設定変更する）ことも可能である。
【００６６】
次に、上記図１に示したディジタル信号変換装置は、具体的には図４〜図８に示すような構成のシステムに適用可能である。
【００６７】
図４に示す第１の具体的構成は、例えばＤＶエンコーダ６１にて生成された非同期モードＤＶ信号を、図１の構成を有する信号変換装置６２にて同期モードＤＶ信号に変換し、ＤＶ信号記録装置６３にて記録媒体に記録するシステムである。すなわちこの図４において、ＤＶエンコーダ６１では、例えばＬ（左）、Ｒ（右）チャネルのアナログオーディオ信号とアナログビデオ信号とから、ＤＶフォーマットのディジタルオーディオ信号及びディジタルビデオ信号からなる非同期モードＤＶ信号を生成する。信号変換装置６２は、前記図１に示す構成を有し、上記ＤＶエンコーダ６１からの非同期モードＤＶ信号を同期モードＤＶ信号に変換する。ＤＶ信号記録装置６３は、上記信号変換装置６２から供給された同期モードＤＶ信号を、例えばビデオテープやディスク等に記録する。
【００６８】
図５に示す第２の具体的構成は、ＤＶ記録テープ再生装置６４にて例えばビデオテープから再生された非同期モードＤＶ信号を、図１の構成を有する信号変換装置６２にて同期モードＤＶ信号に変換し、ＤＶ信号記録装置６３にて記録媒体に記録するシステムである。すなわちこの図５において、ＤＶ記録テープ再生装置６４では、非同期モードＤＶ信号が記録されたビデオテープから当該非同期モードＤＶ信号を再生する。信号変換装置６２は、前記図１に示す構成を有し、上記ＤＶ記録テープ再生装置６４からの非同期モードＤＶ信号を同期モードＤＶ信号に変換する。ＤＶ信号記録装置６３は、上記信号変換装置６２から供給された同期モードＤＶ信号を、例えばビデオテープやディスク等に記録する。
【００６９】
図６に示す第３の具体的構成は、ＤＶ記録テープ再生部６６と図１に示した構成からなる信号変換部６７とを一体化した装置６５である。すなわちこの図６に示す装置６５では、装置内部に設けられたＤＶ記録テープ再生部６６が例えばビデオテープから再生した非同期モードＤＶ信号を、同じく装置内部の信号変換部６７にて同期モードＤＶ信号に変換し、外部に出力する。
【００７０】
図７に示す第４の具体的構成は、図１に示した構成からなる信号変換部６７とＤＶ信号記録部６９とを一体化した装置６８である。すなわちこの図７に示す装置６８において、装置内部に設けられた信号変換部６７には、外部から非同期モードＤＶ信号が供給され、当該信号変換部６７では、この非同期モードＤＶ信号を同期モードＤＶ信号に変換する。当該同期モードＤＶ信号は、同じく装置内部に設けられているＤＶ信号記録部６９にて例えばビデオテープやディスク等に記録される。
【００７１】
図８に示す第５の具体的構成は、ＤＶ記録テープ再生部６６と信号変換部６７とＤＶ信号記録部６９とを一体化した装置７０である。すなわちこの図８に示す装置７０において、装置内部に設けられたＤＶ記録テープ再生部６６が例えばビデオテープから再生した非同期モードＤＶ信号を、同じく装置内部の信号変換部６７にて同期モードＤＶ信号に変換する。当該信号変換部６７にて生成された同期モードＤＶ信号は、同じく装置内部に設けられているＤＶ信号記録部６９にて例えばビデオテープやディスク等に記録される。
【００７２】
上述したように、本実施の形態のディジタル信号変換装置は、ＤＶ信号記録再生装置と共に使用可能であり、したがって、例えば非同期モードＤＶ信号のオーディオ信号に対して任意の編集操作を施し、当該編集後のディジタルオーディオ信号をディジタルビデオ信号と共に記録媒体に記録するようなことを考えた場合においても、ディジタルビデオ信号とディジタルオーディオ信号を容易に同期させることができ、オーディオ信号のサンプル数とビデオ信号のフレームの区切りとを合わせることができるので、良好な編集が可能となる。なお、当該編集の一例としては、前述したように、ビデオテープ等の記録媒体に既に記録されているオーディオ信号のレベルを次第に絞っていくような編集、すなわち例えば先行ヘッドによってビデオテープから再生したオーディオ信号に対して次第にレベルを減少させるようなディジタル係数を乗じ、その後、ビデオ信号と多重化して主ヘッドによってビデオテープに記録し直すような編集などが考えられる。
【００７３】
【発明の効果】
以上の説明で明らかなように、本発明のディジタル信号変換装置においては、第１のディジタル信号に非同期の第２のディジタル信号から生成した第１のクロック信号を、レート変換の入力基準クロックとし、一方、レート変換の出力基準クロックは第１のディジタル信号の基準信号に基づいて生成しているので、第１のディジタル信号に非同期であった第２のディジタル信号を、当該第１のディジタル信号に同期させることができ、したがって、例えばＩＥＥＥ１３９４規格に準拠したＤＶフォーマットのように、ディジタルビデオ信号に対して非同期のディジタルオーディオ信号を、ディジタルビデオ信号に容易に同期させることが可能であり、音質劣化の防止と、装置構成の大型化及びコスト上昇を抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明実施の形態のディジタル信号変換装置の概略構成を示すブロック回路図である。
【図２】ｎi値の説明に用いる図である。
【図３】ｎo値の説明に用いる図である。
【図４】本実施の形態のディジタル信号変換装置が適用される第１の具体的構成例を示すブロック回路図である。
【図５】本実施の形態のディジタル信号変換装置が適用される第２の具体的構成例を示すブロック回路図である。
【図６】本実施の形態のディジタル信号変換装置が適用される第３の具体的構成例を示すブロック回路図である。
【図７】本実施の形態のディジタル信号変換装置が適用される第４の具体的構成例を示すブロック回路図である。
【図８】本実施の形態のディジタル信号変換装置が適用される第５の具体的構成例を示すブロック回路図である。
【図９】ＩＥＥＥ１３９４規格に準拠する信号フォーマットにおける１ビデオフレームのデータ構造の説明に用いる図である。
【図１０】ＩＥＥＥ１３９４規格に準拠する信号フォーマットにおけるパケット構造の説明に用いる図である。
【図１１】ＩＥＥＥ１３９４規格に準拠する信号フォーマットにおけるフレーム同期の説明に用いる図である。
【図１２】ＩＥＥＥ１３９４規格に準拠する信号フォーマットのディジタルビデオ信号及びディジタルオーディオ信号を記録再生するディジタルビデオレコーダの概略構成を示すブロック回路図である。
【図１３】ＩＥＥＥ１３９４規格に準拠するオーディオ信号のフォーマット説明に用いる図である。
【図１４】ＤＶフォーマットにおけるサンプリング周波数の違いによるモードの説明に用いる図である。
【図１５】ＤＶＣＡＭフォーマットにおけるサンプリング周波数の違いによるモードの説明に用いる図である。
【図１６】ＤＶＣＡＭフォーマットにおけるオーディオ信号のサンプリング周波数と水平ビデオ周波数の関係説明に用いる図である。
【図１７】オーディオ補助データ（コード情報）の説明に用いる図である。
【図１８】チャネルＣＨ１とチャネルＣＨ２のＡＦ ＳＩＺＥの説明に用いる図である。
【符号の説明】
３ 入力ビデオ信号処理回路、 ４ 出力ビデオ信号処理回路、 ５，６，５２ マルチプレクサ、 ８ マイクロコンピュータ、 １０ 入力クロック発生回路、 ２０ 出力クロック発生回路、 １１，２１ 位相比較器、 １２，２２ 積分回路、 １３，２３ 電圧制御発振器、 １４，１５，１６，２４，２５，２６，４２，４３，５３，５４ 分周器、 ３０ 入力ＣＨ１オーディオ信号処理回路、 ３１ 入力ＣＨ２オーディオ信号処理回路、 ３２ ＣＨ１サンプルレート変換回路、 ３３ ＣＨ２サンプルレート変換回路、 ３４ 出力ＣＨ１オーディオ信号処理回路、 ３５ 出力ＣＨ２オーディオ信号処理回路、 ４１ デインターリーブ回路、 ４４ ｎi読み取り・制御信号復調回路、 ５１ インターリーブ回路
Claims (5)
- 第１のディジタル信号に非同期の第２のディジタル信号から第１のクロック信号を生成する第１のクロック信号生成手段と、
上記第１のディジタル信号に非同期の第２のディジタル信号から、上記第１のディジタル信号のフレーム毎の上記第２のディジタル信号のサンプル数情報を取り出すサンプル数取り出し手段と、
上記第１のディジタル信号の基準信号に基づいて第２のクロック信号を生成する第２のクロック信号生成手段と、
上記第１のディジタル信号に非同期の第２のディジタル信号に対し、上記第１のクロック信号に基づく第１の信号処理を施す第１の信号処理手段と、
上記第１のクロック信号を入力基準クロックとし、上記第２のクロック信号を出力基準クロックとして、上記サンプル数情報を用いて上記第１の信号処理後の第２のディジタル信号にレート変換を施すレート変換手段と、
上記レート変換後の第２のディジタル信号に対し、上記第２のクロック信号に基づく第２の信号処理を施す第２の信号処理手段とを有し、
上記第２のディジタル信号は複数チャネルからなり、
上記第１の信号処理手段とレート変換手段と第２の信号処理手段を、上記複数チャネルに対応して複数設け、
上記第２のディジタル信号の各チャネル毎の上記サンプル数情報を取り出し、対応するチャネルのレート変換手段に送ってレート変換を施すことを特徴とするディジタル信号変換装置。 - 上記第１のディジタル信号と上記第２の信号処理後の第２のディジタル信号とを多重化する多重化手段を設ける
ことを特徴とする請求項１記載のディジタル信号変換装置。 - 上記第１の信号処理手段は、インターリーブされている第２のディジタル信号をデインターリーブするデインターリーブ手段を少なくとも有し、
上記第２の信号処理手段は、デインターリーブされて上記レート変換された第２のディジタル信号をインターリーブするインターリーブ手段を少なくとも有する
ことを特徴とする請求項１記載のディジタル信号変換装置。 - 上記第２の信号処理手段は、上記チャネル数を変更するチャネル数変更手段を含む
ことを特徴とする請求項１記載のディジタル信号変換装置。 - 上記第１のディジタル信号及び第２のディジタル信号は、ＩＥＥＥ１３９４規格に準拠したディジタルビデオ信号及びディジタルオーディオ信号である
ことを特徴とする請求項１記載のディジタル信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12491698A JP4240572B2 (ja) | 1998-05-07 | 1998-05-07 | ディジタル信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12491698A JP4240572B2 (ja) | 1998-05-07 | 1998-05-07 | ディジタル信号変換装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004264454A Division JP4306570B2 (ja) | 2004-09-10 | 2004-09-10 | 信号処理装置及び信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317916A JPH11317916A (ja) | 1999-11-16 |
| JP4240572B2 true JP4240572B2 (ja) | 2009-03-18 |
Family
ID=14897310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12491698A Expired - Fee Related JP4240572B2 (ja) | 1998-05-07 | 1998-05-07 | ディジタル信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4240572B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI282691B (en) * | 2001-03-23 | 2007-06-11 | Matsushita Electric Ind Co Ltd | Data-transmission method, data-transmission device, data-reception method and data reception device |
| JP2004023187A (ja) * | 2002-06-12 | 2004-01-22 | Matsushita Electric Ind Co Ltd | データ送信装置、データ受信装置 |
| US8441576B2 (en) | 2006-11-07 | 2013-05-14 | Sony Corporation | Receiving device, delay-information transmitting method in receiving device, audio output device, and delay-control method in audio output device |
-
1998
- 1998-05-07 JP JP12491698A patent/JP4240572B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11317916A (ja) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172989B1 (en) | Transmitting apparatus and method, receiving apparatus and method | |
| US5781599A (en) | Packet receiving device | |
| JP5102784B2 (ja) | イーサネット符号化違反でもって仕切られたフレーム及びパケット構造を用いてイーサネット伝送線上で異なる種類のパケット化ストリーミングデータを転送するシステム及び方法 | |
| US6034732A (en) | Digital broadcast receiving terminal apparatus | |
| JP3329076B2 (ja) | ディジタル信号伝送方法、ディジタル信号伝送装置、ディジタル信号受信方法及びディジタル信号受信装置 | |
| US6055247A (en) | Data transmission method, data transmission apparatus and data transmission system | |
| US7298959B1 (en) | Method and apparatus for storing MPEG-2 transport streams using a conventional digital video recorder | |
| JP2003500948A (ja) | 情報信号のパケット化されたストリームをタイムスタンプを持つ情報信号のストリームへ及びその逆へ変換する方法 | |
| US5721738A (en) | Data transmission method, system, and apparatus | |
| US6282205B1 (en) | Digital audio-video network system | |
| US6798756B1 (en) | Data transmission system and method, and data receiving method and device | |
| JP3834825B2 (ja) | データ処理システム | |
| JP4240572B2 (ja) | ディジタル信号変換装置 | |
| JP4306570B2 (ja) | 信号処理装置及び信号処理方法 | |
| US6763037B1 (en) | Transmitting apparatus and method, receiving apparatus and method | |
| JP3578156B2 (ja) | パケット受信装置 | |
| JPH08340350A (ja) | データ伝送システム | |
| JPH11234363A (ja) | ディジタル信号変換装置 | |
| JPH11103328A (ja) | ディジタル信号変換装置 | |
| JPH098810A (ja) | ワード幅変換装置 | |
| JPH09130643A (ja) | データ伝送システム | |
| JP2002058000A (ja) | データ伝送方法及びデータ伝送装置 | |
| JPH0936866A (ja) | データ伝送システムおよびデータ伝送方法 | |
| JPH08335941A (ja) | データ伝送システム | |
| JPH098811A (ja) | ワード幅変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |