JPH11317916A - ディジタル信号変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 ビデオ信号に非同期のディジタルオーディオ
信号を、ビデオ信号に容易に同期させ、音質劣化の防止
と、装置構成の大型化及びコスト上昇を抑える。 【解決手段】 ビデオ信号に非同期のオーディオ信号か
ら入力クロック信号を生成する入力クロック発生回路１
０と、フレーム基準信号に基づいて出力クロック信号を
生成する出力クロック信号発生回路２０と、オーディオ
信号に対し入力クロック信号に基づくデインターリーブ
処理を施す入力ＣＨ１，ＣＨ２オーディオ信号処理回路
３０，３１と、入力クロック信号を入力基準クロックと
し出力クロックを出力基準クロックとするサンプルレー
ト変換回路３２，３３と、レート変換後のオーディオ信
号に対し、出力クロック信号に基づくインターリーブ処
理等を施す出力ＣＨ１，ＣＨ２オーディオ信号処理回路
３４，３５とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばいわゆるＩ
ＥＥＥ１３９４規格のディジタルビデオ信号に非同期の
ディジタルオーディオ信号を、ディジタルビデオ信号に
同期したディジタルオーディオ信号に変換するようなデ
ィジタル信号変換処理を行うディジタル信号変換装置に
関する。

【０００２】

【従来の技術】ディジタル信号の伝送規格としては、例
えばＩＥＣ（International Electrotechnical Commiss
ion：国際電気技術標準機関）やＩＥＥＥ（Institute o
f Electrical and Electronics Engineers：米国電気電
子技術者協会）による規格など、多数の規格が存在す
る。このなかで例えばＩＥＥＥ１３９４規格は、ディジ
タルビデオレコーダ同士の接続やディジタルビデオカメ
ラとコンピュータとの間の接続といったマルチメディア
用途に向くものとして注目されている。

【０００３】上記ＩＥＥＥ１３９４規格について説明す
る。なお、以下の説明ではＩＥＥＥ１３９４規格を単に
１３９４規格と呼ぶ。

【０００４】１３９４規格では、２組のツイストペア線
を用いて伝送が行われる。その伝送方法は、１方向の伝
送にツイストペア線を２組とも使う、いわゆる半２重の
通信である。この通信法には、ＤＳコーディングと呼ば
れる通信方法が採用されており、これは、ツイストペア
線の片側にデータを、他方にストローブと呼ばれる信号
を送り、２つの信号の排他的論理和をとることで、受信
側でクロックを再現するというものである。

【０００５】１３９４規格のデータレートは、９８．３
０４Ｍｂｐｓ（Ｓ１００）、１９６．６０８Ｍｂｐｓ
（Ｓ２００）、３９３．２１６Ｍｂｐｓ（Ｓ４００）の
３種類が定義されており、高速のレートに対応した機器
はそれより遅いレートの機器をサポートしなければなら
ない、いわゆる上位互換性が定められている。

【０００６】各機器は、最大２６個までのポートを持つ
ことが許されており、各機器のポートを接続することで
最大６３台までの機器をネットワーク化することができ
る。１３９４規格では、その接続時にバスの初期化処理
が行われ、複数の機器の接続を行うとツリー構造が自動
的に内部にて構成される。その後、各機器のアドレスが
自動的に割り振られる。

【０００７】１３９４規格上では、１台の機器が送信し
た信号を他の機器が中継することで、ネットワーク内の
全ての機器に同じ内容の信号を伝えることが可能であ
る。そのため、無秩序な送受信を防止するため、各機器
は送信を開始する前にバスの使用権を調停する必要があ
る。バスの使用権を得るためには、先ずバスが開放され
るのを待ち、ツリー上の親機に対してバス使用権の要求
信号を送る。そして、要求を受けた親機は、さらなる親
機に信号を中継し、要求信号は最終的には最上位の親機
であるルートにまで達する。ルートは、要求信号を受け
ると使用許可信号を返し、許可を受けた機器は通信を行
うことが可能となる。但し、このとき複数の機器から同
時に要求信号が出された場合には、１台にのみ許可信号
が与えられ、他の要求は拒否される。

【０００８】このように、１３９４規格上は、バスの使
用権を奪い合いながら、複数の機器が１つのバスを時分
割多重で使用しているといえる。しかし、ビデオ信号や
オーディオ信号などのリアルタイム性を必要とするデー
タにおいては、一定時間間隔で通信が保証されなけれ
ば、データの欠落を起こす可能性がある。そこで、１３
９４規格ではこのようなデータをアイソクロノス（Isoc
hronous）と呼ばれる通信方式を使用して伝送する。す
なわち、先のバス初期化の際に管理ノードが選ばれてお
り、アイソクロノス通信で送信する機器は管理ノードか
ら必要な帯域の割り当てを受ける。ルートは１２５μｓ
毎にサイクルスタートパケットを送信し、帯域の割り当
てを受けた機器はサイクルスタートパケットに続けてア
イソクロノスパケットを送信する。このような処理を行
うことで、帯域の割り当てを受けた機器は、１２５μｓ
毎に必ず送信する機会を得ることが出来、データの欠落
を防止することが可能になる。

【０００９】１３９４規格のアイソクロノス通信を用い
て、ディジタルビデオレコーダにてディジタルビデオ及
びディジタルオーディオ信号を送る際の信号フォーマッ
トを、以下の説明では例えばＡＶプロトコルと呼ぶこと
にする。この信号フォーマットでは、ビデオテープ上の
ビデオ信号（例えば圧縮されたビデオ信号）やオーディ
オ信号がＤＩＦブロックと呼ばれる８０バイトのブロッ
クデータの集まりとして扱われる。

【００１０】テレビジョン標準放送方式の５２５／６０
システム（いわゆるＮＴＳＣ方式）の場合、１５０ＤＩ
Ｆブロックで１ＤＩＦシーケンスを構成しており、１０
ＤＩＦシーケンスが１ビデオフレームとなっている。ア
イソクロノス通信では１２５μｓ毎に１パケットを伝送
しているので、１パケット当たり２９．９７×１０×１
５０×１２５×１０−６＝５．６１９ＤＩＦブロックを
伝送すればよく、実際には端数を切り上げて６ＤＩＦブ
ロックを１パケットとしている。結果、１ビデオフレー
ム分のデータは、図９に示すような２５０パケットにて
伝送されることになる。

【００１１】１つのアイソクロノスパケットの構造を図
１０に示す。この図１０において、パケットの最初の３
２ビットは、１３９４規格で規定されたパケットヘッダ
である。ヘッダＣＲＣの後からデータＣＲＣの前までに
あるデータ部は１３９４規格ではデータフィールドとし
て定義されている部分であるが、この部分の先頭にオー
ディオ・ビデオ信号の情報であることを表すためのＣＩ
Ｐへと呼ばれるヘッダがこのＡＶプロトコルでは追加さ
れている。

【００１２】ＣＩＰヘッダのＳＹＴフィールドは、フレ
ーム同期をかけるためのタイムスタンプである。ビデオ
信号の通信ではフレーム同期信号を送る必要があり、そ
のため１３９４規格で規定されているサイクルタイムを
用いたタイムスタンプをビデオフレームの先頭に送るよ
うになっている。サイクルタイムは、１３９４規格の基
本クロックである２４．５７６ＭＨｚを数えるカウンタ
で、ルートは自分のカウント値をサイクルスタートパケ
ットに入れて送信している。そして、各ノードがそれを
自分のサイクルタイムにコピーすることで、サイクルタ
イムの同期をとっている。

【００１３】ビデオ信号を送信する場合、フレームの先
頭におけるサイクルタイムの値に、通信の最大ディレイ
量を加えた値をＳＹＴとしてＣＩＰヘッダに入れてい
る。これにより、図１１に示すように、受信側でサイク
ルタイムと比較することで最大ディレイ分だけ遅れたフ
レーム同期信号を生成することが可能になる。

【００１４】図１２には、上記１３９４規格のディジタ
ルオーディオ・ビデオ信号を記録／再生及び外部との間
で入出力するディジタルビデオレコーダの構成例を示
す。

【００１５】この図１２において、ビデオ入出力端子１
００とオーディオ入出力端子１０１は、アナログビデオ
信号とアナログオーディオ信号が入出力される端子であ
る。

【００１６】Ａ／Ｄ変換器，Ｄ／Ａ変換器１０２は、上
記ビデオ入出力端子１００から入力されたアナログビデ
オ信号に対してはディジタル化を行い、逆にビデオ圧縮
／伸長回路１０４から供給されるディジタルビデオ信号
に対してはアナログ化を行う。また、Ａ／Ｄ変換器，Ｄ
／Ａ変換器１０３は、上記オーディオ入出力端子１０１
から入力されたアナログオーディオ信号に対してはディ
ジタル化を行い、逆にオーディオインターリーブ／デイ
ンターリーブ回路１０５から供給されるディジタルオー
ディオ信号に対してはアナログ化を行う。

【００１７】ビデオ圧縮／伸長回路１０４は、Ａ／Ｄ変
換器１０２から入力されたディジタルビデオ信号に対し
ては圧縮処理を施し、逆にマルチプレクサ／デマルチプ
レクサ（ＭＰＸ／ＤＭＰＸ）１０６から供給される圧縮
ディジタルビデオ信号に対しては伸長処理を施す。ま
た、オーディオインターリーブ／デインターリーブ回路
１０５は、Ａ／Ｄ変換器１０３から入力されたディジタ
ルオーディオ信号に対してはインターリーブ処理を施
し、逆にマルチプレクサ／デマルチプレクサ１０６から
供給されるインターリーブが施されたディジタルオーデ
ィオ信号に対してはデインターリーブ処理を施す。

【００１８】マルチプレクサ／デマルチプレクサ１０６
は、ビデオ圧縮／伸長回路１０４からの圧縮ディジタル
ビデオ信号とオーディオインターリーブ／デインターリ
ーブ回路１０５からのインターリーブされたディジタル
オーディオ信号を多重化（マルチプレクス）し、逆に、
多重化されたデータが供給されたときには当該多重化デ
ータから圧縮ディジタルビデオ信号とインターリーブさ
れたディジタルオーディオ信号を分離（デマルチプレク
ス）する。

【００１９】記録再生信号処理（ＦＥＣ）回路１０７
は、上記多重化データに対して誤り訂正符号を付加した
後に変調して記録信号を生成して磁気ヘッド１０８に送
り、逆に磁気ヘッド１０８によって磁気テープから再生
された再生信号に対しては復調を行った後に誤り訂正処
理する。

【００２０】ディジタルインターフェイスブロック１０
９は、制御マイクロコンピュータ（マイコン）１１０の
制御の元で、外部のコンピュータや他のディジタルビデ
オレコーダとの間で１３９４規格に準拠したインターフ
ェイス用信号処理を行うブロックである。リンク（ＬＩ
ＮＫ）回路１１１は、上記マルチプレクサ／デマルチプ
レクサ１０６或いは記録再生信号処理回路１０７から供
給された多重化データに対して１３９４規格のリンクレ
イヤと前記ＡＶプロトコルの処理を行う。中継（ＰＨ
Ｙ）回路１１２は、バスの初期化や使用権の調停、他の
機器の信号中継などを行う。制御マイクロコンピュータ
１１０は、これらリンク回路１１１、中継回路１１２の
コントロールとアイソクロノス通信の帯域取得、リミッ
テドマネージャとしてバスの管理などを行っている。

【００２１】ここで、上記１３９４規格におけるディジ
タルビデオ信号及びディジタルオーディオ信号のフォー
マットは、ＤＶフォーマットとも呼ばれているが、この
ＤＶフォーマットには、さらに後述するＤＶＣＡＭフォ
ーマットも含まれている。

【００２２】上記ＤＶＣＡＭフォーマットはＤＶフォー
マットに含まれるため、基本的には同じ仕様となってい
るが、特にオーディオ信号に注目した場合、ＤＶフォー
マットとＤＶＣＡＭフォーマットとの間には以下のよう
な点が異なっている。

【００２３】すなわち、上記１３９４規格におけるディ
ジタルオーディオ信号の信号フォーマットは、図１３に
示すように、同期信号が配されるシンクエリア、識別情
報が配されるＩＤコードエリア、オーディオ補助データ
が配されるＡＡＵＸエリア、実際のディジタルオーディ
オ信号が配されるオーディオデータエリア、アウターパ
リティエリア、インナーパリティエリアからなるが、上
記ＤＶフォーマットでは、上記オーディオデータエリア
に配されるディジタルオーディオ信号として、図１４に
示すように、テレビジョン標準放送方式の５２５／６０
システム（ＮＴＳＣ方式）と６２５／５０システム（Ｐ
ＡＬ方式）のそれぞれについて、サンプリング周波数が
４８ｋＨｚ、４４．１ｋＨｚ、３２ｋＨｚ、３２ｋＨｚ
の４チャネルの各モードが存在し、これら各モードのオ
ーディオ信号はビデオ信号と非同期になっている。ま
た、これら５２５／６０システムと６２５／５０システ
ムの各モードにおいては、１フレーム当たりのサンプル
数（バイト）の許容範囲が定められており、その許容範
囲として約１％程度の誤差（すなわちサンプリング周波
数の許容周波数偏差として約１％程度）が許されてい
る。例えば、５２５／６０システムの３２ｋＨｚ４チャ
ネルモードを例に挙げると、１フレーム当たりのサンプ
ル数（バイト）として、最大で１０８０サンプル（３２
４０バイト）、最小で１０５３サンプル（３１５９バイ
ト）、平均で１０６７．７３サンプル（３２０３．２バ
イト）となされる。

【００２４】これに対して、ＤＶＣＡＭフォーマット
は、例えばディジタルビデオテープレコーダを内蔵した
ビデオカメラ等に使用されるフォーマットとして特に設
けられているものであり、サンプリング周波数をロック
し、図１５及び図１６に示すように、１フレーム内のオ
ーディオサンプリング数をフレーム毎に固定にするとと
もに、各フレーム毎にそのサンプル数の情報を伝送する
ものである。すなわち、当該ＤＶＣＡＭフォーマット
は、図１５に示すように、５２５／６０システムと６２
５／５０システムのそれぞれについて、サンプリング周
波数が４８ｋＨｚ、３２ｋＨｚの４チャネルの各モード
が存在し、例えば、５２５／６０システムの４８ｋＨｚ
モードでは第１フレームが１６００サンプルで、第２〜
第５フレームが１６０２サンプルとなる。以下同様に、
５２５／６０システムの３２ｋＨｚ４チャネルモードで
は第１フレームと第８フレームが１０６６サンプルで、
第２〜第７と第９〜第１５フレームが１０６８サンプル
となり、６２５／５０システムの４８ｋＨｚモードでは
全てのフレームが１９２０サンプルとなり、６２５／６
０システムの３２ｋＨｚ４チャネルモードでは全てのフ
レームが１２８０サンプルとなる。また、当該ＤＶＣＡ
Ｍフォーマットでは、５２５／６０システムと６２５／
５０システムの４８ｋＨｚと３２ｋＨｚの４チャネルの
各モードにおいて、オーディオ信号のサンプリング周波
数（ｆs）と水平ビデオ周波数（ｆH）の関係は、図１６
に示すように固定、すなわち同期するようになされてい
る。

【００２５】なお、図１３に示したオーディオ信号フォ
ーマットのオーディオ補助データ（ＡＡＵＸ）エリアに
は、図１７に示すように複数の補助データが規定されて
いる。これらのデータは既に規格として知られているも
のであるため、当該補助データのうち、主要なもののみ
簡単に説明する。図中のＡＦ ＳＩＺＥにて示すエリア
には図１７に示すような１フレーム中のオーディオサン
プル数（オーディオサンプルサイズ）の情報が配され、
図中ＡＵＤＩＯ ＭＯＤＥにて示すエリアには前記モー
ドを表す情報が配され、図中ＣＨＮにはチャネルを表す
情報が、図中ＳＭＰにて示すエリアにはサンプリング周
波数を表す情報が、図中ＥＦにて示すエリアには後述す
るエンファシス／ディエンファシス処理のためのエンフ
ァシスフラグが配され、さらに図中ＣＧＭＳにて示すエ
リアには著作権に関する情報が配される。また、５２５
／６０システム及び６２５／５０システムの３２ｋＨｚ
と４４．１ｋＨｚ、４８ｋＨｚの各モードにおいて、チ
ャネルＣＨ１とチャネルＣＨ２のＡＦ ＳＩＺＥの差は
図１８に示す範囲を越えないことが規定されている。

【００２６】

【発明が解決しようとする課題】上述したように、ＤＶ
フォーマットではディジタルオーディオ信号とディジタ
ルビデオ信号が非同期であるのに対して、ＤＶＣＡＭフ
ォーマットではディジタルオーディオ信号とディジタル
ビデオ信号が同期している。

【００２７】ところで、上記ＤＶフォーマットやＤＶＣ
ＡＭフォーマットのようなディジタルビデオ信号とディ
ジタルオーディオ信号とからなる信号において、例えば
特にディジタルオーディオ信号に対して任意の編集操作
を施し、当該編集後のディジタルオーディオ信号をディ
ジタルビデオ信号と共に記録媒体に記録するようなこと
を考えるとする。なお、当該編集の一例としては、ビデ
オテープ等の記録媒体に既に記録されているオーディオ
信号のレベルを次第に絞っていくような編集、すなわち
例えば先行ヘッドによってビデオテープから再生したオ
ーディオ信号に対して次第にレベルを減少させるような
ディジタル係数を乗じ、その後、ビデオ信号と多重化し
て主ヘッドによってビデオテープに記録し直すような編
集などが考えられる。

【００２８】このような編集操作の場合、上記ＤＶＣＡ
Ｍフォーマットのようにディジタルビデオ信号とディジ
タルオーディオ信号が同期していれば、当該オーディオ
信号のサンプル数がビデオ信号のフレームの区切りと合
うことになるので（すなわち同期している）、信号処理
が容易で且つ回路規模も少なくて済むことになる。

【００２９】これに対し、ＤＶフォーマットのようにデ
ィジタルビデオ信号とディジタルオーディオ信号が非同
期である場合、すなわち当該オーディオ信号のサンプル
数がビデオ信号のフレームの区切りに対し、多数の場合
の数（図１４の最大から最小の各場合）となり、上述し
たような編集操作をするためには、多数の場合の数の信
号処理が必要となり、回路規模が多大となってしまう。

【００３０】ここで、ディジタルビデオ信号に対して非
同期のディジタルオーディオ信号を編集する場合、その
最も簡単な実現手法としては、当該ディジタルオーディ
オ信号を一旦アナログオーディオ信号に変換し、さらに
このアナログオーディオ信号を、上記ＤＶＣＡＭフォー
マットのようにディジタルビデオ信号に同期したディジ
タルオーディオ信号に再変換し、その後ディジタルビデ
オ信号と多重化するような手法が考えられる。

【００３１】しかし、上述のようにディジタルオーディ
オ信号を一旦アナログオーディオ信号に変換し、再度デ
ィジタルオーディオ信号に変換し直すようなことを行う
と、以下のような問題が発生する。

【００３２】すなわち、ディジタル／アナログ変換器や
アナログ／ディジタル変換器の特性差により、歪みやノ
イズ、周波数特性の劣化などが発生し、また、再量子化
を行うため、量子化歪みが発生してしまう。このような
ノイズ、周波数特性の劣化、歪みが発生すると、音質が
劣化してしまう。

【００３３】また、ディジタル／アナログ変換器、アナ
ログ／ディジタル変換器において、総合変換感度が大き
すぎると、例えば最大レベル（及び最大レベル付近の大
レベル）の信号では過負荷歪みが発生してしまう。逆
に、変換感度が小さいと、再量子化の際の量子化ノイズ
が増加すると共に、信号レベルの低下が生じてしまう。
したがって、これらディジタル／アナログ変換、アナロ
グ／ディジタル変換の際には、正確なレベル調整が必要
になり、特にチャネル数が多いような場合には各チャネ
ル毎に正確なレベル調整が必要になってしまう。このよ
うな調整のための構成を設けることは、装置のコスト上
昇を招く。

【００３４】そこで、本発明はこのような状況に鑑みて
なされたものであり、例えばＩＥＥＥ１３９４規格に準
拠したＤＶフォーマットのように、ディジタルビデオ信
号に対して非同期のディジタルオーディオ信号を、ディ
ジタルビデオ信号に容易に同期させることを可能とし、
音質劣化の防止と、装置構成の大型化及びコスト上昇を
抑えることを可能にするディジタル信号変換装置を提供
することを目的とする。

【００３５】

【課題を解決するための手段】本発明のディジタル信号
変換装置は、第１のディジタル信号に非同期の第２のデ
ィジタル信号から第１のクロック信号を生成し、第１の
ディジタル信号の基準信号に基づいて第２のクロック信
号を生成し、第１のディジタル信号に非同期の第２のデ
ィジタル信号に対して第１のクロック信号に基づく第１
の信号処理を施し、第１のクロック信号を入力基準クロ
ックとし第２のクロック信号を出力基準クロックとして
第１の信号処理後の第２のディジタル信号にレート変換
を施し、レート変換後の第２のディジタル信号に対して
第２のクロック信号に基づく第２の信号処理を施すこと
により、上述した課題を解決する。

【００３６】すなわち、本発明によれば、第１のディジ
タル信号に非同期の第２のディジタル信号から生成した
第１のクロック信号を、レート変換の入力基準クロック
とし、一方、レート変換の出力基準クロックは第１のデ
ィジタル信号の基準信号に基づいて生成しているので、
第１のディジタル信号に非同期であった第２のディジタ
ル信号を、当該第１のディジタル信号に同期させること
ができる。

【００３７】

【発明の実施の形態】以下、本発明の好ましい実施の形
態について、図面を参照しながら説明する。

【００３８】本発明のディジタル信号変換装置の一実施
の形態の概略構成を図１に示す。

【００３９】この実施の形態のディジタル信号変換装置
は、ＤＶフォーマットのディジタルビデオ信号とディジ
タルオーディオ信号とが非同期となっているＤＶ信号
（以下、非同期モードＤＶ信号と呼ぶ）が供給され、当
該非同期モードＤＶ信号のディジタルビデオ信号とディ
ジタルオーディオ信号を同期したＤＶ信号（以下、同期
モードＤＶ信号と呼ぶ）に変換して出力するものであ
る。

【００４０】この図１において、入力端子１には、ディ
ジタルビデオ信号とディジタルオーディオ信号が非同期
となっている上記非同期モードＤＶ信号が、例えば外部
から入力される。また、端子２には前記５２５／６０シ
ステム（ＮＴＳＣ方式）の場合は２９．９７Ｈｚ、前記
６２５／５０システム（ＰＡＬ方式）の場合は２５Ｈｚ
となるフレーム基準信号（ビデオ信号のフレーム基準信
号）が供給される。

【００４１】上記非同期モードＤＶ信号は、入力ビデオ
信号処理回路３と、入力ＣＨ１オーディオ信号処理回路
３０と、入力ＣＨ２オーディオ信号処理回路３１とに送
られる。なお、上記入力ＣＨ１オーディオ信号処理回路
３０と入力ＣＨ２オーディオ信号処理回路３１は略々同
じ構成を有しているため、図１の例では入力ＣＨ２オー
ディオ信号処理回路３１の内部構成を省略している。

【００４２】上記入力ビデオ信号処理回路３は、上記フ
レーム基準信号に基づいて、上記非同期モードＤＶ信号
に含まれる圧縮及びシャッフリングされているビデオ信
号をデシャッフリングすると共に伸張する。このデシャ
ッフリング及び伸張されたビデオ信号は、出力ビデオ信
号処理回路４に送られる。出力ビデオ信号処理回路４で
は、上記入力ビデオ信号処理回路３からのビデオ信号を
圧縮すると共にシャッフリングする。この圧縮及びシャ
ッフリングされたビデオ信号は、マルチプレクサ（ＭＰ
Ｘ）５に送られる。

【００４３】一方、上記入力ＣＨ１オーディオ信号処理
回路３０及び入力ＣＨ２オーディオ信号処理回路３１に
供給された非同期モードＤＶ信号は、それぞれ内部のデ
インターリーブ回路４１とｎi読み取り・制御信号復調
回路４４に入力される。

【００４４】上記デインターリーブ回路４１では、上記
非同期モードＤＶ信号においてディジタルビデオ信号と
多重化されている前記図１３に示したディジタルオーデ
ィオ信号を分離し、当該分離したディジタルオーディオ
信号に対してデインターリーブ処理や誤り訂正処理等を
施し、またオーディオ信号にデータ欠落等のエラーが存
在した時に、必要に応じて例えばラグランジェの多項式
による高次のディジタル補間を行うものである。当該入
力ＣＨ１オーディオ信号処理回路３０のデインターリー
ブ回路４１にてデインターリーブ処理されたディジタル
オーディオ信号（以下、ディジタルオーディオ信号ＤＡ
ＴＡiと呼ぶ）は、ＣＨ１サンプルレート変換回路３２
に送られ、入力ＣＨ２オーディオ信号処理回路３１内の
デインターリーブ回路４１から出力されたオーディオ信
号ＤＡＴＡiは、ＣＨ２サンプルレート変換回路３３に
送られる。

【００４５】ｎi読み取り・制御信号復調回路４４で
は、前記図１３のオーディオ信号に付加されている前記
図１７に示したような各種コード情報を復調し、マイク
ロコンピュータ（マイコン）８に送ると共に、図２に示
すようなｎi値を上記非同期モードＤＶ信号から読み取
り、当該読み取ったｎi値を分周器８に送る。ここで、
上記ｎi値は、前記サンプリング周波数の各モードのサ
ンプル数に対応した値であり、図２に示すように、５２
５／６０システム（ＮＴＳＣ方式）の４８ｋＨｚモード
では最大１６２０の値、最小１５８０の値となり、４
４．１ｋＨｚモードでは最大１４８９の値、最小１４５
２の値となり、３２ｋＨｚモードでは最大１０８０の
値、最小１０５３の値となるものである。また、６２５
／５０システム（ＰＡＬ方式）の４８ｋＨｚモードでは
最大１９４４の値、最小１８９６の値となり、４４．１
ｋＨｚモードでは最大１７８６の値、最小１７４２の値
となり、３２ｋＨｚモードでは最大１２９６の値、最小
１２６４の値となるものである。

【００４６】マイクロコンピュータ８では、入力ＣＨ１
オーディオ信号処理回路３０及び入力ＣＨ２オーディオ
信号処理回路３１のｎi読み取り・制御信号復調回路４
４から供給された、上記図１７に示したような各種コー
ド情報を、後述する出力ＣＨ１オーディオ信号処理回路
３４及び出力ＣＨ２オーディオ信号処理回路３５にそれ
ぞれ送る。

【００４７】また、上記ＣＨ１サンプルレート変換回路
３２及びＣＨ２サンプルレート変換回路３３は、同じ構
成からなるものであり、それぞれが後述する入力クロッ
ク発生回路１０にて発生される入力動作基準クロック
と、入力ＣＨ１オーディオ信号処理回路３０にて後述す
るように生成される入力ビットクロックＢＣＫi及び入
力サンプリングクロックＬＲＣＫiとに基づいて動作す
る入力レート変換部３２i，３３iを有すると共に、後述
する出力クロック発生回路２０にて発生される出力動作
基準クロックと、出力ＣＨ２オーディオ信号処理回路３
４にて後述するように生成される出力ビットクロックＢ
ＣＫo及び出力サンプリングクロックＬＲＣＫoとに基づ
いて動作する出力レート変換部３２o，３３oを有するも
のである。

【００４８】これらＣＨ１サンプルレート変換回路３２
及びＣＨ２サンプルレート変換回路３３は、それら入力
動作基準クロック及び出力基準動作クロックと、入力ビ
ットクロックＢＣＫi及び入力サンプリングクロックＬ
ＲＣＫiと、出力ビットクロックＢＣＫo及び出力サンプ
リングクロックＬＲＣＫoとに基づいて、上記入力ＣＨ
１オーディオ信号処理回路３０と入力ＣＨ２オーディオ
信号処理回路３１からのディジタルオーディオ信号ＤＡ
ＴＡiをそれぞれサンプリングレート変換することによ
り、上記非同期モードＤＶ信号のディジタルオーディオ
信号を、ディジタルビデオ信号に同期したディジタルオ
ーディオ信号に変換する。

【００４９】上記ＣＨ１サンプルレート変換回路３２及
びＣＨ２サンプルレート変換回路３３におけるサンプル
レート変換処理によって、ディジタルビデオ信号に同期
するようになされたディジタルオーディオ信号ＤＡＴＡ
oは、それぞれ対応する出力ＣＨ１オーディオ信号処理
回路３４及び出力ＣＨ２オーディオ信号処理回路３５の
インターリーブ回路５１に送られる。なお、上記出力Ｃ
Ｈ１オーディオ信号処理回路３４と出力ＣＨ２オーディ
オ信号処理回路３５は略々同じ構成を有しているため、
図１の例では出力ＣＨ２オーディオ信号処理回路３５の
内部構成を省略している。

【００５０】これら出力ＣＨ１オーディオ信号処理回路
３４及び出力ＣＨ２オーディオ信号処理回路３５では、
それぞれ供給されたディジタルオーディオ信号ＤＡＴＡ
oから、ＤＶフォーマットのディジタルオーディオ信号
を再構成し、マルチプレクサ（ＭＰＸ）５２に送る。当
該マルチプレクサ５２では、上記再構成されたディジタ
ルオーディオ信号に前記マイクロコンピュータ８から供
給されたコード情報を多重化して出力する。上記出力Ｃ
Ｈ１オーディオ信号処理回路３４及び出力ＣＨ２オーデ
ィオ信号処理回路３５から出力されたディジタルオーデ
ィオ信号は、マルチプレクサ（ＭＰＸ）７にて多重化さ
れ、前記マルチプレクサ５に送られる。

【００５１】このマルチプレクサ５では、上記出力ビデ
オ信号処理回路４からの圧縮及びシャッフリングされた
ディジタルビデオ信号と、上記マルチプレクサ７からの
ディジタルオーディオ信号とを多重化する。このマルチ
プレクサ５での多重化により生成された同期モードＤＶ
信号は、出力端子６から出力されることになる。

【００５２】上述した経路はディジタルビデオ信号及び
ディジタルオーディオオ信号の主経路であり、以下に、
上記非同期モードＤＶ信号のディジタルビデオ信号とデ
ィジタルオーディオ信号を同期させるための経路及び構
成について説明する。

【００５３】前記端子２に供給されたフレーム基準信号
は、入力ＣＨ１オーディオ信号処理回路３０及び入力Ｃ
Ｈ２オーディオ信号処理回路３１内のデインターリーブ
回路４１と、ビデオ信号処理回路３及び４と、入力クロ
ック発生回路１０及び出力クロック発生回路２０とに送
られる。

【００５４】上記入力クロック発生回路１０は、上記フ
レーム基準信号が一方の入力端子に入力される位相比較
器１１、積分回路１２及び電圧制御発振器１３、分周器
１４，１５，１６を主要構成要素として有するＰＬＬ
（Phase-Locked Loop）回路であり、上記電圧制御発振
器１３にて入力クロック信号を生成する。この入力クロ
ック信号は、ＣＨ１サンプルレート変換回路３２及びＣ
Ｈ２サンプルレート変換回路３３に入力動作基準クロッ
クとして供給されると共に、分周器１４及び分周器１５
に送られる。

【００５５】上記分周器１４では、入力クロック信号を
１／２に分周し、当該１／２分周クロックを入力ＣＨ１
オーディオ信号処理回路３０及び入力ＣＨ２オーディオ
信号処理回路３１に送る。また、上記分周器１５では、
入力クロック信号を１／５１２に分周し、当該１／５１
２分周クロックを分周器１６に送る。

【００５６】当分周器１６には、上記入力ＣＨ１オーデ
ィオ信号処理回路３０の前記ｎi読み取り・制御信号復
調回路４４にてＤＶ信号から読み取られたｎi値が供給
され、上記分周器１５からの１／５１２分周クロックを
さらに１／ｎiに分周する。この分周器１６からの１／
ｎi分周クロックは上記位相比較器１１の他方の入力端
子に送られる。

【００５７】上記分周器１４から入力ＣＨ１オーディオ
信号処理回路３０へ送られた１／２分周クロックは、当
該入力ＣＨ１オーディオ信号処理回路３０内の分周器４
２に送られる。この分周器４２では、上記分周器１４か
らの１／２分周クロックをさらに１／４分周して入力ビ
ットクロックＢＣＫiを生成する。この入力ビットクロ
ックＢＣＫiは、当該入力ＣＨ１オーディオ信号処理回
路３０内の分周器４３及びデインターリーブ回路４１に
送られると共に、入力ＣＨ２オーディオ信号処理回路３
１とＣＨ１サンプルレート変換回路３２及びＣＨ２サン
プルレート変換回路３３に送られる。

【００５８】上記入力ＣＨ１オーディオ信号処理回路３
０内の分周器４３では、上記分周器４２からの入力ビッ
トクロックＢＣＫiをさらに１／６４分周して入力サン
プリングクロックＬＲＣＫiを生成する。この入力サン
プリングクロックＬＲＣＫiは、デインターリーブ回路
４１に送られると共に、入力ＣＨ２オーディオ信号処理
回路３１とＣＨ１サンプルレート変換回路３２及びＣＨ
２サンプルレート変換回路３３に送られる。

【００５９】一方、上記出力クロック発生回路２０は、
上記フレーム基準信号が一方の入力端子に入力される位
相比較器２１、積分回路２２及び電圧制御発振器２３、
分周器２４，２５，２６を主要構成要素として有するＰ
ＬＬ（Phase-Locked Loop）回路であり、上記電圧制御
発振器２３にて出力クロック信号を生成する。この出力
クロック信号は、ＣＨ１サンプルレート変換回路３２及
びＣＨ２サンプルレート変換回路３３に出力動作基準ク
ロックとして供給されると共に、分周器２４及び分周器
２５に送られる。

【００６０】上記分周器２４では、出力クロック信号を
１／２に分周し、当該１／２分周クロックを、出力ＣＨ
１オーディオ信号処理回路３４及び出力ＣＨ２オーディ
オ信号処理回路３５に送る。また、上記分周器２５で
は、入力クロック信号を１／５１２に分周し、当該１／
５１２分周クロックを分周器２６に送る。

【００６１】当該分周器２６には、上記フレーム基準信
号がｎo値として供給され、上記分周器２５からの１／
５１２分周クロックをさらに１／ｎoに分周する。すな
わち当該ｎo値は、フレーム基準信号に対応してサンプ
リング周波数の各モード毎に決定されるサンプル数の値
であり、図３に示すように、５２５／６０システム（Ｎ
ＴＳＣ方式）の４８ｋＨｚモードでは１６０１．６の値
となり、３２ｋＨｚモードでは１０６７．７３３の値と
なるものである。また、６２５／５０システム（ＰＡＬ
方式）の４８ｋＨｚモードでは１９２０の値となり、３
２ｋＨｚモードでは１２８０の値となるものである。上
記分周器２６からの１／ｎo分周クロックは、上記フレ
ーム基準信号が一方の入力端子に供給されれている上記
位相比較器２１の他方の入力端子に送られる。

【００６２】上記分周器２４から出力ＣＨ１オーディオ
信号処理回路３４へ送られた１／２分周クロックは、当
該出力ＣＨ１オーディオ信号処理回路３４内の分周器５
３に送られる。この分周器５３では、上記分周器２４か
らの１／２分周クロックをさらに１／４分周した出力ビ
ットクロックＢＣＫoを生成する。この出力ビットクロ
ックＢＣＫoは、当該出力ＣＨ１オーディオ信号処理回
路３４内の分周器５４及びインターリーブ回路５１に送
られると共に、出力ＣＨ２オーディオ信号処理回路３５
とＣＨ１サンプルレート変換回路３２及びＣＨ２サンプ
ルレート変換回路３３に送られる。

【００６３】上記出力ＣＨ１オーディオ信号処理回路３
４内の分周器５４では、上記分周器５３からの出力ビッ
トクロックＢＣＫoをさらに１／６４分周して出力サン
プリングクロックＬＲＣＫoを生成する。この出力サン
プリングクロックＬＲＣＫoは、インターリーブ回路５
１に送られると共に、出力ＣＨ２オーディオ信号処理回
路３５とＣＨ１サンプルレート変換回路３２及びＣＨ２
サンプルレート変換回路３３に送られる。

【００６４】上述したように、本実施の形態のディジタ
ル信号変換装置においては、入力ＣＨ１オーディオ信号
処理回路３０及び入力ＣＨ２オーディオ信号処理回路３
１と、ＣＨ１サンプルレート変換回路３２の入力レート
変換部３２i及びＣＨ２サンプルレート変換回路３３の
入力レート変換部３３iとが、入力クロック発生回路１
０から発生した入力クロックに基づいて動作し、一方、
出力ＣＨ１オーディオ信号処理回路３４及び出力ＣＨ２
オーディオ信号処理回路３５と、ＣＨ１サンプルレート
変換回路３２の出力レート変換部３２o及びＣＨ２サン
プルレート変換回路３３の出力レート変換部３３oと
が、出力クロック発生回路２０にてフレーム基準信号か
ら生成した出力クロックに基づいて動作することによ
り、容易かつ装置構成の大型化及びコスト上昇を抑えた
状態で、非同期モードＤＶ信号を同期モードＤＶ信号に
変換することができる。また、非同期モードＤＶ信号か
ら同期モードＤＶ信号への変換に、ディジタル／アナロ
グ変換やアナログ／ディジタル変換を伴わないため、歪
み、ノイズが発生せず、周波数特性の影響等も無く、音
質劣化が発生することは殆ど無い。さらに、オーディオ
信号のレベル変化、レベルバラツキ等の悪影響も無い。

【００６５】上述した実施の形態では、入力されたディ
ジタルオーディオ信号のチャネル数や当該オーディオ信
号に付属するオーディオモード等の各種制御信号、すな
わちエンファシスのオン／オフを示す情報やステレオ／
２カ国語、サンプリング周波数等を自動的に判別し、出
力されるディジタルオーディオ信号に対してそれらチャ
ネル数や各種制御信号と同じものを自動的に付加する例
を挙げているが、出力されるディジタルオーディオ信号
に対して付加されるチャネル数や各種制御信号を任意に
変更する（手動による設定変更する）ことも可能であ
る。

【００６６】次に、上記図１に示したディジタル信号変
換装置は、具体的には図４〜図８に示すような構成のシ
ステムに適用可能である。

【００６７】図４に示す第１の具体的構成は、例えばＤ
Ｖエンコーダ６１にて生成された非同期モードＤＶ信号
を、図１の構成を有する信号変換装置６２にて同期モー
ドＤＶ信号に変換し、ＤＶ信号記録装置６３にて記録媒
体に記録するシステムである。すなわちこの図４におい
て、ＤＶエンコーダ６１では、例えばＬ（左）、Ｒ
（右）チャネルのアナログオーディオ信号とアナログビ
デオ信号とから、ＤＶフォーマットのディジタルオーデ
ィオ信号及びディジタルビデオ信号からなる非同期モー
ドＤＶ信号を生成する。信号変換装置６２は、前記図１
に示す構成を有し、上記ＤＶエンコーダ６１からの非同
期モードＤＶ信号を同期モードＤＶ信号に変換する。Ｄ
Ｖ信号記録装置６３は、上記信号変換装置６２から供給
された同期モードＤＶ信号を、例えばビデオテープやデ
ィスク等に記録する。

【００６８】図５に示す第２の具体的構成は、ＤＶ記録
テープ再生装置６４にて例えばビデオテープから再生さ
れた非同期モードＤＶ信号を、図１の構成を有する信号
変換装置６２にて同期モードＤＶ信号に変換し、ＤＶ信
号記録装置６３にて記録媒体に記録するシステムであ
る。すなわちこの図５において、ＤＶ記録テープ再生装
置６４では、非同期モードＤＶ信号が記録されたビデオ
テープから当該非同期モードＤＶ信号を再生する。信号
変換装置６２は、前記図１に示す構成を有し、上記ＤＶ
記録テープ再生装置６４からの非同期モードＤＶ信号を
同期モードＤＶ信号に変換する。ＤＶ信号記録装置６３
は、上記信号変換装置６２から供給された同期モードＤ
Ｖ信号を、例えばビデオテープやディスク等に記録す
る。

【００６９】図６に示す第３の具体的構成は、ＤＶ記録
テープ再生部６６と図１に示した構成からなる信号変換
部６７とを一体化した装置６５である。すなわちこの図
６に示す装置６５では、装置内部に設けられたＤＶ記録
テープ再生部６６が例えばビデオテープから再生した非
同期モードＤＶ信号を、同じく装置内部の信号変換部６
７にて同期モードＤＶ信号に変換し、外部に出力する。

【００７０】図７に示す第４の具体的構成は、図１に示
した構成からなる信号変換部６７とＤＶ信号記録部６９
とを一体化した装置６８である。すなわちこの図７に示
す装置６８において、装置内部に設けられた信号変換部
６７には、外部から非同期モードＤＶ信号が供給され、
当該信号変換部６７では、この非同期モードＤＶ信号を
同期モードＤＶ信号に変換する。当該同期モードＤＶ信
号は、同じく装置内部に設けられているＤＶ信号記録部
６９にて例えばビデオテープやディスク等に記録され
る。

【００７１】図８に示す第５の具体的構成は、ＤＶ記録
テープ再生部６６と信号変換部６７とＤＶ信号記録部６
９とを一体化した装置７０である。すなわちこの図８に
示す装置７０において、装置内部に設けられたＤＶ記録
テープ再生部６６が例えばビデオテープから再生した非
同期モードＤＶ信号を、同じく装置内部の信号変換部６
７にて同期モードＤＶ信号に変換する。当該信号変換部
６７にて生成された同期モードＤＶ信号は、同じく装置
内部に設けられているＤＶ信号記録部６９にて例えばビ
デオテープやディスク等に記録される。

【００７２】上述したように、本実施の形態のディジタ
ル信号変換装置は、ＤＶ信号記録再生装置と共に使用可
能であり、したがって、例えば非同期モードＤＶ信号の
オーディオ信号に対して任意の編集操作を施し、当該編
集後のディジタルオーディオ信号をディジタルビデオ信
号と共に記録媒体に記録するようなことを考えた場合に
おいても、ディジタルビデオ信号とディジタルオーディ
オ信号を容易に同期させることができ、オーディオ信号
のサンプル数とビデオ信号のフレームの区切りとを合わ
せることができるので、良好な編集が可能となる。な
お、当該編集の一例としては、前述したように、ビデオ
テープ等の記録媒体に既に記録されているオーディオ信
号のレベルを次第に絞っていくような編集、すなわち例
えば先行ヘッドによってビデオテープから再生したオー
ディオ信号に対して次第にレベルを減少させるようなデ
ィジタル係数を乗じ、その後、ビデオ信号と多重化して
主ヘッドによってビデオテープに記録し直すような編集
などが考えられる。

【００７３】

【発明の効果】以上の説明で明らかなように、本発明の
ディジタル信号変換装置においては、第１のディジタル
信号に非同期の第２のディジタル信号から生成した第１
のクロック信号を、レート変換の入力基準クロックと
し、一方、レート変換の出力基準クロックは第１のディ
ジタル信号の基準信号に基づいて生成しているので、第
１のディジタル信号に非同期であった第２のディジタル
信号を、当該第１のディジタル信号に同期させることが
でき、したがって、例えばＩＥＥＥ１３９４規格に準拠
したＤＶフォーマットのように、ディジタルビデオ信号
に対して非同期のディジタルオーディオ信号を、ディジ
タルビデオ信号に容易に同期させることが可能であり、
音質劣化の防止と、装置構成の大型化及びコスト上昇を
抑えることが可能となる。

【図面の簡単な説明】

【図１】本発明実施の形態のディジタル信号変換装置の
概略構成を示すブロック回路図である。

【図２】ｎi値の説明に用いる図である。

【図３】ｎo値の説明に用いる図である。

【図４】本実施の形態のディジタル信号変換装置が適用
される第１の具体的構成例を示すブロック回路図であ
る。

【図５】本実施の形態のディジタル信号変換装置が適用
される第２の具体的構成例を示すブロック回路図であ
る。

【図６】本実施の形態のディジタル信号変換装置が適用
される第３の具体的構成例を示すブロック回路図であ
る。

【図７】本実施の形態のディジタル信号変換装置が適用
される第４の具体的構成例を示すブロック回路図であ
る。

【図８】本実施の形態のディジタル信号変換装置が適用
される第５の具体的構成例を示すブロック回路図であ
る。

【図９】ＩＥＥＥ１３９４規格に準拠する信号フォーマ
ットにおける１ビデオフレームのデータ構造の説明に用
いる図である。

【図１０】ＩＥＥＥ１３９４規格に準拠する信号フォー
マットにおけるパケット構造の説明に用いる図である。

【図１１】ＩＥＥＥ１３９４規格に準拠する信号フォー
マットにおけるフレーム同期の説明に用いる図である。

【図１２】ＩＥＥＥ１３９４規格に準拠する信号フォー
マットのディジタルビデオ信号及びディジタルオーディ
オ信号を記録再生するディジタルビデオレコーダの概略
構成を示すブロック回路図である。

【図１３】ＩＥＥＥ１３９４規格に準拠するオーディオ
信号のフォーマット説明に用いる図である。

【図１４】ＤＶフォーマットにおけるサンプリング周波
数の違いによるモードの説明に用いる図である。

【図１５】ＤＶＣＡＭフォーマットにおけるサンプリン
グ周波数の違いによるモードの説明に用いる図である。

【図１６】ＤＶＣＡＭフォーマットにおけるオーディオ
信号のサンプリング周波数と水平ビデオ周波数の関係説
明に用いる図である。

【図１７】オーディオ補助データ（コード情報）の説明
に用いる図である。

【図１８】チャネルＣＨ１とチャネルＣＨ２のＡＦ Ｓ
ＩＺＥの説明に用いる図である。

【符号の説明】

３ 入力ビデオ信号処理回路、 ４ 出力ビデオ信号処
理回路、 ５，６，５２ マルチプレクサ、 ８ マイ
クロコンピュータ、 １０ 入力クロック発生回路、
２０ 出力クロック発生回路、 １１，２１ 位相比較
器、 １２，２２ 積分回路、 １３，２３ 電圧制御
発振器、 １４，１５，１６，２４，２５，２６，４
２，４３，５３，５４ 分周器、 ３０ 入力ＣＨ１オ
ーディオ信号処理回路、 ３１ 入力ＣＨ２オーディオ
信号処理回路、 ３２ ＣＨ１サンプルレート変換回
路、 ３３ ＣＨ２サンプルレート変換回路、 ３４
出力ＣＨ１オーディオ信号処理回路、 ３５ 出力ＣＨ
２オーディオ信号処理回路、４１ デインターリーブ回
路、 ４４ ｎi読み取り・制御信号復調回路、 ５１
インターリーブ回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｎ 7/045 7/24

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１のディジタル信号に非同期の第２の
   ディジタル信号から第１のクロック信号を生成する第１
   のクロック信号生成手段と、 上記第１のディジタル信号の基準信号に基づいて第２の
   クロック信号を生成する第２のクロック信号生成手段
   と、 上記第１のディジタル信号に非同期の第２のディジタル
   信号に対し、上記第１のクロック信号に基づく第１の信
   号処理を施す第１の信号処理手段と、 上記第１のクロック信号を入力基準クロックとし、上記
   第２のクロック信号を出力基準クロックとして、上記第
   １の信号処理後の第２のディジタル信号にレート変換を
   施すレート変換手段と、 上記レート変換後の第２のディジタル信号に対し、上記
   第２のクロック信号に基づく第２の信号処理を施す第２
   の信号処理手段とを有することを特徴とするディジタル
   信号変換装置。
2. 【請求項２】 上記第１のディジタル信号と上記第２の
   信号処理後の第２のディジタル信号とを多重化する多重
   化手段を設けることを特徴とする請求項１記載のディジ
   タル信号変換装置。
3. 【請求項３】 上記第１の信号処理手段は、インターリ
   ーブされている第２のディジタル信号をデインターリー
   ブするデインターリーブ手段を少なくとも有し、 上記第２の信号処理手段は、デインターリーブされて上
   記レート変換された第２のディジタル信号をインターリ
   ーブするインターリーブ手段を少なくとも有することを
   特徴とする請求項１記載のディジタル信号変換装置。
4. 【請求項４】 上記第１のディジタル信号に非同期の第
   ２のディジタル信号から、所定の制御信号を取り出す制
   御信号取り出し手段と、 上記レート変換後の第２のディジタル信号に上記制御信
   号を付加する制御信号付加手段を備えることを特徴とす
   る請求項１記載のディジタル信号変換装置。
5. 【請求項５】 上記第１のディジタル信号に非同期の第
   ２のディジタル信号から、所定の制御信号を取り出す制
   御信号取り出し手段と、 上記制御信号に対して変更を加え、レート変換後の第２
   のディジタル信号に上記変更後の制御信号を付加する制
   御信号付加手段を備えることを特徴とする請求項１記載
   のディジタル信号変換装置。
6. 【請求項６】 上記第２のディジタル信号は複数チャネ
   ルからなり、 上記第１の信号処理手段とレート変換手段と第２の信号
   処理手段を、上記複数チャネルに対応して複数設けるこ
   とを特徴とする請求項１記載のディジタル信号変換装
   置。
7. 【請求項７】 上記第２の信号処理手段は、上記チャネ
   ル数を変更するチャネル数変更手段を含むことを特徴と
   する請求項６記載のディジタル信号変換装置。
8. 【請求項８】 上記第１のディジタル信号及び第２のデ
   ィジタル信号は、ＩＥＥＥ１３９４規格に準拠したディ
   ジタルビデオ信号及びディジタルオーディオ信号である
   ことを特徴とする請求項１記載のディジタル信号変換装
   置。