JP3065018B2 - 速度変換方法及び速度変換回路 - Google Patents
速度変換方法及び速度変換回路Info
- Publication number
- JP3065018B2 JP3065018B2 JP4525698A JP4525698A JP3065018B2 JP 3065018 B2 JP3065018 B2 JP 3065018B2 JP 4525698 A JP4525698 A JP 4525698A JP 4525698 A JP4525698 A JP 4525698A JP 3065018 B2 JP3065018 B2 JP 3065018B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fifo
- output
- digital signal
- speed conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、速度変換方法及び
速度変換回路に関し、特に、デジタル放送システムにお
いて用いられ、複数の信号速度の入力信号に対応するこ
とができる速度変換方法及び速度変換回路に関する。
速度変換回路に関し、特に、デジタル放送システムにお
いて用いられ、複数の信号速度の入力信号に対応するこ
とができる速度変換方法及び速度変換回路に関する。
【０００２】
【従来の技術】近年、ＭＰＥＧ−２（Moving Picture E
xperts Group 2）による画像圧縮符号化技術を利用した
デジタル放送サービスが通信衛星（ＣＳ）を用いて開始
されている。このデジタル放送サービスは、１つの無線
キャリア信号を多くの番組で共有することによる多チャ
ンネル番組配信やコンピュータ・ソフトウェアのデータ
伝送等が可能であり、今後広く普及されるものと期待さ
れている。さらに、放送衛星や地上波、ケーブルテレビ
（ＣＡＴＶ）等、他の放送メディアにおいてもデジタル
化のための開発が進められており、数年中にサービスが
開始されることが計画されている。
xperts Group 2）による画像圧縮符号化技術を利用した
デジタル放送サービスが通信衛星（ＣＳ）を用いて開始
されている。このデジタル放送サービスは、１つの無線
キャリア信号を多くの番組で共有することによる多チャ
ンネル番組配信やコンピュータ・ソフトウェアのデータ
伝送等が可能であり、今後広く普及されるものと期待さ
れている。さらに、放送衛星や地上波、ケーブルテレビ
（ＣＡＴＶ）等、他の放送メディアにおいてもデジタル
化のための開発が進められており、数年中にサービスが
開始されることが計画されている。
【０００３】これらのデジタル放送では、一般に、ＭＰ
ＥＧ−２トランスポートストリーム（ＴＳ）と呼ばれる
信号多重方式が適用されている。このＭＰＥＧ−２ Ｔ
Ｓ方式は、個別に圧縮符号化される映像信号や音声信号
等を、トランスポートパケットと呼ばれる１８８バイト
単位のパケットに変換し、パケット多重により信号多重
を行うものである。このＭＰＥＧ−２ ＴＳ方式は複数
の映像番組を１つのデジタル信号に多重する際にも適用
可能であり、前述したデジタルＣＳ放送では４〜８番組
程度をＭＰＥＧ−２ ＴＳ方式により多重して、無線キ
ャリア信号１波分のデジタル信号を生成している。
ＥＧ−２トランスポートストリーム（ＴＳ）と呼ばれる
信号多重方式が適用されている。このＭＰＥＧ−２ Ｔ
Ｓ方式は、個別に圧縮符号化される映像信号や音声信号
等を、トランスポートパケットと呼ばれる１８８バイト
単位のパケットに変換し、パケット多重により信号多重
を行うものである。このＭＰＥＧ−２ ＴＳ方式は複数
の映像番組を１つのデジタル信号に多重する際にも適用
可能であり、前述したデジタルＣＳ放送では４〜８番組
程度をＭＰＥＧ−２ ＴＳ方式により多重して、無線キ
ャリア信号１波分のデジタル信号を生成している。
【０００４】一方、家庭まで敷設した光ファイバを利用
して、種々の通信サービス等を実現する光アクセスシス
テムの研究開発が活発に行われている。この光アクセス
システムでは、光ファイバの有する広帯域な伝送特性を
利用して、通信サービスのみならず多チャンネルの放送
サービスを収容することが可能である。
して、種々の通信サービス等を実現する光アクセスシス
テムの研究開発が活発に行われている。この光アクセス
システムでは、光ファイバの有する広帯域な伝送特性を
利用して、通信サービスのみならず多チャンネルの放送
サービスを収容することが可能である。
【０００５】この光アクセスシステムで放送サービスを
実現するための放送信号の収容形態として、デジタル放
送信号をデジタル多重を用いて光アクセスシステムに収
容する方法が従来から検討されている。この方法は、例
えば、本願発明者の土門らによる文献である「ＧＴＴＨ
（Gigabit To The Home）におけるディジタル衛星放送
信号の収容法の検討」（１９９７年電子情報通信学会総
合大会 Ｂ−８−５８）等に詳細に記載されている。こ
の方法では、デジタル放送用無線キャリア信号１波分の
デジタルベースバンド信号を多重の単位としている。す
なわち、このデジタルベースバンド信号にヘッダを付加
した信号（デジタル信号Ａ）を５つ分バイト多重するこ
とにより伝送速度が毎秒１５５．５２メガビットのデジ
タル信号（デジタル信号Ｂ）を生成し、さらにこれらを
複数ビット多重して伝送速度が毎秒約２．５ギガビット
のデジタル信号を生成している。
実現するための放送信号の収容形態として、デジタル放
送信号をデジタル多重を用いて光アクセスシステムに収
容する方法が従来から検討されている。この方法は、例
えば、本願発明者の土門らによる文献である「ＧＴＴＨ
（Gigabit To The Home）におけるディジタル衛星放送
信号の収容法の検討」（１９９７年電子情報通信学会総
合大会 Ｂ−８−５８）等に詳細に記載されている。こ
の方法では、デジタル放送用無線キャリア信号１波分の
デジタルベースバンド信号を多重の単位としている。す
なわち、このデジタルベースバンド信号にヘッダを付加
した信号（デジタル信号Ａ）を５つ分バイト多重するこ
とにより伝送速度が毎秒１５５．５２メガビットのデジ
タル信号（デジタル信号Ｂ）を生成し、さらにこれらを
複数ビット多重して伝送速度が毎秒約２．５ギガビット
のデジタル信号を生成している。
【０００６】この従来例の放送システムにおける放送受
信機では、毎秒１５５．５２メガビットのデジタル信号
Ｂから所望のデジタル信号Ａを選択し、付加されるヘッ
ダの除去及び速度変換が行われた後、ＭＰＥＧ−２によ
る復号化処理が行われる。この速度変換回路の出力信号
の速度は、多重化される前の信号速度と正確に一致して
いる必要がある。
信機では、毎秒１５５．５２メガビットのデジタル信号
Ｂから所望のデジタル信号Ａを選択し、付加されるヘッ
ダの除去及び速度変換が行われた後、ＭＰＥＧ−２によ
る復号化処理が行われる。この速度変換回路の出力信号
の速度は、多重化される前の信号速度と正確に一致して
いる必要がある。
【０００７】さらに、前述の通り他の放送メディアにお
いてもデジタル化のための開発が強く進められているこ
とを考慮すると、今後は多種のデジタル放送信号を同一
の光アクセスシステムに収容する技術が必要になると考
えられる。しかしながらこれらのデジタル放送信号は、
使用する周波数帯の割り当て等がそれぞれ異なっている
ため、信号速度が各々異なっている。従ってこの場合、
前述の速度変換回路では、複数の速度で信号を出力でき
ることが必要となる。
いてもデジタル化のための開発が強く進められているこ
とを考慮すると、今後は多種のデジタル放送信号を同一
の光アクセスシステムに収容する技術が必要になると考
えられる。しかしながらこれらのデジタル放送信号は、
使用する周波数帯の割り当て等がそれぞれ異なっている
ため、信号速度が各々異なっている。従ってこの場合、
前述の速度変換回路では、複数の速度で信号を出力でき
ることが必要となる。
【０００８】この問題を解決するための従来の速度変換
方法が、例えば、本願発明者の土門らによる文献である
「多種デジタル放送が収容可能なＧＴＴＨ放送システム
の開発」（１９９７年電子情報通信学会通信ソサイエテ
ィ大会 Ｂ−８−２９）等に詳細に記載されている。こ
の従来の方法では、速度変換回路の出力信号の伝送速度
は一定とし、情報速度を可変とする方法が記載されてい
る。すなわち、速度変換回路の読み出しクロック周波数
は一定値を保ったまま、１８８バイトのトランスポート
パケット毎に付加される、情報を持たないダミーバイト
のビット数を調整することにより出力信号の情報速度を
多重化される前の信号速度に一致させる方法である。こ
のダミーバイトの挿入する数を調整することにより、複
数の信号速度に対応させることが可能となる。
方法が、例えば、本願発明者の土門らによる文献である
「多種デジタル放送が収容可能なＧＴＴＨ放送システム
の開発」（１９９７年電子情報通信学会通信ソサイエテ
ィ大会 Ｂ−８−２９）等に詳細に記載されている。こ
の従来の方法では、速度変換回路の出力信号の伝送速度
は一定とし、情報速度を可変とする方法が記載されてい
る。すなわち、速度変換回路の読み出しクロック周波数
は一定値を保ったまま、１８８バイトのトランスポート
パケット毎に付加される、情報を持たないダミーバイト
のビット数を調整することにより出力信号の情報速度を
多重化される前の信号速度に一致させる方法である。こ
のダミーバイトの挿入する数を調整することにより、複
数の信号速度に対応させることが可能となる。
【０００９】
【発明が解決しようとする課題】しかし、従来の速度変
換方法では、対応させる信号速度の比の分子及び分母が
簡単な整数で表せない場合にはパケット長と比較して非
常に長いダミーバイトを付加する必要が生じる。
換方法では、対応させる信号速度の比の分子及び分母が
簡単な整数で表せない場合にはパケット長と比較して非
常に長いダミーバイトを付加する必要が生じる。
【００１０】図１３は、従来の速度変換回路を用いて、
ビットレート毎秒１６．３９メガビットのＭＰＥＧ−２
ＴＳ（以下、ＴＳ１という）と毎秒１１．５９２メガ
ビットのＭＰＥＧ−２ ＴＳ（以下、ＴＳ２という）の
２種類の信号に対して速度変換を行った場合の、出力信
号のフォーマットを説明するための説明図であり、
（ａ）はＴＳ１の場合、（ｂ）はＴＳ２の場合をそれぞ
れ示す。
ビットレート毎秒１６．３９メガビットのＭＰＥＧ−２
ＴＳ（以下、ＴＳ１という）と毎秒１１．５９２メガ
ビットのＭＰＥＧ−２ ＴＳ（以下、ＴＳ２という）の
２種類の信号に対して速度変換を行った場合の、出力信
号のフォーマットを説明するための説明図であり、
（ａ）はＴＳ１の場合、（ｂ）はＴＳ２の場合をそれぞ
れ示す。
【００１１】図１３に示すように、従来の速度変換方法
では、出力される各ＴＳパケットの間に固定長の無効デ
ータを挿入するため、読み出しクロック速度を５０５．
３ＭＨｚ、ＴＳ１が入力される場合に挿入される無効デ
ータは５６０８バイト、ＴＳ２に対しては８００７バイ
トとする必要がある。このように従来の速度変換方法で
は、高いバイト数の無効データを必要とするため、読み
出しクロック周波数を速度変換される信号の情報速度と
比較して高周波数にする必要が生じ、速度変換後の信号
の効率が極めて悪くなる。その結果、ＴＴＬ（Transist
or-TransistorLogic）やＣＭＯＳ（Complementary Meta
l Oxide Semiconductor）等の低コストなデバイスを用
いて速度変換回路を構成することが極めて困難であると
いう問題がある。
では、出力される各ＴＳパケットの間に固定長の無効デ
ータを挿入するため、読み出しクロック速度を５０５．
３ＭＨｚ、ＴＳ１が入力される場合に挿入される無効デ
ータは５６０８バイト、ＴＳ２に対しては８００７バイ
トとする必要がある。このように従来の速度変換方法で
は、高いバイト数の無効データを必要とするため、読み
出しクロック周波数を速度変換される信号の情報速度と
比較して高周波数にする必要が生じ、速度変換後の信号
の効率が極めて悪くなる。その結果、ＴＴＬ（Transist
or-TransistorLogic）やＣＭＯＳ（Complementary Meta
l Oxide Semiconductor）等の低コストなデバイスを用
いて速度変換回路を構成することが極めて困難であると
いう問題がある。
【００１２】本発明は、上記課題を解決するために、対
応させる複数の信号速度の比の分子及び分母が簡単な整
数で表せない場合であっても、高い伝送効率を有し、簡
単な構成で複数の信号速度に対応することができる速度
変換方法及び速度変換回路を提供することを目的とす
る。
応させる複数の信号速度の比の分子及び分母が簡単な整
数で表せない場合であっても、高い伝送効率を有し、簡
単な構成で複数の信号速度に対応することができる速度
変換方法及び速度変換回路を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明の速度変換方法
は、固定長のパケットが時分割多重された第１のデジタ
ル信号を伝送速度の異なる第２のデジタル信号に変換す
る速度変換方法において、第２のデジタル信号はＮ個
（Ｎは２以上の整数）のパケットを含むパケット群が時
分割多重されて構成されており、そのパケット群に含ま
れる各パケットの間には、情報を持たないＡビット（Ａ
は零以上の整数）の無効データが挿入され、パケット群
の先頭又は末尾には情報を持たないＢビット（ＢはＡと
は異なる自然数）の無効データが挿入され、Ｎ、Ａ及び
Ｂの値は、第１のデジタル信号の情報速度と第２のデジ
タル信号の情報速度とが一致するように設定されること
を特徴とするものである。
は、固定長のパケットが時分割多重された第１のデジタ
ル信号を伝送速度の異なる第２のデジタル信号に変換す
る速度変換方法において、第２のデジタル信号はＮ個
（Ｎは２以上の整数）のパケットを含むパケット群が時
分割多重されて構成されており、そのパケット群に含ま
れる各パケットの間には、情報を持たないＡビット（Ａ
は零以上の整数）の無効データが挿入され、パケット群
の先頭又は末尾には情報を持たないＢビット（ＢはＡと
は異なる自然数）の無効データが挿入され、Ｎ、Ａ及び
Ｂの値は、第１のデジタル信号の情報速度と第２のデジ
タル信号の情報速度とが一致するように設定されること
を特徴とするものである。
【００１４】本発明の速度変換方法によれば、速度変換
前後の情報速度を一致させるために、複数のパラメータ
を用いるため、従来例と比較して無効データ数の少ない
高効率な変換が可能である。また、それに伴い、読み出
しクロックの周波数が情報速度と比較して極めて高周波
になることを防ぐことができる。
前後の情報速度を一致させるために、複数のパラメータ
を用いるため、従来例と比較して無効データ数の少ない
高効率な変換が可能である。また、それに伴い、読み出
しクロックの周波数が情報速度と比較して極めて高周波
になることを防ぐことができる。
【００１５】上記Ａの値は、零であってもよい。この場
合、制御項目が少なくなるために構成が簡単であり、回
路の低コスト化が可能となる。
合、制御項目が少なくなるために構成が簡単であり、回
路の低コスト化が可能となる。
【００１６】本発明の速度変換方法では、パケット群に
挿入されている無効データの総ビット数をＮで割った値
の小数第一位を四捨五入することにより得られる整数と
Ａの値とが等しくなるように設定してもよい。この場
合、パケット間に挿入される無効データ数のばらつきが
小さくなるため、ジッタの小さい変換が可能である。
挿入されている無効データの総ビット数をＮで割った値
の小数第一位を四捨五入することにより得られる整数と
Ａの値とが等しくなるように設定してもよい。この場
合、パケット間に挿入される無効データ数のばらつきが
小さくなるため、ジッタの小さい変換が可能である。
【００１７】本発明の速度変換方法では、パケット群に
挿入される無効データの総ビット数をＮ−１で割った値
を超えない最大の整数とＡの値とが等しくなるように設
定してもよい。この場合、パケット群に含まれるパケッ
トの数や無効データのビット数を数えるためのカウンタ
の規模を最小にすることが可能であり、回路の低コスト
化が可能である。
挿入される無効データの総ビット数をＮ−１で割った値
を超えない最大の整数とＡの値とが等しくなるように設
定してもよい。この場合、パケット群に含まれるパケッ
トの数や無効データのビット数を数えるためのカウンタ
の規模を最小にすることが可能であり、回路の低コスト
化が可能である。
【００１８】固定長のパケットは、ＭＰＥＧ−２（Movi
ng Picture Experts Group 2）で定められる１８８バイ
トのパケット長を有するトランスポートパケットであっ
てもよい。
ng Picture Experts Group 2）で定められる１８８バイ
トのパケット長を有するトランスポートパケットであっ
てもよい。
【００１９】上記第２のデジタル信号の伝送速度は、Ａ
及びＢの値の組み合わせによらず一定であってもよく、
Ａ及びＢの値の組み合わせに応じて変更してもよい。後
者の場合、挿入する無効データ数を減らすように読み出
しクロックの周波数を調整することが可能なため、高効
率な速度変換が実現できる。
及びＢの値の組み合わせによらず一定であってもよく、
Ａ及びＢの値の組み合わせに応じて変更してもよい。後
者の場合、挿入する無効データ数を減らすように読み出
しクロックの周波数を調整することが可能なため、高効
率な速度変換が実現できる。
【００２０】本発明の速度変換回路は、固定長のパケッ
トが時分割多重された第１のデジタル信号を送速度の異
なる第２のデジタル信号に変換する速度変換回路におい
て、ＦＩＦＯ（First In First Out）と、読み出しクロ
ック源と、ＦＩＦＯ制御手段とを有し、ＦＩＦＯは、第
１のデジタル信号が入力され、かつ、読み出しクロック
源から出力される読み出しクロック信号の周波数と等し
い伝送速度の第２のデジタル信号を出力し、ＦＩＦＯ制
御手段は、上記速度変換方法に基づいて、Ａビット又は
Ｂビットの無効データが挿入されるべき時間帯にはＦＩ
ＦＯからの信号出力を停止し、それ以外の時間帯にはＦ
ＩＦＯから信号を出力するように制御し、かつ、Ａ又は
Ｂの値を変更するための設定信号が入力される、ことを
特徴とするものである。
トが時分割多重された第１のデジタル信号を送速度の異
なる第２のデジタル信号に変換する速度変換回路におい
て、ＦＩＦＯ（First In First Out）と、読み出しクロ
ック源と、ＦＩＦＯ制御手段とを有し、ＦＩＦＯは、第
１のデジタル信号が入力され、かつ、読み出しクロック
源から出力される読み出しクロック信号の周波数と等し
い伝送速度の第２のデジタル信号を出力し、ＦＩＦＯ制
御手段は、上記速度変換方法に基づいて、Ａビット又は
Ｂビットの無効データが挿入されるべき時間帯にはＦＩ
ＦＯからの信号出力を停止し、それ以外の時間帯にはＦ
ＩＦＯから信号を出力するように制御し、かつ、Ａ又は
Ｂの値を変更するための設定信号が入力される、ことを
特徴とするものである。
【００２１】本発明の速度変換回路によれば、ＦＩＦＯ
からの信号出力を制御するという簡易な制御系を用いる
ことにより、上記速度変換方法に基づいた速度変換を実
現することが可能である。また、ＦＩＦＯ制御手段に入
力される設定信号により、複数の信号速度に対応するこ
とが可能である。
からの信号出力を制御するという簡易な制御系を用いる
ことにより、上記速度変換方法に基づいた速度変換を実
現することが可能である。また、ＦＩＦＯ制御手段に入
力される設定信号により、複数の信号速度に対応するこ
とが可能である。
【００２２】本発明の速度変換回路は又、ＦＩＦＯと、
読み出しクロック源と、ＦＩＦＯ制御手段と、周波数制
御手段とを有し、ＦＩＦＯは、第１のデジタル信号が入
力され、かつ、読み出しクロック源から出力される読み
出しクロック信号の周波数と等しい伝送速度の第２のデ
ジタル信号を出力し、ＦＩＦＯ制御手段は、上記速度変
換方法に基づいて、Ａビット又はＢビットの無効データ
が挿入されるべき時間帯にはＦＩＦＯからの信号出力を
停止し、それ以外の時間帯にはＦＩＦＯから信号を出力
するように制御し、かつ、Ａ又はＢの値を変更するため
の設定信号が入力され、周波数制御手段は、第１のデジ
タル信号の情報速度と第２のデジタル信号の情報速度と
が一致するように読み出しクロック信号の周波数を制御
する、ことを特徴とするものである。
読み出しクロック源と、ＦＩＦＯ制御手段と、周波数制
御手段とを有し、ＦＩＦＯは、第１のデジタル信号が入
力され、かつ、読み出しクロック源から出力される読み
出しクロック信号の周波数と等しい伝送速度の第２のデ
ジタル信号を出力し、ＦＩＦＯ制御手段は、上記速度変
換方法に基づいて、Ａビット又はＢビットの無効データ
が挿入されるべき時間帯にはＦＩＦＯからの信号出力を
停止し、それ以外の時間帯にはＦＩＦＯから信号を出力
するように制御し、かつ、Ａ又はＢの値を変更するため
の設定信号が入力され、周波数制御手段は、第１のデジ
タル信号の情報速度と第２のデジタル信号の情報速度と
が一致するように読み出しクロック信号の周波数を制御
する、ことを特徴とするものである。
【００２３】この速度変換回路によれば、読み出しクロ
ックの周波数制御手段を備えているため、入出力データ
の情報速度を正確に一致させることが可能であり、請求
項７に記載された速度変換方法を実現することが可能と
なる。
ックの周波数制御手段を備えているため、入出力データ
の情報速度を正確に一致させることが可能であり、請求
項７に記載された速度変換方法を実現することが可能と
なる。
【００２４】本発明の他の速度変換回路は、第１のＦＩ
ＦＯと、第２のＦＩＦＯと、読み出しクロック源と、Ｆ
ＩＦＯ制御手段と、信号選択手段とを有し、第１のＦＩ
ＦＯは、固定長のパケットが時分割多重された第１のデ
ジタル信号が入力され、読み出しクロック源から出力さ
れる読み出しクロック信号の周波数と等しい伝送速度の
第２のデジタル信号を出力し、第２のＦＩＦＯは、第３
のデジタル信号が入力され、読み出しクロック源から出
力される読み出しクロック信号の周波数と等しい伝送速
度の第４のデジタル信号を出力し、ＦＩＦＯ制御手段
は、上記の速度変換方法に基づいて、Ａビット又はＢビ
ットの無効データが挿入されるべき時間帯には第１のＦ
ＩＦＯからの信号出力は停止し、第２のＦＩＦＯからは
信号を出力し、それ以外の時間帯には第１のＦＩＦＯか
らは信号を出力し、第２のＦＩＦＯからの信号出力は停
止するように制御し、かつ、Ａ又はＢの値を変更するた
めの設定信号が入力され、信号選択手段は、ＦＩＦＯ制
御手段により第１のＦＩＦＯ又は第２のＦＩＦＯから出
力される第２のデジタル信号又は第４のデジタル信号を
選択的に出力する、ことを特徴とするものである。
ＦＯと、第２のＦＩＦＯと、読み出しクロック源と、Ｆ
ＩＦＯ制御手段と、信号選択手段とを有し、第１のＦＩ
ＦＯは、固定長のパケットが時分割多重された第１のデ
ジタル信号が入力され、読み出しクロック源から出力さ
れる読み出しクロック信号の周波数と等しい伝送速度の
第２のデジタル信号を出力し、第２のＦＩＦＯは、第３
のデジタル信号が入力され、読み出しクロック源から出
力される読み出しクロック信号の周波数と等しい伝送速
度の第４のデジタル信号を出力し、ＦＩＦＯ制御手段
は、上記の速度変換方法に基づいて、Ａビット又はＢビ
ットの無効データが挿入されるべき時間帯には第１のＦ
ＩＦＯからの信号出力は停止し、第２のＦＩＦＯからは
信号を出力し、それ以外の時間帯には第１のＦＩＦＯか
らは信号を出力し、第２のＦＩＦＯからの信号出力は停
止するように制御し、かつ、Ａ又はＢの値を変更するた
めの設定信号が入力され、信号選択手段は、ＦＩＦＯ制
御手段により第１のＦＩＦＯ又は第２のＦＩＦＯから出
力される第２のデジタル信号又は第４のデジタル信号を
選択的に出力する、ことを特徴とするものである。
【００２５】この速度変換回路によれば、無効データ領
域に他の有効データを挿入することが可能であり、伝送
効率を向上させることが可能である。
域に他の有効データを挿入することが可能であり、伝送
効率を向上させることが可能である。
【００２６】本発明のさらに他の速度変換回路は、第１
のＦＩＦＯと、第２のＦＩＦＯと、読み出しクロック源
と、ＦＩＦＯ制御手段と、信号選択手段と、周波数制御
手段とを有し、第１のＦＩＦＯは、固定長のパケットが
時分割多重された第１のデジタル信号が入力され、読み
出しクロック源から出力される読み出しクロック信号の
周波数と等しい伝送速度の第２のデジタル信号を出力
し、第２のＦＩＦＯは、第３のデジタル信号が入力さ
れ、読み出しクロック源から出力される読み出しクロッ
ク信号の周波数と等しい伝送速度の第４のデジタル信号
を出力し、ＦＩＦＯ制御手段は、上記の速度変換方法に
基づいて、Ａビット又はＢビットの無効データが挿入さ
れるべき時間帯には第１のＦＩＦＯからの信号出力は停
止し、第２のＦＩＦＯからは信号を出力し、それ以外の
時間帯には第１のＦＩＦＯからは信号を出力し、第２の
ＦＩＦＯからの信号出力は停止するように制御し、か
つ、Ａ又はＢの値を変更するための設定信号が入力さ
れ、信号選択手段は、ＦＩＦＯ制御手段により第１のＦ
ＩＦＯ又は第２のＦＩＦＯから出力される第２のデジタ
ル信号又は第４のデジタル信号を選択的に出力し、周波
数制御手段は、第１のデジタル信号の情報速度と第２の
デジタル信号の情報速度とが一致するように読み出しク
ロック信号の周波数を制御する、ことを特徴とするもの
である。
のＦＩＦＯと、第２のＦＩＦＯと、読み出しクロック源
と、ＦＩＦＯ制御手段と、信号選択手段と、周波数制御
手段とを有し、第１のＦＩＦＯは、固定長のパケットが
時分割多重された第１のデジタル信号が入力され、読み
出しクロック源から出力される読み出しクロック信号の
周波数と等しい伝送速度の第２のデジタル信号を出力
し、第２のＦＩＦＯは、第３のデジタル信号が入力さ
れ、読み出しクロック源から出力される読み出しクロッ
ク信号の周波数と等しい伝送速度の第４のデジタル信号
を出力し、ＦＩＦＯ制御手段は、上記の速度変換方法に
基づいて、Ａビット又はＢビットの無効データが挿入さ
れるべき時間帯には第１のＦＩＦＯからの信号出力は停
止し、第２のＦＩＦＯからは信号を出力し、それ以外の
時間帯には第１のＦＩＦＯからは信号を出力し、第２の
ＦＩＦＯからの信号出力は停止するように制御し、か
つ、Ａ又はＢの値を変更するための設定信号が入力さ
れ、信号選択手段は、ＦＩＦＯ制御手段により第１のＦ
ＩＦＯ又は第２のＦＩＦＯから出力される第２のデジタ
ル信号又は第４のデジタル信号を選択的に出力し、周波
数制御手段は、第１のデジタル信号の情報速度と第２の
デジタル信号の情報速度とが一致するように読み出しク
ロック信号の周波数を制御する、ことを特徴とするもの
である。
【００２７】この速度変換回路によれば、読み出しクロ
ックの周波数制御手段を備えているため、入出力データ
の情報速度を正確に一致させることが可能であるととも
に、無効データ領域に他の有効データを挿入することが
可能であり、伝送効率を向上させることが可能である。
ックの周波数制御手段を備えているため、入出力データ
の情報速度を正確に一致させることが可能であるととも
に、無効データ領域に他の有効データを挿入することが
可能であり、伝送効率を向上させることが可能である。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。図１は、本発明による速度変換
方法の原理を説明するための説明図である。
面を参照して説明する。図１は、本発明による速度変換
方法の原理を説明するための説明図である。
【００２９】図１に示すように、速度変換回路１０は、
Ｐビット（Ｐは自然数）固定長のパケットで構成され
る、情報速度ＲＩの入力信号２０を入力し、伝送速度Ｆ
の出力信号３０を出力する。出力信号３０は、Ｎ個（Ｎ
は２以上の整数）のパケットを含むパケット群が時分割
多重されて構成されている。このパケット群は、１番目
からＮ−１番目のパケットの末尾にＡビット（Ａは零以
上の整数）、Ｎ番目のパケットの末尾にＢビット（Ｂは
Ａとは異なる自然数）の無効データがそれぞれ挿入され
て構成される。この出力信号３０の情報速度ＲＯは、Ｐ
ＮＦ／｛ＰＮ＋Ａ（Ｎ−１）＋Ｂ｝で表され、このＲＯ
とＲＩが一致するようにＮ、Ａ、Ｂの値が設定される。
ＲＩの異なる信号が入力される場合には、それに応じた
Ｎ、Ａ、Ｂを設定すればよく、出力信号３０の伝送速度
Ｆは一定のまま、複数の情報速度の入力信号に対応する
ことが可能である。
Ｐビット（Ｐは自然数）固定長のパケットで構成され
る、情報速度ＲＩの入力信号２０を入力し、伝送速度Ｆ
の出力信号３０を出力する。出力信号３０は、Ｎ個（Ｎ
は２以上の整数）のパケットを含むパケット群が時分割
多重されて構成されている。このパケット群は、１番目
からＮ−１番目のパケットの末尾にＡビット（Ａは零以
上の整数）、Ｎ番目のパケットの末尾にＢビット（Ｂは
Ａとは異なる自然数）の無効データがそれぞれ挿入され
て構成される。この出力信号３０の情報速度ＲＯは、Ｐ
ＮＦ／｛ＰＮ＋Ａ（Ｎ−１）＋Ｂ｝で表され、このＲＯ
とＲＩが一致するようにＮ、Ａ、Ｂの値が設定される。
ＲＩの異なる信号が入力される場合には、それに応じた
Ｎ、Ａ、Ｂを設定すればよく、出力信号３０の伝送速度
Ｆは一定のまま、複数の情報速度の入力信号に対応する
ことが可能である。
【００３０】なお、図１ではＢビットの無効データをパ
ケット群の末尾に挿入しているが、これをパケット群の
先頭に挿入してもよい。
ケット群の末尾に挿入しているが、これをパケット群の
先頭に挿入してもよい。
【００３１】図２は、本発明の第１の実施の形態に係る
速度変換回路を示すブロック図である。図２では、１８
８バイトのパケット長を有するＭＰＥＧ−２のトランス
ポートパケットの速度変換を行うための速度変換回路を
示している。図２に示すように、第１の実施の形態に係
る速度変換回路１０は、メモリ素子であるＦＩＦＯ（Fi
rst In First Out）４０、同期検出回路５０、発振器６
０、ＦＩＦＯ制御回路７０を有し、データ信号及びクロ
ック信号の入力端子１１及び出力端子１２と、複数の信
号速度に対応するための設定端子１３を備えている。
速度変換回路を示すブロック図である。図２では、１８
８バイトのパケット長を有するＭＰＥＧ−２のトランス
ポートパケットの速度変換を行うための速度変換回路を
示している。図２に示すように、第１の実施の形態に係
る速度変換回路１０は、メモリ素子であるＦＩＦＯ（Fi
rst In First Out）４０、同期検出回路５０、発振器６
０、ＦＩＦＯ制御回路７０を有し、データ信号及びクロ
ック信号の入力端子１１及び出力端子１２と、複数の信
号速度に対応するための設定端子１３を備えている。
【００３２】ＦＩＦＯ４０は、入力されるデータ信号の
メモリへの書き込みの可否を制御するライトイネーブル
端子４１と、メモリに書き込まれたデータの読み出しの
可否を制御するリードイネーブル端子４２をそれぞれ備
えており、ＦＩＦＯ制御回路７０から出力される、ライ
トイネーブル制御信号１２０及びリードイネーブル制御
信号１３０がそれぞれ入力される。なお、第１の実施の
形態で使用されるＦＩＦＯ４０は、ライトイネーブル制
御信号１２０及びリードイネーブル制御信号１３０の信
号レベルが共にＨｉｇｈの時にアクティブになる仕様と
なっている。
メモリへの書き込みの可否を制御するライトイネーブル
端子４１と、メモリに書き込まれたデータの読み出しの
可否を制御するリードイネーブル端子４２をそれぞれ備
えており、ＦＩＦＯ制御回路７０から出力される、ライ
トイネーブル制御信号１２０及びリードイネーブル制御
信号１３０がそれぞれ入力される。なお、第１の実施の
形態で使用されるＦＩＦＯ４０は、ライトイネーブル制
御信号１２０及びリードイネーブル制御信号１３０の信
号レベルが共にＨｉｇｈの時にアクティブになる仕様と
なっている。
【００３３】同期検出回路５０は、ＴＳパケットの先頭
からＦＩＦＯ４０に書き込みを開始するために設けられ
ており、ＴＳパケットの同期バイトの位置で同期パルス
１１０を出力する。この同期パルス１１０はＦＩＦＯ制
御回路７０に入力され、ＴＳパケットの先頭位置からＦ
ＩＦＯ４０にデータが書き込み始めるようにライトイネ
ーブル制御信号１２０が出力される。なお、第１の実施
の形態で使用される入力信号２０は、ＴＳパケットのみ
が時分割多重された固定ビットレートの信号であるた
め、ライトイネーブル制御信号１２０は、一度Ｌｏｗか
らＨｉｇｈに遷移すると信号レベルがＨｉｇｈに固定さ
れる仕様となっている。
からＦＩＦＯ４０に書き込みを開始するために設けられ
ており、ＴＳパケットの同期バイトの位置で同期パルス
１１０を出力する。この同期パルス１１０はＦＩＦＯ制
御回路７０に入力され、ＴＳパケットの先頭位置からＦ
ＩＦＯ４０にデータが書き込み始めるようにライトイネ
ーブル制御信号１２０が出力される。なお、第１の実施
の形態で使用される入力信号２０は、ＴＳパケットのみ
が時分割多重された固定ビットレートの信号であるた
め、ライトイネーブル制御信号１２０は、一度Ｌｏｗか
らＨｉｇｈに遷移すると信号レベルがＨｉｇｈに固定さ
れる仕様となっている。
【００３４】一方、ＦＩＦＯ４０からのデータの読み出
しは、発振器６０から出力される読み出しクロック９０
に同期して行われる。なお、第１の実施の形態では、読
み出しクロック９０の周波数は固定である。また、第１
の実施の形態で用いられる速度変換回路は、ビットレー
ト毎秒１６．３９メガビットのＭＰＥＧ−２ ＴＳ（Ｔ
Ｓ１）と毎秒１１．５９２メガビットのＭＰＥＧ−２
ＴＳ（ＴＳ２）の２種類の信号に対して速度変換を行
い、ＦＩＦＯ制御回路７０の設定端子１３に入力される
設定信号１４０をＨｉｇｈとすればＴＳ１、Ｌｏｗとす
ればＴＳ２をそれぞれ速度変換する仕様となっている。
しは、発振器６０から出力される読み出しクロック９０
に同期して行われる。なお、第１の実施の形態では、読
み出しクロック９０の周波数は固定である。また、第１
の実施の形態で用いられる速度変換回路は、ビットレー
ト毎秒１６．３９メガビットのＭＰＥＧ−２ ＴＳ（Ｔ
Ｓ１）と毎秒１１．５９２メガビットのＭＰＥＧ−２
ＴＳ（ＴＳ２）の２種類の信号に対して速度変換を行
い、ＦＩＦＯ制御回路７０の設定端子１３に入力される
設定信号１４０をＨｉｇｈとすればＴＳ１、Ｌｏｗとす
ればＴＳ２をそれぞれ速度変換する仕様となっている。
【００３５】次に、読み出しクロック９０の周波数を固
定としてＴＳ１とＴＳ２に対応する速度変換回路を実現
するための、出力信号３０のフォーマットを説明する。
出力信号３０のパケット群に含まれるＴＳパケットの数
と無効データの総数をそれぞれＮ及びＡバイト、読み出
しクロック９０の周波数をＦメガヘルツ、入力信号２０
の情報速度を毎秒ＲＩメガビットとすれば、１８８・Ｎ
・Ｆ／（１８８・Ｎ＋Ａ）＝ＲＩが成り立つ。従って、
入力信号２０としてＴＳ１が入力されるときのＮ及びＡ
をＮ１及びＡ１、またＴＳ２が入力されるときのＮ及び
ＡをＮ２及びＡ２とすれば、以下に示される２つの式が
同時に成立する必要がある。
定としてＴＳ１とＴＳ２に対応する速度変換回路を実現
するための、出力信号３０のフォーマットを説明する。
出力信号３０のパケット群に含まれるＴＳパケットの数
と無効データの総数をそれぞれＮ及びＡバイト、読み出
しクロック９０の周波数をＦメガヘルツ、入力信号２０
の情報速度を毎秒ＲＩメガビットとすれば、１８８・Ｎ
・Ｆ／（１８８・Ｎ＋Ａ）＝ＲＩが成り立つ。従って、
入力信号２０としてＴＳ１が入力されるときのＮ及びＡ
をＮ１及びＡ１、またＴＳ２が入力されるときのＮ及び
ＡをＮ２及びＡ２とすれば、以下に示される２つの式が
同時に成立する必要がある。
【００３６】 １８８Ｎ１Ｆ／（１８８Ｎ１＋Ａ１）＝１６．３９ １８８Ｎ２Ｆ／（１８８Ｎ２＋Ａ２）＝１１．５９２ この連立方程式は変数が５つあるのに対して方程式が２
つしかないために解の組み合わせが複数存在するが、本
実施の形態ではそれらのうち、Ｆ＝１６．８４３３ＭＨ
ｚ、Ｎ１＝５、Ａ１＝２６、Ｎ２＝６、Ａ２＝５１１を
用いることとした。
つしかないために解の組み合わせが複数存在するが、本
実施の形態ではそれらのうち、Ｆ＝１６．８４３３ＭＨ
ｚ、Ｎ１＝５、Ａ１＝２６、Ｎ２＝６、Ａ２＝５１１を
用いることとした。
【００３７】図３は、本発明の第１の実施の形態に係る
速度変換回路を用いて、ＴＳ１とＴＳ２の２種類の信号
に対して速度変換を行った場合の、出力信号のフォーマ
ットを説明するための説明図であり、（ａ）はＴＳ１の
場合、（ｂ）はＴＳ２の場合をそれぞれ示す。
速度変換回路を用いて、ＴＳ１とＴＳ２の２種類の信号
に対して速度変換を行った場合の、出力信号のフォーマ
ットを説明するための説明図であり、（ａ）はＴＳ１の
場合、（ｂ）はＴＳ２の場合をそれぞれ示す。
【００３８】図３に示すように、出力信号は、連続した
ＴＳパケットとその末尾に挿入される無効データからパ
ケット群を構成するフォーマットになっている。挿入す
る無効データのバイト数は前述の計算結果で得られたＡ
１又はＡ２であり、ＴＳ１が入力される際には５つのＴ
Ｓパケットに１回の割合で２６バイトの無効データを挿
入し（図３（ａ）参照）、また、ＴＳ２が入力される際
には６つのＴＳパケットに１回の割合で５１１バイトの
無効データを挿入する（図３（ｂ）参照）。これによっ
て、どちらのデータに対しても正しい速度変換が行われ
ることになる。
ＴＳパケットとその末尾に挿入される無効データからパ
ケット群を構成するフォーマットになっている。挿入す
る無効データのバイト数は前述の計算結果で得られたＡ
１又はＡ２であり、ＴＳ１が入力される際には５つのＴ
Ｓパケットに１回の割合で２６バイトの無効データを挿
入し（図３（ａ）参照）、また、ＴＳ２が入力される際
には６つのＴＳパケットに１回の割合で５１１バイトの
無効データを挿入する（図３（ｂ）参照）。これによっ
て、どちらのデータに対しても正しい速度変換が行われ
ることになる。
【００３９】従って、本発明によれば、従来の方法に比
べ、わずかな制御の追加を行うだけで、十分に安価な速
度変換回路を構成することが可能となる。
べ、わずかな制御の追加を行うだけで、十分に安価な速
度変換回路を構成することが可能となる。
【００４０】図４は、本発明の第１の実施の形態の変形
例に係る速度変換回路を用いて、ＴＳ１とＴＳ２の２種
類の信号に対して速度変換を行った場合の、出力信号の
フォーマットを説明するための説明図であり、（ａ）は
ＴＳ１の場合、（ｂ）はＴＳ２の場合をそれぞれ示す。
例に係る速度変換回路を用いて、ＴＳ１とＴＳ２の２種
類の信号に対して速度変換を行った場合の、出力信号の
フォーマットを説明するための説明図であり、（ａ）は
ＴＳ１の場合、（ｂ）はＴＳ２の場合をそれぞれ示す。
【００４１】図４に示すように、この変形例では、互い
にデータ長の異なる２種類の無効データである無効デー
タＡと無効データＢを、ひとつのパケット群の中に挿入
している。無効データＡのデータ長は、パケット群に含
まれる無効データの総数を、パケット群に含まれるＴＳ
パケットの数で割った値の小数第一位を四捨五入するこ
とにより得られる整数と等しく設定した。すなわち、Ｔ
Ｓ１の場合はパケット群の無効データの総数は２６バイ
トで、かつパケット群は５つのＴＳパケットを含んでい
るため、無効データＡは５バイト、無効データＢは６バ
イトと設定される（図４（ａ）参照）。一方、ＴＳ２の
場合は、無効データＡを８５バイト、無効データＢを８
６バイトと設定した（図４（ｂ）参照）。
にデータ長の異なる２種類の無効データである無効デー
タＡと無効データＢを、ひとつのパケット群の中に挿入
している。無効データＡのデータ長は、パケット群に含
まれる無効データの総数を、パケット群に含まれるＴＳ
パケットの数で割った値の小数第一位を四捨五入するこ
とにより得られる整数と等しく設定した。すなわち、Ｔ
Ｓ１の場合はパケット群の無効データの総数は２６バイ
トで、かつパケット群は５つのＴＳパケットを含んでい
るため、無効データＡは５バイト、無効データＢは６バ
イトと設定される（図４（ａ）参照）。一方、ＴＳ２の
場合は、無効データＡを８５バイト、無効データＢを８
６バイトと設定した（図４（ｂ）参照）。
【００４２】このようなフォーマットの出力信号を用い
れば、各ＴＳパケット間の無効データのデータ長のばら
つきが小さくなるため、速度変換により生じるＴＳパケ
ットのジッタを低く押さえることができる。
れば、各ＴＳパケット間の無効データのデータ長のばら
つきが小さくなるため、速度変換により生じるＴＳパケ
ットのジッタを低く押さえることができる。
【００４３】図５は、本発明の第１の実施の形態の他の
変形例に係る速度変換回路を用いて、ＴＳ１とＴＳ２の
２種類の信号に対して速度変換を行った場合の、出力信
号のフォーマットを説明するための説明図であり、
（ａ）はＴＳ１の場合、（ｂ）はＴＳ２の場合をそれぞ
れ示す。
変形例に係る速度変換回路を用いて、ＴＳ１とＴＳ２の
２種類の信号に対して速度変換を行った場合の、出力信
号のフォーマットを説明するための説明図であり、
（ａ）はＴＳ１の場合、（ｂ）はＴＳ２の場合をそれぞ
れ示す。
【００４４】図５に示すように、この変形例では、互い
にデータ長の異なる２種類の無効データである無効デー
タＡと無効データＢを、ひとつのパケット群の中に挿入
している。無効データＡのデータ長は、パケット群に含
まれる無効データの総数を、パケット群に含まれるＴＳ
パケットの数から１を引いた数で割った値を超えない最
大の整数と等しく設定した。すなわち、ＴＳ１の場合は
パケット群の無効データの総数は２６バイトで、かつパ
ケット群は５つのＴＳパケットを含んでいるため、無効
データＡは６バイト、無効データＢは２バイトと設定さ
れる（図５（ａ）参照）。
にデータ長の異なる２種類の無効データである無効デー
タＡと無効データＢを、ひとつのパケット群の中に挿入
している。無効データＡのデータ長は、パケット群に含
まれる無効データの総数を、パケット群に含まれるＴＳ
パケットの数から１を引いた数で割った値を超えない最
大の整数と等しく設定した。すなわち、ＴＳ１の場合は
パケット群の無効データの総数は２６バイトで、かつパ
ケット群は５つのＴＳパケットを含んでいるため、無効
データＡは６バイト、無効データＢは２バイトと設定さ
れる（図５（ａ）参照）。
【００４５】一方、ＴＳ２の場合は、無効データＡを１
０２バイト、無効データＢを１バイトと設定した（図５
（ｂ）参照）。
０２バイト、無効データＢを１バイトと設定した（図５
（ｂ）参照）。
【００４６】このようなフォーマットの出力信号を用い
ることにより、ＦＩＦＯ制御回路７０で必要とされる、
無効データをカウントするためのカウンタの規模を小さ
く押さえることができる。すなわち、この変形例では、
無効データＡの最大値は１０２であるためにフリップフ
ロップ（以下、ＦＦという）は７つ、また無効データＢ
の最大値は２であるためＦＦは１つなので、合計８つの
ＦＦが必要である。それに対し、図３に示す第１の実施
の形態では合計９つ、図４に示す第１の実施の形態の変
形例では１４個のＦＦが必要であり、いずれの場合も、
図５に示す他の変形例より回路規模を大きくする必要が
ある。
ることにより、ＦＩＦＯ制御回路７０で必要とされる、
無効データをカウントするためのカウンタの規模を小さ
く押さえることができる。すなわち、この変形例では、
無効データＡの最大値は１０２であるためにフリップフ
ロップ（以下、ＦＦという）は７つ、また無効データＢ
の最大値は２であるためＦＦは１つなので、合計８つの
ＦＦが必要である。それに対し、図３に示す第１の実施
の形態では合計９つ、図４に示す第１の実施の形態の変
形例では１４個のＦＦが必要であり、いずれの場合も、
図５に示す他の変形例より回路規模を大きくする必要が
ある。
【００４７】図６は、本発明の第２の実施の形態に係る
速度変換回路を用いた、有線デジタル放送システムの構
成を示すブロック図である。
速度変換回路を用いた、有線デジタル放送システムの構
成を示すブロック図である。
【００４８】図６に示すように、放送信号を送出する送
信局１５０と、加入者宅に設置される受信機２４０〜２
４２とは、光ファイバ２２０〜２２３及びスターカプラ
２３０から構成される、パッシブダブルスター型の光フ
ァイバ網により互いに接続されている。
信局１５０と、加入者宅に設置される受信機２４０〜２
４２とは、光ファイバ２２０〜２２３及びスターカプラ
２３０から構成される、パッシブダブルスター型の光フ
ァイバ網により互いに接続されている。
【００４９】この有線デジタル放送システムは、無線信
号の形態のデジタル放送信号を送信局で受信・復調して
デジタル信号に変換し、このデジタル信号を時分割多重
したのち、光信号として各視聴者に分配するシステムで
ある。それに加え、本システムは、無線信号として提供
されている２つの放送サービスを同時に収容して分配す
る機能をも併せ持っている。実際に本実施の形態では、
放送サービスＡと放送サービスＢの２つのサービスを本
システムに収容している。
号の形態のデジタル放送信号を送信局で受信・復調して
デジタル信号に変換し、このデジタル信号を時分割多重
したのち、光信号として各視聴者に分配するシステムで
ある。それに加え、本システムは、無線信号として提供
されている２つの放送サービスを同時に収容して分配す
る機能をも併せ持っている。実際に本実施の形態では、
放送サービスＡと放送サービスＢの２つのサービスを本
システムに収容している。
【００５０】送信局１５０は、アンテナ１６０、１６１
及び復調回路１７０、１７１、フレーム化回路１８０、
１８１、ＴＳ多重回路１９０、１９１、ビット多重回路
２００、光送信回路２１０から構成される。放送サービ
スＡ用の無線信号２５０は、アンテナ１６０で受信され
る後復調回路１７０で復調され、ＴＳデータ信号２６０
に変換される。このＴＳデータ信号２６０は、映像番組
が４ないし５番組程度パケット多重される、情報速度が
毎秒約２９．１６２メガビットのＭＰＥＧ−２ＴＳスト
リームである。
及び復調回路１７０、１７１、フレーム化回路１８０、
１８１、ＴＳ多重回路１９０、１９１、ビット多重回路
２００、光送信回路２１０から構成される。放送サービ
スＡ用の無線信号２５０は、アンテナ１６０で受信され
る後復調回路１７０で復調され、ＴＳデータ信号２６０
に変換される。このＴＳデータ信号２６０は、映像番組
が４ないし５番組程度パケット多重される、情報速度が
毎秒約２９．１６２メガビットのＭＰＥＧ−２ＴＳスト
リームである。
【００５１】一方、放送サービスＢ用の無線信号２５１
も、無線信号２５０と同様に、アンテナ１６１と復調回
路１７１を経てＴＳデータ信号２６１に変換される。こ
のＴＳデータ信号２６１も、ＴＳデータ信号２６０と同
一フォーマットであるが、情報速度は毎秒約２５．１５
６６メガビットである。
も、無線信号２５０と同様に、アンテナ１６１と復調回
路１７１を経てＴＳデータ信号２６１に変換される。こ
のＴＳデータ信号２６１も、ＴＳデータ信号２６０と同
一フォーマットであるが、情報速度は毎秒約２５．１５
６６メガビットである。
【００５２】放送サービスＡ用のＴＳデータ信号２６０
は、フレーム化回路１８０によりビットレート毎秒３
１．１０４メガビットのフレーム化ＴＳデータ信号２７
０に変換される。図７（ｂ）は、フレーム化ＴＳデータ
信号２７０のフォーマットを説明するための説明図であ
る。図７（ｂ）に示すように、フレーム化ＴＳデータ信
号２７０は、１２５マイクロ秒周期のフレームのペイロ
ードに入力されるＴＳデータ信号２６０と、フレーム同
期パターンＡ、スタッフ情報Ｂ、固定パターンＣ及びス
タッフビットＤからなるヘッダとを格納している。この
フレーム化ＴＳデータ信号２７０はＴＳ多重回路１９０
に入力後バイト多重され、ビットレートが毎秒１５５．
５２メガビットの単位チャネル信号２８０に変換され
る。
は、フレーム化回路１８０によりビットレート毎秒３
１．１０４メガビットのフレーム化ＴＳデータ信号２７
０に変換される。図７（ｂ）は、フレーム化ＴＳデータ
信号２７０のフォーマットを説明するための説明図であ
る。図７（ｂ）に示すように、フレーム化ＴＳデータ信
号２７０は、１２５マイクロ秒周期のフレームのペイロ
ードに入力されるＴＳデータ信号２６０と、フレーム同
期パターンＡ、スタッフ情報Ｂ、固定パターンＣ及びス
タッフビットＤからなるヘッダとを格納している。この
フレーム化ＴＳデータ信号２７０はＴＳ多重回路１９０
に入力後バイト多重され、ビットレートが毎秒１５５．
５２メガビットの単位チャネル信号２８０に変換され
る。
【００５３】図７（ａ）は、この単位チャネル信号２８
０のフレームフォーマットを説明するための説明図であ
る。図７（ａ）に示すように、単位チャネル信号２８０
は、ペイロードと、フレーム同期パターンＡ、スタッフ
情報Ｂ、固定パターンＣ及びスタッフビットＤからなる
ヘッダとを格納している。
０のフレームフォーマットを説明するための説明図であ
る。図７（ａ）に示すように、単位チャネル信号２８０
は、ペイロードと、フレーム同期パターンＡ、スタッフ
情報Ｂ、固定パターンＣ及びスタッフビットＤからなる
ヘッダとを格納している。
【００５４】一方、放送サービスＢ用のＴＳデータ信号
２６１も、ＴＳデータ信号２６０と同様に、フレーム化
回路１８１及びＴＳ多重回路１９１を経て、図８（ａ）
に示すようなフォーマットの単位チャネル信号２８１に
変換される。
２６１も、ＴＳデータ信号２６０と同様に、フレーム化
回路１８１及びＴＳ多重回路１９１を経て、図８（ａ）
に示すようなフォーマットの単位チャネル信号２８１に
変換される。
【００５５】フレーム化回路１８１から出力されるフレ
ーム化ＴＳデータ信号２７１は、図８（ｂ）に示すよう
なフォーマットになり、フレーム化ＴＳデータ信号２７
０とは異なり、毎秒２５．９２メガビットのビットレー
トになる。それに伴って単位チャネル信号２８１のフォ
ーマットも単位チャネル信号２８０とは異なっており、
図８（ｂ）に示すように、フレーム化ＴＳデータ信号２
７１を６つ多重して構成されるフォーマットになる。
ーム化ＴＳデータ信号２７１は、図８（ｂ）に示すよう
なフォーマットになり、フレーム化ＴＳデータ信号２７
０とは異なり、毎秒２５．９２メガビットのビットレー
トになる。それに伴って単位チャネル信号２８１のフォ
ーマットも単位チャネル信号２８０とは異なっており、
図８（ｂ）に示すように、フレーム化ＴＳデータ信号２
７１を６つ多重して構成されるフォーマットになる。
【００５６】以上説明したようにして生成される単位チ
ャネル信号２８０及び２８１は、それぞれ４チャネルず
つがビット多重回路２００に入力されて１ビットずつ順
次時分割多重され、ビットレート毎秒１２４４．１６メ
ガビットの高速データ信号２９０に変換される。この高
速データ信号２９０は光送信回路２１０により信号光３
００に変換され、光ファイバ２２０に送信される。
ャネル信号２８０及び２８１は、それぞれ４チャネルず
つがビット多重回路２００に入力されて１ビットずつ順
次時分割多重され、ビットレート毎秒１２４４．１６メ
ガビットの高速データ信号２９０に変換される。この高
速データ信号２９０は光送信回路２１０により信号光３
００に変換され、光ファイバ２２０に送信される。
【００５７】図９は、本発明の第２の実施の形態に係る
速度変換回路を用いた受信機２４０の構成を示すブロッ
ク図である。図６に示す受信機２４０〜２４２は、図９
に示す構成の受信機２４０が使用される。図９に示す受
信機２４０は、光受信回路３１０、ビット分離回路３２
０、単位チャネル選択回路３３０、ＴＳ選択回路３４
０、速度変換回路１０、ＴＳ分離回路３５０、ＭＰＥＧ
−２復号化回路３６０、番組選択制御回路３７０から構
成される。
速度変換回路を用いた受信機２４０の構成を示すブロッ
ク図である。図６に示す受信機２４０〜２４２は、図９
に示す構成の受信機２４０が使用される。図９に示す受
信機２４０は、光受信回路３１０、ビット分離回路３２
０、単位チャネル選択回路３３０、ＴＳ選択回路３４
０、速度変換回路１０、ＴＳ分離回路３５０、ＭＰＥＧ
−２復号化回路３６０、番組選択制御回路３７０から構
成される。
【００５８】光受信回路３１０は、図６における送信局
１５０から送信される信号光３００を受信してビットレ
ート毎秒１２４４．１６メガビットの高速データ信号２
９０を出力する。出力された高速データ信号２９０は、
ビット分離回路３２０により毎秒１５５．５２メガビッ
トの単位チャネル信号８チャネルに分離される。これら
８チャネルの単位チャネル信号は単位チャネル選択回路
３３０に入力される。この単位チャネル選択回路３３０
からは、視聴者が受信を希望している映像番組の信号を
含んでいる単位チャネル信号２８０のみが出力される。
なお、単位チャネル選択回路３３０における選択制御
は、番組選択制御回路３７０から出力される番組選択制
御信号４３０に基づいて行われる。
１５０から送信される信号光３００を受信してビットレ
ート毎秒１２４４．１６メガビットの高速データ信号２
９０を出力する。出力された高速データ信号２９０は、
ビット分離回路３２０により毎秒１５５．５２メガビッ
トの単位チャネル信号８チャネルに分離される。これら
８チャネルの単位チャネル信号は単位チャネル選択回路
３３０に入力される。この単位チャネル選択回路３３０
からは、視聴者が受信を希望している映像番組の信号を
含んでいる単位チャネル信号２８０のみが出力される。
なお、単位チャネル選択回路３３０における選択制御
は、番組選択制御回路３７０から出力される番組選択制
御信号４３０に基づいて行われる。
【００５９】次いで、単位チャネル信号２８０はＴＳ選
択回路３４０に入力される。このＴＳ選択回路３４０か
らは、視聴者が受信を希望している映像番組の信号を含
んでいるフレーム化ＴＳデータ信号２７０のみが、フレ
ーム化ＴＳクロック信号３８０とともに出力される。な
お前述の通り、放送サービスＡ用及び放送サービスＢ用
のフレーム化ＴＳデータ信号は、それぞれ単位チャネル
信号に５多重及び６多重されている。このように、ＴＳ
選択回路３４０は、番組選択制御回路３７０から与えら
れる番組選択制御信号４３１に従って、フレーム化ＴＳ
データ信号の多重度が異なる複数のフレームフォーマッ
トの単位チャネル信号に対応することが可能である。
択回路３４０に入力される。このＴＳ選択回路３４０か
らは、視聴者が受信を希望している映像番組の信号を含
んでいるフレーム化ＴＳデータ信号２７０のみが、フレ
ーム化ＴＳクロック信号３８０とともに出力される。な
お前述の通り、放送サービスＡ用及び放送サービスＢ用
のフレーム化ＴＳデータ信号は、それぞれ単位チャネル
信号に５多重及び６多重されている。このように、ＴＳ
選択回路３４０は、番組選択制御回路３７０から与えら
れる番組選択制御信号４３１に従って、フレーム化ＴＳ
データ信号の多重度が異なる複数のフレームフォーマッ
トの単位チャネル信号に対応することが可能である。
【００６０】次いで、フレーム化ＴＳデータ信号２７０
は速度変換回路１０に入力されるが、この速度変換回路
１０では、フレーム化ＴＳデータ信号２７０のペイロー
ドから取り出され、さらに速度変換されるＴＳデータ信
号２６０が、ＴＳクロック信号３９０及びＴＳ同期信号
４００とともに出力される。この速度変換回路１０もＴ
Ｓ選択回路３４０と同様に、フレームフォーマットの異
なる複数のフレーム化ＴＳデータ信号２７０に対応する
必要があるが、対応するフレームフォーマットの切替
は、番組選択制御回路３７０から出力される番組選択制
御信号４３２に従って行われている。
は速度変換回路１０に入力されるが、この速度変換回路
１０では、フレーム化ＴＳデータ信号２７０のペイロー
ドから取り出され、さらに速度変換されるＴＳデータ信
号２６０が、ＴＳクロック信号３９０及びＴＳ同期信号
４００とともに出力される。この速度変換回路１０もＴ
Ｓ選択回路３４０と同様に、フレームフォーマットの異
なる複数のフレーム化ＴＳデータ信号２７０に対応する
必要があるが、対応するフレームフォーマットの切替
は、番組選択制御回路３７０から出力される番組選択制
御信号４３２に従って行われている。
【００６１】次いで、ＴＳデータ信号２６０はＴＳ分離
回路３５０に入力されるが、このＴＳ分離回路３５０で
は、ＴＳデータ信号２６０から視聴者が受信を希望して
いる映像番組の信号を含んでいるＴＳパケットのみが分
離されて出力される。最終的には、この分離されるＴＳ
パケットがＭＰＥＧ−２復号化回路３６０により復号化
されて、アナログ映像信号４１０及びアナログ音声信号
４２０として受信機２４０から出力され、これらをテレ
ビ受像機等を用いて視聴することになる。
回路３５０に入力されるが、このＴＳ分離回路３５０で
は、ＴＳデータ信号２６０から視聴者が受信を希望して
いる映像番組の信号を含んでいるＴＳパケットのみが分
離されて出力される。最終的には、この分離されるＴＳ
パケットがＭＰＥＧ−２復号化回路３６０により復号化
されて、アナログ映像信号４１０及びアナログ音声信号
４２０として受信機２４０から出力され、これらをテレ
ビ受像機等を用いて視聴することになる。
【００６２】なお、ＴＳ分離回路３５０における選択制
御は、番組選択制御回路３７０から出力される番組選択
制御信号４３３に基づいて行われ、ＭＰＥＧ−２復号化
回路３６０における選択制御は、番組選択制御回路３７
０から出力される番組選択制御信号４３４に基づいて行
われる。
御は、番組選択制御回路３７０から出力される番組選択
制御信号４３３に基づいて行われ、ＭＰＥＧ−２復号化
回路３６０における選択制御は、番組選択制御回路３７
０から出力される番組選択制御信号４３４に基づいて行
われる。
【００６３】図１０は、本発明の第２の実施の形態に係
る速度変換回路を示すブロック図である。図１０に示す
ように、受信機２４０に使用される速度変換回路１０
は、同期検出回路５０と同期検出回路５１の２つの同期
検出回路を有する。同期検出回路５１は、入力されるフ
レーム化ＴＳデータ信号２７０のフレームに同期した同
期パルス１１１を出力する機能を有する。また一方の同
期検出回路５０は、入力されるフレーム化ＴＳデータ信
号２７０及び同期パルス１１１を用いて、フレーム化Ｔ
Ｓデータ信号２７０に格納されているＴＳパケットに同
期した同期パルス１１０を出力する機能を有する。
る速度変換回路を示すブロック図である。図１０に示す
ように、受信機２４０に使用される速度変換回路１０
は、同期検出回路５０と同期検出回路５１の２つの同期
検出回路を有する。同期検出回路５１は、入力されるフ
レーム化ＴＳデータ信号２７０のフレームに同期した同
期パルス１１１を出力する機能を有する。また一方の同
期検出回路５０は、入力されるフレーム化ＴＳデータ信
号２７０及び同期パルス１１１を用いて、フレーム化Ｔ
Ｓデータ信号２７０に格納されているＴＳパケットに同
期した同期パルス１１０を出力する機能を有する。
【００６４】これらの同期パルス１１０及び１１１をＦ
ＩＦＯ制御回路７０に入力することにより、フレーム化
ＴＳデータ信号２７０に格納されているＴＳパケットの
みを、このＴＳパケットの先頭からＦＩＦＯ４０に書き
込むように、ライトイネーブル制御信号１２０が出力さ
れる。
ＩＦＯ制御回路７０に入力することにより、フレーム化
ＴＳデータ信号２７０に格納されているＴＳパケットの
みを、このＴＳパケットの先頭からＦＩＦＯ４０に書き
込むように、ライトイネーブル制御信号１２０が出力さ
れる。
【００６５】一方、発振器６０から出力される読み出し
クロック９０と、ＦＩＦＯ制御回路７０から出力される
リードイネーブル制御信号１３０とを用いて、ＦＩＦＯ
４０からＴＳデータ信号２６０を出力させる。またそれ
と同時に、ＴＳデータ信号２６０に含まれるＴＳパケッ
トの先頭でのみＨｉｇｈレベルとなるＴＳ同期信号４０
０がＴＳ同期信号発生回路４４０から出力される。
クロック９０と、ＦＩＦＯ制御回路７０から出力される
リードイネーブル制御信号１３０とを用いて、ＦＩＦＯ
４０からＴＳデータ信号２６０を出力させる。またそれ
と同時に、ＴＳデータ信号２６０に含まれるＴＳパケッ
トの先頭でのみＨｉｇｈレベルとなるＴＳ同期信号４０
０がＴＳ同期信号発生回路４４０から出力される。
【００６６】図１１は、本発明の第２の実施の形態に係
る速度変換回路に用いられるＴＳデータ信号２６０のフ
ォーマットを説明するための説明図であり、（ａ）は放
送サービスＡ用フレーム化ＴＳデータ信号が入力される
場合、（ｂ）は放送サービスＢ用フレーム化ＴＳデータ
信号が入力される場合をそれぞれ示す。
る速度変換回路に用いられるＴＳデータ信号２６０のフ
ォーマットを説明するための説明図であり、（ａ）は放
送サービスＡ用フレーム化ＴＳデータ信号が入力される
場合、（ｂ）は放送サービスＢ用フレーム化ＴＳデータ
信号が入力される場合をそれぞれ示す。
【００６７】図１１に示すように、速度変換回路１０に
入力されるＴＳデータ信号２７０が、放送サービスＡの
信号か放送サービスＢの信号かによって、各ＴＳパケッ
トの間に挿入される無効データのバイト数が切り替えら
れる。この切替は、ＦＩＦＯ制御回路７０に入力される
番組選択制御信号４３２を用いてリードイネーブル制御
信号１３０のタイミングを変更することにより行われ
る。より具体的には、放送サービスＡ用のフレーム化Ｔ
Ｓデータ信号が入力される場合には、ＴＳパケット５つ
でパケット群を構成し、１番目から４番目のＴＳパケッ
トの末尾には１９バイトの無効データＡを、また５番目
のＴＳパケットの末尾には１８バイトの無効データＢを
それぞれ挿入する（図１１（ａ）参照）。
入力されるＴＳデータ信号２７０が、放送サービスＡの
信号か放送サービスＢの信号かによって、各ＴＳパケッ
トの間に挿入される無効データのバイト数が切り替えら
れる。この切替は、ＦＩＦＯ制御回路７０に入力される
番組選択制御信号４３２を用いてリードイネーブル制御
信号１３０のタイミングを変更することにより行われ
る。より具体的には、放送サービスＡ用のフレーム化Ｔ
Ｓデータ信号が入力される場合には、ＴＳパケット５つ
でパケット群を構成し、１番目から４番目のＴＳパケッ
トの末尾には１９バイトの無効データＡを、また５番目
のＴＳパケットの末尾には１８バイトの無効データＢを
それぞれ挿入する（図１１（ａ）参照）。
【００６８】一方、放送サービスＢ用のフレーム化ＴＳ
データ信号が入力される場合には、ＴＳパケット１１個
でパケット群を構成し、１番目から１０番目のＴＳパケ
ットの末尾には５２バイトの無効データＡを、また１１
番目のＴＳパケットの末尾には４９バイトの無効データ
Ｂをそれぞれ挿入する（図１１（ｂ）参照）。なお、こ
の回路は８ビットパラレル信号としてデータが処理され
ており、読み出しクロック９０の公称周波数は４．００
９８ＭＨｚである。
データ信号が入力される場合には、ＴＳパケット１１個
でパケット群を構成し、１番目から１０番目のＴＳパケ
ットの末尾には５２バイトの無効データＡを、また１１
番目のＴＳパケットの末尾には４９バイトの無効データ
Ｂをそれぞれ挿入する（図１１（ｂ）参照）。なお、こ
の回路は８ビットパラレル信号としてデータが処理され
ており、読み出しクロック９０の公称周波数は４．００
９８ＭＨｚである。
【００６９】また、本速度変換回路１０で使用される発
振器６０は、入力電圧の変化に対して正の周波数変動特
性を有する、電圧制御型水晶発振器が用いられる。さら
にＦＩＦＯ４０は、自身に書き込まれているデータ量が
メモリ容量の半分以上の場合にＨｉｇｈ、半分未満の場
合にＬｏｗとなるハーフフルフラグ４５０を出力する機
能を有する。ＦＩＦＯ４０から出力されたハーフフルフ
ラグ４５０を発振器６０に入力し、ＦＩＦＯ４０にデー
タが半分以上書き込まれている場合には読み出しクロッ
ク９０の周波数を上げてより多くのデータをＦＩＦＯか
ら読み出し、逆にデータのＦＩＦＯ４０への書き込み量
が半分以下の場合には読み出しクロック９０の周波数を
下げてＦＩＦＯから読み出すデータ量を少なくするよう
な周波数制御を行う。この制御により、ＴＳデータ信号
２６０の情報速度とフレーム化ＴＳデータ信号２７０の
情報速度とが正確に一致するような周波数制御が実現さ
れる。
振器６０は、入力電圧の変化に対して正の周波数変動特
性を有する、電圧制御型水晶発振器が用いられる。さら
にＦＩＦＯ４０は、自身に書き込まれているデータ量が
メモリ容量の半分以上の場合にＨｉｇｈ、半分未満の場
合にＬｏｗとなるハーフフルフラグ４５０を出力する機
能を有する。ＦＩＦＯ４０から出力されたハーフフルフ
ラグ４５０を発振器６０に入力し、ＦＩＦＯ４０にデー
タが半分以上書き込まれている場合には読み出しクロッ
ク９０の周波数を上げてより多くのデータをＦＩＦＯか
ら読み出し、逆にデータのＦＩＦＯ４０への書き込み量
が半分以下の場合には読み出しクロック９０の周波数を
下げてＦＩＦＯから読み出すデータ量を少なくするよう
な周波数制御を行う。この制御により、ＴＳデータ信号
２６０の情報速度とフレーム化ＴＳデータ信号２７０の
情報速度とが正確に一致するような周波数制御が実現さ
れる。
【００７０】図１２は、本発明の第３の実施の形態に係
る速度変換回路を示すブロック図である。第３の実施の
形態に係る速度変換回路は、１８８バイト固定長のＴＳ
パケット間に無効データを挿入し、その無効データ領域
に、他の有効なデータを挿入することを特徴とする。
る速度変換回路を示すブロック図である。第３の実施の
形態に係る速度変換回路は、１８８バイト固定長のＴＳ
パケット間に無効データを挿入し、その無効データ領域
に、他の有効なデータを挿入することを特徴とする。
【００７１】具体的には、ＴＳパケットが時分割多重さ
れた入力データ２０と、他のデータ（例えば、機器制御
データ、リアルタイムでないメッセージデータ等）であ
る入力信号２１とが、ＦＩＦＯ４０及びＦＩＦＯ４１に
それぞれ入力される。これらのデータは、ＦＩＦＯ制御
回路７０から出力されるリードイネーブル制御信号１３
０に従い、それぞれＦＩＦＯ出力信号４８０及び４８１
としてＦＩＦＯ４０、４１から出力される。ただし、Ｆ
ＩＦＯ４０にはリードイネーブル制御信号１３０がその
まま入力されるのに対し、ＦＩＦＯ４１には、インバー
タ４６０によってリードイネーブル制御信号１３０を反
転した信号が入力される。
れた入力データ２０と、他のデータ（例えば、機器制御
データ、リアルタイムでないメッセージデータ等）であ
る入力信号２１とが、ＦＩＦＯ４０及びＦＩＦＯ４１に
それぞれ入力される。これらのデータは、ＦＩＦＯ制御
回路７０から出力されるリードイネーブル制御信号１３
０に従い、それぞれＦＩＦＯ出力信号４８０及び４８１
としてＦＩＦＯ４０、４１から出力される。ただし、Ｆ
ＩＦＯ４０にはリードイネーブル制御信号１３０がその
まま入力されるのに対し、ＦＩＦＯ４１には、インバー
タ４６０によってリードイネーブル制御信号１３０を反
転した信号が入力される。
【００７２】従って、ＦＩＦＯ出力信号４８０がＦＩＦ
Ｏ４０から出力されている時間帯にはＦＩＦＯ４１から
データは出力されず、逆に、ＦＩＦＯ出力信号４８１が
ＦＩＦＯ４１から出力されている時間帯にはＦＩＦＯ４
０からデータは出力されない。このような特徴をもつＦ
ＩＦＯ出力信号４８０及び４８１は、２：１セレクタ４
７０に入力される。さらに、２：１セレクタ４７０はリ
ードイネーブル制御信号１３０がポートを選択するため
の制御信号として入力されているため、ＦＩＦＯ出力信
号４８０がＦＩＦＯ４０から出力されている時間帯は、
ＦＩＦＯ出力信号４８０が２：１セレクタ４７０からそ
のまま出力され、逆にＦＩＦＯ出力信号４８１がＦＩＦ
Ｏ４１から出力されている時間帯は、ＦＩＦＯ出力信号
４８１が２：１セレクタ４７０からそのまま出力される
ことになる。すなわち、速度変換回路１０の出力信号３
０は、入力信号２０の速度変換によって生じたパケット
間の無効データ領域に、入力信号２１を挿入することが
可能となる。
Ｏ４０から出力されている時間帯にはＦＩＦＯ４１から
データは出力されず、逆に、ＦＩＦＯ出力信号４８１が
ＦＩＦＯ４１から出力されている時間帯にはＦＩＦＯ４
０からデータは出力されない。このような特徴をもつＦ
ＩＦＯ出力信号４８０及び４８１は、２：１セレクタ４
７０に入力される。さらに、２：１セレクタ４７０はリ
ードイネーブル制御信号１３０がポートを選択するため
の制御信号として入力されているため、ＦＩＦＯ出力信
号４８０がＦＩＦＯ４０から出力されている時間帯は、
ＦＩＦＯ出力信号４８０が２：１セレクタ４７０からそ
のまま出力され、逆にＦＩＦＯ出力信号４８１がＦＩＦ
Ｏ４１から出力されている時間帯は、ＦＩＦＯ出力信号
４８１が２：１セレクタ４７０からそのまま出力される
ことになる。すなわち、速度変換回路１０の出力信号３
０は、入力信号２０の速度変換によって生じたパケット
間の無効データ領域に、入力信号２１を挿入することが
可能となる。
【００７３】また、速度変換回路１０は、読み出しクロ
ック９０を発生させる発振器６０として、公称周波数が
６．６６５８ＭＨｚで、周波数制御範囲が±２００ｐｐ
ｍである電圧制御水晶発振器が用いられる。この発振器
６０の発信周波数は、ＦＩＦＯ４０から出力されるハー
フフルフラグ４５０によって制御されているため、入力
信号２０の情報速度とＦＩＦＯ出力信号４８０の情報速
度とを正確に一致させることが可能である。第３の実施
の形態では、情報速度が毎秒４．５６２５メガビットの
信号Ａと、情報速度が毎秒６．２４１８メガビットの信
号Ｂの２種類の信号について、本速度変換回路１０を用
いて速度変換する。
ック９０を発生させる発振器６０として、公称周波数が
６．６６５８ＭＨｚで、周波数制御範囲が±２００ｐｐ
ｍである電圧制御水晶発振器が用いられる。この発振器
６０の発信周波数は、ＦＩＦＯ４０から出力されるハー
フフルフラグ４５０によって制御されているため、入力
信号２０の情報速度とＦＩＦＯ出力信号４８０の情報速
度とを正確に一致させることが可能である。第３の実施
の形態では、情報速度が毎秒４．５６２５メガビットの
信号Ａと、情報速度が毎秒６．２４１８メガビットの信
号Ｂの２種類の信号について、本速度変換回路１０を用
いて速度変換する。
【００７４】ＦＩＦＯ制御回路７０においては、信号Ａ
が入力される場合、ＦＩＦＯ出力信号４８０のパケット
群に含まれるＴＳパケットの数が６、またパケット群に
含まれる無効データの総数が５２０ビットとなるように
設定される。一方、信号Ｂが入力される場合には、ＦＩ
ＦＯ出力信号４８０のパケット群に含まれるＴＳパケッ
トの数が４、またパケット群に含まれる無効データの総
数が５１ビットとなるように設定される。この設定は、
信号Ｂが入力される場合には、読み出しクロック９０の
周波数が公称周波数より１００ｐｐｍ低い値となったと
きにＦＩＦＯの入出力信号の情報速度が一致するような
ものである。実際に速度変換回路１０に毎秒６．２４１
８メガビットの信号Ｂを入力したところ、フィードバッ
ク制御により、読み出しクロック９０の周波数が公称周
波数より１００ｐｐｍ小さい値で自動的に収束し、その
後安定な速度変換動作をしていることが確認された。
が入力される場合、ＦＩＦＯ出力信号４８０のパケット
群に含まれるＴＳパケットの数が６、またパケット群に
含まれる無効データの総数が５２０ビットとなるように
設定される。一方、信号Ｂが入力される場合には、ＦＩ
ＦＯ出力信号４８０のパケット群に含まれるＴＳパケッ
トの数が４、またパケット群に含まれる無効データの総
数が５１ビットとなるように設定される。この設定は、
信号Ｂが入力される場合には、読み出しクロック９０の
周波数が公称周波数より１００ｐｐｍ低い値となったと
きにＦＩＦＯの入出力信号の情報速度が一致するような
ものである。実際に速度変換回路１０に毎秒６．２４１
８メガビットの信号Ｂを入力したところ、フィードバッ
ク制御により、読み出しクロック９０の周波数が公称周
波数より１００ｐｐｍ小さい値で自動的に収束し、その
後安定な速度変換動作をしていることが確認された。
【００７５】
【発明の効果】以上述べたとおり本発明によれば、対応
させる複数の信号速度の比の分子及び分母が簡単な整数
で表せない場合でも、高い伝送効率を有し、簡単な構成
で複数の信号速度に対応することができる速度変換方法
及び速度変換回路を提供することが可能である。
させる複数の信号速度の比の分子及び分母が簡単な整数
で表せない場合でも、高い伝送効率を有し、簡単な構成
で複数の信号速度に対応することができる速度変換方法
及び速度変換回路を提供することが可能である。
【図１】本発明による速度変換方法の原理を説明するた
めの説明図である。
めの説明図である。
【図２】本発明の第１の実施の形態に係る速度変換回路
を示すブロック図である。
を示すブロック図である。
【図３】本発明の第１の実施の形態に係る速度変換回路
を用いて、ＴＳ１とＴＳ２の２種類の信号に対して速度
変換を行った場合の、出力信号のフォーマットを説明す
るための説明図であり、（ａ）はＴＳ１の場合、（ｂ）
はＴＳ２の場合をそれぞれ示す。
を用いて、ＴＳ１とＴＳ２の２種類の信号に対して速度
変換を行った場合の、出力信号のフォーマットを説明す
るための説明図であり、（ａ）はＴＳ１の場合、（ｂ）
はＴＳ２の場合をそれぞれ示す。
【図４】本発明の第１の実施の形態の変形例に係る速度
変換回路を用いて、ＴＳ１とＴＳ２の２種類の信号に対
して速度変換を行った場合の、出力信号のフォーマット
を説明するための説明図であり、（ａ）はＴＳ１の場
合、（ｂ）はＴＳ２の場合をそれぞれ示す。
変換回路を用いて、ＴＳ１とＴＳ２の２種類の信号に対
して速度変換を行った場合の、出力信号のフォーマット
を説明するための説明図であり、（ａ）はＴＳ１の場
合、（ｂ）はＴＳ２の場合をそれぞれ示す。
【図５】本発明の第１の実施の形態の他の変形例に係る
速度変換回路を用いて、ＴＳ１とＴＳ２の２種類の信号
に対して速度変換を行った場合の、出力信号のフォーマ
ットを説明するための説明図であり、（ａ）はＴＳ１の
場合、（ｂ）はＴＳ２の場合をそれぞれ示す。
速度変換回路を用いて、ＴＳ１とＴＳ２の２種類の信号
に対して速度変換を行った場合の、出力信号のフォーマ
ットを説明するための説明図であり、（ａ）はＴＳ１の
場合、（ｂ）はＴＳ２の場合をそれぞれ示す。
【図６】本発明の第２の実施の形態に係る速度変換回路
を用いた、有線デジタル放送システムの構成を示すブロ
ック図である。
を用いた、有線デジタル放送システムの構成を示すブロ
ック図である。
【図７】（ａ）及び（ｂ）は、それぞれ本発明の第２の
実施の形態に係る速度変換回路に用いられる単位チャネ
ル信号２８０及びフレーム化ＴＳデータ信号２７０のフ
レームフォーマットを説明するための説明図である。
実施の形態に係る速度変換回路に用いられる単位チャネ
ル信号２８０及びフレーム化ＴＳデータ信号２７０のフ
レームフォーマットを説明するための説明図である。
【図８】（ａ）及び（ｂ）は、それぞれ本発明の第２の
実施の形態に係る速度変換回路に用いられる単位チャネ
ル信号２８１及びフレーム化ＴＳデータ信号２７１のフ
レームフォーマットを説明するための説明図である。
実施の形態に係る速度変換回路に用いられる単位チャネ
ル信号２８１及びフレーム化ＴＳデータ信号２７１のフ
レームフォーマットを説明するための説明図である。
【図９】本発明の第２の実施の形態に係る速度変換回路
を用いた受信機２４０の構成を示すブロック図である。
を用いた受信機２４０の構成を示すブロック図である。
【図１０】本発明の第２の実施の形態に係る速度変換回
路を示すブロック図である。
路を示すブロック図である。
【図１１】本発明の第２の実施の形態に係る速度変換回
路に用いられるＴＳデータ信号２６０のフォーマットを
説明するための説明図であり、（ａ）は放送サービスＡ
用フレーム化ＴＳデータ信号が入力される場合、（ｂ）
は放送サービスＢ用フレーム化ＴＳデータ信号が入力さ
れる場合をそれぞれ示す。
路に用いられるＴＳデータ信号２６０のフォーマットを
説明するための説明図であり、（ａ）は放送サービスＡ
用フレーム化ＴＳデータ信号が入力される場合、（ｂ）
は放送サービスＢ用フレーム化ＴＳデータ信号が入力さ
れる場合をそれぞれ示す。
【図１２】本発明の第３の実施の形態に係る速度変換回
路を示すブロック図である。
路を示すブロック図である。
【図１３】従来の速度変換回路を用いて、ＴＳ１とＴＳ
２の２種類の信号に対して速度変換を行った場合の、出
力信号のフォーマットを説明するための説明図であり、
（ａ）はＴＳ１の場合、（ｂ）はＴＳ２の場合をそれぞ
れ示す。
２の２種類の信号に対して速度変換を行った場合の、出
力信号のフォーマットを説明するための説明図であり、
（ａ）はＴＳ１の場合、（ｂ）はＴＳ２の場合をそれぞ
れ示す。
１０：速度変換回路 ２０、２１：入力信号 ３０：出力信号 ４０、４１：ＦＩＦＯ ５０、５１：同期検出回路 ６０：発振器 ７０：ＦＩＦＯ制御回路 ８０、８１：入力クロック信号 ９０：読み出しクロック １００：出力クロック信号 １１０，１１１：同期パルス １２０：ライトイネーブル制御信号 １３０：リードイネーブル制御信号 １４０：設定信号 １５０：送信局 １６０、１６１：アンテナ １７０、１７１：復調回路 １８０、１８１：フレーム化回路 １９０、１９１：ＴＳ多重回路 ２００：ビット多重回路 ２１０：光送信回路 ２２０〜２２３：光ファイバ ２３０：スターカプラ ２４０〜２４２：受信機 ２５０、２５１：無線信号 ２６０、２６１：ＴＳデータ信号 ２７０、２７１：フレーム化ＴＳデータ信号 ２８０、２８１：単位チャネル信号 ２９０：高速データ信号 ３００〜３０３：信号光 ３１０：光受信回路 ３２０：ビット分離回路 ３３０：単位チャネル選択回路 ３４０：ＴＳ選択回路 ３５０：ＴＳ分離回路 ３６０：ＭＰＥＧ−２復号化回路 ３７０：番組選択制御回路 ３８０：フレーム化ＴＳクロック信号 ３９０：ＴＳクロック信号 ４００：ＴＳ同期信号 ４１０：アナログ映像信号 ４２０：アナログ音声信号 ４３０〜４３４：番組選択制御信号 ４４０：ＴＳ同期信号発生回路 ４５０：ハーフフルフラグ ４６０：インバータ ４７０：２：１セレクタ ４８０，４８１：ＦＩＦＯ出力信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 H04L 13/08 H04N 7/24 H04L 12/00
Claims (11)
- 【請求項１】固定長のパケットが時分割多重された第１
のデジタル信号を伝送速度の異なる第２のデジタル信号
に変換する速度変換方法において、 前記第２のデジタル信号はＮ個（Ｎは２以上の整数）の
パケットを含むパケット群が時分割多重されて構成され
ており、そのパケット群に含まれる各パケットの間に
は、情報を持たないＡビット（Ａは零以上の整数）の無
効データが挿入され、前記パケット群の先頭又は末尾に
は情報を持たないＢビット（Ｂは前記Ａとは異なる自然
数）の無効データが挿入され、 前記Ｎ、Ａ及びＢの値は、前記第１のデジタル信号の情
報速度と第２のデジタル信号の情報速度とが一致するよ
うに設定されることを特徴とする速度変換方法。 - 【請求項２】前記Ａの値が零であることを特徴とする請
求項１に記載の速度変換方法。 - 【請求項３】前記パケット群に挿入されている前記無効
データの総ビット数を前記Ｎで割った値の小数第一位を
四捨五入することにより得られる整数と前記Ａの値とが
等しくなるように設定されることを特徴とする請求項１
に記載の速度変換方法。 - 【請求項４】前記パケット群に挿入される前記無効デー
タの総ビット数を前記Ｎ−１で割った値を超えない最大
の整数と前記Ａの値とが等しくなるように設定されるこ
とを特徴とする請求項１に記載の速度変換方法。 - 【請求項５】前記固定長のパケットは、ＭＰＥＧ−２
（Moving Picture Experts Group 2）で定められる１８
８バイトのパケット長を有するトランスポートパケット
であることを特徴とする請求項１乃至４のいずれか１つ
の項に記載の速度変換方法。 - 【請求項６】前記第２のデジタル信号の伝送速度は、前
記Ａ及び前記Ｂの値の組み合わせによらず一定であるこ
とを特徴とする請求項１乃至５のいずれか１つの項に記
載の速度変換方法。 - 【請求項７】前記第２のデジタル信号の伝送速度は、前
記Ａ及び前記Ｂの値の組み合わせに応じて変更されるこ
とを特徴とする請求項１乃至５のいずれか１つの項に記
載の速度変換方法。 - 【請求項８】固定長のパケットが時分割多重された第１
のデジタル信号を伝送速度の異なる第２のデジタル信号
に変換する速度変換回路において、 ＦＩＦＯ（First In First Out）と、読み出しクロック
源と、ＦＩＦＯ制御手段とを有し、 前記ＦＩＦＯは、第１のデジタル信号が入力され、か
つ、前記読み出しクロック源から出力される読み出しク
ロック信号の周波数と等しい伝送速度の第２のデジタル
信号を出力し、 前記ＦＩＦＯ制御手段は、請求項１乃至７のいずれか１
つの項に記載の速度変換方法に基づいて、前記Ａビット
又はＢビットの無効データが挿入されるべき時間帯には
前記ＦＩＦＯからの信号出力を停止し、それ以外の時間
帯には前記ＦＩＦＯから信号を出力するように制御し、
かつ、前記Ａ又はＢの値を変更するための設定信号が入
力される、 ことを特徴とする速度変換回路。 - 【請求項９】固定長のパケットが時分割多重された第１
のデジタル信号を伝送速度の異なる第２のデジタル信号
に変換する速度変換回路において、 ＦＩＦＯと、読み出しクロック源と、ＦＩＦＯ制御手段
と、周波数制御手段とを有し、 前記ＦＩＦＯは、第１のデジタル信号が入力され、か
つ、前記読み出しクロック源から出力される読み出しク
ロック信号の周波数と等しい伝送速度の第２のデジタル
信号を出力し、 前記ＦＩＦＯ制御手段は、請求項１乃至７のいずれか１
つの項に記載の速度変換方法に基づいて、前記Ａビット
又はＢビットの無効データが挿入されるべき時間帯には
前記ＦＩＦＯからの信号出力を停止し、それ以外の時間
帯には前記ＦＩＦＯから信号を出力するように制御し、
かつ、前記Ａ又はＢの値を変更するための設定信号が入
力され、 前記周波数制御手段は、前記第１のデジタル信号の情報
速度と第２のデジタル信号の情報速度とが一致するよう
に前記読み出しクロック信号の周波数を制御する、 ことを特徴とする速度変換回路。 - 【請求項１０】第１のＦＩＦＯと、第２のＦＩＦＯと、
読み出しクロック源と、ＦＩＦＯ制御手段と、信号選択
手段とを有し、 前記第１のＦＩＦＯは、固定長のパケットが時分割多重
された第１のデジタル信号が入力され、前記読み出しク
ロック源から出力される読み出しクロック信号の周波数
と等しい伝送速度の第２のデジタル信号を出力し、 前記第２のＦＩＦＯは、第３のデジタル信号が入力さ
れ、前記読み出しクロック源から出力される読み出しク
ロック信号の周波数と等しい伝送速度の第４のデジタル
信号を出力し、 前記ＦＩＦＯ制御手段は、請求項１乃至７のいずれか１
つの項に記載の速度変換方法に基づいて、前記Ａビット
又はＢビットの無効データが挿入されるべき時間帯には
前記第１のＦＩＦＯからの信号出力は停止し、前記第２
のＦＩＦＯからは信号を出力し、それ以外の時間帯には
前記第１のＦＩＦＯからは信号を出力し、前記第２のＦ
ＩＦＯからの信号出力は停止するように制御し、かつ、
前記Ａ又はＢの値を変更するための設定信号が入力さ
れ、 前記信号選択手段は、前記ＦＩＦＯ制御手段により前記
第１のＦＩＦＯ又は第２のＦＩＦＯから出力される前記
第２のデジタル信号又は第４のデジタル信号を選択的に
出力する、 ことを特徴とする速度変換回路。 - 【請求項１１】第１のＦＩＦＯと、第２のＦＩＦＯと、
読み出しクロック源と、ＦＩＦＯ制御手段と、信号選択
手段と、周波数制御手段とを有し、 前記第１のＦＩＦＯは、固定長のパケットが時分割多重
された第１のデジタル信号が入力され、前記読み出しク
ロック源から出力される読み出しクロック信号の周波数
と等しい伝送速度の第２のデジタル信号を出力し、 前記第２のＦＩＦＯは、第３のデジタル信号が入力さ
れ、前記読み出しクロック源から出力される読み出しク
ロック信号の周波数と等しい伝送速度の第４のデジタル
信号を出力し、 前記ＦＩＦＯ制御手段は、請求項１乃至７のいずれか１
つの項に記載の速度変換方法に基づいて、前記Ａビット
又はＢビットの無効データが挿入されるべき時間帯には
前記第１のＦＩＦＯからの信号出力は停止し、前記第２
のＦＩＦＯからは信号を出力し、それ以外の時間帯には
前記第１のＦＩＦＯからは信号を出力し、前記第２のＦ
ＩＦＯからの信号出力は停止するように制御し、かつ、
前記Ａ又はＢの値を変更するための設定信号が入力さ
れ、 前記信号選択手段は、前記ＦＩＦＯ制御手段により前記
第１のＦＩＦＯ又は第２のＦＩＦＯから出力される前記
第２のデジタル信号又は第４のデジタル信号を選択的に
出力し、 前記周波数制御手段は、前記第１のデジタル信号の情報
速度と第２のデジタル信号の情報速度とが一致するよう
に前記読み出しクロック信号の周波数を制御する、 ことを特徴とする速度変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4525698A JP3065018B2 (ja) | 1998-02-26 | 1998-02-26 | 速度変換方法及び速度変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4525698A JP3065018B2 (ja) | 1998-02-26 | 1998-02-26 | 速度変換方法及び速度変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11243378A JPH11243378A (ja) | 1999-09-07 |
| JP3065018B2 true JP3065018B2 (ja) | 2000-07-12 |
Family
ID=12714211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4525698A Expired - Lifetime JP3065018B2 (ja) | 1998-02-26 | 1998-02-26 | 速度変換方法及び速度変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3065018B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140632A (ja) * | 2004-11-10 | 2006-06-01 | Pioneer Electronic Corp | データレート変換装置、データレート変換方法、データレート変換プログラム、および、そのプログラムが記録された情報記録媒体 |
| JP2006148214A (ja) * | 2004-11-16 | 2006-06-08 | Pioneer Electronic Corp | データ伝送端末装置及びデータ伝送方法 |
-
1998
- 1998-02-26 JP JP4525698A patent/JP3065018B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11243378A (ja) | 1999-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923755A (en) | Multi-service data receiver architecture | |
| JP3329076B2 (ja) | ディジタル信号伝送方法、ディジタル信号伝送装置、ディジタル信号受信方法及びディジタル信号受信装置 | |
| JP3538200B2 (ja) | 多重仮想チャンネルを同時に許認するシステムおよび方法 | |
| US5936968A (en) | Method and apparatus for multiplexing complete MPEG transport streams from multiple sources using a PLL coupled to both the PCR and the transport encoder clock | |
| JP4240545B2 (ja) | デジタルデータフォーマット変換及びビットストリーム生成のためのシステム | |
| US5790543A (en) | Apparatus and method for correcting jitter in data packets | |
| US6400720B1 (en) | Method for transporting variable length and fixed length packets in a standard digital transmission frame | |
| KR100688089B1 (ko) | 케이블 방송 수신기의 다중화/역다중화 장치 | |
| EP0932308A2 (en) | Digital signal multiplexing, transmission and recording method and apparatus and recording medium | |
| JP2014112924A (ja) | トランスポート・パケットの伝送方法 | |
| JPH114205A (ja) | 伝送装置及び伝送方法 | |
| JP2001057547A (ja) | 双方向ポイントツーマルチポイントネットワークの上りチャンネル用のクロック信号を生成する方法 | |
| US6721957B1 (en) | System and method for maximizing bandwidth efficiency in a digital video program stream | |
| WO2010116588A1 (ja) | デジタルテレビ放送再生装置およびその再生方法 | |
| EP0883291B1 (en) | Frame synchronizing device and method therefor | |
| JP2010177858A (ja) | デジタルデータ送信装置及びデジタルデータ受信装置 | |
| JP3065018B2 (ja) | 速度変換方法及び速度変換回路 | |
| US20050147175A1 (en) | Stream data communication system | |
| CA2365841C (en) | Program clock reference correction method in a multiplexed burst mode downlink transmission in an integrated multispot satellite communication system | |
| US7418011B2 (en) | Method and system for multiplexing DOCSIS data into an MPEG transport stream | |
| JP3893643B2 (ja) | 信号多重化方法およびそれを用いた伝送信号生成装置 | |
| US7703122B2 (en) | Method and apparatus for receiving and playing back data | |
| US6496233B1 (en) | Command and control architecture for a video decoder and an audio decoder | |
| US5825778A (en) | VSB modulator input interfrace using simple standard | |
| JP2001078158A (ja) | ケーブルテレビの送信装置、多重化装置ならびに受信装置 |