JPH0936866A - データ伝送システムおよびデータ伝送方法 - Google Patents

Abstract

(57)【要約】 【目的】ＡＴＭ通信回線を１本のみ用いて、受信側から
伝送させる伝送データの内容等を送信側に指定し、指定
通りの伝送データを伝送させる。 【構成】 データＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃ
ｈ２は、例えば、送信側および受信側のデータ伝送装置
にそれぞれ接続された音声・映像処理機器の間のＲＳ４
２２を用いた制御用のデータ等の伝送に用いられる。ア
ンシラリデータ領域は、Ｄ２方式の音声・映像データの
ライン単位それぞれに対応し、ワード幅が８ビットに変
換されたＡＥＳ／ＥＢＵデータが入れられるビデオデー
タ領域には、Ｄ２方式の映像データがライン単位に入れ
られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ通信回線等を介
して相手側の映像処理機器を操作して音声・映像データ
を発生させ、発生させた音声・映像データを受信するデ
ータ伝送システムおよびデータ伝送方法に関する。

【０００２】

【従来の技術】最近、高速ディジタルデータ伝送方式と
して非同期伝送モード（ＡＴＭ）方式が実用化されてい
る。

【０００３】

【発明が解決しようとする課題】ＡＴＭ通信回線を用い
て音声・映像データ（伝送データ）を送信側において再
生させ、伝送させるとともに、再生・伝送させる伝送デ
ータの内容および再生方法等を受信側から指定したいと
いう要望がある。このような要望に対処するためには、
伝送データの伝送を行わせる通信回線と、送信側に指示
を行うための通信回線とを別に用いる方法がある。しか
しながら、この方法によると、複数の通信回線が必要と
なり、従って、遠距離間の伝送を行う場合に通信費用が
かさむ等の問題がある。

【０００４】本発明は、上述した従来技術の問題点に鑑
みてなされたものであり、受信側から送信側に伝送させ
る伝送データの内容等を指定し、指定通りの伝送データ
を受信側に伝送させることができるデータ伝送システム
およびデータ伝送装置を提供することを目的とする。ま
た、本発明は、受信側から送信側に伝送させる伝送デー
タの内容等を指定し、指定通りの伝送データを受信側に
伝送させる場合であっても、複数の通信回線を必要とせ
ず、通信費用もかさまないデータ伝送システムおよびデ
ータ伝送装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るデータ伝送システムは、複数のデータ
伝送装置が非同期伝送モード（ＡＴＭ）方式等の通信回
線を介して接続され、送信側から受信側の前記データ伝
送装置に所定の音声・映像データを前記通信回線を介し
て伝送するデータ伝送システムであって、送信側の前記
データ伝送装置には、前記音声・映像データを生成する
音声・映像データ生成手段が接続され、受信側の前記デ
ータ伝送装置は、送信側の前記データ伝送装置に接続さ
れた前記音声・映像データ生成装置を制御する制御デー
タを生成する制御データ生成手段と、生成した前記制御
データを、前記通信回線を介して送信側の前記データ伝
送装置に伝送する受信側伝送手段とを有し、送信側の前
記データ伝送装置は、受信側の前記データ伝送装置から
前記通信回線を介して伝送されてきた前記制御データを
受信し、受信した前記音声・映像データ生成手段に供給
する制御データ受信手段と、前記音声・映像データ生成
手段が生成した前記音声・映像データを、所定の伝送パ
ケットに多重化する多重化手段と、前記音声・映像デー
タを多重化した前記伝送パケットを、前記通信回線を介
して受信側の前記データ伝送装置に伝送する送信側伝送
手段とを有し、前記音声・映像データ生成手段は、供給
された前記制御データに従って前記音声・映像データを
生成する。

【０００６】また、本発明に係るデータ伝送方法は、所
定のトランスポートパケットのそれぞれ所定の位置に少
なくとも、音声・映像データ等の伝送の対象となる伝送
データと、前記伝送データを生成する装置に対する制御
用のデータとを多重化し、これらのデータを多重化した
トランスポートパケットを、ＡＴＭ通信回線を介して伝
送する。

【０００７】

【作用】本発明に係るデータ伝送システムは、例えば、
複数のデータ伝送装置がＡＴＭ通信回線を介して接続さ
れ、受信側のデータ伝送装置には編集装置が接続され、
送信側のデータ伝送装置にはＤ２方式のＶＴＲ装置が接
続され、受信側から送信側のＶＴＲ装置を制御して音声
・映像データを発生させ、発生させた音声・映像データ
を受信側に伝送させる。

【０００８】受信側のデータ伝送装置において、制御デ
ータ生成手段は、上述の編集装置等であって、送信側の
音声・映像データ発生装置、例えば、上述のＶＴＲ装置
を制御し、音声・映像データの選択、早送り、あるい
は、ジョクシャトル再生等の特殊再生を行わせるための
制御データを生成する。受信側伝送手段は、生成した制
御データを、所定のトランスポートパケットの所定の位
置に多重化し、ＡＴＭ通信回線を介して送信側のデータ
伝送装置に伝送する。

【０００９】送信側のデータ伝送装置において、制御デ
ータ受信手段は、ＡＴＭ通信回線から上記トランスポー
トパケットを受信し、制御データを分離してＶＴＲ装置
に対して出力する。ＶＴＲ装置は、制御データ受信手段
から入力された制御データに従って、早送りおよび特殊
再生等を行い、音声・映像データを生成する。

【００１０】多重化手段は、ＶＴＲ装置が生成した音声
・映像データを、上記所定のトランスポートパケットの
他の位置に多重化する。送信側伝送手段は、音声・映像
データが多重化されたトランスポートパケットを、ＡＴ
Ｍセルのペイロード部に載せ、ＡＴＭ通信回線を介して
受信側のデータ伝送装置に伝送する。

【００１１】

【実施例１】以下、本発明の第１の実施例を説明する。
図１は、本発明に係るデータ伝送システム１の構成を示
す図である。図１に示すように、データ伝送システム１
は、それぞれ音声・映像処理機器１４ａ〜１４ｆが接続
されたデータ伝送装置３ａ〜３ｆが、データ伝送装置３
ａ〜３ｆに対してＡＡＬ１プロトコルの伝送路を提供す
るＡＴＭ通信回線２を介して相互に接続されて構成され
る。なお、ＡＴＭ通信回線２のプロトコルとしては、Ａ
ＡＬ１プロトコルの他に、同期データを有するＡＡＬ５
プロトコル等の使用も将来的に考えられる。データ伝送
装置３ａ〜３ｆは相互に、ＡＴＭ通信回線２を介して所
定の伝送データ、例えば、番組あるいは中継用の音声・
映像データを伝送する。

【００１２】なお、ＡＴＭ通信回線２からデータ伝送装
置３ａ〜３ｆにそれぞれ供給される１５５．５２ＭＨｚ
のクロックを８分周し、ＡＴＭセルを８ビットパラレル
データとして処理する際に用いられる回線クロックＮＣ
ＬＫの周波数は１９．４４ＭＨｚ（１５５．５２／８）
である。一方、ＳＤＩ方式で伝送を行う際にデータ伝送
装置３ａ〜３ｆにおいて用いられる内部クロック４ｆ_sc
は約１４．３ＭＨｚである。それぞれ正確な場合には、
これらのクロックの周波数は整数比（ＮＣＬＫ：４ｆ_sc
＝１１８８：８７５）の関係になる。

【００１３】ＶＴＲ１４ａ〜１４ｆは、内部クロック４
ｆ_scに同期してＤ２規格のディジタル音声・映像データ
を記録・再生し、ＳＤＩ方式、または、ＳＤＤＩ方式を
改良したＳＤＤＩ方式（以下、単にＳＤＩ方式と記す）
により１４３Ｍｂｐｓシリアル形式でデータ伝送装置３
ａ〜３ｆそれぞれに対して出力する。

【００１４】図２は、図１に示したデータ伝送装置３ａ
〜３ｆがＡＴＭ通信回線２を介して相互に伝送する伝送
パケット（ＳＳＣＵ−ＰＤＵパケット、以下、「ＰＤＵ
パケット」と略称する）の構成を示す図である。なお、
ＰＤＵパケットの左に付された数字は各データのバイト
長を示し、ＰＤＵパケットの右に付された表は、対応す
る各データの内容を示す。

【００１５】データ伝送システム１は、トランスポート
パケットとして、図２に示したＰＤＵパケットを用い
る。ＰＤＵパケットにおいて、データＴＲＳはＦＦｈ，
００ｈ，００ｈを内容とし、ＰＤＵパケットの先頭位置
を示す。なお、データＴＲＳ、アンシラリデータ（ＡＮ
Ｃ；ANCillary ）領域とビデオデータ（ＶＩＤＥＯ）領
域とにおいて５バイト置きに挿入されるデータを除い
て、ＰＤＵパケットに含まれるデータが００ｈまたはＦ
Ｆｈの値をとることは禁止される。

【００１６】このデータＴＲＳを検出することにより、
これ以降の各データがＰＤＵパケットのデータであると
識別することができる。従って、任意のデータ長のアン
シラリデータ領域およびビデオデータ領域を有するＰＤ
Ｕパケットを、ＡＴＭセルのペイロード部単位でなく処
理することができる。

【００１７】データＲＴＳ１，ＲＴＳ２には、それぞれ
外部クロックＮＣＬＫを１１８８周期の間の内部クロッ
ク４ｆ_scの計数値から８３２を減じた６ビットの値をと
る同期データＲＴＳが入れられる。但し、伝送パケット
は内部クロック４ｆ_sc、９１０周期分の時間で伝送され
るため、１つの伝送パケットを伝送する間に２つの計数
値が出現する可能性がある。データＲＴＳ１，ＲＴＳ２
の２つの領域を確保したのは、このような場合に対応す
るためである。この同期データＲＴＳを用いる同期確立
の方法としては、ＳＲＴＳ法等が知られている。

【００１８】データＲＴＳ１，ＲＴＳ２は、受信側のデ
ータ伝送装置３（以下、データ伝送装置３ａ〜３ｆ等の
いずれかを特定せずに示す場合には、データ伝送装置３
等と記す）において網同期の確立等に用いられる。な
お、データＲＴＳ１，ＲＴＳ２の第６ビットには有効ビ
ットＶ（Varid ）が入り、有効ビットＶの内容は、例え
ば、これらのデータが有効である場合には論理値１にな
り、有効でない場合には論理値０となる。さらに、デー
タの値が００ｈ，ＦＦｈとなることを避けるために、有
効ビットＶの論理反転値が第７ビットとして付加され
る。

【００１９】データＬＮＩＤ（Line Number ID）は、同
じＰＤＵパケット内のアンシラリデータ領域およびビデ
オデータ領域にそれぞれ含まれる伝送データの音声・映
像データの識別のために用いられ、第０〜第２ビットが
音声・映像データが含まれるフィールドを示すフィール
ド番号（ＦＮ；Field Number）を示し、０〜３１の値を
とる第３〜第７ビットが音声・映像データが含まれるラ
インを示すライン番号（ＬＮ；Line Number ）を示す。

【００２０】データＬＮ１は、１〜５２５の範囲の値を
とり、データＬＮＩＤ１とともに、２フィールドの範囲
内での音声・映像データの識別のために用いられる。デ
ータＬＮ１の第１バイトおよび第２バイト第０〜第４ビ
ットには、それぞれ数値の第０〜第４ビットおよび第５
〜第９ビットが入り、それぞれの第５ビットには、デー
タＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理由から第
４ビットの論理反転値が入る。

【００２１】データＬＮＩＤ２，ＬＮ２は、受信側のデ
ータ伝送装置３が伝送されてきた伝送データを処理する
時刻が決められている場合、例えば、受信した伝送デー
タを実時間的に放送中の番組に用いる場合に、送信側の
データ伝送装置３が、ＡＴＭ通信回線２等において伝送
データ（伝送パケット）に生じる伝送遅延時間の補償を
行う場合に用いられる。

【００２２】つまり、データＬＮＩＤ２，ＬＮ２は、同
じＰＤＵパケットに含まれる音声・映像データが、送信
側のテレビジョン放送局等の中において伝送遅延時間の
補償のために、音声・映像処理機器１４が何ライン分早
めて伝送データを再生し、データ伝送装置３がこの伝送
データを送信したかを示す。なお、データＬＮＩＤ２，
ＬＮ２それぞれの内容の詳細は、それぞれ上述のデータ
ＬＮＩＤ１，ＬＮ１と同じである。

【００２３】なお、データＬＮＩＤ２，ＬＮ２を参照す
ることにより、受信側の伝送装置３は、アンシラリデー
タ領域およびビデオデータ領域に含まれる音声・映像デ
ータのでシャフリング方法等を識別することができる。
つまり、音声・映像データの内、映像に係るデータの部
分のシャフリングブロック（２３ラインごと等）をデー
タＬＮＩＤ２，ＬＮ２から判別し、このシャフリングブ
ロックごとにデシャフリングを行う。

【００２４】データＦｌａｇは、第０〜第３ビットにア
ンシラリデータ部およびビデオデータ部のデータ量を示
すパケットテーブル（ＰＴ；Packet Table）データが入
る。第４〜第７ビットにはビットｓｂ０〜ｓｂ３が入
る。このビットｓｂ０〜ｓｂ３は、エンコーダ側のシャ
フリングの方式を伝えるために用いられる。

【００２５】データＲＳ４２２−ｃｈ１，ＲＳ４２２−
ｃｈ２は、例えば、送信側および受信側のデータ伝送装
置３にそれぞれ接続された音声・映像処理機器１４の間
のＲＳ４２２を用いた制御用のデータ等の伝送に用いら
れる。データＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ２
の第０〜第３ビットには、それぞれ伝送されるデータの
上位４ビットまたは下位４ビットのいずれかが入り、第
４ビットには、第０〜第３ビットに入っているデータが
上位４ビットである場合に１となり、下位４ビットであ
る場合に０となるビットＵＬ（Upper/Lower ）が入る。
データＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理由に
より、第５ビットには第４ビットの論理反転値が入る。
さらに、第６ビットには、データＲＳ４２２−ｃｈ１，
ＲＳ４２２−ｃｈ２がそれぞれ有効であるか否かを示す
有効ビットＶが付加される。

【００２６】データＶＯＩＣＥには、連絡用等に用いら
れる音声データが入る。音声データは、例えば、一般的
な電話通信に用いられるＰＣＭ符号化装置のサンプリン
グ周波数にほぼ等しいサンプリング周波数でサンプリン
グでき、しかも、タイミング的にＰＤＵパケットに入れ
やすいように、映像信号の水平同期信号（１５．７５Ｋ
Ｈｚ）２周期に１つづつ８ビットずつ生成される。従っ
て、１つの音声データは、水平同期信号の周期ごとに１
つ生成されるＰＤＵパケット２つにわたって伝送される
ことになる。なお、図２に示した場合においては、デー
タＶＯＩＣＥの第０〜第３ビットには、音声データの上
位４ビットまたは下位４ビットが入れられる。

【００２７】さらに、第４ビットには、データＲＳ４２
２−ｃｈ１，ＲＳ４２２−ｃｈ２と同様に、第０〜第３
ビットのデータが上位４ビットであるか下位４ビットで
あるかを示すビットＵＬが入れられ、第５ビットには、
データＲＴＳ１，ＲＴＳ２の有効ビットＶと同じ理由に
より第４ビットの論理反転値が入れられ、さらに、音声
データが有効であるか否かを示す有効ビットＶが付加さ
れる。

【００２８】さらに、第６および第７ビットには、デー
タ伝送装置３の内部回路、および、ＡＴＭ通信回線２が
ＰＤＵパケットに与える遅延時間を測定するために用い
られるビット８Ｆ１，８Ｆ２（８Ｆは、８Frame の略）
が入る。なお、データＬＮＩＤ２，ＬＮ２に入れられる
データは、これらのビット８Ｆ１，８Ｆ２を用いて測定
された遅延時間に基づいて算出される。

【００２９】予備データは、他の用途が生じた場合のた
めに予備として空けられた領域であるが、データＲＴＳ
１，ＲＴＳ２と同様に、値が００ｈ，ＦＦｈのいずれと
もならないように、第７ビットには第６ビットの論理反
転値が入れられる。データＣＲＣＣ１，ＣＲＣＣ２，Ｃ
ＲＣＣ３には、それぞれ先行するデータ領域の誤り訂正
符号が入れられる。なお、データＲＴＳ１，ＲＴＳ２と
同様に、値が００ｈ，ＦＦｈのいずれともならないよう
に、第７ビットには第６ビットの論理反転値が入れられ
る。なお、データＴＲＳ〜予備データは、アンシラリデ
ータ領域およびビデオデータ領域に比べて非常に小さい
データ量であるため、データ伝送のスループットに影響
を与えることはない。

【００３０】アンシラリデータ領域のワード長は、例え
ば６９ワードであって、Ｄ２方式の音声・映像データの
ライン単位それぞれに対応し、ワード幅が変換されたＡ
ＥＳ／ＥＢＵデータが入れられる。例えば、５５ワード
のＡＥＳ／ＥＢＵデータを８ビットに変換した場合、変
換の結果得られる８ビットパラレルデータは６８ビット
と６ビットとなる。

【００３１】このような場合には、上記の残りの２ビッ
トには、禁止コード（００ｈ，ＦＦｈ）が発生すること
を防ぐために、２ビットの値０１または１０が入れられ
る。入れられた０１または１０は、受信側のデータ伝送
装置３においてＰＤＵパケットが再生される際に破棄さ
れる。なお、この領域において、ＡＥＳ／ＥＢＵデータ
はＰＤＵパケットの前方に下位ワード、後方に上位ワー
ドの順となる。

【００３２】ビデオデータ領域には、ＳＤＩ方式に適合
した１ワード１０ビットのワード幅から、ＡＴＭ通信回
線２に適合した１ワード８ビットの映像データの内、主
に映像に係るデータがＤ２方式の映像データのライン単
位に入れられる。なお、映像データは、ＰＤＵパケット
の前方に下位バイト、後方に上位バイトの順となる。

【００３３】なお、ＰＤＵパケットのアンシラリデータ
領域およびビデオデータ領域は可変長であり、これらの
領域が有効なデータを含まない場合もある。また、デー
タＲＳ４２２−ｃｈ１，ＶＯＩＣＥ等は、有効ビットＶ
を有するので、例えば、データＶＩＯＣＥの有効データ
Ｖのみが１で、他のデータの有効データＶが０である場
合には、データＶＯＩＣＥのみが有効であり、他のデー
タは全て無効であることを意味する。

【００３４】以下、ＰＤＵパケットのアンシラリデータ
領域およびビデオデータ領域に多重化される伝送データ
と、音声・映像処理機器１４に入力または出力されるＤ
２方式の音声・映像データとの関係を説明する。図３
は、Ｄ２方式の音声・映像データの構成を説明する図で
ある。５２５ライン・２９．９７フレーム／秒のシステ
ムに対応するＤ２方式のヘッダデータのデータ量は、水
平同期期間（１ライン）ごとに１６ワード×８ビットな
ので、そのデータレートは下式に示すように２Ｍｂｐｓ
となる。

【００３５】

【数１】 １６×８ビット×５２５ライン×２９．９７フレーム ＝２Ｍｂｐｓ （１）

【００３６】また、５２５ライン・２８．９７フレーム
／秒のシステムにおいては、１ラインに含まれる画素数
は９１０、１画素当たりのデータは１０ビットであるた
め、そのデータレートは下式に示すように１４３Ｍｂｐ
ｓとなる。

【００３７】

【数２】 ９１０画素×１０ビット×５２５ライン×２９．９７フレーム ＝１４３Ｍｂｐｓ （２）

【００３８】ただし、図３に示すように、Ｄ２方式の音
声・映像データには不要な部分があり、図３において斜
線で示すアンシラリデータ（音声データ）、ビデオデー
タ（映像データ）およびヘッダデータのみが受信側にお
いて音声再生および映像再生のために必要となる。図３
に示すアンシラリデータ、ビデオデータおよびヘッダデ
ータのデータレートは、下式の通りとなる。

【００３９】

【数３】アンシラリデータ部の１秒あたりのデータ量ａ ２１×１０ビット×１２ライン×２９．９７フレーム×２ ＝０．１５Ｍｂｐｓ （３）

【００４０】

【数４】アンシラリデータ部の１秒あたりのデータ量ｂ ３７６×１０ビット×６ライン×２９．９７フレーム×２ ＝１．３Ｍｂｐｓ （４）

【００４１】

【数５】アンシラリデータ部の１秒あたりのデータ量ｃ ５５×１０ビット×２５４ライン×２９．９７フレーム×２ ＝８．４Ｍｂｐｓ （５）

【００４２】

【数６】ビデオデータ部の１秒あたりのデータ量ｄ ７６８×８ビット×（２５４＋２５３）ライン×２９．９７フレーム ＝９３．３Ｍｂｐｓ （６）

【００４３】

【数７】ビデオデータ部およびアンシラリデータ部の１
秒あたりの全データ量ｅ ａ＋ｂ＋ｃ＋ｄ ＝０．１５＋１．３＋８．４＋９３．３ ＝１０３．２Ｍｂｐｓ （７）

【００４４】さらに、ヘッダデータを加えると、下式の
ようにアンシラリデータ、ビデオデータおよびヘッダデ
ータのデータレートは１０５．２Ｍｂｐｓとなる。

【００４５】

【数８】 ２＋１０３．２＝１０５．２Ｍｂｐｓ （８）

【００４６】このように、ＰＤＵパケットのアンシラリ
領域およびビデオデータには、ライン単位にＤ２方式の
音声・映像データ（全１４３Ｍｂｐｓ）の内、不要な部
分を除いた１０５．２Ｍｂｐｓ分のデータが多重化され
る。このように、不要部分を除いたために伝送データの
量が減少し、この結果、Ｄ２方式の音声・映像データ
（伝送データ）をＡＡＬ１プロトコルに適合させること
ができる。

【００４７】また、音声・映像データには、図３に示す
ように周期性があるため、送信側においても、受信側に
おいてもライン単位で一定の処理方法でＰＤＵパケット
に多重化することができる。従って、ハードウェア構成
が簡単で済む。以上述べたＰＤＵパケットに伝送データ
と、ＲＴＳデータ等の他のデータとを多重化して伝送を
行うことにより、単に伝送データを伝送するだけでな
く、併せて、受信側における伝送データの処理に有益な
データをも伝送することができる。

【００４８】なお、第１の実施例に示した他、本発明に
係るデータ伝送システム１は、データ伝送装置３の数を
増減し、あるいは、ＰＤＵパケットに多重化するデータ
の種類をさらに増やすように構成する等、種々の構成を
とることができる。

【００４９】

【実施例２】以下、本発明の第２の実施例として、受信
側から送信側の音声・映像処理機器を操作して音声・映
像データ（伝送データ）を発生させ、ＡＴＭ通信回線２
を介して受け取る場合の動作を説明する。図４は、図１
に示したデータ伝送装置３ａの構成例を示す図である。
図５は、図１に示したデータ伝送装置３ｂの構成例を示
す図である。図４および図５にそれぞれ示すように、デ
ータ伝送装置３ａ，３ｂは、送信部５、受信部６、ＡＴ
Ｍアダプタ７および音声・映像処理機器１４ａ，１４ｂ
から構成される。

【００５０】また、データ伝送装置３ａに接続される音
声・映像処理機器１４ａは、ＶＴＲ装置１４０、Ｄ２方
式のＶＴＲ用モニタ装置１４２、編集装置（エディタ）
１４４およびエディタ用モニタ装置１４６から構成され
る。また、データ伝送装置３ｂに接続される音声・映像
処理機器１４ｂは、例えば、Ｄ２方式のＶＴＲ装置であ
る（以下、音声・映像処理機器１４ｂをＶＴＲ装置１４
ｂと記す）。ＡＴＭアダプタ７は、例えばＡＴＭ方式の
ＡＡＬ１プロトコル用のアダプタであって、データ伝送
装置３ａ，３ｂの送信部５から入力されるＰＤＵパケッ
ト（図２）をＡＴＭセルのペイロード部に載せてＡＴＭ
通信回線２に対して送信し、ＡＴＭ通信回線２から受信
したＡＴＭセルのペイロード部からＰＤＵパケットを分
離し、データ伝送装置３ａ，３ｂの受信部６に対して出
力する。

【００５１】データ伝送装置３ａ側において、ＶＴＲ装
置１４０および編集装置１４４は、データ伝送装置３ｂ
に接続されたＶＴＲ装置１４ｂを操作するための制御デ
ータＲＳ４２２を発生し、それぞれ、音声・映像データ
を記録および編集する。なお、ＶＴＲ装置１４０等が発
生した制御データＲＳ４２２は、図２に示したＰＤＵパ
ケットのデータＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ
２に多重化される。また、図４に示すように、ＶＴＲ装
置１４０が生成した制御データＲＳ４２２は、編集装置
１４４にも入力され、所定の制御に用いられる。

【００５２】また、ＶＴＲ装置１４０から編集装置１４
４に入力される制御データＲＳ４２２は、ＶＴＲの再生
や、ある時刻からの録画、早送りおよび同期源の選択
（入力される音声・映像信号に同期させるか、あるい
は、ハウスクロックに同期させるか等）等に用いられ
る。ＶＴＲ用モニタ装置１４２およびエディタ用モニタ
装置１４６は、それぞれＶＴＲ装置１４０が再生した音
声・映像データを表示する。

【００５３】図６は、図４に示した送信部５の構成を示
す図である。図６に示すように、送信部５は、クロック
発生装置１２、ＲＴＳ生成装置１６、送信装置（ＴＸ）
１８および遅延処理回路２２から構成される。

【００５４】クロック発生装置１２は、例えば水晶発振
器等を用いて送信部５において用いられる１４．３ＭＨ
ｚの内部クロック４ｆ_sc、および、水平同期信号および
垂直同期信号等に対応する同期信号ＳＹＮＣを生成し、
ＶＴＲ１４、ＲＴＳ生成装置１６および送信装置１８に
供給する。ＶＴＲ１４は、内部クロック４ｆ_scに同期し
てＤ２規格のディジタル音声・映像データを記録・再生
し、ＳＤＩ方式またはＳＤＤＩ方式（以下、単にＳＤＩ
方式と記す）により１４３Ｍｂｐｓシリアル形式で送信
装置１８に対して出力する。

【００５５】ＲＴＳ生成装置１６は、ＡＴＭ通信回線２
から供給される回線クロックＮＣＬＫの周波数に対する
内部クロック４ｆ_scの周波数の実際の整数比を示し、送
信部５，３０との間の同期確立に用いられる同期データ
ＲＴＳ（Residual Time Stamp ）を生成する。遅延処理
回路２２は、受信部６から入力されたビット８Ｆ１，８
Ｆ２に基づいて遅延時間測定処理を行う。

【００５６】図７は、図６に示した送信装置１８の構成
を示す図である。図７に示すように、送信装置１８は、
ＡＡＬ１プロトコルに従ってＡＴＭ通信回線２と接続さ
れており、内部クロック４ｆ_scに同期して動作する第１
のブロック１８０および回線クロックＮＣＬＫに同期し
て動作する第２のブロック２１０から構成される。

【００５７】第１のブロック１８０は、シリアル／パラ
レル変換回路（Ｓ／Ｐ回路）１８２、第１のスイッチ回
路（ＳＷ１）１８４、第２のスイッチ回路（ＳＷ２）１
８６、ラウンディング回路１８８、シャフリング回路１
９０、第１のＦＩＦＯ回路１９２、ワード幅変換回路
（１０→８）１９４、第２のＦＩＦＯ回路１９６、タイ
ミング発生回路ａ２００、タイミング発生回路ｂ２０
２、コントロール回路２０４および基準信号発生回路２
０６から構成される。第２のブロック２１０は、多重化
回路（ＭＵＸ）２１２、第３のＦＩＦＯ回路２１４、コ
ントロール回路２１６およびタイミング発生回路ｃ２１
８から構成される。

【００５８】第１のブロック１８０において、タイミン
グ発生回路ａ２００は、他のデータ伝送装置３ａ〜３ｆ
からデータが送信されていない場合（デフォルト）の値
のデータＲＴＳに基づいた動作タイミングで、ブラック
バーストに対応する映像データ（ブラックバーストデー
タ）を発生する。基準信号発生回路２０６は、第１のブ
ロック１８０外部の回路であって、タイミング発生回路
ａ２００と同様にブラックバーストデータを発生し、ス
イッチ回路１８４の端子ａに対して出力する。

【００５９】Ｓ／Ｐ回路１８２は、音声・映像処理機器
１４から入力された、１ビットシリアル形式のＳＤＩ方
式の送信データを１０ビットパラレル形式に変換してス
イッチ回路１８４の端子ｂに対して出力する。スイッチ
回路１８４は、送信部５がデータを送信する場合には端
子ｂ側を選択してＳ／Ｐ回路１８２の出力データを、こ
れ以外の場合には端子ａ側を選択して基準信号発生回路
２０６から出力されるブラックバーストデータをスイッ
チ回路１８６に対して出力する。

【００６０】スイッチ回路１８６は、スイッチ回路１８
４が選択したＳ／Ｐ回路１８２の出力データ（送信デー
タ）の内、図３に示したＤ２方式の音声・映像データの
内、ビデオデータ部分を選択してラウンディング回路１
８８に対して出力し、アンシラリデータ部を選択してワ
ード幅変換回路１９４に対して出力する。ラウンディン
グ回路１８８は、図３に示したビデオデータ部に対応す
るデータ（映像データ）を８ビットパラレル形式のデー
タに変換して（丸め（ラウンディングし）て）、シャフ
リング回路１９０に対して出力する。なお、図３に示し
たヘッダデータは、コントロール回路２０４が取り扱
う。

【００６１】シャフリング回路１９０は、ラウンディン
グ回路１８８から入力された８ビットパラレル信号を、
ＡＴＭ通信回線２においてデータ誤りが生じた場合に補
間しやすい順番に並び換え、ＦＩＦＯ回路１９２に対し
て出力する。ワード幅変換回路１９４は、図３に示した
スイッチ回路１８６から入力されたアンシラリデータ部
に対応するデータ（音声データ）を８ビットパラレル形
式に変換し、ＦＩＦＯ回路１９６に対して出力する。

【００６２】ＦＩＦＯ回路１９２，１９４は、それぞれ
内部クロック４ｆ_scに同期してデータを読み込み、回線
クロック４ｆ_scに同期して順次、データを出力し、第１
のブロック１８０から第２のブロック２１０にデータを
受け渡す。コントロール回路２０４，２１６は、それぞ
れＦＩＦＯ回路１９２，１９４においてデータが書き込
まれるアドレスと読み出されるアドレスと監視し、これ
らのアドレスの制御を行う。さらに、第１のブロック１
８０は、ビット８Ｆ１，８Ｆ２等に基づいて、データＬ
Ｎ１，ＬＮＩＤ１，ＬＮ２，ＬＮＩＤ２およびデータＦ
ｌａｇ（図２）を生成し、第２のブロック２１０に対し
て出力する。

【００６３】第２のブロック２１０において、タイミン
グ発生回路ｃ２１８は、回線クロックＮＣＬＫに基づい
て、ブロック２１０の動作タイミングを制御する。多重
化回路２１２には、検査信号印加回路１６からデータＲ
ＴＳが入力され、第１のブロック１８０からデータデー
タＬＮ１，ＬＮＩＤ１，ＬＮ２，ＬＮＩＤ２，Ｆｌａｇ
が入力される。また、多重化回路２１２には、データ伝
送装置３ａ側においてはＶＴＲ装置１４０、編集装置１
４４から、データ伝送装置３ｂ側においてはＶＴＲ装置
１４ｂから制御データＲＳ４２２が入力される。この制
御データＲＳ４２２は、ＶＴＲ装置の制御に用いられ
る。

【００６４】多重化回路２１２は、これらのデータ、Ｆ
ＩＦＯ回路１９２，１９４から入力される音声データお
よび映像データ、および、制御データＲＳ４２２（ＲＳ
４２２−ｃｈ１，ＲＳ４２２−ｃｈ２）を多重化する。
これらのデータが多重化された後のデータはＣＲＣＣ付
加回路２１３に対して出力される。

【００６５】ＣＲＣＣ付加回路２１３は、各データＣＲ
ＣＣを算出して付加してＦＩＦＯ回路２１４に対して出
力する。ＦＩＦＯ回路２１４は、多重化回路２１２の出
力データをバッファリングして送信データＴＸＤとして
ＡＴＭ通信回線２に対して出力する。なお、図中に示す
ように、ＦＩＦＯ回路２１４の出力データには、さらに
遅延処理回路２２からのビット８Ｆ１，８Ｆ２が付加さ
れ、送信データＴＸＤとなる。

【００６６】図８は、図４に示した受信部６の構成を示
す図である。図８に示すように、受信部６は、受信装置
（ＲＸ）３２、ＶＴＲ３４、クロック制御装置３６およ
びクロック発生装置３８から構成され、送信側のデータ
伝送装置３から伝送されてきたＰＤＵパケットを受信
し、同期データＲＴＳおよび回線クロックＮＣＬＫに基
づいて、送信側のデータ伝送装置３の内部クロック４ｆ
_scに同期した内部クロック４ｆ_scを再生し、ＰＤＵパケ
ットから音声・映像データを分離して記録する。

【００６７】図９は、図８に示した受信装置３２の構成
を示す図である。図９に示すように、受信装置３２は、
ＡＴＭ通信回線２とＡＡＬ１プロトコルに従って接続さ
れており、回線クロックＮＣＬＫに同期して動作する第
１のブロック３２０および内部クロック４ｆ_scに同期し
て動作する第２のブロック３５０から構成される。受信
装置３２は、ＡＴＭ通信回線２から受信したＰＤＵパケ
ットから各データおよび音声・映像データを分離し、分
離したデータの内、伝送データを受信データＲＶＤとし
て音声・映像処理機器１４に対して出力し、ビット８Ｆ
１，８Ｆ２を遅延処理回路２２に対して出力する。

【００６８】第１のブロック３２０は、入力データ制御
回路３２２、第１のレジスタ回路３２４、ＣＲＣＣ計算
回路３２６、加算回路３２８ａ，３２８ｂ、第１のメモ
リ回路３３０、第２のメモリ回路３３２、第２のレジス
タ回路３３４、第３のレジスタ回路３３６、コントロー
ル回路３３８およびタイミング発生回路ｄ３４０から構
成される。

【００６９】第２のブロック３５０は、出力データ制御
回路３５２、第４のレジスタ３５４、第１の基準信号発
生回路３５６、デシャフリング回路３５８、コンシール
回路３６０、第１のエラー訂正回路３６２、ＦＩＦＯ回
路３６４、第２のエラー訂正回路３６６、スイッチ回路
３６８、タイミング発生回路ｅ３７０、第２の基準信号
発生回路３７２、スイッチ回路３７４、パラレル／シリ
アル変換回路（Ｐ／Ｓ回路）３７６およびコントロール
回路３７８から構成される。

【００７０】受信装置３２がＡＴＭ通信回線２から受信
したＡＴＭセルのペイロード部に格納されていたＰＤＵ
パケットは、入力データ制御回路３２２、第１のレジス
タ回路３２４およびＣＲＣＣ計算回路３２６に入力され
る。第１のレジスタ回路３２４は、受信した８ビットパ
ラレル形式のＰＤＵパケットを、６４ビットパラレル形
式に変換する。ＣＲＣＣ計算回路３２６は、ＰＤＵパケ
ットに含まれる各データＣＲＣＣ（図２）に係る計算処
理を行い、計算結果を加算回路３２８ａに対して出力す
る。なお、ＣＲＣＣ計算回路３２６は、伝送データＸⁿ
＋Ｘ^n-1 ＋Ｘ^n-2 ＋…＋Ｘ＋１を、Ｇ（Ｘ）＝Ｘ¹⁴＋Ｘ
² ＋Ｘ＋１で除算し、この余りが０以外の場合にエラー
を検出し、計算結果を論理値１にして出力する。

【００７１】入力データ制御回路３２２は、入力された
ＰＤＵパケットに含まれる各データに基づいて、ライト
フラグデータ（ａ；全ビットが論理値０の８ビットパラ
レルデータであって、各ビットがＰＤＵパケットの１バ
イトに対応する）を生成し、加算回路３２８ｂに対して
出力する。加算回路３２８ｂは、第１のレジスタ回路３
２４の出力データにライトフラグデータを付加して７２
ビット幅にして出力する。

【００７２】また、入力データ制御回路３２２は、９ビ
ット×８ワード構成のリードフラグデータ（ｂ）を生成
する。入力データ制御回路３２２は、リードフラグデー
タを読み込んだ後、パリティビットのみを論理値１、他
のビットを全て論理値０にして、ライン数（５２５）×
ＰＤＵパケットのパケット長×９ビットのアドレス空間
を有するメモリ回路３３２に書き込む。このように入力
データ制御回路３２２がリードフラグデータのビット操
作を行うのは、読み出したデータのリードフラグデータ
が論理値１の場合に、必要とするデータが到着しなかっ
たと判断するためである。なお、読み出す前に書き込ま
れていれば、リードフラグデータは論理値０になる。

【００７３】レジスタ回路３３４は、受信データ８ビッ
トと受信データに対応するフラグデータ１ビットとの計
９ビットのデータを８個まとめて７２ビットのデータと
してメモリ回路３３２から回線クロックＮＣＬＫに同期
して読み出し、内部クロック４ｆ_scに同期してレジスタ
３５４に対して出力する。

【００７４】また、入力データ制御回路３２２は、加算
回路３２８ａにライトフラグデータを出力する（ｃ）。
加算回路３２８ａは、ＣＲＣＣ計算回路３２６の計算結
果にライトフラグデータを付加し、入力データ制御回路
３２２に返す。入力データ制御回路３２２は、このライ
トフラグデータを付加した計算結果をメモリ回路３３０
に記憶する（ｄ）。

【００７５】レジスタ回路３３６は、メモリ回路３３２
に記憶されている加算回路３２８ａの加算結果を回線ク
ロックＮＣＬＫに同期して読み出して、内部クロック４
ｆ_scに同期して出力する。コントロール回路３３８，３
７８は、送信装置１８のコントロール回路２０４，２１
６（図７）と同様に、レジスタ回路３３４，３３６の書
き込みアドレスと読み出しアドレスとを管理する。

【００７６】第２のブロック３５０において、タイミン
グ発生回路ｅ３７０は、内部クロック４ｆ_scに基づい
て、第２のブロック３５０の各部分の動作タイミングを
制御する。基準信号発生回路３７２は、基準信号を生成
して出力する。基準信号発生回路３５６は、基準信号を
生成してスイッチ回路３７４の端子ａに対して出力す
る。なお、基準信号発生回路３７２，３５６が発生する
基準信号は、ビデオデータおよびアンシラリデータが入
っておらず、再生した後に画面を黒色にする信号であ
る。

【００７７】レジスタ回路３３４から出力されたデータ
は、レジスタ３５４に入力される。一方、レジスタ回路
３３６から出力されたデータは出力データ制御回路３５
２に入力される。レジスタ回路３５４は、図３に示した
アンシラリデータ部（図２に示したアンシラリ領域に多
重化された音声データ）に対応するデータの各ワードを
下位２ビットおよびそのパリティビットと（ａ）、上位
８ビット（ｂ）とそのパリティビットとに分解し、入力
データ制御回路３２２に対して出力する。

【００７８】出力データ制御回路３５２は、図３に示し
たビデオデータ部に対応するデータ（図２に示したビデ
オデータ領域に多重化された映像データ）とそのパリテ
ィとをデシャフリング回路３５８に対して出力し
（ｃ）、図３に示したアンシラリデータ部に対応するデ
ータ（図２に示したアンシラリデータ領域に多重化され
た音声データ）とそのパリティとをエラー訂正回路３６
２に対して出力し（ｄ）、図２に示したデータＲＳ４２
２−ｃｈ１，ＲＳ４２２−ｃｈ２，ＶＯＩＣＥ，ＲＴＳ
および予備データの部分のデータをエラー訂正回路３６
６に対して出力する（ｅ）。つまり、出力データ制御回
路３５２は、ＰＤＵパケットから音声データおよび映像
データと、データＲＳ４２２−ｃｈ１等とを分離する分
離回路としての役割も果たしている。

【００７９】出力データ制御回路３５２は、この処理に
より、ａ；８ビットデータ（１）＋フラグデータ
（２），ｂ；２ビット（３）＋フラグデータ（４），レ
ジスタ２の出力＝ＣＲＣＣ１ビット＋フラグデータ
（６）の各データの内、（２），（４），（５），
（６）のいずれか１つが論理値１であった場合に、新た
にフラグデータとして論理値１を出力する。つまり、出
力データ制御回路３５２は、ａ；（受信データ８ビット
＋フラグデータ１ビット）の２ワード幅を、（アンシラ
リデータ１０ビット＋フラグデータ１ビット）にフラグ
付きの変換を行っている。

【００８０】デシャフリング回路３５８は、入力された
データに含まれるデータＬＮＩＤ２，ＬＮ２に基づい
て、図７に示したシャフリング回路１９０に対応する処
理を行い、元の順番に戻し、コンシール回路３６０に対
して出力する。コンシール回路３６０は、例えばデータ
誤りが生じている画素のデータを、周囲の画素で補間等
の方法によりデータの補間を行い、スイッチ回路３７４
の端子ｂに対して出力する。

【００８１】エラー訂正回路３６２は、入力されたエラ
ー訂正回路３６２は、入力された音声データに対してエ
ラー訂正を行い、ＦＩＦＯ回路３６４に対して出力す
る。ＦＩＦＯ回路３６４は、コンシール回路３６０から
出力される映像データとエラー訂正回路３６２から出力
されるエラー訂正回路３６２とのタイミングを合わせ
て、スイッチ回路３７４の端子ｃに対して出力する。

【００８２】スイッチ回路３７４は、それぞれ端子ａ〜
ｃに入力された基準信号発生回路３５６からの基準信
号、コンシール回路３６０の出力データおよびＦＩＦＯ
回路３６４の出力信号のいずれかを、ＳＤＩ方式におけ
るＤ２方式の音声・映像データに適合する順番に選択
し、Ｐ／Ｓ回路３７６に対して出力する。Ｐ／Ｓ回路３
７６は、スイッチ回路３７４から入力されたデータをシ
リアル形式のデータに変換し、内部クロック４ｆ_scに同
期してＶＴＲ装置１４に対して出力する。

【００８３】エラー訂正回路３６６は、入力されたデー
タＲＳ４２２−ｃｈ１等のデータに対して誤り訂正を行
い、スイッチ回路３６８に対して出力する。スイッチ回
路３６８は、エラー訂正されたデータを、それぞれデー
タＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ２，ＶＯＩＣ
Ｅ，ＲＴＳおよび予備データに分離する。

【００８４】なお、データ伝送装置３ａにおいては、デ
ータＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ２は、ＶＴ
Ｒ装置１４０および編集装置１４４に対して出力される
（図４；ＲＳ４２２）。また、データ伝送装置３ｂにお
いては、データＲＳ４２２−ｃｈ１，ＲＳ４２２−ｃｈ
２は、ＶＴＲ装置１４ｂに対して出力される（図５；Ｒ
Ｓ４２２）。

【００８５】音声・映像処理機器１４（図４，図５）
は、内部クロック４ｆ_scに同期して、Ｐ／Ｓ変換回路３
３０から入力された音声・映像データＲＶＤを記録す
る。クロック発生装置３８は、例えば水晶発振回路を有
する電圧制御発振回路であって、クロック制御信号ＣＣ
を介したクロック制御装置３６の制御に応じた周波数の
内部クロック４ｆ_scを生成し、伝送装置３０の各構成部
分に供給する。

【００８６】クロック制御装置３６は、受信装置３２か
ら入力された同期データＲＴＳに基づいてクロック制御
信号ＣＣを生成し、このクロック制御信号ＣＣを介して
クロック発生装置３８が発生する内部クロック４ｆ_scの
周波数を制御し、伝送装置３０の内部クロック４ｆ_scを
伝送装置１０の内部クロック４ｆ_scに同期させ、さら
に、水平同期信号および垂直同期信号等に対応する同期
信号ＳＹＮＣを発生して音声・映像処理機器１４等に供
給する。

【００８７】以下、再び図１を参照して、データ伝送装
置３ａ，３ｂ間でデータを伝送する場合を例に、第２の
実施例において示した音声・映像処理機器１４ａ，１４
ｂを用いたデータ伝送システム１の動作を説明する。デ
ータ伝送装置３ａ側において、音声・映像処理機器１４
ａのＶＴＲ装置１４０および編集装置１４４は、ＶＴＲ
装置１４ｂを操作するための制御データＲＳ４２２を発
生する。

【００８８】ＶＴＲ装置１４０等が発生する制御データ
は、例えば、データ伝送装置３ｂ側のＶＴＲ装置１４ｂ
に、再生する音声・映像データを指定するデータ、およ
び、早送り、早巻き戻し、ジョグシャトル再生等の再生
方法を指定するデータ等である。データ伝送装置３ａ
は、制御データＲＳ４２２をＰＤＵパケットのデータＲ
Ｓ４２２ｃｈ−１，ＲＳ４２２ｃｈ−２に、音声・映像
データ等をＰＤＵパケットの他の位置に多重化し、ＡＴ
Ｍアダプタ７に対して出力する。ＡＴＭアダプタ７は、
ＰＤＵパケットをＡＴＭセルのペイロード部分に載せ
て、ＡＴＭ通信回線２を介してデータ伝送装置３ｂに対
して伝送する。

【００８９】ＡＴＭアダプタ７は、データ伝送装置３ａ
から送られてきたＡＴＭセルのペイロード部を分離し、
順次、データ伝送装置３ｂに対して出力する。データ伝
送装置３ｂは、データ伝送装置３ａから伝送されてきた
ＰＤＵパケットのデータＲＳ４２２−ｃｈ１，ＲＳ４２
２−ｃｈ２から制御データを分離してＶＴＲ装置１４ｂ
に対して出力する。

【００９０】ＶＴＲ装置１４ｂは、制御データに従っ
て、例えば、再生する音声・映像データの選択、早送
り、早巻き戻し、通常の再生、あるいは、ジョグシャト
ル等の特殊再生を行い、Ｄ２方式の音声・映像データを
発生し、データ伝送装置３ｂに対して出力する。データ
伝送装置３ｂは、ＶＴＲ装置１４ｂから入力された音声
・映像データを図２に示したＰＤＵパケットに多重化
し、ＡＴＭ通信回線２を介してデータ伝送装置３ａに対
して伝送する。なお、ＶＴＲ装置１４ｂに、録画しなが
ら録画した音声・映像データを別のヘッドを用いて再生
する、いわゆるコンフィデンス再生を行わせるように制
御してもよい。

【００９１】データ伝送装置３ａは、データ伝送装置３
ｂから伝送されてきた音声・映像データを音声・映像処
理機器１４ａに対して出力する。音声・映像処理機器１
４ａのエディタ用モニタ装置１４６は、音声・映像デー
タを表示し、ＶＴＲ装置１４０は音声・映像データを記
録し、あるいは、編集装置１４４は音声・映像データを
編集者（図示せず）の操作に従って編集する。

【００９２】以上説明したように、本発明に係るデータ
伝送システム１によれば、１本のＡＴＭ通信回線で、Ｖ
ＴＲ装置１４ｂに再生させる音声・映像データの内容お
よび再生方法を指定するとともに、再生させた音声・映
像データを伝送させることができる。また、本発明に係
るデータ伝送システム１によれば、ＶＴＲ１４のインタ
ーフェースとして、テレビジョン放送局等においてイン
フラストラクチャーとして広く用いられているＳＤＩ方
式を用いることができるので、既存の設備をＡＴＭ通信
回線に容易に接続することができる。

【００９３】なお、上記実施例に示した送信部５および
受信部６の回路構成等は例示であり、同等の機能を実現
可能な回路等に置き換えることも可能である。また、デ
ータ伝送装置３ｂ接続される機器としてＤ２方式のＶＴ
Ｒ装置を例示したが、これに限らず、例えばＳＤＩ方式
でデータを入出力する編集装置、中継装置あるいは伝送
設備を接続するように構成してもよい。

【００９４】また、図２に示したＰＤＵパケットは例示
であり、本発明は他の形式の伝送パケットを用いる伝送
方式に適応することができる。また、本発明に係るデー
タ伝送システム１、送信部５および受信部６は、音声・
映像データの他、これらのいずれかのデータ、あるい
は、情報処理用のデータ等に適用することができる。

【００９５】

【発明の効果】以上説明したように本発明に係るデータ
伝送装置およびデータ伝送方法によれば、受信側から送
信側に伝送させる伝送データの内容等を指定し、指定通
りの伝送データを受信側に伝送させることができる。ま
た、本発明に係るデータ伝送装置およびデータ伝送方法
によれば、受信側から送信側に伝送させる伝送データの
内容等を指定し、指定通りの伝送データを受信側に伝送
させる場合であっても、複数の通信回線を必要とせず、
通信費用もかさまない。

【図面の簡単な説明】

【図１】第１の実施例における本発明に係るデータ伝送
システムの構成を示す図である。

【図２】図１に示したデータ伝送装置がＡＴＭ通信回線
を介して相互に伝送する伝送パケット（ＰＤＵパケッ
ト）の構成を示す図である。

【図３】Ｄ２方式の音声・映像データの構成を説明する
図である。

【図４】第２の実施例における、図１に示したデータ伝
送装置（３ａ）の構成を示す図である。

【図５】図１に示したデータ伝送装置（３ｂ）の構成を
示す図である。

【図６】図４に示した送信部の構成を示す図である。

【図７】図６に示した送信装置の構成を示す図である。

【図８】図４に示した受信部の構成を示す図である。

【図９】図８に示した受信装置の構成を示す図である。

【符号の説明】

１…データ伝送システム、２…ＡＴＭ通信回線、３，３
ａ〜３ｆ…データ伝送装置３、１４，１４ａ〜１４ｆ…
音声・映像処理機器（ＶＴＲ装置）、１４０…ＶＴＲ装
置、１４２…ＶＴＲ用モニタ装置、１４４…編集装置、
１４６…エディタ用モニタ装置、５…送信部、１２…ク
ロック発生装置、１６…ＲＴＳ生成装置、１８…送信装
置、１８０…第１のブロック、１８２…Ｓ／Ｐ回路、１
８４…スイッチ回路、１８６…スイッチ回路、１８８…
ラウンディング回路、１９０…シャフリング回路、１９
２…ＦＩＦＯ回路、１９４…ワード幅変換回路、１９６
…ＦＩＦＯ回路、２００…タイミング発生回路ａ、２０
２…タイミング発生回路ｂ、２０４…コントロール回
路、２０６…基準信号発生回路、２１０…第２のブロッ
ク、２１２…多重化回路、２１４…ＦＩＦＯ回路、２１
６…コントロール回路、２１８…タイミング発生回路
ｃ、２２…遅延処理回路、６…受信部、７…ＡＴＭアダ
プタ、３２…受信装置、３２０…第１のブロック、３２
２…入力データ制御回路、３２４…レジスタ回路、３２
６…ＣＲＣＣ計算回路、３２８…加算回路、３３０…メ
モリ回路、３３２…メモリ回路、３３４…レジスタ回
路、３３６…レジスタ回路、３３８…コントロール回
路、３４０…タイミング発生回路ｄ、３５０…第２のブ
ロック、３５２…出力データ制御回路、３５４…レジス
タ回路、３５６…基準信号発生回路、３５８…デシャフ
リング回路、３６０…コンシール回路、３６２…エラー
訂正回路、３６４…ＦＩＦＯ回路、３６６…エラー訂正
回路、３６８…スイッチ回路、３７０…タイミング発生
回路ｅ、３７２…基準信号発生回路、３７４…スイッチ
回路、３７６…Ｐ／Ｓ回路、３７８…コントロール回
路、３６…クロック制御装置、３８…クロック発生装置

フロントページの続き (72)発明者 竹田 孝之 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数のデータ伝送装置が非同期伝送モード
   （ＡＴＭ）方式等の通信回線を介して接続され、送信側
   から受信側の前記データ伝送装置に所定の音声・映像デ
   ータを前記通信回線を介して伝送するデータ伝送システ
   ムであって、 送信側の前記データ伝送装置には、前記音声・映像デー
   タを生成する音声・映像データ生成手段が接続され、 受信側の前記データ伝送装置は、 送信側の前記データ伝送装置に接続された前記音声・映
   像データ生成装置を制御する制御データを生成する制御
   データ生成手段と、 生成した前記制御データを、前記通信回線を介して送信
   側の前記データ伝送装置に伝送する受信側伝送手段とを
   有し、 送信側の前記データ伝送装置は、 受信側の前記データ伝送装置から前記通信回線を介して
   伝送されてきた前記制御データを受信し、受信した前記
   音声・映像データ生成手段に供給する制御データ受信手
   段と、 前記音声・映像データ生成手段が生成した前記音声・映
   像データを、所定の伝送パケットに多重化する多重化手
   段と、 前記音声・映像データを多重化した前記伝送パケット
   を、前記通信回線を介して受信側の前記データ伝送装置
   に伝送する送信側伝送手段とを有し、 前記音声・映像データ生成手段は、供給された前記制御
   データに従って前記音声・映像データを生成するデータ
   伝送システム。
2. 【請求項２】所定のトランスポートパケットのそれぞれ
   所定の位置に少なくとも、音声・映像データ等の伝送の
   対象となる伝送データと、前記伝送データを生成する装
   置に対する制御用のデータとを多重化し、 これらのデータを多重化したトランスポートパケット
   を、ＡＴＭ通信回線を介して伝送するデータ伝送方法。