JP3694926B2 - 伝送データ処理装置および伝送データ処理方法 - Google Patents
伝送データ処理装置および伝送データ処理方法 Download PDFInfo
- Publication number
- JP3694926B2 JP3694926B2 JP17779695A JP17779695A JP3694926B2 JP 3694926 B2 JP3694926 B2 JP 3694926B2 JP 17779695 A JP17779695 A JP 17779695A JP 17779695 A JP17779695 A JP 17779695A JP 3694926 B2 JP3694926 B2 JP 3694926B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- delay time
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【産業上の利用分野】
本発明は、D2方式のVTR装置から得られた音声・映像データ等を、所定の伝送パケットを用い、ATM通信回線等を介して伝送するデータ伝送方法およびその装置に関する。
【0002】
【従来の技術】
従来から、テレビジョン放送局内等において、ディジタル形式の音声・映像データの伝送を行うためのインフラストラクチャーとして、SMPTE(Society
Of Motion and Television Engineerings )においてSMPTE−259Mとして規定されたシリアルディジタルインターフェース(SDI;Serial Digital Interface)方式の伝送装置が用いられている。さらに、SDI方式を互換性を保ちつつ改良し、可変長データおよび複数の種類のデータを1つの伝送パケットで伝送することができるようにしたシリアルディジタルデータインターフェース(SDDI;Serial Digital Data Interface )方式も提案されている。
また、最近、高速ディジタルデータ伝送方式として非同期伝送モード(ATM)方式が実用化されている。
【0003】
【発明が解決しようとする課題】
テレビジョン放送局等の間で、ATM通信回線を介してSDI方式またはSDDI方式の音声・映像データを送受信したいという要請がある。しかし、上述したSDI方式の伝送パケットは1ワード10ビット構成であり、そのままでは1ワード8ビット構成のATMセルを用いて伝送を行うATM通信回線に適合しない。
また、ユーザーデータを伝送するために用いる伝送パケットにおいて、所定のデータパターン、例えば、FFh,00h,00hがフラグ等として用いられる場合には、ATM通信回線を介して伝送するデータに、FFh,00h,00hとなるデータパターンが生じてはならない。
【0004】
また、テレビジョン放送局等においては、伝送されてきた音声・映像データを実時間的(リアルタイム)に放映したい場合があり、この場合には通信回線で生じる伝送遅延時間が問題となる。つまり、伝送されてきた音声・映像データを、そのまま受信側の同期信号を用いて放映を行うと、映像の境目で映像が途切れてしまう等の不具合が生じる。
また、映像・音声データとともに、映像・音声データの編集に用いる制御データ等を伝送し、あるいは、送信側の利用者と受信側の利用者との間で音声による連絡用を行いたいという要請がある。
【0005】
本発明は上述した従来技術の問題点に鑑みてなされたものであり、例えば、SDI方式の伝送装置とATM方式の伝送装置との間でデータ伝送を行うことができるデータ伝送方法およびその装置を提供することを目的とする。
また、本発明は、たとえば、ATM通信回線において禁止されているデータパターンを生じさせることなく、SDI方式のワード幅10ビットのデータを、ATM方式のワード幅8ビットのデータに変換することができるデータ伝送方法およびその装置を提供することを目的とする。
【0006】
また、本発明は、たとえば、予め伝送遅延時間の分だけ早く音声・映像データを生成し、通信回線における伝送遅延を補償し、受信側で受信した映像・音声データを実時間的に処理することができるデータ伝送方法およびその装置を提供することを目的とする。
また、本発明は、たとえば、映像・音声データとともに、映像・音声データの編集に用いる制御データ、あるいは、送信側の利用者と受信側の利用者との間の連絡用の音声データ等を伝送することができるデータ伝送方法およびその装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の第1の観点によれば、データ受信側において処理時刻が定められている伝送データを、データ伝送経路を介して、所定のパケットを用いてデータ送信側とデータ受信側との間で伝送する伝送データ処理装置であって、
前記パケットの伝送に際して前記伝送経路における伝送遅延時間を測定する第1遅延時間測定用ビットおよび第2遅延時間測定用ビットを前記パケット内に収容して、前記データ伝送経路を介して前記データ受信側に送信する送信手段と、
前記パケット内の前記第1遅延時間測定用ビットが第2遅延時間測定用データに変更されて返信用第2遅延時間測定ビットとして、かつ、前記パケット内の第1遅延時間測定用ビットが前記受信側で生成されたデータに入れ換えられて返信用第1遅延時間測定用ビットとして、収容されたパケットを、前記受信側から前記伝送路を介して受信する受信手段と、
前記第1遅延時間測定用ビットの送信時間と、前記返信用第2遅延時間測定用ビットの受信時間との時間差から、前記データ伝送経路における遅延時間を測定する遅延時間測定手段とを備え、
前記送信手段は、前記処理時刻および前記遅延時間測定手段により測定した遅延時間をもとに、事前に送信すべきデータを、前記受信側に、前記データ伝送経路を介して送信する
伝送データ処理装置が提供される。
【0008】
本発明の第2の観点によれば、受信側において処理時刻が定められている伝送データを、データ伝送経路を介して、所定のパケットを用いて送信側から受信側に伝送する伝送データ処理方法であって、
遅延時間測定用データ送信側から受信側に、前記パケットの伝送に際して前記伝送経路における伝送遅延時間を測定するための第1遅延時間測定用ビットおよび第2遅延時間測定用ビットを前記パケット内に収容して、前記データ伝送経路を介して送信する工程と、
前記受信側において、前記パケットを受信し、受信した前記第1遅延時間測定用ビットを前記パケット内の第2遅延時間測定用データとして折り返し、前記パケット内の第1遅延時間測定用ビットを当該第2データ伝送装置内で生成したデータに入れ換え、返信用第1遅延時間測定用ビットおよび返信用第2遅延時間測定用ビットをパケット内に収容して、前記データ伝送経路を介して前記第1データ伝送装置に送信する工程と、
前記遅延時間測定用データ送信側においては、前記第1遅延時間測定用ビットの送信時間と、前記返信用第2遅延時間測定用ビットの受信時間との時間差から、前記データ伝送経路における遅延時間を測定する工程と、
前記データ送信側において、前記予め定められた処理時刻および前記測定した遅延時間をもとに、事前に送信すべきデータを前記データ受信側に、前記データ伝送経路を介して送出する工程と
を有する、伝送データ処理方法が提供される。
【0009】
【実施例1】
以下、本発明の第1の実施例を説明する。
図1は、本発明に係るデータ伝送システム1の構成を示す図である。
図1に示すように、データ伝送システム1は、それぞれVTR装置14a〜14fが接続されたデータ伝送装置3a〜3fが、ATM通信回線2を介して相互に接続されて構成される。
データ伝送装置3a〜3fは相互に、ATM通信回線2を介して所定の伝送データ、例えば、番組あるいは中継用の音声・映像データを伝送する。
【0010】
なお、ATM通信回線2からデータ伝送装置3a〜3fにそれぞれ供給される155.52MHzのクロックを8分周し、ATMセルを8ビットパラレルデータとして処理する際に用いられる回線クロックNCLKの周波数は19.44MHz(155.52/8)である。一方、SDI方式で伝送を行う際にデータ伝送装置3a〜3fにおいて用いられる内部クロック4fscは約14.3MHzである。それぞれ正確な場合には、これらのクロックの周波数は整数比(NCLK:4fsc=1188:875)の関係になる。
【0011】
VTR14a〜14fは、内部クロック4fscに同期してD2規格のディジタル音声・映像データを記録・再生し、SDI方式、または、SDDI方式を改良したSDDI方式(以下、単にSDI方式と記す)により143Mbpsシリアル形式でデータ伝送装置3a〜3fそれぞれに対して出力する。
【0012】
図2は、図1に示したデータ伝送装置3a〜3fがATM通信回線2を介して相互に伝送する伝送パケット(SSCU−PDUパケット、以下、「PDUパケット」と略称する)の構成を示す図である。なお、PDUパケットの左に付された数字は各データのバイト長を示し、PDUパケットの右に付された表は、対応する各データの内容を示す。
【0013】
PDUパケットにおいて、データTRSはFFh,00h,00hを内容とし、PDUパケットの先頭位置を示す。なお、データTRS、アンシラリデータ(ANC;ANCillary )領域とビデオデータ(VIDEO)領域とにおいて5バイト置きに挿入されるデータを除いて、PDUパケットに含まれるデータが00hまたはFFhの値をとることは禁止される。
【0014】
データRTS1,RTS2には、それぞれ外部クロックNCLKを1188周期の間の内部クロック4fscの計数値から832を減じた6ビットの値をとる同期データRTSが入れられる。但し、伝送パケットは内部クロック4fsc、910周期分の時間で伝送されるため、1つの伝送パケットを伝送する間に2つの計数値が出現する可能性がある。データRTS1,RTS2の2つの領域を確保したのは、このような場合に対応するためである。
【0015】
データRTS1,RTS2は、受信側のデータ伝送装置3(以下、データ伝送装置3a〜3f等のいずれかを特定せずに示す場合には、データ伝送装置3等と記す)において網同期の確立等に用いられる。なお、データRTS1,RTS2の第6ビットには有効ビットV(Valid )が入り、有効ビットVの内容は、例えば、これらのデータが有効である場合には論理値1になり、有効でない場合には論理値0となる。さらに、データの値が00h,FFhとなることを避けるために、有効ビットVの論理反転値が第7ビットとして付加される。
【0016】
データLNID(Line Number ID)は、同じPDUパケット内のアンシラリデータ領域およびビデオデータ領域にそれぞれ含まれる伝送データの音声・映像データの識別のために用いられ、第0〜第2ビットが音声・映像データが含まれるフィールドを示すフィールド番号(FN;Field Number)を示し、0〜31の値をとる第3〜第7ビットが音声・映像データが含まれるラインを示すライン番号(LN;Line Number )を示す。
【0017】
データLN1は、1〜525の範囲の値をとり、データLNID1とともに、2フィールドの範囲内での音声・映像データの識別のために用いられる。データLN1の第1バイトおよび第2バイト第0〜第4ビットには、それぞれ数値の第0〜第4ビットおよび第5〜第9ビットが入り、それぞれの第5ビットには、データRTS1,RTS2の有効ビットVと同じ理由から第4ビットの論理反転値が入る。
【0018】
データLNID2,LN2は、受信側のデータ伝送装置3が伝送されてきた伝送データを処理する時刻が決められている場合、例えば、受信した伝送データを実時間的に放送中の番組に用いる場合に、送信側のデータ伝送装置3が、ATM通信回線2等において伝送データ(伝送パケット)に生じる伝送遅延時間の補償を行う場合に用いられる。
つまり、データLNID2,LN2は、同じPDUパケットに含まれる音声・映像データが、送信側のテレビジョン放送局等の中において伝送遅延時間の補償のために、VTR装置14が何ライン分早めて伝送データを再生し、データ伝送装置3がこの伝送データを送信したかを示す。なお、データLNID2,LN2それぞれの内容の詳細は、それぞれ上述のデータLNID1,LN1と同じである。
【0019】
なお、データLNID2,LN2を参照することにより、受信側の伝送装置3は、アンシラリデータ領域およびビデオデータ領域に含まれる音声・映像データのでシャフリング方法等を識別することができる。つまり、音声・映像データの内、映像に係るデータの部分のシャフリングブロック(23ラインごと等)をデータLNID2,LN2から判別し、このシャフリングブロックごとにデシャフリングを行う。
【0020】
データFlagは、第0〜第3ビットにアンシラリデータ部およびビデオデータ部のデータ量を示すパケットテーブル(PT;Packet Table)データが入る。第4〜第7ビットにはビットsb0〜sb3が入る。このビットsb0〜sb3は、エンコーダ側のシャフリングの方式を伝えるために用いられる。
【0021】
データRS422−ch1,RS422−ch2は、例えば、送信側および受信側のデータ伝送装置3にそれぞれ接続されたコンピュータ(図示せず)の間のRS422を用いた制御用のデータ等の伝送に用いられる。
データRS422−ch1,RS422−ch2の第0〜第3ビットには、それぞれ伝送されるデータの上位4ビットまたは下位4ビットのいずれかが入り、第4ビットには、第0〜第3ビットに入っているデータが上位4ビットである場合に1となり、下位4ビットである場合に0となるビットUL(Upper/Lower )が入る。データRTS1,RTS2の有効ビットVと同じ理由により、第5ビットには第4ビットの論理反転値が入る。
さらに、第6ビットには、データRS422−ch1,RS422−ch2がそれぞれ有効であるか否かを示す有効ビットVが付加される。
【0022】
データVOICEには、連絡用等に用いられる音声データが入る。音声データは、例えば、一般的な電話通信に用いられるPCM符号化装置のサンプリング周波数にほぼ等しいサンプリング周波数でサンプリングでき、しかも、タイミング的にPDUパケットに入れやすいように、映像信号の水平同期信号(15.75KHz)2周期に1つづつ8ビットずつ生成される。従って、1つの音声データは、水平同期信号の周期ごとに1つ生成されるPDUパケット2つにわたって伝送されることになる。なお、図2に示した場合においては、データVOICEの第0〜第3ビットには、音声データの上位4ビットまたは下位4ビットが入れられる。
【0023】
さらに、第4ビットには、データRS422−ch1,RS422−ch2と同様に、第0〜第3ビットのデータが上位4ビットであるか下位4ビットであるかを示すビットULが入れられ、第5ビットには、データRTS1,RTS2の有効ビットVと同じ理由により第4ビットの論理反転値が入れられ、さらに、音声データが有効であるか否かを示す有効ビットVが付加される。
【0024】
さらに、第6および第7ビットには、データ伝送装置3の内部回路、および、ATM通信回線2がPDUパケットに与える遅延時間を測定するために用いられるビット8F1,8F2(8Fは、8Frame の略)が入る。なお、データLNID2,LN2に入れられるデータは、これらのビット8F1,8F2を用いて測定された遅延時間に基づいて算出される。
【0025】
予備データは、他の用途が生じた場合のために予備として空けられた領域であるが、データRTS1,RTS2と同様に、値が00h,FFhのいずれともならないように、第7ビットには第6ビットの論理反転値が入れられる。
データCRCC1,CRCC2,CRCC3には、それぞれ先行するデータ領域の誤り訂正符号が入れられる。なお、データRTS1,RTS2と同様に、値が00h,FFhのいずれともならないように、第7ビットには第6ビットの論理反転値が入れられる。
【0026】
アンシラリデータ領域のワード長は、例えば69ワードであって、上述のワード幅変換回路44のワード幅変換部410によりワード幅が変換されたAES/EBUデータが入れられる。例えば、ワード幅変換回路44により55ワードのAES/EBUデータを8ビットに変換した場合、変換の結果得られる8ビットパラレルデータは68ビットと6ビットとなる。
このような場合には、上記の残りの2ビットには、禁止コード(00h,FFh)が発生することを防ぐために、2ビットの値01または10が入れられる。入れられた01または10は、受信側のデータ伝送装置3においてPDUパケットが再生される際に破棄される。
なお、この領域において、AES/EBUデータはPDUパケットの前方に下位ワード、後方に上位ワードの順となる。
【0027】
ビデオデータ領域には、SDI方式に適合した1ワード10ビットのワード幅から、ATM通信回線2に適合した1ワード8ビットの映像データの内、主に映像に係るデータが入れられる。なお、映像データは、PDUパケットの前方に下位バイト、後方に上位バイトの順となる。
【0028】
なお、PDUパケットのアンシラリデータ領域およびビデオデータ領域は可変長であり、これらの領域が有効なデータを含まない場合もある。また、データRS422−ch1,VOICE等は、有効ビットVを有するので、例えば、データVIOCEの有効データVのみが1で、他のデータの有効データVが0である場合には、データVOICEのみが有効であり、他のデータは全て無効であることを意味する。
【0029】
以下、PDUパケットのアンシラリデータ領域およびビデオデータ領域に多重化される伝送データと、VTR装置14に入力または出力されるD2方式の音声・映像データとの関係を説明する。
図3は、D2方式の音声・映像データの構成を説明する図である。
525ライン・29.97フレーム/秒のシステムに対応するD2方式のヘッダデータのデータ量は、水平同期期間(1ライン)ごとに16ワード×8ビットなので、そのデータレートは下式に示すように2Mbpsとなる。
【0030】
【数1】
16×8ビット×525ライン×29.97フレーム
=2Mbps (1)
【0031】
また、525ライン・29.97フレーム/秒のシステムにおいては、1ラインに含まれる画素数は910、1画素当たりのデータは10ビットであるため、そのデータレートは下式に示すように143Mbpsとなる。
【0032】
【数2】
910画素×10ビット×525ライン×29.97フレーム
=143Mbps (2)
【0033】
ただし、図3に示すように、D2方式の音声・映像データには不要な部分があり、図3において斜線で示すアンシラリデータ(音声データ)、ビデオデータ(映像データ)およびヘッダデータのみが受信側において音声再生および映像再生のために必要となる。
図3に示すアンシラリデータ、ビデオデータおよびヘッダデータのデータレートは、下式の通りとなる。
【0034】
【数3】
アンシラリデータ部の1秒あたりのデータ量a
21×10ビット×12ライン×29.97フレーム×2
=0.15Mbps (3)
【0035】
【数4】
アンシラリデータ部の1秒あたりのデータ量b
376×10ビット×6ライン×29.97フレーム×2
=1.3Mbps (4)
【0036】
【数5】
アンシラリデータ部の1秒あたりのデータ量c
55×10ビット×254ライン×29.97フレーム×2
=8.4Mbps (5)
【0037】
【数6】
ビデオデータ部の1秒あたりのデータ量d
768×8ビット×(254+253)ライン×29.97フレーム
=93.3Mbps (6)
【0038】
【数7】
ビデオデータ部およびアンシラリデータ部の1秒あたりの全データ量e
a+b+c+d
=0.15+1.3+8.4+93.3
=103.2Mbps (7)
【0039】
さらに、ヘッダデータを加えると、下式のようにアンシラリデータ、ビデオデータおよびヘッダデータのデータレートは105.2Mbpsとなる。
【0040】
【数8】
2+103.2=105.2Mbps (8)
【0041】
このように、PDUパケットのアンシラリ領域およびビデオデータには、D2方式の音声・映像データ(全143Mbps)の内、不要な部分を除いた105.2Mbps分のデータが多重化され、不要部分を除いたために伝送データに余裕が生じ、ATM通信回線を介したD2方式の音声・映像データの伝送等が可能になっている。
【0042】
以上述べたPDUパケットに伝送データと、RTSデータ等の他のデータとを多重化して伝送を行うことにより、単に伝送データを伝送するだけでなく、併せて、受信側における伝送データの処理に有益なデータをも伝送することができる。
また、ATM通信回線2を介して、送信側の内部クロックと受信側の内部クロックの同期をとることができる。
【0043】
また、送信側のデータ伝送装置3において、PDUパケットがATM通信回線2において受ける伝送遅延を予め補償して伝送することができ、受信側のデータ伝送装置3において、送られてきた伝送データを実時間的に処理することができる。
なお、第1の実施例に示した他、本発明に係るデータ伝送システム1は、データ伝送装置3の数を増減し、あるいは、PDUパケットに多重化するデータの種類をさらに増やすように構成する等、種々の構成をとることができる。
【0044】
【実施例2】
以下、本発明の第2の実施例として、送信側のVTR装置14がPDUパケットに、ATM通信回線2、送信側および受信側のデータ伝送装置3が与える伝送遅延時間を補償する方法を説明する。なお、第2の実施例においては、データ伝送装置3a,3bの間のデータ伝送を例に説明を行うが、データ伝送装置3a〜3fの任意の間でデータ伝送を行う場合の処理も同様じである。
【0045】
図4は、図1に示したデータ伝送装置3a,3bの間の間の通信シーケンスを示す図である。
図5は、図4に示した範囲aにおけるデータ伝送装置3a,3bの処理を示す図である。
図6は、図1に示すデータ伝送装置3aから伝送されたビット8F2(ビットB)と、データ伝送装置3aが折り返したビット8F2(ビットB)との時間差を示す図である。
図7は、図1に示すデータ伝送装置3a,3bの間の伝送遅延時間の補償(アドバンス制御)を説明する図である。
【0046】
まず、データ伝送装置3aは、伝送遅延時間Tdを測定する。
図4の範囲aに示すように、データ伝送装置3a,3bの間で相互にPDUパケットを伝送する。
PDUパケットには、上述のようにビット8F1,8F2(図2)が含まれており、データ伝送装置3aは、ビット8F2にデータ伝送装置3a自身が発生したビットBをいれてPDUパケットに多重化し、ATM通信回線2を介してデータ伝送装置3bに対して伝送する。
【0047】
データ伝送装置3bは、ATM通信回線2を介してデータ伝送装置3aからのPDUパケットを受信し、PDUパケットを伝送データ(音声・映像データ)と他のデータとに分離する。さらに、データ伝送装置3bは、伝送データ、他のデータ、および、データ伝送装置3aからの伝送データから分離したデータの8F2(ビットB)を8F1に多重化し、ビット8F2にデータ伝送装置3b自身が発生したビットA’を多重化してPDUパケットを生成し、受信したビット8F2を新たなビット8F1としてデータ伝送装置3aに対して折り返す(図5に示すフラグビット処理)。
【0048】
図6に示すように、データ伝送装置3aは、データ伝送装置3bで折り返されたビット8F1と、データ伝送装置3bに対して送信したビット8F2の時間差Td+Td’を検出する。この時間差Td+Td’は、データ伝送装置3aからデータ伝送装置3bに対してPDUパケットを伝送する際の伝送遅延時間Td(図4)と、この逆の方向に伝送を行う際の伝送遅延時間Td’(図4)の和であるが、通常、Td=Td’なので、時間差(Td+Td’)/2=伝送遅延時間Tdと考えることができる。データ伝送装置3は、時間差(Td+Td’)/2を伝送遅延時間Tdとして算出し、伝送遅延時間Tdに基づいてVTR装置14aを制御して、実際の時刻よりもデータLNID2,LN2(図2)を生成する(図6に示す遅延時間測定処理)。
【0049】
図4に示すように、データ伝送装置3bからデータ伝送装置3aに対して、ATM通信回線2を介して先行再生要求信号が伝送されると、データ伝送装置3aは、図7に示すように、VTR装置14aを制御して、データ伝送装置3bにおいて時刻tに処理されるべき音声・映像データを、時刻t−Tdに再生させ、生成したデータLNID2,LN2等の他のデータとをPDUパケットに多重化してデータ伝送装置3bに対して伝送する。以下、再生時間TVDが経過するまで、データ伝送装置3aはアドバンス伝送制御によるデータの伝送を行う。
【0050】
このアドバンス伝送制御は、データ伝送装置3bをVTR装置14bの代わりにテレビジョン放送局の副調整装置に接続し、実時間的にデータ伝送装置3aから伝送されてきた伝送データを、番組あるいは編集の素材として用いる場合に便利である。
アドバンス伝送制御は、音声・映像データの他、受信側において処理される時刻が決まっている種々のデータの伝送に適応可能である。
また、データVOICE内のビット8F1,8F2を用いる他、例えは、予めデータ伝送装置3a,3b間の伝送遅延時間Tdを測定しておき、この遅延時間Tdに基づいてアドバンス制御を行うように構成してもよい。
【0051】
【実施例3】
以下、本発明の第3の実施例として、データ伝送装置3a〜3fの構成を説明する。
図8は、図1に示したデータ伝送装置3a〜3fの構成を示す図である。
図8に示すように、データ伝送装置3a〜3fはそれぞれ送信部5および受信部6から構成されており、受信部6からVTR装置14a〜14fには、受信部6が受信し、PDUパケットから分離したD2方式の伝送データ(受信データ)RVDが入力され、VTR装置14a〜14fは、制御信号VCを介した送信部5の制御に従って再生し、送信部5に対してD2方式の伝送データ(送信データ)PVDとして出力する。また、受信部6から送信部5へは、受信部6が受信したビット8F1,8F2が供給される。
【0052】
図9は、図8に示した送信部5の構成を示す図である。
図9に示すように、送信部5は、クロック発生装置12、ディジタルビデオテープレコーダ(VTR)14、RTS生成装置16、送信装置(TX)18および遅延処理回路22から構成される。
【0053】
クロック発生装置12は、例えば水晶発振器等を用いて送信部5において用いられる14.3MHzの内部クロック4fscおよび映像信号の垂直同期信号等に対応する同期信号SYNCを生成し、VTR装置14、RTS生成装置16および送信装置18に供給する。
VTR装置14は、内部クロック4fscに同期してD2規格のディジタル音声・映像データを記録・再生し、SDI方式またはSDDI方式(以下、単にSDI方式と記す)により143Mbpsシリアル形式で送信装置18に対して出力する。
【0054】
RTS生成装置16は、ATM通信回線2から供給される回線クロックNCLKの周波数に対する内部クロック4fscの周波数の実際の整数比を示し、送信部5,30との間の同期確立に用いられる同期データRTS(Residual Time Stamp )を生成する。
遅延処理回路22は、受信部6から入力されたビット8F1,8F2に基づいて、図5に示した遅延時間測定処理を行う。
【0055】
図10は、図9に示した送信装置18の構成を示す図である。
図10に示すように、送信装置18は、内部クロック4fscに同期して動作する第1のブロック180および回線クロックNCLKに同期して動作する第2のブロック210から構成される。
【0056】
第1のブロック180は、シリアル/パラレル変換回路(S/P回路)182、第1のスイッチ回路(SW1)184、第2のスイッチ回路(SW2)186、ラウンディング回路188、シャフリング回路190、第1のFIFO回路192、ワード幅変換回路(10→8)194、第2のFIFO回路196、タイミング発生回路a200、タイミング発生回路b202、コントロール回路204および基準信号発生回路206から構成される。
第2のブロック210は、多重化回路(MUX)212、第3のFIFO回路214、コントロール回路216およびタイミング発生回路c218から構成される。
【0057】
第1のブロック180において、タイミング発生回路a200は、他のデータ伝送装置3a〜3fからデータが送信されていない場合(デフォルト)の値のデータRTSに基づいた動作タイミングで、ブラックバーストに対応する映像データ(ブラックバーストデータ)を発生する。
基準信号発生回路206は、第1のブロック180外部の回路であって、タイミング発生回路a200と同様にブラックバーストデータを発生し、スイッチ回路184の端子aに対して出力する。
【0058】
S/P回路182は、VTR装置14から入力された、1ビットシリアル形式のSDI方式の送信データを10ビットパラレル形式に変換してスイッチ回路184の端子bに対して出力する。
スイッチ回路184は、送信部5がデータを送信する場合には端子b側を選択してS/P回路182の出力データを、これ以外の場合には端子a側を選択して基準信号発生回路206から出力されるブラックバーストデータをスイッチ回路186に対して出力する。
【0059】
スイッチ回路186は、スイッチ回路184が選択したS/P回路182の出力データ(送信データ)の内、図3に示したD2方式の音声・映像データの内、ビデオデータ部分を選択してラウンディング回路188に対して出力し、アンシラリデータ部を選択してワード幅変換回路194に対して出力する。
ラウンディング回路188は、図3に示したビデオデータ部に対応するデータ(映像データ)を8ビットパラレル形式のデータに変換して(丸め(ラウンディングし)て)、シャフリング回路190に対して出力する。なお、図3に示したヘッダデータは、コントロール回路204が取り扱う。
【0060】
シャフリング回路190は、ラウンディング回路188から入力された8ビットパラレル信号を、ATM通信回線2においてデータ誤りが生じた場合に補間しやすい順番に並び換え、FIFO回路192に対して出力する。
ワード幅変換回路194は、図3に示したスイッチ回路186から入力されたアンシラリデータ部に対応するデータ(音声データ)を8ビットパラレル形式に変換し、FIFO回路196に対して出力する。
【0061】
FIFO回路192,194は、それぞれ内部クロック4fscに同期してデータを読み込み、回線クロック4fscに同期して順次、データを出力し、第1のブロック180から第2のブロック210にデータを受け渡す。
コントロール回路204,216は、それぞれFIFO回路192,194においてデータが書き込まれるアドレスと読み出されるアドレスと監視し、これらのアドレスの制御を行う。
さらに、第1のブロック180は、ビット8F1,8F2等に基づいて、データLN1,LNID1,LN2,LNID2およびデータFlag(図2)を生成し、第2のブロック210に対して出力する。
【0062】
第2のブロック210において、タイミング発生回路c218は、回線クロックNCLKに基づいて、ブロック210の動作タイミングを制御する。
多重化回路212には、検査信号印加回路16からデータRTSが入力され、第1のブロック180からデータデータLN1,LNID1,LN2,LNID2,Flagが入力される。多重化回路212は、これらのデータと、FIFO回路192,194から入力される音声データおよび映像データとを多重化し、FIFO回路214に対して出力する。
【0063】
CRCC付加回路213は、各データCRCCを算出して付加してFIFO回路214に対して出力する。
FIFO回路214は、多重化回路212の出力データをバッファリングして送信データTXDとしてATM通信回線2に対して出力する。なお、図中に示すように、FIFO回路214の出力データには、さらに遅延処理回路22からのビット8F1,8F2が付加され、送信データTXDとなる。
【0064】
図11は、図9に示した遅延処理回路22の構成を示す図である。
図11に示すように、遅延処理回路22は、測定用ビット発生回路220および時間差検出回路から構成される。
測定用ビット発生回路220は、図2に示したビット8F2を生成し、受信部6が受信したビット8F2をビット8F1に折り返す。
時間差検出回路222は、図6に示したように、受信部6が受信したデータVOICE内のビット8F1と、測定用ビット発生回路220が発生したデータVOICE内のビット8F2との時間差を検出し、伝送遅延時間Tdを算出し、制御信号VCを介してVTR装置14を制御し、アドバンス伝送制御を行う。
【0065】
図12は、図8に示した受信部6の構成を示す図である。
図12に示すように、受信部6は、受信装置(RX)32、VTR34、クロック制御装置36およびクロック発生装置38から構成され、送信側のデータ伝送装置3から伝送されてきたPDUパケットを受信し、同期データRTSおよび回線クロックNCLKに基づいて、送信側のデータ伝送装置3の内部クロック4fscに同期した内部クロック4fscを再生し、PDUパケットから音声・映像データ(伝送データ)を分離して記録する。
【0066】
図13は、図12に示した受信装置32の構成を示す図である。
図13に示すように、受信装置32は、回線クロックNCLKに同期して動作する第1のブロック320および内部クロック4fscに同期して動作する第2のブロック350から構成され、ATM通信回線2から受信データRXDとして受信したPDUパケットから、各データおよび伝送データを分離し、分離したデータの内、伝送データを受信データRVDとしてVTR装置14に対して出力し、ビット8F1,8F2を遅延処理回路22に対して出力する。
【0067】
第1のブロック320は、入力データ制御回路322、第1のレジスタ回路324、CRCC計算回路326、加算回路328a,328b、第1のメモリ回路330、第2のメモリ回路332、第2のレジスタ回路334、第3のレジスタ回路336、コントロール回路338およびタイミング発生回路d340から構成される。
【0068】
第2のブロック350は、出力データ制御回路352、第4のレジスタ354、第1の基準信号発生回路356、デシャフリング回路358、コンシール回路360、第1のエラー訂正回路362、FIFO回路364、第2のエラー訂正回路366、スイッチ回路368、タイミング発生回路e370、第2の基準信号発生回路372、スイッチ回路374、パラレル/シリアル変換回路(P/S回路)376およびコントロール回路378から構成される。
【0069】
受信装置32がATM通信回線2から受信したPDUパケットは、入力データ制御回路322、第1のレジスタ回路324およびCRCC計算回路326に入力される。
第1のレジスタ回路324は、受信した8ビットパラレル形式のPDUパケットを、64ビットパラレル形式に変換する。
CRCC計算回路326は、PDUパケットに含まれる各データCRCC(図2)に係る計算処理を行い、計算結果を加算回路328aに対して出力する。なお、CRCC計算回路326は、伝送データXn +Xn-1 +Xn-2 +…+X+1を、G(X)=X14+X2 +X+1で除算し、この余りが0以外の場合にエラーを検出し、計算結果を論理値1にして出力する。
【0070】
入力データ制御回路322は、入力されたPDUパケットに含まれる各データに基づいて、ライトフラグデータ(a;全ビットが論理値0の8ビットパラレルデータであって、各ビットがPDUパケットの1バイトに対応する)を生成し、加算回路328bに対して出力する。加算回路328bは、第1のレジスタ回路324の出力データにライトフラグデータを付加して72ビット幅にして出力する。
【0071】
また、入力データ制御回路322は、9ビット×8ワード構成のリードフラグデータ(b)を生成する。入力データ制御回路322は、リードフラグデータを読み込んだ後、パリティビットのみを論理値1、他のビットを全て論理値0にして、ライン数(525)×PDUパケットのパケット長×9ビットのアドレス空間を有するメモリ回路332に書き込む。
このように入力データ制御回路322がリードフラグデータのビット操作を行うのは、読み出したデータのリードフラグデータが論理値1の場合に、必要とするデータが到着しなかったと判断するためである。なお、読み出す前に書き込まれていれば、リードフラグデータは論理値0になる。
【0072】
レジスタ回路334は、受信データ8ビットと受信データに対応するフラグデータ1ビットとの計9ビットのデータを8個まとめて72ビットのデータとしてメモリ回路332から回線クロックNCLKに同期して読み出し、内部クロック4fscに同期してレジスタ354に対して出力する。
【0073】
また、入力データ制御回路322は、加算回路328aにライトフラグデータを出力する(c)。加算回路328aは、CRCC計算回路326の計算結果にライトフラグデータを付加し、入力データ制御回路322に返す。入力データ制御回路322は、このライトフラグデータを付加した計算結果をメモリ回路330に記憶する(d)。
【0074】
レジスタ回路336は、メモリ回路332に記憶されている加算回路328aの加算結果を回線クロックNCLKに同期して読み出して、内部クロック4fscに同期して出力する。
コントロール回路338,378は、送信装置18のコントロール回路204,216(図10)と同様に、レジスタ回路334,336の書き込みアドレスと読み出しアドレスとを管理する。
【0075】
第2のブロック350において、タイミング発生回路e370は、内部クロック4fscに基づいて、第2のブロック350の各部分の動作タイミングを制御する。
第2の基準信号発生回路372は、基準信号を生成して出力する。
第1の基準信号発生回路356は、基準信号を生成してスイッチ回路374の端子aに対して出力する。
なお、基準信号発生回路372,356が発生する基準信号は、ビデオデータおよびアンシラリデータが入っておらず、再生した後に画面を黒色にする信号である。
【0076】
レジスタ回路334から出力されたデータは、レジスタ354に入力される。一方、レジスタ回路336から出力されたデータは出力データ制御回路352に入力される。
レジスタ回路354は、図3に示したアンシラリデータ部(図2に示したアンシラリ領域に多重化された音声データ)に対応するデータの各ワードを下位2ビットおよびそのパリティビットと(a)、上位8ビット(b)とそのパリティビットとに分解し、入力データ制御回路322に対して出力する。
【0077】
出力データ制御回路352は、図3に示したビデオデータ部に対応するデータ(図2に示したビデオデータ領域に多重化された映像データ)とそのパリティとをデシャフリング回路358に対して出力し(c)、図3に示したアンシラリデータ部に対応するデータ(図2に示したアンシラリデータ領域に多重化された音声データ)とそのパリティとをエラー訂正回路362に対して出力し(d)、図2に示したデータRS422−ch1,RS422−ch2,VOICE,RTSおよび予備データの部分のデータをエラー訂正回路366に対して出力する(e)。つまり、出力データ制御回路352は、PDUパケットから音声データおよび映像データと、データRS422−ch1等とを分離する分離回路としての役割も果たしている。
【0078】
出力データ制御回路352は、この処理により、a;8ビットデータ(1)+フラグデータ(2),b;2ビット(3)+フラグデータ(4),レジスタ2の出力=CRCC1ビット+フラグデータ(6)の各データの内、(2),(4),(5),(6)のいずれか1つが論理値1であった場合に、新たにフラグデータとして論理値1を出力する。
つまり、出力データ制御回路352は、a;(受信データ8ビット+フラグデータ1ビット)の2ワード幅を、(アンシラリデータ10ビット+フラグデータ1ビット)にフラグ付きの変換を行っている。
【0079】
デシャフリング回路358は、入力されたデータに含まれるデータLNID2,LN2に基づいて、図10に示したシャフリング回路190に対応する処理を行い、元の順番に戻し、コンシール回路360に対して出力する。
コンシール回路360は、例えばデータ誤りが生じている画素のデータを、周囲の画素で補間等の方法によりデータの補間を行い、スイッチ回路374の端子bに対して出力する。
【0080】
エラー訂正回路362は、入力されたエラー訂正回路362は、入力された音声データに対してエラー訂正を行い、FIFO回路364に対して出力する。
FIFO回路364は、コンシール回路360から出力される映像データとエラー訂正回路362から出力されるエラー訂正回路362とのタイミングを合わせて、スイッチ回路374の端子cに対して出力する。
【0081】
スイッチ回路374は、それぞれ端子a〜cに入力された基準信号発生回路356からの基準信号、コンシール回路360の出力データおよびFIFO回路364の出力信号のいずれかを、SDI方式におけるD2方式の音声・映像データに適合する順番に選択し、P/S回路376に対して出力する。
P/S回路376は、スイッチ回路374から入力されたデータをシリアル形式のデータに変換し、内部クロック4fscに同期してVTR装置14に対して出力する。
【0082】
エラー訂正回路366は、入力されたデータRS422−ch1等のデータに対して誤り訂正を行い、スイッチ回路368に対して出力する。
スイッチ回路368は、エラー訂正されたデータを分離して、それぞれデータRS422−ch1,RS422−ch2,VOICE,RTSおよび予備データとして出力する。
【0083】
VTR装置14(図12)内部クロック4fscに同期して、P/S変換回路330から入力された音声・映像データRVDを記録する。
クロック発生装置38は、例えば水晶発振回路を有する電圧制御発振回路であって、クロック制御信号CCを介したクロック制御装置36の制御に応じた周波数の内部クロック4fscを生成し、伝送装置30の各構成部分に供給する。
クロック制御装置36は、受信装置32から入力された同期データRTSに基づいてクロック制御信号CCを生成し、このクロック制御信号CCを介してクロック発生装置38が発生する内部クロック4fscの周波数を制御し、伝送装置30の内部クロック4fscを伝送装置10の内部クロック4fscに同期させ、さらに、水平同期信号および垂直同期信号等の同期信号SYNCを発生してVTR装置14等に供給する。
【0084】
以下、再び図1を参照して、第3の実施例において示した送信部5および受信部6を用いたデータ伝送装置3a,3bの間でデータを伝送する場合を例に、データ伝送システム1の動作を説明する。
データ伝送装置3aにおいて、送信部5のVTR装置14aは、D2方式の音声・映像データを再生し、143Mbpsシリアルの音声・映像データPVDとして送信装置18に対して出力する。
【0085】
一方、RTS生成装置16は、クロック発生装置12が発生した内部クロック4fsc、および、ATM通信回線2が供給する回線クロックNCLKに基づいて、回線クロックNCLKの1188周期の間に、内部クロック4fscが何周期入るかを示す同期データRTSを生成し、順次、送信装置18に対して出力する。
【0086】
送信装置18は、送信データPVDおよび同期データRTSを、図2に示したPDUパケットに多重化し、ATM通信回線2を介してデータ伝送装置3bに対して送信する。また、送信装置18は、必要に応じて、VTR装置14aに対して、図7に示したアドバンス伝送制御を行う。
ATM通信回線2は、データ伝送装置3aから送信されたATMセルをデータ伝送装置3bに対して伝送するとともに、データ伝送装置3bに対して回線クロックNCLKを供給する。
【0087】
データ伝送装置3bにおいて、データ伝送装置3aから伝送されてきたPDUパケットは、受信部6の受信装置32により受信される。受信装置32は、データ伝送装置3aの受信部6の送信データPVDに対応する受信データRVDをVTR14bに対して出力し、VTR14bはこれを記録する。
【0088】
クロック制御装置36は、同期データRTS、クロック発生装置38から供給された内部クロック4fsc、および、ATM通信回線2から供給された回線クロックNCLKに基づいて、クロック発生装置38が発生する内部クロック4fscの周波数を、データ伝送装置3bの受信部6における内部クロック4fscに同期させるクロック制御信号CCを生成し、クロック発生装置38に対して出力する。
クロック発生装置38は、クロック制御信号CCに応じた周波数で内部クロック信号4fscを生成し、データ伝送装置3bの受信部6の各部分に供給する。
【0089】
以上説明したように、本発明に係るデータ伝送システム1によれば、VTR14のインターフェースとして、テレビジョン放送局等においてインフラストラクチャーとして広く用いられているSDI方式を用いることができるので、既存の設備をATM通信回線に容易に接続することができる。
【0090】
なお、上記実施例に示した送信部5および受信部6の回路構成等は例示であり、同等の機能を実現可能な回路等に置き換えることも可能である。
また、送信部5および受信部6に接続される機器としてVTR装置を例示したが、これに限らず、例えばSDI方式でデータを入出力する編集装置、中継装置あるいは伝送設備を接続するように構成してもよい。
【0091】
また、図2に示したPDUパケットは例示であり、本発明は他の形式の伝送パケットを用いる伝送方式に適応することができる。
また、本発明に係るデータ伝送システム1、送信部5および受信部6は、音声・映像データの他、これらのいずれかのデータ、あるいは、情報処理用のデータ等に適用することができる。
【0092】
【実施例4】
以下、第4の実施例を説明する。
第2の実施例(図4〜図7)および第3の実施例(図8〜図13)においては、送信側のデータ伝送装置3aから送信した、図2に示すデータVOICE内のビット8F2を、受信側のデータ伝送装置3bが、図2に示すデータVOICE内のビット8F1として折り返すことによりATM通信回線2等における伝送遅延時間を測定するように構成した。しかしながら、この方法によれば、データ伝送装置3aからデータ伝送装置3b方向の伝送遅延時間Td(図4)と逆方向の伝送遅延時間Td’とが異なる場合には、たとえば、VTR装置14aからの映像・音声データを、データ伝送装置3a、ATM通信回線2等およびデータ伝送装置3bを経由してVTR装置14bへ、正確なタイミングで、アドバンス伝送することができない。
【0093】
また、第2の実施例および第3の実施例に示したデータ伝送システム1においては、遅延時間を測定するデータ処理については、データ伝送装置3aは、データVOICE内のビット8F2を送信するのみの、いわばマスタ側として動作し、データ伝送装置3bは、受信したデータVOICE内のビット8F2をビット8F1として折り返すのみの、いわばスレーブ側として動作するので、ビット8F2およびビット8F1の処理操作について、データ伝送装置3a,3bの処理内容は同一でない。
【0094】
第4の実施例においては、第2の実施例および第3の実施例における遅延処理回路22およびVTR装置14等の動作を変更し、伝送遅延時間がTd≠Td’の場合であっても、映像・音声データの正確なアドバンス伝送制御が可能であり、しかも、データ伝送装置3a,3bの伝送遅延時間測定に係る処理の内容が同一となる伝送遅延時間の測定が容易なデータ伝送システム1について述べる。
なお、本実施例のデータ伝送システム1において、送信側としてのデータ伝送装置3bおよびVTR装置14bから受信側のデータ伝送装置3aおよびVTR装置14aに対して映像・音声データを含む伝送データをアドバンス伝送する場合を例に説明する。
【0095】
図14は、第4の実施例における送信側のVTR装置14b(図1)の構成および遅延処理回路24との接続関係を示す図である。なお、受信側のVTR装置14a,その他のVTR装置14c〜14fも同じ構成である。
図14に示すように、たとえば、送信側のVTR装置14bは、それぞれ選択回路(SEL)140、制御回路142および記録再生装置144から構成されている。
【0096】
遅延処理回路24は、データ伝送装置3bの送信部5において、図9に示した遅延処理回路22の代わりに用いられるものであって、PDUパケットに含まれるデータVOICE内のビット8F2を制御信号VCとしてVTR装置14bに対して出力する。
制御回路142は、例えば図2に示したデータRS422−ch1,RS422−ch2、すなわち、送信側のデータ伝送装置33bおよび受信側のデータ伝送装置3aにそれぞれ接続された図示しないコンピュータの間のRS422を用いた制御用のデータ等の伝送に用いられるデータRS422−ch1,RS422−ch2、あるいは、操作端末装置146から入力された操作データ(図示せず)に基づいて、記録再生装置144および選択回路140を制御する。
【0097】
具体的には、制御回路142は、上記RS422を用いた制御用のデータ等の伝送に用いられるデータRS422−ch1、あるいは、操作端末装置146から入力された操作データ等が、データ伝送装置3bから伝送されてくる基準信号(データVOICE内のビット8F2)に基づいてVTR装置14bにおいて音声・映像データを再生する旨のものである場合には、選択回路140に対して端子aを選択させ、遅延処理回路24から入力される基準信号(データVOICE内のビット8F2)を記録再生装置144に供給させるように制御し、これ以外の場合には、選択回路140に対して端子bを選択させ、データ伝送装置3bの受信部6(図8)のクロック発生装置38(図12)が発生する同期信号SYNCを記録再生装置144に入力させるように制御する。
このように、VTR装置14bは、データRS422−ch1等が示す処理内容に応じて、遅延処理回路24から入力される基準信号に応じて再生処理を行うか、同期信号SYNCに応じて処理を行う。
【0098】
図15は、図14に示したVTR装置14a〜14fを適用したデータ伝送装置3a,3b(図1)の間の通信シーケンスを示す図である。
図16は、図14に示した遅延処理回路24およびVTR装置14a〜14fを用いた場合に各信号に生じる伝送遅延を示すタイミングチャート図であって、(A)は送信側のデータ伝送装置3b内部で用いられる垂直同期信号等に対応する基準信号bの発生タイミングと波形を示し、(B)は図2に示したデータVOICE内のビット8F2としてデータ伝送装置3bからデータ伝送装置3aに伝送される基準信号b"'(図15)のタイミングと波形を示し、(C)はデータ伝送装置3bに受信される基準信号b" のタイミングと波形を示し、(D)はVTR装置14bからデータ伝送装置3bに出力される送信データTXDbの位相(送信タイミング)を示し、(E)は受信側のデータ伝送装置3aで受信しVTR装置14aに出力される受信データRXDaの受信タイミングを示す。
【0099】
図15に示すように、受信側のデータ伝送装置3aは、まず、図2に示したPDUパケットのデータVOICE内のビット8F2として、例えば、データ伝送装置3a内部の基準信号aを多重化し、ATM通信回線2を介してデータ伝送装置3bに対して出力する。
送信側のデータ伝送装置3bは、PDUパケットのデータVOICEからビット8F2を取り出して、データVOICE内のビット8F1に折り返すとともに、データ伝送装置3b自身が発生した基準信号bを新たなビット8F2としてデータ伝送装置3aに対して伝送する。
【0100】
このように、データ伝送装置3bにおいて、受信したデータVOICE内のビット8F2をビット8F1として折り返し、データ伝送装置3b自ら生成した基準信号bを新たなビット8F2として相手側のデータ伝送装置3aに伝送することにより、データ伝送装置3aにおけるデータVOICE内のビット8F1に係る処理と、データ伝送装置3bにおけるビット8F1に係る処理の内容が同じになる。
なお、上述した処理は、下記に述べるデータ伝送装置3a,3bの間の往復遅延時間を測定するための処理であり、これ以前にデータの送受信が既に行われている場合には、図15の最初のデータの送受信は不要である。
【0101】
データ伝送装置3aの送信部5の遅延処理回路22(または遅延処理回路24)は、データ伝送装置3bから折り返されたビット8F1およびデータ伝送装置3aにおいて生成した基準信号(ビット8F2)に基づいて、図6に示したように、これらの時間差Td+Td’を検出する。
データ伝送装置3aの遅延処理回路22(または遅延処理回路24)は、時間差Td+Td’(=Tad;図16)だけ、データ伝送装置3aの内部の基準信号から時間的に先行したタイミングで、図16(B)に示す基準信号b"'を生成する。さらに、遅延処理回路24は、受信したビット8F2を新たなPDUパケットのビット8F1に、基準信号b"'をPDUパケットのビット8F2に多重化されるデータとして送信部5に対して出力する。
【0102】
データ伝送装置3aの送信部5は、遅延処理回路24から入力された基準信号b"'(データVOICE内のビット8F2)と伝送データ等をPDUパケットに多重化し、データ伝送装置3bに対して出力する。
データ伝送装置3bに対してデータVOICE内のビット8F2として伝送された基準信号b"'は、ATM通信回線2により第1伝送遅延Td1を受け、図16(C)に示す基準信号b”のタイミングでデータ伝送装置3bの受信部6により受信される。
【0103】
データ伝送装置3bの受信部6は、受信したPDUパケットから基準信号(ビット8F2)を分離して遅延処理回路24に対して出力する。
遅延処理回路24は、受信部6から供給された基準信号(ビット8F2)を制御信号VCとしてVTR装置14bに供給する。また、遅延処理回路24は、上述したデータVOICE内のビット8F1,8F2に係るビット操作を行う。
VTR装置14bは、遅延処理回路24から入力された基準信号(ビット8F2)が示すタイミングで音声・映像データを再生し、データ伝送装置3bの送信部5に対して再生した音声・映像データを送信データPVDとして供給する。
【0104】
送信データPVDは、その他のデータとともに図2に図解したようにPDUパケットに多重化され、図16(D)に示すようにデータ伝送装置3b内の送信部5内部でさらに第2伝送遅延Td2を受けて送信データTXDbとなり、ATM通信回線2を介してデータ伝送装置3aに伝送される。なお、第2伝送遅延Td2は、主に、データ伝送装置3b内の送信部5におけるシャフリング処理等に起因する信号処理時間である。
データ伝送装置3bからATM通信回線2に送出されたPDUパケットは、図16(E)に示すようにATM通信回線2において第3伝送遅延Td3を受け、受信データRXDaとしてデータ伝送装置3aの受信部6により受信される。図16(A),(E)を比較して判るように、データ伝送装置3a内部の基準信号bと受信データRXDaとは同期する。
【0105】
このように、データ伝送装置3b内の遅延処理回路24およびVTR装置14bを構成することにより、第2の実施例および第3の実施例に示した場合と同様に、データ伝送装置3aにおいて時刻tに処理されるべき伝送データを、データ伝送装置3bは、上記伝送遅延時間を補償して伝送し、時刻tにデータ伝送装置3aおよびVTR装置14aに到達させることができる。
また、データ伝送装置3aからデータ伝送装置3b方向の伝送遅延と、逆方向の伝送遅延が異なる場合でも、データ伝送装置3aの処理タイミングに正確に受信データRXDaを同期させることができる。
なお、第4の実施例においては、データ伝送装置3a,3bの間のデータ伝送について説明したが、その他のデータ伝送装置3a〜3fの内の任意の2つの間で同様なアドバンス伝送制御が可能である。
【0106】
【実施例5】
以下、本発明の第5の実施例を説明する。
図17は、第5の実施例における本発明に係るデータ伝送システム7の構成を示す図である。
図17に示すように、データ伝送システム7は、データ伝送装置3a〜3cのがATM通信回線2を介して、それぞれ他の1つのデータ伝送装置3に対してのみデータを送信するように、デイジーチェーン形式に接続されて構成されており、アドバンス伝送制御のために、図2に示したPDUパケットのデータVOICE内のビット8F1,8F2の他に、図2に示したPDUパケットの予備データのビット0(以下、予備0と記す)を用いている。
【0107】
第5の実施例においては、データ伝送装置3a〜3bはそれぞれ、第4の実施例に示した場合と同様に、ビット8F1,8F2および予備0を用いて基準データの伝送および伝送遅延時間の測定を行う。
図17に示すように、データ伝送装置3aは内部の同期信号に同期した基準信号Aを発生してマスタとして動作し、データ伝送装置3b,3cは、それぞれ受信したPDUパケットのビット8F1に多重化された基準信号C’,A’に同期し、それぞれ独立した基準信号B,Cを生成する。
【0108】
データ伝送装置3a〜3cは、データ伝送装置3a〜3c自身が発生した基準信号をそれぞれPDUパケットのビット8F1に多重化し、受信したPDUパケットのビット8F1,8F2に含まれる他のデータ伝送装置3からの基準信号を、それぞれビット8F2および予備0にシフトする。
このように、データ伝送システム7においては、データ伝送装置3a〜3cが全て同じビット処理を行うことにより、基準信号の折り返し処理を行う。
【0109】
データ伝送装置3aは、発生した基準信号Aと返ってきたデータ伝送装置3bからの基準信号A"'に基づいて、データ伝送装置3cを経由したデータ伝送装置3aとデータ伝送装置3bとの間の伝送遅延時間を測定することができ、また、データ伝送装置3aとデータ伝送装置3cの間の伝送遅延時間を測定することができる。
【0110】
同様に、データ伝送装置3bは、発生した基準信号Bと返ってきた基準信号B"'に基づいて、データ伝送装置3aとデータ伝送装置3bとの間のデータ伝送装置3cを経由した伝送遅延時間を測定することができる。
また同様に、データ伝送装置3cは、発生した基準信号Cと返ってきた基準信号C"'に基づいて、データ伝送装置3aとデータ伝送装置3cとの間のデータ伝送装置3bを経由した伝送遅延時間を測定することができる。
【0111】
なお、図17には、データ伝送システム7を構成するデータ伝送装置3が3台の場合を例示してあるが、ディジーチェーン形式に接続する限りは、さらにデータ伝送装置3の台数を増やしてデータ伝送システム7を構成することができる。ただし、台数を増やした場合、台数に応じてアドバンス制御に用いるデータビットの数を増やす必要がある。また、データ伝送装置3a〜3cのいずれをマスタとしてもよい。
【0112】
また、第5の実施例におけるデータ伝送システム7においては、データ伝送装置3aをマスタとしたが、第5の実施例におけるマスタは、データ伝送装置3a〜3cの基準信号の発生につき基準となるタイミングを与えるものをいい、データ伝送装置3a〜3cそれぞれにおけるビット操作自体は同じである。
【0113】
【発明の効果】
以上説明したように本発明に係るデータ伝送方法およびその装置によれば、例えば、SDI方式の伝送装置とATM方式の伝送装置との間でデータ伝送を行うことが可能となる。
また、本発明に係るデータ伝送方法およびその装置によれば、ユーザーが用いる伝送パケットにおいて、フラグとして用いられるためにATM通信回線上を伝送することが禁止されるデータパターンを生じさせることなく、SDI方式のワード幅10ビットのデータを、ATM方式のワード幅8ビットのデータに変換することができる。
【0114】
また、本発明に係るデータ伝送方法およびその装置によれば、予め伝送遅延時間の分だけ早く音声・映像データを生成し、通信回線における伝送遅延を補償し、受信側で受信した映像・音声データを実時間的に処理することができる。
また、本発明に係るデータ伝送方法およびその装置によれば、映像・音声データとともに、映像・音声データの編集に用いる制御データ、あるいは、送信側の利用者と受信側の利用者との間の連絡用の音声データ等を伝送することができる。
【図面の簡単な説明】
【図1】 第1の実施例における本発明に係るデータ伝送システムの構成を示す図である。
【図2】 図1に示したデータ伝送装置がATM通信回線を介して相互に伝送する伝送パケット(PDUパケット)の構成を示す図である。
【図3】 D2方式の音声・映像データの構成を説明する図である。
【図4】 第2の実施例における図1に示したデータ伝送装置の間の間の通信シーケンスを示す図である。
【図5】 図4に示した範囲aにおけるデータ伝送装置の処理を示す図である。
【図6】 図1に示すデータ伝送装置(3a)から伝送されたビット8F2と、データ伝送装置(3b)が折り返したビット8F2との時間差を示す図である。
【図7】 図1に示すデータ伝送装置の間の伝送遅延時間の補償(アドバンス制御)を説明する図である。
【図8】 第3の実施例における、図1に示したデータ伝送装置の構成を示す図である。
【図9】 図8に示した送信部の構成を示す図である。
【図10】 図9に示した送信装置の構成を示す図である。
【図11】 図9に示した遅延処理回路の構成を示す図である。
【図12】 図8に示した受信部の構成を示す図である。
【図13】 図12に示した受信装置の構成を示す図である。
【図14】 第4の実施例におけるVTR装置(図1)の構成を示す図である。
【図15】 図14に示したVTR装置を適用したデータ伝送装置の間の通信シーケンスを示す図である。
【図16】 図14に示した遅延処理回路およびVTR装置を用いた場合に各信号に生じる伝送遅延を示すタイミングチャート図である。
【図17】 第5の実施例における本発明に係るデータ伝送システムの構成を示す図である。
【符号の説明】
1…データ伝送システム、2…ATM通信回線、3,3a〜3f…データ伝送装置3、14,14a〜14f…VTR装置、140…選択回路、142…記録再生装置、144…記録再生装置、5…送信部、12…クロック発生装置、16…RTS生成装置、18…送信装置、180…第1のブロック、182…S/P回路、184…スイッチ回路、186…スイッチ回路、188…ラウンディング回路、190…シャフリング回路、192…FIFO回路、194…ワード幅変換回路、196…FIFO回路、200…タイミング発生回路a、202…タイミング発生回路b、204…コントロール回路、206…基準信号発生回路、210…第2のブロック、212…多重化回路、214…FIFO回路、216…コントロール回路、218…タイミング発生回路c、22…遅延処理回路、24…遅延処理回路、220…測定用ビット発生回路、222…遅延処理回路、6…受信部、32…受信装置、320…第1のブロック、322…入力データ制御回路、324…レジスタ回路、326…CRCC計算回路、328…加算回路、330…メモリ回路、332…メモリ回路、334…レジスタ回路、336…レジスタ回路、338…コントロール回路、340…タイミング発生回路d、350…第2のブロック、352…出力データ制御回路、354…レジスタ回路、356…基準信号発生回路、358…デシャフリング回路、360…コンシール回路、362…エラー訂正回路、364…FIFO回路、366…エラー訂正回路、368…スイッチ回路、370…タイミング発生回路e、372…基準信号発生回路、374…スイッチ回路、376…P/S回路、378…コントロール回路、36…クロック制御装置、38…クロック発生装置
Claims (4)
- データ受信側において処理時刻が定められている伝送データを、データ伝送経路を介して、所定のパケットを用いてデータ送信側とデータ受信側との間で伝送する伝送データ処理装置であって、
前記パケットの伝送に際して前記伝送経路における伝送遅延時間を測定する第1遅延時間測定用ビットおよび第2遅延時間測定用ビットを前記パケット内に収容して、前記データ伝送経路を介して前記データ受信側に送信する送信手段と、
前記パケット内の前記第1遅延時間測定用ビットが第2遅延時間測定用データに変更されて返信用第2遅延時間測定ビットとして、かつ、前記パケット内の第1遅延時間測定用ビットが前記受信側で生成されたデータに入れ換えられて返信用第1遅延時間測定用ビットとして、収容されたパケットを、前記受信側から前記伝送路を介して受信する受信手段と、
前記第1遅延時間測定用ビットの送信時間と、前記返信用第2遅延時間測定用ビットの受信時間との時間差から、前記データ伝送経路における遅延時間を測定する遅延時間測定手段とを備え、
前記送信手段は、前記処理時刻および前記遅延時間測定手段により測定した遅延時間をもとに、事前に送信すべきデータを、前記受信側に、前記データ伝送経路を介して送信する、
伝送データ処理装置。 - 前記データ伝送経路は非同期伝送モード方式の伝送経路であり、
前記データ伝送経路で伝送されるデータは、シリアルディジタルインターフェース(SDI)方式で処理されるデータであり、
前記データ伝送装置にはSDI方式でデータを処理するデータ処理装置が接続されており、
送信側のデータ処理装置から、前記予め定められた処理時刻および前記測定した遅延時間をもとに、事前に前記送信されたパケットデータが受信側のデータ処理装置において、予め定められた処理時刻で処理される、
請求項1に記載の伝送データ処理装置。 - 前記データ処理装置は、音声・映像データを記録、および/または、再生する装置である、
請求項2に記載の伝送データ処理装置。 - 受信側において処理時刻が定められている伝送データを、データ伝送経路を介して、所定のパケットを用いて送信側から受信側に伝送する伝送データ処理方法であって、
遅延時間測定用データ送信側から受信側に、前記パケットの伝送に際して前記伝送経路における伝送遅延時間を測定するための第1遅延時間測定用ビットおよび第2遅延時間測定用ビットを前記パケット内に収容して、前記データ伝送経路を介して送信する工程と、
前記受信側において、前記パケットを受信し、受信した前記第1遅延時間測定用ビットを前記パケット内の第2遅延時間測定用データとして折り返し、前記パケット内の第1遅延時間測定用ビットを当該第2データ伝送装置内で生成したデータに入れ換え、返信用第1遅延時間測定用ビットおよび返信用第2遅延時間測定用ビットをパケット内に収容して、前記データ伝送経路を介して前記第1データ伝送装置に送信する工程と、
前記遅延時間測定用データ送信側においては、前記第1遅延時間測定用ビットの送信時間と、前記返信用第2遅延時間測定用ビットの受信時間との時間差から、前記データ伝送経路における遅延時間を測定する工程と、
前記データ送信側において、前記予め定められた処理時刻および前記測定した遅延時間をもとに、事前に送信すべきデータを前記データ受信側に、前記データ伝送経路を介して送出する工程と
を有する、伝送データ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17779695A JP3694926B2 (ja) | 1995-07-13 | 1995-07-13 | 伝送データ処理装置および伝送データ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17779695A JP3694926B2 (ja) | 1995-07-13 | 1995-07-13 | 伝送データ処理装置および伝送データ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0936867A JPH0936867A (ja) | 1997-02-07 |
JP3694926B2 true JP3694926B2 (ja) | 2005-09-14 |
Family
ID=16037247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17779695A Expired - Fee Related JP3694926B2 (ja) | 1995-07-13 | 1995-07-13 | 伝送データ処理装置および伝送データ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3694926B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999027711A1 (fr) | 1997-11-26 | 1999-06-03 | Sony Corporation | Appareil de traitement d'images, procede de traitement d'images et recepteur de television |
US6493832B1 (en) | 1999-03-17 | 2002-12-10 | Sony Corporation | Communication apparatus which handles a time stamp |
-
1995
- 1995-07-13 JP JP17779695A patent/JP3694926B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0936867A (ja) | 1997-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6055247A (en) | Data transmission method, data transmission apparatus and data transmission system | |
US5995516A (en) | Data transmitting system | |
US5721738A (en) | Data transmission method, system, and apparatus | |
US5781599A (en) | Packet receiving device | |
JP4527135B2 (ja) | オーディオ/ビデオ/データをシステム・バスを介して転送する方法 | |
JP3149328B2 (ja) | 送信装置と受信装置 | |
EP0838926A2 (en) | Apparatus and method for transmitting and receiving isochronous data | |
KR100375799B1 (ko) | 소비자용디지털장비에사용되는단순구조의버스및인터페이스시스템 | |
US5940411A (en) | Data shuffling method and apparatus for same | |
JP3975678B2 (ja) | 映像切換装置及び映像出力装置 | |
JP3834825B2 (ja) | データ処理システム | |
EP0599226A2 (en) | Method of dubbing digital video signals | |
JP3694926B2 (ja) | 伝送データ処理装置および伝送データ処理方法 | |
JP3286110B2 (ja) | 音声パケット補間装置 | |
EP0903737A1 (en) | Equipment with digital interface and method for digital interfacing | |
JPH07327032A (ja) | 送信装置と受信装置 | |
JPH08340350A (ja) | データ伝送システム | |
JPH0936866A (ja) | データ伝送システムおよびデータ伝送方法 | |
JP3438259B2 (ja) | ブロックデータ伝送方法及びブロックデータ伝送装置 | |
JPH09130643A (ja) | データ伝送システム | |
KR100660306B1 (ko) | 데이터셔플링방법및그장치 | |
JPH0936865A (ja) | データ伝送方法およびその装置 | |
US6763037B1 (en) | Transmitting apparatus and method, receiving apparatus and method | |
JPH098810A (ja) | ワード幅変換装置 | |
JP4240572B2 (ja) | ディジタル信号変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
LAPS | Cancellation because of no payment of annual fees |