KR100423071B1

KR100423071B1 - 소비자용디지털장비에사용되는버스및인터페이스시스템

Info

Publication number: KR100423071B1
Application number: KR1019970709329A
Authority: KR
Inventors: 블래터 헤롤드; 스콧 데이스 마이클; 베이어스 쥬니어 윌리암 웨슬리
Original assignee: 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1995-06-14
Filing date: 1996-05-23
Publication date: 2004-07-27
Also published as: IN188524B; MX9710175A; WO1997000580A1; MY115028A; DE69603366T2; CN1145366C; HK1013935A1; JP4568777B2; JP4209942B2; WO1997000579A1; AU5929096A; DE69609070T2; CN1139259C; JP2009049989A; KR19990022861A; CN1192838A; KR19990022860A; EP0832535A1; CN1193442A; EP0832536B2

Abstract

본 발명의 디지털 오디오, 비디오 및 데이터 신호를 버스(500)를 통해 압축된 형태로 결합시키는 신호(SP)를 발생시키는 시스템이다. 처리 수단(98)은 디지탈 오디오, 비디오 및 데이터 신호를 버스(500)를 통해 전송하기 위한 수퍼패킷(SP)으로 포맷화한다. 각각의 수퍼패킷(SP)은 디지털 오디오, 비디오 및 데이터 신호를 나타내는 전송 패킷(TP)과, 타임스탬프(TS)를 구비한다. 수퍼패킷(SP)은 고정 기간를 가지며, 가변 주기에서 발생된다. 장치(50)는 수퍼패킷(SP) 신호를 수신하고, 클록 동기화를 위해 타임스탬프(TS)를 이용할 수 있다. 기록 및 재생 소자(400)는 기록을 위해 가변 수퍼패킷 신호 발생을 처리한다. 재생된 타임스탬프(401)는 버스(500) 전송을 위해 포맷화될 때의 기간 및 발생을 가지도록 수퍼패킷(SP) 신호의 재저장을 제어하기 위해 이용된다. 단순화된 버스(501)는 소자(100 및 400) 사이에서 수퍼패킷(SP)을 결합시킨다. 표시(Vs)는 소자 버스 인터페이스(102)의 자동 제어를 제공하기 위해 수퍼패킷(SP) 신호에 부가된다. 자동 인터페이스 제어는 소자 제어 상태에 응답한다.

Description

소비자용 디지털 장비에 사용되는 버스 및 인터페이스 시스템{BUS AND INTERFACE SYSTEM FOR CONSUMER DIGITAL EQUIPMENT}

다양한 소비자용 전자 처리 장치를 버스 구조로 상호연결하여 한 장치에서 이용가능한 신호를 버스에 접속된 다른 장치에 의해 이용할 수 있는 오디오/비디오 전자 장치 기술이 공지되어 있다. 예를 들어, 텔레비젼 수상기로부터 이용가능한 오디오/비디오 신호는 저장용 비디오 카셋트 레코더에서 이용하거나, 또는 텔레비젼 수신기로부터의 오디오는 재생 등에 사용되는 콤포넌트 스테레오 시스템에서 이용할 수 있다. 이러한 형태의 오디오/비디오 상호연결 시스템의 예는 미국 특허 번호 제4,575,759호, 제4,581,664호, 제4,647,973호 및 제4,581,645호에 개시되어 있다.

이러한 아날로그 버스 시스템에 제공된 신호는 비교적 자기 공급식(self contained)이다. 즉, 신호들은 각각의 신호를 복호화하기 위해 버스에 접속된 각각의 장치에 필요한 모든 타이밍 정보를 포함한다.

최근에는, 지역 고선명 텔레비젼 방송용으로 고안된 Grand Alliance HDTV 시스템이나 위성을 통해 압축된 NTSC 신호를 직접 방송하는 DirecTV^TM과 같은 다수의 압축된 오디오 및 비디오 전송 시스템이 있다. 오디오 및 비디오 시스템은 모두 전송 패킷으로 프로그램 재료를 전송하며, 상이한 프로그램 및/또는 프로그램 성분에 대한 전송 패킷은 공통 주파수 대역에서 시분할 다중화될 것이다. 각각의 패킷은 전송에 앞서 그리고 수신 후에 잡음 검출/정정 부호화를 거치며, 전송 패킷은 수신기에서 재구성된다. 한편, 압축된 신호를 사용하는 기록 장치(예를 들어, VCR 또는 비디오 디스크) 및 작업 장치(예를 들어, 카메라 또는 캠코더)는 동일 패킷 형태로 압축된 신호를 처리할 수 있지만, 이 장치들은 동일한 잡음 처리를 필요로 하지 않는다. 결론적으로, 처리 성분 사이의 신호 전달이 패킷 형태에 가장 큰 영향을 미친다.

패킷화된 형태에 타이밍 변동이 있다면, 처리 성분 사이의 압축된 신호간의 통신에 문제점이 발생하게 된다. 이러한 타이밍 변동은 처리 성분중 하나가 기록 장치인 경우 발생할 수 있다. 제1 문제점은 모든 압축된 데이터의 전송 패킷에 동기화 표시가 포함되지 않는다는 것이다. 다른 문제점은 직접 기록하기에 적당하지 않은 전송 패킷의 비균일 발생 또는 전송률이다. 게다가, 디지털 기록 시스템은 데이터 클록 복구 기술을 단순화하기 위해 연속적인 신호가 존재한다는 이점을 가질 것이다. 추가로, 복호화하기에 적당한 압축된 데이터의 재생을 용이하게 하기 위해, 기록하는 동안 포함된 적당한 타이밍 기준이 필요할 것이며, 재생 동안 사용을위해 비교적 정확한 타이밍 표시가 필요할 것이다. 기록된 타이밍 표시를 사용함으로써 데이터 타이밍 변동과 기록/재생 처리로부터 발생하는 불연속성을 제거하는데 용이할 것이며, 기록된 신호 타이밍은 기록에 앞서 존재하는 타이밍에 복원 (restore)될 수 있다.

본 발명은 오디오, 비디오 및 데이터 처리 시스템을 결합시키는 버스 인터페이스 시스템/장치에 관한 것으로서, 더욱 상세히 말해서 디지탈적으로 기록 및 재생하기 위한 디지탈 신호의 결합에 관한 것이다.

본 발명은 다음 도면을 참조하여 기술될 것이다.

도 1은 다수의 버스/소자 인터페이스를 포함하는 버스 하드웨어의 데이지 체인 접속의 신규한 실시예를 나타낸 블록도.

도 2는 도 1의 버스 인터페이스중 한 부분을 나타낸 블록도.

도 3A 및 3B는 타이밍 변동의 소스에 데이터 버스를 통해 결합된 수신기와개선된 수퍼패킷 블록을 나타낸 제1 시스템 블록도.

도 4의 (a)는 제1 배열에 따른 버스 수퍼패킷의 파형 및 형태를 나타낸 도면.

도 4의 (b)는 다른 수퍼패킷 배열을 나타낸 도면.

도 5는 다양한 개선된 실시예를 채택하고 디지털 기록 및 재생 장치에 결합된 수신기를 포함하는 시스템 블록도.

도 6 및 7은 수퍼패킷을 형성하는 장치를 나타낸 블록도.

도 8은 다양한 개선된 실시예를 포함하며 디지털 기록 및 재생 장치를 포함하는 추가의 시스템 블록도.

도 9는 도 8 및 도 10에서 유용하게 사용된 개선된 제어기를 나타낸 회로도.

도 10은 다양한 개선된 실시예를 포함하며, 디지털 기록 및 재생 장치를 포함하는 다른 시스템 블록도.

패킷화된 신호로 구성된 데이터 스트림을 처리하기 위한 신호 처리 장치는 타이밍 변동의 단점을 갖는다. 패킷화된 신호는 복수의 수퍼패킷(superpacket)을 포함하는데, 각각의 수퍼패킷은 전송 패킷과 타임스탬프를 포함한다. 타임스탬프는 타이밍 변동에 앞서 수퍼패킷의 대응부분 사이의 갭을 나타낸다. 신호 처리 장치는 타이밍 변동이 있는 패킷화된 신호로부터 수퍼패킷을 수신하는 수단을 구비한다. 저장 수단은 수신 수단에 결합되어 수퍼패킷을 저장한다. 각각의 수신된 수퍼패킷으로부터 판독 수산에 의해 타임스탬프가 판독된다. 카운터와 판독 수단은 제어 신호 발생 수단에 결합된다. 제어 신호는 카운터로부터의 카운터와 수신된 수퍼패킷으로부터의 타임스탬프 사이의 각각의 연속적인 일치성을 나타낸다.

도 1에는 AVD 버스에 의해 상호접속되어 있고 케스케이드식으로 연결된 오디오-비디오-데이터(AVD) 버스 인터페이스가 도시되어 있다. 각각의 인터페이스는 소자 성분으로부터 신호를 수신하고, 소자 성분으로 신호를 제공하도록 조건이 설정될 수 있다는 점에서 양방향성이다. 그러나, 신호의 수신 및 제공이 동시에 일어나지는 않으며, 한 세션에 한가지를 실행하도록 조건이 설정된다. 각각의 인터페이스는 버스에 의해 제공된 신호로 소자 성분을 구동시키는 출력 버퍼(OB)를 포함한다. 각각의 인터페이스는 소자 성분으로부터 제공된 신호로 버스를 구동시키는 입력 버퍼(IB)를 포함한다. 입력 및 출력 버퍼 모두는 마스터 제어기에 의해 제공되는 스위치를 통해 버스에 선택적으로 결합된다. 그러므로, 버스로부터 신호를 수신하거나 또는 버스에 신호를 인가하는 방향은 높은 정도의 호환성에 따라 결정될 수 있다.

각각의 인터페이스는 AVD 버스의 2개의 접점에서, 버스로부터의 신호를 인터페이스로 결합시키는 반이중 방식(half-duplex) 송수신기를 포함할 수 있다. 버스는 마스터 제어기로부터 통신된 직렬 제어 신호가 실리는 한쌍의 제어 라인을 포함한다. 제어 신호는 어드레스를 포함하기 때문에, 각각의 인터페이스는 선택적으로 제어될 수 있다.

예로든 인터페이스 스위치 장치가 도 2에 도시되어 있다. 이 도면에서, AVD 버스는 3개 라인씩 한쌍, 즉 6개의 도선으로 구성된 것으로 가정한다. 쌍으로된 모든 라인은 비트-직렬 신호를 전송한다. 도선중 2개(제어 쌍)는 제어 신호를 전송하는 기능을 한다. 각각의 디코더는 각각의 명령이 특정 인터페이스로 전송되도록 하는 유일 어드레스를 전송한다. 특정 인터페이스에 전송된 제어 신호에 응답하여, 디코더는 각각의 디멀티플렉서(01, 02, 03, 04)에 조정 신호를 출력한다. 제어 신호에 의해 결정되는 것은, 각각의 버스 도선중 어느 것이 출력 포트(OUT)에 결합되는지와, 그 결과 어느 도선이 출력 버퍼(OB)에 결합되는지와, 어느 도선이 입력 포트(IN)에 결합되는지와, 그 결과 어느 도선이 입력 버퍼(IB)에 결합되는지와, 어느 도선이 좌측 및 우측 입력/출력 포트 사이에서 인터페이스를 통과하는지가 결정된다. 디멀티플렉서(DEMUX)를 사용함으로써, 소자들 사이의 데이지 체인 접속이 해제되면, 동일한 도선을 유지하면서, 접속이 해제된 쪽의 다른 쪽으로 성분 사이에서 통신이 독립적으로 행해진다. 결론적으로, 버스 구조에서 더 적은 수의 도선으로 다수의 유일 통신이 수행될 수 있다.

도 3A에는 도 1 및 2에 도시된 것과 같이 유용한 인터페이스 스위치 장치(101)를 통해 AVD 버스(500)에 결합된 집적화된 수신기 디코더(IRD)(100)를 채택한 제1 실시예의 시스템이 도시되어 있다. 텔레비젼 수신기 디스플레이(110)는 IRD(100)에 결합되어 디스플레이용의 R.F. 신호나 기저대역 비디오 신호중 하나를 수신한다. AVD 버스(500)는 2개의 스트림으로된 신호 포맷 데이터와 제어 신호 데이터를 결합시킨다.

도 3A에 있어서, 통신되는 신호는 MPEG2 비디오 표준의 시스템층 또는 Grand Alliance 신호 포맷의 전송층에서 정의된 것과 같은 전송 패킷의 형태로 제공된다고 가정한다. MPEG2 비디오 표준과 Grand Alliance 신호 포맷의 전송층 모두에서, 전송 패킷은 최초 엔코더 클록 주파수로 로컬 시스템 클록의 재동기화가 이루어지는 타임 스탬프 또는 PCR과 관련된다. 그러므로, 동기화된 로컬 시스템 클록 발생기를 구비함으로써, 전송 패킷은 예를 들어, 스위치된 버스 구조 및 처리 등에 의한 전송 동작 동안 발생할 수 있는 지터 또는 타이밍 변동을 제거하도록 처리될 것이다. 그러나, 전송 패킷은 전송 스트림에서 가변적이고 특정화된 타임스탬프의 단속적인 발생에 정확하게 기초하지 않을 지터와 타이밍 불연속이 발생하기 쉽다. AVD 버스(500)는 타이밍 변동의 소스에 결합된 것으로 도시되어 있으며, 블록(05)은 버스상에 존재하는 데이터 스트림에 타이밍 에러 Δt 를 제공한다. 타이밍 변동또는 지터의 소스는 버스 스위칭, 버스 중재, 시간에 기초한 변조 또는 기록 및 재생 동작으로부터 발생할 수 있다. 타이밍 에러 Δt를 갖는 AVD 버스(500)는 블록(50)에 결합되어, 타이밍 에러 성분을 제거하고 버스 신호 성분을 복원한다.

AVD 신호로부터 타이밍 에러 Δt의 제거를 용이하게 하기 위해, IRD(100)는 전송 패킷을 처리하여 추가적인 패킷, 여기서는 수퍼패킷을 형성한 후에, AVD 버스(500)를 통해 이 수퍼패킷을 전송된다. 각각의 수퍼패킷은 타임스탬프와, 전송 패킷과, 재생 속도 코드(playback rate code)가 포함될 수 있는 예약 데이터 영역을 포함한다. 2개의 타임스탬프 실시예가 도 4의 (a) 및 (b)에 도시되어 있다. 이 타임스탬프는 특정 시간, 예를 들어 프레임 클록 펄스 발생시에 취해진 발진기 카운트의 샘플인 타이밍 크드이다. 타임스탬프는 각각의 수퍼패킷에 부가되기 때문에 타임스탬프는 해당하는 수퍼패킷과 이 패킷의 내용에 영향을 주는 타이밍 지터 및 변동의 보정을 용이하게 하는데 이용될 수 있다. 재생 속도 코드는 특정 신호가 기록되거나 재생될 때의 속도를 결정하기 위해 기록 장치에 의해 사용될 수 있다. 재생 속도는 기록 속도에 상대적으로 코딩되고, 판독되어 AVD 버스에 접속된 어떤 기록 장치에 의해 이용된다. 재생 속도 코드의 목적은 상대적으로 높은 비트 전송률로 기록하고 정상적인 비트 전송률로 재생하기 위해서이다.

도 3A는 집적화된 수신기 디코더(IRD)(100)를 나타내며, 이 IRD(100)는 예를 들어 안테나(10) 또는 케이블 소스(도시 안됨)로부터 무선 주파수(RF) 신호를 수신한다. RF 신호는 튜너(11)에 의해 동조되어, 사용자가 선택한 프로그램을 수신하여 복조시킨다. 튜너 출력 패킷 스트림은 사용자가 특정한 프로그램 전송 스트림(TP)을 수신된 패킷 스트림에 존재하는 다른 프로그램 스트림으로부터 분리하는 패킷 소스(12)에 결합된다. 전송 스트림은 디멀티플렉서(13)에 결합되며, 이 디멀티플렉서(13)에서 프로그램 클록 기준(PCR) 값이 디멀티플렉서 제어기(DEMUX CTRL)(14)에 의한 제어에 응답하여 전송 스트림으로부터 취출된다. 디멀티플렉서 제어기(14)는 동시에 일어나는 패킷 타이밍 펄스 P에 의해 PCR을 취출하고, 각각의 전송 패킷의 발생을 나타내기 위해 제어된다. 패킷 타이밍 펄스 P는 패킷 소스(12)에 의해 프로그램 전송 스트림으로부터 유도된다. 블록(13)에 의해 디멀티플렉싱된 PCR 값은 래치(15)에 결합되어 저장된다.

전압 제어식 수정 발진기(VCXO)(17)는 27 MHz 의 공칭 클록 주파수에서 동작하며, 클록 제어기(16)에 의해 제어된다. 제어 신호 E 는 래치(15)에 저장되고 수신된 PCR 값과 래치(19)에 저장되고 카운터(18)에서 VCXO(17)를 계수하여 발생된 래치된 값 사이의 차에 응답하여 발생된다. 그러므로, VCXO(17)는 수신된 PCR 값에 의해 동기화되며, 엔코딩시에 클록 주파수를 나타내게 된다. 연속적인 타임스탬프 값은 TS_n및 TS_n+1이라 한다. 래치(19)에 저장된 이에 대응하는 연속적인 계수 값은 LCR_n및 LCR_n+1이라 한다. 클록 제어기(16)는 TS_n및 TS_n+1와 LCR_n및 LCR_n+1의 연속적인 값을 판독하여, 그 차에 비례하는 에러 신호 E = ｜TS_n- TS_n+1｜-｜LCR_n- LCR_n+1｜를 형성한다. 에러 신호 E 는 전압 제어식 발진기(17)의 조건을 설정하기 위해 제어 신호로서 인가되어, 엔코딩된 PCR 로부터 시스템 클록 주파수와 동일한 주파수를 생성하게 된다. 클록 제어기(16)에 의해 생성된 에러 신호 E 는 펄스폭변조 신호의 형태가 될 수 있으며, 저대역 통과 필터링(도시 안됨)에 의한 아날로그 에러 신호가 될 수 있다. 이 시스템에서의 제한은 시스템, 말하자면 엔코더, 디코더 및 레코더 전체의 카운터는 동일한 주파수 또는 동일 주파수의 배수를 계수한다는 것이다. 이것은 전압 제어식 발진기의 공칭 주파수가 엔코더에서 시스템 클록의 주파수와 거의 동일할 것을 요구한다.

도 3, 5, 6 및 7에 도시된 바와 같이 발생된 전송 패킷의 발생은 시스템 클록과 동기화되어야 한다는 것을 알 수 있을 것이다. 시스템 클록은 전송 스트림내에 있으며 패킷 소스(12)에서 유도된 PCR 을 통해 엔코더 클록에 동기화된다. 이러한 전송 패킷의 발생은 수신기 동기화 클록과 함께 타임스탬프 처리되고, 각각의 전송 패킷은 AVD 버스에 인가하기 전에 클록으로부터 유도된 타임스탬프로 태그된다.

수퍼패킷 발생기(98)의 동작은 다음과 같다. 타임스탬프(TS)는 래치(20)내에 형성되고, 카운터(18)에서 VCXO(17)과 같은 발진기로부터 펄스를 계수하여 생성된 카운터 값을 획득한다. 래치된 카운터 값은 특정 시간, 예를 들어 프레임 클록 신호 FC 의 에지 또는 전송 패킷의 개시 시점에서 발진기의 주파수를 나타내게 된다. 타임스탬프(TS)는 블록(22)에 결합되어, 여기서 제어 데이터와 조합되는데, 제어 데이터로서는 예를 들어, 제어기(23)로부터의 재생 속도 데이터(PB)와, 지연 소자(21)로부터의 지연된 전송 패킷(TP)이 있다. 발생기(98)의 포맷 블록(22)로부터 생성된 포맷화된 수퍼패킷(SP)은 AVD 버스(500)를 통해 제어기(23)에 의한 제어에 응답하여 전송된다.

도 4의 (a)는 수퍼패킷 신호가 AVD 버스(500)에 의해 전송되는 것을 나타낸다. 프레임 클록은 버스 도선중 하나에 제공되며, AVD 버스 도선의 다른 하나상에 있는 수퍼패킷의 발생이나 존재를 나타내는데 사용될 수 있다. 프레임 클록 FC가 하이 상태에 있을 때, 수퍼패킷은 하이 상태내에서 동시에 프레임화된다. 크레임 클록의 하이 상태 또는 엑티브 구간은 모든 패킷에 대해 일정한 기간을 가지며, 이 예에 있어서는 한 바이트가 8-비트로되어 있는 191 바이트의 기간이 된다. 이러한 191 바이트는 20-비트 타임스탬프와, 4-비트 재생 속도 코드와, 188-바이트 전송 패킷으로 분할된다. 전송 패킷이 188-바이트 이하가 되면, 수퍼패킷의 전송 패킷 부분의 리딩 부분이 로딩된다. 도 4의 (a)에는 제1 시퀀스가 도시되어 있는데, 제1 시퀀스에서 데이터의 처음 20 비트는 타임스탬프를 나타내며, 다음 4 비트는 재생 속도 코드를 나타내며, 나머지 188 바이트는 전송 패킷으로 구성된다. 도 4의 (b)는 제2 수퍼패킷 배치를 나타내는데, 이 배치에서 제1 시퀀스는 예를 들어 재생 속도 코드와 같은 예약 데이터가 12 비트이고, 다음 20 비트는 타임스탬프를 나타낸다. 수퍼패킷의 나머지 부분은 전송 패킷으로 구성된다. 수퍼패킷 스트림은 중재 갭(intervene gap)을 갖는 버스트(burst)에서 발생하며, 여기서 버스트는 예를 들어, 140 또는 188 바이트를 포함하며 DSS^TM및 MPEG 패킷을 각각 나타내는 수퍼패킷과 전송 패킷 등을 포함한다. 프레임 클록의 엑티브 부분은 일정한 기간을 가지며, 삭제되었거나 선택되지 않은 요소적인 스트림의 결과 갭에 대응하는 가변 기간의 인엑티브 구간을 갖는다. 이러한 가변적인 인엑티브 주기는 수퍼패킷의 형성에 상당한 호환성을 줄 것이다.

타임스탬프는 변동 없이 안정적으로 동작하는 것으로 가정한 고주파 발진기로부터 계수의 샘플이다. 타임스탬프 값이나 발진기 계수는 통신할 수 있으며, 예를 들어 발진기를 동기화하거나, 특정 시간 또는 이벤트의 발생을 유일하게 식별할 수 있다. 타임스탬프 값 사이의 차는 경과된 발진기 사이클 수를 나타내며, 타임스탬프 사이의 경과된 시간 구간을 나타내기 위해 고려될 수 있다. 그러나, 타임스탬프간의 경과된 시간 구간이 혼란스럽게 되었다면, 즉 타임스탬프간의 발생 또는 스페이싱은 엔코딩 또는 타임스탬프화될 때 동일하지 않으며, 타임스탬프 값은 "수신용" 노드 발진기를 제어하거나 동기화하는데 사용될 수 없다.

도 3B는 예컨대, AVD 버스(500)으로부터 결합된 신호에 영향을 미치는 타이밍 에러 Δt 를 제거하기 위해 수퍼패킷 타임스탬프 값을 이용하는 수퍼패킷 복원 블록(50)내에서 구현된 처리과정을 단순화된 형태로 나타낸 도면이다. 수퍼패킷 복원 블록(50)의 동작은 다음과 같다. AVD 버스(500)는 버스의 제어 도선상의 제어 신호에 의해 인에이블되는 인터페이스 스위치 장치(102)에 의해 수신된다. 시간 변동 SP±Δt 을 가진 수퍼패킷 신호는 데이터 버스로부터 디멀티플렉서(DEMUX)(52)에 결합되는데, 이 디멀티플렉서는 수퍼패킷으로부터 타임스탬프를 판독한다. 또한, 수퍼패킷 신호는 버퍼 저장 블록(STORE S. PACK:수퍼패킷 저장 블록)(51)에 결합되어, 예컨대, 프레임 클록 신호 FC 또는 AVD 버스(500)의 제어선으로부터 유도된 다른 제어 신호에 응답하여 수퍼패킷을 저장하기 위해 제어된다. 발진기(54)는 안정된 비안정 주파수를 가지며, 버퍼 저장 블록(51)과 카운터(53)에 결합된 출력신호 CK를 갖는다. 발진기(54)는 타임스탬프를 포맷화하는데 사용된 클록의 주파수와 매우 동일한 공칭 주파수를 가질 필요가 있다. 카운터(53)의 계수 값 CTR 과 디멀티플렉싱된 타임스탬프 TS 는 버퍼 저장 판독 제어기(READ CTRL)(55)에 결합된다. 판독 제어기는 비안정 발진기 계수를 갖는 분리된 타임스탬프 값으로 구성되며, 동시에 판독 또는 출력 제어 신호 EN을 발생시킨다. 출력 제어 신호 EN은 제어 신호에 응답하여 각각의 수퍼패킷을 출력하는 버퍼 저장 블록(51)에 결합된다. 수퍼패킷 개시 시간을 재설정하는 것에 더하여, 수퍼패킷 비트 전송률은 발진기(54)로부터 유도된 클록 신호 CK에 의해 재저장된다. 그러므로, 수퍼패킷 타임스탬프와 안정된 비안정 발진기에 의해, 타이밍 에러 Δt가 제거되고, 각각의 수퍼패킷은 IRD(100)의 발생기(98)에 의해 포맷화될 때와 동일한 시간에 발생되기 위해 복원된다. 수퍼패킷은 발진기(54)로부터의 클록 신호에 의해 동기화되기 때문에, 수퍼패킷은 포맷화될 때와 동일한 비트 전송률을 갖는다. 게다가, 수퍼패킷 발생 및 기간은 포맷화될 때 존재하는 값에 공칭적으로 복원되기 때문에, 가변 길이와 중재갭을 갖게 된다. 복원된 수퍼패킷 SP는 타이밍 변동의 소스이외의 다른 버스 인터페이스 스위치로의 재전송을 위해 AVD 버스(500)로 복귀될 수 있고, 또한 수퍼패킷 SP는 수퍼패킷 복원 블록(50)이 부분적으로 형성될 수 있는 장치내에서 이용될 수 있다.

일반적으로, 기록 시스템은 신호 손실 검출의 기본적인 레벨을 제공하기 위해 신호의 존재여부에 따른다. 부가적으로, 연속적인 신호 존재, 특히 디지탈 기록 시스템은 데이터 클록 복구에 유리하다. 자기(magnetic) 기록 시스템은 가변적이고 예측불가능한 기간의 신호가 임의적으로 손실되기 쉽기 때문에, 일전한 비트 또는클록 전송률을 갖는 기록 신호를 사용하는 것이 유리하다. 그러므로, 이러한 기록 신호에 있어서, 손실 데이터의 기간은 기록 매체 손실을 나타낸다고 고려될 것이다.

도 5에 있어서, 버스 인터페이스(102)는 버스(500)로부터 수퍼패킷의 버스트를 수용한다. 수퍼패킷은 신호 분류기(202)에 결합되는데, 이 신호 분류기(202)는 수퍼패킷의 구성부분을 분리하거나 판독하기 위한 디멀티플렉서(30)를 포함한다. 도 5의 예시적 시스템에 있어서, 전송 패킷이 아닌 수퍼패킷 SP는 기록 매체(405)에 기록된다. 가변 길이 갭을 갖는 수퍼패킷은 기록 회로 부분(28)을 형성하는 데이터 버퍼(281)에 결합된다. 데이터 버퍼(281)와 이와 관련된 회로는 싱크 발생기(sync generator)(99)로부터 유도된 신호와 동기된다. 싱크 발생기(99)는 안정된 VCXO 클록 발생기(37)에 의해 발생된 클록 신호에 의해 동기화될 수 있다. 클록 발생기(37)는 기록 모드 동안 수퍼패킷 타임스탬프에 동기화될 수 있다. 데이터 버퍼(281)는 기록 회로(28)내의 추가적인 처리를 위해 중재 가변 기간 갭을 제거하거나 실질적으로 감소시키도록 수퍼패킷의 버스트를 원활하게 한다. 예를 들어, 리드 솔로몬 에러 검출 및 정정 코드는 계산되어 블록(R.S. 에러 코딩)(282)을, 도시된 버퍼링된 수퍼패킷에 부가될 수 있다. 버퍼링된 수퍼패킷 데이터는 도시된 포맷 싱크(Format Sync) 블록(283)에 저장될 수 있다. 재생 동안 보정되지 않은 에러로부터 발생될 수 있는 매체 손상의 영향을 완화시키기 위해 기록 전에 데이터를 셔플(shuffle) 또는 인터리브(interleave)하는 것이 공지되었다. 셔플링 또는 인터리빙은 기록된 세그먼트의 주기, 즉 헤드 스캔 또는 평균 화상 기간에 걸쳐 수행될수 있다. 셔플링에 더하여, 데이터는 포맷 싱크 블록(283)에 의해 포맷화되어, 트랙의 개시를 식별하는 프리엠블 또는 싱크 워드, 식별 코드, 기록될 데이터(수퍼패킷), 및 포스트엠블이 포함될 수 있는 데이터 구조를 갖는 싱크 블록을 생성할 수 있다.

에러가 코딩되고, 셔플링되며, 싱크블록 포맷화된 데이터는 기록 코드 블록(REC. CODE)(284)으로 도시된 실시예에서 기록 코딩을 위해 추가적으로 처리될 수 있다. 기록 코딩은 데이터 스트림에서 어떤 DC 성분을 감소시키거나 제거하기 위해 사용될 수 있으며, 또한 처리된 수퍼패킷 신호의 기록된 주파수 스펙트럼을 형성하기 위해 사용될 수 있다.

재생 처리는 기록 모드 신호 처리의 역으로 수행된다. 송수신기(406)로부터의 재생 신호(407)는 기록 디코드 블록(271)에서 코드 변환되며, 에러 코딩되고 셔플링되며 포맷화된 데이터 신호를 재저장하게 된다. 데이터 트랙의 개시는 싱크 워드에 의해 식별되고, 메모리내에서 클록화되고, 기록되고 셔플링된 구조의 변형을 가능하게 하기 위해 블록(DEFORMAT SYNC:포맷 해제기 싱크 블록)(272)에 의해 표시된다. 블록(272)의 메모리는 기록전에 셔플링을 수행하기 위해 채택된 것과 보완적인 방식으로 독출된다. 그러므로, 셔플링과 디셔프링에 의해, 매체에서 발생된 에러는 기록 섹터 또는 트랙에 포함된 데이터 전체적으로 제거된다. 디셔플링에 이어, 데이터는 기록 처리 동안 부가된 예로든 리드 솔로몬 코드를 이용하여 블록 273에서 에러 보정된다. 그러므로, 재생 회로(27)로부터의 출력 데이터 스트림(401)은 패킷 버퍼(281)에 의해 발생된 버퍼링된 수퍼패킷 스트림을 나타내게 된다. 그러나, IRD(100)의 디코더(24)에 의한 이후의 디코딩을 가능하게 하기 위해, 버퍼링된 수퍼패킷은 블록 453에 복원되어, 기록에 앞서 IRD(100)에 의해 포맷화된 수퍼패킷의 전송과 같이 타이밍과 단속적인 버스트를 나타내게 된다. 수퍼패킷 복원 회로(450)의 동작은 도 3B에 대해 기술된 것과 유사하며, 다음에 발진기와 타임스탬프 동기화가 기술된다.

도 5에는 디지탈 레코더(400)에서의 동기화 및 타이밍을 위한 타임스탬프의 예시적인 이용이 도시되어 있다. 기록 모드에 있어서, 수퍼패킷은 AVD 버스(500)의 한 도선으로부터 인터페이스 스위치(102)를 통해 신호 분류기(202)에 결합된다. 다른 AVD 버스 도선에 존재하는 프레임 클록 신호 FC는 분류기(202)의 제2 입력에 인가된다. 에지 검출기(31)는 엑티브 프레임 클록 기간의 개시를 한정하는 프레임 클록 신호 FC의 천이를 검출하고, 이러한 검출에 응답하여, 래치(35)에서 카운터(36)에 의해 제시된 계수를 획득한다. 카운터(36)는 수퍼패킷 타임스탬프를 발생시키기 위해 사용된 주파수와 유사한 공칭 비안정 주파수를 갖는 전압 제어식 발진기(37)로부터의 펄스를 계수한다.

래치(35)에서 계수 값을 획득하는 것과 동시에, 에지 검출기(31)는 수퍼패킷의 성분들을 분리하기 위한 디멀티플렉서(DEMUX)(30)를 제어하는 일련의 제어 신호를 제공하기 위해 디멀티프렉서 제어기(33)를 감지한다. 수퍼패킷에 포함된 타임스탬프는 클록 제어기(39)에 의한 엑세스를 위해 분리되어 저장된다. 신호의 형태에 따라, 레코더는 배치되어 처리되고, DEMUX(30)는 다양한 포맷으로 신호를 제공하도록 설계될 수 있다. 즉, 도 5에 도시된 버퍼링과 기록을 위해 도 4의 (a) 및 (b)에도시된 바와 같은 수퍼패킷이 제공될 것이다. 또한, DEMUX(30)는 레코더 제어 회로(29)에 의해 엑세스된 하나의 포트상에 재생 속도 코드 PB를 제공하기 위해 배치될 수 있다. 전송 패킷은 레코더 버퍼 회로(281)에 결합하기 위한 다른 신호로서 다른 포트에 제공될 수 있다.

클록 제어기는 래치(35)에서 래치된 연속적인 값과, 메모리(MEM)(32)에 저장된 연속적인 타임스탬프 값을 저장하기 위한 장치를 포함한다. 클록 제어기(39)는 타임스탬프의 연속적인 값과 래치된 카운터 값을 판독하고, 이것의 차에 비례하는 에러 신호 E를 형성한다. 에러 신호 E는 타임스탬프에서 발생된 시스템 클록의 주파수와 같은 주파수를 생성하기 위해 전압 제어식 발진기(37)를 제어하는 제어 신호로서 인가된다. 클록 제어기(39)에 의해 발생된 에러 신호 E는 펄스폭 변조 신호의 형태가 될 수 있으며, 아날로그 성분을 가진 저대역 통과 필터(38)를 구현함으로써 아날로그 에러 신호로 될 수 있다. 이 시스템에서의 제한은 시스템, 즉 엔코더, 디코더 및 레코더 전체의 카운터가 동일 주파수 또는 이 주파수의 배수를 계수한다는 것이다. 이것은 엔코더에서 시스템 클록의 주파수와 매우 유사한 전압 제어식 발진기의 공칭 주파수를 필요로 한다.

주의할 것은 도 3, 5 및 6에 도시된 것과 같이 발생된 전송 패킷의 발생은 시스템 클록와 동기화된다는 것이다. 시스템 클록은 전송 스트림내에 위치하고 패킷 소스(12)에서 발생된 PCR을 통해 엔코더 클록과 동기화된다. 이러한 전송 패킷의 발생은 수신기 동기화 클록과 관련하여 타임스탬프되고, 각각의 전송 패킷은 AVD 버스에 인가되기 전에 타임스탬프로 태그된다. AVD 버스에 대한 레코더 인터페이스에서, 레코더는 수퍼패킷을 기록할 수 있으며, 타임스탬프를 이용하여 전송 패킷 및 수신기 시스템 클록과 동기화되는 레코더 시스템 클록을 발생시키게 된다. 그러나, 수퍼패킷 타임스탬프는 수신기 시스템 클록과는 독립적으로 안정된 발진기로부터 발생될 수 있으며, 레코더 동기화를 위해 이용될 수 있다.

타임스탬프는 변동 없이 안정적으로 동작하는 것으로 가정된 클록 발진기로부터의 계수의 샘플이다. 그러므로, 타임스탬프 값 또는 발진기 샘플은 원격 동기화를 위해, 또는 특정 시점 또는 이벤트의 발생을 유일하게 식별하기 위해 통신될 수 있다. 타임스탬프 값 사이의 차는 경과된 발진기 사이클 수를 나타내며, 경과된 시간 기간을 나타내는 것으로 생각될 수 있다. 디지털 레코더(400)가 매체(405)로부터 기록된 신호를 재생하는 경우, VCXO(37)는 재생된 타임스탬프에 응답하여 제어될 수 없다. 발진기(37)의 제어는 가능하지 않다. 왜냐하면, 비록 타임스탬프가 안정 발진기로부터 샘플링된 수치 값을 나타낸다고 하더라도, 재생된 수퍼패킷의 발생이나 인접한 수퍼패킷에서의 대응하는 포인트 사이의 공간이 엔코딩할 때와 동일하지 않다면, 타임스탬프 값에 의해 표현된 경과된 시간 기간은 위배되는 것이기 때문이다. 이러한 재생된 타이밍 차로 인해 예를 들어, 레코더 입력 버퍼링, 데이터 스무싱(smoothing), 재생 메커니즘 비안정성, 송수신기 스위칭의 결과가 발생한다.

그러므로, 디지털 레코더(400)이 재생할 때, 발진기 VCXO(37)는 비안정적이고, 구동 싱크 발생기(99)는 레코더 메커니즘 및 블록 27의 처리에 대한 기준 신호를 제공한다. VCXO(37) 및 싱크 발생기(99)의 안정성은 신호 401로 출력되는 버퍼링된 수퍼패킷의 복구를 용이하게 하는데 충분하다. 그러나, "기준" MPEG 디코더에 대한 명세는 각각의 패킷이 최초 타이밍의 25 마이크로초 내에 도달하는 것을 요구한다. 그러므로, IRD(100)의 디코더(24)는 IRD(100)의 발생기(98)에 의해 포맷화될 때, 수퍼패킷 신호(401)이 타이밍과 수퍼패킷 발생, 전송 패킷 타이밍을 나타내기 위해 복원되는 것을 요구한다. 게다가, 비록 MPEG 디코더 명세가 타이밍 지터 허용도를 특정한다고 하더라도, 기록 및 재생 신호 처리는 디코더의 버퍼 용량 및 클록 동기화가 아닌 타이밍 변동을 도입할 수 있다.

수퍼패킷 신호(401)인 SP±Δt 는 각각의 수퍼패킷에 부가된 타임스탬프를 이용함으로써 복원되고 재포맷화되는 것이 유용할 수 있다. 신호(401)는 디멀티플렉서(452)에 결합되어, 여기서 타임스탬프는 취출되거나 복사되어, 디멀티플렉서 제어 블록(451)에 결합된다. 타임스탬프는 예컨대, 도 4의 (a) 및 (b)에 도시된 수퍼패킷 구조에 기초하여 데이터 비트를 계수하고, 기록된 싱크블록과 관련된 싱크 워드의 포맷에 기초하여 재생 데이터 발생의 개시를 인지함으로써 디멀티플렉싱될 수 있다. 또한, 블록(28)에 도시된 수퍼패킷 버퍼링 동안, 타임스탬프 식별자가 재생 동안 식별을 제공하기 위해 부가될 수 있다. 디멀티플렉서 제어는 예를 들어, 발진기(37)와 카운터(36)인 비안정 발진기를 계수함으로써 발생된 연속적으로 변화되는 계수 값과 재생된 타임스탬프 값을 비교한다. 수퍼패킷 타이밍 복원을 가능하게 하기 위해, 공칭적으로 동일 주파수를 갖는 발진기가 시스템의 각각의 단부에 필요하다. 카운터(36)의 값과 디멀티플렉싱된 타임스탬프의 값이 동일할 경우, 디멀티프렉서 제어기(451)는 재생된 수퍼패킷의 개시 시간을 초기화하는 신호 EN을발생시킨다. 그러므로, 수퍼패킷내의 전송 패킷의 개시와 같은 엔코딩된 기준 시간이 복원된다. 그러므로, 각각의 수퍼패킷은 블록(22)에 의해 포맷화될 때 동일한 발진기에서 발생되도록 복원된다. 수퍼패킷 타이밍을 재설정하는 것에 더하여, 수퍼패킷의 비트 전송률도 복원되어야 한다. 수퍼패킷의 복원을 가능하게 하기 위하여, 블록(453)은 재생된 신호(401)를 수신하기 위해 결합된 저장 버퍼를 포함할 수 있다. 버퍼 블록(453)은 발진기(37)로부터의 펄스 CK에 의해 동기화되어, 각각의 버퍼링된 수퍼패킷은 발진기(37)에 의해 결정된 전송률로 판독되고, 포맷화시에 사용된 주파수와 동일 주파수를 갖게 된다. 수퍼패킷은 최초의 "엔코딩"된 시간에서 발생되도록 재시간 설정되고, 수퍼패킷의 비트 전송률이 포맷화 처리될 때와 동일하기 때문에, 수퍼패킷 사이의 가변적인 중재 갭이 복원된다. 그러므로, 복원 블록(453)으로부터 재생된 신호는 타이밍 불연속성 및 변동으로부터 발생된 레코더의 포맷화되고 비안정적인 신호가 된다. 복원된 수퍼패킷 신호(402)는 버스의 제어 데이터 쌍을 통해 제어되는 스위치(102)를 통해 AVD 버스(500)에 결합된다.

도 6에 있어서, 수퍼패킷을 발생시키는 추가적인 방법이 도시되고 기술될 것이다. 이 실시예에 있어서, 카메라(40)는 비디오 신호를 발생시킨다. 이 비디오 신호는 MPEG 엔코더(41)에서 압축되고, 전송 처리기(42)에 의해 전송 패킷으로 패킷화된다. 시스템 클록(45)과 모듈로 M 카운터(43)와 관련된 MPEG 엔코더(41)는 압축된 비디오 신호에서 타임스탬프를 포함한다. 모듈로 M 카운터(43)와 관련하여 전송 처리기(42)는 전송 패킷중에서 프로그램 클록 기준을 포함한다. 전송 처리기는 하나의 출력 포트에서 비디오 신호의 비트열 전송 패킷을 제공하고, 출력 포트와 병렬로 배치되어, 연속적인 출력 전송 패킷의 개시를 나타내는 타이밍 신호를 제공한다.

연속적인 전송 패킷은 보상용 지연 소자(50)에서 지연되고, 수퍼패킷 포맷 형성기(47)에 인가된다. 각각의 새로운 전송 패킷의 개시에 있어서, 모듈로 M 카운터(43)에서 제공된 계수는 래치(44)에서 획득되어, 이것의 출력이 포맷 형성기(47)에 결합된다. 재생 속도 제어 코드에 더하여, PB는 시스템 제어기(46)로부터 수퍼패킷 포맷 형성기에 인가된다. 이 실시예에 있어서, 카메라는 실시간으로 동작하고, 정상적인 이미지 속도보다 빠르게 예를 들어 초당 90개의 이미지로 동작할 것이다. 이러한 고속 이미지 신호는 느리게 또는 가변 움직임으로 포트레이(portray) 이미지 이동에 사용될 수 있으며, 원하는 화면 속도는 재생 속도 제어 코드에 의해 정해진다. 예를 들어, 1/3 의 재생률은 1/3 의 속도로 포트레이 이미지 이동이 될 것이다. 카메라 동작의 속도는 사용자 입력(48)에 의해 제어되며, 다수의 가변 코딩 및 압축 파라미터를 정의할 수 있다.

전송 제어기에 의해 제공된 타이밍 신호가 새로운 전송 패킷의 발생을 나타내는 경우, 제어기(46)는 제1 출력에 대한 포캣 형성기에 대하여 직렬 형태로 도 4의 (b)에 도시된 바와 같이, 예컨대 재생 속도 코드가 포함된 12 비트 예약 데이터 블록에 조건을 설정한다. 다음 예약 데이터 블록에 있어서, 래치(44)로부터의 계수는 직렬 형태로 출력되어, 타임스탬프를 발생시키게 된다. 결국, 지연 소자(50)에 의해 지연된 전송 패킷은 수퍼패킷 포맷화를 완성하기 위해 직렬 형태로 출력된다. 지연 소자(50)에서 전송 패킷에 의해 발생된 지연은 타임스탬프와 재생 속도 코드를 독출하는데 필요한 시간과 동일하게 된다.

수퍼패킷은 인터페이스(49)의 도선의 제어 쌍에 제공된 제어 신호의 제어하에서 인터페이스(49)내의 도선중 바람직한 하나에 인가된다. 게다가, 제어기(46)는 프레임 클록 신호 FC를 발생시키는데, 이 신호는 수퍼패킷과 동시에 발생하고, 인터페이스(49)에서 AVD 버스의 제2 도선에 인가된다. 제어기(46)가 전체 시스템 제어기이면, 제어 쌍에 인가된 제어 신호를 발생할 것이다. 사용자 제어기(48)는 신호 선택 및 방향을 제공할 수 있다. 제어기(46)가 시스템 제어기가 아니라면, 인터페이스와의 상호작용만이 이 실시예에서 프레임 클록을 발생시킬 것이다.

도 7은 수퍼패킷 발생기의 추가적인 실시예를 나타낸다. 도 7에 있어서, 도 6에서 소자로 동일한 번호로 나타낸 소자는 동일하며 동일한 기능을 한다. 전송된 전송 패킷은 모뎀에 의해 수신되고, 패킷 소스(51)의 리드 솔로몬 디코더에 의해 에러 정정된다. 패킷 소스는 출력 펄스 P를 발생시키며, 이 펄스는 동시에 발생되고, 각각의 전송 패킷의 발생을 나타낸다. 펄스 P와 전송 패킷은 역 전송 처리기(53)에 인가된다. 이 실시예에 있어서, 패킷 소스에 인가된 신호는 상이한 프로그램과 상이한 프로그램 성분과 관련된 시분할 다중화 패킷을 포함하는 것을 가정한다. 각각의 패킷은 프로그램 식별자 PID를 포함하는데, 이것에 의해 각각의 패킷은 각각의 프로그램 또는 프로그램 성분과 관련된다. 전송 처리기는 원하는 프로그램과 관련된 패킷만을 선택하도록 제어된다. 이러한 패킷의 페이로드(payload)는 직접 메모리 엑세스(DMA)를 통해 버퍼 메모리(54)에 인가된다. 각각의 프로그램 성분 페이로드는 버퍼 메모리의 특정 영역에 인가된다. 각각의 프로그램 성분 처리기(55, 56, 57 및 58)이 성분 신호 데이터를 필요로 할 때, 각각의 처리기는 처리기(53)와 동일한 것을 요구하며, DMA 구조를 통해 적절한 페이로드를 판독한다.

전송 패킷들 중 하나는 그 전송 패킷의 생성을, 발생되고 있는 엔코더 시스템 클록에, 정확하게 상관시키게 하는 프로그램 클록 기준(PCR)을 포함한다. 전송 프로세서(53)는 그 PCR을 취출하며, PCR을 시스템 클록 발생기(52)로 공급한다. 클록 발생기(52)는, PCR을 이용하여, 엔코더 시스템 클록에 동기된 주파수의 시스템 클록을 발생한다. 시스템 클록은 역 전송 프로세서(53)와 패킷 소스(51)에 의해 이용된다. 따라서, 전송 패킷은 그들(53,51)의 원래의 타이밍에 상관하여 동기하게 된다.

시스템 클록은 모듈 M 카운터(43)에 의해 계수되며, 카운터에 의해 계산된 계수 값은, 펄스 P의 발생시, 즉 새로운 전송 패킷의 시작부가 패킷 소스에 의해 출력될때, 펄스 P에 응답하는 래치(44)에 의해 포획된다. 카운터로부터의 계수 값은, AVD 버스로 결합하기 위해, 포맷화되어 있는 수신 전송 스트림으로부터 추출된 패킷 타이밍 펄스 P에 응답하여 래치(44)에 래치된다. 이와 같이 래치된 카운트 값은 타임스탬프로서 이용된다. 게다가, 결합 전송 패킷은 보상 지연 소자(50)로 공급된다. 소자(50)로부터의 지연 전송 패킷, 래치(44)로부터의 카운더 값 또는 타임스탬프 및 제어기(460)로부터의 재생 속도 코드들은 수퍼패킷 포맷터(47)의 입력 포트 각각에 공급된다.

사용자 제어(48)하의 제어기(460)는, 역 전송 프로세서와 통신하여, 어떤 프로그램 전송 패킷들이 수퍼패킷 형태로 패킷 처리되는 지를 지정한다. 각각의 전송패킷들의 발생시, 역 전송 프로세서는 펄스를, 수신 패킷이 소망의 전송 패킷으로 될때마다 제어기(460)로 제공한다. 이 펄스에 응답하여, 제어기(460)는 포맷 형성기를 조정하며, 현재의 타임스탬프(PB) 및 전송 패킷으로 이루어진 수퍼패킷을 형성한다. 이러한 실시예에 있어서, 지연 소자(50)에는, 수퍼패킷의 데이터 소자의 1/2이 형성되는 시간 뿐만 아니라, 패킷이 원했던 것인지를 역 프로세서가 확인하는데 요구되는 시간이 적용되어야만 한다는 것에 주목하여야 한다.

전술한 실시예에 있어서, 타임스탬프는 전송 패킷의 생성시에 발생하게 된다. 그렇지 않을 경우, 타임스탬프는 수퍼패킷의 타이밍 또는 발생에 상관하여 발생될 수도 있다. 즉, 타임스탬프는 수퍼패킷이 출력되는 순간 또는, 수퍼패킷의 어셈블리가 시작하는 순간을 한정할 수 있다. 이러한 순간에, 비록 타임스탬프가 타이밍의 천이를 정의할 수 없다 할지라도, 일반적으로 타임스탬프는, 프레임 클록의 선단 에지에 상관되어 질 수 있다. 하지만, 타임스탬프 값의 재현이 어떤 시간에 발생되었던간에, 타임스탬프는 특정 수퍼패킷 및 그 내부에서 전송된 전송 패킷을 명확히 한정한다.

프레임 클록 FC에는 고정 주파수 신호가 존재하지 않아야 한다. 즉, 프레임 클록의 인엑티브 부위는 특정하게 작은 기간 및 특정하게 큰 기간을 갖는다. 프레임 클록에는 고정 주파수 클록이 존재하지 않아서, 전송 패킷이 이용되는 어떤 시간에도 수퍼패킷이 형성되어 질 수 있도록 하는 것이 바람직하다. 고정 주파수 프레임 클록을 이용하는 것은 바람직하지 않다. 그 이유는 프레임 클록의 엑티브 부위의 시작 때부터 프레임 클록의 연속 사이클 때까지 발생되었던 전송 패킷에 대한수퍼패킷의 형성을 강제적으로 지연시킬 수 있기 때문이다. 만일, 타임프레임이 수퍼패킷 또는 프레임 클록의 형성에 상관될 경우에, 도 6 및 도 7에서의 래치(44)는 포맷 형성기(47) 또는 제어기(46 또는 47)중 하나에 의한 카운트 값을 포획하도록 조절될 수 있다.

제2 실시예로서 오디오 비디오 데이터(AVD) 버스 시스템은 도 8에 도시된다. 이러한 제2 실시예로서의 AVD 시스템은 IRD(100), 디지털 레코더(400) 및 디스플레이(110) 사이를 결합하기 위한 단순화한 데이지 체인 버스(501)를 포함한다. 이러한 단순화한 버스는 각각의 인터페이스 스위치 매트릭스(101/102)에 결합된 스위치 제어 논리회로 C 로 이루어진 단지 2개의 도전쌍 A/B 만을 갖는다. 스위치 제어 로직 C는 각 쌍의 버스(501)의 상태를 점검하고, 재생 또는 기록 모드등의 사용자에 의해 선택된 상태에 응답하여, 적절한 신호가 버스(501)를 통해, 자동적으로 경로가 설정될 수 있도록 결정한다. 간단히 말하면, 스위치 제어 논리회로는 신호들의 소스가 신호 데스티네이션(destination)에만 결합될 수 있도록 보장함과 동시에, 신호 소스중 하나가 버스 쌍에 결합되는 것을 보장하는 역할을 한다. 버스 쌍상의 데이터 신호의 존재는 표시 Vs에 의해 표시된다. 표시 Vs는 도 9에 나타낸 바와 같이, 소자(405)에 의해 발생되고, 소자(401)에 의해 검출될 수 있다.

도 9는 본 발명의 버스 상태 표시기 및 검출기를 포함하고 있는 데이터 버스 송신기 및 수신기를 설명하기 위한 것이다. 본 발명의 송신기 회로중 하나는 인터페이스 스위치 각각의 입력단에 결합된다. 본 발명의 수신기·검출기 회로중 하나는 인터페이스 스위치에 결합된 각각의 버스 라인에 결합된다. 밸런스 라인의 구동및 수신 기술의 이론 및 그 동작은 잘 알려져 있다. 본 발명의 데이터 표시 송신기(405) 및 검출기(401)는 밸런스 송신 조건을 이용하여, 송신 데이터가 결합될때, DC 데이터 표시 Vs를 버스 쌍 각각의 도전체로 균등하게 제공하는 역할을 한다. 버스 노드의 수신시, 데이터 표시 Vs의 존재는 수신기(401)에 의해 검출되며, 이 수신기는 한쌍의 스위치 제어 논리회로 C를 형성한다. 따라서, 데이터 신호의 존재는 인터페이스 스위치 매트릭스를 경유하여, 데스티네이션에 결합시키기 위하여 표시되어지는 것이다. 도 9는 단일 표시 송신기(405)가 데이터 버스(501)의 단일 입력선 쌍 A에 결합되어 있는 것이 도시되어 있다. 하지만, 본 발명의 제어 방법을 적용하고 있는 시스템에서의 표시 송신기는, 각각의 가능한 데이터 소오스에 포함되거나 또는 결합되어야만 한다. 표시 송신기(405)는 라인 쌍 A 각각의 도전체로 균등하게 결합되는 스위치 에미터 순번기(Q2)를 포함한다. 트랜지스터(Q1)는 에미터 순번기(Q2)의 베이스와 접지단 사이에 결합된 스위치 작용을 한다. 표시 제어 신호는 레지스터(R5)를 경유하여 트랜지스터(Q1)의 베이스 단자에 결합된다. 표시 제어 신호는 디지털 재생용 레코더에서 "재생" 모드의 시작과 같은, 소자의 동작 모드 명령어에 응답하는 제어 로직으로부터 발생 또는 취출될 수 있다. 재생 모드에 있어서, 논리 "로우" 또는 일컬어 "제로 볼트 신호"는 제어 논리회로(410)로부터 레지스터(R5)로 공급된다. 제로 볼트 신호는, 트랜지스터(Q2)의 베이스 단자로 하여금, 직렬 조합 구성의 레지스터(R6,R7)와 다이오드(D1)에 의해 결정된 약 1.6볼트의 전위가 되게 하여, 트랜지스터(Q1)를 "턴오프" 시킨다. 트랜지스터(Q2)의 에미터 순번기 동작은 에미터 전압 Vs을 약 1볼트가 되게 하며, 그리고, 이 전압은레지스터(R1,R2)를 통해 데이터 버스 도전체로 공급된다. 비재생 모드시, 로직 "하이" 또는 일컬어 "5볼트 신호"는 논리회로(410)에 의해 발생되어, 레지스터(Q5)로 공급된다. 레지스터(Q5)에 결합된 5볼트의 신호는 트랜지스터(Q2)의 베이스 단자를 접지단으로 클램프하는 트랜지스터(Q1)를 "턴온" 시킨다. 따라서, 트랜지스터(Q2)는 턴오프되고, 표시 또는 센싱 전압 Vs는 발생하지 않게 된다.

도 9에 도시된 단일 표시 검출기(403)는 데이터 버스(501)의 버스 쌍 A에 결합된다. 하지만, 본 발명의 제어 방법을 적용하고 있는 시스템에는 표시 검출기가 스위치 매트릭스에 결합된 각각의 데이터 버스 쌍이 제공되어야만 한다. 표시 검출기(403)는 각각의 버스쌍으로부터, 접지단에 접속된 레지스터(R14)와 커패시터(C2)의 병렬 조합에 결합된 레지스터(R3,R4)로 형성된 밸런싱 네트워크를 포함한다. 레지스터(R11,R12)는 각각의 버스 라인에 접속되며, 집적화된 비교 증폭기(U1)의 비반전 입력단에 접속된다. 집적회로(U1)의 반전 입력은 +5 볼트 전압과 접지 사이에 결합된 저항 R8 및 R9에 의해 형성된 DC 전위 분할기에 접속되어, 약 0.8 볼트의 전압을 발생시키게 된다. 데이터 표시 Vs가 존재하지 않으면, 데이터 버스는 공칭적으로 접지 또는 제로(0) 볼트 전위에 놓이게 된다. 이러한 공칭적으로 접지인 전위는 저항 R11 및 R12를 통해 IC(U1)의 비반전 입력에 결합된다. 그러므로, 비반전 입력에 인가된 제로 볼트와 IC(U1)의 반전 입력 및 출력 단자에 인가된 0.8 볼트는 낮은, 즉 공칭적으로 접지 전위라 가정한다. 데이터 표시 Vs가 존재한다면, 데이터 버스는 접지 전위에 대하여 공칭적으로 1 볼트인 양 전압이 놓이게 된다. IC(U1)의 비반전 입력에 인가된 +1 볼트 DC 표시 신호로 인해 출력 단자는 하이, 즉 공칭적으로 서플라이 레일(supply rail) 전위라 가정한다. 그러므로, 집적회로(U1)의 출력 신호는 하이 레벨 신호로 데이터 버스 신호의 존재를 나타내고, 로우 레벨 출력 신호로 데이터 버스 신호 부재를 나타낸다.

표 1은 예컨대 D-VHS인 디지털 레코더와 관련된 자동 인터페이스 스위치 장치 제어기가 기술되어 있다. 레코더 모드는 매뉴얼 스위치 동작 또는 IR 원격 제어기에 의한 사용자 명령에 의해 결정된다. 인터페이스 스위치 장치 및 디지털 레코더와 관련된 제어 논리회로는 사용자가 원하는 모드를 결정하고 예로든 적절한 D-VHS 입력 또는 출력 단자와 적절한 버스 도선 사이의 접속을 설정한다.

[표 1]

자동 인터페이스 스위치 장치의 동작은 다음과 같다. 예를 들어, 재생 모드의 선택에 기초하여, 도 8의 트랜스미터(405) 회로는 인에이블되고, DC 센싱 전압 표시 Vs는 버스 구동 증폭기(도시 안됨)의 출력에 인가된다. 자동 인터페이스 스위치(102)의 제어 논리회로와 관련된 표시 검출기(401/402)는 버스 라인 A 또는 B 상의 표시 Vs의 존재 및 부재를 결정하고, 버스 라인이 현재 사용되지 않고 즉, DC 센싱 전압이 제공되지 않은 출력 재생 데이터와 DC 표시 전압 Vs 를 결합시킨다. 그러므로, 표 1에 있어서, 디지털 재생/기록기는 재생 모드에 있으며, 버스 상태는0/0 이고, 버스 도선에 제공된 신호가 없으며, 예를 들어 D-VHS 인 디지털 재생/기록기로부터의 재생 데이터는 도선 A 및 B에 접속된다.

디지털 재생/기록기(400)가 기록 모드에서 제어된다고 가정하면, 자동 인터페이스 스위치 장치는 다음과 같은 기능을 한다. 자동 인터페이스 스위치(102)와 관련된 제어 논리 회로는 데이터 신호의 존재를 나타낼 때 버스 라인 A 또는 B 상의 데이터 표시의 존재 또는 부재를 결정한다. 그러므로, 표 1에 있어서, 버스 상태 1/0 은 데이터 신호가 버스 A 상에 제공된다는 것을 나타내며, 이 데이터 신호는 예로든 D-VHS 디지털 레코더의 기록 입력에 접속된다. 이와 유사하게, 만일 디지탈 신호 표시가 버스 B 상에 제공되면, 자동 결합은 버스 B에 기록 입력을 접속시킨다.

기록 모드가 디지털 재생/기록기에 대해 선택되지만, 데이터 신호가 버스 A 또는 B에 제공되지 않는 즉, 버스 상태가 0/0 인 경우 자동 인터페이스 스위치 장치의 개선점이 제공된다. 기술된 것과 같은 조건은 기록하기 위해 선택된 특정 프로그램의 전송이 지연될 때 발생할 수 있다. 이러한 조건에 있어서, 표 1은 대기(wait)를 나타내며, 기록 중단 조건이 레코더에 인가된다. 자동 인터페이스 스위치와 관련된 제어 논리회로는 데이터 신호 표시가 버스 도선에서 검출될 때까지 사용자가 선택한 기록 모드의 초기화를 금지시킬 것이다. 데이터 표시 vS의 검출은 기록 입력에 데이터의 결합을 제어하고, 게다가 소정의 기록 모드의 초기화를 인에이블시킬 것이다. 그러므로, 바람직한 제어 논리회로는 기록 매체의 불필요한 소모를 방지하고, 바람직한 프로그램이 분리된 제어 버스 또는 IR 블래스터(blaster)를사용하지 않고 기록되는 것을 보장한다.

오디오-비디오-데이터(AVD) 버스 시스템의 제3 실시예는 도 10에 도시되어 있다. 도 10은 디지털 레코더(400), IRD 또는 DSS 수신기(100) 및 디스플레이(110)를 결합시키는 단순화된 단일 쌍의 데이지 체인식 버스를 나타낸다. 바람직한 자동 제어기 C는 디지털 레코더, 예를 들어 D-VHS 와 관련된 인터페이스 스위치 장치(102)와, 수신기(100) 및 디스플레이(110)와 관련된 인터페이스 스위치 장치(101)에 결합된다. 표 2는 예로든 DSS^TM수신기(100)와 예로든 데이터 신호 소스 디지털 기록/재생기(400), 예를 들어 D-VHS 와 관련된 인터페이스 스위치(101)의 제어기 C의 자동 기능이 기술되어 있다. 수신기 모드는 사용자 명령, 예를 들어 수동 스위치 동작, 도시되지 않은 IR 원격 제어기에 의해 결정된다. 수신기는 단일 쌍 버스 A에 대한 데이터 출력이나 데이터를 수신하도록 제어될 수 있다. 인터페이스 스위치 장치와 디지털 레코더와 관련된 제어 논리회로는 사용자가 원하는 모드를 선택하고, 버스 도선 A와 수신기(100)의 적절한 입력 또는 출력 단자 사이의 접속을 설정한다.

[표 2]

자동 인터페이스 스위치 장치의 동작은 다음과 같다. 예를 들어, 사용자는수신기가 특정 프로그램 데이터 스트림을 수신할 것인지 출력할 것인지를 판정한다. 수신기(100)의 자동 인터페이스 스위치(101)와 관련된 제어 논리회로는 버스 라인 A 상에서 데이터 신호 표시, 예를 들어 DC 센싱 전압 Vs 의 존재 또는 부재를 판정한다. 버스 라인 A상의 표시의 부재는 디지털 기록/재생 블록(400)이 출력하지 않았고 결론적으로 버스 라인 A는 수신기(100)의 출력 데이터 전송에 이용가능하다는 것을 나타낸다. 수신기 출력 데이터는 수신기 디코더 입력에 결합되어 디스플레이를 위해 디코딩 및 결합된다. 사용자가 재생 모드를 초기화할 때, 제어기(410)는 기록/재생 블록(400)에 재생 명령을 발생시키고, 게다가 데이터 표시 Vs의 발생을 인에이블시킨다. 표시 Vs는 예를 들어 자동 인터페이스 스위치(102)에 결합된 재생 데이터 스트림에 대칭적으로 부가된다. 예를 들어, 도 8의 401/2/3/4 또는 도 10의 401/3 인 표시 검출기는 예를 들어 버스 라인쌍 A상에 표시 Vs의 부재를 판정하고, 버스 쌍 A에 데이터 스트림 및 표시의 결합을 인에이블한다. 수신기 내의 인터페이스 스위치 장치(101)는 표시 전압 Vs를 검출하고, IRD(100)에 의해 디코딩을 위해 재생 데이터의 결합을 인에이블시켜 모니터(110)에 디스플레이한다. 그러므로, 예로든 단일 쌍의 버스는 제어 버스 도선의 사용 없이, 2개의 소스 사이를 자동으로 결합시키고 입력을 자동으로 모니터링하는 기능을 제공할 것이다.

Claims

타이밍 변동(Δt)에 영향을 받기 쉬운 패킷화된 데이터 스트림(SP)을 처리하는 신호 처리 장치로서, 상기 데이터 스트림(SP)이 복수의 수퍼패킷을 포함하고, 상기 각 수퍼패킷이 전송 패킷(TD)과 타임스탬프(TS)로 구성되고, 상기 타임스탬프(TS)는 상기 타이밍 변동(Δt)에 앞서 상기 수퍼패킷(SP)과 기준 사이에서 시간 관계를 나타내는 패킷화된 데이터 스트림(SP)을 처리하는 신호 처리 장치에 있어서,

상기 변동된 패킷화 데이터 스트림(SP±Δt)으로부터 상기 수퍼패킷을 수신하는 수단(102)과;

상기 수신 수단(102)에 결합되어 상기 수퍼패킷(SP)을 저장하는 수단(51)과;

상기 수신된 각 수퍼패킷(SP±Δt)으로부터 각 타임스탬프(TS)를 판독하는 수단(52)과;

카운터(53)와;

상기 판독 수단(57)과 카운터(53)에 결합되어, 상기 수신된 수퍼패킷(SP±Δt)으로부터의 상기 타임스탬프(TS)중 연속적인 타임스탬프(TS)와 상기 카운터(53)의 계수(CTR) 사이의 각 동일성을 나타내는 제어 신호(EN)를 발생시키는 수단(55)을 구비하며,

상기 제어 신호(EN)는 상기 저장 수단(51)으로부터의 상기 수퍼패킷(SP)를 판독 개시하는 신호인 것을 특징으로 하는 패킷화된 데이터 스트림을 처리하는 신호 처리 장치.
제1항에 있어서, 상기 카운터(53)는 발진기 신호(CK)를 계수하기 위해 결합된 것을 특징으로 하는 신호 처리 장치.
제2항에 있어서, 상기 발진기 신호(CK)는 상기 저장 수단(51)에 결합되어, 상기 저장 수단(51)으로부터 상기 수퍼패킷(SP)을 판독하는 것을 특징으로 하는 신호 처리 장치.
기록 매체(405)로부터 기록 재생 신호를 재생하는 장치로서, 상기 기록 신호가 복수의 수퍼패킷(SP)을 나타내고, 상기 각 수퍼패킷(SP)은 전송 패킷(TP)과 타임스탬프(TS)를 포함하고, 상기 타임스탬프(TS)는 기록되기 전의 데이터 스트림상의 각 수퍼패킷(SP)의 서로 대응하는 부분들 사이의 시간 기간을 나타내는 것인 재생 장치에 있어서,

상기 기록 매체(405)와 함께 동작가능하고, 상기 기록 신호를 나타내는 변환된 신호(407)를 발생시키는 트랜스듀서(406)와;

상기 변환된 신호(407)로부터 상기 수퍼패킷(SP)을 복구하는 수단(27)과;

상기 복구된 수퍼패킷(SP)-이로부터 상기 시간 기간이 복원(restore)됨-의 출력 신호(402)를 발생시키는 수단(450)

을 포함하는 기록 매체로부터 기록 신호를 재생하는 재생 장치.
제4항에 있어서, 상기 출력 신호 발생 수단(450)은

상기 복구된 수퍼패킷(401)을 저장하는 수단(453)과;

상기 복구된 수퍼패킷(401) 각각으로부터 각 타임스탬프(TS)를 판독하는 수단(452)과;

카운터(36)와;

상기 판독 수단(452)과 카운터(36)에 결합되어, 상기 복구된 수퍼패킷(401)으로부터의 상기 타임스탬프(TS)중 연속적인 타임스탬프와 상기 카운터(36)의 계수사이의 각 동일성을 나타내는 제어 신호(EN)를 발생시키는 수단(55)을 포함하며,

상기 제어 신호(EN)는 상기 저장 수단(453)로부터 상기 수퍼패킷(SP)을 판독개시하고, 상기 수퍼패킷(SP)은 상기 시간 기간에 의해 분할되는 것

인 재생 장치.
기록 매체(405)로부터 기록 신호를 재생하는 장치로서, 상기 기록 신호가 복수의 수퍼패킷(SP)을 갖는 패킷화된 신호를 나타내고, 상기 각 수퍼패킷(SP)은 전송 패킷(TP)과 타임스탬프(TS)로 구성되고, 상기 타임스탬프(TS)는 기록되기 전의 데이터 스트림에서 상기 수퍼패킷(SP)의 대응 부분 사이의 갭을 나타내는 재생 장치에 있어서,

상기 기록 매체(405)와 함께 동작하며, 상기 기록 신호를 나타내는 변환된 신호(407)를 발생시키는 트랜스듀서(406)와;

상기 변환된 신호(407)로부터 상기 수퍼패킷을 복구하는 수단(27)과;

상기 복구된 수퍼패킷(401) 각각으로부터 각 타임스탬프(TS)를 판독하는 수단(452)과;

상기 복구된 수퍼패킷(401)를 저장하는 수단(453)과;

클록 신호원(37)과;

상기 클록 신호(37)에 결합되어 계수하는 카운터(36)와;

상기 판독 수단(452)과 카운터(36)에 결합되어, 분리된 상기 타임스탬프(TS)중 연속적인 타임스탬프와 상기 카운터(36)의 계수 사이의 각 동일성을 나타내는 제어 신호(EN)를 발생시키는 수단(451)을 구비하며,

상기 제어 신호(EN)는 상기 저장 수단(453)로부터의 상기 수퍼패킷(SP)을 판독 개시하는 신호인 것을 특징으로 하는 기록 매체로부터 기록 신호를 재생하는 재상 장치.
제6항에 있어서, 상기 클록 신호원(37)으로부터의 신호는 상기 저장 수단(453)으로부터 상기 수퍼패킷(SP)을 판독하기 위해 상기 저장 수단(453)에 결합된 것을 특징으로 하는 재생 장치.
제6항에 있어서, 상기 수퍼패킷(SP)은 가변 기간 사이에 있는 갭에 의해 단속적으로 상기 저장 수단(453)으로부터 판독되는 것을 특징으로 하는 재생 장치.
제6항에 있어서, 상기 저장 수단(453)은 상기 클록 신호원(37)으로부터의 신호(CK)에 의해 동기화되어 상기 수퍼패킷(SP)을 상기 매체(405)상에 기록하기 전에 존재하는 타임 시퀀스로 복원하는 것을 특징으로 하는 재생 장치.
제6항에 있어서, 상기 수퍼패킷(SP)은 상기 저장 수단(453)으로부터 판독되어 상기 복수의 수퍼패킷(SP)들 사이의 갭을 복원하고, 상기 갭은 수퍼패킷의 형성동안 설정된 상기 복수의 수퍼패킷(SP)들 사이의 갭과 실질적으로 동일한 것을 특징으로 하는 재생 장치.
제6항에 있어서, 상기 클록 신호원(37)은 자유 구동되는 것인 것을 특징으로 하는 재생 장치.
제6항에 있어서, 상기 각 수퍼패킷(SP)은 상기 기록 신호를 기록되게 하는 속도와 상이한 재생 속도를 판정하는 재생 속도 코드(PB2)를 포함하는 것을 특징으로 하는 재생 장치.
수퍼패킷(SP)에 포함된 MPEG형 신호 전송 패킷(TP)을 기록하는 기록 매체(405)로서,

상기 수퍼패킷(SP)은 상기 기록 매체(405)에 기록되기 전에 존재한 연속적인 수퍼패킷(SP) 사이의 시간 기간을 나타내는 타임스탬프(TS)를 포함하며, 상기 타임스탬프(TS)는 재생 장치(400)를 제어하는 데 알맞게 되어 상기 수퍼패킷(SP) 사이의 상기 시간 기간을 복원하는 것을 특징으로 하는 기록 매체.
제13항에 있어서, 상기 타임스탬프(TS)는 상기 재생 장치(400)로부터 상기 수퍼패킷(SP)의 판독 개시를 제어하는 것을 특징으로 하는 기록 매체.
제13항에 있어서, 상기 타임스탬프(TS)는 상기 재생 장치(400)로부터 상기 전송 패킷(TP)의 판독 개시를 제어하는 것을 특징으로 하는 기록 매체.
제13항에 있어서, 상기 타임스탬프(TS)는 상기 재생 장치(400)에 의해 동기화의 개시를 제어함으로써 상기 수퍼패킷(SP)을 상기 매체(405)상에서 기록하기 전에 존재하는 타임 시퀀스로 복원하는 것을 특징으로 하는 기록 매체.
제13항에 있어서, 상기 타임스탬프(TS)는 상기 재생 장치(400)를 제어하여, 상기 매체(405)상에 기록하기 전에 존재한 상기 수퍼패킷(SP)의 단속적인 발생을 복원하는 것을 특징으로 하는 기록 매체.
수퍼패킷(SP)에 포함된 MPEG형 신호 전송 패킷(TP)을 기록하는 기록 매체(405)로서,

상기 수퍼패킷(SP) 각각은 타임스탬프(TS)와 재생 속도 코드(PB)를 포함하며, 상기 재생 속도 코드(PB)는 상기 MPEG형 신호의 재생 속도를 나타내고 상기 MPEG형 신호를 기록하는 속도와 상이한 재생 장치(400)의 재생 속도를 판정하기에 알맞은 것을 특징으로 하는 기록 매체.
제2항에 있어서, 상기 발진기는 자유 구동되는 것인 것을 특징으로 하는 신호 처리 장치.