JPH10222935A - 記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 デジタル伝送路からの画像信号を記録する場
合に、装置内部のフレームタイミングを伝送側のフレー
ムタイミングに同期させる。 【解決手段】 記録装置は、デジタル伝送路より供給さ
れるデジタル画像信号を記録する装置であって、前記デ
ジタル伝送路より供給されるデジタル画像信号を含むデ
ジタル信号を入力するデジタル入力手段と、前記デジタ
ル画像信号のフレーム同期を示すフレーム信号を検出す
る検出手段と、記録されるデジタル画像信号のフレーム
同期を示す内部フレーム信号を発生する発生手段と、前
記検出手段からの検出フレーム信号と前記内部フレーム
信号との位相差を検出し、前記発生手段に対して制御信
号を出力する制御手段とを備え、前記発生手段は前記制
御手段からの制御信号に応じて前記内部フレーム信号を
発生するように構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録装置に関し、
特には、外部から入力される映像信号を処理するための
クロックの生成に関するものである。

【０００２】

【従来の技術】この種の装置として、従来より、画像信
号をデジタル信号としてその情報量を圧縮して磁気テー
プに記録再生するデジタルＶＴＲが知られている。

【０００３】そして、近年では、この種のデジタルＶＴ
Ｒに対してデジタル画像信号を情報慮が圧縮されたまま
の状態で供給して記録することも考えられている。

【０００４】このように圧縮された状態でデジタル画像
信号を供給し、記録することで、画像信号の圧縮・伸長
に伴う信号の劣化を防止することができるとともに、伝
送する画像信号の情報量を削減することができ、低い伝
送レートでダビング等の画像信号の通信を行うことが可
能になる。

【０００５】この種のデジタル伝送通信フォーマットと
してＩＥＥＥ１３９４フォーマットが近年注目されてい
る。

【０００６】図６はこの１３９４により圧縮された画像
信号を伝送する際のタイミングチャートである。図に示
したように、複数のブロックに分割されたパケットとし
て伝送される。

【０００７】図において、ｔ０、ｔ１、…は１フレーム
期間をパケット数だけ分割したタイムスロットの時刻を
示しており、各パケットは伝送路上のトラフィックに応
じて、できるだけ決められたタイムスロット内で伝送さ
れるように制御される。

【０００８】

【発明が解決しようとする課題】前述のようなデジタル
ＶＴＲにおいて、このようなデジタル伝送路からの入力
信号を記録する場合、以下のような問題点が考えられ
る。 （１）ＶＴＲ内部のクロックとデジタル伝送路のクロッ
クとが非同期である。 （２）断続的かつ非同期なパケット伝送形態のデータを
記録するために、時間的に均一なデータ形式にする必要
がある。 （３）信号伝送側のフレーム周期が正確でない。

【０００９】これらのうち、（１）、（２）について
は、記録側のＶＴＲにおいて伝送された信号を所定量の
容量を有するメモリに対して書き込み・読み出しするこ
とにより伝送側と記録側との不規則なタイムラグを吸収
することが可能である。

【００１０】しかし、（３）についてはメモリの容量が
いかに大きくても、あるいは伝送側・記録側の相互のフ
レーム周期が非常に近い場合でも、伝送された画像信号
のフレームが記録している画像信号のフレームを追い越
してしまうことを避けられず、記録されるフレームの欠
落や重複が生じてしまう。

【００１１】本発明は前述の如き問題点を解決すること
を目的とする。

【００１２】本発明の他の目的は、デジタル伝送路から
の画像信号を記録する場合に、装置内部のフレームタイ
ミングを伝送側のフレームタイミングに同期させる処に
ある。

【００１３】本発明の更に他の目的は、簡単な構成に
て、アナログ伝送路及びデジタル伝送路からの画像信号
を共に良好に記録可能とする処にある。

【００１４】

【課題を解決するための手段】前述の如き問題を解決
し、前記目的を達成するため、本発明は、デジタル伝送
路より供給されるデジタル画像信号を記録する装置であ
って、前記デジタル伝送路より供給されるデジタル画像
信号を含むデジタル信号を入力するデジタル入力手段
と、前記デジタル画像信号のフレーム同期を示すフレー
ム信号を検出する検出手段と、記録されるデジタル画像
信号のフレーム同期を示す内部フレーム信号を発生する
発生手段と、前記検出手段からの検出フレーム信号と前
記内部フレーム信号との位相差を検出し、前記発生手段
に対して制御信号を出力する制御手段とを備え、前記発
生手段は前記制御手段からの制御信号に応じて前記内部
フレーム信号を発生するように構成されている。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて詳細に説明する。

【００１６】まず、本発明が適用される記録装置の説明
に先立ち、本形態における記録装置に対して画像信号を
出力する再生装置の動作について説明する。

【００１７】図１は、前述のように画像信号がその情報
量を圧縮され、デジタル信号として記録されている磁気
テープから当該画像信号を再生する装置１００の構成を
示した図である。

【００１８】図１において、回転ヘッドヘッド１０２は
磁気テープ１０１上に形成された多数のヘリカルトラッ
クをトレースして画像信号を再生し、再生処理回路１０
３に出力する。再生処理回路１０３は再生された画像信
号から元のデジタル画像信号を検出すると共にメモリ１
０７に書き込み、更に、メモリ１０７に書き込まれたデ
ジタル画像信号に対して記録時に付加されたパリティデ
ータを用いて再生画像信号中のエラーを訂正する。

【００１９】再生処理回路１０３により誤りが訂正され
た画像信号は伸長・復号回路１０４に出力され、周知の
可変長符号復号、逆量子化、及び、逆ＤＣＴ等の処理に
より復号されると共にその情報量が元の情報量に伸長さ
れる。

【００２０】伸長・復号回路１０４により復号された画
像信号はメモリ１０５に書き込まれ、ここで圧縮・復号
時に施されていたシャフリング処理に対応したデシャフ
リングが行われ、ラスタスキャンの順に読み出されて出
力回路１０６に出力される。出力回路１０６はメモリ１
０５から読み出されたデジタル画像信号をアナログ画像
信号に変換し、水平・垂直同期信号の付加等の処理を施
して出力する。

【００２１】また、デジタルＩ／Ｆ１０８はメモリ１０
７に書き込まれ、再生処理回路１０３により誤り訂正処
理が施された符号化されたままのデジタル画像信号を、
前述のＩＥＥＥ１３９４フォーマットに従う伝送形態に
変換し、図６に示した如くデジタル伝送路に出力する。

【００２２】次に、本発明が適用される記録装置につい
て説明する。

【００２３】図２は本発明の実施の形態としての記録装
置２００の構成を示す図であり、図１におけるデジタル
Ｉ／Ｆ１０８から伝送された画像信号をデジタル入力信
号として受けて記録すると共に、出力回路１０６から出
力されるアナログ画像信号を入力信号として受けて記録
するものである。

【００２４】まず、通常のアナログ入力信号の記録動作
について説明する。

【００２５】アナログ入力信号を記録する際には、ユー
ザは操作部２１２によりアナログ記録モードを設定し、
システムコントローラ（以下シスコン）２１１は操作部
２１２の操作に応じて装置２００各部を制御する。

【００２６】装置１００から出力されたアナログ画像信
号は入力回路２０１に供給されると共にクロック発生回
路２０９にも供給される。

【００２７】入力回路２０１は後述の如くクロック発生
回路２０９から供給されるクロックに応じて入力アナロ
グ画像信号をサンプリングし、各サンプル複数ビット
（本形態では８ビット）のデジタル信号に変換する。入
力回路２０１により変換されたデジタル画像信号はクロ
ック発生回路２０９から供給される信号に基づいてアド
レス発生回路２０７により発生される書き込みアドレス
に従ったアドレスに書き込まれる。

【００２８】メモリ２０２に書き込まれたデジタル画像
信号は、圧縮・符号化回路２０３による処理に適した順
にシャフリングされ、水平８画素×垂直８画素からなる
ブロック単位で読み出され、圧縮・符号化回路２０３に
出力される。

【００２９】圧縮・符号化回路２０３は周知のＤＣＴ・
量子化・可変長符号化等の技術を用いてメモリ２０２か
ら読み出された画像信号の情報量を圧縮すると共に符号
化し、記録処理回路２０４に出力する。

【００３０】記録処理回路２０４は符号化された画像信
号をメモリ２０８に書き込むと共に、同期信号及びＩＤ
信号等を生成してメモリ２０８に書き込む。更に、同期
信号・ＩＤ信号が付加された画像信号を誤り訂正符号化
し、パリティデータを付加する。

【００３１】誤り訂正符号化された画像信号は回転ヘッ
ド２０５によりテープ２０６上に形成される多数のヘリ
カルトラックに対して記録される。

【００３２】次に、デジタル入力信号の記録について説
明する。

【００３３】デジタル入力信号を記録する場合には、ユ
ーザは、操作部２１２によりデジタル記録モードを設定
する。

【００３４】デジタル記録モードにおいては、装置１０
０より出力されたデジタル画像信号がデジタル伝送路を
介してデジタルＩ／Ｆ２１０に入力される。

【００３５】デジタルＩ／Ｆ２１０はシスコン２１１の
制御により、供給されたデジタル入力信号を記録装置２
００における記録フォーマットに適した形式に変換して
メモリ２０８に出力する。

【００３６】デジタルＩ／Ｆ２１０からメモリ２０８に
供給されたデジタル画像信号は、クロック発生回路２０
９により後述の如く供給される信号に基づいてアドレス
発生回路２０７が発生した書き込みアドレスに対して書
き込まれる。

【００３７】メモリ２０８に書き込まれたデジタル入力
信号は、以下、アナログ記録モードの時と同様に、同期
信号、ＩＤ信号の付加並びに誤り訂正処理が施され、テ
ープ２０６上に記録される。

【００３８】次に、クロック発生回路２０９の動作につ
いて説明する。

【００３９】図３はクロック発生回路２０９の構成を示
すブロック図である。

【００４０】図において、スイッチ３０４は操作部２１
２の操作に応じてシスコン２１１により制御され、アナ
ログ記録モード時にはＡ側に接続し、デジタル記録モー
ド時にはＤ側に接続する。

【００４１】まず、アナログ記録モード時には、入力さ
れたアナログ入力画像信号が分離回路３０１に供給され
る。分離回路３０１はアナログ入力画像信号中から複合
同期信号（Csync）を検出し、これを水平同期信号と垂
直同期信号とに分離する。そして、水平同期信号を位相
比較器３０２に出力し、垂直同期信号をタイミング制御
回路３０６に出力する。

【００４２】位相比較器３０２は分離回路３０１より供
給された水平同期信号と、タイミング制御回路３０６よ
り出力された内部水平同期信号との位相差を検出し、Ｌ
ＰＦ３０３に出力する。ＬＰＦ３０３は位相比較器３０
２からの位相差を示す信号をフィルタ処理し、スイッチ
３０４を会してＶＣＯ３０５に出力する。ＶＣＯ３０５
はスイッチ３０５からの位相差を示す信号の電圧に応じ
た周波数の信号をクロックとしてタイミング制御回路２
０６に出力する。

【００４３】タイミング制御回路２０６はそれぞれＶＣ
Ｏ２０５から出力される入力水平同期信号に位相同期し
たクロックをカウントするカウンタを有し、異なる分周
比の分周器を複数備え、各分周器によりＶＣＯ２０５か
らのクロック信号を分周して内部水平同期信号及び入力
回路２０１に対するクロックを発生する。また、分離回
路３０１からの垂直同期信号を用いて内部垂直同期信号
を生成する。

【００４４】これら水平同期信号及び垂直同期信号はア
ドレス発生回路２０７に出力され、アドレス発生回路２
０７はこれら水平・垂直同期信号及びクロックを用いて
メモリ２０２の書き込みアドレスを発生する。

【００４５】また、入力回路２０１はクロックを用いて
入力アナログ画像信号をサンプリングする。

【００４６】次に、デジタル記録モード時の動作につい
て説明する。

【００４７】デジタル入力画像信号の場合、伝送される
画像信号そのものに自身の位置を示すＩＤデータが付加
されているため、メモリ２０８の書き込みアドレスにつ
いてはこのＩＤに基づいて決定することができる。

【００４８】また、メモリ２０８からの読みだしタイミ
ングについては、装置内部で発生する１／３０秒ごとの
フレーム信号により１フレームの画像信号の読み出しが
行われる。

【００４９】しかし、前述の様に、読み出しタイミング
を決定している内部フレーム信号と外部から伝送される
デジタル入力画像信号のタイミングとがずれていくと、
フレームの飛び越しや、重複が発生してしまう。

【００５０】そのため、デジタル入力画像信号に位相同
期した内部フレーム信号が必要となるが、入力デジタル
入力画像信号の場合、先のアナログ入力信号とは異な
り、水平同期信号や垂直同期信号といった同期信号がな
く、データも図６で示したように断続的なパケット形態
で入力されるため、アナログ入力信号と同様な方法で内
部フレーム信号を生成することはできない。

【００５１】ＩＥＥＥ１３９４では、フレーム同期のた
めのタイムスタンプを各フレームの画像信号の先頭に伝
送することになっているため、送り側の装置と受け側の
装置との間で、伝送の基準となる時計をあらかじめ合わ
せておけは、フレーム信号については比較的精度の高い
タイミングが入手できる。

【００５２】本形態では、デジタルＩ／Ｆ２１０におい
て入力デジタル画像信号中からタイムスタンプを得、こ
れを外部フレーム信号としてクロック発生回路２０９に
供給しする。そして、クロック発生回路２０９はこの外
部フレーム信号を用いて内部フレーム信号を発生する。

【００５３】以下、図３における内部フレーム信号の生
成について説明する。

【００５４】図３において、デジタル記録モード設定
後、デジタルＩ／Ｆ２１０より最初に供給された外部フ
レーム信号は演算回路３０８を介して制御回路３０７に
出力される。

【００５５】制御回路３０７はこの最初の外部フレーム
信号に応じてタイミング制御回路３０６に対してリセッ
ト信号を発生し、タイミング制御回路３０６内部のカウ
ンタをすべてリセットする。また、ＶＣＯ３０５に対し
ては所定の制御電圧を与えてその中心周波数で発振させ
る。

【００５６】次に、１フレーム後には再びデジタルＩ／
Ｆより外部フレーム信号が得られるが、タイミング制御
回路３０６より供給される内部フレーム信号Ｆとはその
周波数が若干異なるため、これらのフレーム信号の間に
位相差が生じる。

【００５７】演算回路３０８は内部フレーム信号Ｆと外
部フレーム信号との間の位相差を検出し、検出結果を制
御回路３０７に出力する。制御回路３０７は演算回路３
０８からの検出結果に応じて、内部フレーム信号Ｆの方
が位相が進んでいる場合にはＶＣＯ３０５の発振周波数
を下げ、また、内部フレーム信号Ｆの方が位相が遅れて
いる場合にはＶＣＯ３０５の発振周波数を上げるべく、
その制御電圧を発生する。

【００５８】以降、フレーム毎に同様の制御を繰り返す
ことにより、平均として送信側のフレーム周波数に一致
した内部フレーム信号が得られ、メモリ２０８からの読
み出し時におけるフレームの追い越しを回避することが
できる。

【００５９】なお、発振周波数の制御は必ずしも毎フレ
ーム行う必要はなく、例えば、フレーム信号のずれが所
定の範囲を超えた場合に制御を行う方法や、フレームの
ずれがあっても以後のフレームでずれ自体が増減しない
場合には制御しない（オフセットをもってロックしてい
る状態）といった方法などが考えられる。

【００６０】いずれの方法にしても、発振周波数の制御
は１フレーム〜数フレームに一回程度ですむため、制御
回路３０７及び演算回路３０８をマイクロプロセッサで
構成し、ソフトウェアで制御することも可能である。

【００６１】図４はこのように、制御回路３０７と演算
回路３０８とをマイクロコンピュータで構成した場合を
示す図である。以下、図４におけるデジタル記録モード
時の動作について説明する。

【００６２】図５は図４の動作を説明するためのフロー
チャートである。

【００６３】図５において、デジタル記録モードが設定
され、最初の外部フレーム信号がデジタルＩ／Ｆ２１０
より供給されると、前述の如くタイミング制御回路３０
６をリセットすると共に（ステップＳ４０１）、ＶＣＯ
３０５を中心周波数で発振させる（ステップＳ４０
２）。

【００６４】そして、次の外部フレーム信号が供給され
ると（ステップＳ４０３）、内部のフリーランニングカ
ウンタの値をキャプチャし、前回のキャプチャ値との差
ＥＸを求めて内部のレジスタに記憶する（ステップＳ４
０４）。

【００６５】また、タイミング制御回路３０６から内部
フレーム信号が供給された場合（ステップＳ４０５）、
同様に内部カウンタの値をキャプチャし、前回のキャプ
チャ値との差ＩＮを求めて内部のレジスタに記憶する
（ステップＳ４０６）。

【００６６】そして、得られたＥＸとＩＮとを比較し
（ステップＳ４０７）、比較結果に応じて前述の如くＶ
ＣＯ３０５の制御電圧を決定し、ＶＣＯ３０５を制御す
る（ステップＳ４０８）。

【００６７】そして、操作部２１２より記録終了の指示
があるまでステップＳ４０３〜Ｓ４０８の処理を繰り返
す（ステップＳ４０９）。

【００６８】なお、本形態では、ＶＣＯ３０５はアナロ
グ回路として構成したが、マイコンを用いる場合にはデ
ジタル回路で構成されたものが適している。

【００６９】以上説明した本発明の実施の形態によれ
ば、外部から伝送されるデジタル画像信号を記録する場
合であっても、フレームの飛び越しや重複を防止するこ
とができる。

【００７０】また、アナログ画像信号を記録する場合と
デジタル画像信号を記録する場合とで共通のクロック発
生回路を使っているため、装置の大型化を防止すること
ができる。

【００７１】特に、ＶＣＯをアナログ回路で構成した場
合、その回路規模が大型になるが、本形態ではデジタル
記録用とアナログ記録用とでそれぞれＶＣＯを設ける必
要がないので、一層小型化が可能になる。

【００７２】

【発明の効果】以上説明したように、本発明によれば、
内部の画像信号のフレーム周期と外部より伝送されるデ
ジタル信号のフレーム周期とを同期させることができ
る。

【００７３】従って、外部より伝送される画像信号を欠
落することなく記録することができる。

【００７４】また、本願の他の発明では、入力アナログ
画像信号に同期した信号と、入力デジタル画像信号に同
期した信号とを共通の手段で発生しているので、装置の
規模を著しく小型化することが可能になる。

【図面の簡単な説明】

【図１】本発明が適用される記録装置に対してデジタル
画像信号を出力する再生装置の構成例を示す図である。

【図２】本発明の実施形態としての記録装置の構成を示
す図である。

【図３】図２におけるクロック発生回路の構成を示す図
である。

【図４】図２におけるクロック発生回路の他の構成を示
す図である。

【図５】図４の回路の動作を説明するためのフローチャ
ートである。

【図６】図１より伝送される信号の様子を示すタイミン
グチャートである。

【符号の説明】

２０９ クロック発生回路 ２１０ デジタルＩ／Ｆ ３０６ タイミング制御回路 ３０７ 制御回路 ３０８ 演算回路

Claims (17)

【特許請求の範囲】
1. 【請求項１】 デジタル伝送路より供給されるデジタル
   画像信号を記録する装置であって、 前記デジタル伝送路より供給されるデジタル画像信号を
   含むデジタル信号を入力するデジタル入力手段と、 前記デジタル画像信号のフレーム同期を示すフレーム信
   号を検出する検出手段と、 記録されるデジタル画像信号のフレーム同期を示す内部
   フレーム信号を発生する発生手段と、 前記検出手段からの検出フレーム信号と前記内部フレー
   ム信号との位相差を検出し、前記発生手段に対して制御
   信号を出力する制御手段とを備え、 前記発生手段は前記制御手段からの制御信号に応じて前
   記内部フレーム信号を発生することを特徴とする記録装
   置。
2. 【請求項２】 前記検出手段は前記デジタル入力手段か
   らのデジタル信号を用いて前記フレーム信号を検出する
   ことを特徴とする請求項１に記載の記録装置。
3. 【請求項３】 前記発生手段は、前記位相差検出手段の
   出力に応じた周波数のクロックを発生する発振手段と、
   前記発振手段からのクロックを分周して前記内部フレー
   ム信号として出力する分周手段とを含むことを特徴とす
   る請求項１に記載の記録装置。
4. 【請求項４】 前記分周手段は前記発振手段からのクロ
   ックをカウントするカウンタを有し、前記発生手段は前
   記検出手段からの検出フレーム信号に応答して前記カウ
   ンタをリセットすることを特徴とする請求項３に記載の
   記録装置。
5. 【請求項５】 前記デジタル入力手段により入力された
   デジタル画像信号を記憶するメモリと、前記内部フレー
   ム信号に従って前記メモリに記憶されたデジタル画像信
   号を読み出すメモリ制御手段とを備えたことを特徴とす
   る請求項１に記載の記録装置。
6. 【請求項６】 前記制御手段はマイクロプロセッサによ
   り構成されていることを特徴とする請求項１に記載の記
   録装置。
7. 【請求項７】 前記デジタル信号がＩＥＥＥ１３９４フ
   ォーマットに従う信号であることを特徴とする請求項１
   に記載の記録装置。
8. 【請求項８】 デジタル画像信号を記録する装置であっ
   て、 入力アナログ画像信号とクロック信号との位相差を検出
   する第１の位相差検出手段と、 デジタル伝送路より供給されるデジタル画像信号を入力
   するデジタル入力手段と、 前記入力アナログ画像信号に従うデジタル画像信号と前
   記入力デジタル画像信号に従うデジタル画像信号とを記
   録する記録手段と、 前記デジタル画像信号のフレーム同期を示すフレーム信
   号を検出する検出手段と、 記録されるデジタル画像信号のフレーム同期を示す内部
   フレーム信号と前記検出手段からの検出フレーム信号と
   の位相差を検出する第２の位相差検出手段と、 前記第１の位相差検出手段の出力と前記第２の位相差検
   出手段の出力とを選択的に供給する選択手段と、 前記選択手段の出力に応じて信号を発生する信号発生手
   段とを備え、 前記信号発生手段は、前記選択手段から前記第１の位相
   差検出手段の出力が供給される場合には前記クロック信
   号を発生し、前記第２の位相差検出手段の出力が供給さ
   れる場合には前記内部フレーム信号を発生することを特
   徴とする記録装置。
9. 【請求項９】 前記信号発生手段は、前記選択手段の出
   力に応じた周波数の信号を発生する発振手段と、前記発
   振手段により発生された信号を分周する分周手段とを有
   することを特徴とする請求項８に記載の記録装置。
10. 【請求項１０】 前記分周手段は前記発振手段により発
    生された信号をカウントするカウンタを有し、前記信号
    発生手段は前記カウンタの出力を前記内部フレーム信号
    として出力することを特徴とする請求項９に記載の記録
    装置。
11. 【請求項１１】 前記検出手段により検出されたフレー
    ム信号に応答して前記カウンタをリセットする制御手段
    を備えたことを特徴とする請求項１０に記載の記録装
    置。
12. 【請求項１２】 前記信号発生手段より出力されたクロ
    ック信号に応じて前記入力画像信号をサンプリングし、
    デジタル画像信号を得る変換手段を備えたことを特徴と
    する請求項８に記載の記録装置。
13. 【請求項１３】 前記デジタル入力手段からのデジタル
    画像信号を記憶するメモリと、前記信号発生手段から出
    力された内部フレーム信号に応じて前記メモリから前記
    デジタル画像信号を読み出すメモリ制御手段とを備えた
    ことを特徴とする請求項８に記載の記録装置。
14. 【請求項１４】 入力アナログ画像信号に従うデジタル
    画像信号と、デジタル伝送路より供給されるデジタル信
    号に含まれるデジタル画像信号に従うデジタル画像信号
    とを記録する装置であって、 前記入力アナログ画像信号に同期した第１の信号と、前
    記入力デジタル信号に同期した第２の信号とを発生可能
    な共通の信号発生手段とを備え、 前記信号発生手段が前記第１の信号を発生し、前記第１
    の信号を用いて前記入力アナログ画像信号に従うデジタ
    ル画像信号を記録する第１のモードと、前記信号発生手
    段が前記第２の信号を発生し、前記第２の信号を用いて
    前記入力デジタル画像信号に従うデジタル画像信号を記
    録する第２のモードとを有することを特徴とする記録装
    置。
15. 【請求項１５】 前記信号発生手段は、前記入力アナロ
    グ画像信号中の同期信号と前記第１の信号との位相差を
    検出する位相差検出手段と、前記第２の信号と前記入力
    デジタル信号とのタイミングずれを検出するずれ検出手
    段と、前記位相差検出手段の出力と前記ずれ検出手段の
    出力とが選択的に供給される共通の発振手段とを有する
    ことを特徴とする請求項１４に記載の記録装置。
16. 【請求項１６】 前記第１の信号に従って入力アナログ
    画像信号をデジタル画像信号に変換する変換手段と、前
    記入力デジタル画像信号を記憶するメモリと、前記第２
    の信号に応じて前記メモリからの前記デジタル画像信号
    の読み出し動作を制御するメモリ制御手段とを備えたこ
    とを特徴とする請求項１４に記載の記録装置。
17. 【請求項１７】 ＩＥＥＥ１３９４フォーマットに従っ
    て伝送されたデジタル画像信号をメモリに書き込み、前
    記メモリから読み出されたデジタル画像信号を磁気テー
    プ上に記録する装置であって、 前記メモリからの前記デジタル画像信号の読み出しタイ
    ミングと前記伝送されるデジタル画像信号の伝送タイミ
    ングとのずれに基づき、前記メモリからの前記デジタル
    画像信号の読み出しタイミングを前記伝送されるデジタ
    ル画像信号の伝送タイミングに同期させることを特徴と
    する記録装置。