DE3910976A1 - Verfahren und vorrichtung (timecode-interface) zur synchronisation eines audio/visuellen ablaufs - Google Patents

Description

Stand der Technik

Die Erfindung geht aus von einem Verfahren nach dem Oberbegriff des Anspruchs 1 und einer Vorrichtung nach dem Oberbegriff des Anspruchs 13.

Die Notwendigkeit, ein bildgenaues Anlegen eines Tonsignals (Hörereignisses) an einen Film sicherzu­ stellen, ist bekannt und führte im Bereich des Films zu mechanischen Lösungen mit Hilfe snychron verkop­ pelter Startmarken.

Im professionellen Film- und Videobereich sind ferner Lösungen bekannt, bei denen standardisierte Zeitcodes (beispielsweise nach DIN 45484 -Code-Format eines longitudinalen 80-Bit-Zeitcodes) auf einer Audiospur eines Tonbandgeräts abgelegt sein können und mittels für sich gesehen bekannter sogenannter Timecode- Leser entschlüsselt (dekodiert) und über eine standar­ disierte serielle Schnittstelle zur Verfügung gestellt werden. Eine entsprechende serielle Zuführung ist auch bei einem Personalcomputer (PC) möglich, bei welchem die gewonnenen Timecode-Informationen über die normalerweise vorhandenen seriellen Schnittstel­ len eingelesen und verwendet werden können. Dies führt jedoch lediglich dazu, daß die Timecode-Informa­ tion visuell auf einem Display zur Verfügung gestellt wird, wobei eine direkte Nutzung des Timecodes durch den Rechner (PC) selbst nicht möglich ist.

Der Einlesevorgang über eine serielle Schnittstelle ist zu langsam, wobei es auch nicht immer möglich ist, den Timecode permanent über die serielle Schnittstelle zu übertragen. Das Grundproblem hierbei besteht jedoch darin, daß es nicht möglich ist, in Abhängigkeit zum eingelesenen Timecode bestimmte Schaltvorgänge durchzuführen, wobei der Gedanke im Vordergrund steht, den Rechner, der ohnehin für den visuellen Bereich (Display) verantwortlich ist, von Timecode-Dekodiervorgängen zu entlasten. Hier ergäbe sich speziell deshalb ein Zeitproblem, weil der PC zwar nicht durch die Übertragung, aber mit der Synthese des Timecodes bei LTC-Lesefehlern "überlastet" wäre.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Möglichkeit zu schaffen, einen Timecode in absoluten Zeitwerten zu lesen, also zu dekodieren und einem PC Byte-parallel, d.h. nicht über eine serielle Schnittstelle zur Verfügung zu stellen - mit anderen Worten, den PC mit dem Timecode über seine Bus-Schnitt­ stelle zu beaufschlagen. Dies bedeutet im übrigen indirekt, daß das den Timecode erzeugende Gerät, üblicherweise ein Tonbandgerät als Master- und der PC als Slave-Gerät eingesetzt werden.

Vorteile der Erfindung

Das erfindungsgemäße System aus Verfahren und Vorrich­ tung zur Synchronisation eines audio/visuellen Ablaufs löst diese Aufgabe mit den kennzeichnenden Merkmalen des Hauptanspruchs bzw. Unteranspruchs 13 und hat den Vorteil, daß die gesamte Dekodierarbeit des seriell beispielsweise alle 40 msec einlaufenden longitudinalen Timecodes von einer lokalen Intelli­ genz einer Timecode-Interfaceschaltung vorgenommen wird, die dann in der Lage ist, der Bus-Schnittstelle des PC den Timecode parallel, und zwar beispielsweise in Form von jeweils 8 Bit-Worten zuzuführen, wobei sich insgesamt 15 Byte, jedes Byte in Form des erwähn­ ten 8 Bit-Wortes, ergeben können.

An dieser Stelle sei darauf hingewiesen, daß die hier und im folgenden genannten Zahlenwerte lediglich dem besseren Verständnis dienen und die Erfindung nicht einschränken oder speziell auf die angespro­ chenen Lösungen festlegen. In diesem Zusammenhang sei ferner gleichzeitig erwähnt, daß die im einzelnen im folgenden beschriebene Lösung, auch anhand geeig­ neter, für die Durchführung der erforderlichen Funk­ tionen notwendige Hardware die Erfindung nicht ein­ schränkt, sondern lediglich eine der Möglichkeiten darstellt, wie der Funktionsablauf realisiert und in Form einer hardware-gemäßen Lösung aufgebaut werden kann.

Bei der Erfindung ist ferner vorteilhaft, daß durch die ständige Verfügbarkeit eines parallelen Timecodes, der sich mit der Geschwindigkeit der Bildwechselfre­ quenz ändert (beispielsweise bei 25 Bildern pro Sekunde jeweils alle 40 msec neu gebildet wird), für den die visuelle Präsentation bewirkenden Rech­ ner oder PC die Möglichkeit besteht, jeweils bei Auftreten beispielsweise eines sogenannten Synchro­ nisationsbefehls in seinem Ablaufprogramm vom Time­ code-Interface einen Zeitistwert parallel zu erhalten und mit seinem eigenen Timecode-Sollwert zu verglei­ chen. Dementsprechend kann dann der PC in seinem Programmablauf warten, wenn er nämlich zu schnell gewesen ist, oder seinen Ablauf durch Überspringen von in seinem Programm vorgesehenen Pausen beschleu­ nigen, wenn er mit Bezug auf den Istwert der abge­ fragten Timecode-Information zu langsam gewesen ist.

Die Erfindung macht daher

• 1. professionelle audio-visuelle Präsentationen für Messen, Verkaufsförderungen, Produktein­ führungen, Produktinformationen, Schulungen u. dgl. möglich;
• 2. durch Ausnutzung der Timecode-Information ist die Steuerung beliebiger Vorgänge über eine be­ liebige Anzahl von Schaltausgängen, derzeit z.B. 24 Schaltausgängen am erfindungsgemäßen Timecode-Interface möglich, etwa zur synchronen Steuerung entsprechender bzw. aller Peripheriegeräte bei einer multi­ media-show;
• 3. einem Computer können Informationen über Ton- und/oder Bildschnitt zugänglich gemacht werden, um eine weitgehende Automatisierung der Nachbe­ arbeitung im Audio- und Video-Bereich zu ermög­ lichen und schließlich
• 4. vereinfacht sich die Einbindung des Timecode- Interface in ein "direct to disk"-System für Tonstudios, was eine wesentliche Verein­ fachung bei der Synchronisation von Filmen zur Folge hat.

Besonders vorteilhaft ist bei vorliegender Erfindung, daß durch das Vorhandensein eines Timecode-Interface beliebige Rechner (PC) ohne die Notwendigkeit einer unter Umständen sehr starken hard- und software­ mäßigen Veränderung zur Realisierung visueller Vor­ gänge herangezogen werden können, da die Erfindung eine hochgenaue elektronische Kopplung (online) zwischen Tonträger und Computer möglich macht, wodurch allein das zeitgleiche Auftreten akustischer und visueller Effekte garantiert werden kann.

Die Erfindung ermöglicht daher eine starre, insofern genormte "online"-Verbindung zwischen dem Tonträger und dem Rechner, wobei vom Tonträger eine eindeutige longitudinale Zeitinformation (Timecode) an den Rechner weitergegeben wird. Der Rechner selbst benutzt dieses Timecode-Signal als Information dafür, wo er sich selbst auf der (imaginären) Zeitachse befin­ den sollte. Aufgrund dieser Information bestimmt dann der Computer den zeitlichen Ablauf des visuel­ len Teils der Schau. Die durch die Erfindung ermög­ lichte Entschlüsselung von (seriellen) Timecode- Informationen und Zuführung Zum Computer in einer für ihn verständlichen Form (in seriellen Byte- Paketen) ermöglicht erstmals eine technisch sinnvolle und insbesondere vom Kosteneinsatz vertretbare Syn­ chronisation zwischen Audiogeräten und visuellen Geräten unter Einsatz handelsüblicher Personalcom­ puter oder sonstiger Rechner mit einer Bus-Schnitt­ stelle. Wesentlich ist ferner, daß das Timecode- Interface in der Lage ist, einen parallelen Timecode für den PC selbst (Software) zu generieren, wenn aus beliebigen Gründen keine Auslesung möglich ist.

Weitere Ausgestaltungen und Verbesserungen der Erfin­ dung sind Gegenstand der Unteransprüche. Hier ist besonders vorteilhaft, daß das Timecode-Interface über eine vorgegebene Anzahl frei verwendbarer, über Optokoppler galvanisch getrennte digitale Schalt­ ausgänge verfügt, die als TTL-Ausgänge in Abhängigkeit vom anliegenden Timecode umgeschaltet werden, also in Abhängigkeit von der Position auf der Zeitachse.

Zeichnung

Ausführungsbeispiele der Erfindung sind in der Zeich­ nung dargestellt und werden im folgenden im einzel­ nen näher erläutert. Es zeigen:

Fig. 1 die Grundkonfiguration für die Realisierung einer audio-visuellen Schau;

Fig. 2 in schematisierter Blockbilddarstellung die Zusammenschaltung eines für sich gesehen bekannten Mikroprozessors (Z80-CPU) mit einer Zusatzschaltung, die zur Seriell-Parallel- Wandlung einen Timecode-Lesechip (handels­ üblich) enthält;

Fig. 3a, Fig. 3b den detaillierteren Aufbau des Vorschaltungs­ bereichs zum Mikroprozessor und

Fig. 4 in Form eines Flußdiagramms den Funktionsab­ lauf der Timecode-Interface-Schaltung entspre­ chend Fig. 2 so, wie sich dieser im wesentli­ chen für die Bereitstellung der parallelen Bit-Worte zum PC im Mikroprozessor abspielt.

Beschreibung der Ausführungsbeispiele

Der Grundgedanke vorliegender Erfindung besteht darin, einen beispielsweise über ein Audio-Kabel zugeführten logitudinalen Standard-Timecode mittels eines für sich gesehen bekannten Timecode-Lesechips zu dekodieren und einem über seine Bus-Schnittstelle angeschlossenen PC mit Hilfe vorhandener lokaler Intelligenz verschiedene Informationen zur Verfügung zu stellen, nämlich auf Anforderung eine Datenstruktur (parallel) zu ermitteln, die den kompletten, dekodierten Timecode beinhaltet, und ebenfalls auf Anforderung die Information zu ermitteln, ob ein neuer Timecode anliegt.

So ist in Fig. 1 zum besseren Verständnis ein den akustischen Bereich beispielsweise einer audio­ visuellen Präsentation übernehmendes Tonbandgerät, bei dem dargestellten Ausführungsbeispiel als 3-Spur-Kassettengerät TB dargestellt, welches über zwei Lautsprecher LS 1, LS 2 (in Stereo) Hörereignisse vermittelt, während auf der dritten Spur des Tonband­ geräts TB ein durch Stunde, Minute, Sekunde und Frame (Bild) identifizierter longitudinaler Timecode aufgezeichnet ist, der dann bei jedem einzelnen Bild wechselt, wobei 25 Bilder pro Sekunde zugrunde gelegt sind. Dies bedeutet, daß ein z.B. aus 64 Bit und beispielsweise einem 16 Bit-Synchronisierwort bestehender Standardzeitcode (DIN 45 484), der alle 40 msec wechselt, über eine Zeitcode-Leitung ZL seriell einem Timecode- Interface TI zugeführt, von dem Interface dekodiert und in parallelen Byte-Worten über die Leitung BL der Bus-Schnittstelle eines für den visuellen Bereich zuständigen Personalcomputers PC zugeführt wird. Bei dem in Fig. 1 dargestellten Ausführungsbeispiel steuert der Personalcomputer beispielsweise eine LED-Wand LW, auf der eine beliebige visuelle Darstel­ lung abläuft, die dadurch bildgenau zum Ton zeit­ synchronisiert ist, weil das auf dem PC ablaufende Programm die Synchronisation der Steuerung der Bild­ anzeige mit dem in diesem Fall als Master laufenden Tonband oder Videogerät übernimmt. Dabei sind in das Ablaufprogramm des PC an frei wählbaren Stellen "Synchronisationsbefehle" eingebaut und bei Erkennen eines solchen Befehls erfolgt über entsprechende PC-Software die Abfrage des vom Timecode-Interface gerade anliegenden Timecodes. Stimmt der Informa­ tionsgehalt des abgefragten Timecodes mit im PC gespeicherten Werten überein, dann läuft das Programm im PC weiter. Stimmt der Timecode-Wert innerhalb bestimmter Grenzen überein, dann wird gewartet bzw. beschleunigt, nämlich durch Überspringen von kleinen Zeitpausen im Computerprogramm, bis die Werte wieder übereinstimmen. Außerhalb dieser Grenzen wird die Programmausführung abgebrochen.

Die Speicherung der im Ablaufprogramm des PC mit den abgefragten Timecode-Istwerten zu vergleichenden Timecode-Sollwerte erfolgt in einer vorhergehenden "Lernphase" des Programms, in welcher während eines normalen Ablaufs, also Durchlaufs der gesamten audio­ visuellen Schau, die bei Auftreten eines jeweiligen Synchronbefehls vom Tonbandgerät stammenden und über das Timecode-Interface dekodierten und umgewandel­ ten, insofern also aktuellen Timecode-Werte gespei­ chert werden. Bei allen weiteren Durchläufen werden diese gespeicherten Werte dann als PC-Sollwerte verwendet, so daß der PC dann als Slave-Gerät des Tonbands TB hinsichtlich des zeitlichen Ablaufs arbeitet.

Es ist auch möglich, die PC-Timecode-Sollwerte über dessen Keyboard einzugeben oder über die Tastatur einen Startwert vorzugeben und dann wie erläutert die Speicherung der Sollwerte in einer Lernphase zu realisieren.

Das Timecode-Interface TI ist so ausgebildet, daß es jeweils den Beginn eines 80 Bit-Zeitcodepakets von einer Timecode-Siqnalquelle, beispielsweise resultierend von der dritten Spur eines Tonbandgerätes erkennt, die eingehenden, analogen Signale zunächst in eine geeignete digitale Form aufbereitet und dekodiert, überprüft, ob während der Dekodierung ein Fehler auftrat und schließlich in seriellen Byte- Paketen zur Abfrage durch den PC bereit hält.

Ein geeigneter Aufbau eines solchen Timecode-Inter­ faces TI ist in Blockbildform in Fig. 2 dargestellt, wobei die einzelnen Blöcke Funktionen des erfindungs­ gemäßen Ablaufs realisieren, auf die es allein ankommt. Es versteht sich daher, daß die im folgenden ebenfalls in Verbindung mit der durchlaufenden Funktionsbe­ schreibung des Timecode-Interfaces zur Erläuterung herangezogenen Hardware-Blöcke lediglich eine mögliche Realisierungsform darstellen und die Erfindung hierauf nicht einschränken; die detaillierten Darstellungen der Fig. 3a und 3b, die insoweit zusammengehören, zeigen ferner die schematisierte Blockbilddarstel­ lung der Fig. 2 in größerem Detail.

Der Gesamtaufbau bzw. die Gesamtfunktion des Timecode- Interface umfaßt drei Hauptteile, nämlich

• 1. ein eigenes Interface zum PC-Bus, auf welches nicht genauer eingegangen zu werden braucht, da es sich hier um eine übliche Möglichkeit han­ delt, auf den genormten I/O-Bus des PC über ein Interface Daten durch entsprechende Umsetzung aufzugeben;
• 2. einen Mikroprozessor MP, der ein Z80-Subsystem sein kann, wie er beispielsweise von der Fa. Oettle & Reichle vertreten wird, mit einem eigenen, auf die Durchführung der Time­ code-Interfacefunktion abgestimmten Programm, auf welches weiter unten dann noch anhand der Darstellung der Fig. 4 eingegangen wird, und
• 3. den eigentlichen Lesechip LTCR - ebenfalls ein konventionelles Bauteil, welches unter der Be­ zeichnung AV-LTCR Lesechip beispielsweise von der Fa. Alpermann & Velte als Timecode-Leser herge­ stellt und vertrieben wird mit weiteren zugeordneten Schaltungen.

Die zunächst vereinfacht dargestellte Grundfunktion der Timecode-Interfaceschaltung entsprechend Fig. 2 läuft so ab, daß die analogen longitudionalen Timecode- Signale von der Zeitspur des Tonbandgerätes zu einem Aufbereitsungsblock AB geführt werden, der die analoge Signalaufbereitung, einen Amplitudenausgleich und eine Pegelumsetzung der eingehenden Signale bewirkt, so daß an seinem Ausgang, der über die Verbindungsleitung L 1 zum Timecode-Lesechipeingang TC geführt ist, eine auf­ bereitete Rechtecksignalimpulsfolge gelangt, die der Lesechip LTCR entschlüsselt. Hierauf wird noch genauer eingegangen. Sobald die Entschlüsselung jeder Timecode- Zeitinformation durchgeführt worden ist, was der Lese­ chip beispielsweise daran erkennt, daß das Synchroni­ sierwort erkannt wird, ergeht über die Leitung L 2 ein entsprechendes Signal an einen zugeordneten Interrupt- Controller-IC. Dieser löst über die Leitung L 3 und einen nachgeschalteten Steuerbus-Treiber ST zum Mikro­ prozessor MP Z80-Salve-CPU einen Interrupt aus, wo­ durch eine sogenannte Interrupt-Bedienroutine abläuft. Diese besteht darin, daß Leseregister aus dem Lese­ chip LTCR ausgelesen werden und ein LTCR-internes Interrupt-Flipflop zurückgesetzt wird.

Hierzu sei zunächst kurz auf die grundsätzliche Arbeitsweise des Lesechips LTCR eingegangen. Bevor der Lesechip alle 1/25 Sekunde eine neue Interrupt- Routine (vereinbarungsgemäß für jedes neue Bild bei 25 Bildern pro Sekunde) auslöst, ist von ihm zunächst die seriell einlaufende aufbereitete Recht­ eckimpulsfolge in binäre Werte (NULL, EINS) deko­ diert und in ein 80 Bit-Schieberegister geschoben worden. Sobald dann das Synchronisierwort erkannt ist, werden diese Informationen in interne Lesere­ gister übernommen (gelatcht), anschließend über den Interrupt-Controller IC die Interrupt-Routine ausge­ löst, wodurch über den Mikroprozessor die Leserou­ tine gestartet wird, um die internen Leseregister des LTCR auszulesen. Daraufhin ergeht dann ein internes Reset.

Die Interrupt-Leseroutine wird eingeleitet durch Adressierung des Lesechips LTCR vom Mikroprozessor MP über einen Adressentreiber AT, eine Dekodierschal­ tung DS und eine dieser nachgeschaltete LTCR-Signal- Aufbereitungsschaltung LS. Die Signalaufbereitung LS verfügt über ein speziell dem Lesechip angepaßtes Timing und aktiviert den Lesechip.

Der Lesechip führt daraufhin über die Datenbus- Leitung L 4 jeweils parallele 8-Bit-Worte aufeinander­ folgend aus seinen internen Speichern über einen Datenbus-Treiber DT dem Mikroprozessor zu, der diese Zeitinformationen an geeigneter Stelle ablegt, spei­ chert und verarbeitet. Hierauf wird weiter unten dann noch anhand des Programmablaufs des Mikroprozes­ sors dargestellt im Flußdiagramm der Fig. 4, eingegan­ gen.

Die Blockbilddarstellung der Fig. 2 vervollständigt sich schließlich noch durch eine Adreß-Latch- Schaltung AL, die von der Dekodierschaltung das vom Mikroprozessor stammende Adreß-Signal zugeführt erhält und hiermit am Adreßeingang den Lesechip LTCR parallel zum LTCR-Signal der Aufbereitungsschal­ tung LS beaufschlagt, damit der Lesezyklus durchge­ führt wird. Eine Bus-Richtungssteuerungsschaltung BS beaufschlagt den Datenbus-Treiber DT an seinem Richtungseingang, je nachdem, ob ein Lese-, ein Schreibzugriff oder eine Interrupt-Routine durchgeführt wird.

Die folgenden Ausführungen gehen anhand des Fluß­ diagramms der Fig. 4 stärker auf den Funktionsablauf im Mikroprozessor ein und betrachten daher den Gesamt­ ablauf der aktuellen Timecode-Istwertbildung im Timecode-Interface verstärkt von dieser Seite aus.

Die verschiedenen Funktionsblöcke in Fig. 4 zeigen vereinfacht einen Grundprogrammablauf im Mikropro­ zessor, wobei, wie durch den Kaltstart-Initialisie­ rungsblock I angegeben, bei Inbetriebnahme zunächst die einzelnen Schaltungen zurückgesetzt, die Steuer­ variablen (Flags) initialisiert und sonstige Anfangs­ schritte realisiert werden.

Daran schließt sich dann die Quellenerkennung des Timecodes im Funktionsblock II an, d. h. mit anderen Worten, von woher der Timecode zu diesem Zeitpunkt aktuell kommt. Hierüber entscheidet eine Flag-Variable, ob der Timecode vom Z80-CPU-Mikroprozessor selbst generiert worden ist bzw. werden muß (Software-Genera­ tor) oder ob ein gültiger Timecode aus dem Lesechip LTCR ausgelesen worden ist. Insofern betrifft die linke Seite des Flußdiagramms der Fig. 4 die mögliche Selbstgenerierung des Timecodes durch den Mikropro­ zessor MP dann, wenn das beim Lesechip LTCR einge­ hende Timecode-Signal aus beliebigen Gründen nicht dekodiert werden kann oder gar nicht vorliegt, während die rechte Seite den Funktionsablauf bei ordnungsgemäß vorliegendem, dekodiertem und ausgelesenem jeweils aktuellen Time­ code betrifft.

Insofern ist es die spezielle, durch vorliegende Erfindung realisierte Programmierung des Mikropro­ zessors MP, die als ein wesentlicher Teil der Time­ code-Interface-Schaltung die Erfindung mitgestaltet, wobei der Mikroprozessor mit seinem Programmablauf, wie es sich versteht, engstens mit den weiter vorn schon erläuterten Bausteinen zusammenarbeitet und auf diese Weise das technische Ergebnis der audio/ visuellen Synchronisation erzielt wird.

Muß entsprechend der Entscheidung am Funktionsblock II die CPU des Mikroprozessors MP den Timecode selbst generieren, was dann der Fall sein kann, wenn gerade kein gültiger Timecode vorliegt, aber vorher schon gültige Timecode-Informationen vorgelegen haben, die dann zu inkrementieren oder dekrementieren sind, dann schließt sich im Bereich des Software-Generators für die Timecode-Generierung zunächst ein Entschei­ dungsblock III an, der darüber entscheidet, ob der Timecode überhaupt dekrementiert (oder inkrementiert) werden darf. Ist dies nicht der Fall, etwa weil noch niemals ein gültiger Timecode vorgelegen hat, dann ergibt sich ein sofortiger Durchlauf bis zu einem Commando-Interpreter-Block X, der die Software- Schnittstelle zum Personalcomputer PC bildet und insofern auch die vom Rechner PC zu beliebigen Zeit­ punkten (also wohlverstanden nicht etwa zwangsläufig bei jedem neuen Bildwechsel alle 40 msec) eingehende Synchronbefehle übernimmt und daraufhin die bei­ spielsweise in 15 Byte-Päckchen enthaltene aktuelle Timecode-Information dem PC übermittelt.

Ergibt sich am Entscheidungsblock III, daß der Timecode in/dekrementiert werden kann, dann wird an einem weiteren Entscheidungsblock IV nachgefragt, ob im Arbeitsspeicherraum (Arbeitskopie) der Timecode schon in/dekrementiert worden ist. Nur wenn dies nicht der Fall ist, erfolgt im CPU-eigenen Puffer entsprechend dem Arbeitsblock V die In/Dekrementierung des Timecodes und über den Commando-Interpreter X die Rückschleife zum Anfang, wenn der Mikroprozessor bei der Timecode-Generierung in der Software-Genera­ tionsschleife arbeitet.

Ergibt sich nunmehr auf der rechten Seite des Fluß­ diagrammverlaufs der Fig. 4 eine aktuelle Timecode- Auslesung, dann wird zunächst am Entscheidungs-Funk­ tionsblock VI überprüft, ob die lnterrupt-Routine einen aktuellen Timecode geliefert hat. Ist dies der Fall, dann setzt die CPU des Mikroprozessors MP die Status-Bytes zusammen (Funktionsblock VII), wobei in einem vorhergehenden Funktionsblock VII′ noch die Auswertung der vom Lesechip LTCR stammenden Statusinformationen erfolgt.

Ein nachfolgender Entscheidungsblock VIII dient der Abfrage interner oder externer Error-Signale, ob beispielsweise innerhalb oder außerhalb der Inter­ rupt-Routine Errorflags gesetzt worden sind.

Hier ist noch folgendes einzufügen: Durch die zu dem soeben erläuterten Grundprogramm des Mikroprozessors MP unabhängig ablaufende lnter­ rupt-Routine gelangen die jeweils aktuellen, also letzten Timecode-Werte in einen ersten Interrupt- Pufferspeicher des Mikroprozessors MP und werden aus diesem darauffolgend in einen weiteren (sichereren) Inkrementier-Pufferspeicher überführt, mit welchem die CPU des Mikroprozessors arbeitet. Dargestellt und realisiert ist dies an einem weiteren Block IX, dessen Kopierfunktion für den Timecode aus dem Inter­ rupt-Speicher in einen Inkrementier-Pufferspeicher dann abläuft, wenn am Entscheidungsblock VIII keine Errorflags erkannt worden sind, die im übrigen natürlich auch vom Lesechip LTCR gesetzt sein können.

Anschließend werden weitere Statusinformationen im Mikroprozessor entsprechend dem Funktionsblock XI gesammelt, was beispielsweise die Überprüfung bedeuten kann, ob der letzte bzw. vorletzte oder beide Timecodes ordnungsgemäß zusammengesetzt worden sind. Daraufhin wird der aktuelle, also vorliegende Timecode in einem Umwandlungspuffer kopiert (Block XII), aus welchem Umwandlungspuffer der Timecode dann sozusagen in einen Klartext umgewandelt wird, was bedeutet, daß beispielsweise für die Sekunden zwei Ziffern und sofort die anderen Daten in entspre­ chende Einzelziffern umgewandelt werden. Dies entspricht dann der endgültigen Timecode-Information, wie sie zum PC gelangt, wobei die eigentlichen Zeitdaten, um hier wieder mit die Erfindung allerdings nicht einschränkenden numerischen Angaben zu arbeiten, lediglich 8 Byte umfassen, während die anderen Angaben Zusatzinformationen darstellen.

Sind also keine Errorflags vorhanden, dann erfolgt zunächst die dann erlaubte Übernahme der Timecode- Information aus dem Interrupt-Pufferspeicher in den Inkrementier-Pufferspeicher und von diesem in den Umwandlungs-Pufferspeicher, woraufhin sich ein weiterer Entscheidungsblock XIII anschließt, an welchem festgestellt wird, ob es erlaubt ist, den Timecode zu in/dekrementieren. Diese Maßnahme erfolgt prophylaktisch, weil nicht ausgeschlossen werden kann, daß der nächste eingehende Timecode fehlerhaft ist, so daß dann an dieser Stelle auch für diesen eine einwandfreie Information vorliegt. Die Ent­ scheidung hierüber kann üblicherweise vom PC selbst getroffen werden, wobei sich dann entweder ein weiterer Arbeitsblock XIV noch anschließt oder, wenn eine In/Dekrementierung nicht erlaubt ist, sofort auf den Commando-Interpreter-Block X übergegangen wird.

Zum Grundprogramm der Fig. 4 gehören dann noch einige weitere Funktionsblöcke, die wirksam werden, wenn am Entscheidungsblock VI beispielsweise festgestellt worden ist, daß bisher noch keine Interrupt-Routine zu einem Timecode geführt hat. ln diesem Fall wird überprüft, ob überhaupt schon ein Timecode eingegan­ gen ist (Block XV); ist dies der Fall, wird die Zeitdauer seit der letzten Timecode-Interrupt-Routine überprüft (Block XVI) und bei Überschreiten einer vorgegebenen Zeit (Block XVII) ein Errorflag (Block XVIII) gesetzt. Hat sich am Entscheidungsblock demgegenüber ergeben, daß schon Timecode-Interrupt-Routinen durchge­ führt worden sind, dann wird eine Zeitüberschreitung überprüft (Block XIX) und im positiven Fall ein Freilauf-Flag gesetzt (Block XX).

Ist also entsprechend Block XVIII ein Errorflag gesetzt worden, dann läuft das Programm des Mikropro­ zessors in den Software-Generierungszweig. Errorflag und auch das Freilauf-Flag sorgen beide dafür, daß auf den Software-Generierungszweig übergegangen wird.

Die zuletzt erforderlichen Zeitüberwachungen sind insofern von Bedeutung, als hierdurch auch zwischen verschiedenen Bandgeschwindigkeiten des die Timecode- Informationen sukzessive liefernden Tonbandgerätes unterschieden werden kann und natürlich auch unter­ schieden werden muß.

Geht man jetzt nochmals in die Detaildarstellung des Chip-Aufbaus entsprechend den Fig. 3a und 3b, dann ist für den Fachmann die Zuordnung der einzelnen Bausteine zu dem Blockschaltbild der Fig. 2 ohne größere Schwierigkeiten möglich, insbesondere auch die Zuordnung der jeweiligen Anschlußverbindun­ gen, weil an wesentlichen Stellen, soweit es sich nicht ohnehin um durchgehende Bus-Verbindungen han­ delt, entsprechende Ausgangsanschlüsse der Chip- Bausteine durch Fähnchen markiert worden sind, die erkennen lassen, wohin diese Anschlußverbindung in der jeweils anderen Teilfigur 3 a bzw. 3 b hinführt.

Geht man zunächst auf die Darstellung der Fig. 3b ein, dann handelt es sich bei den Chip-Bausteinen IC 1, IC 2 und IC 3 um die Schaltungsblöcke Steuerbus- Treiber ST, Adreßbus-Treiber AT und Datenbus-Treiber DT der Fig. 2 in dieser Reihenfolge, so daß es sinnvoll ist, wenn bei den Chip-Angaben in Klammern noch diese Bezugszeichen der Blockbilddarstellung der Fig. 2 eingetragen ist. Die Anschlußverbindungen rechts der gestrichelt dargestellten Trennungslinie TL führen dann wieder zu den entsprechenden Anschlüs­ sen des Mikroprozessors MP; man erkennt, daß die Datenleitungen mit D 1, D 2, D 3 ..., die Adreßleitun­ gen mit A 1, A 2 und A 3 ... und die vom Steuerbustrei­ ber ST stammenden Leitungen mit ihren entsprechenden Grundfunktionen bezeichnet sind.

Für die Datenbus-Richtungssteuerung ist der IC 4 zuständig, der die Aufgabe hat, an seinem Ausgang Q die Richtungsleitung mit Eingang DIR des Datenbus- Treibers DT entsprechend Chip-Baustein IC 3 zu beauf­ schlagen.

Der Dekodierung dienen die Chip-Bausteine IC 5, IC 6 und IC 7, die dementsprechend in Klammern mit DS 1, DS 2 und DS 3 bezeichnet sind.

An sich kann davon ausgegangen werden, daß der Fachmann aufgrund der zeichnerischen Darstellung in den Fig. 3a und 3b in Verbindung mit der Erläuterung des Blockschaltbilds der Fig. 2 und den an den Chip-Bau­ steinen noch jeweils angegebenen Anschlußbezeichnun­ gen in der Lage ist, den grundlegenden Aufbau und die Funktion der Erfindung zu verstehen, zumal es unvermeidlich ist, daß noch eine Vielzahl sonstiger Bedingungen einbezogen sind, auf die aus Gründen der Übersicht nicht eingegangen werden kann.

So bewirkt der Chip-Baustein IC 5 zunächst die Karten­ adreß-Dekodierung, wobei die Adreß-Dekodierung in verschiedenen Stufen durchgeführt ist; ferner sei verwiesen auf die Adreß-Dekodierung der Nicht- Z-80-Bausteine. Diese erfolgt im Chip-Baustein IC 6 und hierzu gehören die Adreß-Latches, die einzelne Signale sind, die entsprechend Fig. 3a zu der Adreß- Latch-Schaltung entsprechend Chip-Baustein IC 13 geführt sind. So ist die Adresse für den Lesechip LTCR beispielsweise gebildet durch die dessen Eingän­ gen A 0, A 1, A 2, A 3, A 4 zugeführten Signalleitungen D 0 L, D 1 L, D 2 L, D 3 L, D 4 L. Hierdurch werden die internen Register des Lesechips LTCR adressiert und für die Auslesung vorbereitet.

Nicht direkt zum Timecode-Interface gehören die Chip-Bausteine IC 14 und IC 17/18, so daß auf diese nicht genauer eingegangen wird. Wesentlich ist aller­ dings der Chip-Baustein IC 16, der den Interrupt- Controller IC darstellt, über eine Ausgangsleitung vom Lesechip LTCR bei Erkennen jeweils eines Synchro­ nisierworts am Ende eines jeweils aktuell eingegange­ nen 80-Bit-Zeitcodes zur Einleitung der Interrupt- Routine angesteuert wird.

Die analoge Eingangssignalaufbereitung umfaßt zwei hier berücksichtigenswerte Schaltungen, nämlich einen ersten Operations-Differenzverstärker OV 1 als Vierfach-Operationsverstärker, der dazu bestimmt ist, ein symmetrisches Signal in ein unsymmetrisches Signal umzusetzen.

Der darunter angeordnete Operationsverstärker OV 2 sorgt dafür, daß die Amplitude ausgeglichen wird; er stellt also eine Art Begrenzerschaltung dar, was an den in seinem Rückführkreis angeordneten Dioden erkennbar ist. Dabei dient der erste Operations­ verstärker OV 1 speziellen Anwendungsfällen dort, wo beispielsweise bei professionellen Geräten defi­ nierte Pegel zu erwarten sind.

Die beiden Operationsverstärker OV 1 und OV 2 arbeiten auf nachgeschalteten Komparatoren, die die gleiche Funktion haben, also das eingehende Signal mit einem Referenzsignal vergleichen, von dem aber immer nur einer der Komparatoren K 1 bzw. K 2 aktiviert ist. Dies geschieht über entsprechende Signalleitungen L 10 und L 11 vom Interrupt-Controller entsprechend IC-Baustein IC 16 aus, durch entsprechende Ansteuerung von den Komparatoren zugeordneten Schalttransistoren T 1 und T 2. Daher ist auch immer nur entweder der Differenzeingang oder der unsymmetrische Eingang für die analoge Signalaufbereitung der von der Zeit­ spur des Tonbandgeräts stammenden Signale aktiviert.

Die beiden Operationsverstärker OV 1 bzw. OV 2 bilden daher den einen Eingang des Timecode-Interface TI, an dem der serielle Bit-Strom der Zeitinformation vom Tonbandgerät anliegt, wobei die Ausgänge D 0 bis D 7 des Lesechips LTCR auf den Datenbus und über den Datenbus-Treiber DT zum Mikroprozessor MP geführt sind.

Hinsichtlich der Chip-Bausteine IC 8 und IC 7 in Fig. 3b sei noch darauf hingewiesen, daß diese dazu bestimmt sind, die Steuersignale für den Lesechip LTCR so aufzubereiten, daß dieser ordnungsgemäß arbeiten kann; daher gehört der IC 8 und ein Teil des IC 7 zu dem Block der LTCR-Signalaufbereitung LS; dieser Signalaufbereitung dienen auch die diesen Blöcken nachgeschalteten, in Fig. 3b noch dargestellten verschiedenen Gatterschaltungen.

Es versteht sich natürlich, daß zwischen dem Timecode- Interface und dem Rechner PC, an welches das Timecode- Interface angeschlossen ist, eine Kommunikation über den Kommando-Interpreter erfolgt, wobei der Rechner auch entsprechende Anweisungen an die CPU des Mikroprozessors MP in der Interface-Schaltung geben kann, neben den Synchron-Befehlen, um deren Arbeiten zu bestimmen.

Alle in der Beschreibung, den nachfolgenden Ansprüchen und der Zeichnung dargestellten Merkmale können sowohl einzeln als auch in beliebiger Kombination miteinander erfindungswesentlich sein.

Claims (17)

1. Verfahren zur Synchronisation eines audio/visuellen Ablaufs, insbesondere Synchronisation zwischen über angeschlossene Lautsprecher erzeugten Hörer­ eignissen und einem von einem Rechner (Personal­ computer PC) gesteuerten visuellen Display (computergesteuertes LED-Display), wobei ein longitudinaler Zeitcode von einer Timecode-Signal­ quelle (Videorecorder, Timecode-Generator, die Lautsprecher speisendem Tonbandgerät) erzeugt und seriell eingelesen wird, dadurch gekennzeichnet, daß eine auf einer separaten Spur eines Tonbandge­ räts befindliche Zeitinformation (80-Bit-Zeitcode) als serieller Bitstrom in aufbereiteter Form in einen Lesechip (LTCR) eines Timecode-Interfaces (TI) eingelesen und so aufbereitet wird, daß eine jeweils aktuelle Zeitinformation auf Anfrage (Synchronbefehl) des Rechners Bit-parallel in auf­ einanderfolgenden Byte-Pakten Byte-seriell einer PC-Bus-Schnittstelle des Rechners zur Verfügung gestellt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Zeitcode in serieller Form Angaben über Stunde, Minute, Sekunde und Frame (Bild) enthält und sich in Abstimmung auf die vom Rechner erzeugte Bildfrequenz im visuellen Bereich (beispielsweise 25 Bilder pro Sekunde) fortlaufend ändert, wobei jede neue Zeitinformation von einem Synchronisier­ wort abgeschlossen ist und im Lesechip in parallele Ausgangsregister in Form von Byte-Paketen vorge­ gebener Länge zum Auslesen durch einen als Teil der Timecode-Interface-Schaltung ausgebildeten Mikroprozessor zur Verfügung gehalten wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß im Programmablauf des den visuellen Bereich steuernden Rechners (PC) Zeitsollwerte eingegeben sind, die jeweils bei Auftreten eines Synchronbefehls im Rechnerprogramm mit den aus der Timecode-Interface-Schaltung zum jeweiligen Zeitpunkt abgefragten aktuellen Zeitistwerte verglichen werden, mit der Folge, daß bei Identi­ tät das Rechnerprogramm normal abläuft, bei einem Nachlaufen der rechnergesteuerten Zeitsollwerte gegenüber den von der Timcode-Signalquelle (Tonband) gelieferten und über die Timecode-Interface-Schaltung aufbereiteten Zeitistwerte das Rechnerprogramm durch Übersprin­ gen von Wartepausen beschleunigt und bei einem Vorlaufen entsprechend verlangsamt wird.

4. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die Speicherung der Sollwerte im Ablauf des visuellen Rechnerprogramms mittels einer Lernphase des Programms erfolgt, in der während eines normalen Ablaufs vom Tonbandgerät stammende Timecode-Werte jeweils bei Auftreten eines Synchronbefehls gespeichert und in nachfolgen­ den Durchläufen als mit den aktuellen, von der Timecode-Interface-Schaltung eingehenden Zeitist­ werten verglichen werden.

5. Verfahren nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß die Zeitsollwerte im Ablauf­ programm der visuellen Rechnersteuerung über das Keyboard des Rechners eingegeben werden.

6. Verfahren nach einem oder mehreren der Ansprüche 1-5, dadurch gekennzeichnet, daß jeweils bei Ende des Auslesens eines longitudinalen Zeitcodes durch den Lesechip (LTCR) als Seriell-Parallel- Wandler (Erkennung bei Eingang des Synchronisier­ wortes des Zeitcodes) ein Steuersignal einem Interrupt-Controller (IC) zugeführt wird, der eine lnterrupt-Routine veranlaßt und mittels eines Steuerbefehls an einen zugeordneten Mikro­ prozessor (MP) die Übernahme der an den internen Parallelregistern des Lesechips (LTCR) anstehen­ den Zeitdaten über einen Datenbus in ein erstes Register (Interrupt-Register) des Mikroprozessors (Z80-CPU; MP) veranlaßt.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Übernahme der Daten aus dem Lesechip (LTCR) durch Adressierung des Lesechips über einen Adreßus-Treiber (AT) und eine nachfolgen­ de Dekodierschaltung erfolgt, die über eine Adreß- Latch-Schaltung (AL) den Lesechip (LTCR) adressiert und gleichzeitig über ein Steuersignal das Auslesen veranlaßt.

8. Verfahren nach einem der Ansprüche 1-7, dadurch gekennzeichnet, daß eine Bus-Richtungssteuerung der Datenbus-Verbindungen bei Einleitung einer Interrupt-Routine zum Auslesen der jeweils neuen Zeitcode-Werte aus dem Lesechip (LTCR) vorgenommen wird.

9. Verfahren nach einem oder mehreren der Ansprüche 1-8, dadurch gekennzeichnet, daß die von einer Zeitspur des Tonbandgeräts stammenden longitudina­ len, sich in einer quasi-analogen Form befindenden Zeitcode-Daten aufbereitet und im Pegel umgesetzt und erst dann dem Lesechip (LTCR) des Timecode- Interface (TI) zugeführt werden.

10. Verfahren nach einem oder mehreren der Ansprüche 1-9, dadurch gekennzeichnet, daß im Mikroprozessor (MP) der Timecode-Interface-Schaltung festge­ stellt wird, ob eine tatsächliche Timecode-Quelle vorliegt und daraufhin entschieden wird, ob nach Art eines Software-Generators Timecode-Zwischen­ werte durch In/Dekrementierung in Puffern selbst erzeugt und einem die Software-Schnittstelle zum Rechner (PC) bildenden Commando-Interpreter (X) zugeführt werden.

11. Verfahren nach einem oder mehreren der Ansprüche 1-10, dadurch gekennzeichnet, daß bei Vorliegen einer Timecode-Quelle (LTCR) diese vom Mikroprozessor ausgelesen und in Form entsprechender Status- Bytes zusammengesetzt und ferner überprüft wird, ob ein interner oder externer Fehler vorliegt, der zum Setzen von Error bzw. Extrapolationsflags führt, die beim nächsten Timecode-Intervall zur Software-Generierung des Timecodes führen.

12. Verfahren nach einem der Ansprüche 1-11, dadurch gekennzeichnet, daß bei Zeitüberschreitung des nächsten, zu erwartenden Timecode-Eingangs ein Freilauf bzw. Errorflag gesetzt wird, der ebenfalls zur Software-Generierung der Zeitwerte durch den Mikroprozessor selbst führt.

13. Vorrichtung (Timecode-Interface) zur Synchronisa­ tion eines audio/visuellen Ablaufs, insbesondere Synchronisation zwischen von einem Tonbandgerät über angeschlossene Lautsprecher erzeugten Hör­ ereignissen und einem von einem Rechner (PC) erzeugten visuellen Display (computergesteuertes LED-Display), wobei ein longitudinaler Zeitcode erzeugt und seriell eingegeben wird, zur Durchfüh­ rung des Verfahrens nach einem oder mehreren der Asprüche 1-12, gekennzeichnet durch einen Timecode-Lesechip (LTCR) als Seriell-Parallel- Wandler, dem ein aufbereiteter (Rechteckform) Zeitcode-Bit-Strom zugeführt ist und der an internen Ausgangsregistern parallel dem jeweils aktuellen Zeitcode entsprechende Byte-Pakete zur Verfügung stellt; eine CPU-Mikroprozessoreinheit (MP) mit lokaler Intelligenz, die, eingeleitet jeweils durch eine Interrupt-Routine die jeweiligen, vom Timecode- Lesechip (LTCR) zur Verfügung gestellten Zeitda­ ten über eine Datenbus-Leitung in einen ersten Speicher übernimmt und durch periphere Schaltungen, die mindestens einen Interrupt-Controller (IC) umfassen, der jeweils bei Ende eines Zeitcode-Wertes vom Lesechip (LTCR) angesteuert einen Interrupt-Steuerbefehl der CPU-Mikroprozessoreinheit (MP) zuführt, die Interrupt-Routine einleitet und die Zeitdaten­ übernahme in den Mikroprozessor-Speicher veranlaßt, wobei der Mikroprozessor eine Software/Schnitt­ stelle zu einer Bus-Schnittstelle des bezüglich des Zeitbereichs als Slave-Gerät zum Master-Tonband­ gerät arbeitenden Rechners (PC) bildet, über welche nach Empfang eines Synchronbefehls vom Rechner der jeweils gültige Timecode-Wert dem Rechner in einer vorgegebenen Anzahl von Byte-Paketen parallel zugeführt wird.

14. Vorrichtung nach Anspruch 13, dadurch gekennzeich­ net, daß zur Ablauf-, Datentransfer-, Adreßüber­ mittlung- und Richtungssteuerung dem Timecode-Lese­ chip (LTCR) mit zugeordnetem Interrupt-Controller (IC) sowie der einen eigenen Programmablauf aufwei­ senden CPU-Mikroprozessor-Einheit (MP) weitere Schaltungsblöcke zugeordnet und über Steuer­ bzw. Busleitungen mit diesen verbunden sind, die einen Datenbus-Treiber (DT), einen Adreßbus- Treiber (AT), einen Steuerbus-Treiber (ST) und eine Dekodierungsschaltung (DS) umfassen.

15. Vorrichtung nach Anspruch 14, dadurch gekennzeich­ net, daß der Dekodierungsschaltung eine Adreß- Latch-Schaltung (AL) zur Zuführung der vom Mikro­ prozessor (MP) stammenden Adresse für die Abfra­ gung der Zeitcode-Daten und eine LTCR-Signalauf­ bereitungsschaltung (LS) nachgeschaltet sind, wobei letztere dem Timecode-Lesechip (LTCR) ein aufbereitetes Steuersignal für die Datenübergabe zuleitet.

16. Vorrichtung nach Anspruch 13, 14 oder 15, dadurch gekennzeichnet, daß eine Bus-Richtungssteuerungs­ schaltung (BS) vorgesehen ist, die mindestens den Richtungseingang (DIR) des Datenbus-Treibers (DT) für die parallele Datenübertragung von den internen Registerausgängen des Timecode-Lesechips (LTCR) zu den Pufferspeichern der angeschlosse­ nen CPU-Mikroprozessor-Einheit (MP) ansteuert.

17. Vorrichtung nach einem oder mehreren der Ansprüche 13-16, dadurch gekennzeichnet, daß für die analoge Signalaufbereitung, den Amplitudenausgleich und die Pegelumsetzung ein unsymmetrischer Opera­ tionsverstärker (Differenzverstärker OV 1) und ein symmetrischer Operationsverstärker (OV 2) vorgesehen sind, denen von dem Interrupt-Controller (IC) jeweils selektiv aktivierbare Komparatoren (K 1, K 2) nachgeschaltet sind.