JP2001067060A - 同期変換装置および方法、並びに記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 従来よりも少ない回路構成で追い越し補償を
実行する。 【解決手段】 読み出し制御回路５６は、メモリアクセ
ス調停回路５２の処理に要する時間を考慮して発生され
た位相比較回路５４からの追い越し検出信号、およびシ
ーンチェンジ検出回路５５からのシーンチェンジ検出信
号に基づき、読み出しアドレスおよび読み出しタイミン
グから成る読み出し制御信号を生成してメモリアクセス
調停回路５２に出力する。メモリアクセス調停回路５２
は、書き込み制御回路５１、読み出し制御回路５６から
の要求を調停してフレームメモリ５３に対する書き込み
および読み出しを制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同期変換装置およ
び方法、並びに記録媒体に関し、例えば、画像信号が有
する同期周波数を、異なる周波数に変換する場合に用い
て好適な同期変換装置および方法、並びに記録媒体に関
する。

【０００２】

【従来の技術】画像信号が有するフレーム同期信号等の
同期周波数（以下、入力同期信号と記述する）とは異な
る周波数（以下、出力同期信号と記述する）に同期させ
て当該画像信号を出力する場合、入力同期信号に同期さ
せて画像信号をフレームメモリ等に書き込み、出力同期
信号の同期して当該画像信号を読み出す方法が一般的で
ある。しかしながら、入力同期信号と出力同期信号のサ
イクル長の相違に起因して、フレームメモリ等への書き
込みアドレスが読み出しアドレスを追い越したり、反対
に、読み出しアドレスが書き込みアドレスを追い越して
しまうことがある。

【０００３】すなわち、図１(A)（横軸に時間、縦軸に
フレームメモリのアドレスをとり、フレームメモリへの
画像信号の書き込みと読み出しのタイミングを示してい
る）に示すように、出力同期信号のサイクルが入力同期
信号のサイクルよりも短い場合、第２フレームの読み出
し（Ｒ２）の後半以降、読み出しアドレスが書き込みア
ドレスを追い越してしまうので、第２フレームの画像信
号として、その後半以降、第１フレームの画像信号が読
み出されてしまう。また、第３フレームの読み出し（Ｒ
３）においては、読み出しアドレスが書き込みアドレス
を完全に追い越してしまうので、第３フレームの画像信
号として、第２フレームの画像信号が読み出されてしま
う。

【０００４】なお、図１(B)において、入力同期信号Ｗ
Ｖｎ、出力同期信号ＲＶｎ（ｎ＝０，１，２，・・・）
は、それぞれ、画像信号の第０フレームを書き込むタイ
ミング、または読み出すタイミングを示しており、例え
ば、入力同期信号ＷＶ２乃至ＷＶ３の１サイクルの間に
出力同期信号ＲＶ２乃至ＲＶ３の１サイクルが存在して
いる状態のように、入力同期信号の１サイクル間に出力
同期信号の１サイクルが存在している状態である場合、
読み出しアドレスが書き込みアドレスを追い越している
状態であることを示している。

【０００５】反対に、図２(A)に示すように、出力同期
信号のサイクルが入力同期信号のサイクルよりも長い場
合、第２フレームの読み出し（Ｒ２）の後半以降、書き
込みアドレスが読み出しアドレスを追い越してしまうの
で、第２フレームの画像信号として、その後半以降、第
３フレームの画像信号が読み出されてしまう。また、第
３フレームの読み出し（Ｒ３）においては、書き込みア
ドレスが読み出しアドレスを完全に追い越してしまうの
で、第３フレームの画像信号として、第４フレームの画
像信号が読み出されてしまう。

【０００６】なお、図２(B)において、例えば、出力同
期信号ＲＶ２乃至ＲＶ３の１サイクルの間に入力同期信
号ＷＶ３乃至ＷＶ４の１サイクルが存在している状態の
ように、出力同期信号の１サイクル間に入力同期信号の
１サイクルが存在している状態である場合、書き込みア
ドレスが読み出しアドレスを追い越している状態である
ことを示している。

【０００７】そこで、このような書き込みアドレスと読
み出しアドレスとの相互の追い越しが生ずる問題を補償
する方法として、入力同期信号と出力同期信号の位相差
を検出し、その結果に基づいてフレームメモリへの書き
込みアドレスを制御する方法が、例えば、特開平９−１
８７４０号公報に開示されている。

【０００８】

【発明が解決しようとする課題】ところで、上述したよ
うな書き込みアドレスを制御する方法により、画像信号
の同期周波数を異なる複数の出力同期信号に変換する場
合、変換する出力同期信号の種類の数だけ、フレームメ
モリ、書き込み制御回路等から構成される系を設けなけ
ればならない課題があった。

【０００９】また、上述した方法では、入力同期信号お
よび出力同期信号の周波数が不変である（安定してい
る）場合にだけ対応しているので、例えば入力同期信号
または出力同期信号の周波数に揺らぎが生じた場合、追
い越し補償が正確に実行されない課題があった。

【００１０】さらに、上述した方法では、追い越し補償
が随時実行されるので、動きが連続している一連のシー
ンの間に、追い越し補償に起因する画像の繰り返しや画
像飛びが生じてしまい視覚的に不自然である課題があっ
た。

【００１１】本発明はこのような状況に鑑みてなされた
ものであり、フレームメモリの読み出しアドレスを制御
することのより、従来よりも少ない回路構成で追い越し
補償を実行できるようにするものである。

【００１２】

【課題を解決するための手段】本発明の同期変換装置
は、入力された第１の同期周波数に同期して画像信号を
画像メモリに書き込む書き込み手段と、入力された第１
の同期周波数とは異なる第２の同期周波数に同期して画
像メモリから画像信号を読み出す読み出し手段と、第１
および第２の同期周波数の位相差を検知する検知手段
と、検知手段が検知した位相差に基づいて、画像メモリ
における読み出しアドレスおよび書き込みアドレスの相
互の追い越しの発生を予測する予測手段と、予測手段の
予測結果に対応して、読み出し手段の読み出しタイミン
グを修正する修正手段と、予測手段の予測結果に対応し
て、読み出し手段が読み出した画像信号に対して遅延補
償を実行する遅延補償手段とを含むことを特徴とする。

【００１３】前記検知手段は、第１または第２の同期周
波数の揺らぎに起因する位相差の変化も検知するように
することができる。

【００１４】本発明の同期変換装置は、画像信号のシー
ンチェンジを検出する検出手段をさらに含むことがで
き、前記修正手段は、検出手段が画像信号のシーンチェ
ンジを検出したタイミングに対応して、読み出し手段の
読み出しタイミングを修正するようにすることができ
る。

【００１５】本発明の同期変換装置は、読み出し手段、
検知手段、予測手段、修正手段、および遅延補償手段を
含む読み出し系を、少なくとも２系以上備えることがで
きる。

【００１６】本発明の同期変換装置は、画像メモリに対
する書き込み手段の書き込み処理、および複数の読み出
し手段の読み出し処理を調停する調停手段をさらに含む
ことができる。

【００１７】前記予測手段は、検知手段が検知した位相
差、および調停手段の調停処理に要する時間に基づい
て、画像メモリにおける読み出しアドレスおよび書き込
みアドレスの相互の追い越しの発生を予測するようにす
ることができる。

【００１８】本発明の同期変換装置は、第１および第２
の同期周波数を、調停手段の調停処理に要する時間だけ
遅延して検知手段に供給する遅延手段をさらに含むこと
ができる。

【００１９】本発明の同期変換方法は、入力された第１
の同期周波数に同期して画像信号を画像メモリに書き込
む書き込みステップと、入力された第１の同期周波数と
は異なる第２の同期周波数に同期して画像メモリから画
像信号を読み出す読み出しステップと、第１および第２
の同期周波数の位相差を検知する検知ステップと、検知
ステップの処理で検知された位相差に基づいて、画像メ
モリにおける読み出しアドレスおよび書き込みアドレス
の相互の追い越しの発生を予測する予測ステップと、予
測ステップの処理での予測結果に対応して、読み出しス
テップの処理での読み出しタイミングを修正する修正ス
テップと、予測ステップの処理での予測結果に対応し
て、読み出しステップの処理で読み出された画像信号に
対して遅延補償を実行する遅延補償ステップとを含むこ
とを特徴とする。

【００２０】本発明の記録媒体のプログラムは、入力さ
れた第１の同期周波数に同期して画像信号を画像メモリ
に書き込む書き込みステップと、入力された第１の同期
周波数とは異なる第２の同期周波数に同期して画像メモ
リから画像信号を読み出す読み出しステップと、第１お
よび第２の同期周波数の位相差を検知する検知ステップ
と、検知ステップの処理で検知された位相差に基づい
て、画像メモリにおける読み出しアドレスおよび書き込
みアドレスの相互の追い越しの発生を予測する予測ステ
ップと、予測ステップの処理での予測結果に対応して、
読み出しステップの処理での読み出しタイミングを修正
する修正ステップと、予測ステップの処理での予測結果
に対応して、読み出しステップの処理で読み出された画
像信号に対して遅延補償を実行する遅延補償ステップと
を含むことを特徴とする。

【００２１】本発明の同期変換装置および方法、並びに
記録媒体のプログラムにおいては、入力された第１の同
期周波数に同期して画像信号が画像メモリに書き込ま
れ、入力された第１の同期周波数とは異なる第２の同期
周波数に同期して画像メモリから画像信号が読み出され
る。また、第１および第２の同期周波数の位相差が検知
され、検知された位相差に基づいて、画像メモリにおけ
る読み出しアドレスおよび書き込みアドレスの相互の追
い越しの発生が予測され、予測結果に対応して、読み出
しタイミングが修正され、予測結果に対応して、読み出
された画像信号に対して遅延補償が実行される。

【００２２】

【発明の実施の形態】本発明を適用したフレームシンク
ロナイザの第１の構成例について、図３を参照して説明
する。このフレームシンクロナイザは、所定の入力同期
信号に同期して入力される画像信号を、それぞれ異なる
２種類の出力同期信号Ａ，Ｂに乗せ変えて出力するもの
である。入力される画像信号は、書き込み回路２および
シーンチェンジ検出回路５に供給され、対応する入力同
期信号は、書き込み制御回路１および位相比較回路４−
１，４−２に供給される。また、出力同期信号Ａは、位
相比較回路４−１および読み出し制御回路６−１に供給
され、出力同期信号Ｂは、位相比較回路４−２および読
み出し制御回路６−２に供給される。

【００２３】書き込み制御回路１は、供給される入力同
期信号に基づき、画像信号をフレームメモリ３に書き込
む際の書き込みアドレスおよび書き込みタイミングを決
定して書き込み回路２を制御する。書き込み回路２は、
書き込み制御回路１からの制御に基づいて、入力される
画像信号をフレームメモリ３に書き込む。

【００２４】位相比較回路４−１は、入力同期信号と出
力同期信号Ａの位相差を逐次監視することにより、追い
越しの発生を予測して、その情報を追い越し検出信号と
して読み出し制御回路６−１に出力する。

【００２５】図４は位相比較回路４−１の詳細な構成例
を示している。位相比較回路４−１において、入力同期
信号はクロック乗り換え回路１１に入力される。クロッ
ク乗り換え回路１１により、入力同期信号は、出力系の
クロックに乗せ換えられてリセット付カウンタ１２，１
３に供給される。出力同期信号Ａは、そのままリセット
付カウンタ１２，１３に供給される。

【００２６】リセット付カウンタ１２は、リセット信号
入力端子に入力される出力同期信号Ａをトリガとし、入
力同期信号が入力されるまでの差分時間ΔＲＷn（図１
(B)および図２(B)）をカウントして差分メモリ１４に出
力する。リセット付カウンタ１３は、リセット信号入力
端子に入力される入力同期信号をトリガとし、出力同期
信号Ａが入力されるまでの差分時間ΔＷＲｎをカウント
して差分メモリ１４に出力する。差分メモリ１４は、リ
セット付カウンタ１２，１３のそれぞれから入力される
差分時間ΔＲＷｎ，ΔＷＲｎの組を所定の組数だけ記録
する。

【００２７】追い越し検出回路１５は、差分メモリ１４
に記憶されている差分時間ΔＲＷn，ΔＲＷn-1，ΔＷＲ
n，ΔＷＲn-1を読み出し、入力同期信号に対する出力同
期信号Ａの方向性、すなわち、出力同期信号Ａが入力同
期信号を追い越すのか、または、出力同期信号Ａが入力
同期信号に遅延するのかを判定する。

【００２８】追い越し検出回路１５はまた、差分時間Δ
ＲＷn，ΔＷＲnと所定の閾値を比較し、比較結果に対応
して、追い越し補償処理の実行を促すフラグ（フラグ
Ａ、またはフラグＣ）、追い越し補償により生じた読み
出しタイミングの遅延の復旧を促すフラグ（フラグＢ、
またはフラグＤ）、または、入力同期信号または出力同
期信号Ａの周波数の揺らぎに起因する追い越しに対する
追い越し補償処理の実行を促すフラグ（フラグＨ１、ま
たはフラグＨ２）を発生し、追い越し検出信号として読
み出し制御回路６−１に出力する。

【００２９】追い越し検出回路１５の具体的な追い越し
検出処理について、図５のフローチャートを参照して説
明する。なお、この追い越し検出処理は、位相比較回路
４−１に入力同期信号および出力同期信号Ａが入力され
たときに開始される。

【００３０】ステップＳ１において、追い越し検出回路
１５は、入力された入力同期信号と出力同期信号Ａの位
相が追い越し領域であるか否かを判定する。ここで、追
い越し領域とは、図１(B)の入力同期信号の１サイクル
ＷＶ２乃至ＷＶ３のように、入力同期信号の１サイクル
間に出力同期信号が２回出現している領域、または、図
２(B)の出力同期信号の１サイクルＲＶ２乃至ＲＶ３の
ように、出力同期信号の１サイクル間に入力同期信号が
２回出現している領域のことである。

【００３１】ステップＳ１において、入力された入力同
期信号と出力同期信号Ａの位相が追い越し領域であると
判定された場合、ステップＳ２に進む。ステップＳ２に
おいて、次のフレーム画像のための入力同期信号と出力
同期信号Ａの入力があるまで待機された後、ステップＳ
１に戻る。ステップＳ１において、追い越し領域ではな
いと判定された場合、ステップＳ３に進む。ステップＳ
１，Ｓ２の処理により、ステップ３以降の処理は、入力
された入力同期信号と出力同期信号Ａの位相が追い越し
領域にない状態から開始されることになる。

【００３２】ステップＳ３において、追い越し検出回路
１５は、現在の入力同期信号と出力同期信号Ａの差分時
間ΔＲＷnと前回の差分時間ΔＲＷn-1を、差分メモリ１
４から読み出して、次式（１）を用いて、追い越しの発
生予測とその方向性を判定するための評価値ΔＶ０を演
算する。 ΔＶ０＝（ΔＲＷn-1）−（ΔＲＷn） ・・・（１）

【００３３】ステップＳ４において、追い越し検出回路
１５は、評価値ΔＶ０が０よりも大きいか否かを判定
し、評価値ΔＶ０が０よりも大きいと判定した場合、ス
テップＳ５に進む。

【００３４】ステップＳ５において、追い越し検出回路
１５は、現在の差分時間ΔＲＷnが閾値ＴｈＡよりも小
さいか否かを判定する。ここで閾値ＴｈＡは、追い越し
検出回路１５に予め与えられている値であって、その値
は後述する遅延補償回路８−１に内蔵されるラインメモ
リ３１，３２（図８）の容量に対応して決定される。ラ
インメモリ３１，３２の容量をＬラインとし、Ｈを１水
平走査周期時間すれば、閾値ＴｈＡは次式（２）で表さ
れる。 −ＬＨ＜ＴｈＡ＜０ ・・・（２）

【００３５】ステップＳ５において、現在の差分時間Δ
ＲＷnが閾値ＴｈＡよりも小さいと判定された場合、ス
テップＳ６に進み、反対に、現在の差分時間ΔＲＷnが
閾値ＴｈＡよりも小さくないと判定された場合、ステッ
プＳ１０に進む。

【００３６】ステップＳ６において、追い越し検出回路
１５は、追い越し検出信号として追い越しフラグＡを、
読み出し制御回路６−１に出力する。ステップＳ７にお
いて、追い越し検出回路１５は、再度、入力同期信号と
出力同期信号Ａの位相が追い越し領域であるか否かを判
定する。これは、追い越し補償を実行した後、追い越し
領域であるか否かによって、以後の動作を決定するため
の比較対象を変化させる必要があるからである。

【００３７】ステップＳ７において、追い越し領域であ
ると判定された場合、ステップＳ８に進む。ステップＳ
８において、追い越し検出回路１５は、２サイクル後の
入力同期信号をトリガとする差分時間ΔＷＲn+2が閾値
ＴｈＢよりも大きいか否かを判定する。ここで、閾値Ｔ
ｈＢは、追い越し検出回路１５に予め与えられている値
であって、閾値ＴｈＡと同様に、後述する遅延補償回路
８−１に内蔵されるラインメモリ３１，３２の容量に対
応して決定される。ラインメモリ３１，３２の容量をＬ
ラインとすれば、閾値ＴｈＢは次式（３）で表される。 ＬＨ＜ＴｈＢ＜（１フレームのライン数）−（−ＴｈＡ） ・・・（３）

【００３８】ただし、画像信号がNTSC信号の場合、１フ
レームのライン数は５２５であり、画像信号がPAL信号
である場合、１フレームのライン数は６２５である。

【００３９】ステップＳ８において、差分時間ΔＷＲn+
2が閾値ＴｈＢよりも大きいと判定された場合、ステッ
プＳ９に進む。ステップＳ９において、追い越し検出回
路１５は、追い越し検出信号として追い越しフラグＢを
読み出し制御回路６−１に出力する。

【００４０】ステップＳ１０において、次のフレーム画
像のための入力同期信号と出力同期信号Ａの入力がある
まで待機された後、ステップＳ３に戻り、それ以降の処
理が繰り返される。

【００４１】なお、ステップＳ７において、追い越し領
域ではないと判定された場合、ステップＳ１１に進む。
ステップＳ１１において、追い越し検出回路１５は、１
サイクル後の出力同期信号Ａをトリガとする差分時間Δ
ＲＷn+1が閾値ＴｈＨよりも大きいか否かを判定する。
ここで、閾値ＴｈＨは、追い越し検出回路１５に予め与
えられている値であって、その値は次式（４）で表され
る。 ０＜ＴｈＨ＜−ＴｈＡ ・・・（４）

【００４２】ステップＳ１１において、差分時間ΔＲＷ
n+1が閾値ＴｈＨよりも大きいと判定された場合、ステ
ップＳ１３に進む。ステップＳ１３において、追い越し
検出回路１５は、追い越し検出信号として追い越しフラ
グＨ１を読み出し制御回路６−１に出力する。

【００４３】なお、ステップＳ８において、差分時間Δ
ＷＲn+2が閾値ＴｈＢよりも大きくないと判定された場
合、または、ステップＳ１１において、差分時間ΔＲＷ
n+1が閾値ＴｈＨよりも大きくないと判定された場合、
ステップＳ１２に進み、次のフレーム画像に対応する入
力同期信号と出力同期信号Ａの入力があるまで待機され
た後、ステップＳ７に戻り、それ以降の処理が繰り返さ
れる。

【００４４】ステップＳ４において、評価値ΔＶ０が０
よりも大きくないと判定された場合、ステップＳ１４に
進む。ステップＳ１４において、追い越し検出回路１５
は、現在の入力同期信号と出力同期信号Ａの差分時間Δ
ＷＲn、および前回の差分時間ΔＷＲn-1を差分メモリ１
４から読み出し、次式（５）を用いて、追い越しの発生
予測とその方向性を判定するための評価値ΔＶ１を演算
する。 ΔＶ１＝（ΔＷＲn-1）−（ΔＷＲn） ・・・（５）

【００４５】ステップＳ１５において、追い越し検出回
路１５は、評価値ΔＶ１が０よりも大きいか否かを判定
する。評価値ΔＶ１が０よりも大きいと判定された場
合、ステップＳ１６に進む。反対に、評価値ΔＶ１が０
よりも大きくないと判定された場合、ステップＳ１０に
進む。

【００４６】ステップＳ１６において、追い越し検出回
路１５は、現在の差分時間ΔＷＲnが閾値ＴｈＡよりも
小さいか否かを判定する。現在の差分時間ΔＷＲnが閾
値ＴｈＡよりも小さいと判定された場合、ステップＳ１
７に進む。反対に、現在の差分時間ΔＷＲnが閾値Ｔｈ
Ａよりも小さくないと判定された場合、ステップＳ１０
に進む。

【００４７】ステップＳ１７において、追い越し検出回
路１５は、追い越し検出信号として追い越しフラグＣを
読み出し制御回路６−１に出力する。ステップＳ１８に
おいて、追い越し検出回路１５は、再度、入力同期信号
と出力同期信号Ａの位相が追い越し領域であるか否かを
判定する。これは、ステップＳ７の処理と同様に、追い
越し補償を実行した後、追い越し領域であるか否かによ
って、以後の動作を決定するための比較対象を変化させ
る必要があるからである。

【００４８】ステップＳ１８において、追い越し領域で
あると判定された場合、ステップＳ１９に進む。ステッ
プＳ１９において、追い越し検出回路１５は、１サイク
ル後の出力同期信号Ａをトリガとする差分時間ΔＲＷn+
1が閾値ＴｈＢよりも大きいか否かを判定する。差分時
間ΔＲＷn+1が閾値ＴｈＢよりも大きいと判定した場
合、ステップＳ２１に進む。ステップＳ２１において、
追い越し検出回路１５は、追い越し検出信号として追い
越しフラグＤを読み出し制御回路６−１に出力する。

【００４９】なお、ステップＳ１８において、追い越し
領域ではないと判定された場合、ステップＳ２２に進
む。ステップＳ２２において、追い越し検出回路１５
は、１サイクル後の入力同期信号をトリガとする差分時
間ΔＷＲn+1が閾値ＴｈＨよりも大きいか否かを判定す
る。差分時間ΔＷＲn+1が閾値ＴｈＨよりも大きいと判
定された場合、ステップＳ２３に進む。ステップＳ２３
において、追い越し検出回路１５は、追い越し検出信号
として追い越しフラグＨ２を読み出し制御回路６−１に
出力する。

【００５０】なお、ステップＳ１９において、差分時間
ΔＲＷn+1が閾値ＴｈＢよりも大きくないと判定された
場合、または、ステップＳ２２において、差分時間ΔＷ
Ｒn+1が閾値ＴｈＨよりも大きくないと判定された場
合、ステップＳ２０に進む。ステップＳ２０において、
次のフレーム画像のための入力同期信号と出力同期信号
Ａの入力があるまで待機された後、ステップＳ１８に戻
り、それ以降の処理が繰り返される。

【００５１】以上の追い越し検出処理により、読み出し
制御回路６−１には、追い越し検出信号が供給されるこ
とになる。

【００５２】図３の説明に戻る。シーンチェンジ検出回
路５は、入力される画像信号のシーンチェンジの発生を
検出して、シーンチェンジ検出信号を読み出し制御回路
６−１，６−２に出力する。

【００５３】図６は、シーンチェンジ検出回路５の詳細
な構成例を示している。シーンチェンジ回路５におい
て、画像信号は、遅延回路２１およびフレーム間相関判
定回路２２に入力される。遅延回路２１は、１フレーム
分のフレームメモリからなり、上段から入力されるフレ
ーム画像を１フレーム分だけ遅延してフレーム間相関判
定回路２２に出力する。フレーム間相関判定回路２２
は、遅延されていないスルー画像と、遅延回路２１から
の１フレーム分だけ遅延された遅延画像との相関値Ｅを
演算してシーンチェンジ判定回路２３に出力する。

【００５４】相関値Ｅの演算について具体的に説明す
る。図７に示すように、スルー画像の座標（ｉ，ｊ）に
位置する画素の画素値をＳ_ijとし、遅延画像の座標
（ｉ，ｊ）に位置する画素の画素値をＤ_ijとして、次式
（６）を用いて、スルー画像と遅延画像の対応する画素
の画素値の差の絶対値の総和を相関値Ｅとして演算す
る。 相関値Ｅ＝Σ｜Ｄ_ij−Ｓ_ij｜ ・・・（６）

【００５５】相関値Ｅは、その値が小さいほど、スルー
画像と遅延画像の相関が大きい（スルー画像と遅延画像
が類似している）ことを意味する。

【００５６】シーンチェンジ判定回路２３は、フレーム
間相関判定回路２２から入力される相関値Ｅが所定の閾
値よりも大きいか否かを判定し、相関値Ｅが所定の閾値
よりも大きいと判定した場合、遅延画像とスルー画像に
間においてシーンチェンジを検出したとし、シーンチェ
ンジ検出信号を読み出し制御回路６−１，６−２に出力
する。

【００５７】なお、シーンチェンジの検出基準となるフ
レーム間の相関を求める方法としては、上述したように
相関値Ｅを求める方法以外に、例えば、前後するフレー
ム画像の信号レベルのヒストグラムの相関を使う方法、
前後するフレーム画像の対応する画素の差分を取り、そ
の積分値を相関値とする方法、前後するフレーム画像を
それぞれブロック化して対応するブロック毎の相関を求
める方法等であってもかまわない。

【００５８】図３に戻る。読み出し制御回路６−１は、
出力同期信号Ａ、位相比較回路４−１から入力される追
い越し検出信号、およびシーンチェンジ検出回路５から
入力されるシーンチェンジ検出信号に基づいて、読み出
しアドレスおよび読み出しタイミングを決定し、読み出
し回路７−１の追い越し補償処理を制御する。読み出し
制御回路６−１はまた、遅延補償回路８−１の遅延補償
処理を制御する。

【００５９】ここで、追い越し補償処理とは、読み出し
アドレスが書き込みアドレスよりも先行しないように画
像信号を読み出す処理である。また、遅延補償処理と
は、読み出し回路７−１の追い越し補償処理により読み
出された画像信号に生じている画像のズレを補正する処
理である。

【００６０】追い越し補償処理について、図８および図
９を参照して具体的に説明する。なお、図８および図９
の横軸は、１水平走査周期時間を単位とする時間軸であ
り、書き込みタイミングＷａを０とした相対値を表して
いる。縦軸は、フレームメモリ３のアドレスであって画
像信号のラインナンバと対応するものである。

【００６１】図８は、出力同期信号Ａのサイクルが入力
同期信号のサイクルよりも長い場合における読み出し制
御の例を示している。例えば、書き込みタイミングＷａ
に対する読み出しタイミングＲａの差分時間ΔＲＷ（い
まの場合、０．５Ｈ）が閾値ＴｈＡよりも小さい場合、
このままでは追い越しが発生してしまうので、それを防
ぐために、読み出しタイミングを１Ｈだけ遅延し、タイ
ミングＲｂにおいて読み出しを行うように制御する。

【００６２】上述したように読み出しタイミングＲａを
Ｒｂに１Ｈだけ遅延させた後、書き込みタイミングＷａ
に対する読み出しタイミングＲｃの差分時間ΔＷＲ（い
まの場合、２．０Ｈ）が閾値ＴｈＢよりも大きい場合、
先に１Ｈだけ遅延させた分を復旧させるため、１Ｈだけ
読み出しタイミングを早めてタイミングＲｄにおいて読
み出しを行うように制御する。

【００６３】また例えば、上述したように読み出しタイ
ミングＲａをＲｂに１Ｈだけ遅延させた後、入力同期信
号と出力同期信号Ａの周波数差に揺らぎが発生して、書
き込みタイミングＷａに対する読み出しタイミングの移
動が、それまでの方向（書き込みタイミングに対して遅
延する方向、図８において右方向）とは逆方向（書き込
みタイミングに対して先行する方向、図８において左方
向）になった場合、再び追い越しが発生してしまうの
で、それを防ぐために読み出しタイミングＲｅを１Ｈだ
け早めてタイミングＲｆにおいて読み出しを行うように
制御する。

【００６４】図９は、出力同期信号Ａのサイクルが入力
同期信号のサイクルよりも短い場合における読み出し制
御の例を示している。例えば、書き込みタイミングＷａ
に対する読み出しタイミングＲａの差分時間ΔＷＲ（い
まの場合、０．５Ｈ）が閾値ＴｈＡよりも小さい場合、
このままでは追い越しが発生してしまうので、それを防
ぐために、読み出しタイミングを１Ｈだけ早めてタイミ
ングＲｂにおいて読み出しを行うように制御する。

【００６５】上述したように読み出しタイミングＲａを
Ｒｂに１Ｈだけ早めた後、書き込みタイミングＷａに対
する読み出しタイミングＲｃの差分時間ΔＲＷ（いまの
場合、２．０Ｈ）が閾値ＴｈＢよりも大きい場合、先に
１Ｈだけ早めた分を復旧させるため、１Ｈだけ読み出し
タイミングを遅延させてタイミングＲｄにおいて読み出
しを行うように制御する。

【００６６】また例えば、上述したように読み出しタイ
ミングＲａをＲｂに１Ｈだけ早めた後、入力同期信号と
出力同期信号Ａの周波数差に揺らぎが発生して、書き込
みタイミングＷａに対する読み出しタイミングの移動
が、それまでの方向（書き込みタイミングに対して先行
する方向、図９において左方向）とは逆方向（書き込み
タイミングに対して遅延する方向、図９において右方
向）になった場合、再び追い越しが発生してしまうの
で、それを防ぐために読み出しタイミングＲｅを１Ｈだ
け遅延させてタイミングＲｆにおいて読み出しを行うよ
うに制御する。

【００６７】図３に戻る。読み出し回路７−１は、読み
出し制御回路６−１からの制御に基づく追い越し補償処
理により、フレームメモリ３から画像信号を読み出して
遅延補償回路８−１に出力する。遅延補償回路８−１
は、読み出し制御回路６−１からの制御に基づく遅延補
償処理により、読み出し回路７−１から入力される画像
信号に生じている画像のズレを補正して後段に出力す
る。

【００６８】図１０は、遅延補償回路８−１の詳細な構
成例を示している。遅延補償回路８−１において、読み
出し回路７−１からの画像信号は、ラインメモリ３１、
およびスイッチ３３の入力端子ｃに供給される。ライン
メモリ３１は、水平走査数１本分の容量を有し、上段か
ら入力される画像信号を１水平走査周期時間（１Ｌ）だ
け遅延してラインメモリ３２、およびスイッチ３３の入
力端子ｂに供給する。ラインメモリ３２は、ラインメモ
リ３１と同様に、水平走査数１本分の容量を有し、ライ
ンメモリ３１から入力される画像信号を１水平走査周期
時間（１Ｌ）だけ遅延してスイッチ３３の入力端子ａに
供給する。

【００６９】スイッチ３３は、通常、入力端子ｂにスイ
ッチングされており、読み出し制御回路６−１から入力
される切り換え信号にしたがって、スイッチングを行
い、入力端子ａ，ｂ，ｃにそれぞれ入力される１Ｌ遅延
された画像、通常の画像、および１Ｌ早められた画像の
うち、いずれかを出力する。

【００７０】図３に示した、出力同期信号Ｂが供給され
る位相比較回路４−２以降の系（位相比較回路４−２、
読み出し制御回路６−２、読み出し回路７−２、および
遅延補償回路８−２）の詳細な構成例および動作につい
ては、上述した出力同期信号Ａが供給される位相比較回
路４−１以降の系（位相比較回路４−１、読み出し制御
回路６−１、読み出し回路７−１、および遅延補償回路
８−１）と同様であるので、その説明は省略する。

【００７１】また、上述した出力同期信号Ａが供給され
る位相比較回路４−１以降の系と同様の系を、ｎ個追加
して設ければ、さらに異なるｎ種類の出力同期信号に乗
せ変えた画像信号を出力することが可能となる。

【００７２】次に、フレームシンクロナイザの第１の構
成例（図３）の読み出し制御処理について、出力同期信
号Ａが供給される系を例とし、図１１のフローチャート
を参照して説明する。

【００７３】この読み出し制御処理は、書き込み回路２
およびシーンチェンジ検出回路５に画像信号が供給さ
れ、書き込み制御回路１および位相比較回路４−１に入
力同期信号が供給され、出力同期信号Ａが位相比較回路
４−１および読み出し制御回路６−１に供給された後、
読み出し制御回路６−１が出力同期信号Ａに同期して読
み出し回路７−１を制御し始めたとき開始される。ま
た、このとき、上述した位相比較回路４−１の追い越し
検出処理も並行して実行される。さらに、フレームメモ
リ３に対する画像信号の書き込み処理は、入力同期信号
に同期した書き込み制御回路１からの制御に基づいて、
書き込み回路２が実行しているものとする。

【００７４】ステップＳ３１において、読み出し制御回
路６−１は、位相比較回路４−１からの追い越し検出信
号として、追い越しフラグＡを検出したか否かを判定す
る。追い越しフラグＡを検出したと判定された場合、ス
テップＳ３２に進む。ステップＳ３２において、読み出
し制御回路６−１は、読み出し制御待機処理を実行す
る。

【００７５】読み出し制御待機処理の詳細について、図
１２のフローチャートを参照して説明する。ステップＳ
５１において、読み出し制御回路６−１は、シーンチェ
ンジ検出回路５からシーンチェンジ検出信号が供給され
たか否かを判定することにより、シーンチェンジが発生
したか否かを判定する。シーンチェンジ信号が供給され
ておらず、シーンチェンジが発生していないと判定され
た場合、ステップＳ５２に進む。

【００７６】ステップＳ５２において、読み出し制御回
路６−１は、１つ前のステップの処理で検出したフラグ
（いまの場合、ステップ３１の処理で検出したフラグ
Ａ）が立てられた要因（発生が予測された追い越し）
は、遅延補償回路８−１の遅延補償の範囲（前後１ライ
ンのずれ）であるか否かを判定する。補償範囲内である
と判定された場合、ステップＳ５１に戻る。補償範囲内
ではないと判定された場合、図１１の読み出し制御処理
に（いまの場合、ステップＳ３３に）リターンする。

【００７７】また、ステップＳ５１において、シーンチ
ェンジ信号が供給されてシーンチェンジが発生したと判
定された場合も、ステップＳ５２の処理はスキップされ
て、図１１の読み出し制御処理にリターンする。

【００７８】このような読み出し制御待機処理が実行さ
れた後、図１１に戻る。ステップＳ３３において、読み
出し回路７−１は、読み出し制御回路６−１の制御によ
り、読み出しタイミングを１Ｈだけ遅延して画像信号を
読み出し、遅延補償回路８−１に出力する（追い越し補
償処理）。遅延補償回路８−１は、内蔵するスイッチ３
３を、読み出し制御回路６−１からの切り換え信号にし
たがって、入力端子ｃに切り換え、１Ｌ早めた画像信号
を後段に出力する（遅延補償処理）。

【００７９】ステップＳ３４において、読み出し制御回
路６−１は、位相比較回路４−１からの追い越し検出信
号として、追い越しフラグＢを検出したか否かを判定
し、追い越しフラグＢを検出しないと判定した場合、ス
テップＳ３５に進む。ステップＳ３５において、読み出
し制御回路６−１は、位相比較回路４−１からの追い越
し検出信号として、追い越しフラグＨ１を検出したか否
かを判定し、追い越しフラグＨ１を検出しないと判定し
た場合、ステップＳ３４に戻る。

【００８０】その後、ステップＳ３４において、追い越
しフラグＢを検出したと判定されるか、または、ステッ
プＳ３５において、追い越しフラグＨ１が検出されたと
判定されるまで、ステップＳ３４，Ｓ３５の処理が繰り
返される。ステップＳ３４において、追い越しフラグＢ
が検出されたと判定された場合、または、ステップＳ３
５において、追い越しフラグＨ１が検出されたと判定さ
れた場合、ステップＳ３６に進む。

【００８１】ステップＳ３６において、読み出し制御回
路６−１は、ステップＳ３２の処理と同様に、読み出し
制御待機処理を実行する。ステップＳ３７において、読
み出し回路７−１は、読み出し制御回路６−１の制御に
より、読み出しタイミングを１Ｈだけ早めて画像信号を
読み出し、遅延補償回路８−１に出力する（追い越し補
償処理の復旧）。遅延補償回路８−１は、内蔵するスイ
ッチ３３を、読み出し制御回路６−１からの切り換え信
号にしたがって、入力端子ｂに切り換え、通常の画像信
号を後段に出力する。ステップＳ３１に戻る。

【００８２】ステップＳ３１において、位相比較回路４
−１からの追い越し検出信号として、追い越しフラグＡ
を検出しない判定された場合、ステップＳ３８に進む。
ステップＳ３８において、読み出し制御回路６−１は、
位相比較回路４−１からの追い越し検出信号として、追
い越しフラグＣを検出したか否かを判定する。追い越し
フラグＣを検出したと判定された場合、ステップＳ３９
に進む。ステップＳ３９において、読み出し制御回路６
−１は、ステップＳ３３の処理と同様に、読み出し制御
待機処理を実行する。

【００８３】ステップＳ４０において、読み出し回路７
−１は、読み出し制御回路６−１の制御により、読み出
しタイミングを１Ｈだけ早めて画像信号を読み出し、遅
延補償回路８−１に出力する（追い越し補償処理）。遅
延補償回路８−１は、内蔵するスイッチ３３を、読み出
し制御回路６−１からの切り換え信号にしたがって、入
力端子ａに切り換え、１Ｌ遅延した画像信号を後段に出
力する（遅延補償処理）。

【００８４】ステップＳ４１において、読み出し制御回
路６−１は、位相比較回路４−１からの追い越し検出信
号として、追い越しフラグＤを検出したか否かを判定す
る。追い越しフラグＤを検出しないと判定された場合、
ステップＳ４２に進む。ステップＳ４２において、読み
出し制御回路６−１は、位相比較回路４−１からの追い
越し検出信号として、追い越しフラグＨ２を検出したか
否かを判定する。追い越しフラグＨ２を検出しないと判
定された場合、ステップＳ４１に戻る。

【００８５】その後、ステップＳ４１において、追い越
しフラグＤを検出したと判定されるか、または、ステッ
プＳ４２において、追い越しフラグＨ２を検出したと判
定されるまで、ステップＳ４１，Ｓ４２の処理が繰り返
される。ステップＳ４１において、追い越しフラグＤを
検出したと判定された場合、または、ステップＳ４２に
おいて、追い越しフラグＨ２を検出したと判定された場
合、ステップＳ４３に進む。

【００８６】ステップＳ４３において、読み出し制御回
路６−１は、ステップＳ３２の処理と同様に、読み出し
制御待機処理を実行する。ステップＳ４４において、読
み出し回路７−１は、読み出し制御回路６−１の制御に
より、読み出しタイミングを１Ｈだけ遅延して画像信号
を読み出し、遅延補償回路８−１に出力する（追い越し
補償処理の復旧）。遅延補償回路８−１は、内蔵するス
イッチ３３を、読み出し制御回路６−１から入力される
切り換え信号にしたがって、入力端子ｂに切り換え、通
常の画像信号を後段に出力する。その後、ステップＳ３
１に戻り、以降の処理が繰り返される。

【００８７】以上のように、フレームシンクロナイザの
第１の構成例によれば、シーンチェンジが発生したタイ
ミングに、追い越し補償を実行するようにしているの
で、追い越し補償を実行することによって生じる画像飛
びや画像の繰り返し等の視覚上の不自然さを解消するこ
とが可能となる。

【００８８】また、入力同期信号と出力同期信号の周波
数差に揺らぎに起因する読み込みタイミングの変化の方
向を検知するようにしているので、安定して追い越し補
償を実行することが可能となる。

【００８９】なお、出力同期信号Ｂが供給される系にお
いても同様に、読み出し制御待機処理が実行されること
により、出力同期信号Ａに同期した画像信号と、出力同
期信号Ｂに同期した画像信号との２つの画像信号を同時
に出力することが理論上可能となる。

【００９０】ところで、フレームシンクロナイザの第１
の構成例（図３）のように、２つの読み出し系によっ
て、フレームメモリ３から同時に画像信号を読み出す場
合、実際には、フレームメモリ３の限られた出力用ポー
トを、複数の読み出し系が交互に利用しなければならな
い。しかしながら、第１の構成例において、２つの読み
出し系は、完全に独立しているので、複数の読み出し系
の読み出しのタイミング（フレームメモリ３の出力用ポ
ートを利用するタイミング）を調整する回路が必要とな
る。なお、フレームメモリの限られたポートを、複数の
読み出し系で利用する技術については、既に本出願人が
特願平１１−２１１８６６号として提案済みである。

【００９１】図１３は、そのような回路（メモリアクセ
ス調停回路５２）を有するフレームシンクロナイザの構
成例（以下、第２の構成例を記述する）を示している。
フレームシンクロナイザの第２の構成例について、図１
３を参照して説明する。このフレームシンクロナイザに
おいて、入力される画像信号は、フレームメモリ５３、
およびシーンチェンジ検出回路５５に供給され、対応す
る入力同期信号は、書き込み制御回路５１、および位相
比較回路５４−１，５４−２に供給される。出力同期信
号Ａは、位相比較回路５４−１、および読み出し制御回
路５６−１に供給され、出力同期信号Ｂは、位相比較回
路５４−２、および読み出し制御回路５６−２に供給さ
れる。

【００９２】書き込み制御回路５１は、供給される入力
同期信号に基づき、画像信号をフレームメモリ５３に書
き込む際の書き込みアドレスおよび書き込みタイミング
を決定して、それらの書き込み制御情報をメモリアクセ
ス調停回路５２に出力する。

【００９３】メモリアクセス調停回路５２は、書き込み
制御回路５１からの書き込み制御情報に基づいて、フレ
ームメモリ５３の画像信号の書き込みの動作を制御す
る。メモリアクセス調停回路５２はまた、読み出し制御
回路５６−１からの読み出し制御情報に基づいて、フレ
ームメモリ５３の画像信号の読み出し、および、追い越
し補償処理を制御する。メモリアクセス調停回路５２は
さらに、読み出し制御回路５６−２からの読み出し制御
情報に基づいて、フレームメモリ５３の画像信号の読み
出し、および、追い越し補償処理を制御する。

【００９４】フレームメモリ５３は、図３の書き込み回
路３および読み出し回路７−１，７−２と同等の機能を
有しており、メモリアクセス調停回路５２からの制御に
基づいて、入力される画像信号を自身の記憶領域に書き
込み、また、記憶領域に書き込まれた画像データを、追
い越し補償処理を実行しながら読み出して遅延補償回路
５７−１，５７−２に出力する。

【００９５】位相比較回路５４−１は、入力同期信号と
出力同期信号Ａの位相差を逐次監視することにより、追
い越しの発生を予測して、その情報を追い越し検出信号
として読み出し制御回路５６−１に出力する。なお、位
相比較回路５４−１の詳細な構成例は、図４に示した位
相比較回路４−１の詳細な構成例と同様であるので、そ
の説明は省略する。

【００９６】シーンチェンジ検出回路５５は、入力され
る画像信号のシーンチェンジの発生を検出して、シーン
チェンジ検出信号を読み出し制御回路５６−１，５６−
２に出力する。なお、シーンチェンジ検出回路５５の詳
細な構成例は、図６に示したシーンチェンジ検出回路５
の詳細な構成例を同様であるので、その説明は省略す
る。

【００９７】読み出し制御回路５６−１は、出力同期信
号Ａ、位相比較回路５４−１から入力される追い越し検
出信号、およびシーンチェンジ検出回路５５から入力さ
れるシーンチェンジ検出信号に基づいて、読み出しアド
レスおよび読み出しタイミングを決定して、それらの読
み出し制御情報をメモリアクセス調停回路５２に出力す
る。読み出し制御回路５６−１はまた、遅延補償回路５
７−１の遅延補償処理を制御する。

【００９８】遅延補償回路５７−１は、読み出し制御回
路５６−１からの制御に基づく遅延補償処理により、フ
レームメモリ５３から入力される画像信号に生じている
画像のズレを補正して後段に出力する。なお、遅延補償
回路５７−１の詳細な構成例は、図１０に示した遅延補
償回路８−１の詳細な構成例と同様であるので、その説
明は省略する。

【００９９】なお、図１３に示した、出力同期信号Ｂが
供給される位相比較回路５４−２以降の系（位相比較回
路５４−２、読み出し制御回路５６−２、および遅延補
償回路５７−２）の詳細な構成例および動作について
は、上述した出力同期信号Ａが供給される位相比較回路
５４−１以降の系（位相比較回路５４−１、読み出し制
御回路５６−１、および遅延補償回路５７−１）と同様
であるので、その説明は省略する。

【０１００】また、上述した出力同期信号Ａが供給され
る位相比較回路５４−１以降の系と同様の系を、ｎ個追
加して設ければ、さらに異なるｎ種類の出力同期信号に
乗せ変えた画像信号を出力することが可能となる。

【０１０１】ところで、フレームシンクロナイザの第２
の構成例（図１３）は、第１の構成例（図３）と比較し
て、メモリアクセス調停回路５２を設けたことが特徴で
あり、メモリアクセス調停回路５２が設けられているこ
とによって、フレームメモリ５３の限られた出力用ポー
トを、複数の読み出し系が交互に利用することが可能と
なっている。

【０１０２】しかしながら、メモリアクセス調停回路５
２が、フレームメモリ５３の限られた出力用ポートを複
数の読み出し系が交互に利用できるように調停する処理
には若干の時間を有するので、書き込み制御回路５１か
らの書き込み制御情報、読み出し制御回路５６−１から
の読み出し制御情報、および、読み出し制御回路５６−
１からの読み出し制御情報に対応して、フレームメモリ
５３を制御するまでに若干の遅延が有り、この遅延に起
因する問題が生じてしまうことがある。

【０１０３】この問題について、図１４を参照して具体
的に説明する。すなわち、入力同期信号が同図(C)に示
すタイミングであり、出力同期信号Ａが同図(D)に示す
タイミングである場合、入力同期信号に同期して書き込
みを実行し、出力同期信号Ａに同期して読み出しを実行
すれば、フレームメモリ５３では、同図(A)に示すよう
に、１フレーム目から３フレーム目にわたって、書き込
みアドレスに対する読み出しアドレスの追い越しが発生
してしまう。

【０１０４】そこで、上述した第１の構成例と同様に処
理すれば、同図(C)に示した入力同期信号、および同図
(D)に示した出力同期信号Ａとの位相差に基づいて、同
図(B)に示すような追い越し補償処理を実行する期間が
決定される。

【０１０５】ところが実際には、フレームメモリ５３か
らの画像信号の読み出しは、メモリアクセス調停回路５
２の調停処理による遅延により、同図(E)に示すタイミ
ングとなる。したがって、上述したように、同図(C)に
示した入力同期信号、および同図(D)に示した出力同期
信号Ａとの位相差に基づいて決められた期間に追い越し
補償処理を実行したとしても、同図(F)に示すように、
１フレーム目から３フレーム目にわたる追い越しの発生
は防ぐことができるが、４フレーム目から６フレーム目
にわたって、書き込みアドレスに対する読み出しアドレ
スの追い越しが生じてしまう。

【０１０６】そこで、フレームシンクロナイザの第２の
構成例においては、メモリアクセス調停回路５２の調停
処理による変動する遅延量を考慮して、追い越し補償処
理を実行する期間を決定するようにする。メモリアクセ
ス調停回路５２の調停処理による変動する遅延量を考慮
した位相比較回路５４−１の追い越し検出処理につい
て、図１５のフローチャートを参照して説明する。

【０１０７】この追い越し検出処理は、位相比較回路５
４−１に入力同期信号および出力同期信号Ａが入力され
たときに開始される。

【０１０８】ステップＳ６１において、位相比較回路５
４−１は、入力された入力同期信号と出力同期信号Ａの
位相が追い越し領域であるか否かを判定する。入力され
た入力同期信号と出力同期信号Ａの位相が追い越し領域
であると判定された場合、ステップＳ６２に進む。ステ
ップＳ６２において、位相比較回路５４−１は、調停回
路用追い越し検出処理を実行する。

【０１０９】調停回路用追い越し検出処理について、図
１６のフローチャートを参照して説明する。ステップＳ
９１において、位相比較回路５４−１は、現在の入力同
期信号と出力同期信号Ａの差分時間ΔＲＷnが閾値Ｔｈ
Ｄ１よりも小さいか否か、および、出力同期信号Ａと現
在の入力同期信号の差分時間ΔＷＲnが閾値ＴｈＤ２よ
りも小さいか否かを判定する。ここで、閾値ＴｈＤ１
は、出力同期信号Ａがメモリアクセス調停回路５２によ
って遅れてしまう最大の遅延量であり、また、閾値Ｔｈ
Ｄ２は、入力同期信号がメモリアクセス調停回路５２に
よって遅れてしまう最大の遅延量であり、閾値ＴｈＤ
１，ＴｈＤ２は、予め、追い越し検出回路１５に与えら
れているものとする。

【０１１０】ステップＳ９１において、差分時間ΔＲＷ
nが閾値ＴｈＤ１よりも小さいと判定された場合、また
は、差分時間ΔＷＲnが閾値ＴｈＤ２よりも小さいと判
定された場合、追い越しが発生する可能性があるので、
ステップＳ９２に進む。

【０１１１】ステップＳ９２において、位相比較回路５
４−１は、追い越しの発生予測とその方向性を判定する
ための評価値ΔＶ０＝（ΔＲＷn-1）−（ΔＲＷn）、お
よび評価値ΔＶ１＝（ΔＷＲn-1）−（ΔＷＲn）を演算
する。

【０１１２】ステップＳ９３において、位相比較回路５
４−１は、評価値ΔＶ０が０よりも大きいか否かを判定
する。

【０１１３】ステップＳ９３において、評価値ΔＶ０が
０よりも大きいと判定された場合、ステップＳ９４に進
む。ステップＳ９４において、位相比較回路５４−１
は、追い越し検出信号として追い越しフラグＡを、読み
出し制御回路５６−１に出力する。

【０１１４】ステップＳ９３において、評価値ΔＶ０が
０よりも大きくないと判定された場合、ステップＳ９５
に進む。ステップＳ９５において、位相比較回路５４−
１は、評価値ΔＶ１が０よりも大きいか否かを判定す
る。

【０１１５】ステップＳ９５において、評価値ΔＶ１が
０よりも大きいと判定された場合、ステップＳ９６に進
む。ステップＳ９６において、位相比較回路５４−１
は、追い越し検出信号として追い越しフラグＣを、読み
出し制御回路５６−１に出力する。

【０１１６】ステップＳ９５において、評価値ΔＶ１が
０よりも大きくないと判定された場合、ステップＳ９７
に進む。ステップＳ９７において、位相比較回路５４−
１は、追い越し検出信号として追い越しフラグＡまたは
Ｂ（どちらでもよい）を、読み出し制御回路５６−１に
出力する。

【０１１７】なお、ステップＳ９１において、差分時間
ΔＲＷnが閾値ＴｈＤ１よりも小さくないと判定され、
且つ、差分時間ΔＷＲnが閾値ＴｈＤ２よりも小さくな
いと判定された場合、ステップＳ９２以降の処理は、ス
キップされる。

【０１１８】図１５の追い越し検出処理に戻り、ステッ
プＳ６３おいて、次のフレーム画像のための入力同期信
号と出力同期信号Ａの入力があるまで待機された後、ス
テップＳ６１に戻る。ステップＳ６１において、追い越
し領域ではないと判定された場合、ステップＳ６４に進
む。ステップＳ６１乃至Ｓ６３の処理により、ステップ
６４以降の処理は、現在入力されてた入力同期信号と出
力同期信号Ａの位相が追い越し領域にない状態から開始
されることになる。

【０１１９】ステップＳ６４において、位相比較回路５
４−１は、追い越しの発生予測とその方向性を判定する
ための評価値ΔＶ０＝（ΔＲＷn-1）−（ΔＲＷn）を演
算する。

【０１２０】ステップＳ６５において、位相比較回路５
４−１は、評価値ΔＶ０が０よりも大きいか否かを判定
する。評価値ΔＶ０が０よりも大きいと判定された場
合、ステップＳ６６に進む。

【０１２１】ステップＳ６６において、位相比較回路５
４−１は、現在の差分時間ΔＲＷnが、（閾値ＴｈＡ＋
閾値ＴｈＤ１）よりも小さいか否かを判定する。現在の
差分時間ΔＲＷnが、（閾値ＴｈＡ＋閾値ＴｈＤ１）よ
りも小さいと判定された場合、ステップＳ６７に進み、
反対に、現在の差分時間ΔＲＷnが、（閾値ＴｈＡ＋閾
値ＴｈＤ１）よりも小さくないと判定された場合、ステ
ップＳ７１に進む。

【０１２２】ステップＳ６７において、位相比較回路５
４−１は、追い越し検出信号として追い越しフラグＡ
を、読み出し制御回路５６−１に出力する。ステップＳ
６８において、位相比較回路５４−１は、再度、入力同
期信号と出力同期信号Ａの位相が追い越し領域であるか
否かを判定する。これは、追い越し補償を実行した後、
追い越し領域であるか否かによって、以後の動作を決定
するための比較対象を変化させる必要があるからであ
る。

【０１２３】ステップＳ６８において、追い越し領域で
あると判定された場合、ステップＳ６９に進む。ステッ
プＳ６９において、位相比較回路５４−１は、２サイク
ル後の入力同期信号をトリガとする差分時間ΔＷＲn+2
が、閾値ＴｈＢよりも大きいか否かを判定する。差分時
間ΔＷＲn+2が閾値ＴｈＢよりも大きいと判定された場
合、ステップＳ７０に進む。ステップＳ７０において、
位相比較回路５４−１は、追い越し検出信号として追い
越しフラグＢを読み出し制御回路５６−１に出力する。

【０１２４】ステップＳ７１において、位相比較回路５
４−１は、ステップＳ６２の処理と同様に、調停回路用
追い越し検出処理を実行する。ステップＳ７２におい
て、次のフレーム画像のための入力同期信号と出力同期
信号Ａの入力があるまで待機された後、ステップＳ６４
に戻り、それ以降の処理が繰り返される。

【０１２５】なお、ステップＳ６８において、追い越し
領域ではないと判定された場合、ステップＳ７３に進
む。ステップＳ７３において、位相比較回路５４−１
は、１サイクル後の出力同期信号Ａをトリガとする差分
時間ΔＲＷn+1が閾値ＴｈＨよりも大きいか否かを判定
する。差分時間ΔＲＷn+1が閾値ＴｈＨよりも大きいと
判定された場合、ステップＳ７５に進む。ステップＳ７
５において、位相比較回路５４−１は、追い越し検出信
号として追い越しフラグＨ１を読み出し制御回路５６−
１に出力する。

【０１２６】なお、ステップＳ６９において、差分時間
ΔＷＲn+2が閾値ＴｈＢよりも大きくないと判定された
場合、または、ステップＳ７３において、差分時間ΔＲ
Ｗn+1が閾値ＴｈＨよりも大きくないと判定された場
合、ステップＳ７４に進み、次のフレーム画像に対応す
る入力同期信号と出力同期信号Ａの入力があるまで待機
された後、ステップＳ６８に戻り、それ以降の処理が繰
り返される。

【０１２７】ステップＳ６５において、評価値ΔＶ０が
０よりも大きくないと判定された場合、ステップＳ７６
に進む。

【０１２８】ステップＳ７６において、位相比較回路５
４−１は、追い越しの発生予測とその方向性を判定する
ための評価値ΔＶ１＝（ΔＷＲn-1）−（ΔＷＲn）を演
算する。

【０１２９】ステップＳ７７において、位相比較回路５
４−１は、評価値ΔＶ１が０よりも大きいか否かを判定
する。評価値ΔＶ１が０よりも大きいと判定された場
合、ステップＳ７８に進む。反対に、評価値ΔＶ１が０
よりも大きくないと判定された場合、ステップＳ７１に
進む。

【０１３０】ステップＳ７８において、位相比較回路５
４−１は、現在の差分時間ΔＷＲnが、（閾値ＴｈＡ＋
閾値ＴｈＤ２）よりも小さいか否かを判定する。現在の
差分時間ΔＷＲnが、（閾値ＴｈＡ＋閾値ＴｈＤ２）よ
りも小さいと判定された場合、ステップＳ７９に進む。
反対に、現在の差分時間ΔＷＲnが、（閾値ＴｈＡ＋閾
値ＴｈＤ２）よりも小さくないと判定された場合、ステ
ップＳ７１に進む。

【０１３１】ステップＳ７９において、位相比較回路５
４−１は、追い越し検出信号として追い越しフラグＣを
読み出し制御回路５６−１に出力する。ステップＳ８０
において、位相比較回路５４−１は、再度、入力同期信
号と出力同期信号Ａの位相が追い越し領域であるか否か
を判定する。これは、ステップＳ６８の処理と同様に、
追い越し補償を実行した後、追い越し領域であるか否か
によって、以後の動作を決定するための比較対象を変化
させる必要があるからである。

【０１３２】ステップＳ８０において、追い越し領域で
あると判定された場合、ステップＳ８１に進む。ステッ
プＳ８１において、位相比較回路５４−１は、１サイク
ル後の出力同期信号Ａをトリガとする差分時間ΔＲＷn+
1が閾値ＴｈＢよりも大きいか否かを判定する。差分時
間ΔＲＷn+1が閾値ＴｈＢよりも大きいと判定した場
合、ステップＳ８３に進む。ステップＳ８３において、
位相比較回路５４−１は、追い越し検出信号として追い
越しフラグＤを読み出し制御回路５６−１に出力する。

【０１３３】なお、ステップＳ８０において、追い越し
領域ではないと判定された場合、ステップＳ８４に進
む。ステップＳ８４において、位相比較回路５４−１
は、１サイクル後の入力同期信号をトリガとする差分時
間ΔＷＲn+1が閾値ＴｈＨよりも大きいか否かを判定す
る。差分時間ΔＷＲn+1が閾値ＴｈＨよりも大きいと判
定された場合、ステップＳ８５に進む。ステップＳ８５
において、位相比較回路５４−１は、追い越し検出信号
として追い越しフラグＨ２を読み出し制御回路５６−１
に出力する。

【０１３４】なお、ステップＳ８１において、差分時間
ΔＲＷn+1が閾値ＴｈＢよりも大きくないと判定された
場合、または、ステップＳ８４において、差分時間ΔＷ
Ｒn+1が閾値ＴｈＨよりも大きくないと判定された場
合、ステップＳ８２に進む。ステップＳ８２において、
次のフレーム画像のための入力同期信号と出力同期信号
Ａの入力があるまで待機された後、ステップＳ８０に戻
り、それ以降の処理が繰り返される。

【０１３５】以上のように、追い越し検出処理によっ
て、読み出し制御回路５６−１には、位相比較回路５４
−１から追い越し検出信号が供給されることになる。出
力同期信号Ｂが供給される系においても、同様の追い越
し検出処理が実行されて、読み出し制御回路５６−２に
は、位相比較回路５４−２から追い越し検出信号が供給
されることになる。

【０１３６】なお、読み出し制御回路５６−１，５６−
２に供給された追い越し検出信号は、メモリアクセス調
停回路５２の変動する遅延量に対応するものであるの
で、読み出し制御回路５６−１，５６−２が、第１の構
成例（図３）の読み出し制御回路６−１と同様に、出力
同期信号Ａ、位相比較回路５４−１から供給される追い
越し検出信号、および、シーンチェンジ検出回路５５か
らのシーンチェンジ検出信号に基づき、図１１に示した
フローチャートに従って、読み出し制御処理を実行すれ
ば、出力同期信号Ａに同期した画像信号と、出力同期信
号Ｂに同期した画像信号との２つの画像信号が同時に出
力されることになる。

【０１３７】次に、図１７は、フレームシンクロナイザ
の第３の構成例を示している。第３の構成例（図１７）
は、第２の構成例（図１３）にディレイコントローラ６
１乃至６３を追加したものである。第３の構成例は、メ
モリアクセス調停回路５２の調停処理による書き込み制
御や読み出し制御の遅延量が既知の固定量である場合に
適用される。

【０１３８】第３の構成例において、ディレイコントロ
ーラ６１には、書き込み制御回路５１からの書き込み制
御情報がメモリアクセス調停回路５２によって遅延され
る既知の固定量である遅延量１、および、入力同期信号
が入力される。ディレイコントローラ６１は、入力同期
信号を遅延量１だけ遅延して位相比較回路５４−１，５
４−２に出力する。

【０１３９】ディレイコントローラ６２には、読み出し
制御回路５６−１からの読み出し制御情報がメモリアク
セス調停回路５２によって遅延される既知の固定量であ
る遅延量２、および、出力同期信号Ａが入力される。デ
ィレイコントローラ６２は、出力同期信号Ａを遅延量２
だけ遅延して位相比較回路５４−１に出力する。

【０１４０】ディレイコントローラ６３には、読み出し
制御回路５６−２からの読み出し制御情報がメモリアク
セス調停回路５２によって遅延される既知の固定量であ
る遅延量３、および、出力同期信号Ｂが入力される。デ
ィレイコントローラ６３は、出力同期信号Ｂを遅延量３
だけ遅延して位相比較回路５４−２に出力する。

【０１４１】なお、ディレイコントローラ６１乃至６３
に対する遅延量１乃至３の入力は、メモリアクセス調停
回路５２から直接行ってもよいし、当該フレームシンク
ロナイザの全体を制御するマイクロコンピュータ等から
行うようにしてもよい。

【０１４２】第３の構成例のディレイコントローラ６１
乃至６３以外の構成要素は、第２の構成例と同様である
ので、その説明は省略する。

【０１４３】次に、第３の構成例の出力同期信号Ａが供
給される系の動作について、図１８を参照して説明す
る。書き込み制御回路５１には、図１８(B)に示す入力
同期信号が入力される。読み出し制御回路５６−１に
は、図１８(C)に示す出力同期信号Ａが入力される。

【０１４４】例えば、図１８(B)に示す入力同期信号に
同期してフレームメモリ５３に画像信号を書き込み、図
１８(C)に示す出力同期信号Ａに同期してフレームメモ
リ５３から画像信号を読み出したとすれば、図１８(A)
に示すように、１フレーム目から３フレーム目にわたっ
て読み出しアドレスが書き込みアドレスを追い越してし
まうことになる。しかしながら、実際の書き込みタイミ
ングおよび読み出しタイミングは、メモリアクセス調停
回路５２の調停処理のため、それぞれ遅延量１または遅
延量２だけ遅延したものとなる。すなわち、図１８(F)
に示ような、３フレーム目から６フレーム目にわたっ
て、読み出しアドレスが書き込みアドレスを追い越すよ
うなタイミングで、書き込みと読み出しが行われる。

【０１４５】ところで、位相比較回路５４−１には、デ
ィレイコントローラ６１によって遅延量１だけ遅延させ
た入力同期信号（図１８(D)）と、ディレイコントロー
ラ６２によって遅延量２だけ遅延させた出力同期信号Ａ
（図１８(E)）とが供給されているので、位相比較回路
５４が、第１の構成例の位相比較回路４−１と同様に、
図５に示した追い越し検出処理を実行するようにすれ
ば、その結果として出力する追い越し検出信号は、メモ
リアクセス調停回路５２での遅延量を考慮したものとな
る。したがって、読み出し制御回路５６−１は、図１８
(G)に示すタイミングで追い越し補償処理を実行するよ
うに、読み出し制御信号を出力することになる。

【０１４６】メモリアクセス調停回路５２の後段におい
ては、上述した第２の構成例の処理と同様の処理が実行
される。また、出力同期信号Ｂが供給される系において
も、同様の動作が実行される。

【０１４７】以上のような動作により、フレームシンク
ロナイザの第３の構成例からも、第２の構成例（図１
３）と同様に、出力同期信号Ａに同期した画像信号と、
出力同期信号Ｂに同期した画像信号との２つの画像信号
が同時に出力されることになる。

【０１４８】ところで、上述した一連の処理は、ハード
ウェアにより実行させることもできるが、ソフトウェア
により実行させることもできる。一連の処理をソフトウ
ェアにより実行させる場合には、そのソフトウェアを構
成するプログラムが、専用のハードウェアとしてのフレ
ームシンクロナイザに組み込まれているコンピュータ、
または、各種のプログラムをインストールすることで、
各種の機能を実行することが可能な、例えば汎用のパー
ソナルコンピュータなどにインストールされる。

【０１４９】図１９は、本実施の形態であるフレームシ
ンクロナイザを実現するパーソナルコンピュータの構成
例を示している。このパーソナルコンピュータは、CPU
(Central Processing Unit)１０１を内蔵している。CPU
１０１にはバス１０４を介して、入出力インタフェース
１０５が接続されている。入出力インタフェース１０５
には、キーボード、マウスなどの入力デバイスよりなる
入力部１０６、処理結果としての画像を表示する表示部
１０７、プログラムや各種データを格納するハードディ
スクドライブなどよりなる記憶部１０８、インタネット
等を介してデータを通信する通信部１０９、および、磁
気ディスク１１１乃至半導体メモリ１１４などの記録媒
体に対してデータを読み書きするドライブ１１０が接続
されている。バス１０４には、ROM(Read Only Memory)
１０２およびRAM(Random Access Memory)１０３が接続
されている。

【０１５０】このパーソナルコンピュータにフレームシ
ンクロナイザフレームシンクロナイザを制御させる制御
用プログラムは、磁気ディスク１１１乃至半導体メモリ
１１４に格納された状態でパーソナルコンピュータに供
給され、ドライブ１１０によって読み出されて、記憶部
１０８に内蔵されるハードディスクドライブにインスト
ールされている。記憶部１０８にインストールされてい
る制御用プログラムは、入力部１０６に入力されるユー
ザからのコマンドに対応するCPU１０１の指令によっ
て、記憶部１０８からRAM１０３にロードされて実行さ
れる。

【０１５１】なお、本明細書において、記録媒体により
提供されるプログラムを記述するステップは、記載され
た順序に従って時系列的に行われる処理はもちろん、必
ずしも時系列的に処理されなくとも、並列的あるいは個
別に実行される処理をも含むものである。

【０１５２】また、本明細書において、システムとは、
複数の装置により構成される装置全体を表すものであ
る。

【０１５３】

【発明の効果】以上のように、本発明の同期変換装置お
よび方法、並びに記録媒体のプログラムによれば、第１
および第２の同期周波数の位相差を検知して、検知した
位相差に基づいて、画像メモリにおける読み出しアドレ
スおよび書き込みアドレスの相互の追い越しの発生を予
測し、予測結果に対応して読み出しタイミングを修正す
るようにしたので、従来よりも少ない回路構成で追い越
し補償を実行することが可能となる。

【図面の簡単な説明】

【図１】フレームメモリにおける追い越しを説明するた
めの図である。

【図２】フレームメモリにおける追い越しを説明するた
めの図である。

【図３】本発明を適用したフレームシンクロナイザの第
１の構成例を示すブロック図である。

【図４】位相比較回路４−１の構成例を示すブロック図
である。

【図５】追い越し検出回路１５の追い越し検出処理を説
明するフローチャートである。

【図６】シーンチェンジ検出回路５の構成例を示すブロ
ック図である。

【図７】フレーム間相関判定回路２２の相関値演算処理
を説明するための図である。

【図８】追い越し補償処理を説明するための図である。

【図９】追い越し補償処理を説明するための図である。

【図１０】遅延補償回路８−１の構成例を示すブロック
図である。

【図１１】読み出し制御処理を説明するフローチャート
である。

【図１２】読み出し制御待機処理を説明するフローチャ
ートである。

【図１３】フレームシンクロナイザの第２の構成例を示
すブロック図である。

【図１４】メモリアクセス調停回路５２の調停処理に起
因する遅延について説明するための図である。

【図１５】位相比較回路５４−１の追い越し検出処理を
説明するフローチャートである。

【図１６】図１５のステップＳ６２の調停回路用追い越
し検出処理を説明するフローチャートである。

【図１７】フレームシンクロナイザの第３の構成例を示
すブロック図である。

【図１８】フレームシンクロナイザの第３の構成例の動
作を説明するための図である。

【図１９】パーソナルコンピュータについて説明するた
めの図である。

【符号の説明】

１ 書き込み制御回路， ２ 書き込み回路， ３ フ
レームメモリ， ４位相比較回路， ５ シーンチェン
ジ検出回路， ６ 読み出し制御回路， ７読み出し回
路， ８ 遅延補償回路， １５ 追い越し検出回路，
３１，３２ ラインメモリ， ３３ スイッチ， ５
１ 書き込み制御回路， ５２ メモリアクセス調停回
路， ５３ フレームメモリ， ５４ 位相比較回路，
５５ シーンチェンジ回路， ５６ 読み出し制御回
路， ５７ 遅延補償回路，６１乃至６３ ディレイコ
ントローラ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 博 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5C020 AA14 CA15 5C063 BA20 CA14 CA16 5C082 AA01 AA02 BA02 BA12 BA41 BB22 BC03 BC19 DA01 DA65 MM10

Claims (9)

【特許請求の範囲】
1. 【請求項１】 画像信号の同期周波数を変換する同期変
   換装置において、 入力された第１の同期周波数に同期して前記画像信号を
   画像メモリに書き込む書き込み手段と、 入力された前記第１の同期周波数とは異なる第２の同期
   周波数に同期して前記画像メモリから前記画像信号を読
   み出す読み出し手段と、 前記第１および前記第２の同期周波数の位相差を検知す
   る検知手段と、 前記検知手段が検知した前記位相差に基づいて、前記画
   像メモリにおける読み出しアドレスおよび書き込みアド
   レスの相互の追い越しの発生を予測する予測手段と、 前記予測手段の予測結果に対応して、前記読み出し手段
   の読み出しタイミングを修正する修正手段と、 前記予測手段の予測結果に対応して、前記読み出し手段
   が読み出した前記画像信号に対して遅延補償を実行する
   遅延補償手段とを含むことを特徴とする同期変換装置。
2. 【請求項２】 前記検知手段は、前記第１または前記第
   ２の同期周波数の揺らぎに起因する前記位相差の変化も
   検知することを特徴とする請求項１に記載の同期変換装
   置。
3. 【請求項３】 前記画像信号のシーンチェンジを検出す
   る検出手段をさらに含み、 前記修正手段は、前記検出手段が前記画像信号のシーン
   チェンジを検出したタイミングに対応して、前記読み出
   し手段の読み出しタイミングを修正することを特徴とす
   る請求項１に記載の同期変換装置。
4. 【請求項４】 前記読み出し手段、前記検知手段、前記
   予測手段、前記修正手段、および前記遅延補償手段を含
   む読み出し系を、少なくとも２系以上備えることを特徴
   とする請求項１に記載の同期変換装置。
5. 【請求項５】 前記画像メモリに対する前記書き込み手
   段の書き込み処理、および複数の前記読み出し手段の読
   み出し処理を調停する調停手段をさらに含むことを特徴
   とする請求項４に記載の同期変換装置。
6. 【請求項６】 前記予測手段は、前記検知手段が検知し
   た前記位相差、および前記調停手段の調停処理に要する
   時間に基づいて、前記画像メモリにおける読み出しアド
   レスおよび書き込みアドレスの相互の追い越しの発生を
   予測することを特徴とする請求項５に記載の同期変換装
   置。
7. 【請求項７】 前記第１および前記第２の同期周波数
   を、前記調停手段の調停処理に要する時間だけ遅延して
   前記検知手段に供給する遅延手段をさらに含むことを特
   徴とする請求項５に記載の同期変換装置。
8. 【請求項８】 画像信号の同期周波数を変換する同期変
   換装置の同期変換方法において、 入力された第１の同期周波数に同期して前記画像信号を
   画像メモリに書き込む書き込みステップと、 入力された前記第１の同期周波数とは異なる第２の同期
   周波数に同期して前記画像メモリから前記画像信号を読
   み出す読み出しステップと、 前記第１および前記第２の同期周波数の位相差を検知す
   る検知ステップと、 前記検知ステップの処理で検知された前記位相差に基づ
   いて、前記画像メモリにおける読み出しアドレスおよび
   書き込みアドレスの相互の追い越しの発生を予測する予
   測ステップと、 前記予測ステップの処理での予測結果に対応して、前記
   読み出しステップの処理での読み出しタイミングを修正
   する修正ステップと、 前記予測ステップの処理での予測結果に対応して、前記
   読み出しステップの処理で読み出された前記画像信号に
   対して遅延補償を実行する遅延補償ステップとを含むこ
   とを特徴とする同期変換方法。
9. 【請求項９】 画像信号の同期周波数を変換する同期変
   換用のプログラムであって、 入力された第１の同期周波数に同期して前記画像信号を
   画像メモリに書き込む書き込みステップと、 入力された前記第１の同期周波数とは異なる第２の同期
   周波数に同期して前記画像メモリから前記画像信号を読
   み出す読み出しステップと、 前記第１および前記第２の同期周波数の位相差を検知す
   る検知ステップと、 前記検知ステップの処理で検知された前記位相差に基づ
   いて、前記画像メモリにおける読み出しアドレスおよび
   書き込みアドレスの相互の追い越しの発生を予測する予
   測ステップと、 前記予測ステップの処理での予測結果に対応して、前記
   読み出しステップの処理での読み出しタイミングを修正
   する修正ステップと、 前記予測ステップの処理での予測結果に対応して、前記
   読み出しステップの処理で読み出された前記画像信号に
   対して遅延補償を実行する遅延補償ステップとを含むこ
   とを特徴とするコンピュータが読み取り可能なプログラ
   ムが記録されている記録媒体。