JPH09116875A - 映像信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力映像信号と表示映像信号の周波数の差が
大きくても、確実にフィールドメモリに対する書き込み
と読み出しのアドレス追い越しを予測する。 【解決手段】 第１及び第２のフィールドメモリ１，２
に対するリードリセット信号の立ち上がり時に、ライト
セレクト信号ＷＥとリードセレクト信号ＲＥの一致を判
定し、判定結果に応じて読み出しと書き込みのアドレス
追い越しを予測する第１アドレス監視回路１１と、入力
映像信号と表示映像信号の垂直信号の位相差Ａ，Ｂとこ
の位相差の経時変化量｜Ａ−Ｂ｜とを検出して両者を比
較すると共に、リードリセット信号の立ち上がり時に、
ライトセレクト信号ＷＥとリードセレクト信号ＭＲＥの
一致を判定し、比較及び判定の両結果に応じて読み出し
と書き込みのアドレス追い越しを予測する第２アドレス
監視回路１２を設け、切換回路１３で切換信号に応じて
第１と第２のアドレス監視回路を切り換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィールドメモリ
やフレームメモリ等のバッファメモリを用い、入力映像
信号を時間軸変換して同期信号の異なる表示映像信号を
生成する映像信号処理回路に係わり、特に、バッファメ
モリに対する書き込みアドレスと読み出しアドレス間の
アドレス追い越しを監視する回路に関する。

【０００２】

【従来の技術】パーソナルコンピュータ等の映像信号を
通常のテレビジョン受像機に表示する場合や、通常のテ
レビジョン信号をこのテレビジョン信号と同期して動作
していないテレビジョン受像機に表示する場合、入力映
像信号をその同期信号に対応する書き込みクロックに従
って、フィールドメモリやフレームメモリ等のバッファ
メモリに一旦書き込み、表示しようとする映像信号の同
期信号に対応する読み出しクロックに従って書き込まれ
た映像信号を読み出し、表示映像信号とすることが一般
的に行われていた。

【０００３】上述したバッファメモリを用いた際には、
入力映像信号と表示映像信号の同期信号周波数が異なる
ために、書き込みアドレスと読み出しアドレスの間でい
ずれか一方が他方を追い越す事態が必ず発生し、この場
合には、表示映像の１つの画面内で入力映像の２つのフ
ィールドもしくはフレームが切り替わり、画質が著しく
損なわれてしまう。

【０００４】そこで、従来より、バッファメモリに対す
る書き込みアドレスと読み出しアドレスを監視し、いず
れか一方が他方を追い越すか否かを予測し、予測結果に
応じて書き込みもしくは読み出しを制御して、１画面内
での表示内容の切り替わりを防止するようにしていた。

【０００５】

【発明が解決しようとする課題】通常、フィールドメモ
リやフレームメモリ等のバッファメモリは、アドレスカ
ウンタを内蔵し、入力されるクロックに基づいて書き込
み及び読み出しのアドレスを決定するようにしている。
このため、アドレス追い越しを予測するために、アドレ
スそのものをメモり外部で監視する構成は採用できず、
また、このような構成では、アドレスそのもののビット
数が多いために、回路が大規模にならざるを得ないとい
う問題がある。

【０００６】

【課題を解決するための手段】本発明は、第１及び第２
のバッファメモリに入力映像信号を交互に書き込み、書
き込まれた映像信号を交互に読み出して表示映像信号を
得る映像信号処理回路において、前記第１及び第２のバ
ッファメモリから読み出し動作を開始するとき、書き込
みを行っているバッファメモリと読み出しを行おうとす
るバッファメモリが一致するか否かを判定し、判定結果
に応じて読み出しと書き込みにおけるアドレス追い越し
の発生を予測する第１のアドレス監視回路と、前記入力
映像信号と表示映像信号の垂直信号の位相差と該位相差
の経時変化量とを検出する検出回路、前記位相差と経時
変化量とを比較する比較回路、読み出し動作を開始する
とき、書き込みを行っているバッファメモリと読み出し
を行おうとするバッファメモリが一致するか否かを判定
する判定回路、及び、前記比較回路と判定回路の結果に
応じて読み出しと書き込みにおけるアドレス追い越しの
発生を予測する第２のアドレス監視回路と、切換信号に
応じて前記第１と第２のアドレス監視回路を切り換える
切換回路とを有することを特徴とする。

【０００７】また、本発明は、第１及び第２のバッファ
メモリに入力映像信号を交互に書き込み、書き込まれた
映像信号を交互に読み出して表示映像信号を得る映像信
号処理回路において、前記第１及び第２のバッファメモ
リに書き込み動作を開始するとき、読み出しを行ってい
るバッファメモリと書き込みを行おうとするバッファメ
モリが一致するか否かを判定し、判定結果に応じて読み
出しと書き込みにおけるアドレス追い越しの発生を予測
する第１のアドレス監視回路と、前記入力映像信号と表
示映像信号の垂直信号の位相差と該位相差の経時変化量
とを検出する検出回路、前記位相差と経時変化量とを比
較する比較回路、書き込み動作を開始するとき、読み出
しを行っているバッファメモリと書き込みを行おうとす
るバッファメモリが一致するか否かを判定する判定回
路、及び、前記比較回路と判定回路の結果に応じて読み
出しと書き込みにおけるアドレス追い越しの発生を予測
する第２のアドレス監視回路と、切換信号に応じて前記
第１と第２のアドレス監視回路を切り換える切換回路と
を有することを特徴とする。

【０００８】また、本発明は、前記経時変化量が所定値
より少なくなったことを検出する第２検出回路を更に備
え、該検出回路の検出出力を前記切換信号とすることを
特徴とする。

【０００９】

【発明の実施の形態】図２は、本発明の実施形態を示す
ブロック図であり、１及び２は各々１フィールド分の入
力映像信号を記憶する第１及び第２のフィールドメモリ
（Ｍ１，Ｍ２）であり、各々、書き込みアドレスを指定
するためのライトアドレスカウンタＷＣＴＲ３，４と、
読み出しアドレスを指定するためのリードアドレスカウ
ンタＲＣＴＲ５，６を備え、書き込み及び読み出しの制
御は、タイミング制御回路７からの各種信号により行わ
れる。

【００１０】タイミング制御回路７は、書き込みを制御
するためのクロックを発生する入力映像クロックジェネ
レータ８と、読み出しを制御するためのクロックを発生
する表示映像クロックジェネレータ９と、書き込みアド
レスと読み出しアドレス間のアドレス追い越しを監視す
るアドレス監視回路１０を有する。入力映像クロックジ
ェネレータ８は、入力映像信号の水平同期信号及び垂直
同期信号である入力Ｈ及び入力Ｖを入力し、ライトクロ
ック信号ＷＣＬＫ，ライトリセット信号ＷＲＳＴ，ライ
トセレクト信号ＷＥ，ライトイネーブル信号ＷＥ１及び
ＷＥ２を出力する。

【００１１】ライトクロック信号ＷＣＬＫは、入力Ｈに
同期して、デジタルデータである入力映像信号のビット
レートに対応しており、また、ライトセレクト信号ＷＥ
は、図３イに示すように入力Ｖに同期して入力Ｖの１周
期毎に信号レベルが反転する。このライトセレクト信号
ＷＥは、そのままＡＮＤゲート８１に入力されると共
に、インバータ８２により反転されてＡＮＤゲート８３
に入力される。

【００１２】入力映像クロックジェネレータ８は、内部
に第１クロック発生器８４を有し、この発生器が入力映
像信号の有効表示期間を示す信号ＤＩＳＰ１を出力す
る。この信号ＤＩＳＰ１は、図３エに示すように、ライ
トセレクト信号ＷＥの反転後所定期間ｔの経過後に立ち
上がる信号であって、この信号がＡＮＤゲート８１，８
３に入力される。従って、ＡＮＤゲート８１，８３から
は、図３オ，カに示すように、信号ＤＩＳＰ１と同一期
間、ライトセレクト信号ＷＥの信号レベルに応じて交互
にＨレベルを出力するライトイネーブル信号ＷＥ１，Ｗ
Ｅ２が出力される。また、ライトリセット信号ＷＲＳＴ
も、ＤＩＳＰ１の立ち上がりに同期して図３ウに示すよ
うに出力され、このため、信号ＷＥ１，ＷＥ２，ＷＲＳ
Ｔは、いずれもライトセレクト信号ＷＥの反転後、所定
期間ｔだけ経過して出力される。入力映像信号の水平同
期信号周期を１Ｈとしたとき、ｔとしては例えば２０Ｈ
程度が選ばれる。

【００１３】フィールドメモリ１，２内のライトアドレ
スカウンタ３，４は、ライトリセット信号ＷＲＳＴによ
ってリセットされ、信号ＷＥ１，ＷＥ２がＨレベルの期
間ライトクロックＷＣＬＫをカウントすることにより書
き込みアドレスをインクリメントするものであり、従っ
て、フィールドメモリ１，２には、入力映像信号が下位
アドレスから上位アドレスに向かって順に書き込まれ、
また、ライトイネーブル信号ＷＥ１，ＷＥ２によってフ
ィールド単位に交互に入力映像信号が書き込まれる。

【００１４】一方、表示映像クロックジェネレータ９
は、表示映像信号の水平同期信号及び垂直同期信号であ
る表示Ｈ及び表示Ｖを生成して出力し、更に、リードク
ロック信号ＲＣＬＫ，リードリセット信号ＲＲＳＴ，リ
ードセレクト信号ＲＥ，リードイネーブル信号ＲＥ１及
びＲＥ２を出力する。リードクロック信号ＲＣＬＫは、
表示Ｈに同期するように、表示映像信号のビットレート
に対応して発生され、また、リードセレクト信号ＲＥ
は、図３クに示すように表示Ｖに同期して表示Ｖの１周
期毎に信号レベルが反転するよう出力される。このリー
ドセレクト信号ＲＥは、アドレス監視回路１０からの出
力信号ＭＯＮを入力するエクスクルーシブＯＲ（ＥＸ−
ＯＲ）ゲート９５を介してそのままＡＮＤゲート９１に
入力されると共に、インバータ９２により反転されてＡ
ＮＤゲート９３に入力される。

【００１５】表示映像クロックジェネレータ９は、内部
に第２クロック発生器９４を有し、この発生器が表示映
像信号の有効表示期間を示す信号ＤＩＳＰ２を出力す
る。この信号ＤＩＳＰ２は、図３コに示すように、リー
ドセレクト信号ＲＥの反転後所定期間ｔの経過後に立ち
上がる信号であって、この信号がＡＮＤゲート９１，９
３に入力される。従って、信号ＭＯＮがＬレベルである
ときは、信号ＲＥがＥＸ−ＯＲゲート９５をそのまま通
過して信号ＭＲＥとなり、ＡＮＤゲート９１，９３から
は、図３サ，シに示すように、信号ＤＩＳＰ２と同一期
間、リードセレクト信号ＲＥの信号レベルに応じて交互
にＨレベルを出力するリードイネーブル信号ＲＥ１，Ｒ
Ｅ２が出力される。また、リードリセット信号ＲＲＳＴ
も、ＤＩＳＰ２の立ち上がりに同期して図３ケに示すよ
うに出力され、このため、信号ＲＥ１，ＲＥ２，ＲＲＳ
Ｔは、いずれもリードセレクト信号ＲＥの反転後、所定
期間ｔだけ経過して出力される。

【００１６】フィールドメモリ１，２内のリードアドレ
スカウンタ５，６は、リードリセット信号ＲＲＳＴによ
ってリセットされ、信号ＲＥ１，ＲＥ２がＨレベルの期
間ライトクロックＲＣＬＫをカウントすることにより読
み出しアドレスをインクリメントするものであり、従っ
て、フィールドメモリ１，２からは、下位アドレスから
上位アドレスに向かって順に読み出しが行われ、また、
リードイネーブル信号ＲＥ１，ＲＥ２によってフィール
ド単位に交互に読み出しが行われる。

【００１７】ところで、アドレス監視回路１０が２つの
フィールドメモリ１，２のいずれかのメモリ上において
アドレスの追い越しが発生すると予測した場合には、信
号ＭＯＮがＨレベルになる。そして、この信号ＭＯＮが
Ｈレベルになると、ＥＸ−ＯＲゲート９５は信号ＲＥを
反転するので、信号ＲＥ１とＲＥ２の信号レベルが逆転
し、これによって、２つのフィールドメモリ１，２のう
ち、読み出しを行ったフィールドメモリが連続して再度
読み出される。つまり、読み出しメモリが変更されるこ
とによって、同一フィールドメモリ上でのアドレス追い
越しが回避され、画質の劣化が防止される。

【００１８】次に、アドレス監視回路１０について、図
１を参照しながら説明する。図１に示すように、アドレ
ス監視回路１０は、第１アドレス監視回路１１と第２ア
ドレス監視回路１２と、モード切換信号ＭＯＤＥに応じ
て両監視回路の出力ＭＯＮ１，ＭＯＮ２を切り換える切
換回路１３から構成されている。このモード切換信号Ｍ
ＯＤＥは、マイコン等の外部から入力される信号であ
り、入力映像信号源として何を用いるか、もしくは、出
力映像機器としてによりどんな種類のものを用いるかに
より決定される信号であり、入力映像信号と表示映像信
号の同期信号周波数が近いときＬレベルが出力され、近
くないときＨレベルが出力される。そして、切換回路１
３では、信号ＭＯＤＥがＬレベルであるとき第１アドレ
ス監視回路１１の出力ＭＯＮ１を信号ＭＯＮとして出力
し、Ｈレベルであるとき第２アドレス監視回路１２の出
力ＭＯＮ２を信号ＭＯＮとして出力する。

【００１９】そこで、まず、第１アドレス監視回路１１
の具体構成について説明する。図１に示すように、この
回路１１は、極めて簡単な構成であって、リードセレク
ト信号ＲＥとリードリセット信号ＲＲＳＴを入力するＡ
ＮＤゲート１０１と、このＡＮＤゲート１０１の出力Ｆ
ＲＳＴをクロック端子に入力し、ライトイネーブル信号
ＷＥをデータ端子に入力するＤフリップフロップ１０２
よりなる１ビットレジスタで構成されている。ＡＮＤゲ
ート１０１は、図３スに示すように、信号ＷＥが必ずＨ
レベルとなるフィールドのリードリセット信号ＲＲＳＴ
を抽出するためのゲートであり、このゲート出力ＦＲＳ
Ｔで信号ＷＥをレジスタ１０２に取り込むことによって
信号ＷＥとＲＥの一致を検出しており、信号ＭＯＮ１と
して一致しているときＨレベルを出力し、不一致のとき
Ｌレベルを出力する。

【００２０】そこで、図３に示すように、入力Ｖと表示
Ｖの周波数が近く、且つ、位相差が比較的少ないとき
は、信号ＷＥとＲＥの周波数の差及び位相差も少なくな
る。フィールドメモリ１，２の選択は、信号ＷＥとＲＥ
に基づいて行われているので、位相差が少ないというこ
とは、書き込みと読み出しがほとんど同一のフィールド
メモリに対して行われることを意味し、このために同一
フィールドメモリ上で書き込みアドレスと読み出しアド
レスの一方が他方を追い越す可能性がある。この場合、
アドレス監視回路１０では、図３スに示すゲート出力Ｆ
ＲＳＴの立ち上がりでＨレベルのＷＥがレジスタ１０２
に取り込まれるので、信号ＭＯＮ１がＨレベルとなり、
アドレス追い越しが発生することを予測する。このた
め、信号ＲＥが反転され、図３ソに示すようにＥＸ−Ｏ
Ｒゲートの出力信号ＭＲＥが反転する。これによりアド
レス追い越しが回避される。

【００２１】一方、入力Ｖと表示Ｖの周波数が近くて
も、図４に示すように、その位相差が大きい場合は、信
号ＷＥとＲＥの位相差も大きくなるので、書き込みと読
み出しが異なるフィールドメモリに対して行われること
となり、従って、同一フィールドメモリ上で書き込みア
ドレスと読み出しアドレスの一方が他方を追い越すこと
はない。この場合、アドレス監視回路１０では、ゲート
出力ＦＲＳＴの立ち上がりでＬレベルのＷＥがレジスタ
１０２に取り込まれるので、信号ＭＯＮ１がＬレベルと
なり、アドレス追い越しは発生しないと予測する。よっ
て、信号ＲＥによる読み出しメモリの変更は起こらな
い。

【００２２】ところで、図３における状態から位相差が
徐々に広がり、図５に示すような状態になったとする。
この状態では、アドレス監視回路１０において、ゲート
出力ＦＲＳＴが立ち上がったとき、Ｄフリップフロップ
１０２は信号ＷＥとしてＬレベルに落ちる直前のＨレベ
ルを取り込むこととなる。このため、信号ＭＯＮ１がＨ
レベルになり、これに応じて信号ＲＥが反転されて、信
号ＭＲＥは信号ＷＥと同様Ｌレベルになってしまい、書
き込みと読み出しは同一のフィールドメモリ２に対して
行われることとなる。

【００２３】しかしながら、フィールドメモリ２に対し
実際に読み出しが開始されるのは、信号ＲＲＳＴ及びＲ
Ｅ２がＨレベルに立ち上がるときであり、このタイミン
グは信号ＷＥがＬレベルに反転する前である。これに対
し、フィールドメモリ２に対する書き込みは、信号ＷＥ
２及びＷＲＳＴが立ち上がるとき、即ち、信号ＷＥが反
転後所定期間ｔだけ経過した後に開始されるので、読み
出しと書き込みには、少なくともｔの時間差が生じる。

【００２４】ここでは、入力Ｖと表示Ｖの周波数が近い
場合を考えているので、１フレーム以内に両信号の周期
の差がｔ以上縮まることはなく、従って、少なくともｔ
の時間差があれば、同一フィールドメモリであっても書
き込みと読み出しでアドレスの追い越しは発生しない。
よって、この場合、信号ＭＯＮ１がＨレベルになっても
問題はない。

【００２５】次に、図４の状態から位相差が徐々に狭く
なり、図６に示すような状態になったとする。この状態
では、アドレス監視回路１０において、ゲート出力ＦＲ
ＳＴが立ち上がったとき、Ｄフリップフロップ１０２
は、信号ＷＥとしてＨレベルに立ち上がる直前のＬレベ
ルを取り込むこととなる。このため、信号ＭＯＮ１がＬ
レベルとなり、信号ＲＥは反転せず信号ＭＲＥは信号Ｗ
Ｅと同様Ｈレベルになってしまい、書き込みと読み出し
は同一のフィールドメモリ１に対して行われることとな
る。

【００２６】しかしながら、フィールドメモリ１に対し
実際に読み出しが開始されるのは、信号ＲＲＳＴ及びＲ
Ｅ１がＨレベルに立ち上がるときであり、このタイミン
グは信号ＷＥがＨレベルに反転する前である。これに対
し、フィールドメモリ１に対する書き込みは、信号ＷＥ
１及びＷＲＳＴが立ち上がるとき、即ち、信号ＷＥが反
転後所定期間ｔだけ経過した後に開始されるので、読み
出しと書き込みには、少なくともｔの時間差が生じる。
そして、入力Ｖと表示Ｖの周波数が近ければ、１フレー
ム以内に両信号の周期の差がｔ以上縮まることはないの
で、同一フィールドメモリであっても書き込みと読み出
しでアドレスの追い越しは発生しない。よって、この場
合も信号ＭＯＮ１がＬレベルになっても問題はない。

【００２７】以上説明した第１アドレス監視回路１１で
は、入力映像信号と表示映像信号の同期信号周波数が近
い場合には効果的に働くが、１フレームで位相差がｔ
（約２０Ｈ）以上広がるほど両信号の周波数差が大きい
ときには正しく予測することができず、このため、図９
に示す第２アドレス監視回路１２を設けている。第２ア
ドレス監視回路１２は、入力Ｖによりリセットされ表示
Ｈをカウントするカウンタ１２１と、カウンタ１２１の
内容を表示Ｖの立ち下がり時に取り込むレジスタ１２２
と、このレジスタ１２２の内容を表示Ｖの立ち下がり時
に取り込むレジスタ１２３と、カウンタ１２２の内容を
入力Ｖの立ち下がり時に取り込むレジスタ１２４と、３
つのレジスタ１２２，１２３，１２４の内容Ａ，Ｂ，Ｌ
を取り込み演算を行う演算回路１２５より成る。

【００２８】図８は、入力Ｖと表示Ｖの関係を示すタイ
ミングチャートであり、上述したカウンタ１２１は入力
Ｖの立ち下がりから表示Ｖの立ち下がりまでの位相差
（水平走査線数）Ａをカウントし、この値Ａがレジスタ
１２３へ順次転送される。このときレジスタ１２２には
次の位相差Ｂが得られる。カウンタ１２１は最終的には
次の入力Ｖが入力されるまでカウントを続けるので、レ
ジスタ１２４には入力Ｖの１垂直走査期間の水平走査線
数Ｌが得られる。

【００２９】次に、演算回路１２５の演算内容を図１０
のフローチャートを参照して説明する。ここでは、図１
１，１２に入力Ｖと表示Ｖの一例を示し、これらの例示
に基づき演算内容を説明する。図１１は表示Ｖの方が入
力Ｖより周波数が低い場合を示し、図１２は表示Ｖの方
が入力Ｖより周波数が高い場合を示す。

【００３０】そこで、演算回路１２５は、まず、Ａ，
Ｂ，Ｌを取り込んで、Ａ−Ｂ＜０の判定を行う（Ｓ１
２）。この判定は、入力Ｖに対する表示Ｖの遅れが拡大
する傾向にあるか否かを判定する。この判定でＹであれ
ば、図１１に示すように表示Ｖの方が入力Ｖより遅く、
次の表示Ｖのタイミングでは位相差は｜Ａ−Ｂ｜だけ更
に拡大する。つまり、この｜Ａ−Ｂ｜が位相差の経時的
変化量を示し、次に、この変化量を、｜Ｌ−Ｂ｜と比較
する（Ｓ１３）。そして、この比較においてＹであれ
ば、次の表示Ｖの発生までに入力Ｖと表示Ｖの関係が入
れ替わる。このため、同一メモリに書き込みと読み出し
が実行された場合アドレスの追い越しが発生する。

【００３１】そこで、信号ＲＲＳＴが立ち上がって読み
出しが開始される時点で、信号ＷＥと信号ＭＲＥを比較
することにより、書き込みメモリ（Ｗメモリ）と読み出
しメモり（Ｒメモリ）が一致するか否かを判定する（Ｓ
１４）。これは、図１１において、斜線で示した部分の
先頭で、書き込みメモリがＭ１、読み出しメモリがＭ２
であることに該当する。この場合、読み出しメモりＭ２
の読み出し中に書き込みメモりがＭ２になり、アドレス
の追い越しが発生する。つまり、一致していなければ、
次の表示までに追い越しが発生するため、信号ＭＯＮ２
に１を加算し、そのときの値が「０」であれば「１」
に、「１」であれば「０」にセットする（Ｓ１５）。

【００３２】一方、Ｓ１２において、Ａ−Ｂが負でなか
った場合には、図１２に示すように、表示Ｖの方が入力
Ｖより早く、次の表示Ｖのタイミングでは、その位相差
はＡ−Ｂだけ更に小さくなる。そこで、この位相差の経
時変化量Ａ−ＢをがＢより小さいか判定する（Ｓ１
６）。そして、Ｓ１６においてＹであれば、次のフィー
ルドの読み出し中に入力Ｖと表示Ｖの関係が入れ替わ
る。このため、信号ＲＲＳＴの立ち上がり時に信号ＷＥ
と信号ＭＲＥを比較することにより、書き込みメモリ
（Ｗメモリ）と読み出しメモリ（Ｒメモリ）とが一致し
ているか否かを判定する（Ｓ１７）。そして、一致して
いれば、次の表示Ｖまでに読み出しアドレスが書き込み
アドレスを追い越す。このため、Ｓ１５に移り信号ＭＯ
Ｎ２の値を変更する。これは、図１２において、斜線で
示した部分の先頭で、書き込みメモリがＭ２、読み出し
メモリがＭ２であることに該当する。この場合、書き込
みメモりＭ２の書き込み中に読み出しアドレスが書き込
みアドレスを追い越す。

【００３３】また、Ｓ１４においてＹ、Ｓ１７において
Ｎであれば、問題となる同一メモリにおけるアドレス追
い越しは生じないため、信号ＭＯＮ２を変更する必要は
ない。Ｓ１５においてＭＯＮ２に「１」を加算した場合
及びＳ１４においてＹ、Ｓ１７においてＮであった場合
には、３フィールドを経過するまで待ち（Ｓ１８）、Ｓ
１１に戻る。そして、次のＡ，Ｂを取り込み、次のフィ
ールドについての処理を行う。尚、Ｓ１３及びＳ１６に
おいて、Ｎの場合も次の表示Ｖのタイミングまでに書き
込みアドレスが読み出しアドレスを追い越すことはない
ため、次の表示Ｖのタイミングで新しいＡ，Ｂを取り込
んで処理を繰り返す。

【００３４】ここで、アドレス追い越しが発生すること
を検出した場合に、Ｓ１８で３フィールド待つのは、追
い越しが起こった直後における演算は正しい値が出ず、
また３フィールド以内で追い越しが起こるような同期の
タイミングがかけ離れた映像信号同士の変換は実際的で
ないからである。以上のようにして、信号ＭＯＮ２が
「１」になったときは、第１アドレス監視回路において
説明したと同様、ＥＸ−ＯＲゲート９５により信号ＲＥ
が反転されてＭＲＥとなり、これによって読み出しメモ
リの変更が行われる。

【００３５】図１１においては、メモリＭ１からｆｎ−
３を読み出した後、次に、メモリＭ２からｆｎ−２を読
み出していると、その最中にメモりＭ２へのｆｎの書き
込みアドレスが読み出しアドレスを追い越してしまう。
従って、ＭＯＮ２を「１」にすることによって、読み出
しメモリをＭ２からＭ１に変更し、メモリＭ１を２度連
続して読み出しｆｎ−２のフィールドを省略する。その
後は、次の追い越しが発生するまでメモリＭ２，Ｍ１か
ら交互に読み出しを行う。

【００３６】図１２においては、ＭＯＮ２を「１」にす
ることによって、メモリＭ１からのｆｎ−１の読み出し
の後に、続けてメモりＭ１からｆｎ−１の読み出しを行
う。これによって、メモリＭ２のｆｎの書き込み中に読
み出しアドレスが書き込みアドレスを追い越し、ｆｎ−
２の読み出しになってしまうことを防止できる。このよ
うに、第２アドレス監視回路１２は、入力映像信号と表
示映像信号の同期信号周波数の差がある程度大きいとき
は、確実にアドレス追い越しを予測できる。しかしなが
ら、第２アドレス監視回路１２内のカウンタ１２１は、
表示Ｈをカウントするので、入力映像信号と表示映像信
号の同期信号周波数が近くなり、位相差が表示映像信号
の水平走査期間１Ｈ以下になるとその位相差を検出する
ことができなくなる。

【００３７】そこで、この実施形態では、外部からのモ
ード信号ＭＯＤＥにより第１と第２のアドレス監視回路
を切り換えることにより、広範な周波数範囲の入力映像
信号及び表示映像信号に対応できるようにしている。こ
こで、上述したように、｜Ａ−Ｂ｜は位相差の経時的変
化量を示しているので、この値が小さいということは入
力映像信号と表示映像信号の同期信号周波数が近いこと
を意味する。よって、図９の点線で示すように、Ａ，Ｂ
を入力する第２演算回路１２６を設け、ここで、｜Ａ−
Ｂ｜＜Ｃ（Ｃ：所定値）を判定し、この判定でＹのとき
Ｈレベルとなり、ＮのときＬレベルとなる信号ＭＤを出
力するようにし、この信号をモード切換信号ＭＯＤＥと
して用いれば、自動的に切換を行うことができるように
なる。尚、Ｃとしては３Ｈ，４Ｈ等の小さな値を用いれ
ばよい。

【００３８】ところで、上述の第１アドレス監視回路１
１においては、１フレーム毎にアドレスの追い越しを予
測するようにしたが、１フィールド毎に行うようにして
も良い。例えば、図７に示すように、信号ＲＥとＷＥを
入力するＥＸ−ＮＯＲゲート１０３と、このＮＯＲゲー
ト出力をデータ端子Ｄに入力し、クロック端子ＣＬに信
号ＲＲＳＴを入力するＤフリップフロップ１０４で、第
１アドレス監視回路１１を構成すればよい。

【００３９】また、第１アドレス監視回路１１では、信
号ＲＲＳＴに基づき読み出し動作の開始時点でアドレス
追い越しを予測するようにしたが、図１及び図７におい
て、信号ＲＲＳＴ，ＲＥ，ＷＥの代わりに、各々、信号
ＷＲＳＴ，ＷＥ，ＲＥを用いることにより、同一構成で
書き込み動作の開始時点でアドレス追い越しを予測する
こともできる。第２アドレス監視回路１２においても、
表示Ｖを基準として信号ＭＯＮ２を生成する代わりに、
入力Ｖを基準にして信号ＭＯＮ２を生成して書き込み動
作の開始時点でアドレス追い越しを予測することもでき
る。そして、この場合、図２に示した信号ＭＯＮを入力
するＥＸ−ＯＲゲート９５を取り除き、信号ＭＲＥの代
わりに信号ＲＥを用いると共に、このＥＸ−ＯＲゲート
を書き込み側に設けて信号ＭＯＮとＷＥを入力し、その
出力及びその反転出力をＡＮＤゲート８１，８３に入力
する。このようにすれば、アドレス追い越しが予測され
たときに、同一フィールドメモリに対して読み出しを連
続して行う代わりに、同一メモリに対して書き込みを連
続して行うことができ、この構成によっても、アドレス
の追い越しを回避することができる。

【００４０】尚、本発明は、フィールドメモリだけでは
なくフレームメモリを用いるシステムにも当然適用可能
である。

【００４１】

【発明の効果】本発明によれば、入力映像信号と表示映
像信号の周波数の差が広い範囲にわたっても、簡単な回
路構成によって確実に、バッファメモリに対する書き込
みと読み出しのアドレス追い越しを予測できるようにな
る。特に、入力クロックに従って内部で書き込み及び読
み出しのアドレスを決定するバッファメモリを採用する
場合には最適となる。

【図面の簡単な説明】

【図１】第１アドレス監視回路を示す回路図である。

【図２】映像信号処理回路を示すブロック図である。

【図３】アドレス追い越しが発生することを予測した場
合のタイミングチャートである。

【図４】アドレス追い越しが発生しないことを予測した
場合のタイミングチャートである。

【図５】アドレス追い越しが発生することを予測した場
合の他のタイミングチャートである。

【図６】アドレス追い越しが発生しないことを予測した
場合の他のタイミングチャートである。

【図７】第１アドレス監視回路の他の例を示す回路図で
ある。

【図８】入力映像信号と表示映像信号の位相差を説明す
る説明図である。

【図９】第２アドレス監視回路を示す回路図である。

【図１０】第２アドレス監視回路内の演算回路の処理内
容を示すフローチャートである。

【図１１】読み出しメモリの変更を示す説明図である。

【図１２】読み出しメモリの他の変更例を示す説明図で
ある。

【符号の説明】

１，２ フィールドメモリ ３，４ ライトアドレスカウンタ ５，６ リードアドレスカウンタ ７ タイミング制御回路 ８ 入力映像クロックジェネレータ ９ 表示映像クロックジェネレータ １０ アドレス監視回路 １１ 第１アドレス監視回路 １２ 第２アドレス監視回路 １３ 切換回路 ８１，８３，９１，９３，１０１ ＡＮＤゲート ９５，１０３ ＥＸ−ＯＲゲート １０２，１０４ Ｄフリップフロップ １２１ カウンタ １２２，１２３，１２４ レジスタ １２５ 演算回路 １２６ 第２演算回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 晴也 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１及び第２のバッファメモリに入力映
   像信号を交互に書き込み、書き込まれた映像信号を交互
   に読み出して表示映像信号を得る映像信号処理回路にお
   いて、前記第１及び第２のバッファメモリから読み出し
   動作を開始するとき、書き込みを行っているバッファメ
   モリと読み出しを行おうとするバッファメモリが一致す
   るか否かを判定し、判定結果に応じて読み出しと書き込
   みにおけるアドレス追い越しの発生を予測する第１のア
   ドレス監視回路と、前記入力映像信号と表示映像信号の
   垂直信号の位相差と該位相差の経時変化量とを検出する
   検出回路、前記位相差と経時変化量とを比較する比較回
   路、読み出し動作を開始するとき、書き込みを行ってい
   るバッファメモリと読み出しを行おうとするバッファメ
   モリが一致するか否かを判定する判定回路、及び、前記
   比較回路と判定回路の結果に応じて読み出しと書き込み
   におけるアドレス追い越しの発生を予測する第２のアド
   レス監視回路と、切換信号に応じて前記第１と第２のア
   ドレス監視回路を切り換える切換回路とを有することを
   特徴とする映像信号処理回路。
2. 【請求項２】 第１及び第２のバッファメモリに入力映
   像信号を交互に書き込み、書き込まれた映像信号を交互
   に読み出して表示映像信号を得る映像信号処理回路にお
   いて、前記第１及び第２のバッファメモリに書き込み動
   作を開始するとき、読み出しを行っているバッファメモ
   リと書き込みを行おうとするバッファメモリが一致する
   か否かを判定し、判定結果に応じて読み出しと書き込み
   におけるアドレス追い越しの発生を予測する第１のアド
   レス監視回路と、前記入力映像信号と表示映像信号の垂
   直信号の位相差と該位相差の経時変化量とを検出する検
   出回路、前記位相差と経時変化量とを比較する比較回
   路、書き込み動作を開始するとき、読み出しを行ってい
   るバッファメモリと書き込みを行おうとするバッファメ
   モリが一致するか否かを判定する判定回路、及び、前記
   比較回路と判定回路の結果に応じて読み出しと書き込み
   におけるアドレス追い越しの発生を予測する第２のアド
   レス監視回路と、切換信号に応じて前記第１と第２のア
   ドレス監視回路を切り換える切換回路とを有することを
   特徴とする映像信号処理回路。
3. 【請求項３】 前記経時変化量が所定値より少なくなっ
   たことを検出する第２検出回路を更に備え、該検出回路
   の検出出力を前記切換信号とすることを特徴とする請求
   項１又は２記載の映像信号処理回路。