JP2004177738A - 映像信号処理回路 - Google Patents

Abstract

【課題】入力映像信号を基準となる表示側の同期信号に同期化する回路で、両者の周波数が近いとき、アドレスの追い越しを回避するための読み出し側のメモリ選択において、ジッターによるチャタリングが発生しない手段を提供する。
【解決手段】読み出しメモリ領域を選択するにあたって、書き込みアドレス発生部１０からの（イ）垂直パルスＷを起点として、所定の幅を持った（ウ）エリア１パルスと、そのパルスの終了点から、最大ジッター量に応じた所定の幅を持った（エ）エリア２パルスを発生し、読み出しアドレス発生部１８からの（オ）垂直パルスＲがエリア１パルスの範囲にあるときは、現在の書き込みメモリ領域の１フィールド前のメモリ領域から読み出し、エリア２パルスの範囲にあるときは、前と同じメモリ領域を続けて選択して読み出し、それ以外の場合には、現在の書き込みメモリ領域を読み出すように構成したものである。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、フィールドメモリを用い、入力映像信号を基準となる表示側の同期信号に同期させる時の時間軸変換技術に係り、特に、両者の同期信号周波数が近い場合におけるメモリへのデータ書き込みと読み出し制御の不具合の解消に関するものである。
【０００２】
【従来の技術】
近年、家庭における映像信号源の多様化に伴い、１つの大型ディスプレイ画面に複数の画像を同時に表示する機能が望まれている。通常、２つ以上の映像信号を１つの画面に表示させる場合には、すべての信号を基準となる表示側の同期信号に同期させる必要があるが、最近ではディジタルメモリを用いることで比較的容易にこれが出来るようになった。
一般的に行われている同期化の方法としては、画像データをフィールドメモリへ書き込むときは、画像データ側の同期信号に基づいて作成したクロックを使い、メモリからの読み出しは、基準となる表示側の同期信号に基づいて作成したクロックを使って読み出すことで、画像データを表示側の同期信号に一致させる手段がとられる。
しかし、この方法で問題となるのは、両クロック間に速度差があるときに、書き込みアドレスと読み出しアドレス間で必ず一方が他方を追い越す事態が発生し、そのときは、前後のフィールドの切り替えが一つの画面内で行われ、著しく画質が損なわれる現象が起きる。そのために、通常、同一メモリ内でアドレスの追い越しが発生しないような回避策をとるようにしている。
以下、添付図面を参照して、従来例におけるアドレスの追い越し回避の方法を説明する。
【０００３】
図４はアドレスの追い越しを回避する従来の一例である。まず、表示しようとする入力映像信号はディジタル化され（図示せず）、画像データとなって入力端子１から入り、メモリ回路２の内部の選択スイッチ３に接続される。メモリ回路２は、内部にメモリブロック（Ａ）４と同（Ｂ）５の２つのフィールドメモリと、そのメモリブロック（Ａ）、（Ｂ）の入出力部にそれぞれ選択スイッチ３と６を有しており、さらに外部から「書き込みアドレス」と「読み出しアドレス」が接続されている。選択スイッチ３と同６は、それぞれ書き込みアドレスと読み出しアドレスの上位１ビット（ＭＳＢ）によってメモリブロック（Ａ）、（Ｂ）の選択が規定されるようになっている。
【０００４】
選択スイッチ３に接続された画像データは、書き込みアドレスに応じて、フィルド毎に順次、メモリブロック（Ａ）４および同（Ｂ）５の所定の領域に交互に書き込まれる。このとき、書き込みアドレスは、端子８および端子９に入力された画像データ側の垂直同期信号（ＶＤ−Ｗ）と水平同期信号（ＨＤ−Ｗ）を入力として、書き込みアドレス発生部１０で生成される。
メモリブロック（Ａ）および同（Ｂ）に一旦書き込まれた画像データは、次いで読み出しアドレスに応じて選択スイッチ６で選択され、メモリから読み出されて出力端子７から取り出される。このとき、読み出しアドレスは、端子１９および端子２０に入力された、表示側の垂直同期信号（ＶＤ−Ｒ）と水平同期信号（ＨＤ−Ｒ）を入力として読み出しアドレス発生部１８で生成されるが、選択スイッチ６を操作する上位１ビット（ＭＳＢ）は、前述のアドレスの追い越しを回避するため別に設けられた回路で作成される。この部分の動作についてはさらに図５の波形図を用いて説明する。
【０００５】
図５において、（ア）は書き込みアドレス領域を表した図で、書き込みアドレスがメモリブロック（Ａ）、（Ｂ）のどちらに画像データを書き込んでいるかを示している。図で（Ａ）、（Ｂ）の後の添え字０、１、２は書き込みの順序を表している。（イ）は垂直パルスＷの波形図で、図４の端子８に入力された垂直同期信号（ＶＤ−Ｗ）をもとに、書き込みアドレス発生部１０で作成される。このパルスの立ち上りは、画像データのフィールドの開始点に相当する。次いでこのパルスは、エリア１発生部１３をトリガーし、エリア１発生部１３は所定の幅を持った、（ウ）エリア１パルスを発生する。このエリア１パルスは、検出１回路１４の一方の入力に接続される。
次に、（オ）は垂直パルスＲの波形図で、端子１９に接続された表示側の垂直同期信号（ＶＤ−Ｒ）をもとに、読み出しアドレス発生部１８で作成され、前記検出１回路１４のもう一方の入力となる。検出１回路１４では、両パルスの位相比較が行われ、垂直パルスＲの立ち上りのタイミングがエリア１パルスのパルス幅の範囲に存在するかどうかを検出する。存在する場合は、（カ）の検出１信号の波形図に示すようにハイレベルを出力する。（ケ）は読み出しアドレス領域を示した図で、メモリブロック（Ａ）、（Ｂ）から図の順序で画像データが出力される。
（コ）は書き込みアドレスと読み出しアドレスの相対関係を表現した波形図で、縦軸は１フィールドのメモリ領域のアドレス位置を示し、横軸は時間経過を示している。
【０００６】
この図５は、一例として表示側の同期信号の周波数が画像データ側より高い場合を示しており、この従来例につき説明する。ここでアドレスの追い越しが発生するのは、（ア）の書き込みアドレス領域の図で（Ａ）１の場所である。この（Ａ）１では、（コ）のアドレスの相対関係を示した波形図で（コ）ａに示すように途中でアドレスが交差することになり、アドレスの追い越しが予測されるが、この状態は事前に検出１回路１４の出力結果に表れ、（カ）ａに示すように、この時点で出力がローレベルからハイレベルに変わる。
アドレスの追い越しを回避するためには、読み出しを現在の書き込みメモリ領域から１フィールド前のメモリ領域に切り替えれば良いので、（カ）の出力がハイレベルになったときにそれを行う。この切り替えは、メモリ選択アドレス発生部１２で行われ、この回路には、現在の書き込みメモリ領域を示す書き込みアドレスの上位１ビット（ＭＳＢ）と、その１フィールド前のビットを示すため１フィールドの遅延回路１１を経由してきたビットが入力されていて、（カ）の出力がローレベルのときは前者、ハイレベルのときは後者のビットを選択するようになっている。
以上の構成により、書き込みアドレスと読み出しアドレスの追い越し問題が回避されるので、画質劣化なく、画像データを表示側の同期信号に一致させることが出来る。
【０００７】
なお、書き込みアドレスと読み出しアドレスの追い越し問題を回避する従来技術として、次の特許文献１、２が知られている。
【０００８】
【特許文献１】
特開平９−１１６８７４号公報
【特許文献２】
特開平９−９７０４１号公報
【０００９】
【発明が解決しようとする課題】
上記の従来の構成によれば、書き込みアドレスと読み出しアドレスの追い越し問題は回避できるが、入力映像信号あるいは表示側の同期信号にジッター（時間的なゆれ）がある場合、もしくは垂直同期信号を生成する段階で処理回路がジッターを発生する場合などは、読み出しアドレスのメモリ選択ビットが安定せず、一時的に画像が繰り返されるなどの動きが不自然になる画質劣化が生じることがある。この問題について更に図３を用いて説明する。
【００１０】
従来の技術で述べたように、読み出しアドレスのメモリ選択ビットは、入力映像信号の垂直同期信号から作成した（ウ）エリア１パルスの期間に、表示側の垂直同期信号から作成した（オ）垂直パルスＲが存在するかどうかの検出結果で決まる。図３は、表示側の同期信号のジッターにより（オ）垂直パルスがゆれている場合を表したもので、（オ）ａの場所の垂直パルスが時間的に遅れたため、一旦（ウ）エリア１パルスの範囲に入ったものが、再びここで外れていることを示している。そのため（カ）検出１信号の出力はローレベルになり、（ケ）の読み出しアドレス領域の図（ケ）ａで示すように、メモリ選択は、現在の書き込みアドレス領域（Ｂ）１のメモリを選択するようになる。その結果、（Ａ）１は飛ばされ、（Ｂ）１が繰り返されることになる。
このジッターの影響によるメモリ選択の誤動作は、特に入力映像信号と表示側の垂直同期信号の周波数が極めて近い場合に頻繁に発生し、いわゆるチャタリングと言う現象が起きてフィールドの飛ばしや繰り返しで画面が不自然な動きとなる。
このように、従来のアドレスの追い越しを回避する回路では、入力映像信号と表示側の垂直同期信号の周波数が近い場合に、ジッターによって読み出しメモリ選択にチャタリングが発生することが避けられず、動きの不自然な表示画面になるという問題があった。
そこで、本願発明の目的は、このような従来例の問題の実情からみて、入力映像信号を基準となる表示側の同期信号に同期化する回路において、読み出しメモリ選択にチャタリングが発生しない手段を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するための手段として、本願発明は、入力映像信号を書き込みクロックにしたがってメモリに書き込み、この書き込まれた入力映像信号を読み出しクロックにしたがって読み出すことで時間軸変換を行い、基準となる表示側の同期信号に同期した映像信号を得る映像信号処理回路において、
前記入力映像信号の水平、垂直同期信号に基づいて、複数のメモリへの書き込みおよび切り替えを制御する第１のアドレス信号を生成する回路と、
前記アドレス信号のメモリ切り替え点を起点とした所定幅の第１のエリアパルスを発生する回路と、
この第１のエリアパルスの終了点を起点とした所定幅の第２のエリアパルスを発生する回路と、
前記表示側の水平、垂直同期信号に基づいて、複数のメモリからの読み出しおよび切り替えを制御する第２のアドレス信号を生成する回路と、
前記第２のアドレス信号のメモリ切り替え点が、前記第１のエリアパルスのパルス幅範囲にあるかを検出する第１の検出回路と、
前記第２のアドレス信号のメモリ切り替え点が、前記第２のエリアパルスのパルス幅範囲にあるかを検出する第２の検出回路とを有し、
読み出しメモリの選択にあたって、前記第１の検出回路による検出結果が得られた場合は、１フィールド前の書き込みメモリを選択し、前記第２の検出回路による検出結果が得られた場合は、直前に読み出していたメモリと同じメモリを選択し、前記結果以外の場合は、書き込み側と同じメモリを選択することを特徴とする映像信号処理回路である。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。なお、説明の簡略のため、従来例における構成と同一の構成については、同一の参照符号を付し、その説明を省略する。
【００１３】
図１は、その実施例に係るジッターによるチャタリングの発生を防止する回路を含んだ映像信号処理回路の構成図である。また、図２は、図１の各部の動作説明を補完するための波形図である。
図１において、従来例で述べた問題点を防止する回路について説明すると、本実施例では、端子８に接続された入力映像信号側の垂直同期信号（ＶＤ−Ｗ）は、書き込みアドレス発生部１０で垂直パルスＷを生成し、このパルスはエリア１発生部１３をトリガーすると共に、エリア２発生部１５をトリガーし、図２の（エ）エリア２パルスを発生する。このエリア２パルスは、（ウ）エリア１パルスの終了点を起点とし、ジッターによって予想される最大変動量を考慮した所定のパルス幅に設定され、次の検出２回路１６の一方の入力になる。また、端子１９に接続された表示側の垂直同期信号（ＶＤ−Ｒ）は、読み出しアドレス発生部１８で垂直パルスＲを生成し、この垂直パルスＲは検出２回路のもう一方の入力となり、ここで前記エリア２パルスと位相比較され、エリア２パルスのパルス幅内にあるときは、（キ）検出２信号に示すようにハイレベルを出力する。次いで、この検出２信号の出力は判定回路１７の入力端子の１つに接続される。一方、判定回路１７のもう１つの入力端子には、従来例で述べた動作による検出１回路１４からの（カ）検出１信号が接続されている。
【００１４】
判定回路１７は前記２つの検出結果の入力をもとに、次の２つの条件からメモリ選択アドレス発生部１２へ（ク）判定信号を出す。
１．検出１信号がハイレベルのときは、ハイレベルを出力する。
２．検出２出力がハイレベルのときは、前回（１フィールド前）の判定出力を続けて出力する。
次いでメモリ選択アドレス発生部１２は、判定回路１７からの判定信号により、従来例で述べた動作と同じく、ローレベルの場合は、現在の書き込みメモリ領域を選択し、ハイレベルの場合は、その１フィールド前の書き込みメモリ領域を選択するように、読み出しアドレスの上位１ビット（ＭＳＢ）をメモリ回路２へ送る。
【００１５】
次に、上記本実施例の構成における動作を図２で説明すると、従来例で不連続が起きた（オ）垂直パルスＲの波形図で（オ）ａ点において、検出１回路１４の（カ）検出１信号は従来と同じくローレベルになるが、新たに設けた検出２回路１６の（キ）検出２信号がハイレベルになり、上記条件から（ク）判定信号は前回のレベル（ハイレベル）が出力される。したがって読み出しメモリ領域は（ケ）の読み出しアドレス領域で示すように（Ａ）１が選択されることになり、ジッターによる変動でフィールドが飛ばされることが無くなる。
なお、（キ）検出２信号は、（キ）ｂにおいてハイレベルになるが、この場合にも前回の判定信号レベルを出力するので、検出の誤りにはならない。
【００１６】
本実施例では、入力映像信号と表示側の同期信号周波数が近い場合に起きる問題について解決する手段を述べているため、メモリ回路２は本願発明に必要な最小のメモリ数で説明している。しかし入力映像信号を表示側の同期信号に同期させて表示する装置では、表示側と大きく異なる入力信号も同時に扱うことが多く、この場合に、例えば両者の同期信号周波数が１．５倍異なると、同期化のためにメモリ領域は３フィールド分以上必要になる。また、その他の目的から３フィールド分以上のメモリ領域を使った設計をする場合もあるが、本願発明は本実施例の２つのメモリを使った場合に限定されるものではなく、３つ以上のメモリ領域を用いても同様効果を発揮できることは明らかである。
【００１７】
【発明の効果】
以上説明したように、本願発明の映像信号処理回路によれば、入力映像信号と基準となる表示側の同期信号周波数が近く、且つジッターによって同期信号が変動する場合の位相検出回路に、変動量を考慮したもう１つの位相検出回路を追加し、その検出結果を判定に加え、メモリ領域の切り替えアドレスの制御に用いることで、不連続な切り替えとなるチャタリングが防止できるので、画質の劣化が少ない映像信号の表示が可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例に係わる全体の概略構成図である。
【図２】図１の動作を説明するための波形図である。
【図３】従来の問題点を説明する波形図である。
【図４】従来例を示す全体の概略構成図である。
【図５】図４の動作を説明するための波形図である。
【符号の説明】
１…入力端子、２…メモリ回路、３…選択スイッチ、４…メモリブロック（Ａ）、５…メモリブロック（Ｂ）、６…選択スイッチ、７…出力端子、１０…書き込みアドレス発生部、１１…遅延回路、１２…メモリ選択アドレス発生部、１３…エリア１発生部、１４…検出１回路、１５…エリア２発生部、１６…検出２回路、１７…判定回路、１８…読み出しアドレス発生部

Claims (1)

1. 入力映像信号を書き込みクロックにしたがってメモリに書き込み、この書き込まれた入力映像信号を読み出しクロックにしたがって読み出すことで時間軸変換を行い、基準となる表示側の同期信号に同期した映像信号を得る映像信号処理回路において、
   前記入力映像信号の水平、垂直同期信号に基づいて、複数のメモリへの書き込みおよび切り替えを制御する第１のアドレス信号を生成する回路と、
   前記アドレス信号のメモリ切り替え点を起点とした所定幅の第１のエリアパルスを発生する回路と、
   この第１のエリアパルスの終了点を起点とした所定幅の第２のエリアパルスを発生する回路と、
   前記表示側の水平、垂直同期信号に基づいて、複数のメモリからの読み出しおよび切り替えを制御する第２のアドレス信号を生成する回路と、
   前記第２のアドレス信号のメモリ切り替え点が、前記第１のエリアパルスのパルス幅範囲にあるかを検出する第１の検出回路と、
   前記第２のアドレス信号のメモリ切り替え点が、前記第２のエリアパルスのパルス幅範囲にあるかを検出する第２の検出回路とを有し、
   読み出しメモリの選択にあたって、前記第１の検出回路による検出結果が得られた場合は、１フィールド前の書き込みメモリを選択し、前記第２の検出回路による検出結果が得られた場合は、直前に読み出していたメモリと同じメモリを選択し、前記結果以外の場合は、書き込み側と同じメモリを選択することを特徴とする映像信号処理回路。

Images