JP2002064746A - 多画面表示制御装置 - Google Patents
多画面表示制御装置Info
- Publication number
- JP2002064746A JP2002064746A JP2000246236A JP2000246236A JP2002064746A JP 2002064746 A JP2002064746 A JP 2002064746A JP 2000246236 A JP2000246236 A JP 2000246236A JP 2000246236 A JP2000246236 A JP 2000246236A JP 2002064746 A JP2002064746 A JP 2002064746A
- Authority
- JP
- Japan
- Prior art keywords
- field
- data
- filter
- odd
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
【課題】 ２フィールド分のデータを記憶するだけで追
い越し現象の発生を防止できる多画面表示制御装置を提
供する。 【解決手段】 制御回路９は、子画面ソース側からの入
力フィールド判別信号、親画面ソース側からの読み出し
フィールド判別信号、ＯＤＤフィールドメモリ６及びＥ
ＶＥＮフィールドメモリ７内の書き込みアクセスポイン
タ及び読み出しポインタの位置に応じた係数セットを、
係数セット供給手段３から縮小フィルタ２に供給する。
フィルタ２は供給された係数セットに従い、入力データ
と同じフィールド種別のフィールドメモリに入力データ
を書き込む場合はラインを間引きして入力データを縮小
する。また、入力データと異なるフィールド種別のフィ
ールドメモリに入力データを書き込む場合は複数の奇数
ライン及び複数の偶数ラインをそれぞれ１つの偶数ライ
ン及び奇数ラインに変換して入力データを縮小する。
い越し現象の発生を防止できる多画面表示制御装置を提
供する。 【解決手段】 制御回路９は、子画面ソース側からの入
力フィールド判別信号、親画面ソース側からの読み出し
フィールド判別信号、ＯＤＤフィールドメモリ６及びＥ
ＶＥＮフィールドメモリ７内の書き込みアクセスポイン
タ及び読み出しポインタの位置に応じた係数セットを、
係数セット供給手段３から縮小フィルタ２に供給する。
フィルタ２は供給された係数セットに従い、入力データ
と同じフィールド種別のフィールドメモリに入力データ
を書き込む場合はラインを間引きして入力データを縮小
する。また、入力データと異なるフィールド種別のフィ
ールドメモリに入力データを書き込む場合は複数の奇数
ライン及び複数の偶数ラインをそれぞれ１つの偶数ライ
ン及び奇数ラインに変換して入力データを縮小する。
Description
【０００１】
【発明の属する技術分野】本発明は、親画面上に子画面
を重畳し、多画面表示を行う多画面表示制御装置に関す
る。
を重畳し、多画面表示を行う多画面表示制御装置に関す
る。
【０００２】
【従来の技術】インターレース方式の２つの異なるソー
スからの２つのビデオデータを、一方は親画面として他
方を子画面として表示するためには、子画面のソースか
らのビデオデータをそのソースのタイミングで奇数フィ
ールドメモリ（以下、ＯＤＤフィールドメモリと呼ぶ）
及び偶数フィールドメモリ（以下ＥＶＥＮフィールドメ
モリと言う）に交互に書き込み、該書き込まれたデータ
を親画面のソースのタイミングで読み出す。このとき、
親画面の読み出し周波数と子画面の書き込み周波数との
間には相関関係がない（非同期である）ため、この２つ
のソースのタイミングによっては、書き込み中のフィー
ルドメモリが読み出され、更新前のデータと更新後のデ
ータが混在する画面が表示される現象（以下、追い越し
現象という）が発生してしまうことがある。
スからの２つのビデオデータを、一方は親画面として他
方を子画面として表示するためには、子画面のソースか
らのビデオデータをそのソースのタイミングで奇数フィ
ールドメモリ（以下、ＯＤＤフィールドメモリと呼ぶ）
及び偶数フィールドメモリ（以下ＥＶＥＮフィールドメ
モリと言う）に交互に書き込み、該書き込まれたデータ
を親画面のソースのタイミングで読み出す。このとき、
親画面の読み出し周波数と子画面の書き込み周波数との
間には相関関係がない（非同期である）ため、この２つ
のソースのタイミングによっては、書き込み中のフィー
ルドメモリが読み出され、更新前のデータと更新後のデ
ータが混在する画面が表示される現象（以下、追い越し
現象という）が発生してしまうことがある。
【０００３】このような追い越し現象の発生を防止する
構成として、従来、図５に示すような構成が知られてい
る。同図において、１４は入力画像を子画面として表示
するために縮小するフィルタ、１６は、２つのＥＶＥＮ
フィールドメモリ（ＥＶＥＮ−Ａ及びＥＶＥＶ−Ｂ）、
２つのＯＤＤフィールドメモリ（ＯＤＤ−Ａ及びＯＤＤ
−Ｂ）の４つの記憶領域からなるフィールドメモリであ
る。１５は、入力データを４つの記憶領域のいずれかに
選択的に供給する選択スイッチ、１７はＥＶＥＮ−Ａ及
びＥＶＥＮ−Ｂの一方、及びＯＤＤ−Ａ及びＯＤＤ−Ｂ
の一方をそれぞれ選択する選択スイッチ、１８は不図示
の読み出し回路側からの読み出しフィールド判別信号に
従い、ＥＶＥＮフィールドデータまたはＯＤＤフィール
ドデータのいずれかを選択して出力する選択スイッチ、
１９は読み出しフィールド判別信号及び不図示の入力デ
ータ供給回路側からの入力フィールド判別信号に従い、
各選択スイッチを制御する制御回路である。
構成として、従来、図５に示すような構成が知られてい
る。同図において、１４は入力画像を子画面として表示
するために縮小するフィルタ、１６は、２つのＥＶＥＮ
フィールドメモリ（ＥＶＥＮ−Ａ及びＥＶＥＶ−Ｂ）、
２つのＯＤＤフィールドメモリ（ＯＤＤ−Ａ及びＯＤＤ
−Ｂ）の４つの記憶領域からなるフィールドメモリであ
る。１５は、入力データを４つの記憶領域のいずれかに
選択的に供給する選択スイッチ、１７はＥＶＥＮ−Ａ及
びＥＶＥＮ−Ｂの一方、及びＯＤＤ−Ａ及びＯＤＤ−Ｂ
の一方をそれぞれ選択する選択スイッチ、１８は不図示
の読み出し回路側からの読み出しフィールド判別信号に
従い、ＥＶＥＮフィールドデータまたはＯＤＤフィール
ドデータのいずれかを選択して出力する選択スイッチ、
１９は読み出しフィールド判別信号及び不図示の入力デ
ータ供給回路側からの入力フィールド判別信号に従い、
各選択スイッチを制御する制御回路である。
【０００４】通常、入力データの各記憶領域への書き込
みは、ＯＤＤ−Ａ → ＥＶＥＮ−Ａ → ＯＤＤ−Ｂ
→ ＥＶＥＮ−Ｂの順に繰り返し行われ、制御回路１
９は、図６に示した表に従いデータを読み出す記憶領域
を選択する。例えば、記憶領域ＯＤＤ−Ａへの書き込み
中、読み出しフィールド判別信号がＯＤＤである場合は
ＯＤＤ−Ｂを読み出すが、読み出しフィールド判別信号
がＥＶＥＮである場合には次に書き込まれる領域はＥＶ
ＥＮ−Ａであることを考慮し、ＥＶＥＮ−Ｂを選択す
る。また、記憶領域ＥＶＥＮ−Ａへの書き込み中、読み
出しフィールド判別信号がＥＶＥＮである場合にはＥＶ
ＥＮ−Ｂを読み出すが、読み出しフィールド判別信号が
ＯＤＤである場合には次に書き込まれる領域はＯＤＤ−
Ｂであることを考慮しＯＤＤ−Ａを選択する。
みは、ＯＤＤ−Ａ → ＥＶＥＮ−Ａ → ＯＤＤ−Ｂ
→ ＥＶＥＮ−Ｂの順に繰り返し行われ、制御回路１
９は、図６に示した表に従いデータを読み出す記憶領域
を選択する。例えば、記憶領域ＯＤＤ−Ａへの書き込み
中、読み出しフィールド判別信号がＯＤＤである場合は
ＯＤＤ−Ｂを読み出すが、読み出しフィールド判別信号
がＥＶＥＮである場合には次に書き込まれる領域はＥＶ
ＥＮ−Ａであることを考慮し、ＥＶＥＮ−Ｂを選択す
る。また、記憶領域ＥＶＥＮ−Ａへの書き込み中、読み
出しフィールド判別信号がＥＶＥＮである場合にはＥＶ
ＥＮ−Ｂを読み出すが、読み出しフィールド判別信号が
ＯＤＤである場合には次に書き込まれる領域はＯＤＤ−
Ｂであることを考慮しＯＤＤ−Ａを選択する。
【０００５】このように、制御回路１９は、書き込みと
読み出しとが重ならないようにするため、書き込みが行
われるまでの時間が長い方の記憶領域を優先的に選択す
る。
読み出しとが重ならないようにするため、書き込みが行
われるまでの時間が長い方の記憶領域を優先的に選択す
る。
【０００６】
【発明が解決しようとする課題】上記の従来の構成によ
り追い越し現象の発生は防止できるが、４フィールド分
のデータを記憶する必要があるため、２フィールド分の
データを記憶する通常の構成に比べ大きなメモリ容量を
必要とし、また、３画面（３フィールド）分前のデータ
が表示されることもある。
り追い越し現象の発生は防止できるが、４フィールド分
のデータを記憶する必要があるため、２フィールド分の
データを記憶する通常の構成に比べ大きなメモリ容量を
必要とし、また、３画面（３フィールド）分前のデータ
が表示されることもある。
【０００７】本発明は、２フィールド分のデータを記憶
するだけで上記の追い越し現象の発生を防止できる多画
面表示制御装置を提供することを課題とする。
するだけで上記の追い越し現象の発生を防止できる多画
面表示制御装置を提供することを課題とする。
【０００８】
【課題を解決するための手段】上記課題は、インターレ
ース方式の第１の映像ソースからの映像に、インターレ
ース方式の第２の映像ソースからの映像を縮小して重畳
する多画面表示制御を行う多画面表示制御装置におい
て、供給される係数セットに従い、前記第２の映像ソー
スの映像データを構成する第１フィールドデータから第
１縮小フィールドデータを生成し、第２フィールドデー
タから第２縮小フィールドデータを生成するか、もしく
は前記第１フィールドデータから第２縮小フィールドデ
ータを生成し、前記第２フィールドデータから第１縮小
フィールドデータを生成する縮小フィルタと、前記縮小
フィルタから出力される第１縮小フィールドデータ及び
第２縮小フィールドデータがそれぞれ書き込まれる第１
のフィールドメモリ及び第２のフィールドメモリと、外
部から供給される前記第１の映像ソースに同期した読み
出しフィールド判別信号に従い、前記第１及び第２のフ
ィールドメモリの一方を選択して読み出す手段と、前記
第２の映像ソースから供給される映像データのフィール
ド種別を表す入力フィールド判別信号と、前記読み出し
フィールド判別信号と、前記第１及び第２のフィールド
メモリ内の書き込み位置及び読み出し位置とに応じて、
前記縮小フィルタに供給される係数セットを決定する手
段とを備えたことを特徴とする多画面表示制御装置によ
り解決される。
ース方式の第１の映像ソースからの映像に、インターレ
ース方式の第２の映像ソースからの映像を縮小して重畳
する多画面表示制御を行う多画面表示制御装置におい
て、供給される係数セットに従い、前記第２の映像ソー
スの映像データを構成する第１フィールドデータから第
１縮小フィールドデータを生成し、第２フィールドデー
タから第２縮小フィールドデータを生成するか、もしく
は前記第１フィールドデータから第２縮小フィールドデ
ータを生成し、前記第２フィールドデータから第１縮小
フィールドデータを生成する縮小フィルタと、前記縮小
フィルタから出力される第１縮小フィールドデータ及び
第２縮小フィールドデータがそれぞれ書き込まれる第１
のフィールドメモリ及び第２のフィールドメモリと、外
部から供給される前記第１の映像ソースに同期した読み
出しフィールド判別信号に従い、前記第１及び第２のフ
ィールドメモリの一方を選択して読み出す手段と、前記
第２の映像ソースから供給される映像データのフィール
ド種別を表す入力フィールド判別信号と、前記読み出し
フィールド判別信号と、前記第１及び第２のフィールド
メモリ内の書き込み位置及び読み出し位置とに応じて、
前記縮小フィルタに供給される係数セットを決定する手
段とを備えたことを特徴とする多画面表示制御装置によ
り解決される。
【０００９】前記縮小フィルタは、複数の偶数ラインデ
ータを補間して一つの偶数ラインデータに変換し、複数
の奇数ラインデータを補間して一つの奇数ラインデータ
に変換するか、もしくは複数の偶数ラインデータを補間
して一つの奇数ラインデータに変換し、複数の奇数ライ
ンデータを補間して一つの偶数ラインデータに変換する
フィルタとすることができる。
ータを補間して一つの偶数ラインデータに変換し、複数
の奇数ラインデータを補間して一つの奇数ラインデータ
に変換するか、もしくは複数の偶数ラインデータを補間
して一つの奇数ラインデータに変換し、複数の奇数ライ
ンデータを補間して一つの偶数ラインデータに変換する
フィルタとすることができる。
【００１０】
【発明の実施の形態】図１に本発明の多画面表示制御装
置の一実施形態の構成を示す。同図において、２は入力
データを子画面表示のため縮小するフィルタ、３は縮小
フィルタ２に係数セットを供給する係数セット供給手
段、５及び８はフィールドメモリ選択スイッチ、６はＯ
ＤＤフィールドメモリ、７はＥＶＥＮフィールドメモ
リ、９は係数セット供給手段３及びフィールドメモリ選
択スイッチ５、８を制御する制御回路である。
置の一実施形態の構成を示す。同図において、２は入力
データを子画面表示のため縮小するフィルタ、３は縮小
フィルタ２に係数セットを供給する係数セット供給手
段、５及び８はフィールドメモリ選択スイッチ、６はＯ
ＤＤフィールドメモリ、７はＥＶＥＮフィールドメモ
リ、９は係数セット供給手段３及びフィールドメモリ選
択スイッチ５、８を制御する制御回路である。
【００１１】図２にフィルタ２の回路構成を示す。同図
において、１０は入力データを１ライン遅延させる、例
えばラインメモリ等の遅延素子、１１及び１２は掛け算
器、１３は加算器である。
において、１０は入力データを１ライン遅延させる、例
えばラインメモリ等の遅延素子、１１及び１２は掛け算
器、１３は加算器である。
【００１２】掛け算器１１は１ライン遅延された入力デ
ータと係数Ｃ0とを掛け合わせ、掛け算器１２は入力デ
ータと係数Ｃ1とを掛け合わせ、加算器１３は掛け算器
１１及び１２の出力を加算して出力する。
ータと係数Ｃ0とを掛け合わせ、掛け算器１２は入力デ
ータと係数Ｃ1とを掛け合わせ、加算器１３は掛け算器
１１及び１２の出力を加算して出力する。
【００１３】入力データを縮小してライン数を１／２に
する場合、係数Ｃ0を１、係数Ｃ1を０とするか、あるい
は係数Ｃ0及びＣ1をいずれも１／２とし、フィルタ２
を、２ライン分続けて出力し、次に２ライン分休止さ
せ、また２ライン分続けて出力するという動作を繰り返
すように制御する。このように制御すると係数Ｃ0を
１、係数Ｃ1を０とした場合、図３に示すように、入力
ラインデータが１つ置きに間引かれ、入力データと同じ
フィールド種別の縮小フィールドデータとして出力され
る。一方、係数Ｃ0及びＣ1をいずれも１／２とした場
合、図４に示すように隣り合う２本のＯＤＤラインデー
タからそれらの平均の値のデータが１つのＥＶＥＮライ
ンデータとして出力され、また、隣り合う２つのＥＶＥ
Ｎラインデータからそれらの平均の値のデータが１つの
ＯＤＤラインデータとして出力される。
する場合、係数Ｃ0を１、係数Ｃ1を０とするか、あるい
は係数Ｃ0及びＣ1をいずれも１／２とし、フィルタ２
を、２ライン分続けて出力し、次に２ライン分休止さ
せ、また２ライン分続けて出力するという動作を繰り返
すように制御する。このように制御すると係数Ｃ0を
１、係数Ｃ1を０とした場合、図３に示すように、入力
ラインデータが１つ置きに間引かれ、入力データと同じ
フィールド種別の縮小フィールドデータとして出力され
る。一方、係数Ｃ0及びＣ1をいずれも１／２とした場
合、図４に示すように隣り合う２本のＯＤＤラインデー
タからそれらの平均の値のデータが１つのＥＶＥＮライ
ンデータとして出力され、また、隣り合う２つのＥＶＥ
Ｎラインデータからそれらの平均の値のデータが１つの
ＯＤＤラインデータとして出力される。
【００１４】即ち、フィルタ２は、係数セット供給手段
３から供給される係数セットに応じて入力されたフィー
ルドデータから同じフィールド種別の縮小されたフィー
ルドデータを生成するか、あるいは入力されたフィール
ドデータから異なるフィールド種別の縮小されたフィー
ルドデータを生成する。
３から供給される係数セットに応じて入力されたフィー
ルドデータから同じフィールド種別の縮小されたフィー
ルドデータを生成するか、あるいは入力されたフィール
ドデータから異なるフィールド種別の縮小されたフィー
ルドデータを生成する。
【００１５】次に上記構成の装置の動作を説明する。こ
こではフィールドメモリ６及び７には既にデータが書き
込まれているものとする。子画面ソース側から供給され
る入力フィールド判別信号及び親画面ソース側から供給
される読み出しフィールド判別信号が両方ともＯＤＤで
ある場合、フィルタ２に入力される画像データはＯＤＤ
フィールドデータであり、また読み出されるメモリはＯ
ＤＤフィールドメモリ６である。
こではフィールドメモリ６及び７には既にデータが書き
込まれているものとする。子画面ソース側から供給され
る入力フィールド判別信号及び親画面ソース側から供給
される読み出しフィールド判別信号が両方ともＯＤＤで
ある場合、フィルタ２に入力される画像データはＯＤＤ
フィールドデータであり、また読み出されるメモリはＯ
ＤＤフィールドメモリ６である。
【００１６】この場合、制御回路９は、追い越し現象の
発生を防止するため、入力されるＯＤＤフィールドデー
タをＥＶＥＮフィールドデータに変換し、ＥＶＥＮフィ
ールドデータ７に書き込むように制御する。即ち、制御
回路９は、係数セット供給手段３を制御し、ＯＤＤライ
ンデータからＥＶＥＮラインデータを生成する係数セッ
トをフィルタ２に供給する。フィルタ２は既に説明した
ように、入力されるＯＤＤラインデータと遅延素子１０
により遅延された先行のＯＤＤラインデータとにそれぞ
れ１／２を掛け合わせ、それらを加算してＥＶＥＮライ
ンデータを生成する。ここでは縮小率は１／２であるの
で、この動作を２ラインに付き一回行う。
発生を防止するため、入力されるＯＤＤフィールドデー
タをＥＶＥＮフィールドデータに変換し、ＥＶＥＮフィ
ールドデータ７に書き込むように制御する。即ち、制御
回路９は、係数セット供給手段３を制御し、ＯＤＤライ
ンデータからＥＶＥＮラインデータを生成する係数セッ
トをフィルタ２に供給する。フィルタ２は既に説明した
ように、入力されるＯＤＤラインデータと遅延素子１０
により遅延された先行のＯＤＤラインデータとにそれぞ
れ１／２を掛け合わせ、それらを加算してＥＶＥＮライ
ンデータを生成する。ここでは縮小率は１／２であるの
で、この動作を２ラインに付き一回行う。
【００１７】入力フィールド判別信号及び読み出しフィ
ールド判別信号が両方ともＥＶＥＮであり、従ってフィ
ルタ２に入力されるが画像データＥＶＥＮフィールドデ
ータであり、読み出されるメモリがＥＶＥＮフィールド
メモリ７である場合も、追い越し現象の発生を防止する
ため、制御回路９は係数セット供給手段３を制御し、Ｅ
ＶＥＮラインデータからＯＤＤラインデータを生成する
係数セットをフィルタ２に供給し、上記と同様にして入
力されるＥＶＥＮフィールドデータをＯＤＤフィールド
データに変換しＯＤＤフィールドメモリ６に書き込む。
ールド判別信号が両方ともＥＶＥＮであり、従ってフィ
ルタ２に入力されるが画像データＥＶＥＮフィールドデ
ータであり、読み出されるメモリがＥＶＥＮフィールド
メモリ７である場合も、追い越し現象の発生を防止する
ため、制御回路９は係数セット供給手段３を制御し、Ｅ
ＶＥＮラインデータからＯＤＤラインデータを生成する
係数セットをフィルタ２に供給し、上記と同様にして入
力されるＥＶＥＮフィールドデータをＯＤＤフィールド
データに変換しＯＤＤフィールドメモリ６に書き込む。
【００１８】また、入力フィールド判別信号がＯＤＤで
あり、読み出しフィールド判別信号がＥＶＥＮである場
合、制御回路９はアクセスされていない方のフィールド
メモリにデータが書き込まれるように制御する。即ち、
この場合には制御回路９は係数セット供給手段３を制御
し、ＯＤＤラインデータを間引く係数セットをフィルタ
２に供給し、これによりＯＤＤフィールドデータは１／
２に縮小されＯＤＤフィールドメモリ６に書き込まれ
る。フィルタ２は、既に説明したように、２ラインに付
き一回動作することにより間引きフィルタとして動作
し、入力画像を１／２に縮小する。
あり、読み出しフィールド判別信号がＥＶＥＮである場
合、制御回路９はアクセスされていない方のフィールド
メモリにデータが書き込まれるように制御する。即ち、
この場合には制御回路９は係数セット供給手段３を制御
し、ＯＤＤラインデータを間引く係数セットをフィルタ
２に供給し、これによりＯＤＤフィールドデータは１／
２に縮小されＯＤＤフィールドメモリ６に書き込まれ
る。フィルタ２は、既に説明したように、２ラインに付
き一回動作することにより間引きフィルタとして動作
し、入力画像を１／２に縮小する。
【００１９】入力フィールド判別信号がＥＶＥＮであ
り、読み出しフィールド判別信号がＯＤＤである場合
も、制御回路９は同様に係数セット供給手段３を制御
し、入力データを１／２に縮小し、アクセスされていな
いＥＶＥＮフィールドメモリ７に書き込む。尚、上記の
各場合において、入力フィールド判別信号及び読み出し
フィールド判別信号に基づきフィルタを選択し、フィー
ルドメモリへの書き込みを開始する時点で、時間遅延に
より読み出しフィールド判別信号が変化してしまう場合
もある。また、フィールドメモリへの書き込み中に読み
出しフィールド判別信号が変化してしまう場合もある。
り、読み出しフィールド判別信号がＯＤＤである場合
も、制御回路９は同様に係数セット供給手段３を制御
し、入力データを１／２に縮小し、アクセスされていな
いＥＶＥＮフィールドメモリ７に書き込む。尚、上記の
各場合において、入力フィールド判別信号及び読み出し
フィールド判別信号に基づきフィルタを選択し、フィー
ルドメモリへの書き込みを開始する時点で、時間遅延に
より読み出しフィールド判別信号が変化してしまう場合
もある。また、フィールドメモリへの書き込み中に読み
出しフィールド判別信号が変化してしまう場合もある。
【００２０】従って、制御回路９は、フィールド判別信
号のみならず、フィールドメモリ内の読み出し位置と書
き込み位置とを考慮してフィルタ及びフィールドメモリ
の選択を行う。このため、制御回路９は、読み出しアク
セスポインタの位置と書き込みアクセスポインタの位置
との距離を計算し、その距離に応じてフィルタ及びフィ
ールドメモリを選択する。
号のみならず、フィールドメモリ内の読み出し位置と書
き込み位置とを考慮してフィルタ及びフィールドメモリ
の選択を行う。このため、制御回路９は、読み出しアク
セスポインタの位置と書き込みアクセスポインタの位置
との距離を計算し、その距離に応じてフィルタ及びフィ
ールドメモリを選択する。
【００２１】例えば、入力フィールド判別信号がＯＤＤ
であり、読み出しフィールド判別信号がＥＶＥＮであっ
ても、アクセスポインタの位置と書き込みアクセスポイ
ンタの位置との距離が短ければ、ＯＤＤフィールドメモ
リへの書き込み中に追い越し現象が発生すると予測し、
ＯＤＤフィールドデータをフィルタ２によりＥＶＥＮフ
ィールドデータに変換し、ＥＶＥＮフィールドメモリ７
に書き込む。
であり、読み出しフィールド判別信号がＥＶＥＮであっ
ても、アクセスポインタの位置と書き込みアクセスポイ
ンタの位置との距離が短ければ、ＯＤＤフィールドメモ
リへの書き込み中に追い越し現象が発生すると予測し、
ＯＤＤフィールドデータをフィルタ２によりＥＶＥＮフ
ィールドデータに変換し、ＥＶＥＮフィールドメモリ７
に書き込む。
【００２２】
【発明の効果】請求項１に記載の発明によれば、フィー
ルドメモリの容量を増加させることなく、書き込み更新
中のフィールドのメモリが読み出され、更新前のデータ
と更新後のデータが混在する画面が表示される追い越し
現象の発生を防止することができる。
ルドメモリの容量を増加させることなく、書き込み更新
中のフィールドのメモリが読み出され、更新前のデータ
と更新後のデータが混在する画面が表示される追い越し
現象の発生を防止することができる。
【００２３】請求項２に記載の発明によれば、補間によ
り、複数の偶数又は奇数ラインデータを同じフィールド
種別又は異なるフィールド種別の１つのラインデータに
変換することができる。
り、複数の偶数又は奇数ラインデータを同じフィールド
種別又は異なるフィールド種別の１つのラインデータに
変換することができる。
【図１】 本発明の多画面表示制御装置の一実施形態の
構成図である。
構成図である。
【図２】 図１の多画面表示制御装置の縮小フィルタの
構成図である。
構成図である。
【図３】 縮小フィルタの間引き動作を説明する図であ
る。
る。
【図４】 縮小フィルタのライン変換動作を説明する図
である。
である。
【図５】 従来の多画面表示制御装置の構成図である。
【図６】 従来の多画面表示制御装置の動作を説明する
表である。
表である。
２ 縮小フィルタ、 ３ 係数セット供給手段、 ５、
８ フィールドメモリ選択スイッチ、 ６ ＯＤＤフィ
ールドメモリ、 ７ ＥＶＥＮフィールドメモリ、 ９
制御回路、 １０ 遅延素子、 １１、１２ 掛け算
器、１３ 加算器。
８ フィールドメモリ選択スイッチ、 ６ ＯＤＤフィ
ールドメモリ、 ７ ＥＶＥＮフィールドメモリ、 ９
制御回路、 １０ 遅延素子、 １１、１２ 掛け算
器、１３ 加算器。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 5/14 Ｇ０９Ｇ 5/00 ５５５Ｗ Ｈ０４Ｎ 5/45
Claims (2)
- 【請求項１】 インターレース方式の第１の映像ソース
からの映像に、インターレース方式の第２の映像ソース
からの映像を縮小して重畳する多画面表示制御を行う多
画面表示制御装置において、 供給される係数セットに従い、前記第２の映像ソースの
映像データを構成する第１フィールドデータから第１縮
小フィールドデータを生成し、第２フィールドデータか
ら第２縮小フィールドデータを生成するか、もしくは前
記第１フィールドデータから第２縮小フィールドデータ
を生成し、前記第２フィールドデータから第１縮小フィ
ールドデータを生成する縮小フィルタと、前記縮小フィ
ルタから出力される第１縮小フィールドデータ及び第２
縮小フィールドデータがそれぞれ書き込まれる第１のフ
ィールドメモリ及び第２のフィールドメモリと、外部か
ら供給される前記第１の映像ソースに同期した読み出し
フィールド判別信号に従い、前記第１及び第２のフィー
ルドメモリの一方を選択して読み出す手段と、前記第２
の映像ソースから供給される映像データのフィールド種
別を表す入力フィールド判別信号と、前記読み出しフィ
ールド判別信号と、前記第１及び第２のフィールドメモ
リ内の書き込み位置及び読み出し位置とに応じて、前記
縮小フィルタに供給される係数セットを決定する手段と
を備えたことを特徴とする多画面表示制御装置。 - 【請求項２】 前記縮小フィルタは、複数の偶数ライン
データを補間して一つの偶数ラインデータに変換し、複
数の奇数ラインデータを補間して一つの奇数ラインデー
タに変換するか、もしくは複数の偶数ラインデータを補
間して一つの奇数ラインデータに変換し、複数の奇数ラ
インデータを補間して一つの偶数ラインデータに変換す
るフィルタであることを特徴とする請求項１に記載の多
画面表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000246236A JP4097885B2 (ja) | 2000-08-15 | 2000-08-15 | 多画面表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000246236A JP4097885B2 (ja) | 2000-08-15 | 2000-08-15 | 多画面表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002064746A true JP2002064746A (ja) | 2002-02-28 |
| JP4097885B2 JP4097885B2 (ja) | 2008-06-11 |
Family
ID=18736593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000246236A Expired - Fee Related JP4097885B2 (ja) | 2000-08-15 | 2000-08-15 | 多画面表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097885B2 (ja) |
-
2000
- 2000-08-15 JP JP2000246236A patent/JP4097885B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4097885B2 (ja) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001067060A (ja) | 同期変換装置および方法、並びに記録媒体 | |
| JP6448189B2 (ja) | 映像処理装置 | |
| JP4097885B2 (ja) | 多画面表示制御装置 | |
| JP4334160B2 (ja) | 子画面表示用の映像信号処理回路 | |
| JP4083849B2 (ja) | 画像処理方法 | |
| US6097438A (en) | System for processing a picture data signal for an image display device | |
| JP2002101376A (ja) | ラインメモリ | |
| JP2002032749A (ja) | 画像処理装置 | |
| JP2721387B2 (ja) | ビデオ信号処理回路 | |
| JP2944284B2 (ja) | 多画面表示装置 | |
| JP3096593B2 (ja) | ２ｄ／３ｄ映像変換装置におけるフィールドメモリ活用方法 | |
| JP2609629B2 (ja) | メモリアドレス制御装置 | |
| JP3392624B2 (ja) | 垂直ズーム回路 | |
| JP2006332975A (ja) | 映像信号処理回路 | |
| JPH0990920A (ja) | 映像信号変換装置 | |
| JP3145477B2 (ja) | 子画面表示回路 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JPH02135880A (ja) | 撮像装置 | |
| JPH08329233A (ja) | メモリー制御回路 | |
| JP2000358193A (ja) | 画像メモリ機能付き映像装置 | |
| JP2006253828A (ja) | デジタルカメラ | |
| JP2008203792A (ja) | 画素数変換装置 | |
| JP2003299037A (ja) | 画像処理装置と画像処理方法 | |
| JP2002112111A (ja) | 映像信号処理回路 | |
| JPH104526A (ja) | 画像処理装置および処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |