KR970010395B1 - 컬러화상 표시장치 - Google Patents

컬러화상 표시장치 Download PDF

Info

Publication number
KR970010395B1
KR970010395B1 KR1019930012678A KR930012678A KR970010395B1 KR 970010395 B1 KR970010395 B1 KR 970010395B1 KR 1019930012678 A KR1019930012678 A KR 1019930012678A KR 930012678 A KR930012678 A KR 930012678A KR 970010395 B1 KR970010395 B1 KR 970010395B1
Authority
KR
South Korea
Prior art keywords
color
signal
color image
memory
field
Prior art date
Application number
KR1019930012678A
Other languages
English (en)
Other versions
KR940006419A (ko
Inventor
아끼라 가나이
마사끼 야마가와
쇼이찌 스기하라
마사하루 하야가와
기요다까 야마모또
마사후미 고다마
아끼꼬 마에노
Original Assignee
미쯔비시덴끼 가부시끼가이샤
기따오까 다까시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4180993A external-priority patent/JPH0630426A/ja
Priority claimed from JP19095592A external-priority patent/JP2957357B2/ja
Priority claimed from JP22842892A external-priority patent/JP2961217B2/ja
Priority claimed from JP31469192A external-priority patent/JP2880613B2/ja
Priority claimed from JP5061834A external-priority patent/JP2953603B2/ja
Application filed by 미쯔비시덴끼 가부시끼가이샤, 기따오까 다까시 filed Critical 미쯔비시덴끼 가부시끼가이샤
Publication of KR940006419A publication Critical patent/KR940006419A/ko
Application granted granted Critical
Publication of KR970010395B1 publication Critical patent/KR970010395B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes
    • H04N9/22—Picture reproducers using cathode ray tubes using the same beam for more than one primary colour information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of El Displays (AREA)

Abstract

내용없음.

Description

컬러화상 표시장치
제1도는 흑백 CRT를 착색장치와 조합해서 사용하는 컬러화상 표시장치를 도시한 개략도.
제2도는 제1도의 컬러화상 표시장치에 사용된 착색장치의 원판형 회전필터의 형성부의 정면도,
제3a도 내지 d도는 제1도의 컬러화상 표시장치에 사용된 회전필터의 회전위상과 CRT의 주사선과 전환회로의 전환 사이의 관계를 도시한 도면,
제4도는 다른 종래예의 컬러화상 표시장치를 도시한 개략도.
제5도 a 내지 g는 메모리에 라이트되는 컬러영상신호와 메모리에서 리드되어 CRT로 공급되는 컬러영상신호를 개략적으로 도시한 타이밍도,
제6a도 내지 d도, 제7a 내지 d도, 제8a도 내지 d는 리드어드레스의 라이트 어드레스 추월을 설명하기 위해서, 메모리로부터의 데이타리드, 리드신호의 전환 및 회전필터의 회전과 관련해서 메모리에 데이타를 라이트하는 진행과정을 도시한 도면,
제9a도 내지 c도는 어드레스의 추월에 의한 영상의 불연속성을 도시한 도면,
제10도는 종래의 비디오신호 프로세서의 일부를 도시한 블럭도,
제11a도 및 b도는 제10도의 프로세서내의 각 점에 있어서의 신호의 파형 및 값을 도시한 도면,
제12a도 내지 d는 제10도의 프로세서내의 각 점에 있어서의 신호의 주파수분포를 도시한 도면,
제12e도는 a 내지 d에 있어서의 각종 사산의 의미를 설명하는 도면,
제13도는 다른 종래에의 비디오신호 프로세서의 도시한 블럭도,
제14도는 다른종래예의 비디오신호 프로세서의 일부를 도시한 블럭도,
제15a도 및 b도는 제15도의 비디오신호 프로세서내의 각 점에 있어서의 신호의 파형 및 값을 도시한 도면,
제16a도 내지 c도는 제14도의 비디오신호 프로세서내의 각 점에 있어서의 신호의 파형 및 값을 도시한 도면,
제17a도 내지 f는 제14도의 비디오신호 프로세서내의 각 점에 있어서의 주파수분포를 도시한 도면,
제17g도는 a도 내지 d도의 각종 사선의 의미를 설명하는 도면,
제18도는 다른 종래예의 비디오 신호 프로세서를 도시한 블럭도,
제19a도는 본 발명의 다른 실시예의 컬러화상 표시장치의 일부를 도시한 블럭도,
제19b도는 본 발명의 다른 실시예의 컬러화상 표시장치의 일부를 도시한 블럭도,
제20도는 본 발명의 다른 실시예의 컬러화상 표시장치의 일부를 도시한 블럭도,
제21도는 본 발명의 다른 실시예의 컬러화상 표시장치의 일부를 도시한 블럭도,
제22a도 및 b도는 최종신호의 파형 및 샘플링시점을 도시한 타이밍도,
제23도는 본 발명의 다른 실시예의 컬러화상 표시장치의 일부를 도시한 블럭도,
제24도 a 내지 e는 원래의 영상신호의 주사선위치, 주사선의 주기적 선택, 메모리에 저장된 각 영상신호의 주사선 및 CRT에 공급되는 영상신호의 주사선을 도시한 도면,
제25도 a 내지 c는 각각의 색으로 지정된 주사선의 주기적 변화를 도시한 도면,
제26도는 본 발명의 다른 실시예의 컬러화상 표시장치의 일부를 도시한 블럭도,
제27a도 내지 e도는 각 색의 영상신호, 시분할 다중화된 신호 및 시분할 다중화된 신호에서 얻어지는 데이타의 순서를 도시한 타이밍도,
제28도 a 내지 e는 복합비디오신호 및 시분할 다중화된 신호의 샘플링점과 각 메모리로의 시분할 다중화된 라이트 사이의 관계를 도시한 타이밍도,
제29도 a 내지 d는 각 메모리로부터의 출력이 인에이블되는 기간을 도시한 타이밍도,
제30도 a 내지 d는 우수 및 기수필드의 주사선과 우수 및 기수필드로 형성된 완성레스터를 도시한 도면,
제31a도 내지 c도는 수평동기신호, 3배 주파수 수평동기신호 및 위상시프트된 3배주파수 수평동기신호를 도시한 타이밍도,
제32a도 내지 d도는 회전필터의 다른 예의 정면도,
제33도는 회전필터의 다른 예의 측면도,
제34도는 제33도의 회전필터의 사시도,
제35도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제36a도 및 b도는 제35도의 비디오신호 프로세서의 각 점에 있어서의 신호의 파형 및 값을 도시한 타이밍도,
제37a도 내지 d도는 제35도의 회로 내의 각 점에 있어서의 신호의 값을 도시한 타이밍도,
제38a도 내지 d도는 제35도의 비디오신호 프로세서내의 각 점에 있어서의 신호의 주파수분포를 도시한 도면,
제38e도는 a도 내지 d도에 있어서의 각종 사선의 의미를 설명하는 도면,
제39a도 내지 d도는 제35도의 비디오신호 프로세서내의 각 점에 있어서의 신호의 주파수분포를 도시한 도면,
제39e도는 a도 내지 d도에 있어서의 각종 사선의 의미를 설명하는 도면,
제40도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제41도는 본 발명의 다른 실시예의 비디오신호 프로세서의 일부를 도시한 블럭도,
제42도는 제41도의 비디오신호 프로세서에 사용된 필드위상 반전기의 1예를 도시한 블럭도,
제43도는 제42도의 회로의 각 부에 있어서의 신호의 파형을 도시한 타이밍도,
제44a도 내지 d도는 제41도의 회로내의 각 점에 있어서의 신호의 주파수분포를 도시한 도면,
제44e도는 a도 내지 d도의 각종 사선의 의미를 설명하는 도면,
제45a도 내지 d도는 제41도의 회로내의 각 점에 있어서의 신호의 주파수분포를 도시한 도면,
제46도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제47도는 본 발명의 다른 실시예의 비디오신호 프로세서의 일부를 도시한 블럭도,
제48도 a 내지 c는 제47도의 비디오신호 프로세서내의 각 점에 있어서의 신호의 파형을 도시한 도면,
제49a도 내지 f는 제4도의 비디오신호 프로세서의 각 점에 있어서의 신호의 주파수분포를 도시한 도면,
제49g도는 제49a도 내지 제49f도에 있어서의 각종 사선의 의미를 설명하는 도면.
제50도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제51도는 본 발명의 다른 실시예의 비디오신호 프로세서의 일부를 도시한 블럭도,
제52도는 제51도의 비디오신호 프로세서에 사용된 필드위상 전환회로의 1예를 도시한 블럭도,
제53도는 제52도의 회로내의 각 점에 있어서의 신호의 파형을 도시한 타이밍도,
제54a도 내지 f도는 제51도의 비디오신호 프로세서내의 각 점에 있어서의 주파수분포를 도시한 블럭도,
제54g도는 a도 내지 f도에 있어서의 각종 사선의 의미를 설명하는 도면,
제55도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제56도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제57a도 내지 f도는 제56도의 비디오신호 프로세서내의 각 점에 있어서의 주파수분포를 도시한 도면,
제57g도는 a도 내지 f에 있어서의 각종 시선의 의미를 설명하는 도면,
제58도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제59도는 제58도의 실시예에 사용된 필드위상 전환회로의 1예를 도시한 블럭도,
제60도는 제59도의 회로내의 각 점에 있어서의 신호의 파형을 도시한 타이밍도,
제61a도 내지 f도는 제58도의 비디오신호 프로세서내의 각 점에 있어서의 주파수분포를 도시한 도면,
제61g도는 a도 내지 f도에 있어서의 각종 사선의 의미를 설명하는 도면,
제62도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제63a도 및 b도는 제62도의 비디오신호 프로세서내의 각 점에 있어서의 신호의 파형 및 값을 도시한 타이밍도,
제64도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제65도 a 내지 d는 제64도의 비디오신호 프로세서내의 각 점에 있어서의 신호의 파형 및 값을 도시한 타이밍도,
제66도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제67도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 블럭도,
제68도는 라이트 및 리드어드레스의 연속변화 및 리드어드레스의 라이트어드레스 추월을 도시한 타이밍도,
제69도는 리드어드레스의 라이트어드레스 추월에 대한 데이타를 변화를 도시한 타이밍도,
제70a도 내지 f도 및 제71a도 내지 f도는 제41도의 비디오신호 프로세서내의 각 점에 있어서의 신호의 파형 및 샘플링점을 도시한 타이밍도,
제72도는 본 발명의 다른 실시예에 따른 비디오신호 프로세서의 일부를 도시한 블럭도,
제73도 a 내지 h는 제72도의 비디오신호 프로세서내의 각 점에 있어서의 신호의 파형 및 값을 도시한 타이밍도,
제74도 a 내지 f는 비디오신호 프로세서내의 각 점에 있어서의 신호의 파형 및 값을 도시한 파이밍도,
제75도 a 내지 g는 다른 수의 입력색신호의 어드레스값의 변화를 도시한 타이밍도,
제76도 a 내지 f는 다른 수의 입력색신호에 사용된 위상반전 제어펄스를 도시한 타이밍도,
제77도는 본 발명의 다른 실시예의 위상반전 제어펄스 발생기를 도시한 블럭도,
제78도 a 내지 f 및 제79도 a 내지 f는 제76도의 위상반전 제어펄스 발생기의 동작을 도시한 타이밍도.
본 발명의 착색장치와 조합된 단색의 표시장치를 포함하는 컬러화상 표시장치에 관한 것이다.
본 발명은 또 비디오신호 프로세서와 그것에 사용되는 위상반전 제어펄스발생기에 관한 것이다.
[종래예 1]
제1도는 흑백 CRT(cathode-ray tube)등의 단색의 화상표시수단을 착색장치와 조합해서 사용하는 종래의 컬러화상 표시장치를 도시한 것이다.
도면에 도시한 바와 같이, 이 컬러화상 표시장치는 흑백 CRT(102)와 원판형 회전필터(106) 및 D.C(직류) 회전모터(110)을 구비하는 착색장치(104)를 포함하고 있다. 원판형 회전필터(106)은 적(R), 녹(G), 청(B)의 광을 투과시키고, 또한 제2도에 도시한 바와 같이 각각 120˚의 각도 범위에 걸쳐 연장하는 색필터부(106R),(106G),(106B)로 형성된다. 즉, 원판형 회전필터(106)은 방사상으로 연장하는 선(106rg),(106gb),(106br)에 의해서 각각 120˚의 정점각도를 갖고 적(R),녹(G), 청(B)용 색필터로서 각각 기능하는 3개의 동일단면부(106R),(106G),(106B)로 분할된다. 이 회전필터(106)은 모터(110)의 축(108)에 고정되어 있고, 모터(110)에 의해 회전한다.
모터(110)이 회전할때, 필터부(106R),(106G),(106B)는 CRT(102)의 스크린(103)을 순차 통과한다.
홀소자를 포함해도 좋은 회전센서(112)는 회전필터(106)의 회전위상을 검출한다. 자석(113)은 모터축(108)에 부착되어 검출부재(회전센서(112)에 의해 검출되는 부재)로서 기능한다. 즉, 모터축(108)이 회전할 때마다 자석(113)이 센서(112)옆을 통과하고, 이것에 의해 자석(113)에서 나오는 자기플럭스에 따라 자석(113)의 통과가 검출되고 회전동기펄스 RP가 발생된다.
제어회로(114)에는 이 회전동기펄스 RP가 공급되고, 제어회로는 또 수직동기신호 V도 수신하며 모터(110)에 구동신호를 공급하다. 모터(110)의 회전은 회전필터(106)이 3수직주기당 1회 회전하도록 제어되고, 회전동기펄스 RP는 수직동기신호 V에 대해서 일정한 위상각으로 출력된다. 회전필터(106)의 회전은 필터의 임의의 주어진 부분이 CRT(102)의 스크린(103)의 상부에서 하부로 통과하도록 되어 있다. 예를 들면, 필터부(106B)와 (106R) 사이의 경계(106br)이 제일 먼저 오고 스크린 (103)의 상부에 위치하며 그 후 수평주사선이 스크린(103)의 상부에지에서 하부에지로 이동해 가는 것과 같은 방식으로서, 수직주사와 대략 동일한 속도(즉, 상부에지에서 하부에지로의 수평주사선(103)의 이동)로 스크린(103)의 하부를 향해 주사한다.
전환회로(116)은 컬러영상신호 RS, GS, BS를 수신하고, 수직동기신호 V와 동기해서 제어회로(114)에서 출력된 선택신호 S에 의해 제어되며, 컬러영상신호 RS, GS, BS를 순차 반복해서 선택한다. 컬러영상신호 RS, GS, BS중의 1개에서 다른 1개로의 전환은 수직주기마다 이루어진다.
전환회로(116)의 출력은 1수직기간동안 지속되고 수직주기마다 임의의 1개에서 다른 1개로 반복해서 변화하는 컬러영상신호 RS, GS, BS의 순이다. 전환회로(116)의 출력은 CRT(102)로 휘도신호로서 공급된다. CRT(102)는 또 수직 및 수평동기신호 V 및 H에 의해서 제어되는 편향회로(118) 및 (120)로부터의 편향전류를 수신하고 그곳에 공급된 신호에 대응하는 화상을 표시한다.
컬러영상신호 RS, GS, BS의 선택은 회전필터(106)의 회전과 동기해서 이루어진다. 즉, CRT(102)의 스크린(103)상에 위치하거나 또는 그 위를 통과하는 필터부(106R),(106G),(106B)에 대응하는 컬러영상신호 RS, GS, BS중의 1개가 전환회로(116)에서 CRT(102)로 공급된다. 이것은 회전센서(112)로부터의 펄스 RP에 의해 회전필터(106)의 회전도 검출하는 제어회로(114)의제어에 의해서 이루어진다.
제3도 a 내지 제3도 d는 회전필터(106)의 회전위상과 CRT(102)의 주사선(103s)와 전환회로(116)의 전환 사이의 관계를 도시한 것이다.
전환회로(116)은 상술한 바와 같이 수직동기신호 V와 동기하는 선택신호 S에 의해 제어되고, 회전동기필스 RP에 따라서 CRT(102)의 스크린(103)상을 통과하는 필터부에 대응하는 컬러영상신호를 선택하도록 되어 있다. 전환은 필터부중의 1개 예를들면 필터부(106R)이 정면부(회전방향에서 보았을 때)가 CRT(102)의 스크린(103)의 상부에 오면 1필드간의 CRT(102)로의 청색 컬러영상신호 BS의 공급이 종료하고, 1필드사이의 CRT(102)로의 적색 컬러영상신호 RS의 공급이 개시되도록 이루어져 있다(제3도 A). 마찬가지로, 녹색필터부(106G)의 정면부가 스크린(103)의 상부에 오면, 1수직주기 후에는 2필드간의 적색 컬러영상신호 RS의 공급이 종료하고 1필트간의 녹색컬러영상신호 GS의 공급이 개시된다(제3도 D). 마찬가지로, 청색 필터부(106B)의 정면부가 스크린(103)의 상부에 오면, 1수직주기 후에 1필드간의 녹색 컬러영상신호 GS의 공급이 종료하고 1필드간의 청색 컬러영상신호 BS의 공급이 개시된다(도시하지 않음).
상기 구성에 의하면, 컬러영상신호 RS, GS, BS가 전환회로(116)에서 CRT(102)로 순차 공급됨과 동시에 수직 및 수평동기신호 V 및 H에 따라서 편향회로(118) 및 (120)에 의해 수직 및 수평편향주사가 실행되므로, 컬러영상신호 RS, GS, BS에 의한 흑백화상이 1수직주기마다 스크린(103)상에 순차 표시된다.
상술한 바와같이, 컬러영상신호 RS, GS, BS 사이의 선택은 CRT(102)의 스크린(103)상을 통과하는 회전필터(106)의 필터부(106R),(106G),(106B)에 따라서 이루어지므로, 컬러영상신호 RS, GS, BS에 의한 화상이 스크린(103)상에 표시될 때 대응하는 필터부(106R),(106G),(106B)는 CRT(102)의 스크린(103)상에 위치하게 된다.
따라서, 컬러영상신호 RS, GS, BS에 의한 적, 녹, 청의 화상이 수직주기에 있어서 회전필터(106)의 필터(106R),(106G),(106B)를 통해서 얻어진다. 최종적인 효과는 컬러화상이 필터부(106R),(106G),(106B)를 통해서 화상을 보는 관찰자에게 보여지는 것이다.
종래의 컬러화상 표시장치의 문제점은 다음과 같다.
1개의 완전한 컬러화상을 표시하기 위해서는 3필드의비디오신호가 필요하게 된다. 화상(화상의 일부)이 3색 중의 1개만으로 구성되는 영역을 화면이 포함하면, 영상신호는 3개의 연속필드중의 1기간중에만 고(또는 비교적 고)레벨이고, 2개의 다른 필드기간에는 저레벨이다. 이것에 의해, 보는 사람에게 불쾌감을 주는 플리커(번쩍거림)가 출력되게 된다.
영상신호의 공급과 회전필터의 회전 사이에 위상불일치가 발생하면, 필터를 통해 본 화상은 원래의 화상과는 다른 색을 갖는다. 이것은 모터(110)의 기동시 또는 화상표시장치로 공급된 비디오신호가 임의의 1개에서 다른 1개로 전환될 때 발생할 수 있다.
[종래예 2]
제4도는 다른 종래예(종래예 2)의 컬러화상 표시장치의 구성을 도시한 도면이다. 제1도에 도시한 것과 동일 또는 대응하는 부분이나 구성부품에는 동일한 부호를 붙이고, 그 반복적인 설명은 생략한다. 착색장치(104) 및 CRT(102)는 생략한다.
도면에 도시한 바와같이, 컬러화상 표시장치는 편향회로(118)과 (120)을 구비한 흑백 CRT(102), 회전필터(106), 축(108)과 그것에 부착된 자석(113)을 갖는 모터(110), 회전센서(112) 및 제어회로(114)를 포함하고, 이들은 제1도, 제2도 및 제3도 a 내지 제3도 d에 따라서 설명한 바와 같다. 제어회로(114)의 기능은 종래예 1에 따라서 설명한 것과 그의 일부가 유사하지만, 이하의 설명에서 알 수 있는 바와 같이 부분적으로는 다르다.
제4도는 또 휘도 및 색성분과 수직 및 수평동기신호를 포함하는 복합비디오신호를 수신하는 색신호 분리회로(122) 및 동기분리회로(124)를 도시한 것이다. 색신호 분리회로(122)는 복합비디오신호 CV를 수신하고, 복합비디오신호에서 컬러화상의 적색, 녹, 청 성분을 각각 나타내는 적, 녹, 청의 R, G, B 영상신호를 출력한다. 동기분리회로(124)는 복합비디오신호 CV에서 수직 및 수평동기신호 V 및 H를 수출한다.
주파수 변환기(126)은 수직동기신호 V를 수신하고, 그것에서 수직동기신호 V의 3배의 주파수를 갖는 3배 주파수 수직동기신호 V3을 출력한다. 3배주파수 수직동기신호 V3은 원래의 수직동기신호 V와 동기하고, 3배주파수 수직동기신호 V를 형성하는 모두 3개의 동기펄스중의 1개는 원래의 수직동기신호 V의 동기펄스와 일치한다. 다른 주파수변환기(127)은 수평동기신호 H를 수신하고, 그것에서 수평동기신호 H의 3배의 주파수를 갖는 3배주파수 수평동기신호 H3을 출력한다. 주파수변환기(126)으로부터의 3배주파수 수직동기신호 V3은 주파수변환기(127)로부터의 3배주파수 수평동기신호 H3과 동기한다.
이 종래예의 제어회로(114)는 회전동기펄스 RP 및 수직동기신호 V 뿐만 아니라,주파수변환기(126)에서 3배주파수 수직동기신호 V도 수신한다. 이 종래예의 제어회로(114)는 또 모터(110)에서 회전주파수펄스 FP를 수신하고, 회전필터(106)이 수직주기마다 1회 수직동기신호와 동기해서 회전하도록 즉 회전동기펄스 RP가 수직동기신호 V에 대해 일정한 위상각으로 출력되도록, 구동전류DA를 공급하여 모터(110)를 제어한다. 제어회로(114)는 컬러화상 표시장치내의 각종 회로를 제어하기 위해 사용되는 클럭 및 제어신호를 출력한다.
아날로그/디지탈(A/D)변환기(128R),(128G),(128B)는 컬러영상신호 RS, GS, BS를 수신하여 아날로그에서 디지탈형태로 변환한다. 샘플을 나타내는 디지탈신호의 순서를 각각 구성하는 최종 디지탈 컬러영상신호는 또 RS, GS, BS로 나타낸다. 컬러영상신호 RS, GS, BS를 제5도 a, 제5도 b, 제5도 c에 도시한다.
화상메모리(130R),(130G),(130B)는 컬러영상신호 RS,GS,BS를 수신하여 저장한다. 화상메모리(130R),(130G),(130B)의 각각은 대응하는 영상신호 RS, GS, BS의 1필드를 저장하는 용량을 갖고, 동시에 라이트 및 리드가 가능한 듀얼포트 메모리로 형성되어 있다.
메모리(130R),(130G),(130B)로의 영상신호의 라이트가 수직동기신호 V 및 수평동기신호 H와 동기해서 이로어지도록, 메모리(130R),(130G),(130B)에 수직동기신호 V 및 수평동기신호 H와 동기해서 제어회로(114)에서 출력된 클력 및 신호가 공급된다. 또, 메모리(130R),(130G),(130B)로부터의 영상신호의 리드가 3배주파수 수직동기신호 V3 및 3배주파수 수평동기신호 H3과 동기해서 이루어지도록, 메모리(130R),(130G),(130B)에는 3배주파수 수직동기신호 V3 및 3배주파수 수평동기신호 H3과 동기해서 제어회로(114)에서 출력된 클럭 및 신호가 공급된다.
모두 3개의 리드필드기간(기드필드기간의 각각은 각 색의 영상신호의 필드가 리드되는 기간) 중의 1개는 라이트필드기간(각 색의 필드영상신호가 라이트되는 기간)의 시작과 동시에 시작된다.
각 필드의 각 색의 영상신호의 라이트는 연속해서 라이트어드레스를 지정하고 컬러영상신호의 샘플을 나타내는 데이타를 메모리로 공급하며, 지정된 각 라이트어드레스에 샘플데이타가 라이트되는 것에 의해서 달성된다. 각 메모리로부터 컬러영상신호의 리드는 연속해서 리드어드레스를 지정하고 컬러영상신호의 샘플을 나타내는 데이트틀 지정된 리드어드레스에서 리드하여 컬러영상신호의 샘플데이타의 세퀀스를 얻는 것에 의해서 달성된다.
영상신호가 정치의 외부에서 공급되는 경우, 컬러영상신호 RS, GS, BS는 A/D변환기(128R),(128G),(128B)에 의해 신호가 샘플링되고 디지탈되는 간격 또는 속도와 동일한 간격 또는 속도로 메모리(130R),(130G),(130B)에 순차 라이트된다. 샘플링(또는 A/D변환)의 속도와 메모리의 라이트속도 뿐만 아니라 이하 설명하는 리드속도 및 D/A 변환속도는 단위시간당 샘플(예를 들면, 샘플/초)로 나타낸다. 영상신호의 새로운 필드가 라이트될 때, 그들은 오래된(이전필드의) 영상신호상에 라이트된다. 메모리에 저장된 컬러영상신호 RS, GS, BS는 반복해서 리드된다. 영상신호의 라이트 및 리드는 동시에 실행된다. 리드는 라이트보다 3배의 비율 또는 속도로 실행된다. 신호의 1필드가 라이트되는 주기(1수직주기) 동안 동일한 량의 신호(1필트의 신호)가 3배로 리드된다. 따라서, 3배율의 컬러영상신호 RS3, GS3, BS3은 제5도 D, 제5도 E, 제5도 F에 도시한 바와 같이 메모리(130R),(130G),(130B)에서 출력된다.
메모리(130R),(130G),(130B)에서 리드된 3배율 컬러영상신호 RS3, GS3, BS3은 D/A변환기(132R),(132G),(132B)에 의해 D/A변환되고, 또 RS3, GS3, BS3으로 나타낸 아날로그 컬러영상신호는 신호 V3과 동기해서 공급된 선택신호 S에 의해 제어되는 전환회로(116)으로 공급된다. 그 결과, 시분할 다중화된 영상신호 V3이 순차 출력되고, 임의의 색의 영상신호에서 다른 색의 영상신호로의 전환이 리드필드마다 실행되고, 제5도 G 도시한 바와 같이 즉 임의의 색의 1필드의 영상신호가 다른 색의 영상신호로 되기 전에 연속해서 출력된다. 전환회로(116)의 출력은 도시하지 않은 증폭기를 거쳐서 CRT(102)로 공급된다.
3배주파수 수직동기신호 V3은 주파수변환기(126)에서 수직편향회로(118)로 공급되고, 3배주파수 수평동기신호 H3은 주파수변환기(127)에서 수평편향회로(120)으로 공급된다. 수직 및 수평평향회로는 편향회로(118) 및 (120)에서 CRT(102)내의 수직 및 수평편향 코일(도시하지 않음)로 공급된다. 따라서, CRT(102)는 통상주사의 3배의 속도로 수직 및 수평편향주사를 실행한다.
회전필터(106)의 회전위상과 CRT(102)의 주사선(103s)와 전환회로(116)의 전환 사이의 관계는 제3도 a 내지 제3도 d를 참조해서 설명한 바와 마찬가지이다. 그러나, 이 종래에의 회전필터(106)은 종래예 1에서 설명한 것보다 3배나 빠른 속도로 회전한다.
상기 구성에 따른면, 3배주파수 영상신호 RS3, GS3, BS3은 CRT(102)로 순차 공급됨과 동시에 수직 및 수평편향주사가 3배로 실행되므로, 컬러영상신호 RS3, GS3, BS3에 의한 흑백화상이 1/3수직기간의 주기마다 스크린(103)상에 순차 표시되게 된다.
상술한 바와 같이, 컬러영상신호 RS3, GS3, BS3 사이의 선택은 CRT(102)의 스크린(103)상을 통과하는 필터부(106R),(106G),(106B)에 따라서 이루어지므로, 컬러영상신호 RS3,GS3,BS3에 의한 화상이 스크린(103)에 표시될 때 대응하는 필터부(106R),(106G),(106B)는 CRT(102)의 스크린(103)상에 위치하게 된다.
따라서, 컬러영상신호 RS3,GS3,BS3에 의한 적, 녹, 청의 화상이 1/3수직기간에 회전필터(106)의 필터부(106R),(106G),(106B)를 통해서 얻어진다. 최종효과는 화상을 보는 관찰자가 필터부(106R),(106G),(106B)를 통해서 컬러영상을 볼 수 있게 되는 것이다.
종래예 2는 각 색의 화상이 3배로 표시된다는 점에서 종래예 1보다 유리하다.
종래예 2에 있어서 메모리(130R),(130G),(130B)로의 라이트 및 그곳으로부터 리드는 동시에 실행되고, 리드는 라이트보다 3배나 빠른 속도로 실행된다. 그 결과, 추월 즉 리드어드레스의 라이트어드레스 추월이 발생한다. 이것을 제6도 a 내지 제6도 d, 제7도 a 내지 제7도 d 및 제8도 a 내지 제8도 d를 참조해서 더욱 상세하게 설명한다. 여기에서, 종래예 1에서 설명한 것과 마찬가지로 모두 3개의 리드필드중의 1개는 라이트필드의 시작과 동시에 시작하는 것으로 한다.
제6도 a는 끝부의 1필드의 신호를 라이트하기 위해 소요되는 기간 또는 이 라이트필드기간의 첫번째 1/3에 저장된 컬러영상신호 RS,GS,BS를 도시한 것이다. 제7도 a는 끝부의 라이트필드기간의 두번째 1/3에 저장된 컬러영상신호 RS,GS,BS를 도시한 것이다. 제8도 a는 끝부의 전체 라이트필드기간에 저장된 컬러영상신호 RS,GS,BS를 도시한 것이다.
메모리의 영역은 표시장치에 표시된 화상에 대응하는 형태로 도시하였다. 데이타의 현재필드에 라이트가 실행된 메모리영역은 빗금으로 나타내고, 현재필드의 데이타 라이트가 실행되지 않아, 이전필드의 데이타가 그대로 저장되어 있는 영역은 빗금을 치지않았다. 하기에서 알 수 있는 바와 같이, 그러한 영역은 끝부의 1/3필드기간에 있어서 1필드((130R),(130G), 또는 (130B)당 전체영역의 1/3(131A)이고 끝부의 2/3필드기간에 있어서는 2/3(131A),(131B))이며, 끝부의 전체필드에 있어서는 전체이다.
제6도 b는 첫번째 리드필드기간(리드동작의 첫번째 사이클)동안 각각의 메모리에서 리드된 데이타를 도시한 것이다. 제7도 b는 두번째 리드필드기간동안 각각의 메모리에서 리드된 데이타를 도시한 것이다. 제8도 b는 세번째 또는 마지막 리드필드기간동안 각각의 메모리에서 리드된 데이타를 도시한 것이다. 각 메모리에서 리드된 데이타의 조합 또는 조는 표시장치상의 화상에 대응하는 형태로 도시되어 있다.
현재라이트필드의 데이타로 형성된 화상의 영역은 빗금을 치고, 이전 라이트필드의 데이타로 형성딘 영역은 빗금은 치지않았다. 도시된 바와 같이, 첫번째 리드필드기간에 리드된 데이타는 이전데이타의 데이타로 구성된다. 세번째(마지막) 필드기간에 리드된 데이타는 현재 라이트필드의 데이타로 구성된다. 두번째 리드필드의 데이타의 전반의 현재라이트필드의 데이타로 구성되고, 그 데이타의 후반은 이전라이트필드의 데이타로 구성된다.
첫번째 1/3라이트필드기간의개시시에 라이트 및 리드는 그 필드의 시작(개시어드레스)과 동시에 개시한다. 리드용 어드레스가 더 빠른 속도로 변화 또는 증가하므로, 리드에 사용된 어드레스는 라이트의 어드레스 보다 향상 앞서간다. 따라서, 이 기간동안 리드된 데이타는 제6도 b(전체영역이 빗금쳐져 있지 않음)에 도시한 바와같이 처음부터 끝까지 이전라이트필드이다.
끝부의 첫번째 1/3필드기간(리드용 어드레스가 끝부의 전체메모리영역에 있을 때)에 라이트용 어드레스는 제6도 a에 빗금쳐서 나타낸 바와 같이 전체메모리영역의 1/3(개시어드레스부터 세었을 때)이다. 그러한 위치의 라이트어드레스와 동시에 두번째 리드필드가 시작된다.
개시시에는 리드어드레스가 라이트어드레스보다 뒤진다. 그러나, 리드어드레스가 라이트어드레스보다 3배나 빠르므로, 리드어드레스는 라이트필드의 중간인 두번째 리드필드의 중간에서 라이트어드레스를 추월한다. 그 후, 리드어드레스는 라이트어드레스를 앞서간다. 따라서, 두번째 리드필드의 전반동안 리드된 데이타(빗금쳐서 도시)는 현재필드의 데이타로 구성되고, 두번째 리드필드의 후반동안 리드된 데이타(빗금치지 않고 도시)는 이전필드의 데이타로 구성된다.
끝부의 두번째 1/3필드기간에 있어서(리드어드레스가 끝부의 전체메모리영역에 있을 때) 라이트어드레스는 제6도 b에 빗금쳐서 나타낸 바와 같이(개시어드레스부터 세었을 때) 전체메모리영역의 2/3이다. 그러한 위치의 라이트어드레스와 동시에 세번째 리드필드가 시작된다.
세번째 리드필드동안 리드용 리드어드레스는 라이트어드레스 다음에 유지되고, 그 필드기간의 끝부에서만 전자가 후자를 따라잡는다. 따라서, 세번째 리드필드동안 리드된 데이타(빗금쳐서 도시)는 현재필드의 데이타로 구성된다.
예를 들면, 이전필드의 화상을 도시한 제9도 a 및 현재필드의 화상을 도시한 제9도 b에 도시한 바와 같이, 화면의 이동에 의해서 현재필드와 이전필드의 데이타로 형성된 화상이 다르면 라이트필드기간의 두번째 1/3기간동안 리드된 데이타는 제9도 c에 도시한 화상으로 된다. 추월의 문제는 제67도, 제68도 및 제74도를 참조해서 이후 설명한다.
따라서, 화면의 상반부 및 하반부 사이에 불연속 또는 불일치가 발생한다. 화면의 불연속 또는 불일치는 3개의 화상중의 1개에서만 또한 움직임이 있을 때만 발생한다.
이하, 다른 종래예와 그의 문제점에 대해서 제10도∼제18도를 참조해서 설명한다.
[종래예 3]
제10도는 적(R), 녹(G), 청(B)의 3원색의 비디오신호를 3원색의 비디오신호를 표시하는 표시장치에 사용되는 필드순차신호로 변환하는 비디오신호 프로세서의 일부를 도시한 블럭도이다. 제10도는 비디오신호 프로세서에 있어서 3원색중의 1개에 대해서만 도시한 것이다.
그러한 필드순차표시에서는 주사율이 3원색의 화상을 예를 들면 3개의 빔을 사용해서 동시에 표시할 때 사용되는 주사율보다 높은 것이 좋다.
제11도 a 및 제11도 b는 제10도의 회로의 동작을 도시한 파형도이다. 제12도 a∼제12도 d는 제10도의 비디오신호 프로세서의 각 점에 있어서의 신호의 주파수분포를 도시한 것이다.
제10도에 따르면, 비디오신호 프로세서는 아날로그/디지탈(A/D)변환기(1), 필드메모리(2), 디지탈/아날로그(D/A)변환기(3), 입력신호의 대역을 제한하여 비디오신호의 주파수대역내의 에일리어싱(aliasing)노이즈의 발생을 방지하는 저역필터(LPF)(4) 및 출력신호에서 에일리어싱 노이즈를 제거하는 다른 1개의 LPF(5)를 포함한다.
이하의 설명에서는 A/D변환기(1), 필드메모리(2) 및 D/A변환기(3)이 제어가 제어클럭의 상승에지에서 모두 실행하고, 실제로는 각 주기중의 회로성분의 응답지연에 의한 동작의 타이밍지연을 고려할 필요가 있지만 이하의 설명에서는 언급하지 않는다. 즉, 회로성분은 지연(구체적으로 언급된 상기와 같은 지연은 제외)없이 동작하는 것으로 한다.
연속시간신호를 샘플링하여 얻은 이산시간신호는 원래의 연속시간신호의 주파수분포의 신호성분 및 샘플링주파수와 그의 정수배로 상하로 연장하고, 원래의 연속시간신호의 대역폭과 동일한 대역폭을 갖는 신호성 분을 포함한다. 샘플링주파수가 원래의 연속시간신호의 최대주파수의 2배 이하이면, 샘플링주파수에서 하측에서 연장하는 주파수대역을 갖는 이산시간신호성분은 원래의 연속시간신호의 주파수대역과 겹쳐서 저역필터에 의해 그들은 서로 분리하는 것이 불가능하다. 분리가 가능하게 되도록, 원래의 연속시간신호의 주파수 대역을 샘플링주파수의 1/2이하로 제한할 필요가 있다. 이것은 나이키스트원리로서 잘 알려져 있다. 1/2 샘플링주파수는 나이키스트 주파수라고 부른다.
이하의 설명에서는 샘플링주파수에서 하측으로 연장하는 주파수대역을 갖는 이산시간신호성분을 에일리어싱노이즈라고 부른다. 또, A/D변환기(1)의 제어클럭의 주파수 fA/D와 D/A변환기(3)의 제어클럭의 주파수 fA/D는 서로 동일한 것으로 한다.
제10도의 비디오신호 프로세서에서 LPF(4)는 제12도 a에 도시한 바와 같은 주파수분포를 갖는 입력신호의 대역을 제한하고, 제12도 b에 도시한 바와 같은 주파수분포를 갖는 신호를 출력한다.
A/D변환기(1)은 제11도 a에 도시한 바와 같이 입력신호를 A/D변환기 제어클럭의 상승에지에서 검은 동그라미(●)으로 나타낸 샘플링점 n, n+1,n+2,…에서 샘플링을 실행하고 A/D변환을 실행한다.
필드메모리(2)는 메모리 라이트제어클럭의 상승에지에서 A/D변환기(1)로부터 데이타를 저장한다. 저장된 데이타는 메모리 리드제어클럭에서 출력된다.
D/A변환기(3)은 A/D변환기 제어클럭의 상승에서의 필드메모리(2)로부터의 데이타를 D/A변환하고, 제11도 b에 흰 동그라미(○)으로 나타낸 신호를 출력한다. D/A변환기(3)의 출력은 A/D변환기 제어클럭의 다음 상승에지까지 유지한다. 이 D/A변환기(3)의 출력신호는 제12도 c에 도시한 바와 같이 에일리어싱노이즈를 포함한다.
LPF(5)는 D/A변환기 제어클럭 주파수 fD/A로부터의 에일이러싱노이즈를 제거하기 위해서, D/A변환기(3)으로부터의 출력신호를 D/A변환기 제어클럭 주파수의 1/2이하의 주파수 대역으로 대역을 제한한다. LPF(5)의 출력은 제12도 d에 도시한 바와같은 주파수분포를 갖는다.
상술한 비디오신호 프로세서의 신호대역폭은 A/D변환기 제어클럭 주파수의 1/2이하 즉 LPF(4)의 통과대역 이하이다.
제13도는 적, 녹, 청의 3원색의 비디오신호를 3원색 비디오신호를 필드순차로 표시하는 표시장치에 사용되는 필드순차신호로 변환하는 비디오신호 프로세서를 도시한 블럭도이다. 제13도에 있어서, 제10도에 도시한 것과 동일 또는 대응하는 부분에는 동일한 부호를 붙이지만, 여기에서 회로가 적, 녹, 청의 비디오 신호를 공급하는 것을 나타내는 첨자 r, g, b도 붙이고 있다.
즉, 제10도의 LPF(4), A/D변환기(1), 필드메모리(2)와 각각 마찬가지인 LPF(4r),(4g),(4b), A/D변환기(1r),(1g),(1b), 필드메모리(2r),(2g),(2b)는 적, 녹, 청의 입력 R, G, B신호를 공급한다. 스위치(6)는 1필드기간마다 필드메모리(2r),(2g),(2b)로부터의 출력데이타를 순차 선택한다. 이 선택은 RGB선택신호에 따라서 이루어진다.
스위치(6)의 출력은 주기적으로 연속으로 R, G, B신호의 순이고, R, G, B신호의 각각은 1필드동안 계속된다.
D/A변환기(3)은 스위치(6)의 출력을 A/D변환하고 필드순차 R, G, B신호를 출력한다.
상술한 비디오신호 프로세서의 신호대역폭은 LPF(4r),(4g),(4b)의 통과대역인 A/D변환기(1r),(1g),(1b)의 제어클럭의 1/2이하이다.
[종래예 4]
제14도는 R, G, B비디오신호의 필드순차표시를 실행하는 표시장치에 사용되는 3원색의 비디오신호를 변환하는 또 다른 종래의 비디오신호 프로세서의 일부를 도시한 블럭도이다. 동일도면에는 임의의 색의 디코드된 색신호의 출력에 관여하는 부분이 도시되어 있다. 제14도에 있어서 제10도 및 제13도에 도시된 것과 동일 또는 대응하는 부분에는 동일한 부호를 붙인다.
반전기(7)은 A/D제어클럭의 위상을 반전한다. 다른 반전기(8)은 D/A제어클럭의 위상을 반전한다. 스위치(9)는 A/D변환기(3)과 (3a)로부터의 출력신호중의 1개를 선택한다. 제15도 a, 제15도 b 및 제16도 a ∼제16도 c는 제14도의 회로의 동작을 도시한 것이다. 제17도 a∼ 제17도 f는 제14도의 회로의 각 점에 있어서의 주파수분포를 도시한 것이다.
A/D변환기(1) 및 (1a)의 제어클럭의 주파수fA/D와 D/A변환기(3) 및 (3a)의 제어클럭의 주파수 fD/A는 서로 동일한 것으로 한다.
입력신호는 제17도에 a에 도시한 바와 같은 주파수분포를 갖는다. LPF(4)는 입력신호의 신호대역을 A/D변환기(1) 및 (1a)의 제어클럭의 주파수 이하의 대역폭으로 제한하고, 제17도 b에 도시한 바와 같은 주파수분포를 갖는 신호를 출력한다. A/D변환기(1), 필드메모리(2) 및 D/A변환기(3)은 제10도를 참조해서 설명한 바와 마찬가지이다. 입력신호를 A/D변환기(1)에 의해 샘플링하고 A/D변환하는 시점은 제15도 a에 있어서 검은 동그라미(●) n,n+1,n+2,n+3,…으로 나타내고, 이 제15도 a에는 A/D변환기(1)의 출력도 도시한다. 또한, 제15도 a에는 A/D변환기(1)로부터의 출력데이타 및 필드메모리(2)에 라이트된 데이타도 도시되어 있다. 필드메모리(2)로부터의 출력데이타와 A/D변환기(3)으로부터의 출력신호는 도 16a에 도시한다. D/A변환기(3)으로부터의 출력신호는 흰 동그라미(○)으로 나타낸다. 또, LPF(4), D/A변환기(1), A/D변환기(3)의 출력신호의 주파수분포는 제17도 a∼제17도 c에 도시한다.
A/D변환기(1a), 필드메모리(2a) 및 D/A변환기(3a)는 A/D변환기(1), 필드메모리(2) 및 D/A변환기(3)과 각각 마찬가지이지만, 이들은 A/D변환기(1), 필드메모리(2) 및 A/D변환기(3)의 제어클럭과 180˚의 위상차를 갖는 제어클럭에 따라서 동작한다.
따라서, A/D변환기(1a)는 제15도 b에 도시한 바와 같이, 검은 네모(■)로 나타낸 시점 즉 m, m+1,m+2,m+3,…에서 입력신호를 샘플링하고 A/D변환을 실행한다. 또, 제15도 b에는 A/D변환기(1a)로부터의 출력데이타 및 필드메모리(2a)에 라이트된 데이타도 도시되어 있다. 필드메모리(2a)로부터의 출력데이타 및 D/A변환기(3a)로부터의 출력신호는 제16도 b에 도시되어 있다. D/A변환기(3a)로부터의 출력신호는 흰 네모(□)로 나타낸다. A/D변환기(1a) 및 A/D변환기(3a)의 출력신호의 주파수분포는 제17도 b 및 제17도 d에 도시한다.
도면에 도시한 바와 같이, D/A변환기(3) 및 (3a)의 출력신호는 D/A변환기(3) 및 (3a)의 제어클럭 주파수fD/A로부터의 에일리어싱노이즈를 포함한다. D/A변환기(3) 및 (3a)의 출력신호에 포함된 에일리어싱노이즈의 위상은 샘플링타이밍상의 180˚의 위상차로 인해 서로 180˚의 위상차를 갖는다.
스위치(9)는 D/A 변환기(3)의 제어클럭에 따라서 D/A변환기(3) 및 (3a)로부터의 출력신호중의 1개를 선택하고, 제16도 c에 도시한 바와 같이 2배의 샘플링주파수 또는 샘플링점을 갖는 신호를 출력한다. D/A변환기(3) 및 (3a)의 출력에 포함되어 있는 에일러이싱노이즈는 그들 사이에 180˚의 위상차가 있기 때문에, 서로 상쇄(삭제)된다. 한편, 스위치(9)의 출력은 제어클럭 주파수의 2배의 주파수 즉 2fD/A로부터의 에일리어싱노이즈를 포함한다. 그 결과, 스위치(9)의 출력신호의 주파수분포는 제17도 e에 도시한 바와 같이 된다.
LPF(5)는 제어클럭 주파수 fD/A의 2배의 주파수로부터의 에일리어싱노이즈를 제거하기 위해서 출력신호를 제어클럭 주파수 fD/A로 제한하여 제17도 f에 도시한 바와 같은 주파수분로를 갖는 신호를 출력한다.
상술한 종래예3의 비디오신호 프로세서는 제어클럭 주파수fA/D로 연장하는 대역폭을 갖는 신호를 갖는다. 그러나, 종래예 1의 1개의 A/D변환기 및 1개의 필드메모리에 대해서 2개의 A/D변환기 및 2개의 필드메모리가 필요하다.
제18도는 3원색의 비디오신호를 3원색의 비디오신호의 필드순차표시를 실행하는 표시장치에 사용되는 필드순차신호로 변환하는 비디오신호 프로세서를 도시한 것이다. 제13도에 도시한 것과 동일 또는 대응하는 부분에는 동일한 부호를 붙인다.
LPF(4r), A/D변환기(1r),(1ra) 및 필드메모리(2r),(2ra)는 LPF(4), A/D변환기(1),(1a) 및 필드메모리(2),(2a)와 마찬가지이지만, 이들은 R비디오신호를 처리하는데 사용된다. LPF(4g), A/D변환기(1g),(1ga) 및 필드메모리(2g),(2ga)는 LPF(4), A/D변환기(1),(1a) 및 필드메모리(2),(2a)와 마찬가지이지만, 이들은 G비디오신호를 처리하는데 사용된다. LPF(4b), A/D변환기(1b),(1ba) 및 필드메모리(2b),(2ba)는 LPF(4), A/D변환기(1),(1a) 및 필드메모리(2),(2a)와 마찬가지이지만, 이들은 B비디오신호를 처리하는데 사용된다.
스위치(6)은 1필드기간단위로 필드메모리(2r),(2g),(2b)로부터의 출력은 순차 선택해서 필드순차신호를 출력한다. 스위치(6a)는 1필드기간단위로 필드메모리(2ra),(2ga),(2ba)로부터의 출력을 순차 선택해서 필드순차신호를 출력한다.
D/A변환기(3)은 스위치(6)의 출력을 D/A변환해서 필드순차신호를 출력한다. D/A변환기(3a)는 스위치(6a)의 출력을 D/A변환해서 필드순차신호를 출력한다. 스위치(9)는 D/A변환기(3) 및 (3a)의 출력을 교대로 선택해서 대역폭을 확대한 필드순차신호를 출력한다.
따라서, 비디오신호 프로세서의 출력신호의 대역폭은 제어클럭 주파수 fA/D의 주파수까지 확대할 수가 있다. 그러나, 2배의 많은 D/A변환기 및 필드메모리가 필요하다.
즉, 종래예 3의 비디오신호 프로세서에 의하면, 입력비디오신호를 제어클럭 주파수의 1/2로 제한해야만 한다. 대역폭을 확대하기 위해서는 제어클럭 주파수를 높게 할 필요가 있지만, 그러한 높은 주파수에서 동작할 수 있는 D/A변환기, 필드메모리 및 D/A변환기를 마련하는 것은 어렵고 또 불가능하다. 또한, 높은 주파수의 제어클럭을 사용하는 것에 의해서, 다른 회로와의 간섭이 발생할 수도 있다.
종래예 4의 비디오신호 프로세서에 의하면, 각 색의 비디오신호에 대해 2개의 D/A변환기, 2개의 필드메모리 및 2개의 D/A변환기가 필요하여 전체회로의 크기 및 비용이 증가하게 된다.
본 발명의 목적은 화상의 플리커를 방지하는 것이다.
본 발명의 다른 목적은 원래의 비디오신호와는 다른 색을 갖는 화상표시를 방지하는 것이다.
본 발명의 또 다른 목적은 영상신호를 저장하는 메모리의 용량을 최소화하는 것이다.
본 발명의 또 다른 목적은 D/A변환기, 필드메모리 및 D/A변환기의 수를 최소화함과 동시에 비디오신호 프로세서의 신호대역폭을 확대하는 것이다.
상기 목적을 달성하기 위해서 본 발명의 하나의 특징에 따르면, 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R),(106G),(106B)를 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R),(130G),(130B) 및 각 색의 컬러영상신호를 상기 메모리에 제1의 속도로 라이트하고, 각색의 컬러영상신호를 메모리에서 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각색의 컬러영상신호를 메모리에서 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각색의 컬러영상신호를 표시수단(102)로 순차공급하고, 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R),(106G),(106B)가 광로사이에 개재하도록 회전필터(106)의 회전을 제어하는 제어회로(114)를 포함하며, 상기 필터부는 회전필터가 회전할 때 순번으로 스크린에서 소정의 관찰위치까지의 광로사이에 개재하도록 마련되고, 각 색의 컬러영상신호는 샘플순서 형태이고, 메모리의 각각의 1필트의 컬러영상신호의 라이트는 라이트에드레스를 계속해서 지정하고 메모리로 컬러영상신호의 샘플을 공급하며 컬러영상신호의 샘플을 지정된 라이트어드레스에 라이트하는것에 의해서 이루어지고, 각 메모리로부터의 컬러영상신호의 리드는 리드어드레스를 계속해서 지정하고 이 지정된 리드어드레스에서 컬러영상신호의 샘플을 리드하여 컬러영상신호의 샘플순서를 얻는 것에 의해서 이루어지며, 제어회로(114)는 리드어드레스의 라이트어드레스 추월이 발생하는 기간에 다른 색보다 눈에 덜 띄는 색의 영상신호 또는 표시수단으로 공급되는 순으로 메모리에서 표시수단으로의 영상신호의 공급을 제어하고, 리드어드레스의 라이트어드레스 추월은 리드속도가 라이트속도보다 빠른 것에 의해 발생하는 컬러화상 표시시스템이 마련된다.
본 발명의 다른 특징에 따르면, 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R),(106G),(106B)를 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R,130G,130B) 및 각 색의 컬러영상신호를 메모리에 제1의 속도로 라이트하고, 각 색의 컬러영상신호를 메모리에서 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬렁영상신호를 표시수단(102)로 순차 공급하고, 표시수단(102)로 공급하고 있는 컬러영상신호에 대응하는 색의 필터부(106R),(106G),(106B)가 광로사이에 기재하도록 회전필터(106)의 회전을 제어하는 제어회로(114)를 포함하며, 상기 필터부는 회전필터가 회전할 때 순번으로 스크린에서 소정의 관찰위치까지의 광로사이에 개재하도록 마련되고, 각 색의 컬러영상신호는 샘플순서 형태이고, 메모리의 각각의 1필드의 컬러영상신호의 라이트는 라이트 어드레스를 계속해서 지정하고 메모리로 컬러영상신호의 샘플을 공급하며 컬러영상신호의 샘플을 지정된 라이트어드레스에 라이트하는 것에 의해서 이루어지고, 각 메모리로부터의 컬러영상신호의 리드는 리드어드레스를 계속해서 지정하고 이 지정된 리드어드레스에서 컬러영상신호의 샘플을 리드하여 컬러영상신호의 샘플순서를 얻는 것에 의해서 이루어지는 컬러화상 표시시스템으로서, 상기 컬러화상 표시시스템은 색에 대해 마련되는 부가적 메모리(134)를 더 포함하고, 이 부가적 메모리가 마련되어 있지 않은 경우에 영상신호는 리드어드레스의 라이트어드레스 추월이 발생하는 기간에 표시수단으로 공급되며, 리드어드레스의 라이트어드레스 추월은 리드속도가 라이트속도보다 빠른 것에 의해 발생하고, 부라적메모리(134) 및 메모리(130B)는 교대로 라이트하고 또 교대로 리드하도록 선택되어 적어도 상기 추월이 발생하는 기간동안 라이트가 이루어지고 있는 메모리와는 다른 메모리에서 리드가 이루어지는 컬러영상 표시시스템이 마련된다.
본 발명의 또 다른 특징에 따르면, 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R),(106G),(106B)을 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R,130G,130B), 각 색의 컬러영상신호를 메모리에 제1의 속도로 라이트하고, 각 색의 컬러영상신호를 메모리에서 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬러영상신호를 표시수단(102)로 순차 공급하고, 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R),(106G),(106B)가 광로사이에 개재되도록 회전필터(106)의 회전을 제어하는 제어회로(114) 및 차단을 원할 때 표시장치로의 영상신호의 공급을 차단하는 차단기(106)의 회전을 제어하는 제어회로(114) 및 차단을 원할 때 표시장치로의 영상신호의 공급을 차단하는 차단기(136)을 포함하며, 필터부는 회전필터가 회전할 때 순번으로 스크린에서 소정의 관찰위치까지의 광로사이에 개재하도록 마련되는 컬러화상 표시시스템이 마련된다.
본 발명의 또 다른 특징에 따르면, 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R),(106G),(106B)를 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R,130G,130B), 각 색의 컬러영상신호를 메모리에 제1의 속도로 라이트하고, 각 색의 컬러영상신호를 메모리에서 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬러영상신호를 표시수단(102)로 순차 공급하고, 표시수단(102)로 공급하고 있는 컬러영상신호에 대응하는 색의 필터부(106R),(106G),(106B)가 광로사이에 개재되도록 회전필터(106)의 회전을 제어하는 제어회로(114) 및 각 색에 대해 마련되어 컬러영상신호를 샘플링하고 디지탈하는 A/D변환기(128R,128G,128B) 및 메모리의 출력을 수신하고 임의의 색에서 다른 색으로의 영상신호의 전환이 리드필드마다 이루어지는 순으로 메모리의 출력을 선택하는 전환수단(116)을 포함하며, 필터부는 회전필터가 회전할 때 순번으로 스크린에서 소정의 관찰위치까지의 광로사이에 개재하도록 마련되고, 제어회로(114)는 서로 시프트된 타이밍에서 샘플링이 실행되도록 A/D변환기(128R,128G,128B)를 제어하고, 제어회로(114)는 저장된 영상신호의 리드가 서로 시프트된 타이밍에서 실행되도록 제어하는 컬러화상 표시시스템으로서, 상기 컬러화상 표시시스템은 메모리(130R,130G,130B)로부터의 영상신호를 가산하는 제1가산기(138), 제1가산기의 출력을 수신하고 이 제1가산기(138)의 출력에서 고주파성분을 추출하는 하이패스필터(140) 및 전환수단(116)의 출력에 하이패스필터(140)의 출력을 가산하는 제2가산기(142)를 더 포함하는 컬러화상 표시스템이 마련된다.
본 발명이 또 다른 특징에 따르면, 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R),(106G),(106B)를 포함하는 회전필터(106), 각 컬러영상신호를 수신하고 임의의 색에서 다른 색으로의 영상신호의 전환이 수평주사선마다 실행되는 순으로 이들을 선택해서 시분할 다중화된 컬러영상신호를 출력하는 전환회로(144), 시분할 다중화된 컬러영상신호로 저장하는 메모리(130), 임의의 색에서 다른 색으로의 영상신호의 전환이 리드필드마다 이루어지는 순번으로 각 색의 컬러영상신호를 리드하고, 표시수단(102)로 각 색의 컬러영상신호를 순차 공급하고, 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R),(106G),(106B)가 광로사이에 개재하도록 회전필터(106)의 회전을 제어하는 제어회로(114)를 포함하며, 필터부는 회전필터가 회전할 때 순번으로 스크린에서 소정의 관찰위치까지의 광로사이에 개재하다록 마련되는 컬러화상 표시시스템이 마련된다.
본 발명의 또 다른 특징에 따르면, 화상표시용 스크린(103)을갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R),(106G),(106B)를 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R,130G,130B), 각 색의 컬러영상신호를 메모리에 제1의 속도로 라이트하고, 각 색의 컬러영상신호를 메모리에서 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬러영상신호를 표시수단(102)로 순차 공급하고, 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R),(106G),(106B)가 광로사이에 개재하도록 회전필터(106)의 회전을 제어하는 제어회로(114), 휘도 및 색신호와 수직 및 수평동기신호를 포함하는 복합비디오신호를 수신하고 이 복합비디오신호에서 컬러영상신호를 출력하는 색신호 분리기(122) 및 복합비디오신호를 수신하고 이 복합비디오신호에서 수직동기신호를 추출하는 동기신호 분리기(124)를 포함하고, 필터부는 회전필터가 회전할 때 순번으로 스크린에서 소정의 관찰위치까지의 광로사이에 개재하도록 마련되고, 제어회로(114)는 수직동기신호와 동기해서 실행되도록 라이트를 제어하고, 제어회로는 수직동기신호와 동기하도록 회전필터의 호전을 제어하는 구동제어기(67)을 포함하는 컬러화상 표시시스템이 마련된다.
본 발명의 또 다른 특징에 따르면, 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R),(106G),(106B)를 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R,130G,130B), 각 색의 컬러영상신호를 메모리에 제1의 속도로 라이트하고, 각 색의 컬러영상신호를 메모리에서 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬러영상신호를 표시수단(102)로 순차 공급하고, 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R),(106G),(106B)가 광로사이에 개재하도록 회전필터(106)의 회전을 제어하는 제어회로(114) 및 각 색의 영상신호 사이에 위상차를 도입하는 수단(146R,146G,146B), 영상신호를 순번으로 선택하는 전환수단(144) 및 전환수단(144)로부터의 영상신호를 샘플링하고 디지탈화하는 A/D변환기(128)을 포함하며, 필터부는 회전필터가 회전할 때 순번으로 스크린에서 소정의 관찰위치까지의 광로사이에 개재하도록 마련되고, 전환수단(144)는 임의의 색에서 다른 색으로의 영상신호의 전환이 샘플링기간마다 이루어지는 순으로 영상신호를 선택하고, 제어회로(114)는 각 색의 영상신호가 각각의 메모리에 라이트되도록 각 색의 영상신호의 라이트를 제어하는 컬러화상 표시시스템이 마련된다.
본 발명의 또 다른 특징에 의하면, 비디오신호의 각 색성분을 나타내는 여러개의 입력색신호의 1개를 각각 샘플링하고 A/D변환해서 입력색신호를 대응하는 디지탈데이타를 출력하고, 각각의 메모리(2b,2ba,2bt,2g,2ga,2gt,2r,2ra,2-1∼2-n)에 데이타를 라이트하고 각각의 메모리에서 데이타를 리드하며 이 데이타를 A/D변환해서 각 색의 디코드신호를 출력하는 여러개의 신호처리회로를 포함하는 비디오신호 프로세서로서, 입력색신호의 샘플링점의 위상을 서로 다르게 하기 위해서 위상이 다른 제어클럭을 사용하여 각 신호처리회로의 동작을 제어하는 제어수단(7,8,8b,8g,8rg,7b7g,7rg,16,17,22,23,25,26,27,28,31,32,38,42,43,44,45,45-1∼45-n,46-1∼46-n,50) 및 신호처리회로중의 1개의 디코드신호에 신호처리회로중의 다른 1개의 디코드신호의 고주파성분을 가산하는 수단(15)를 포함하는 비디오신호 프로세서가 마련된다.
본 발명의 또 다른 특징에 따르면, 비디오신호의 각 색성분을 나타내는 여러개의 입력색신호중의 1개를 각각 샘플링하고 A/D변환해서 입력색신호에 대응하는 디지탈데이타를 출력하고, 각각의 메모리(2b,2ba,2bt,2g,2ga,2gt,2r,2ra,2-1∼2-n)에 데이타를 라이트하고 각각의 메모리에서 데이타를 리드하며 이 데이타를 D/A변환해서 각 색의 디코드신호를 출력하는 여러개의 신호처리회로를 포함하는 비디오신호 프로세서로서, 여러개의 입력색신호용 공통 A/D변환기(1,1gb), 여러개의 입력색신호를 교대로 또는 순차 선택하고 이 선택된 신호를 공통 A/D변환기로 공급하는 수단(37,41r,41g,41b), 각 입력색신호의 디지탈데이타를 각 입력색신호용 메모리에 라이트하는 수단(7,7b,7g,7rg,16,22,25,27,31,38,42,43,45-1∼45-n,50), 메모리에서 인코드데이타를 리드하고 각 색신호용 D/A변환기로 디지탈데이타를 공급해서 디코드신호를 출력하는 수단(8,8b,8g,8rg,17,23,26,28,32,44,46-1∼46-n,50) 및 신호처리회로중의 1개의 디코드신호에 신호처리회로중의 다른 1개의 디코드신호의 고주파성분을 가산하는 수단(15,15b,15g,15r)을 포함하고, 공통 A/D변환기는 선택된 입력색신호를 디지탈데이타로 변환하는 비디오신호 프로세서가 마련된다.
본 발명의 또 다른 특징에 따르면, 여러개의 신호처리회로를 포함하는 비디오신호 프로세서로서, 비디오신호의 각 색성분을 나타내는 여러개의 입력색신호중의 1개를 샘플링하고 A/D변환해서 입력색신호에 대응하는 디지탈데이타를 출력하는 A/D변환수단(1b,1ba,1g,1ga,1r,1ra,1gb,1,1-1∼1-n), 각 색신호용 메모리(2b,2ba,2bt,2g,2ga,2gt,2r,2ra,2-1∼2-n), 디지탈데이타를 각각의 메모리에 라이트하는 수단(7,7b,7g,7rg,16,22,25,27,31,38,42,43,45-1∼45-n,50), 각각의 메모리에서 데이타를 리드하는 수단(8,8b,8g,8rg,17,23,26,28,32,44,46-1∼46-n,50), 메모리에서 리드된 데이타를 A/D변환해서 각 색의 디코드신호를 출력하는 D/A변환수단(3b,3ba,3g,3ga,3r,3rg,3rga,3-1∼3-n) 및 임의의 색의 디코디신호에 다른 색의 디코드신호의 고주파성분을 가산하는 수단(15,15b,15g,15r)을 포함하는 비디오신호 프로세서가 마련된다.
본 발명의 또 다른 특징에 따르면, 소정의 위상만큼 필드마다 위상시프트된 제어클럭을 사용하여 입력신호를 A/D변환해서 디지탈데이타를 출력하고, 이 디지탈데이타를 메모리(2b,2ba,2bt,2g,2ga,2gt,2r,2ra,2-1∼2-n)에 라이트하고 디지탈데이타를 메모리에서 라이트속도의 n배(n1)의 속도로 리드하는 비디오신호 프로세서로서, 1필드의 리드는 1필드의 라이트가 1회 실행되는 동안 반복해서 실행되고, 각 색신호용 메모리는 디지탈데이타의 1필드의 용량을 각각 갖는 제1 및 제2영역을 갖고, 상기 비디오신호 프로세서는 각 필드의 디지탈데이타를 제1영역 및 제2여역에 교대로 라이트하는 수단(7,7b,7g,7rg,16,22,25,27,31,38,42,43,45-1∼45-n,50) 및 리드동작의 1필드에서 리드된 디지탈데이타가 라이트동작의 1필드에 라이트된 다지탈데이타로 구성되도록 메모리로부터의 리드를 제어하는 수단(7,8,8b,8g,8rg,7b,7g,7rg,16,17,22,23,25,26,27,28,31,32,38,42,43,44,45,45-1∼45-n,46-1∼46-n,50)을 포함하는 비디오신호 프로세서가 마련된다.
본 발명의 또 다른 특징에 따르면, 필드위상마다 소정의 위상만큼 시프트된 제어클럭을 사용하여 입력신호를 A/D변환해서 디지탈데이타를 출력하고, 이 디지탈데이타를 메모리에 라이트하며 디지탈데이타를 메모리에서 라이트속도의 n배(n1)의 속도로 리드하는 비디오신호 프로세서로서, 1필드의 리드는 1필드의 라이트가 1회 실행되는 동안 반복해서 실행되고, 상기 비디오신호 프로세서는 1필드의 디지탈데이타가 리드되고 또 동일필드의 디지탈데이타가 라이트되고 있는 기간동안에 A/D변환용 제어클럭의 위상과 동일하게 되도록 리드 및 A/D변환용 제어클럭의 위상을 시프트하는 수단(7,8,8b,8g,8rg,7b7g,7rg,16,17,22,23,25,26,27,28,31,32,38,42,43,44,45,45-1∼45-n,46-1∼46-n,50)을 포함하는 비디오신호 프로세서가 마련된다.본 발명의 또 다른 특징에 따르면, 데이타가 리드되고 있는 메모리의 어드레스기 데이타가 라이트되고 있는 메모리의 어드레스를 추월할 때마다 반전되는 추월펄스와 1개의 라이트필드가 구분된 구간 중의 우수구간중 어느 하나의 우수번째 구간동안 활성화되는 신호를 수신하는 배타적 OR게이트(49)를 포함하는 위상반전 제어펄스 발생회로가 마련된다.
[실시예 A1]
이 실시예의 컬러화상 표상지치의 구성은 제4도에 도시한 것과 마찬가지이다. 이 실시예는 종래예 2의 설명에서 언급한 바와 같이, 리드어드레스의 라이트어드레스 추월에 의한 화면의 불연속 또는 불일치 문제에 주목할 것이다. 이실시예의 특징은 두번째 리드필드가 청색의 컬러영상신호로 할당되도록, 필터와 컬러영상신호의 주기적 선택의 순서를 제어회로(114)에 의해 실행하는 제어에 있다. 즉, 두번째 리드필드에서는 청색의 영상신호 BS를 제7도 c에 도시한 바와 같이 선택하고, B필터부(106B)를 제7도 d에 도시한 바와 같이 스크린(103)상에 위치시킨다. 첫번째 리드필드에서 녹색의 영상신호 GS를 제6도 c에 도시한 바와 같이 선택하고, G필터부(106G)를 제6도 d에 도시한 바와 같이 스크린(103)상에 위치시킨다. 세번째 리드필드에서는 적색의 영상신호 RS를 제8도 c에 도시한 바와 같이 선택하고, R필터부(106R)를 제8도 d에 도시한 바와 같이 스크린(103)상에 위치시킨다.
이와 같은 배치로 하는 것은 청색이 눈에 잘 띄지 않고 또 불연속 또는 불일치가 발생하여 보는 사람에게 불쾌감(위화감)을 주는 것을 경감시키기 위함이다. 즉, 각 라이트필드내의 첫번째와 마지막 리드필드로는 3원색중 가장 눈에 잘 띄는 적색과 녹색의 2색의 영상신호를 공급한다.
도시하지는 않았지만, 메모리(130R),(130G),(130B)는 각 필드의 데이타를 라이트하기 위한 각 수직동기신호 V 다음의 수평동기신호를 시간기준으로서 사용하도록 구성하면 좋다.
또한, 인터레이스주사형의 입력비디오신호인 경우에는 주파수변환기(126)의 출력을 3필드마다 1/2수평기간만큼 시프트시키면 좋고, 3개의 연속리드필드의 컬러영상신호와 다음의 3개의 연속리드필드의 컬러영상신호를 스크린상의 수직방향으로 오프세트할 수 있어 인터레이싱과 마찬가지의 효과가 얻어진다.
[실시예 A2]
상술한 실시예 A1에서는 불연속 또는 불일치가 그다지 두드러지지 않지만, 완전히 제거되지는 않는다. 제19도 a는 본 발명의 다른 실시예를 도시한 것이다. 제19도 a에서는 전체회로의 일부만을 도시하고 있다. 제19도 a에 있어서 상술한 도면에 도시한 것과 동일 또는 대응하는 부분에는 동일한 부호를 붙인다. CRT 및 착색장치의 전체회로구성과 배치는 제4도를 참조해서 설명한 것과 마찬가지이다. 그러나, 제19도 a의 실시예에서는 부가적인 메모리(134B)가 마련되어 있다. 색신호 분리기(122)로부터의 연속필드의 B신호는 메모리(130B) 및 (134B)로 교대로 공급되어 라이트된다. 즉, 임의의(첫번째) 필드의 B신호는 메모리(130B)에 라이트되고, 다음(두번째) 필드의 B신호는 메모리(134B)에 라이트되고, 세번째 필드의 B신호는 메모리(130B)에 라이트된다. 임의의 필드의 B신호가 메모리(130B)와 (130B)중의 어느 한쪽에 라이트되는 동안, (이전에 저장된) B신호는 다른 메모리에서 리드된다. 즉, 첫번째 필드의 신호가 메모리(130B)에 라이트되는 동안, 메모리(134B)에서는 리드가 이루어진다. 두번째 필드의 신호가 메모리(134B)에 라이트되는 동안, 메모리(130B)에서는 리드가 이루어진다. 이와 같은 처리는 계속된다.
상기 구성에 의하면, 리드와 라이트가 서로 다른 메모리상에서 실행되므로, 리드어드레스의 라이드어드레스 추월이 발생하지 않고, 리라이트실행되고 있지 않은 메모리에서 리드가 실행된다. 따라서, 화상에 불연속 또는 불일치는 없다. B신호의 리드는 항상 이전필드이다. 리드 순서가 G, B, R신호의 순으로 되어 있으면, G, B신호는 이전필드인데 비해 R신호는 현재필드이다. 이 R신호는 다음의 리드필드의 G 및 B신호와 정합한다. 라이트 및 리드용 메모리(130B)와 (134B) 사이의 선택은 회전필터(106)의 회전도 제어하는 제어회로(114)에 의해서 실행된다.
상기 실시예에 있어서 부가적인 메모리(134B)는 B신호용으로만 마련된다. 제19도 B에 도시한 바와 같이 G, R신호용의 부가적 메모리(134G),(134R)을 마련할 수도 있다. 그러한 경우, 메모리(130G),(134G)와 (130R),(134R)사이의 라이트 및 리드를 위한 선택은 메모리(130B),(134B)에 대해서 설명한 바와 같이 실행된다. 부가적인 메모리(134R),(134G),(134B)가 모든 색용으로 마련된 제19도 b에 도시한 바와 같은 구성에 의하면, 전환에 관한 제어는 특히 인터레이스주사가 실행될 때 용이하다. 또한, 라이트 및 리드에 공용되는 포트를 갖고 듀얼포트메모리보다 저가인 메모리를 사용할 수가 있다.
제19도 b의 구성에 적용가능한 변형예는 그러한 각 메모리의 전체메모리영역의 2/3에 걸치 라이트가 완료하면, 라이트가 실행되는 메모리로부터의 리드가 개시하도록 메모리(130R),(130G),(130B),(134R),(134G),(134B)를 제어하는 것이다. 이것은 마지막 1/3기간동안에는 추월이 발생하지 않기 때문이다.
실시예 A2의 구성에 의하면, 어드레스추월의 문제가 해소되어 표시화면의 불연속 또는 불일치가 제거된다.
[실시예 A3]
제20도는 본 발명의 또 다른 실시예를 도시한 것이다. 제19도와 마찬가지로 전체회로의 일부만을 도시하고 있다. 제20도에 있어서 상술한 도면에 도시한 것과 동일 또는 대응하는 부분에는 동일한 부호를 붙인다. 전체회로구성과 CRT 및 착색장치의 배치는 제4도를 참조해서 설명한 바와 마찬가지이다. 그러나, 이 실시예에서는 전환회로(116)과 CRT(102) 사이에 삽입된 차단기(136)이 부가적으로 마련되어 있다.
차단기(136)의 기능은 전환회로(116)에서 CRT(102)로의 컬러영상신호 VS3의 공급을 차단하는 것이다. 구체적으로, 동기신호의 진폭을 변경하지 않고 유지함과 동시에 영상신호 VS3의 진폭을 0으로 한다. 차단기의 차단동작은 제어회로(114)로부터의 차단제어회로 MUTE에 따라서 제어한다. 차단제어신호 MUTE는 회전필터(106)의 회전과 전환회로(116)의 출력사이의 위상차가 규정된 허용범위를 초과한 것을 발견했을 때 출력된다. 위상차는 회전센서(112)로부터의 회전동기신호 RP와 동기신호 분리기(124)로부터의 수직동기신호에 따라서 검출할 수가 있다.
차단기(136)을 사용하는 것에 의해서 원래의 화면과는 다른 색의 화면이 표시되거나 또는 관찰자에게 보이지 않게 할 수 있다.
상기 실시예에 있어서 차단은 검출된 위상차가 임의의 규정된 범위를 초과할 때 실행된다. 그런, 위상차가 허용범위를(때때로) 초과할 것이라고 예상되는 기간동안 차단을 실행할 수 있다. 예를들면, 구동모터(110)이 기동한 후의 얼마동안 또는 모터의 속도가 임의의 규정된 값에 도달할 때까지 차단을 실행해도 좋다.
상기 차단은 차단이 어떤 다른 이유에 의해 요구될 때에 실행할 수도 있다.
[실시예 A4]
제21도는 본 발명의 다른 실시예를 도시한 것이다. 이 도면에 있어서는 제19도와 마찬가지로 전체회로의 일부만을 도시하고 있다. 제21도에 있어서 상술한 도면에 도시한 것과 동일 또는 대응하는 부분에는 동일한 부호를 붙인다. 전체회로구성과 CRT 및 착색장치의 배치는 제4도를 참조해서 설명한 것과 마찬가지이다. 이 실시예에는 가산기(138), 고역필터(HPF)(140) 및 다른 1개의 가산기(142)가 부가적으로 마련되어 있다. 가산기(138)은 D/A변환기(132R),(132G),(132B)의 출력을 가산한다. HPF(140)은 가산기(138)의 출력의 대역을 고주파성분으로 제한한다. 가산기(142)는 전환회로(116)의 출력에 HPF(140)의 출력을 가산한다.
각각의 입력을 서로 시프트된 타이밍에서 샘플링하고 디지탈하기 위해서, A/D변환기(128R),(128G),(128B)를 제어회로(114)에 의해서 제어한다. 시프트량은 120˚ 또는 각 컬러영상신호의 샘플링간격의 1/3이다. 제22도 a는 샘플링 타이밍에서 그와 같은 시프트를 도시한 것이다. R,G,B신호 모두에 대해서 동일한 곡선(고정된 기울기의 사선)으로 나타낸다. 샘플링점은 동그라미(○), 엑스(×), 세모(△), 네모(□)로 나타낸다. G신호의 샘플링점은 R신호의 샘플링점에서 샘플링간격 Ts의 1/3만큼 지연된다. B신호의 샘플링점은 G신호의 샘플링점에서 샘플링간격 Ts의 1/3만큼 지연된다.
다른 타이밍에서 샘플링되어 디지탈화된 R,G,B신호는 샘플링과 동일한 간격으로 메모리(130R),(130G),(130B)에 각각 라이트된다.
이 R,G,B신호는 샘플링 및 라이트속도의 3배의 속도로 또한 리드 및 D/A변환동작의 간격의 1/3만큼 서로 시프트된 타이밍에서 메모리(130R),(130G),(130B)에서 리드되고, D/A변환기(132R),(132G),(132B)에 의해서 D/A변환된다. 제22도 b는 D/A변환 타이밍에서의 그와 같은 시프트를 도시한 것이다. D/A변환 타이밍은 동그라미, 엑스, 세모, 네모로 나타낸다. D/A변환된 신호의 값 또는 크기는 다음의 D/A변환때까지 변하지 않는다. G신호의 D/A변환 타이밍은 R신호의 D/A변환 타이밍에서 D/A변환간격 Tr의 1/3만큼 지연된다. B신호의 D/A변환 타이밍은 G신호의 D/A변환 타이밍에서 D/A변환간격 Tr의 1/3만큼 지연된다. D/A변환간격 Tr은 샘플링간격 Ts의 1/3이므로, 연속적인 D/A 변환동작 사이의 시프트는 샘플링간격의 1/9이다.
가산기(138)은 D/A변환기(132R),(132G),(132B)의 출력을 가산한다. 이 가산기(138)의 출력은 제22도 b의 최하단에 도시한 바와 같다.
R,G,B신호의 3개의 도면과 제22도 b의 최하단에 도시한 도면을 비교하면, 서로 시프트된 타이밍에서 리드되어 D/A변환되는 R,G,B신호를 가산하여 얻은 신호가 R,G,B신호 각각의 선명보다 3배가 높은 수평선명도(해상도)를 갖는다는 것을 알 수 있다. 이것은 신호의 계단형상 변환의 간격과 각 계단의 높이를 비교하면 이해할 수 있다.
약 1.5㎒이하의 색성분을 제거하기 위해서, 가산기(138)의 출력은 HPF(140)을 통과시킨다. 이것에 의해, HPF(140)의 출력은 주로 위도신호성분 또는 그것만으로 구성된다. 이 HPF(140)의 출력을 전환회로(116)의 출력에 가산하는 것에 의해서,더욱 높은 수평선명도를 갖는 신호를 얻을 수 있다. 가산기(142)의 출력은 도시하지 않은 증폭기를 거쳐서 CRT(102)로 공급된다.
그 밖의 동작은 종래예 2와 관련해서 제4도를 참조하여 설명한 바와 같다.
[실시예 A5]
제23도는 본 발명의 또 다른 실시예를 도시한 것이다. 이 도면에서는 전체회로의 일부만을 도시하고 있다. 제23도에 있어서 상술한 도면에 도시한 것과 동일 또는 대응하는 회로부분에는 동일한 부호를 붙인다. 전체회로구성과 CRT 및 착색장치의 배치는 제4도를 참조해서 설명한 것과 마찬가지이다. 그러나, 제23도의 실시예에서는 3개의 메모리(130R),(130G),(130B) 대신에 1개의 메모리(130)을 갖고 있다. 이 메모리(130)의 메모리(130R),(130G),(130B)중의 어느 1개와 동일한 1필드의 용량을 갖는다. 제4도의 전환회로(116)과 마찬가지인 전환회로(144)는 제4도의 전환회로(116)을 생갹하는 대신에, 색신호 분리기(122)의 출력을 수신하기 위해 마련된 것이다. 3개의 A/D변환기(128R),(128G),(128B) 대신인 1개의 A/D변환기(128)은 전환회로(144)의 출력을 A/D 변환하기 위해서 마련된 것이다. 3개의 D/A변환기(132R),(132G),(132B) 대신인 1개의 D/A변환기(132)는 메모리(130)의 출력을 D/A변환하기 위해 마련된 것이다. 이 D/A변환기의 출력은 도시하지 않은 증폭기를 거쳐서 CRT(102)로 공급된다.
3배주파수 수평동기신호를 출력하는 주파수변환기(127)은 생략되어 있다.
전환회로(144)는 R,G,B신호중의 1개에서 다른 1개로의 전환이 수평주사선마다 이루어지는 순으로 R,G ,B신호를 순번으로 선택한다. 주사선마다 전환을 실행하기 위해서는 제어회로(144)로부터의 전환 S는 주사선마다 출력된다. 전환회로(114)의 출력은 R,G,B신호의 시분할 다중화된 신호로서, R,G,B신호의 순으로 구성되어 있고, R,G,B신호의 각각은 1개의 수평라인동안 연속된다. 각 색의 3개의 주사선중의 1개로부터의 영상신호는 전환회로의 출력에 포함되고, 모두 3개의 주사선중 다른 2개의 주사선의 영상신호는 생략한다. 전환회로(114)의 출력에 포함된 각 색의 영상신호는 다른 색의 영상신호도 포함되어 있는 주사선과는 다른 주사선의 것이다.
이것을 제24도 a∼제24도 e에 도시한다. 색신호 분리기(122)의 출력은 제24도 a에 도시한다. 도면에 도시한 바와 같이 색신호 분리기(122)의 출력은 모든 주사선의 영상신호를 각각 포함한다. 전환회로(144)는 첫번째 라인의 R영상신호, 두번째 라인의 G영상신호, 세번째 라인의 B영상신호, 다시 네번째 라인의 R영상신호와 같은 방식으로 선택한다. 따라서. 전환회로(114)의 출력은 제24도 c에 도시한 바와 같이 각각 3개의 라인마다 R,G,B신호의 조합을 포함한다. 전환회로(114)의 출력은 A/D변환기(128)에서 A/D변환되어 메모리(130)에 라이트된다.
메모리(130)에 저장된 각 색의 영상신호는 3개의 라인마다 영상신호로 구성되어 있다. A/D변환기의 출력에 포함되고 1필드의 메모리(130)내에 저장되는 각 색의 영상신호의 데이타량은 시분할 다중화되지 않았을 때 저장되는 1필트의 각 색의 영상신호량의 1/3이다.
각 색의 영상신호는 임의의 색에서 다른 색으로의 전환이 필드마다 실행되는 순으로 리드되고, 여기에서 말하는 각 필드는 그의 통상개념에서 1필드내의 모든 주사선의 1/3로 구성된다. 즉, 첫번째 색(예를들면 R)의 세번째 주사선마다 즉 제24도 d의 상부에서 Ra,Rd를 포함하는 포든 (3n+1)번째 라인(n은 음이 아닌 정수)의 영상신호를 순차 리드해서 두번째 색 (예를들면 녹색)의 수평주사선의 1/3로 구성되는 1필드동안 첫번째 색(예를들면 적색)의 영상신호를 출력하고, 세번째 라인마다 즉 제24도 d의 중간에서 Gb,Ge를 포함하는 모든 (3n+2)번째 라인의 영상신호를 순차 리드해서 수평주사선의 1/3로 구성되는 1필드의 두번째 색의 영상신호를 출력하고, 그후 세번째 색(예를들면 청색)의 세번째 라인마다 즉 제24도 d의 하부에서 Bc,Bf를 포함하는 모든 3번째 라인의 영상신호를 순차 리드에서 세번째 색의 영상신호를 출력한다. 이것은 제어회로(114)에 의한 적당한 어드레스제어에 의해서 달성한다.
메모리(130)으로부터의 리드는 라이트 속도와 동일한 속도로 실행된다. 리드속도와 라이트 속도는 초당 샘플로 나타낸다. 그러나, 각 색의 데이타량이 1/3일때 1필드의 영상신호를 리드하느데 필요한 시간은 색신호 분리기(122)의 출력으로서의 모든 영상신호가 디지탈화되어 메모리에 저장되어 있으면, 1필드의 데이타(3색의 영상신호로 구성됨)를 라이트하는데 필요한 시간 또는 1색의 1필드에 필요한 시간의 1/3이다. 따라서 수직주사 주파수는 원래의 비디오신호 또는 메모리(130)에 라이트된 신호의 수직주사 주파수의 3배이므로, 3배주파수 수직동기신호는 CRT(102)로 공급된다. 한편, 수평주사 주파수는 원래의 비디오신호와 동일한다. 따라서, 원래의 비디오신호에서 추출된 수평동기신호는 CRT(102)로 공급된다.
메모리(130)에서 리드된 영상신호는 아날로그신호로 D/A변환되고, 도시하지 않은 증폭기를 거쳐서 CRT(102)로 공급되어 각 색의 영상신호의 강도에 대응하는 밝기를 각각 갖는 흑백화상이 순차 출력된다.
다른 색의 영상신호의 주사선은 동일한 위치에 있지 않고 수직방향으로 시프트된다. 이것은 영상신호가 메모리에 저장되어 리드되는 주사선의 위치에 대응하는 양만큼 각 색의 첫번째 주사선을 리드하는 타이밍을 시프트하는 것에 의해 달성된다. 예를들면, R신호 주사선의 첫번째 주사선은 통상주사의 첫번째 주사선과 동일한 위치에서 시작되지만, 수직주파수가 더 높고 수평주사 주파수는 그대로이기 때문에, 제24도 e에 도시한 바와같이 통상주사에서보다 높은 기울기로 감소된다. G신호의 첫번째 주사선은 통상주사의 두번째 주사선과 동일한 위치에서 시작된다. B신호의 첫번째 주사선은 통상주사의 세번째 수사선과 동일한 위치에서 시작된다. R신호의 두번째의 주사선은 통상주사선의 네번째 주사선과 동일한 위치에서 시작된다. 따라서, 주사선간의 간격은 통상주사의 3배이다.
회전필터(106)의 회전은 대응하는 컬러영상신호의 화상이 스크린(103)에 형성될 때 각 색의 필터부의 스크린(103)상에 위치하도록 제어된다. 이것은 회전필터가 수직주기당 1회 회전하는 것을 의미한다.
상술한 구성에 의하면, 영상신호를 저장하는 메모리를 총용량을 1/3로 저감할 수가 있다 수직해상도는 떨어지지만 다른 색의 영상신호의 주사선의 수직방향으로 시프트되므로, 3색의 주사선이 모두 동일한 위치에 있을 때보다 유효 수직선명도는 높다.
[실시예 A6]
실시예 A5에서는 각 색에 대해서 총 3개의 수평주사선중 2개를 생략하는 것에 의해 수직해상도가 1/3으로 저하한다는 단점이 있다. 실시예 A6에서 실시예 A5와 동일한 구성을 사용하지만, 전환회로(144)의 제어방식, 제어회로(114)에 의해 실행되는 메모리(130)의 리드가 수직해상도를 향상시키기 위해 변경된다. 즉, 전환은 각 색의 영상신호가 다른 수평수사선에서 선택되도록 이루어진다. 다시말해, 각 색의 영상신호가 선택되는 주사선은 수직주기마다 또는 필드마다 1라인씩 시프트된다. 이것은 각 라이트필드내의 각 색의 영상신호의 첫번째 주사선의 위치가 라이트필드마다 변경되도록, 라이트필드마다 각 색의 영상신호의 선택순서를 변경하는 것에 의해서 달성된다. 그러한 제어의 예를 제25a∼제25도 c에 도시한다. 제25도 a에 도시한 바와 같은 주어진 수직주기에 있어서 필드내의 (n+1)번째 라인인 주사선 R1a,R1d등의 R영상신호가 선택되고, 필드내의 (n+2)번째 라인인 주사선 G1b,G1e등의 G영상신호가 선택되고, 필드내의 n번째 라인인 주사선 B1c,B1f등의 B영상신호가 선택된다.
제25도 b에 도시한 그 다음의 수직기간에 있어서 필드내의 (n+2)번째 라인인 주사선 R2b, R2e등의 R영상신호가 신택되고, 필드내의 n번째 라인인 주사선 G2c, G2r등의 G영상신호가 선택되고, 필드내의 (n+1)번째 라인인 주사선 B2a, B2d등의 B영상신호가 선택된다.
그 다음의 수직기간의 선택은 제25도 a에 도시한 것과 마찬가지이다. 이와 같이, 상술한 사이클의 동작이 반복된다.
회전필터가 회전할때 표시를 위해 각 색의 영상신호를 순차 리드하면, 리드가 개시되는 타이밍(또는 D/A변환이 개시되는 타이밍 또는 CRT(102)로의 신호공급이 개시되는 타이밍)은 특정 색의 영상신호의 첫번째 라인의 시프트(또는 위치변화)에 따라서 시프트된다.
제25도 a∼제25도 c에서 모든 주사선의 영상신호가 3필드에 걸쳐서 표시되어 실시예 A5보다 수직선명도가 높다는 것을 알 수 있다.
실시예 A5 또는 실시예 A6에 인터레이스주사가 채택되면 수직선명도는 더욱 향상된다.
[실시예 A7]
제26도는 본 발명의 다른 실시예의 컬러화상 표시장치를 도시한 것이다. 상술한 도면에 도시한 것과 동일 또는 대응하는 부분에는 동일한 부호를 붙인다. 회로의 전체적인 구성은 제4도에 도시한 것과 마찬가지이다. 그러나, 색신호 분리기(122)에서 적(R), 녹(G), 청(B)의 신호를 받아서 증폭하도록 증폭기(146R),(146G),(146B)가 마련되고, 이 증폭기의 출력을 받도록 제23도와 마찬가지인 전환회로(144)가 마련되며, 그의 출력은 3개의 A/D변환기를 대신히서 마련된 1개의 A/D변환기(128)로 공급된다. 제4도의 전환회로(116)을 생략했지만, 메모리(130R),(130G),(130B)의 출력의 시프트된 타이밍제어에 의해서 동일한 기능을 기대할 수가 있다. 1개의 D/A변환기(132)는 3개의 D/A변환기 대신에 마련된 것이다. 이 실시예의 제어회로(114)는 상세하게 도시되어 있다.
증폭기(146R),(146G),(146B)는 증폭율 및 지연시간을 조정할 수 있다. 각 증폭기(146R),(146G),(146B)의 증폭율은 색필터의 투명도 및 회로의 다른부분을 포함한 광학계에 의해서도 영향을 받는 색밸런스를 최적화하도록 조정된다. 지연시간은 다음에 설명하는 바와 같이, 대응하는 점에서 샘플링된 다른 색의 컬러영상신호를 갖도록 조정된다. 증폭기에서 출력된 컬러영상신호는 임의의 색의 영상신호에서 다른 색의 영상신호로의 전환이 샘플마다 이루어지는 순으로 컬러영상신호를 선택하는 신호전환회로 또는 멀티플렉서(144)에 입력된다.
시분할 다중화된 R,G,B의 컬러영상신호는 아날로그/디지탈(A/D)변환기(128)에 입력되어 그곳에서 샘플링되고, R,G,B신호의 샘플링값을 나타내는 디지탈데이타의 순으로 구성되는 디지탈신호로 계속해서 반복적으로 A/D변환(디지탈화)된다. 즉, 디지탈신호는 R신호에서 받은 샘플의 디지탈데이타, 다음에 G신호에서 받은 샘플의 디지탈데이타,다음에 B신호에서 받은 샘플의 디지탈데이타, 다음에 R신호에서 받은 샘플의 디지탈데이타로 구성된다.
A/D변환기(128)의 출력은 동시에 또한 비동기로 라이트 및 리드가능한 듀얼포트 메모리인 메모리(130R),(130G),(130B)의 데이타입력단자 MIDr, MIDg, MIDb에 인가된다. R신호는 데이타 순서는 메모리(130R)에 라이트되고, G신호는 데이타 순서는 메모리(130G)에 라이트되며, B신호의 데이타 순서는 메모리(130B)에 라이트된다. 이것은 위상이 다른 제어클럭 MICKr, MICKg, MICKb를 적절히 인가하는 것에 의해서 달성된다.
메모리(130R),(130G),(130B)에 저정된 데이타는 임의의 메모리에서 다른 메모리로의 데이타의 전환이 필드마다 이루어지는 소정의 순서로 리드된다. 즉, R신호의 데이타필드가 메모리(130R)에서 리드된 후, G신호의 데이타필드가 메모리(130G)에서 리드되며, 그후 B신호의 데이타필드가 메모리(130B)에서 리드된다. 이후, 동일한 처리가 마찬가지로 반복된다.
D/A변환기(132)는 그의 입력이 메모리(130R),(130G),(130B)의 모든 출력에 결합되어 그의 입력에 인가되는 신호를 D/A변환한다. 제어회로(114) 특히 메모리 컨트롤러(77)은 메모리가 순차 영상신호를 출력하고, 그들중 1개만 동시에 영상신호를 출력하도록 메모리(130R),(130G),(130B)를 제어한다.
D/A변환기(132)에서 출력된 아날로그신호는 회전필터(106)과 협동하는 상술한 바와 같은 단색(흑백)의 CRT(102)로 공급된다.
복합비디오신호 CV에서 분리된 수평동기신호 H는 위상비교기(69), 주파수변환기(126),(127), A/D변환기 컨트롤러(76), 메모리 컨트롤러(77) 및 D/A변환기 컨트롤러(78)로 공급된다.
위상비교기(69)는 다음에 설명하는 바와 같이 수평동기신호 H의 위상과 분주클럭 PLLH의 위상을 비교하고, 위상비교 결과에 대응하는 전압신호를 출력한다.
위상비교기(69)의 출력신호는 비교결과에 따라서 하이 또는 로우이다. 필터(70)은 위상비교기(69)의 출력을 평활화한다. 필터(70)의 출력은 필터(70)으로부터의 전압에 따라서 그의 주파수가 변화하는 기준클럭 RCLK를 출력하는 전압제어발진기(VCO)(71)에 인가된다. 분주기(74)는 기준클럭을 분주하여 분주클럭 PLLH를 출력하고, 이것을 위상비교기(69)로 공급한다. 위상비교기(69), 필터(70), 전압제어발진기(71) 및 분주기(74)는 PLL(위상록루프)를 형성한다. 기준클럭 RCLK는 신호전환회로(75), A/D변환기 컨트롤러(76), 메모리 컨트롤러(77) 및 D/A변환기 컨트롤러(78)로 공급된다. 이것에 의해, 수평동기신호 H와 동기하는 클럭이 제어회로(114)내의 여러개의 회로로 공급된다.
리드필드의 수평주기와 라이트필드의 수평주기가 모두 클럭펄스기간의 정수배로 규정되도록, 수평동기신호 H에 의해 규정된 각 수평주기동안 출력되는 기준클럭 RCLK를 형성하는 클럭펄스수는 3의 배수 또는 리드필드기간에 대한 라이트필드기간의 비율인 것이 바람직하다. 예를들면, 리드필드의 수평주기는 303클럭펄스기간으로 규정되고, 라이트필드의 수평주기는 909클럭펄스시간으로 규정된다. 이와 같은 구성으로 하는 것에 의해, 지터와 마찬가지 효과를 나타내는 수평방향으로 화면의 시프트를 방지할 수가 있다.
주파수변환기(126),(127)로부터의 3배주파수 동기신호 V3 및 H3은 메모리 컨트롤러(77), D/A변환기 컨트롤러(78) 및 CRT(102)로 공급된다.
전환신호 발생기(75)에서 출력된 전환신호 S는 전환회로(144)의 전환을 제어하기 위해서 신호전환회로(144)로 공급된다. A/D변환기 컨트롤러(76)에서 출력된 변환클럭 ADCK는 A/D변환기(128)로 공급된다.
메모리 컨트롤러(77)에서 출력된 라이트 제어신호는 메모리로의 라이트를 제어하기 위해 메모리(130R), (130G), (130B)의 라이트신호 입력단자 MICKr, MICKg, MICKb로 공급된다. 메모리 컨트롤러(77)에서 출력된 리드제어신호는 메모리의 출력을 제어하기 위해 리드신호 입력단자 MICKr, MICKg, MICKb로 공급된다. 메모리 컨트롤러(77)에서 출력된 리드인에이블신호는 메모리로의 출력을 제어하기 위해 리드인에이블신호 입력단자 MOEr, MOEg, MOEb로 공급된다.
D/A변환기 컨트롤러(78)에서 출력된 출력인에이블신호 DAE와 변환클럭 DACK는 D/A변환기(132)로 공급된다.
구동컨트롤러(67)은 구동신호 DV를 출력해서 모터(110)으로부터의 회전주파수펄스 FP 및 센서(112)로부터의 회전동기펄스 PR에 따라서 모터(110)의 회전을 제어하고, 구동증폭기(66)은 구동신호 DV에 따라서 구동전류 DA를 모터(110)으로 공급한다.
주파수변환기(126),(127), 분주기(74), 전환신호 발생기(75), A/D변환기 컨트롤러(76), 메모리 컨트롤러(77)및 D/A변환기 컨트롤러(78)은 집적회로(79)의 형태로 게이트어레이 등에 의해 형성된다. 이 실시예에 있어서는 위상비교기(69), 필터(70), 전압제어 발진기(71), 분주기(74), 전환신호 발생기(75), A/D변환기 컨트롤러(76), 메모리 컨트롤러(77) 및 D/A변환기 컨트롤러(78), 구동컨트롤러(67) 및 구동증폭기(66)이 조합되어 제어회로(114)를 형성한다.
컬러영상신호는 증폭기(146R),(146G),(146B)에 의해 증폭된다. 각 증폭기(146R),(146G),(146B)의 증폭율은 CRT(102)내의 형광체의 각 색성분의 빔에서 광으로의 변환효율과 각 색의 필터부의 투과율에 따라서 조정된다. 증폭기(146R),(146G),(146B)중의 적어도 2개의 R,G,B신호가 동일한 파형이라고 가정하면, 제27도 a, 제27도 b 및 제2도 c도에 도시한 바와 같이 증폭기(146R),(146G),(146B)에서 출력된 신호는 서로에 대해 지연되도록 시간이 지연된다. G신호는 R신호에 대해 지연되고, B신호는 G신호에 대해 지연된다. 지연량은 샘플링주기 즉 R,G,B신호중의 1개 예를들면 R신호의 연속하는 샘플링사이의 간격의 1/3이다. 그러한 지연을 도입하는 이유는 다음의 설명에서 명확하게 될 것이다.
전환회로(144)는 샘플링주기의 1/3기간마다 R,G,B신호를 순차 반촉해서 선택한다. 그 결과, 제27도 d에 도시한 시분할 다중화된 컬러영상신호가 얻어진다.
컬러영상신호는 A/D변환기(128)에 입력되어 제27도 e에 도시한 바와 같이 디지탈신호로 A/D변환되고, 메모리(130R),(130G),(130B)에 라이트된다. 메모리(130R),(130G),(130B)에 인가되는 라이트신호는 1/3샘플링주기만큼 시프트되므로, 각 색의 데이타 순서가 각 메모리에 라이트된다. 즉, R신호에 대응하는 데이타 순서는 메모리(130G)에 라이트되고, G신호에 대응하는 데이타 순서는 메모리(130G)에 라이트되고, B신호에 대응하는 데이타 순서는 메모리(130B)에 라이트된다. 이것을 제28도 a∼제28도 e에 도시한다.
제28도 a는 각 컬러영상신호의 샘플링점을 도시한 것이다. 제28도 b는 A/D변환기(128)에서 출력되는 디지탈 컬러영상신호를 도시한 것이다. 제28도 c, 제28도 d 및 제28도 e는 메모리(130R),(130G),(130B)의 라이트신호 입력단자 MICKr, MICKg, MICKb에 인가되는 라이트제어신호를 도시한 것이다. A/D변환기(128)에서 출력되는 데이타는 라이트신호의 상승에지에서 라이트되므로, 각 메모리에서 출력되는 라이트타이밍이 서로 다르다는 것을 상술한 바와 같다.
메모리(130R),(130G),(130B)에 라이트되어 있는 디지탈 컬러영상신호는 수직동기신호 V와 동기해서 라이트신호의 3배의 주파수를 가진 리드신호와 동시에 리드된다. 즉, 각 색의 1필드의 컬러영상신호는 1/3라이트필드기간에 리드된다. 각 색의 필드는 예를들면 R,G,B순으로 순차 리드된다.
제29도 a∼제29도 d는 활성화시에 로우인 수직동기신호 V와 리드인에이블신호 MOEg, MOEb, MOEr을 도시한 것이다. 도면에 도시한 바와 같이, 리드인에이블신호 MOEg, MOEb, MOEr은 필드기간 VP 또는 1수직주기의 1/3기간마다 순차 활성화된다. 메모리(130G),(130B),(130R)의 각각은 대응하는 리드인에이블신호 MOEg, MOEb 또는 MOEr이 활성화되어 있을 때 리드가능하게 된다. 이와 같이, 리드인에이블신호를 제어하는 것에 의해서, 디지탈 컬러영상신호가 메모리(130G),(130B),(130R)에서 순차 출력된다.
메모리에서 영상신호를 리드할 때, 각 필드의 영상신호의 리드개시 타이밍은 인터레이스주사를 위해 영상신호의 필드순차가 출력되도록 조정된다. 그러한 영상신호의 순서로 우수필드와 기수필드 사이의 전환은 3필드마다 실행된다. 즉, 3색의 3우수필드에는 3의 3기수필드가 뒤따르고, 계속해서 3색의 3우수필드가 순차 뒤따른다. 이것을 제30도 a∼ 제30도 d에 도시하며, 도면중 원래의 영상신호의 기수필드 및 우수필드는 각각 F1 및 F2로 나타낸다. 제30도 b, 제30도 c, 제30도 d에서는 기수필드 F1에서 얻어져 메모리(130G), (130B), (130R)에 저장되는 G, B, R영상신호로 형성되는 기수필드를 각각 G1, B1, R1으로 나타낸다. 또, 제30도 b, 제30도 c, 제30도 d에서는 기수필드 F1에서 얻어져서 메모리(130G), (130B), (130R)에 저장되는 G, B, R영상신호로 형성되는 우수필드를 각각 G2, B2, R2로 나타낸다. 메모리로의 영상신호 G1, B1, R1, G2, B2, R2의 라이트는 수직동기신호 V 다음의 첫번째 수평동기신호 H와 동기해서 개시된다. 또, 1화면을 구성하는 기수 및 우수필드 F1, F2의 조합 (F1+F2)는 제30도 a의 우측에 도시한다.
컬러영상신호의 필드는 G1, B1, R1, G2, B2, R2등의 순으로 리드된다. 이 실시예에 따라서 인터레이스주사를 실행하기 위한 제어에 있어서 각 필드의 영상신호의 리드개시 타이밍은 기수와 우수필드 사이의 전환이 3리드필드마다 이루어지는 인터레이스주사에 적합하도록 조정된다. 이것은 제31도 b 및 제31도 c에 도시한 신호를 사용해서 달성된다. 제31도 b에 도시한 신호는 수평동기신호 H와 동기하는 3배주파수 수평동기신호 H3이다. 제31도 c에 도시한 신호는 수평동기신호 H3의 H1/2주기만크 시프트된 시프트 3배주파수 수평동기신호 H3s이다. 기수필드의 영상신호의 리드는 3배주파수 수평동기신호 H3과 동기해서 이루어지고, 우수필드의 영상신호의 리드는 시프트된 동기신호 H3s와 동기해서 이루어진다. 구체적으로, 각 기수필드의 리드는 각 필드의 수직동기신호 V3의 다음의 첫번째 수평동기신호 H3과 동기해서 개시되고, 영상신호의 각 라인의 리드는 각각의 수평동기신호 H3과 동기해서 개시된다. 각 우수필드의 리드는 각 필드의 수직동기신호 V3다음 첫번째 시프트된 수평동기신호 H3s와 동기해서 개시되고, 영상신호의 각 라인의 리드는 시프트된 수평동기신호 H3s의 각각과 동기해서 개시된다.
상기한 순서(시퀀스) 및 타이밍으로 리드된 영상신호는 D/A변환기(132)에서 D/A변환된 후 CRT(102)로 공급되고, 회전필터(106)이 회전할 때 화상의 필기가 순차 표시되게 된다.
상기 실시예에서는 3개의 영상신호를 순차 샘플링하기 위해 1개의 A/D변환기(128)만을 사용하지만, 증폭기(146R),(146G),(146B)에서의 지연의 차이 때문에 3색의 영상신호가 샘플링되는 타이밍이 대응 위치에 존재한다.
그 결과, 샘플링점의 차이에 의한 색오염을 방지할 수가 있다.
또한, NTSC방식의 수평주사기간과 PAL방식의 수평주사기간은 대략 동일하므로, 상술한 실시예를 두 방식에 용이하게 적용할 수가 있다.
[실시예 A1∼A7의 변형예]
상술한 실시예에서는 색신호 분리기가 R,G,B의 영상신호를 출력하기 위해 사용된다. 그러나, 색신호 분리기(122)는 컬러영상신호 RS,GS,BS가 컬러화상표시장치의 외부에서 공급될 때는 불필요하다.
상기 실시예에서는 동기분리기가 수직 및 수평동기신호 V 및 H를 추출하기 위해서 사용된다. 그런, 동기분리기(124)는 상기 동기신호 V와 H가 컬러화상표시장치의 외부에서 공급될때는 불필요하다.
상술한 각종 실시예에 있어서 영상신호는 메모리에 라이트되는 속도의 3배로 리드된다. 그러나, 리드는 라이트속도의 3배이외의 속도로 실행되어도 좋다. 리드속도가 라이트속도의 n배(n은 정수)이면 제2도에 도시한 회전필터(1조의 필터부를 갖는다)의 경우, 이 회전필터는 입력비디오신호의 수직주기당 n/3회전속도로 회전된다.
상술한 각종 실시예에 있어서 회전필터(106)은 3원색의 1조의 3개의 필터부(106R),(106G),(106B)를 갖는다. 회전필터(106)은 2조의 필터부를 교대로 구비해도 좋다. 제32도 a에 도시한 바와 같이 제1조는 적, 녹, 청의 3색필터부(106R1),(106G1),(106B1)로 구성되고, 제2조는 적, 녹, 청의 3색필터부(106R2),(106G2),(106B2)로 구성되어 있다. 필터부(106R1),(106G1),(106B1)(106R2),(106G2),(106B2)는 CRT(102)의 스크린(103)상에 순차 연속해서 위치하도록 회전방향으로 연속해 있다. 제32도 a에 도시한 상태에서 주사선(130s)는 스크린(103)의 상단에 또는 부근에 있고, 필터부(106B2)와 (106R1)의 경계선(106r)은 스크린 (103)중앙에 있다. (수직편향 또는 주사에 의한) 주사선(103s)의 아래쪽으로의 이동과 동시에 제32도 b, 제32도 c 및 제32도 d에 도시한 바와 같이 화살표(106A)방향으로 회전필터가 회전한다. 제32도 d에 도시한 상태에서 주사선(103s)는 스크린(103)의 상단에 또는 부근에 다시 위치하고, 필터부(106R1)과 (106G1)사이의 경계선(106rg)는 스크린의 중앙에 있다.
2조의 필터부를 갖는 회전필터(106)을 사용하는 것에 의해, 회전필터의 회전속도를 (회전필터가 1조의 필터부를 갖는 경우에 비해) 절반으로 저감시킬 수 있다. 이것은 회전에 의한 노이즈를 저감할 수 있고 모터(110)의 구동전압을 저감할 수 있어 유효하다. 또한, 필터부를 탑재함에 있어서 요구되는 정밀도가 경감되고 허용 회전위상오차가 증가한다.
필터부의 조(組)수를 3개 이상으로 더욱 증가시켜도 좋다.
원판형 회전필터(106) 대신에, 제33도 및 제34도에 도시한 바와 같이 원추대 형상의 회전필터(148)을 사용해도 좋다. 또, 제33도 및 제34도에 도시한 회전필터(148)은 2조의 필터부(148R1),(148G1),(148B1)과 (148R2),(148G2),(148B2)를 갖는다.
회전필터(148)은 원주의 축주위를 회전할 수 있고, 원주의 발생기(원추면을 따라 연장하여 원추의 정점을 관통하는 직선)에 의해 적, 녹, 청의 필터부(148R1),(148G1),(148B1)과 (148R2),(148G2),(148B2)로 등분할 된다.
CRT(102)의 스크린(103)은 회전필터(148)의 외부 원추면과 대면하도록 마련된다. 원추형 회전필터를 사용하는 것에 의해, 필터의 직경을 작게할 수 있어 장치 전체의 사이즈를 저감할 수가 있다.
상술한 실시예와 관련해서, 회전필터의 필터부는 표시장치의 스크린과 겹치도록 되어 있다. 그러나, 본 발명은 그러한 배치에 한정되지 않는다. 중요한 것은 스크린으로부터 관찰자가 스크린에서 광을 받는 소정의 관찰 위치까지의 광로 사이에 필터부를 개재시키는 것이다.
상술한 본 발명의 표시장치는 비디오카메라의 뷰파인더 또는 프로젝션 텔레비젼세트로 사용할 수 있다.
[실시예 B1]
제35도는 R,G,B비디오신호를 R,G,B비디오신호의 필드순차 표시를 실행하는 표시장치에 사용되는 필드 순차 신호로 변환하는 비디오신호 프로세서를 도시한 것이다. 제35도에 있어서는 비디오신호 프로세서의 디코드된 컬러영상신호, 예를 들면 여러가지 색중 B신호의 출력에 관여하는 부분만을 도시하고 있다.
이 실시예와 이후에 설명하는 실시예에서 종래 기술인 제10도∼제18도에 도시한 것과 동일 또는 대응하는 부재 혹은 회로에는 동일한 부호를 붙인다.
주사주파수는 종래의 표시장치에 사용되었던 주사주파수보다 높다. 즉, 종래의 표시장치에 사용되었던 주사주파수의 3배인 것으로 한다.
제어신호발생기(50)은 다른 회로를 제어하는데 사용되는 제어신호 및 클럭을 발생한다. 제35도의 실시예에 있어서, 클럭 A/DCLK, D/ACLK는 제어신호발생기(50)에서 출력되는 것으로 도시하였다. 그러나, 그들의 도시는 생략하고 있지만, 필요한 다른 신호도 출력한다. 제어신호발생기(50)은 클럭 A/DCLK, D/ACLK를 반전하는 반전기(7) 및 (8)과 조합되어 이 실시예에서의 제어회로를 형성한다.
LPF(12)는 D/A변환기(3b)의 출력신호에서 색 신호의 저주파성분(색신호성분)을 추출한다. HPF(13)은 스위치(9)의 출력신호에서 색신호성분만을 제거한다. LPF(14)는 HPF(13)의 출력신호에서 에일리어싱 노이즈를 제거하고, 이것에 의해 휘도신호성분으로 이루어지는 신호를 출력한다. 가산기(15)는 LPF(12)로부터의 색신호성분과 LPF(14)로부터의 휘도신호성분을 가산한다.
비디오신호는 휘도신호와 색신호로 이루어진다. 휘도신호는 비디오신호와 동일한 주파수 대역을 갖는다. 색신호의 대역폭은 그다지 넓지 않아도 된다. 이는 사람의 눈의 분해능에는 한계가 있기 때문으로서, 색신호는 NTSC방식에 대하여 0.5∼1.5㎒, PAL방식에 대하여는 1.3㎒의 대역폭을 가지며 충분하다.
R,G,B비디오신호는 서로 관계없는 색신호의 저신호성분 뿐만 아니라 휘도신호의 저주파성분(1.5㎒까지의 저주파 대역의 휘도신호성분)과 R,G,B비디오신호 사이에 공통으로 있는 휘도신호의 고주파성분(1.5㎒ 이상)을 포함한다. 즉, R,G,B비디오신호를 서로 관계없는 저주파성분과 서로 동일한 고주파성분으로 분할할 수가 있다.
이하의 설명에서는 샘플링점 n의 R비디오신호의 저주파성분 (G 및 B비디오신호의 저주파성분과 관계없는 신호)은 Rn으로 나타내고, 샘플링점 n의 R비디오신호의 고주파성분(G 및 B비디오신호의 고주파성분과 동일한 신호)은 YHn으로 나타낸다. 따라서, R비디오신호는 Rn+YHn으로 나타낼 수 있다. 마찬가지로, 샘플링점 n의 G비디오신호의 저주파성분은 Gn으로 나타내고, 샘플링점 n의 G비디오신호의 고주파성분은 YHn으로 나타낸다. 따라서, G비디오신호는 Gn+YHn으로 나타낼 수 있다. 마찬가지로, 샘플링점 n의 B비디오신호의 저주파성분은 Bn으로 나타내고, 샘플링점 n의 B비디오신호의 고주파성분은 YHn으로 나타낸다. 따라서, B비디오신호는 Bn+YHn으로 나타낼 수 있다. 비디오신호의 저주파성분이 휘도신호성분도 포함하지만, 그들을 간단히 색신호성분이라고 한다.
다음의 설명에 있어서는 A/D변환기(1b),(1ga)용 제어클럭의 주파수 fA/D와 D/A변환기(3b),(3ga)용 제어클럭의 주파수 fD/A가 서로 동일한 것으로 한다.
G 및 B입력신호는 제38도 a에 도시한 바와 같은 주파수분포를 갖는다.
LPF(4b) 및 (4ga)는 각각 색신호성분의 주파수 대역 fC를 뺀 제어클럭주파수인 주파수(fA/D-fC), 예를들면 1.5㎒로 입력신호의 대역을 제한한다. LPF(4b) 및 (4ga)의 출력신호는 제38도 b에 도시한 바와 같이 같은 주파수분포를 갖는다.
A/D변환기(1b),(1ga), 필드메모리(2b),(2ga) 및 D/A변환기(3b),(3ga)는 제10도의 종래예에서의 A/D변환기(1),(1a), 필드메모리(2),(2a), D/A변환기(3),(3a)와 마찬가지이다. 회로(1ga),(2ga),(3ga)에 인가되는 제어클럭과 회로(1b),(2b),(3b)에 인가되는 제어클럭은 서로 180˚의 위상차를 갖는다. A/D변환기(1b)의 샘플링시간점은 n,n+1,n+2,…으로 나타내고 A/D 변환기(1ga)의 샘플링시간점은 m,m+1,m+2,…으로 나타낸다.
D/A변환기(3b),(3ga)의 출력신호는 제38도 c 및 제38도 d에 도시한 바와 같이, 제어클럭주파수 fD/A부터의 에일리어싱 노이즈를 포함한다. 출력신호성분은 제36도 a 및 제36도 b에 도시한 바와 같이, Bn+YHn, Gm+YHm으로 나타낼 수 있다.
LPF(12)는 D/A변환기(3b)의 출력신호에서 색신호성분 B를 추출한다. 이를 위해, LPF(12)는 신호의 대역을 fc이하의 주파수로 제한한다. LPF(12)의 출력신호는 제39도 c에 도시한 바와 같다. 그의 성분은 제37도 a에 도시한 바와 같이 Bn만으로 구성된다.
스위치(9)의 출력신호는 제37도 b에 도시한 바와 같은 샘플링점을 2배로한 파형으로 되고, 이 신호에는 스위치(9)에서의 전환에 의해 도입되는 제어클럭주파수 fD/A의 두배의 주파수로부터의 에일리어싱 노이즈가 포함되어 있다. D/A변환기(3b),(3ga)에서의 샘플링에 의한 제어클럭주파수 fD/A로부터의 에일리어싱 노이즈는 D/A변환기(3b)와 (3ga)에서의 샘플링에 사용된 클럭사이의 화상차가 180˚이므로 서로 상쇄된다. 이것은 도14의 종래예에 따라 설명한 것과 동일한 메카니즘에 의한다.
스위치(9)의 출력신호는 제39도 a에 도시한 바와 같은 주파수분포를 갖고, 그의 성분은 제37도 b에 도시한 바와 같이 (Bn+YHn)+(Bm+YHm)으로 된다.
HPF(13)은 fC이하의 성분, 즉 색신호성분을 저지하고 스위치(9)의 출력신호에서 B 및 G의 색신호성분을 제거한다.
LPF(14)는 (fD/A-fC)이하의 대역폭으로 HPF(13)의 출력신호의 대역을 제한하고, 이것에 의해 제어클럭 주파수 fD/A로부터의 임의의 잔여 에일리어싱 노이즈 및 2배주파수 2fD/A로부터의 에일리어싱 노이즈를 제거한다. LPF(14)의 출력은 제39도 b도에 도시한 바와 같다. LPF(14)의 출력신호는 제37도 c에 도시한 바와같이 YHn+YHm으로 된다. 따라서, LPF(14)의 출력신호는 휘도신호성분 YH만으로 된다.
가산기(15)는 LPF(12)로부터의 색신호성분 B와 LPF(14)로부터의 휘도신호성분 YH를 가산하고, 제39도 d에 도시한 바와 같은 주파수분포를 갖는 신호를 출력한다. 그 출력신호성분은 제37도 d에 도시한 바와 같이 (Bn+YHn+YHm)으로 된다.
상술한 바와 같이, 실시예 B1의 비디오신호 프로세서에서 B신호에 다른 샘플링점에서 샘플링된 G신호의 휘도신호성분 YHm이 가산된 것으로 되어, 샘플링필드메모리는 효과적으로 2배로 된다. 신호 대역폭은 (fD/A-fC)로 확대된다. fC의 저감은 제어클럭주파수 fD/A로부터의 색신호성분의 에일리어싱 노이즈를 제거할 필요가 있는 것에 기인한다.
fA/D와 fD/A의 고찰
fA/D=f/D/A라고 가정한 경우 A/D변환기의 색신호성분의 대역폭 fC와 D/A변환기의 색신호성분의 대역폭 fC는 동일하다. fA/D≠fD/A일 때에는 A/D변환기와 D/A변환기 사이에서 주파수를 스케일링할 필요가 있다. A/D 변환기의 색신호성분의 대역폭이 fC이면, D/A변환기의 색신호성분이 대역폭 fC'는 fC'=fC×(fD/A/fA/D)로 된다.
D/A변환기의 신호대역폭, 즉 가산기(15)의 출력신호의 대역폭은 fD/A-fC×fD/A/fA/D=fD/A/fA/D×(fA/D-fC)로 된다.
A/D변환기의 대역폭은 주파수 스케일링을 실행하는 것에 의해, 즉 상기의 주어진 대역폭에 fA/D/fD/A를 곱하는 것에 의해 얻어진다. 따라서, A/D변환기의 신호 대역폭은 상기와 마찬가지인 (fA/D-fC)로 된다. 따라서, fA/D≠fD/A인 상황과 fA/D=fD/A인 상황 사이에서 A/D변환기의 신호 대역폭에 차이가 없다는 것을 알 수 있다. 따라서, fA/D=fD/A인 상황만을 고려해도 충분하다.
상기 설명에 있어서는 3회 주사와 같은 고차의 주사를 실행해서 R,G,B비디오신호의 필드 순차 표시를 실행하는 것에 의해, 3원색의 비디오신호를 필드 순차 신호로 변환한다. 이 실시예와 다른 실시예에 기재된 사항은 다른 비디오신호 프로세서에 적용할 수도 있다.
[실시예 B2]
제40도는 비디오신호 프로세서의 다른 실시예를 도시한 것이다. 이 실시예의 비디오신호 프로세서 적, 녹, 청의 필드 순차 신호를 순차 출력할 수 있다. 제35도에 도시한 것과 동일 또는 대응하는 회로에는 동일한 부호를 붙인다. 첨자 g 또는 b 대신의 r을 제외하고 동일한 부호를 갖는 회로는 G 또는 E신호 대신의 R신호를 처리하는 점을 제외하고는 동일하다. R 및 G신호를 처리하는 회로에 사용되는 클럭과 B신호를 처리하는 회로에 사용되는 클럭은 서로 180˚의 위상차를 갖는다.
스위치(10)은 필드메모리(2ra)의 출력데이타 또는 필드메모리(2ga)의 출력데이타중의 하나를 선택한다. 스위치(11)은 D/A변환기(3rg)의 출력신호 또는 D/A변환기(3b)의 출력신호중의 하나를 선택한다. 마찬가지로, 스위치(9)는 D/A변환기(3rg)의 출력신호 또는 D/A변환기(3b)의 출력신호중의 하나를 선택한다.
R신호를 발생하기 위해, 스위치(10)은 필드메모리(2ra)로부터의 데이타를 선택하고, 스위치(11)은 D/A 변환기(3rg)로부터의 데이타를 선택하고, 스위치(9)는 D/A변환기(3b)로부터의 데이타를 선택한다.
G신호를 발생하기 위해, 스위치(10)은 필드메모리(2ga)로부터의 데이타를 선택하고, 스위치(11)은 D/A 변환기(3rg)로부터의 데이타를 선택하고, 스위치(9)는 D/A변환기(3b)로부터의 데이타를 선택한다.
B신호를 발생하기 위해, 스위치(10)의 위치는 임의, 즉 필드메모리(2ra)로부터의 데이타를 선택하는 위치 또는 필드메모리(2ga)로부터의 데이타를 선택하는 위치라도 좋고, 스위치(11)은 D/A변환기(3b)로부터의 데이타를 선택하고, 스위치(9)는 D/A변환기(3rg)로부터의 데이타를 선택한다.
상술한 바와 같은 방식으로 스우치(9),(10) 및 (11)을 제어하는 것에 의해, 가산기(15)의 출력에서 필드 순차 신호 R,G,B가 출력된다. 가산기(15)의 출력에서 R신호가 출력되면, 샘플링점이 다른 R신호 또는 G신호중의 어느 한 휘도신호성분이 가산된다.
이 실시예의 비디오신호 프로세서의 신호 대역폭은 fA/D-fC이다.
[실시예 B3]
제41도는 본 발명의 또 다른 실시예의 비디오신호 프로세서를 도시한 것이다. 제41도에 있어서, 비디오신호 프로세서의 디코드된 색신호, 예를들면 여러가지 색중 B신호의 출력에 관여하는 부분만을 도시하고 있다. 필드위상 반전기(16)은 클럭 A/DCLK를 받고, 클럭 A/DCLK와 동기해서 A/D 필드펄스가 인가될 때마다 출력클럭의 위상을 180˚시프트하여, 동일한 주파수를 갖고 서로 180˚의 위상차를 갖는 한쌍의 클럭을 출력한다. 필드위상 반전기(17)은 클럭 D/ACLK를 받고, 클럭 D/ACLK와 동기하여 D/A필드펄스가 인가될 때마다 출력 클럭의 위상을 180˚시프트하여, 동일한 주파수를 갖고 서로 180˚위상차를 갖는 한쌍의 클럭을 출력한다.
제42도는 필드위상 반전기(16)의 1예를 도시한 것이고, 제43도는 제42도의 회로내의 각 점에 있어서의 신호의 파형을 도시한 것이다. 제42도에 도시한 바와 같이, 필드위상 반전기는 D/A 필드펄스의 주파수를 1/2로 분주하는 분주기(19)를 포함한다. 반전기(18)은 입력클럭 D/ACLK를 반전하고, 클럭의 위상을 180˚시프트한다. 스위치(20) 및 (21)은 서로 위상이 180˚다른 클럭중에서 어느 하나를 선택한다. 한쌍의 클럭 CLK1 및 CLK2는 스위치(20) 및 (21)의 출력에서 얻어진다.
필드위상 반전기(17)도 마찬가지로 구성되지만, A/D필드펄스(D/A필드펄스 대신)와 A/DCLK(입력클럭 D/ACLK 대신)를 받는다.
제44도 a∼제44도 d와 제45도 a∼제45도 d는 제41도의 회로중의 각 점에 있어서 주파수분포를 도시한 것이다. 여기에서, fA/D=fD/A인 것으로 한다.
제41도에 도시한 비디오신호 프로세서에 있어서, 입력 G 및 B신호는 LPF(4g) 및 (4b)에 의해 A/D변환기(1ga),(1b)의 제어클럭의 주파수 fA/D로 대역이 제한된 후, A/D변화기(1ga) 및 (1b)에 입력된다. 필드위상 반전기(16) 및 (17)은 B신호 처리회로 및 G신호 처리회로의 제어클럭의 위상을 필드마다 180˚씩 시프트한다. D/A변환기(3b) 및 (3ga)의 출력신호에 포함되어 있는 에일리어싱 노이즈는 필드마다 180˚만큼 위상 시프트 한다. D/A변환기(3b) 및 (3ga)의 출력신호는 제44도 c 및 제44도 d에 도시한 바와 같은 주파수분포를 갖는다. 제어클럭주파수 fD/A로부터의 에일리어싱 노이즈의 위상은 필드마다 180˚시프트하고 있으므로, 색신호성분 및 휘도신호성분내의 에일리어싱 노이즈는 모두 육안으로 보았을 때 서로 상쇄 즉 서로 시각상상쇄된다.
제45도 a에 도시한 바와 같이, 스위치(9)의 출력신호는 D/A 변환기(3b) 및 (3ga)의 제어클럭의 주파수 fD/A로부터의 에일리어싱 노이즈와 제어클럭의 주파수 fD/A의 2배주파수 2D/A로부터의 에일리어싱 노이즈를 포함한다. 그러나, 색신호성분내의 제어클럭주파수 fD/A로부터의 에일리어싱 노이즈는 육안으로 보았을 때 화상내에서 서로 상쇄된다. 따라서, 실시예 B1에서와 같이 LPF(14)를 사용하여 이들 에일리어싱 노이즈를 제거할 필요가 없다. 그대신, LPF(14)는 신호의 대역을 제한해서 fD/A보다 높은 성분을 제거하고 HPF(13)은 1.5㎒이하의 성분 즉 청(B) 및 녹(G)의 색신호성분을 제거한다. 한편, LPF(12)는 1.5㎒이상의 성분 즉 청(B)의 색신호성분 이외의 것을 제거한다. 출력 B신호의 대역폭은 제어클럭주파수 fD/A까지 확대할 수 있다.
[실시예 B4]
제46도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 것이다. 회로는 제40도 및 제41도에 도시된 것과 동일 또는 대응하고 있다. 제40도의 실시예와 마찬가지이지만, 제41도에 도시한 바와 마찬가지의 필드위상 반전기(16) 및 (17)이 부가적으로 마련되어 있다.
스위치(9),(10) 및 (11)은 제40도의 실시예를 참조해서 설명한 것과 동일한 방식으로 제어된다. 그후, R신호가 출력되는 기간 동안 샘플링점이 다른 B신호의 휘도신호성분이 가산된다. G신호가 출력될 때에는 샘플링점이 다른 B신호의 휘도신호성분이 가산된다. B신호가 출력될 때에는 샘플링점이 다른 R신호 또는 G신호의 휘도신호성분이 가산되어 필드 순차 R,G,B신호가 얻어진다.
출력신호의 대역폭은 제41도의 실시예를 참조해서 설명한 것과 동일한 방식으로 제어클럭주파수 fA/D까지 확대가능하다.
[실시예 B5]
제47도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 것이다. 제47도에는 비디오신호 프로세서의 디코드된 색신호 예를들면 색중 B신호의 출력에 관한 부분만을 도시하고 있다. 제47도에 있어서 제35도, 제40도 및 제41도에 도시한 것과 동일 또는 대응하는 회로에는 동일한 부호를 붙인다. 제35도의 실시예와 마찬가지이지만, A/D변환기(1g),(1ba), 필드메모리(2g),(2ba), D/A변환기(3g),(3ba), 분주기(22),(23) 및 스위치(24)가 부가적으로 마련되어 있다. 제35도의 반전기(7) 및 (8) 대신에 반전기(7g),(7b),(8g),(8b)가 마련되어 있다. 스위치(9) 대신에 한쌍의 스위치(9g) 및 (9b)가 마련되어 있다. 분주기(22)는 2fA/D의 주파수를 갖는 입력클럭의 주파수를 분주하고, 주파수 fD/A를 갖고 그들 사이에 90˚의 위상차를 갖는 제1 및 제2클럭을 출력한다. 분주기(23)은 2fD/A의 주파수를 갖는 입력클럭의 주파수를 분주하고, 주파수 fA/D를 갖고 그들 사이에 90˚의 위상차를 갖는 제1 및 제2클럭을 출력한다. 스위치(24)는 스위치(9a)와 (9b)의 출력중의 하나를 선택한다.
제48도 a∼제48도 c는 제47도의 회로중의 각 점에 있어서의 신호의 파형을 도시한 것이다. 제49도 a∼제49도 f는 제47도의 회로중의 각 점에 있어서의 신호의 주파수분포를 도시한 것이다. 여기에서, fA/D=fD/A인 것으로 한다.
제47도에 도시한 비디오신호 프로세서에 있어서, 입력 G신호는 LPF(4g)에 의해 주파수(2fA/D-fC)로 대역이 제한된 후, A/D변환기(1ga) 및 (1b)에 입력된다. 마찬가지로, 입력 B신호는 LPF(4b)에 의해 주파수(2fA/D-fC)로 대역이 제한된 후, A/D변환기(1ba) 및 (1b)에 입력된다.
B신호 처리회로 및 G신호 처리회로의 각각은 제14도에 도시한 종래예와 마찬가지로 서로 180˚의 위상차를 갖는 클럭에 따라서 동작하고, 샘플링 주파수를 효과적으로 2배로 하는 한쌍의 A/D변환기(1ga) 및 (1g) 또는 (1ba) 변환기(1b)를 갖는다. 그러나, B신호 처리회로와 G신호 처리회로의 분주기(22) 및 (23)에서 출력되는 클럭사이에는 90°의 위상차가 있다. 그 결과 G신호의 샘플링점 1, k,1+1,k+1,1+2,k+2,…은 B신호의 샘플링점 n,m,n+1,m+1,n+2,m+2,…사이의 중간으로 되며, G신호의 샘플링점과 B신호의 샘플링점 사이의 위상차는 180˚이다.
스위치(9b) 및 (9g)의 출력시호는 제49도 B에 도시한 주파수분포를 갖는다. 도시한 바와 같이, 그의 출력 신호에는 스위치(9b),(9g)의 제어클럭의 주파수 2fD/A로부터의 에일리어싱 노이즈가 포함되어 있다.
LPF(12)는 fc 이하의 주파수 범위로 신호의 대역을 제한하는 것에 의해 B색신호성분 이외의 성분을 제거한다. LPF(12)의 출력은 제49도 D에 도시한 주파수분포를 갖는다.
스위치(24)는 클럭 2fD/A로 제어되고, 스위치 (9b) 및 (9g)의 출력을 교대로 선택한다.
스위치(24)의 출력은 제48도 C에 도시한 바와 같은 2배의 샘플링 주파수를 갖는 파형을 갖는다. 그것은 스위치(9b) 및 9(g)의 제어클럭의 주파수의 2배의 주파수 2fD/A로부터의 에일리어싱 노이즈와 스위치(24)의 제어클럭의 주파수 2fD/A의 2배의 주파수 4fD/A로부터의 에일리어싱 노이즈를 포함한다.
주파수 2fD/A로부터의 에일리어싱 노이즈는 휘도신호성분 Y의 성분을 포함한다. B신호처리회로에서 출력된 휘도신호성분 Y의 에일리어싱 노이즈는 휘도신호성분 Y의 성분을 포함한다. B신호처리회로에서 출력된 휘도신호성분 Y의 에일리어싱 노이즈성분과 G신호처리회로에서 출력된 휘도신호성분 Y의 에일리어싱 노이즈성분은 180°의 위상차를 갖고 있으므로 서로 상쇄된다. 그 결과, 스위치(24)의 출력은 제49도 C에 도시한 바와 같은 주파수분포를 갖고, 그의 신호성분은 제48C에 도시한 바와 같이, (Bn+YHn)+(Bm+YHm)+(Gl+YHl)+(Gk+YHk)이다.
HPF(13)은 fc 이하의 성분을 저지하여 스위치(24)의 출력에서 B 및 G색신호성분을 제거한다.
LPF(14)는 신호를 (2fD/A-fc) 이하의 범위로 대역제한하고, B 및 G색신호성분에 의한 2fD/A(스위치(9b) 및 (9g)의 제어클럭의 주파수의 2배의 주파수)로보터의 에일리어싱 노이즈와 4fD/A(스위치(24)의 제어클럭의 주파수의 2배의 주파수)로부터이 에일리어싱 노이즈를 제거하여 휘도신호성분만을 추출한다. LPF(14)의 출력에는 제49도 E에 도시한 바와 같이 에일리어싱 노이즈가 포함되어 있지 않고, 그의 성분은
YHN+YHm+YHl+YHk로 된다. 따라서, 휘도신호성분만으로 된다.
가산기(15)는 LPF(12)로부터의 B 색신호성분과 LPF(14)로부터의 휘도신호성분 YH를 가산하고, 제49도 F에 도시한 바와 같은 주파수분포를 갖는 B신호를 출력한다. B신호의 성분은 B+YHn+YHm+YHl+YHk로 된다.
상술한 바와 같이, 실시예 B5의 비디오신호로 프로세서에서는 B신호에 샘플링점이 다른 G신호의 휘도신호성분 YHl 및 YHk를 가산한 것으로 되어, 휘도신호성분에 대한 샘플링 주파수는 2배로 된다. 그러나, B 및 G색신호성분에 의해 2fD/A로부터의 에일리어싱 노이즈를 제거할 필요가 있다. 그결과, 가산기(15)의 출력은 2fD/A-fc로 확대된 대역폭을 갖게 된다.
[실시예 B6]
제50도는 본 발명의 또 다른 실시예에 의한 비디오신호 프로세서를 도시한 것이다. 상술한 도면에 도시한 것과 동일 또는 대응하는회로에는 동일한 부호를 붙이고 있다. 이것은 제47도의 실시예와 마찬가지이다. 그러나, LPF(4g)또는 (4b)와 마찬가지이고, 2fA/Dclk/2=fA/Dclk까지의 통과대역을 갖는 LPF(4r), A/D변환기(1ga)와 동일한 클럭에 의해 제어되는 A/D변환기(1ra), A/D변환기(1g)와 동일한 클럭에 의해 제어되는 다른 A/D변환기(1r), 필드메모리(2ra), (2r), 스위치(10a), (10) 및 (11)이 부가적으로 마련되어 있다. 반전기(8g) 대신에 분주기(23)의 출력을 수신하여 반전하는 반전기(8g)와 마찬가지인 반전기(8rg)가 마련되어 있다. D/A변환기(3ga) 및 (3g) 대신에 D/A변환기(3rga) 및 (3rg)가 마련되어 있다. 스위치(9g) 대신에 스위치(9rg)가 마련되어 있다. A/D변환기(2ra)의 출력은 반전기(7rg)로부터의 클럭의 제어하에서 필드메모리(2ra)에 라이트한다. 필드메모리(2ra)에 저장된 데이타는 반전기(8rg)로부터의 클럭의 제어하에서 리드된다. A/D변환기(2r)의 출력은 분주기(22)로부터의 클럭의 제어하에서 필드메모리(2r)에 라이트된다. 필드메모리(2r)에 저장된 데이타는 분주기(23)으로부터의 클럭의 제어하에서 리드된다. 스위치(10a)는 RG선택 신호에 따라서 필드메모리(2ra)와 (2ga)의 출력중의 1개를 선택한다. 스위치(10a)는 R선택신호에 따라서 필드메모리(2r)과 (2g)의 출력중의 1개를 선택한다. D/A변환기(3rga)는 스위치(10a)의 출력을 반전기(8rg)의 출력과 동일한 클럭에 의해 제어되는 아날로그 신호로 D/A변환한다. D/A변환기(3rg)는 스위치(10)의 출력을 분주기(23)으로부터의 클럭에 의해 제어되는 아날로그신호로 D/A변환한다.
스위치(9rg)는 분주기(23)으로부터의 클럭에 의한 제어하에서 D/A변환기(3rga)와 (3rg)의 출력을 교대로 선택한다. 스위치(11)은 RGB선택신호에 따라서 스위치(9rg)와 (9b)의 출력중의 1개를 선택한다.
R신호를 출력하기 위해서, 스위치(10)은 필드메모리(2r)로부터의 데이타를 선택하고, 스위치(10a)는 필드 메모리(2ra)로부터의 데이타를 선택하고, 스위치(11)은 스위치(9rg)로부터의 데이타를 선택하도록 되어 있다.
G신호를 출력하기 위해, 스위치(10)은 필드메모리(2g)로부터의 데이타를 선택하고, 스위치(10a)는 필드메모리(2ga)로부터의 데이타를 선택하고, 스위치(11)은 스위치(9ra)로부터의 데이타를 선택하도록 되어 있다.
B신호를 출력하기 위해서, 스위치(11)은 스위치(9b)로부터의 데이타를 선택하도록 되어 있다. 스위치(10) 및 스위치(10a)는 임의의 위치에 즉 그들의 교대입력중의 어느 하나를 선택하도록 되어 있어도 좋다.
R, G, B신호는 1필드의 기간마다 순차 선택적으로 출력된다. R신호가 출력될때. 샘플링점이 다른 B신호의 휘도신호성분이 가산된다. B신호가 출력될 때, 샘플링점이 다른 R 또는 G신호의 휘도신호성분이 가산된다.
이 실시예의 비디오신호 프로세서의 출력의 신호 대역폭은 2fA/D-fC로 된다.
[실시예 B7]
제51도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 것이다. 제51도에는 비디오신호 프로세서의 디코드된 색신호 예를들면 여러가지 색중 B신호의 출력에 관여하는 부분만을 도시하고 있다. 상술한 도면에 도시한 것과 동일 또는 대응하는 회로에는 동일한 부호를 붙이고 있다. 이것은 제47도의 실시예와 마찬가지이다. 그러나, 필드위상 전환회로(25) 및 (26)이 부가적으로 마련되어 잇다.
필드위상 전환회로(25)는 그의 제1 및 제2단자(25a) 및 (25b)에서 90°의 위상차를 갖는 분주기(22)의 출력을 수신하고, 이것을 그의 제1 및 제2출력단자(25c) 및 (25d)를 거쳐서 교대로 출력한다.
제52도에는 필드위상 전환회로(25)의 1예를 도시하고, 제53도에는 제52도의 회로중의 각 점에 있어서의 신호의 파형을 도시힌다. 제52도에 도시한 바와 같이, 필드위상 전환회로(25)는 2개의 입력클럭(클럭(0) 및 클럭(90)을 교대로 선택하는 제1스위치(20)과 2개의 입력클럭을 교대로 선택하는 제2스위치(21)을 포함한다. 스위치(20) 및 (21)은 항상 다른 입력클럭을 선택한다. 전환은 A/D필드펄스를 수신하는 분주기(19)의 출력에 따라서 실행되므로, 제53도에 도시한 바와 같이 2필드당 1회로 된다.
필드위상 전환회로(26)은 마찬가지로 구성되지만, 분주기(23)(분주기(22) 대신)의 출력과 D/A필드펄스(A/D필드펄스 대신)를 수신한다.
반전기(7g)는 제1필드위상 전환회로(25)의 제1출력단자(25c)로부터의 클럭을 반전한다. 반전기(7b)는 제1필드위상 전환회로(25)의 제2출력단자(25d)로부터의 클럭을 반전한다. 반전기(8g)는 제2필드위상 전환회로(26)의 제1출력단자(26c)로부터의 클럭을 반전한다. 반전기(8b)는 제2필드위상 전환회로(26)의 제2출력단자(26d)로부터의 클럭을 반전한다.
제54도 A∼제54도 F는 제51도에 도시한 실시예의 비디오신호 프로세서중의 각 점에 있어서의 주파수분포를 도시한 것이다. 여기에서, fA/D=fD/A인 것으로 한다.
A/D변환기(1ga)에 의한 A/D변환과 필드메모리(2ga)로의 라이트는 반전기(7g)로부터의 클럭에 의해 제어한다. A/D변환기(1g)에 의한 A/D변환과 필드메모리(2g)로의 라이트는 필드위상 전환회로(25)의 제1출력(25c)로부터의 클럭에 의해 제어한다. 반전기(7g)로부터의 클럭과 필드위상 전환회로(25)의 제1출력(25c)로부터의 클럭은 서로 상보적이다.
A/D변환기(1ba)에 의한 A/D변환과 필드메모리(2ba)로의 라이트는 반전기(7b)로부터의 클럭에 의해 제어한다. A/D변환기(1b)에 의한 A/D변환과 필드메모리(2b)의 라이트는 필드위상 전환회로(26)의 제1출력(26c)로부터의 클럭에 의해 제어한다. 반전기(7b)로부터의 클럭과 필드위상 전환회로(26)의 제1출력(26c)로부터의 클럭은 서로 상보적이다.
필드메모리(2ga)로부터의 리드와 D/A변환기(3ga)에 의한 D/A변환은 반전기(8g)로부터의 클럭에 의해 제어한다. 필드메모리(2g)로부터의 리드, D/A변환기(3g)에 의한 D/A변환 및 스위치(9b)의 전환동작은 제2필드위상 전환회로(26)의 제1출력(26c)로부터의 클럭에 의해 제어된다. 반전기(8g)로부터의 클럭과 제2필드위상 전환회로(26)의 제1출력(26c)로부터의 클럭은 서로 상보적이다. 필드메모리(2ba)로부터의 리드 및 D/A변환기(3ba)에 의한 D/A변환은 반전기(8b)로부터의 클럭에 의해 제어한다. 필드메모리(2b)로부터의 리드, D/A변환기(3b)에 의한 D/A변환 및 스위치(9b)의 전환 동작은 제2필드위상 전환회로(26)의 제2출력(26d)로부터의 클럭에 의해 제어한다. 반전기(8b)로부터의 클럭과 제2필드위상 전환회로(26)의 제2출력(26d)로부터의 클럭은 서로 상보적이다.
B 신호계 및 Gtls호계에 공급되는 제어클럭의 위상은 필드마다 90°씩 시프트된다. 즉, 샘플링점의 위상은 필드마다 180°씩 시프트된다. 스위치(9b) 및 (9g)의 제어클럭의 2배의 주파수 2fD/A로부터의 에일리어싱 노이즈도 필드마다 180°씩 위상이 시프트된다.
스위치(9b) 및 (9g)의 출력은 제54도 B에 도시한 주파수분포를 갖는다. 2fD/A로부터의 에일리어싱 노이즈는 필드마다 180°씩 시프트되므로, 휘도 및 색신호성분 모두 시각상 유효하게 상쇄된다.
스위치(24)의 출력은 제47도에 도시한 실시예 B5와 마찬가지로 2fD/A로부터의 에일리어싱 노이즈가 포함되어 있는 제54도 C에 도시한 바와 같은 주파수분포를 갖는다. 색신호성분의 2fD/A로부터의 에일리어싱 노이즈는 시각상 상쇄되므로, 실시예 B5와는 달리 LPF(14)를 사용해서 2fD/A로부터의 색신호의 에일리어싱 노이즈를 제거할 필요가 없다.
이 실시예의 LPF(14)는 4fD/A로부터의 에일리어싱 노이즈를 제거히기 위해 사용된다.
따라서, 신호 대역폭을 LPF(4g) 및 (4b)의 통과대역인 A/D변환기(1b), (1ba), (1g) 및 (1ga)의 제어클럭의 주파수의 2배인 2fD/A까지 확대할 수 있다.
[실시예 B8]
제55도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 것이다. 상술한 도면에 도시한 것과 동일 또는 대응하는 부분에는 동일한 부호를 붙인다. 이 실시예는 제50도의 실시예와 마찬가지이다. 그러나, 제51도의 실시예 B7과 같이 필드위상 전환회로(25) 및 (26)이 부가적으로 마련되어 있다.
제1필드위상 전환회로(25)의 제1출력단자(25c)로부터의 클럭은 A/D변환기(1r) 및 (1g)에 의한 A/D변환과 필드메모리(2r) 및 (2g)로의 라이트를 제어하기 위해 사용된다. 반전기(7ga)로부터의 클럭은 A/D변환기(1ra) 및 (1ga)에 의한 A/D변환과 필드메모리(2ra) 및 (2ga)로의 라이트를 제어하기 위해 사용된다. 제1필드위상 전환회로(25)의 제2출력단자(25d)로부터의 클럭은 A/D변환기(1b)에 의한 A/D변환과 필드메모리(2b)로의 라이트를 제어하기 위해 사용된다. 반전기(7b)로부터의 클럭은 A/D변환기(1ba)에 의한 A/D변환과 필드메모리(2ba)로의 라이트를 제어하기 위해 사용된다.
제2필드위상 전환회로(26)의 제1출력단자(26c)로부터의 클럭은 필드메모리(2r) 및 (2g)로부터의 리드, D/A변환기(3ra)에 의한 D/A변환 및 스위치(9rg)의 전환동작을 제어하기 위해 사용한다. 반전기(8rg)로부터의 클럭은 필드메모리(2ra) 및 (2ga)로부터의 리드와 D/A변환기(3rga)에 의한 D/A변환을 제어하기 위해 사용된다.
제2필드위상 전환회로(26)의 제2출력단자(26d)로부터의 클럭은 필드메모리(2b)로부터의 리드, D/A변환기(3b)에 의한 D/A변환 및 스위치(9b)의 전환 동작을 제어하기 위해 사용된다. 반전기(8b)로부터 클럭은 필드메모리(2ba)로부터의 리드 및 D/A변환기(3ba)에 의한 D/A변환을 제어하기 위해 사용된다.
나머지 구성 및 동작은 제50도의 실시예 B6과 제51도의 실시예 B7을 참조해서 설명한 것과 마찬가지이다.
실시예 B8에 의해 얻어지는 신호 대역폭은 2fA/D이다.
[실시예 B9]
제56도는 본 발명의 다른 실시예에 의한 비디오신호 프로세서를 도시한 것이다. 상술한 도면에 도시한 것과 동일 또는 대응하는 회로에는 동일한 부호를 붙인다.
이 실시예는 제35도의 실시예 B1과 마찬가지이다. 그러나, A/D변환기(1ga), 필드메모리(2ga) 및 D/A변환기(3ga) 대신에 A/D변환기(1g), 필드메모리(2g) 및 D/A변환기(3g)가 마련되어 있다. 또, LPF(4r), A/D변환기(1r), 필드메모리(24) 및 D/A변환기(3r)이 마련되어 있다. 또한, 클럭(3A/DCLK)를 수신해서 3개로 분주하고 서로 120°의 위상차를 갖는 3개의 클럭을 출력하는 분주기(27), 클럭(3D/ACLK)를 수신해서 3개로 분주하고 서로 120°의 위상차를 갖는 3개의 클럭을 출력하는 분주기(28), RGB선택신호에 따라서 D/A변환기(3r), (3g), (3b)의 출력을 순차 반복해서 선택하는 스위치(29) 및 분주기(28)로부터의 3개의 클럭에 따라서 D/A변환기(3r), (3g) 및 (3b)의 출력을 순차 반복하여 선택하는 스위치(30)이 더 마련되어 있다. 스위치(29)의 출력은 LPF(12)로 공급된다. 스위치(30)의 출력은 HPF(13)으로 공급된다.
제57도 A∼제57도 F는 제56도의 비디오신호프로세서중의 각 점에 있어서의 주파수분포를 도시한 것이다. 여기에서, fA/D=fD/A인 것으로 한다.
입력 R, G, B신호는 LPF(4r), (4g), (4b)에 의해 주파수(fA/D-fC)로 대역이 제한된다(여기서 fA/D는A/D변환기(1r), (1b), (1b)의 제어클럭 fA/D의 주파수이고, fC는 색신호의 대역폭이다). 그 결과, 제57도 A에 도시한 바와 같은 주파수분포를 갖는 신호는 A/D변환기(1r), (1g) 및 (1b)로 공급된다.
A/D변환기(1r), (1g), (1b), 필드메모리(2r), (2g), (2b) 및 D/A변환기(3r), (3g), (3b)는 제13도의 종래예에서 설명한 것과 마찬가지 방식으로 작동한다. 그러나, 이들 회로 요소는 120°의 위상차를 갖는 3개의 클럭에 의해서 제어된다.
D/A변환기(3r), (3g), (3b)의 출력은 제57도 B에 도시한 바와 같이, D/A변환기(3r), (3g), (3b)의 제어클럭의 fD/A로부터의 에일리어싱 노이즈를 포함한다. 스위치(29)는 RGB선택신호에 따라서 D/A변환기(3r), (3g), (3b)의 출력을 선택하고 필드 순차 R,G, B신호를 출력한다.
LPF(12)는 스위치(29)의 출력은 fC(색신호성분의 대역폭)까지의 주파수 범위로 대역을 제한하고, 색신호성분만을 추출하여 제57도 E에 도시한 바와 같은 주파수분포를 갖는 RGB필드 순차 색신호성분을 출력한다.
스위치(30)은 120°의 위상차를 갖는 3개의 클럭에 의해 제어되고, 제57도 B에 도시한 바와 같은 주파수분포를 갖는 D/A변환기(3r), (3g), (3b)의 출력을 선택한다. 스위치(30)의 출력은 D/A변환기(3r), (3g), (3b)의 제어클럭의 주파수 3fD/A로부터의 에일리어싱 노이즈와 스위치(30)의 전환동작이 주파수 3fD/A로부터의 에일리어싱 노이즈를 포함한다.
fD/A로부터의 노이즈중 휘도신호성분의 에일리어싱 노이즈 성분은 120°의 위상차(3색의 샘플링점이 서로 120° 떨어져 있다)를 갖고 있으므로, 시각상 서로 상쇄된다. 따라서, 스위치(30)의 출력은 제57도 C에 도시한 바와 같은 주파수분포를 갖는다.
HPF(13)은 색신호의 대역폭 fC이하의 성분을 저지하고 이것에 의해 스위치(30)의 출력에 포함되어 있는 색신호성분을 제거한다.
LPF(14)는 HPF(13)의 출력을 fD/A-fC까지의 주파수범위로 대역을 제한한다. 이렇게 하는 것에 의해, 색신호 fD/A로부터의 에일리어싱 노이즈의 스위치(30)의 전환동작의 3fD/A로부터의 에일리어싱 노이즈가 제거된다. LPF(14)의 출력은 제56도 D에 도시한 바와 같은 주파수분포를 갖는다.
가산기(15)는 LPF(12)로부터 색신호성분과 LPF(14)로부터의 휘도신호성분을 가산하고 제57도 F에 도시한 바와 같은 주파수분포를 갖는 필드 순차 RGB신호를 출력한다.
확장된 신호 대역폭을 갖는 비디오신호 프로세서의 순차 제어에 있어서, R신호가 출력될 때 샘플링점이 다른 G신호 및 B신호의 휘도신호성분이 가산되고, G신호가 출력될때 샘플링점이 다른 B신호 및 R신호의 휘도신호성분이 가산되고, B신호가 출력될때 샘플링점이 다른 R신호 및 G신호의 휘도신호성분이 가산된다.
상술한 바와 같이, 실시예 B9의 비디오신호 프로세서에 있어서 R신호는 120°의 위상차를 갖는 G신호의 휘도신호성분 및 240°의 위상차를 갖는 B신호의 휘도신호성분을 포함한다. 그 결과, 샘플링 주파수는 제13도의 종래예에 비해 3배로 된다. 그러나, fD/A로부터의 에일리어싱 노이즈를 제거할 필요가 있으므로, 출력신호의 주파수 주파수 대역은 fD/A-fC까지 확대 가능하다.
즉, 비디오신호 프로세서의 신호 대역폭을 fA/D-fC까지 확대할 수 있다.
[실시예 B10]
제58도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 것이다. 상술한 도면에 도시한 것과 동일 또는 대응하는 회로에는 동일한 부호를 붙인다. 이것은 제56도의 실시예 B9와 마찬가지이다. 그러나, 제51도의 실시예 B7 및 제55도의 실시예 B8과 같이 필드위상 전환회로(31), (32)가 부가적으로 마련되어 있다.
필드위상 전환회로(31)은 분주기(27)에서 1조의 3개의 클럭을 수신하고, 120°의 위상차를 갖고 필드마다 120°씩 위상 시프트된 1조의 3개의 클럭을 출력한다. 필드위상 전환회로(32)는 분주기(28)에서 1조의 3개의 클럭을 수신하고, 120°의 위상차를 갖고 필드마다 120°씩위상 시프트된 1조의 3개의 클럭을 출력한다.
필드위상 전환회로(31)의 1예를 제59도에 도시하고, 제59도의 회로중의 각 점에 있어서의 신호의 파형을 제60도에 도시한다.
도면에 도시한 바와 같이, 필드위상 전환회로(31)은 분주기(33) 및 스위치(34)∼(36)을 포함한다. 분주기(33)는 A/D필드펄스를 수신해서 3개로 분주하고, 입력주파수의 1/3의 주파수를 갖고 서로 120°의 위상차를 갖는 1조의 3개의 클럭을 출력한다. 스위치(34)∼(36)은 분주기(제58도)로부터의 1조의 3개의 클럭을수신하고 그들을 순차 선택한다.
선택은 스위치(34)∼(36)에서 출력된 클럭이 서로 120°위상이 어긋나고, 스위치(34)∼(36)의 출력 사이의 위상관계가 유지되도록, 즉 스위치(34)의 출력이 항상 스위치(35)의 출력보다 120°앞서고, 스위치(35)의 출력이 항상 스위치(36)의 출력보다 120°앞서고, 스위치(36)의 출력이 항상 스위치(34)의 출력보다 120°앞서도록 이루어진다. 즉, 스위치(34)가 제1클럭(0)을 선택할 때 제2스위치(35)는 제2클럭(120)을 선택하고, 제3스위치(36)은 제3클럭(240)을 선택하며, 제1스위치(34)가 제2클럭(120)을 선택할 때 제2스위치(35)는 제3클럭(240)을 선택하고, 제3스위치(36)은 제1클럭(0)을 선택하며, 제1스위치(34)가 제3클럭(240)을 선택할 때 제2스위치(35)는 제1클럭(0)을 선택하고 제3스위치(36)은 제2클럭(120)을 선택한다.
필드위상 반전기(32)는 마찬가지로 구성되지만, D/A필드펄스(A/D필드펄스 대신)와 분주기(28)(분주기(27)대신)의 출력을 수신한다.
확대된 신호 대역폭을 갖는 비디오신호 프로세서의 순차 제어에 있어서, R신호가 출력될 때 샘플링점이 다른 B신호 및 G신호의 휘도신호성분이 가산되고, G신호가 출력될 때 샘플링점이 다른 R신호 및 B신호의 휘도신호성분이 가산되고, B신호가 출력될때 샘플링점이 다른 G신호 및 R신호의 휘도신호성분이 가산된다. 여기에서, fD/A=fA/D인 것으로 한다.
입력 R, G, B 신호는 LPF(4r), (g), (4b)에 의해 A/D변환기(1r), (1g), (1b)의 제어클럭 주파수의 1.5배인 주파수 1.5fA/D로 대역이 제한된다. LPF(4r), (4g), (4b)의 출력은 A/D변환기(1r), (1g), (1b)로 공급된다.
컬러회로의 각각에 대한 제어클럭의 위상은 필드마다 120°씩 시프트된다. 또한, 각 컬러회로의 샘플링점의 위상도 필드마다 120씩 시프트된다.
따라서, fD/A로부터의 에일리어싱 노이즈도 필드마다 120°씩 시프트된다.
D/A변환기(3r), (3g), (3b)의 출력은 제61도 B에 도시한 바와 같은 주파수분포를 갖는다. 각 신호에 포함되어 있는 fD/A로부터의 에일리어싱 노이즈가 필드마다 120°씩 시프트되므로 시각상 서로 상쇄된다. 이것은 색신호성분 및 휘도신호 성분 모두에 대하여 사실이다.
스위치(30)의 출력은 실시예 B9와 같이 D/A변환기(3r), (3g), (3b)의 제어 클럭의 주파수 fD/A로부터의 에일리어싱 노이즈와 스위치(30)의 전환 주파수의 3fD/A로부터의 에일리어싱 노이즈를 포함하고, 제61도 C에 도시한 바와 같은 주파수분포를 갖는다. fD/A로부터의 색신호성분의 에일리어싱 노이즈는 시각상 서로 상쇄되므로, fD/A로부터의 색신호성분의 에일리어싱 노이즈를 제거할 필요가 없다. 따라서, 가산기(15)의 출력신호의 대역폭은 스위치(30)의 전환 주파수의 1/2의 주파수인 주파수 5fD/A까지 확대할 수 있다.
[실시예 B11]
제62도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 것이다. 상술한 도면에 도시한 것과 동일 또는 대응하는 부분에는 동일한 부호를 붙인다. 이것은 제40도의 실시예 B2와 마찬가지이다. 그러나, 3개의 A/D변환기(1ra), (1ga) 및 (1b) 2개의 A/D변환기(1r) 및 (1gb)가 마련되고, A/D변환기(1r)은 A/D변환기(1ra)를 대신하고 A/D변환기(1gb)는 A/D변환기(1ga) 및 (1b)를 대신한다. 또한, 분주기(38) 및 스위치(37)이 마련된다. 분주기(38)은 그의 입력을 1/2로 분주한다. 스위치(37)은 LPF(4g) 및 (4b)의 출력을 교대로 선택하고, 그의 출력을 A/D변환기(1gb)로 공급한다. 클릭 A/DCLK 대신에 클럭 2A/DCLK가 공급된다. 클럭 2A/DCLK는 A/D변환기(1r) 및 (1gb)에 인가된다. 따라서, A/D변환기(1r) 및 (1gb)는 제40도의 실시예 B2의 A/D변환기(1ra), (1ga) 및 (1b)의 제어클럭의 주파수의 2배의 주파수인 주파수 2fD/A로 A/D변환을 실행하고, 실시예 B2에서 얻은 데이타의 2배나 많은 데이타를 출력한다. 분주기(38)의 출력의 클럭 A/DCLK는 필드메모리(2b)에는 직접, 필드메모리(2ra) 및 (2ga)에는 반전기(7)을 거쳐서 공급된다. 또, 클럭 A/DCLK는 스위치(37)에 인가되어 스위치의 두개의 입력이 교대로 선택된다.
필드메모리(2ra)는 반전기(7)에서 반전한 클럭에 의해 제어하고 LPF(4r)로 부터의 데이타를 저장한다. 필드메모리(2ra)를 제어하기 위해 사용되는 클럭은 A/D변환기(1r)에 사용되는 클럭의 1/2이다. 한편, A/D변환기(1r)은 2A/DCLK의 주파수로 A/D변환을 실행하므로, 제63도 A에 도시한 바와 같이 A/D변환기(1r)로부터의 데이타의 2개중의 하나가 필드메모리에 저장된다. 즉, 데이타는 주파수 fD/A로 필드메모리(2ra)에 라이트된다(이것은 제40도의 실시예 B2와 마찬가지임).
스위치(37)은 LPF(4g) 및 (4r)의 출력을 클럭 2fA/D의 제어하에서 교대로 선택하고, 제63도 B에 도시한 바와 같이 입력 B신호 및 입력 G신호를 시분할 다중하여 또는 합성하는 것에 의해 얻은 신호를 발생한다.
A/D변환기(1gb)는 2fA/D의 제어하에서 스위치(37)의 출력에 대하여 A/D변환을 실행하고 입력 G신호에 대응하는 데이타 및 입력 B신호에 대응하는 데이타를 교대로 출력한다.
필드메모리(2ga)는 반전기(7)에서 출력된 클럭의 제어하에서 A/D변환기(1gb)로부터의 데이타를 저장한다. 필드메모리(2b)는 분주기(38)에서 출력된 클럭의 제어하에서 A/D변환기(1gb)로부터의 데이타를 저장한다. 반전기(7)로부터의 클럭 및 분주기(38)에서의 클럭은 동일한 주파수 fA/D를 갖고 서로 180°의 위상차를 갖는다. 따라서 필드메모리(2ga)에 저장된 데이타는 제63도 B의 입력 G신호에 대응하고, 필드메모리(2b)에 저장된 데이타는 제63도 B에 도시한 바와 같은 입력 B신호에 대응한다.
상술한 바와 같이, 입력 R신호에 대응하고 필드메모리(2ra)에 저장된 데이타와 입력 G신호에 대응하고 필드메모리(2ga)에 저장된 데이타는 샘플링점이 동일하지만, 입력 B신호에 대응하고 필드메모리(2b)에 저장된 데이타는 입력 R 및 G신호에 대응하는 데이타에서 180°시프트된다. 따라서, 제40도의 실시예 B2에서 얻은 것과 마찬가지 결과가 얻어진다.
클럭 2A/DCLK 대신, 분주기(38)의 출력에서 얻은 클럭 A/DCLK를 A/D변환기(1r)에 인가해도 좋다.
제40도의 실시예 B2의 변형예로서 상술한 개념은 다른 실시예와 조합하여 A/D변환기의 수를 (3개에서 2개로) 저감할 수 있다.
[실시예 B12]
제64도는 본 발명의 다른 실시예의 비디오신호를 프로세서를 도시한 것이다. 상술한 도면에 도시한 것과 동일 또는 대응하는 회로에는 동일한 부호를 붙인다. 이 실시예는 제40도의 실시예 B2와 마찬가지이다. 그러나, A/D변환기(1ra), (1ga) 및 (1b) 대신에 1개의 A/D변환기(1)이 마련되어 있다. A/D변환기(1)은 클럭 3A/DCLK에 의해 결정된 샘플링 주파수로 동작한다. 또, 클럭 3A/DCLK는 입력을 1/3로 분주하고 주파수 A/DCLK(3A/DCLK의 1/3)을 갖고 서로 위상이 120°시프트된 1조의 클럭(제1, 제2, 제3클럭)을 출력하는 분주기(42)에도 입력된다. 제1, 제2 및 제3의 클럭은 제1, 제2 및 제3스위치(41r), (41g) 및 (41b)에 공급되고, 또 제1 제2 및 제3필드메모리(2ra), (2ga) 및 (2b)에도 이들 메모리로의 라이트를 제어하기 위해 공급된다.
지연회로(39)는 제65도 B에 도시한 바와 같이 LPF(4g)의 출력을 클럭 3A/DCLK의 주기 T3A/DCLK만큼 지연시키기 위해 마련된 것이다. 다른 지연 회로(40)은 LPF(4b)의 출력을 제65도 B에 도시한 바와 같이, 클럭 3A/DCLK의 1/2주기인 주기 T3A/DCLK/2 만큼 지연시키기 위해 마련된 것이다.
지연회로(39) 및 (40)은 아날로그 지연소자 또는 샘플홀드회로로 형성되어도 좋다. 제1∼제3클럭에 의해 제어되는 스위치(41r), (41g) 및 (41b)는 그들중의 하나만 적시에 닫히도록순차 닫혀진다. 스위치(41r), (41g) 및 (41b)는 조합되어, LPF(4r) 및 지연회로(39), (40)의 출력을 순차 반복하여 선택하고, 스위치(41r), (41g) 및 (41b)에서 A/D변환기(1)로 출력된 신호는 제65도 D에 도시한 바와 같이, R, G 및 신호를 시분할 다중화하거나 또는 시간축을 따라 R, G 및 B신호를 합성하는 것에 의해 얻은 R, G, B 시분할 다중 또는 합성신호이다.
지연회로(39) 및 (40)에 의해 도입된 지연때문에 R, G, B 신호는 R, G, B 순으로 합성된다.
A/D변환기(1)은 스위치 (41r), (41g) 및 (41b)로부터의 입력을 3fA/D의 주파수로 샘플링하고 디지탈화하며, R, G 및 B신호에 대응하는 데이타 순서를 출력한다.
필드메모리(2ra), (2ga) 및 (2b)는 분주기(42)에서 출력된 클럭에 의해 제어되고, 3개의 데이타(샘플)마다 그중의 하나를 저장한다. 각 필드에서 라이트가 실시되는 타이밍은 서로 120°씩 시프트된다. 따라서, R, G 및 B신호는 필드메모리(2ra), (2ga) 및 (2b)에 각각 라이트된다. 즉, 제65도 D에 도시한 바와 같이, 필드메모리(2ra)에 저장된 데이타는 입력 R신호에 대응하는 데이타의 순서이고, 필드메모리(2ga)에 저장된 데이타는 입력 G신호에 대응하는 데이타의 순서이고, 필드메모리(2b)에 저장된 데이타는 입력 B신호에 대응하는 데이타의 순서이다.
또한, 입력 R신호에 대응하는 데이타 및 입력 G신호에 대응하는 데이타는 샘플링점이 동일하고, B신호에 대응하는 데이타의 샘플링점을 R 및 B신호의 샘플링점과 180°의 위상차를 갖는다. 따라서, 제40도의 실시예와 동일한 데이타의 조합이 필드메모리에서 얻어지고, D/A변환기(3rga) 및 (3b), LPF(12), (14), HPF(13) 및 스위치(9)∼(11)이 동일한 방식으로 동작하는 것에 의해 제40도의 실시예에 따라서 설명한 것과 마찬가지 효과를 얻을 수가 있다.
실시예 B12의 효과는 A/D변환기가 하나만으로도 충분하다는 것이다.
제40도의 실시예 B2의 변형예로서 상술한 사항을 다른 실시예와 조합하여 A/D변환기의 수를(3개에서 1개로) 저감할 수 있다.
[실시예 B13]
제66도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 것이다. 상술한 도면에 도시한 것과 동일 또는 대응하는 회로에는 동일한 부호를 붙인다. 이것은 제40도의 실시예 B2와 마찬가지이다. 그러나, 두개의 D/A변환기(3rg) 및 (3b) 대신에 3개의 D/A변환기(3ra), (3ga) 및 (3b)가 마련되어 있다. 또, 1개의 LPF(12) 대신에 3개의 LPF(12r), (12g) 및 (12b)가 마련되어 있다. 또한, 1개의 가산기(15) 대신, 3개의 가산기(15r), (15g) 및 (15b)가 마련되어 있다. 스위치(10) 및 (11)은 생략되어 있다.
필드메모리(2ra) 및 (2ga)로부터의 데이타는 D/A변환기(3ra) 및 (3ga)에 의해 각각 D/A변환한다.
스위치(9)는 제40도의 실시예 B2에서와 동일한 방식으로 제어된다. 즉, D/A변환기(3b)의 제어 클럭에 따라서 D/A변환기(3ga) 및 (3b)의 출력을 교대로 선택하는 것에 의해, 휘도신호의 고주파성분의 대역폭을 2배로 한다.
HPF(13)은 스위치(9)의 출력에 포함되어 있는 색신호성분을 제거한다. LPF(14)는 HPF(13)의 출력에 포함되어 있는 에일리어싱 노이즈를 제거하고 휘도신호의 고주파성분을 출력한다.
LPF(12r), (12g) 및 (12b)는 D/A변환기(3ra), (3ga) 및 (3ba)로부터의 색신호성분을 각각 추출한다.
가산기(15r), (15g) 및 (15b)는 휘도신호의 고주파성분인 LPF(14)의 출력에 색신호성분인 LPF(12r), (12g) 및 (12b)의 출력을 가산하고, 이것에 의해 대역폭이 확대된 R, G 및 Btls호를 출력한다.
따라서, 실시예 B13의 비디오신호 프로세서는 3색의 출력을 분리해서 나란히 마련한다.
제40도의 실시예 B2의 변형예로서 상술한 사항을 서로 조합하여 3색의 신호를 분리해서 나란히 출력할 수 있다.
[실시예 B14]
상술한 시시예에 있어서 입력신호는 R, G 및 B의 3원색의 신호이다. 그러나, 입력신호를 청록색, 자홍색 및 노란색과 같은 보색의 비디오신호로 해도 좋다.
[실시예 B15]
상기 실시예에 있어서 R, G 및 B의 입력신호를 서로 바꾸어도 좋다.
[실시예 B16]
제67도는 본 발명의 다른 실시예의 비디오신호 프로세서를 도시한 것이다. 상술한 도면에 도시한 것과 동일 또는 대응하는 회로에는 동일한 부호를 붙인다. 이것은 제58도의 실시예 B10과 마찬가지이다. 제58도의 실시예 B10에서 입력신호의 수는 3개였다. 이 실시예에서는 n개의 D/A변환기를 제어하기 위한 360°/n의 위상차를 갖는 제어클럭을 사용해서 실시예 B10에 기재된 바와 같이 임의의 수(n)의 입력신호로 확대할 수 있다는 것을 설명한다. 비디오신호 프로세서의 신호 대역폭은 nfA/D/2까지 확대된다.
제67도에 도시한 바와 같이, 3개의 LPF(4r), (4g) 및 (4b) 대신에, n개(n은 정의 정수)의 LPF(4-1)∼(4-n)이 마련되어 있다. 3개의 A/D변환기(1r), (1g) 및 (1b) 대신에 n개 A/D변환기(1-1)∼(1-n)이 마련되어 있다. 3개의 필드메모리(2r), (2g) 및 (2b) 대신에, n개의 필드메모리(2-1)∼(2-n)이 마련되어 있다. 3개의 A/D변환기(3r), (3g) 및 (3b) 대신에, n개의 D/A변환기(3-1)∼(3-n)이 마련되어 있다.
1/3분주용 분주기(27) 및 (28) 대신에 1/n분주용 분주기(43) 및 (44)가 마련되어 있다. 분주기(43)은 클럭 nA/DCLK를 n으로 분주하고, 서로 360℃/n의 위상차를 갖는 n개의 클럭을 출력한다. 분주기(44)는 클럭 nD/ACLK를 n으로 분주하고, 서로 360℃/n의 위상차를 갖는 n개의 클럭을 출력한다.
필드 위상 반전기(31) 대신에 n개 필드 위상 반전기(45-1)∼(45-n)이 1조 마련되어 있다. 필드 위상 반전기(45-1)∼(45-n)의 각각은 n개의 클럭중의 1개를 각각 수신하고, 그의 위상이 필드마다 180° 변하는 클럭을 출력한다. 필드 위상 반전기(46-1)∼(46-n)의 각각은 n개의 클럭중의 1개를 각각 수신하고, 그의 위상이 필드마다 180°변하는 클럭을 출력한다.
스위치(29) 및 (30) 대신에 n개의 입력과 1개의 출력을 각각 갖고, n개의 입력을 순차 선택하고 이 선택된 입력을 순차 출력하는 스위치(47) 및 (48)이 마련되어 있다. 스위치(47)은 입력된 선택신호에 의해 제어된다. 스위치(48)은 필드 위상 반전기(46-1)∼(46-n)의 출력에 의해 제어된다.
LPF(12)는 스위치(47)의 출력신호에서 고주파성분을 제거한다. HPF(13)은 스위치(48)의 출력에서 고주파성분을 제거한다. LPF(14)는 HPF(13)의 출력신호에서 에일리어싱 노이즈를 제거한다. 가산기(15)는 LPF(12)의 출력신호와 LPF(14)의 출력신호를 가산하고 n개의 필드 순차 신호를 출력한다.
[실시예 B17]
제68도는 동시에 리드 및 라이트가 가능한 듀얼 포트 DRAM이 필드메모리로서 사용될때 발생하고, 또 리드가 라이트보다 빠른 속도 예를 들면 라이트의 3배의 속도로 실행되는 리드 어드레스의 라이트 어드레스 추월을 도시한 것이다. 제69도는 리드가 라이트의 3배의 속도로 실행될때 리드되는 데이타 필드를 도시한 것이다.
제68도에 있어서 수평축은 시간은 나타내고, 수직축은 어드레스를 나타내고, a는 전체 필드를 커버하는데 필요한 어드레스 수이고, twf는 1필드의 시간을 나타낸다. 1필드를 라이트하기 위해서는 기간 Twf가 소요되고, 1필드를 리드하기 위해서는 기간 Twf의 1/3(Twf/3)이 소요된다. 1필드를 라이트하는데 필요한 시간 Twf 동안, 메모리내의 데이타는 3회 리드, 즉 3사이클의 리드동작이 실행된다. 라이트 어드레스는 경사진 선 WA로 나타낸 바와 같이 변화하고, 리드 어드레스 RA는 더 경사진 선 RA(경사진 선 WA의 3배의 기울기를 갖는다)로 나타낸 바와 같이 변화한다.
제69도에 있어서 J-1 및 J는 필드수를 나타낸다. 기간 Twf에서 필드메모리내의 데이타는 리라이트에 의해 (J-1)번째 필드에서 J번째 필드로 변경된다. 이 기간동안 3사이클의 리드 동작이 실행된다. 제68도에 있어서, 기간 Twf중 리드 어드레스를 점선으로 나타낸 부분에서 리드 어드레스는 라이트 어드레스를 앞지른다. 기간 Twf중 리드 어드레스를 실선으로 나타낸 나머지 부분에서는 리드 어드레스가 라이트 어드레스에뒤쳐진다. 여기서 리드 어드레스가 라이트 어드레스를 앞지른다라는 것은 데이타의 새로운 필드의 리라이트가 데이타가 리드되고 있는 어드레스에 도달해 있지 않는다는 것을 의미한다. 리드 어드레스가 라이트 어드레스에 뒤쳐진다라는 것은 데이타의 새로운 필드의 리라이트가 데이타가 리드되고 있는 어드레스에서 종료했다는 것을 의미한다.
재차 제69도를 참조하면, 첫번째 리드 사이클동안 리드 어드레스가 라이트 어드레스를 앞서가므로, 필드메모리에서 리드된 데이타는 모두 (J-1)번째 필드이다.
두번째 리드 사이클동안 리드 어드레스 초기에 라이트 어드레스에 뒤쳐지지만, 전체 기간 Twf의 중간인 그 사이클의 중간에서 라이트 어드레스를 추월한 후 라이트 어드레스를 앞지른다. 두번째 사이클의 전반에서 리드된 데이타는 J번째 필드이고, 두번째 사이클의 후반에서 리드된 데이타는 (J-1)번째 필드이다.
세번째 리드 사이클 동안, 리드 어드레스는 라이트 어드레스에 뒤쳐진다. 세번째 사이클에서 리드된 데이타는 모두 J번째 필드이다.
제68도에서, 실선은 각 샘플(각각의 어드레스)의 데이타가 J번째 필드인 영역을 나타낸다. 점선은 각 샘플(각각의 어드레스에서)의 데이타가 (J-1)번째 필드인 영역을 나타낸다.
두번째 사이클의 중간에서 추월이 발생하므로, 두번째 사이클에서 리드된 데이타가 표시에 사용되면 스크린의 상반은 J-1번째 필드의 화상이고 스크린의 하반은 J번째 필드의 화상이다. (J-1)번째와 J번째 필드 사이에서 변화 또는 움직임이 A 있으면, 화상의 불일치 또는 불연속이 현저하게 된다.
또 다른 문제를 제70도 A∼제70도 F 및 제71도 A∼제71도 F에 따라 설명한다.
제41도에 도시한 실시예 B3의 비디오신호 프로세서에 있어서는 필드 위상 반전기(16) 및 (17)이 D/A변환기(3ga) 및 (3b)의 제어클럭의 FD/A로부터의 에일리어싱 노이즈를 시각상 상쇄할 목적으로 제어클럭의 위상을 필드마다 180°씩 시프트하기 위해 사용되고, D/A변환기(3ga) 및 (3b)의 출력신호에는 에얼리어싱 노이즈가 포함된다.
필드메모리(2ga) 및 (2b)가 실시예 B3과 같이 리드 및 라이트가 동시에 실행되지 않은 종류이면, 제어클럭의 위상이 필드 위상 반전기(16)에 의해 180° 시프트되는 타이밍과 제어 클럭의 위상이 필드 위상 반전기(17)에 의해 180° 시프트되는 타이밍이 동일하므로, 제70도 A 및 제70도 F에 도시한 바와 같이 스위치(9)의 출력신호의 샘플링 순서 및 샘플수는 A/D변환기(1ga) 및 (1b)의 출력신호의 것과 동일하다.
필드메모리(2ga) 및 (2b)가 리드 및 라이트를 동시에 실행하는 종류이면, 데이타의 J번째 필드의 라이트와 동시에 필드메모리(2g), (2b)에서 리드되는 데이타의 J-1번째 필드 및 데이타의 J번째 필드의 샘플링점은 서로 위상이 180° 시프트되므로, 제어클럭의 위상이 필드 위상 반전기(16)에 의해 180° 시프트되는 타이밍과 제어클럭의 위상이 필드 위상 반전기(17)에 의해 180° 시프트되는 타이밍이 동일한 경우에는, D/A변환기(3ga) 및 (3b)에서 출력된 (J-1)번째 필드의 데이타는 제71도 B∼제71도 E에 도시한 바와 같이 데이타가 A/D변환기(1ga) 또는 (1b)에 의해 샘플링되는 점에서 180° 위상 시프트된 점에 있다.
이들 신호가 스위치(9)에 공급되면, 스위치(9)의 출력신호는 A/D변환기(1ga) 및 (1b)에 의해 샘플링된 입력신호와 일치하지 않고, 시각적으로 데이타 샘플수가 1/2로 줄어든 것처럼 보인다.
제72도에 도시한 바와 같은 실시예 B17의 비디오신호 프로세서는 상술한 문제를 해소하기 위해 제안되었다. 이것은 상술한 추월을 방지하기 위해 부가적인 필드메모리를 마련한 점에 특징이 있다. 제72도에는 비디오신호 프로세서의 디코드된 색신호 예를 들면 여러가지 색중의 B신호의 출력에 관여하는 부분만을 도시하고 있다. 상술한 도면에 도시한 것과 동일 또는 대응하는 회로에는 동일한 부호를 붙인다. 이것은 제41도의 실시예 B3과 마찬가지이다. 그러나, 필드메모리(2gt) 및 (2bt)가 부가적으로 마련되어 있다.
입력 G신호에 대응하는 데이타의 연속필드는 필드메모리(2ga) 및 (2gt)에 교대로 라이트된다. 데이타의 1필드를 필드메모리중의 1개에 라이트하는 각 기간 동안, 추월을 방지하기 위해서 데이타는 2개의 필드메모리중의 상기 1개 또는 다른 1개에서 리드된다.
마찬가지로 입력 B신호에 대응하는 데이타의 연속필드는 필드메모리(2b) 및 (2bt)에 교대로 라이트된다. 데이타의 1필드를 필드메모리 중의 1개에 라이트하는 각 기간동안 추월을 방지하기 위해서 데이타는 2개의 필드메모리 중의 상기 1개 또는 다른 1개에서 리드된다. 예를 들면, 데이타의 J번째 필드가 필드메모리(2ga) 및 (2b)에 라이트될때, 미리 필드메모리(2gt) 및 (2bt)에 라이트되어 있던 데이타의 (J-1)번째 필드는 첫번째 사이클(제1의 1/3라이트 필드 기간) 및 두번째 사이클(제2의 1/3라이트 필드 기간) 동안 리드되고, 마지막 사이클(제3의 1/3라이트 필드 기간) 동안에는 직전에 라이트된 데이타의 J번째 필드가 필드메모리(2ga) 및 (2b)에서 리드된다. 데이타의 다음의 (J+1)번째 필드가 필드메모리(2gt) 및 (2bt)에 라이트될때, 필드메모리(2ga) 및 (2b)에 라이트되어 있던 데이타의 J번째 필드는 첫번째 사이클(제1의 1/3라이트 필드 기간) 및 두번째 사이클(제2의 1/3라이트 필드 기간) 동안 리드되고, 마지막 사이클(제3의 1/3라이트 필드 기간) 동안에는 직전에 라이트된 데이타의 (J+1)번째 필드가 필드메모리(2gt) 및 (2bt)에서 리드된다. 마찬가지의 라이트 및 리드 동작이 반복된다.
따라서, 부가적인 필드메모리(2gt) 및 (2bt)를 마련하는 것에 의해서, 추월에 의한 문제가 해소된다. 그러나, 라이트 필드 기간의 첫번째의 2/3기간 동안 리드되는 데이타 및 라이트 필드 기간의 마지막 1/3기간 동안 리드되는 데이타가 다른 필드인 경우, 제73도 D에 도시한 바와 같이 제어 클럭의 위상이 필드 위상 반전기(17)에 의해 시프트되는 타이밍을 시프트시킬 필요가 있다.
그러한 구성에 의하면, 전체 필드의 데이타가 A/D변환기(1ga) 및 (1b)에 의해 샘플링되는 점과 동일 위상의 점에서 D/A변환기(3ga) 및 (3b)에서 출력된다. 스위치(9)에서 출력된 신호 데이타 샘플링의 순서 및 수는 A/D변환기(1ga) 및 (1b)에 의해 샘플링된 입력신호와 동일하다.
제41도의 실시예 B3에 적용하는 상술한 바와 같은 변형은 추월이 필드메모리로의 라이트 및 리드를 동시에 실행할때 발생 가능하고, 필드 위상 반전기((16) 및 (17))을 사용하는 다른 실시예에도 적용할 수 있다.
실시예 B17에서, 제어클럭의 위상은 180° 시프트되어 있다. 그러나, 실시예 B7 및 실시예 B10을 참조해서 설명한 바와 같이, 입력 신호의 수가 n개이고 제어클럭이 필드마다 360°/n 시프트되는 경우에는 리드용 제어클럭의 위상이 시프트되는 타이밍을 실시예 B17에서 설명한 바와 같이 시프트해도 좋다.
[실시예 B18]
상술한 실시예 B17은 추월 문제에 대한 해결법을 개시한 것이다. 그 해결법은 필드메모리(2gt) 및 (2bt)의 추가를 수반하였다. 본 실시예 B18은 필드메모리수 또는 필드메모리의 총 용량을 증가시키지 않는 또 다른 해결법 및 가시적 해상도(육안으로 보았을때의 해상도)를 마련한다.
이 실시예 B18의 회로구성은 제41도에 도시한 비디오신호 프로세서와 동일하게 도시되지만, 필드 위상 반전기(17)을 제어하는 방법이 다르다. 즉, 라이트 및 리드가 동시에 실행하는 경우 및 어드레스의 추월이 발생하는 경우, 필드 위상 반전기(17)에서 출력된 제어클럭의 위상은 필드메모리에서 리드되고 있는 데이타가 (J-1)번째 필드인지 또는 J번째 필드(리라이트가 진행되고 있는 데이타의 필드)인지의 여부에 따라서 제어된다.
즉, 필드 위상 반전기(17)에서 출력된 제어클럭의 위상을 180° 시프트하기 위한 D/ACLK의 타이밍은 제74도 D에 도시한 바와 같이 설정되므로, 리드제어클럭의 위상은 추월이 발생하는 시점 및 끝부에서부터 라이트 필드기간의 2/3기간에 대해서 180° 시프트된다. 그 결과, 전체 필드의 모든 데이타에 대하여, D/A변환기(3ga) 및 (3b)에서 출력된 신호의 점은 입력신호가 A/D변환기(1ga) 또는 (1b)에 의해 샘플링되는 점과 위상이 동일하므로, 스위치(9)에서 출력된 신호의 데이타수 및 순서는 A/D변환기(1ga) 또는 (1b)에 의해 샘플링되는 입력신호와 항상 동일하다.
실시예 B18에서 설명한 사항을 라이트 및 리드가 동시에 실행되고 추월이 발생하며 필드 위상 반전기(16) 및 (17)을 사용하는 실시예 B3 이외의 실시예에 적용할 수 있다.
실시예 B18에 있어서, 제어클럭의 위상은 180°씩 시프트된다. 그러나, 실시예 B7 및 B10에 따라서 설명한 바와 같이 입력신호의 수가 n개이고 제어클럭이 필드마다 360°/n 시프트되는 경우에 리드용 제어클럭의 위상이 시프트되는 타이밍을 실시예 B18에서 설명한 바와 같이 시프트해도 좋다.
[실시예 B19]
실시예 B18은 리드가 라이트 속도의 3배의 속도로 실행되는 경우의 추월에 대한 문제를 해소하기 위해 마련되었다. 리드가 라이트 속도보다 빨리 다른 속도로 실행되는 경우에는 마찬가지 문제와 당면하게 된다.
제75도 A∼제75도 G는 필드메모리(2ga) 및 (2b)로부터의 리드가 라이트 속도의 n배의 속도로 실행되는 경우의 추월을 도시한 것이다. 제75도 B에 있어서, 필드메모리(2ga) 및 (2b)의 라이트 어드레스는 제75도 A에 도시한 필드 펄스로 나타낸 바와 같이, 1필드의 기간에 있어서 증가(어드레스 값의 증가 변화에 의함)되는 것으로 도시되어 있다. 제75도 C∼제75도 G는 각각 라이트 속도의 2배속, 3배속, 4배속, 5배속 및 n배속의 속도에 있어서의 리드 어드레스를 점선으로 도시한 것이다. 라이트 어드레스는 점선으로 도시하였다.
제76도 A는 필드 펄스를 도시한 것이고, 제76도 B∼제76도 F는 리드가 각각 라이트 속도의 2배속∼6배속의 속도로 실행되고 추월이 발생하는 경우에 사용된 출력클럭의 위상을 180° 시프트하는 필드 위상 반전기(17)로부터의 위상 반전 제어펄스를 도시한 것이다.
제41도의 비디오신호 프로세서에 있어서 라이트 및 리드가 동시에 실행되는 경우, 추월은 (n-2)회 발생한다. 즉, n=2일때 추월은 발생하지 않고, 상술한 바와 같이 n=3일때 추월은 필드당 1회 발생하고, n=4일때 추월은 필드당 2회 발생하고, n=5일때 추월은 필드당 3회 발생하고, n=6일때 추월은 필드당 4회 발생한다.
실시예 B19는 실시예 B18과 같은 방식으로 추월을 고려하여 필드 위상 반전기(17)에서 출력된 제어클럭의 위상을 제어한다. 제어클럭이 필드 위상 반전기(17)에 의해 180° 시프트되는 타이밍은 제76도 B∼제76도 F에 도시한 바와 같이 설정된다. 그 결과, 스위치(9)에서 출력된 신호의 데이타수 및 순서는 A/D변환기(1ga) 및 (1b)에 의해 샘플링된 신호와 항상 동일하다.
실시예 B19에서 설명한 바와 같은 사항은 라이트 및 리드가 동시에 실행되고 추월일 발생하며 필드 위상 반전기가 사용되는 실시예 B3 이외의 실시예에 적용할 수 있다.
실시예 B18에서, 제어 클럭의 위상은 180° 시프트된다. 그러나, 실시예 B8 및 B18에 따라 설명한 바와 같이, 입력신호의 수가 n개이고 제어클럭이 필드마다 360°/n 시프트되는 경우에는 리드용 제어클럭의 위상이 시프트되는 타이밍을 실시예 B18에서 설명한 바와 같이 시프트해도 좋다.
[실시예 B20]
제77도는 제41도에 있어서의 제어클럭이 필드 위상 반전기에 의해 180° 시프트되는 타이밍을 결정하는 위상반전 제어펄스를 발생하는 회로를 도시한 것이다.
위상반전 제어펄스 발생회로는 추월펄스 및 우수 구간(제2m 구간) 선택 신호를 수신하는 배타적 OR(배타적 논리합)게이트(49)를 포함한다. 우수 구간 선택신호는 1개의 라이트 필드가 n(리드 속도와 라이트 속도의 비)으로 분할된 구간중의 우수 구간(제2m-1)구간 동안에는 하이이고, 기수구간(제(2m-1)구간 동안에는 로우이다. 제79도 A∼제79도 F는 n=5인 경우의 타이밍도이다.
추월 펄스는 제78도 D 또는 제79도 D에 도시한 바와 같이, 추월이 발생할 때마다 반전된다. 추월은 n이 우수이면 필드의 끝부에서 반전된다. 추월은 1/(n-1)라이트 필드만큼 진행한 데이타의 라이트 시간마다 발생하고, 1라이트 필드 동안에 (n-2)번 발생한다.
우수 구간 선택신호는 제78도 C 및 제79도 C에 도시한 바와 같이 우수 구간(제2,제4,…)동안 하이이다.
그 결과, 추월 펄스 및 우수 구간 선택신호의 배타적 OR 동작은 제78도 E 및 제79도 E에 도시한 바와 같이 된다. 배타적 OR 게이트(49)의 출력은 필드 위상 반전펄스로서 사용할 수 있다.
n=2,3,6일때, 각각 제76도 B, 제76도 C 및 제76도 F에 도시한 바와 같은 필드 위상 반전펄스를 얻을 수 있다.
상술한 실시예 B1∼실시예 B20에서는 다음의 효과를 얻을 수 있다.
각 입력신호의 샘플링점의 위상을 시프트하여 샘플링점이 또 다른 입력신호를 사용하는 것에 의해서 샘플링점의 수를 효과적으로 증가시킬 수 있고, 비디오신호 프로세서의 제어 클럭의 주파수를 증가시키지 않고 비디오신호 프로세서의 신호 대역폭을 확대할 수가 있다.
샘플링점의 위상을 필드마다 180° 시프트하는 것에 의해서 에일리어싱 노이즈가 상쇄되어 시각상 샘플링 주파수가 증가하므로, 비디오신호 프로세서의 신호 대역폭을 더욱 확대할 수가 있다.
각 신호처리회로의 A/D변환을 위해 위상이 다른 여러개의 제어클럭을 사용하는 것에 의해서 샘플링점의 수를 증가시킬 수 있고 또 비디오신호 프로세서의 신호 대역폭을 더욱 확대할 수가 있다.
A/D변환 제어클럭을 사용하는 여러개의 입력신호 사이에서 전환을 실시하고 1개의 A/D변환기를 사용하여 여러개의 입력신호를 순차 인코드하는 것에 의해서, 필요한 A/D변환기의 수를 저감할 수 있다.
여러개의 입력신호를 서로 다른 양만큼 지연시키고 1개의 A/D변환기를 사용하여 입력신호를 순차 인코드하는 것에 의해서 필요한 A/D변환기의 수를 저감할 수 있다.
메모리에서 여러개의 입력신호의 데이타를 필드 순차적으로 리드하고 1개의 D/A변환기를 사용하여 디코드하는 것에 의해서, 필요한 D/A변환기의 수를 저감할 수 있다.
라이트와 리드를 동시에 실행하는 메모리의 용량이 어드레스 추월이 발생하지 않도록 설정된 구성을 사용하는 것에 의해서 어드레스 추월을 수반하는 사람의 눈으로 본 경우 샘플링점의 수가 저감하는 것을 방지할 수 있다.
메모리의 용량이 어드레스 추월이 발생하도록 설정되어 있어도 리라이트가 진행중인 필드의 데이타가 리드되는 기간동안에 리드 및 D/A변환 제어 클럭의 위상을 180° 시프트하는 것에 의해서, 리드된 데이타의 위상을 이전 필드의 A/D변환 제어클럭의 위상과 동일하게 하므로, 데이타의 수 및 순서는 A/D변환의 경우와 항상 동일하고 사람의 눈으로 본 경우 샘플의 수가 저감하는 것을 방지할 수 있다.
리드 및 D/A변환 제어 클럭을 180° 시프트하는 신호를 출력하는 배타적 OR 게이트를 사용하는 것에 의해서 간단한 회로구성을 사용하여 위상반전 제어펄스를 얻을 수가 있다.

Claims (63)

  1. 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R,106G,106B)를 포함하는 회전필터(105), 각 컬러영상신호용 메모리(130R,130G,130B) 및 각 색의 컬러영상신호를 상기 메모리에 제1의 속도로 라이트하고, 상기 각 색의 컬러영상신호를 상기 메모리에서 상기 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬러영상신호를 상기 표시수단(102)로 순차 공급하고, 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R,106G,106B)가 광로 사이에 개재하도록 상기 회전필터(106)의 회전을 제어하는 제어회로(114)를 포함하며, 상기 필터부는 상기 회전필터가 회전할때 순번으로 상기 스크린에서 소정의 관찰위치까지의 광로 사이에 개재하도록 마련되고, 각 색의 상기 컬러영상신호는 샘플순서 형태이고, 상기 메모리의 각각의 1필드의 컬러영상신호의 라이트는 라이트 어드레스를 계속해서 지정하고 상기 메모리로 컬러영상신호의 샘플을 공급하며 컬러영상신호의 상기 샘플을 상기 지정된 라이트 어드레스에 라이트하는 것에 의해서 이루어지고, 상기 각 메모리로부터의 컬러영상신호의 리드는 리드 어드레스를 계속해서 지정하고 이 지정된 리드 어드레스에서 컬러영상신호의 샘플을 리드하여 컬러영상신호의 상기 샘플순서를 얻는 것에 의해서 이루어지며, 상기 제어신호(114)는 리드 어드레스의 라이트 어드레스 추월이 발생하는 기간에 다른 색보다 눈에 덜 띄는 색의 영상신호 또는 색이 표시수단으로 공급되는 순으로 상기 메모리에서 표시수단으로의 영상신호의 공급을 제어하고, 상기 리드 어드레스의 라이트 어드레스 추월은 리드속도가 라이트속도보다 빠른 것에 의해 발생하는 컬러화상 표시시스템.
  2. 제1항에 있어서, 상기 여러가지 색은 적색, 녹색 및 청색이고, 상기 눈에 덜 띄는 색은 청색인 컬러화상 표시시스템.
  3. 제2항에 있어서, 상기 제2의 속도는 상기 제1의 속도의 n배이고, 상기 제어회로는 라이트필드의 시작과 동시에 실행되는 n개의 리드필드중의 1개의 리드를 제어하는 컬러화상 표시시스템.
  4. 제3항에 있어서, 상기 제어회로(114)는 각 라이트필드중에서 첫번째 및 마지막 리드필드에서 이루어지는 2개의 가장 눈에 잘 띄는 색의 영상신호의 공급을 제어하는 컬러화상 표시시스템.
  5. 제4항에 있어서, 상기 여러가지 색은 적색, 녹색 및 청색이고, 상기 2개의 가장 눈에 잘 띄는 색은 적색 및 녹색인 컬러화상 표시시스템.
  6. 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R,106G,106B)를 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R,130G,130B) 및 각 색의 컬러영상신호를 상기 메모리에 제1의 속도로 라이트하고, 상기 각 색의 컬러영상신호를 상기 메모리에서 상기 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬러영상신호를 상기 표시수단(102)로 순차 공급하고, 상기 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R,106G,106B)가 광로 사이에 개재하도록 상기 회전필터(106)의 회전을 제어하는 제어회로(114)를 포함하며, 상기 필터부는 상기 회전필터가 회전할때 순번으로 상기 스크린에서 소정의 관찰위치까지의 광로 사이에 개재하도록 마련되고, 각 색의 상기 컬러영상신호는 샘플순서 형태이고, 상기 메모리의 각각의 1필드의 컬러영상신호의 라이트는 라이트 어드레스를 계속해서 지정하고 상기 메모리로 컬러영상신호의 샘플을 공급하며 컬러영상신호의 상기 샘플을 상기 지정된 라이트 어드레스에 라이트하는 것에 의해서 이루어지고, 상기 각 메모리로부터의 컬러영상신호의 리드는 리드 어드레스를 계속해서 지정하고 이 지정된 리드 어드레스에서 컬러영상신호의 샘플을 리드하여 컬러영상신호의 상기 샘플순서를 얻는 것에 의해서 이루어지는 컬러화상 표시시스템으로서, 상기 컬러화상 표시시스템은 색에 대해 마련되는 부가적 메모리(134)를 더 포함하고, 이 부가적 메모리가 마련되어 있지 않은 경우 상기 영상신호는 리드 어드레스의 라이트 어드레스 추월이 발생하는 기간에 상기 표시수단으로 공급되며, 상기 리드 에드레스의 라이트 어드레스 추월은 리드속도가 라이트속도보다 빠른 것에 의해 발생하고, 상기 부가적 메모리(134) 및 상기 메모리(130B)는 교대로 라이트하고 또 교대로 리드하도록 선택되어 적어도 상기 추월이 발생하는 기간동안 라이트가 이루어지고 있는 메모리와는 다른 메모리에서 리드가 이루어지는 컬러화상 표시시스템.
  7. 제6항에 있어서, 상기 여러가지 색은 3가지 색이고, 상기 제2의 속도는 상기 제1의 속도의 3배이고, 상기 제어회로는 라이트필드의 시작과 동시에 실행되는 3개의 리드필드중의 1개로부터의 리드를 제어하고, 상기 추월은 각 라이트필드중에서 두번째 리드필드 동안에 발생하는 컬러화상 표시시스템.
  8. 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R,106G,106B)를 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R,130G,130B), 각 색의 컬러영상신호를 상기 메모리에 제1의 속도로 라이트하고, 상기 각 색의 컬러영상신호를 상기 메모리에서 상기 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬러영상신호를 상기 표시수단(102)로 순차 공급하고, 상기 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R,106G,106B)가 광로 사이에 개재하도록 상기 회전필터(106)의 회전을 제어하는 제어회로(114) 및 차단을 원할때 상기 표시장치로의 영상신호의 공급을 차단하는 차단기(136)을 포함하며, 상기 필터부는 상기 회전필터가 회전할때 순번으로 상기 스크린에서 소정의 관찰위치까지의 광로 사이에 개재하도록 마련되는 컬러화상 표시시스템.
  9. 제8항에 있어서, 상기 차단기(136)은 메모리(130R,130G,130B)와 표시수단(102) 사이에 마련되는 컬러화상 표시시스템.
  10. 제9항에 있어서, 상기 제어수단(114)는 또 회전필터(106)의 회전과 상기 표시수단(102)로의 영상신호의 공급 사이의 위상차를 검출하고, 이 위상차가 소정의 범위를 초과할 때에는 차단이 실행되도록 차단기(136)을 제어하는 컬러화상 표시시스템.
  11. 제8항에 있어서, 상기 제어회로(114)는 상기 위상차가 허용불가능한 정도의 것으로 기대되는 소정의 기간 동안에 차단이 실행되도록 차단기(136)을 제어하는 컬러화상 표시시스템.
  12. 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R,106G,106B)를 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R,130G,130B), 각 색의 컬러영상신호를 상기 메모리에 제1의 속도로 라이트하고, 상기 각 색의 컬러영상신호를 상기 메모리에서 상기 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬러영상신호를 상기 표시수단(102)로 순차 공급하고, 상기 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R,106G,106B)가 광로 사이에 개재하도록 상기 회전필터(106)의 회전을 제어하는 제어회로(114) 및 각 색에 대해 마련되어 컬러영상신호를 샘플링하고 디지탈화하는 A/D변환기(128R,128G,128B) 및 메모리의 출력을 수신하고 임의의 색에서 다른 색으로의 영상신호의 전환이 리드필드마다 이루어지는 순으로 메모리의 출력을 선택하는 전환수단(116)을 포함하며, 상기 필터부는 상기 회전필터가 회전할때 순번으로 상기 스크린에서 소정의 관찰위치까지 광로 사이에 개재하도록 마련되고, 상기 제어회로(114)는 서로 시프트된 타이밍에서 샘플링이 실행되도록 A/D변환기(128R,128G,128B)를 제어하고, 상기 제어회로(114)는 저장된 영상신호의 리드가 서로 시프트된 타이밍에서 실행되도록 제어하는 컬러화상 표시시스템으로서, 상기 컬러화상 표시시스템은 상기 메모리(130R,130G,130B)로부터의 영상신호를 가산하는 제1가산기(138), 상기 제1가산기의 출력을 수신하고 이 제1가산기(138)의 출력에서 고주파성분을 추출하는 하이패스필터(140) 및 전환수단(116)의 출력에 상기 하이패스필터(140)의 출력을 가산하는 제2가산기(142)를 더 포함하는 컬러화상 표시시스템.
  13. 제12항에 있어서, 상기 여러가지 색은 3가지 색이고, 상기 샘플링타이밍은 샘플링구간의 1/3만큼 시프트되어 있고, 상기 리드타이밍은 리드가 실행되는 구간의 1/3만큼 시프트되어 있는 컬러화상 표시시스템.
  14. 제13항에 있어서, 각 색에 대해 마련되어 메모리(130R,130G,130B)의 출력을 수신하고 상기 메모리로부터의 영상신호를 D/A변환하는 D/A변환기(132R,132G,132B)를 더 포함하고, 상기 D/A변환기는 상기 메모리(130R,130G,130B)와 상기 전환수단(116) 사이에 개재시키고, 상기 제1가산기는 상기 D/A변환기의 출력을 가산하는 컬러화상 표시시스템.
  15. 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R,106G,106B)를 포함하는 회전필터(106), 각 컬러영상신호를 수신하고 임의의 색에서 다른 색으로의 영상신호의 전환이 수평주사선마다 실행되는 순으로 이들을 선택해서 시분할 다중화된 컬러영상신호를 출력하는 전환회로(144), 상기 시분할 다중화된 컬러영상신호를 저장하는 메모리(130), 상기 임의의 색에서 다른 색으로의 영상신호의 전환이 리드필드마다 이루어지는 순번으로 각 색의 컬러영상신호를 리드하고, 상기 표시수단(102)로 각 색의 컬러영상신호를 순차 공급하고, 상기 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R,106G,106B)가 광로 사이에 개재하도록 회전필터(106)의 회전을 제어하는 제어회로(114)를 포함하며, 상기 필터부는 회전필터가 회전할때 순번으로 상기 스크린에서 소정의 관찰위치까지의 광로 사이에 개재하도록 마련되는 컬러화상 표시시스템.
  16. 제15항에 있어서, 상기 제어회로(14)는 영상신호의 순서가 메모리(130)에서 순번으로 리드되도록 리드를 제어하고, 상기 순서의 각각은 한가지 색의 영상신호로 구성되어 1개의 리드필드를 형성하는 컬러화상 표시시스템.
  17. 제16항에 있어서, 상기 여러가지 색은 3가지 색이고, 상기 제어수단(114)는 세번째 주사선마다의 영상신호가 저장되는 메모리(130)내의 메모리위치에서 영상신호를 리드하는 컬러화상 표시시스템.
  18. 제15항에 있어서, 상기 제어회로(114)는 상기 전환수단(144)를 제어하고, 각 라이트필드내의 각 색의 영상신호의 첫번째 라인의 위치가 라이트필드마다 변경되도록 상기 여러가지 색의 영상신호의 선택순서를 라이트필드마다 변경하며, 상기 제어회로(114)는 각 라이트필드내의 각 색의 영상신호의 첫번째 라인의 위치변경에 따라서 변경되는 각 리드필드내의 영상신호의 리드개시의 변경은 라이트필드마다 실행되는 컬러화상 표시시스템.
  19. 제18항에 있어서, 각 리드필드내의 영상신호의 리드개시의 변경은 라이트필드마다 실행되는 컬러화상 표시시스템.
  20. 제15항에 있어서, 상기 제2의 속도는 상기 제1의 속도의 n배이고, 상기 제어회로는 라이트필드의 시작과 동시에 실행되는 n개의 리드필드중의 1개의 리드를 제어하는 컬러화상 표시시스템.
  21. 제15항에 있어서, 상기 제어회로(114)는 임의의 색에서 다른 색으로의 컬러영상신호의 전환이 리드필드마다 이루어지는 순으로 실행되도록 상기 표시수단으로의 영상신호의 공급을 제어하는 컬러화상 표시시스템.
  22. 제15항에 있어서, 상기 메모리(130)은 컬러영상신호의 1개의 필드용량을 갖는 컬러화상 표시시스템.
  23. 제15항에 있어서, 상기 메모리(130)은 동시에 라이트 및 리드가 가능한 컬러화상 표시시스템.
  24. 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R,106G,106B)를 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R,130G,130B), 각 색의 컬러영상신호를 상기 메모리에 제1의 속도로 라이트하고, 상기 각 색의 컬러영상신호를 상기 메모리에서 상기 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬러영상신호를 상기 표시수단(102)로 순차 공급하고, 상기 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R,106G,106B)가 광로 사이에 개재하도록 상기 회전필터(106)의 회전을 제어하는 제어회로(114), 휘도 및 색신호와 수직 및 수평동기신호를 포함하는 복합비디오신호를 수신하고 이 복합비디오신호에서 상기 컬러영상신호를 출력하는 색신호 분리기(122) 및 상기 복합비디오신호를 수신하고 이 복합비디오신호에서 수직동기신호를 추출하는 동기신호 분리기(124)를 포함하고, 상기 필터부는 회전필터가 회전할때 순번으로 상기 스크린에서 소정의 관찰위치까지의 광로 사이에 개재하도록 마련되고, 상기 제어회로(114)는 상기 수직동기신호와 동기해서 실행되도록 라이트를 제어하고, 상기 제어회로는 상기 수직동기신호와 동기하도록 상기 회전필터의 회전을 제어하는 구동제어기(67), 메모리제어기(77) 및 상기 수평동기신호와 동기하는 기준클럭을 출력하는 발진기(71)을 포함하고, 상기 기준클럭은 상기 메모리제어기로 공급되는 컬러화상 표시시스템.
  25. 제24항에 있어서, 상기 제2의 속도는 상기 제1의 속도의 n배이고 n은 정의 정수이고, 상기 기준클럭은 클럭펄스로 구성되고, 상기 수평동기신호에 의해 규정되는 각 수평기간 동안 출력되는 클럭펄스의 수는 n의 배수인 컬러화상 표시시스템.
  26. 제24항에 있어서, 상기 제어회로(114)는 상기 메모리의 라이트를 상기 비디오신호가 상기 색신호분리기(122)로 공급될때 실행되도록 제어하는 컬러화상 표시시스템.
  27. 화상표시용 스크린(103)을 갖는 단색의 화상표시수단(102), 여러가지 색의 색필터부(106R,106G,106B)를 포함하는 회전필터(106), 각 컬러영상신호용 메모리(130R,130G,130B), 각 색의 컬러영상신호를 상기 메모리에 제1의 속도로 라이트하고, 상기 각 색의 컬러영상신호를 상기 메모리에서 상기 제1의 속도보다 빠른 제2의 속도로 리드하며 이 각 색의 컬러영상신호를 상기 표시수단(102)로 순차 공급하고, 상기 표시수단(102)로 공급되고 있는 컬러영상신호에 대응하는 색의 필터부(106R,106G,106B)가 광로 사이에 개재하도록 상기 회전필터(106)의 회전을 제어하는 제어회로(114) 및 상기 각 색의 영상신호 사이에 위상차를 도입하는 수단(146R,146G,146B), 상기 영상신호를 순번으로 선택하는 전환수단(144) 및 상기 전환수단(144)로부터의 영상신호를 샘플링하고 디지탈화하는 A/D변환기(128)을 포함하며, 상기 필터부는 회전필터가 회전할때 순번으로 상기 스크린에서 소정의 관찰위치까지의 광로 사이에 개재하도록 마련되고, 상기 전환수단(144)는 임의의 색에서 다른 색으로의 영상신호의 전환이 샘플링기간마다 이루어지는순으로 영상신호를 선택하고, 상기 제어회로(144)는 상기 각색의 영상신호가 각각의 메모리에 라이트되도록 상기 각 색의 영상신호의 라이트를 제어하는 컬러화상 표시시스템.
  28. 제27항에 있어서, 상기 여러가지 색은 3가지 색이고, 각 영상신호쌍 사이에 도입된 상기 위상차는 샘플링기간의 1/3인 컬러화상 표시시스템.
  29. 제28항에 있어서, 상기 제어회로(114)는 표시수단(102)에서 인터레이스주사가 생성되도록, 리드되는 데이타가 기수 또는 우수 라이트필드인가에 따라서 다른 타이밍에서 개시하도록 리드를 제어하는 컬러화상 표시시스템.
  30. 제29항에 있어서, 상기 타이밍 사이의 차는 리드필드의 수평주사기간의 1/2인 컬러화상 표시시스템.
  31. 제30항에 있어서, 상기 제어회로(114)는 라이트필드마다 리드의 개시타이밍을 변경하는 컬러화상 표시시스템.
  32. 제27항에 있어서, 그의 입력이 상기 모든 메모리출력에 결합되고 상기 메모리에서 출력되는 영상신호를 D/A 변환하는 D/A변환기(132)를 더 포함하며, 상기 제어회로(114)는 상기 메모리중의 1개만이 적시에 영상신호를 출력하도록 상기 메모리를 제어하는 컬러화상 표시시스템.
  33. 제6항에 있어서, 상기 제어회로(114)는 임의의 색에서 다른 색으로의 상기 컬러영상신호의 전환이 리드필드마다 이루어지는 순으로 실행되도록 상기 영상신호의 공급을 제어하는 컬러화상 표시시스템.
  34. 제6항에 있어서, 상기 메모리의 출력을 수신하고 임의의 색에서 다른 색으로의 상기 영상신호의 전환이 리드필드마다 이루어지는 순으로 상기 메모리의 출력을 선택하는 전환수단(116)을 더 포함하는 컬러화상 표시시스템.
  35. 제6항에 있어서, 상기 메모리(130R,130G,130B)의 각각은 상기 대응하는 컬러영상신호의 1필드의 용량을 갖는 컬러화상 표시시스템.
  36. 제6항에 있어서, 상기 메모리(130R,130G,130B)는 동시에 라이트 및 리드가 가능한 컬러화상 표시시스템.
  37. 제6항에 있어서, 상기 회전필터(106)의 상기 필터부(106R,106G,106B)는 회전방향으로 (연속되어 있는 컬러화상 표시시스템.
  38. 제6항에 있어서, 상기 대응하는 색의 영상신호의 화상이 상기 표시수단에 의해 표시될때 순번으로 각 색의 상기 필터부가 상기 광로 사이에 개재하도록 회전필터(106)을 회전시키는 회전구동수단(110,110,112,114)를 더 포함하는 컬러화상 표시시스템.
  39. 제6항에 있어서, 상기 회전필터는 2개 이상의 필터부조(106R1,106G1,106B1,106R2,106G2,106B2)를 갖고, 각 조는 상기 여러가지 색의 필터부를 포함하는 컬러화상 표시시스템.
  40. 제6항에 있어서, 휘도 및 색신호와 수직 및 수평동기신호를 포함하는 복합비디오신호를 수신하고, 이 복합비디오신호에서 상기 컬러영상신호를 출력하는 색신호 분리기(122)를 더 포함하는 컬러화상 표시시스템.
  41. 제6항에 있어서, 상기 복합비디오신호에서 수직동기신호를 추출하는 동기신호 분리기(124)를 더 포함하고, 상기 제어회로(114)는 상기 수직동기신호와 동기해서 실행되도록 라이트를 제어하는 컬러화상 표시시스템.
  42. 제6항에 있어서, 상기 필터부(106R,106G,106B)는 3원색이고, 상기 영상신호는 3원색인 컬러화상 표시시스템.
  43. 제42항에 있어서, 상기 제2의 속도는 상기 제1의 속도의 n배이고, n은 3 또는 3의 배수인 컬러화상 표시시스템.
  44. 비디오신호의 각 색성분을 나타내는 여러개의 입력색신호중의 1개를 각각 샘플링하고 A/D변환해서 상기 입력색신호에 대응하는 디지탈데이타를 출력하고, 각각의 메모리(2b,2ba,2bt,2g,2ga,2gt,2r,2ra,2-1∼2-n)에 데이타를 라이트하고 상기 각각의 메모리에서 데이타를 리드하며 이 데이타를 D/A변환해서 상기 각 색의 디코드신호를 출력하는 여러개의 신호처리회로를 포함하는 비디오신호 프로세서로서, 상기 입력 색신호의 샘플링점의 위상을 서로 다르게 하기 위해서 위상이 다른 제어클럭을 사용하여 상기 각 신호처리회로의 동작을 제어하는 제어수단(7,8,8b,8g,8rg,7b,7g,7rg,16,17,22,23,25,26,27,28,31,32,38,42,43,44,45-1~45-7,46-1~46-7,50) 및 상기 신호처리회로중의 1개의 디코드신호에 상기 신호처리회로중의 다른 1개의 디코드신호의 고주파성분을 가산하는 수단(15)를 포함하는 비디오신호 프로세서.
  45. 제44항에 있어서, 상기 제어클럭의 위상은 필드마다 180° 시프트되는 비디오신호 프로세서.
  46. 제44항에 있어서, 상기 제어수단은 상기 신호처리회로의 각각의 동작을 제어하기 위해서 여러개의 클럭을 사용하는 비디오신호 프로세서.
  47. 비디오신호의 각 색성분을 나타내는 여러개의 입력색신호중의 1개를 각각 샘플링하고 A/D변환해서 상기 입력색신호에 대응하는 디지탈데이타를 출력하고, 각각의 메모리(2b,2ba,2bt,2g,2ga,2gt,2r,2ra,2-1∼2-n)에 데이타를 라이트하고 상기 각각의 메모리에서 데이타를 리드하며 이 데이타를 D/A변환해서 각 색의 디코드신호를 출력하는 여러개의 신호처리회로를 포함하는 비디오신호 프로세서로서, 여러개의 입력색신호용 공동 A/D변환기(1,1gb), 상기 여러개의 입력신호를 교대로 또는 순차 선택하고 이 선택된 신호를 상기 공통 A/D변환기로 공급하는 수단(37,41r,41g,41b), 상기 각 입력색신호의 디지탈데이타를 상기 각 입력색신호용 메모리에 라이트하는 수단(7,7b,7g,7rg,16,22,25,27,31,38,42,43,45-1∼45-n,50), 상기 메모리에서 인코드데이타를 리드하고 상기 각 색신호용 D/A변환기로 디지탈데이타를 공급해서 상기 디코드신호를 출력하는 수단(8,8b,8g,8rg,17,23,26,28,32,44,46-1∼46-n,50) 및 상기 신호처리회로중의 1개의 디코드신호에 상기 신호처리회로중의 다른 1개의 디코드신호의 고주파성분을 가산하는 수단(15,15b,15g,15r)를 포함하고, 상기 공통 A/D변환기는 상기 선택된 입력색신호를 상기 디지탈데이타로 변환하는 비디오신호 프로세서.
  48. 제47항에 있어서, 상기 선택수단은 A/D변환클럭에 따라서 상기 입력색신호를 선택하는 비디오신호 프로세서.
  49. 제47항에 있어서, 그들 사이에 위상차를 갖도록 상기 입력색신호의 적어도 일부를 지연시키는 지연수단을 더 포함하고, 상기 선택수단은 상기 지연수단에서 출력된 상기 색신호를 선택하고, 상기 라이트수단은 상기 각 색신호의 디지탈데이타를 상기 지연수단에서 출력된 상기 색신호와 동일한 위상차를 갖는 제어클럭을 사용해서 상기 각각의 메모리에 라이트하는 비디오신호 프로세서.
  50. 여러개의 신호처리회로를 포함하는 비디오신호 프로세서로서, 비디오신호의 각 색성분을 나타내는 여러개의 입력색신호중의 1개를 샘플링하고 A/D변환해서 상기 입력색신호에 대응하는 디지탈데이타를 출력하는 A/D변환수단(1b,1ba,1g,1ga,1r,1ra,1gb,1,1-1∼1-n), 각 색신호용 메모리(2b,2ba,2bt,2g,2ga,2gt,2r,2ra,2-1∼2-n), 상기 디지탈데이타를 상기 각각의 메모리에 라이트하는 수단(7,7b,7g,7rg,16,22,25,27,31,38,42,43,45-1∼45-n,50), 상기 각각의 메모리에서 데이타를 리드하는 수단(8,8b,8g,8rg,17,23,26,28,32,44,46-1∼46-n,50), 상기 메모리에서 리드된 데이타를 D/A변환해서 각 색의 디코드신호를 출력하는 D/A변환수단(3b,3ba,3g,3ga,3r,3rg,3rga,3-1∼3-n) 및 임의의 색의 디코드신호에 다른 색의 디코드신호의 고주파성분을 가산하는 수단(15,15b,15g,15r)을 포함하는 비디오신호 프로세서.
  51. 제50항에 있어서, 상기 A/D변환수단은 상기 각 색에 대해서 마련된 여러개의 A/D변환기를 포함하는 비디오신호 프로세서.
  52. 제51항에 있어서, 상기 상기 색신호의 샘플링점의 위상을 서로 다르게 하기 위해서 위상이 다른 제어클럭을 사용하여 상기 각 A/D변환수단의 동작을 제어하는 수단(7,7b,7g,7rg,16,22,25,27,31,38,42,43,45-1∼45-n,50)을 더 포함하는 비디오신호 프로세서.
  53. 제52항에 있어서, 상기 제어클럭의 위상은 필드마다 180° 시프트되는 비디오신호 프로세서.
  54. 제52항에 있어서, 상기 제어수단은 상기 각 A/D변환기의 동작을 제어하기 위해서 여러개의 클럭을 사용하여 샘플링점을 증가시키는 비디오신호 프로세서.
  55. 제50항에 있어서, 상기 A/D변환수단은 여러가지 색에 대해 마련된 A/D변환기를 포함하는 비디오신호 프로세서.
  56. 제55항에 있어서, 상기 여러개의 색신호를 교대로 또는 순차 선택하고 이 선택된 신호를 상기 A/D변환기로 공급해서 각 색신호의 디지탈데이타를 출력하는 수단(37,41r,41g,41b)를 더 포함하고, 상기 라이트수단은 상기 각 색신호의 디지탈데이타를 상기 각 색신호용 메모링 라이트하는 비디오신호 프로세서.
  57. 제55항에 있어서, 그들 사이에 위상차를 갖도록 상기 입력색신호의 적어도 일부를 지연시키는 지연수단(39,40)과 그의 적어도 일부가 지연된 상기 입력색신호를 교대로 또는 순차 선택하고 이 선택된 신호를 상기 A/D변환기로 공급해서 디지탈데이타를 출력하고, 상기 각 색신호의 디지탈데이타를 상기 입력색신호와 동일한 위상차를 갖는 제어클럭을 사용하여 상기 메모리에 라이트하는 수단(41r,41g,41b)를 더 포함하는 비디오신호 프로세서.
  58. 제50항에 있어서, 상기 D/A변환수단은 상기 여러가지 색의 색신호를 D/A변환하는 D/A변환기를 포함하는 비디오신호 프로세서.
  59. 제50항에 있어서, 상기 D/A변환수단은 필드순차방식으로 메모리에서 리드된 여러가지 색의 상기 색신호를 D/A변환하는 D/A변환기를 포함하는 비디오신호 프로세서.
  60. 소정의 위상만큼 필드마다 위상시프트된 제어클럭을 사용하여 입력신호를 A/D변환해서 디지탈데이타를 출력하고, 이 디지탈데이타를 메모리(2b,2ba,2bt,2g,2ga,2gt,2r,2ra,2-1∼2-n)에 라이트하고 상기 디지탈데이타를 상기 메모리에서 라이트속도의 n배(n1)의 속도로 리드하는 비디오신호 프로세서로서, 상기 1필드의 리드는 필드의 라이트가 1회 실행되는 동안 반복해서 실행되고, 상기 각 색신호용 메모리는 상기 디지탈데이타의 1필드의 용량을 각각 갖는 제1 및 제2영역을 갖고, 상기 비디오신호 프로세서는 각 필드의 디지탈데이타를 상기 제1영역 및 제2영역에 교대로 라이트하는 수단(7,7b,7g,7rg,16,22,25,27,31,38,42,43,45-1∼45-n,50) 및 리드동작의 1필드에서 리드된 디지탈데이타가 라이트동작의 1필드에 라이트된 디지탈데이타로 구성되도록 상기 메모리로부터의 리드를 제어하는 포함하는 비디오신호 프로세서.
  61. 제60항에 있어서, 상기 제어수단은 상기 각 필드의 디지탈데이타의 리드가 상기 각 필드의 디지탈데이타의 라이트의 종료와 동시에 또는 그때까지 상기 필드의 끝으로 진행하지 않도록 각 필드의 상기 디지탈데이타의 리드의 개시타이밍을 제어하는 비디오신호 프로세서.
  62. 필드위상마다 소정의 위상만큼 시프트된 제어클럭을 사용하여 입력신호를 A/D변환해서 디지탈데이타를 출력하고, 이 디지탈데이타를 메모리에 라이트하며 상기 디지탈데이타를 상기 메모리에서 라이트속도의 n배(n1)의 속도로 리드하는 비디오신호 프로세서로서, 상기 1필드의 리드는 1필드의 라이트가 1회 실행되는 동안 반복해서 실행되고, 상기 비디오신호 프로세서는 1필드의 디지탈데이타가 리드되고 또 동일필드의 디지탈데이타가 라이트되고 있는 기간동안에 상기 A/D변환용 제어클럭의 위상과 동일하게 되도록 상기 리드 및 D/A변환용 제어클럭의 위상을 시프트하는 수단(7,8,8b,8g,8rg,7b,7g,7rg,16,17,22,23,25,26,27,28,31,32,38,42,43,44,45-1~45-7,46-1~46-7,50)을 포함하는 비디오신호 프로세서.
  63. 데이타가 리드되고 있는 메모리의 어드레스가 데이타가 라이트되고 있는 메모리의 어드레스를 추월할때마다 반전되는 추월펄스와 1개의 라이트필드가 구분된 구간중의 우수구간중 어느 하나의 우수번째 구간동안 활성화되는 신호를 수신하는 배타적 OR게이트(49)를 포함하는 위상반전 제어펄스 발생회로.
KR1019930012678A 1992-07-08 1993-07-07 컬러화상 표시장치 KR970010395B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP92-180993 1992-07-08
JP4180993A JPH0630426A (ja) 1992-07-08 1992-07-08 カラー画像表示装置
JP19095592A JP2957357B2 (ja) 1992-07-17 1992-07-17 カラー画像表示装置
JP92-190955 1992-07-17
JP22842892A JP2961217B2 (ja) 1992-08-27 1992-08-27 カラー画像表示装置
JP92-228428 1992-08-27
JP31469192A JP2880613B2 (ja) 1992-11-25 1992-11-25 カラー画像表示装置
JP92-314691 1992-11-25
JP92-325318 1992-12-04
JP32531892 1992-12-04
JP93-161834 1993-03-22
JP93-061834 1993-03-22
JP5061834A JP2953603B2 (ja) 1992-12-04 1993-03-22 ビデオ信号処理装置

Publications (2)

Publication Number Publication Date
KR940006419A KR940006419A (ko) 1994-03-23
KR970010395B1 true KR970010395B1 (ko) 1997-06-25

Family

ID=27550861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012678A KR970010395B1 (ko) 1992-07-08 1993-07-07 컬러화상 표시장치

Country Status (4)

Country Link
US (3) US5574516A (ko)
EP (3) EP0946064B1 (ko)
KR (1) KR970010395B1 (ko)
DE (3) DE69333389T2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010395B1 (ko) * 1992-07-08 1997-06-25 미쯔비시덴끼 가부시끼가이샤 컬러화상 표시장치
US5566370A (en) * 1994-11-03 1996-10-15 Lockheed Martin Corporation Simulation display system
FR2726723B1 (fr) * 1994-11-08 1997-01-03 Synelec Sa Dispositif de retro-projection a frequence fixe d'images provenant de sources d'informations d'images possedant des frequences de balayage quelconques
DE69521303D1 (de) * 1994-12-22 2001-07-19 Koninkl Philips Electronics Nv Anzeigevorrichtung mit kathodenstrahlröhre
JPH08228359A (ja) * 1995-02-22 1996-09-03 Mitsubishi Electric Corp カラー画像表示装置
US6427007B1 (en) 1996-05-09 2002-07-30 At&T Corporation System and method for completing a call while at least one call is established using analog interface to telephone network
JPH10126802A (ja) * 1996-10-16 1998-05-15 Mitsubishi Electric Corp カラー画像表示装置及びカラー画像表示方法
JP3683660B2 (ja) * 1996-10-16 2005-08-17 株式会社半導体エネルギー研究所 投射型カラー画像表示装置およびその駆動方法
JP3478717B2 (ja) * 1997-10-27 2003-12-15 キヤノン株式会社 液晶表示装置の調整方法
JP3416536B2 (ja) * 1998-10-14 2003-06-16 三洋電機株式会社 ディジタルカメラ
KR100433239B1 (ko) * 1999-05-18 2004-05-27 엘지.필립스 엘시디 주식회사 데이터 전송장치 및 방법과 이를 이용한 액정디스플레이의 구동장치 및 방법
JP2001067060A (ja) * 1999-06-25 2001-03-16 Sony Corp 同期変換装置および方法、並びに記録媒体
KR100367068B1 (ko) * 2000-03-09 2003-01-09 석 봉 최 세라믹 방청 페인트 및 그 도막 형성 방법
DE10026151A1 (de) * 2000-05-26 2001-11-29 Primax Electronics Ltd Elektronisches Projektionsgerät zum Projizieren von Farbbildern
GB2380598B (en) * 2000-10-04 2003-09-03 Global Silicon Ltd Deinterleaving data
US20020163526A1 (en) * 2001-05-04 2002-11-07 Disney Enterprises, Inc. Color management filters
US7425994B2 (en) * 2005-01-31 2008-09-16 Texas Instruments Incorporated Video decoder with different signal types processed by common analog-to-digital converter
JP4909779B2 (ja) * 2006-04-17 2012-04-04 パナソニック株式会社 画像データ転送方法、画像処理装置、及び撮像システム
TWI361007B (en) * 2006-07-24 2012-03-21 Himax Semiconductor Inc Video processing method and video display system
US8644265B2 (en) * 2011-09-30 2014-02-04 Xiao-an Wang Wideband analog channel information feedback
JP2013131060A (ja) * 2011-12-21 2013-07-04 Panasonic Corp 情報処理装置
CN109714623B (zh) * 2019-03-12 2021-11-16 北京旷视科技有限公司 图像展示方法、装置、电子设备及计算机可读存储介质

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905039A (en) * 1972-09-20 1975-09-09 Hitachi Ltd System for band conversion of color picture signal
JPS5018135A (ko) * 1973-06-20 1975-02-26
US4305092A (en) * 1980-01-29 1981-12-08 Sony Corporation Video projection apparatus
FR2538203A1 (fr) * 1982-12-21 1984-06-22 Thomson Csf Projecteur d'images de television en couleurs
FI73325C (fi) * 1985-03-05 1987-09-10 Elkoteade Ag Foerfarande foer alstring av individuellt reglerbara bildelement och pao dessa baserad faergdisplay.
JPH0636614B2 (ja) * 1985-05-21 1994-05-11 ソニー株式会社 時間軸誤差補正装置
US4763203A (en) * 1985-10-17 1988-08-09 Ampex Corporation Time base corrector with accurate timing corrector control
US4882619A (en) * 1986-04-07 1989-11-21 Olympus Optical Co., Ltd. High resolution image pickup system with color dispersion means
JPS62239670A (ja) * 1986-04-11 1987-10-20 Ikegami Tsushinki Co Ltd 輪郭強調装置
US4679084A (en) * 1986-06-20 1987-07-07 Rca Corporation Method and apparatus for freezing a television picture
JPS63290091A (ja) * 1987-05-22 1988-11-28 Olympus Optical Co Ltd 内視鏡用画像デ−タ圧縮装置
JPS63290539A (ja) * 1987-05-22 1988-11-28 Olympus Optical Co Ltd 内視鏡用画像入力装置
US5172221A (en) * 1989-12-29 1992-12-15 Samsung Electronics Co., Ltd. Picture projecting apparatus for a projection display system and the method thereof
JP3114228B2 (ja) * 1991-04-26 2000-12-04 株式会社日立製作所 画像処理装置
JP2718311B2 (ja) * 1991-12-27 1998-02-25 日本ビクター株式会社 時間軸補正装置
KR970010395B1 (ko) * 1992-07-08 1997-06-25 미쯔비시덴끼 가부시끼가이샤 컬러화상 표시장치
JPH06177706A (ja) * 1992-12-08 1994-06-24 Sony Corp 信号処理装置

Also Published As

Publication number Publication date
EP0946063A3 (en) 2000-06-28
EP0946064B1 (en) 2004-01-14
US5574516A (en) 1996-11-12
US5648825A (en) 1997-07-15
EP0946064A2 (en) 1999-09-29
EP0578493B1 (en) 2000-02-16
EP0578493A3 (en) 1994-07-13
EP0578493A2 (en) 1994-01-12
KR940006419A (ko) 1994-03-23
EP0946063A2 (en) 1999-09-29
EP0946063B1 (en) 2004-01-28
DE69327861T2 (de) 2000-10-05
EP0946064A3 (en) 2000-06-28
DE69333389D1 (de) 2004-02-19
US5835164A (en) 1998-11-10
DE69333404T2 (de) 2004-10-14
DE69333404D1 (de) 2004-03-04
DE69327861D1 (de) 2000-03-23
DE69333389T2 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
KR970010395B1 (ko) 컬러화상 표시장치
US5907364A (en) Display device for information signals
JP3803426B2 (ja) 色ホイールのための位相誤差制御
KR100190251B1 (ko) 와이드 스크린 텔레비젼의 화상내 화상(pip) 디스플레이용 수평 패닝 시스템
US4672434A (en) Stereoscopic television system and apparatus with 4 to 1 interlace display
JP2502829B2 (ja) 画像表示装置
EP0444341B1 (en) Improved definition television
JPH0252911B2 (ko)
US4821086A (en) TV receiver having in-memory switching signal
RU2118065C1 (ru) Видеосистема
JPS60100887A (ja) テレビジヨン受像機
JPS6033791A (ja) ディジタルコンバ−ジェンス補正装置
JPH0670342A (ja) 再サンプルシステムにおけるサンプルデータ信号のタイミング調整装置
US5737036A (en) Color image display apparatus
JP2001508617A (ja) 立体画像を作る方法および装置
JPH02243075A (ja) 映像信号処理装置
JP2675215B2 (ja) カラー画像表示装置
JP2957357B2 (ja) カラー画像表示装置
US6292224B1 (en) Method for eliminating dot-crawl on NTSC television monitors
JP3008382B2 (ja) Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法
JPH089403A (ja) カラー画像表示装置
JPH03219786A (ja) 高精細テレビジョン信号変換装置
JPH0678319A (ja) カラー画像表示装置
JPH0496492A (ja) 立体テレビジョン装置
JPH0436510B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091009

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee