JPH08228359A

JPH08228359A - カラー画像表示装置

Info

Publication number: JPH08228359A
Application number: JP7033831A
Authority: JP
Inventors: Akira Kanai; 章金井; Masaki Yamakawa; 正樹山川; Junya Takahashi; 純也高橋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-02-22
Filing date: 1995-02-22
Publication date: 1996-09-03
Also published as: US5737036A

Abstract

(57)【要約】【目的】インターレース映像信号を表示しても垂直解
像度の低下や画面の乱れがなく、正常に表示できる面順
次信号によるカラー画像表示装置を得る。【構成】インターレースする原色信号を面順次信号に
変換する面順次信号発生器１と、変換された面順次信号
を順次表示する単色の画像表示装置４と、画像表示装置
４表示面に対向して配設され、表示される面順次信号を
対応する色に着色する着色手段５と、これらの動作のタ
イミングを制御する制御回路３とから構成され、制御回
路３はフィールド判別結果に基づいて、インターレース
する信号であっても出力される面順次信号の水平同期信
号が一定の周期で連続するように制御する。【効果】インターレース映像信号を表示しても、画面
の乱れや明るさの変動を防止できる高品位なカラー画像
表示装置を安価に提供できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、飛越走査（インタレ
ース）をする原色信号を面順次信号に変換し、白黒陰極
線管のような単色の画像表示装置の表示面に表示し、色
フィルタのような着色装置を対向配置させて着色し、カ
ラー画像を表示するカラー画像表示装置に関するもので
ある。

【０００２】

【従来の技術】従来のカラー画像表示装置の構成例とそ
の動作について説明する。図１８は、従来例１の面順次
信号によるカラー画像表示装置の概略的な構成図であ
る。図において、１は面順次信号発生器、２は面順次信
号発生器１を制御する制御回路３５の基準クロックを発
生する基準クロック発生回路、４は面順次信号発生器１
の出力を表示する単色の画像表示装置、５は単色の画像
表示装置４を着色する着色装置である。

【０００３】図１９は、従来例１の面順次信号発生器１
の構成図である。図において、６は入力されたＲ，Ｇ，
Ｂのそれぞれれの色信号をデジタルデータに変換するＡ
／Ｄ変換器６Ｒ、６Ｇ、６ＢからなるＡ／Ｄ変換手段、
７はＡ／Ｄ変換器６Ｒのデータを記憶するメモリ７Ｒ
と、Ａ／Ｄ変換器６Ｇのデータを記憶するメモリ７Ｇ、
７Ｇ’と、Ａ／Ｄ変換器６Ｂのデータを記憶するメモリ
７Ｂとからなる記憶手段、８はメモリ７Ｒ，７Ｇ，７
Ｇ’，７Ｂから読み出したデータをそれぞれアナログ信
号に変換するＤ／Ａ変換器８Ｒ、８Ｇ、８Ｇ’、８Ｂか
らなるＤ／Ａ変換手段で、１０はＡ／Ｄ変換手段６、記
憶手段７およびＤ／Ａ変換手段８から構成される記憶装
置である。また、９は記憶装置１０の出力であるＡ／Ｄ
変換器８Ｒ、８Ｇ、８Ｇ’、８Ｂからの出力信号をＲＧ
Ｂ選択信号Ｓに基づいて切り換える切換装置である。な
お、記憶手段７の各メモリには、一般的に書き込みと読
み出しが同時に行なうことのできるデュアルポートメモ
リが使用されている。

【０００４】図２０は、従来例１の基準クロック発生回
路２の構成図である。図において、３０は位相比較器２
９の位相比較出力電圧ＰＣより電圧に応じて発振する電
圧制御発振器（以下ＶＣＯと称す）、３３は基準クロッ
クＣＫを分周し出力する周波数変換回路である。従来例
１においては、９０９で分周する。このとき位相比較器
２９は、周波数変換回路３３の出力ＰＬＬＨと面順次信
号発生器１に入力される色信号の水平同期信号ＨＤとの
位相を比較しその位相差を電圧に変換して出力する。基
準クロック発生回路２は、電圧制御発振器３０と周波数
変換回路３３と位相比較器２９によって構成され、ＰＬ
Ｌ（phase locked loop ）動作を行ない、水平同期信号
ＨＤに同期した基準クロックＣＫを発生する。

【０００５】図２１は、図１８に示した従来例１の制御
回路３５の構成図である。図において、１１は水平同期
信号ＨＤを３倍の周波数に変換する水平周波数変換回
路、１２は垂直同期信号ＶＤを３倍の周波数に変換する
垂直周波数変換回路である。３６は図１８に示した面順
次信号発生器１の書き込みのタイミングを制御するＡ／
ＤクロックＡＤＣを出力する書き込み制御回路である。
３７は面順次信号発生器１の読み出しのタイミングを制
御するＤ／ＡクロックＤＡＣを出力する読み出し制御回
路である。１６はＣＲＴなどの単色の画像表示装置を制
御する表示装置制御回路である。１７は着色装置５を制
御し面順次信号を同色の色に着色する着色制御装置であ
る。制御回路３５は、水平周波数変換回路１１、垂直周
波数変換回路１２、書き込み制御回路３６、読み出し制
御回路３７、表示装置制御回路１６、着色装置制御回路
１７で構成される。

【０００６】図２２は、従来例１における単色の画像表
示装置４を白黒陰極線管（ＣＲＴ）を用いて構成した場
合の図である。図において、面順次ＲＧＢ信号Ｍを表示
する単色の画像表示装置４は、偏向制御回路３９とＣＲ
Ｔ３８から構成される。制御回路３５からの水平制御信
号ＨＳ、垂直制御信号ＶＳより偏向制御回路は水平偏向
パルスＨＰ、垂直偏向パルスＶＰを発生する。この水平
偏向パルスＨＰ、垂直偏向パルスＶＰによってＣＲＴ３
８の偏向動作が行なわれる。また、通常ＣＲＴに用いら
れる偏向制御回路３９は、ＡＦＣ回路を含んでいる。図
２３は、従来例１における着色装置５を色フィルタを用
いて構成した場合の図である。図において、４２は着色
制御信号ＣＳによりモータを制御するモータ制御信号Ｍ
Ｓを出力するモータ制御回路、４１はモータ制御信号Ｍ
Ｓによって複数の原色信号に対応するフィルタで構成さ
れた色フィルタ４０を単色の画像表示装置の表示面の前
面で、面順次ＲＧＢ信号に同期して同色のフィルタを同
期して回転させるモータである。

【０００７】図２４は、従来例１の面順次信号発生器１
の制御信号のタイミングについての説明図である。図２
４（ａ）は垂直同期期間に関係する信号のタイミングで
あり、垂直同期信号ＶＤに対しての複数の書き込み制御
信号ＷのうちＷＥおよびＷＥ’を、複数の読み出し制御
信号ＲのうちＲＥおよびＲＥ’を、複数のＲＧＢ選択信
号ＳＲ、ＳＧ、ＳＧ’、ＳＢのタイミングを示す。図２
４（ｂ）は水平同期期間に関係する信号のタイミングで
あり、水平同期信号ＨＤと基準クロックＣＫのタイミン
グを示す。水平同期信号の期間に基準クロックが９０９
クロック入力される。図２４（ｃ）は基準クロックに関
係する信号を示し、基準クロックＣＫに対するＡ／Ｄク
ロックＡＤＣ、Ｄ／ＡクロックＤＡＣのタイミングを示
す。基準クロックＣＫとＤＡＣは、同じ周波数のクロッ
クであり、ＡＤＣは、ＤＡＣの１／３の周波数であるこ
とがわかる。

【０００８】図２５は、従来例１において、単色の画像
表示装置４の画面にどのように各フィールドが表示され
るかについての説明図である。図２５（ａ）はテレビ映
像を表示した画面例、図２５（ｂ）は従来例１での面順
次ＲＧＢ信号を表示した画面例を表わす。図２５では、
（ａ）の通常のテレビ映像が１フィールド表示されてい
る間に、（ｂ）の従来例１では、３フィールドの映像信
号を表示する。（ｂ）の映像信号は、（ａ）の映像信号
赤、青、緑の３原色に着色された信号である。この
（ｂ）の映像信号は、（ａ）の３倍の速度で表示され
る。これはテレビ映像信号を３原色信号に分離した後、
メモリに記憶し、３倍の速度で読み出すことで可能であ
る。

【０００９】一般的に映像信号を記憶させるには、デュ
アルポートのメモリが使用される。このメモリは、読み
出しと書き込みが同時に行えるので、書き込みながら読
み出しを行うことが可能である。しかし、従来例のよう
な書き込み時の３倍の速度で読み出すシステムでは、書
き込みが読み出しを追い越してしまう“追い越し”が発
生する。３倍の速度の場合、２フィールド目で読み出さ
れた映像信号は、ちょうどフィールドの真ん中で、現在
書き込まれた映像信号から１つ前の映像信号に変化す
る。このように１つのフィールド内で、映像信号の画面
が変わるのを防ぐために、追い越しが発生する色信号用
のメモリだけ余分に追加し、交互に書き込みと読み出し
を行うことで解決した。例えば、垂直同期信号からＲ，
Ｇ，Ｂの順番で読み出す時には、Ｇに追い越しが発生す
るので、図１９に示すように追い越し用のメモリ７Ｇ’
を追加する。

【００１０】図２６は、従来例１の記憶手段７の各メモ
リへの書込方式を図で表わしたものである。図におい
て、メモリは垂直同期信号ＶＤに同期した制御信号で書
き込みをリセットする。水平同期信号には関係なく入力
されたクロック数で書き込み、読み出しを行なう。図２
７は、インタレース信号（ＮＴＳＣ信号）のフィールド
位相と、メモリから読み出した面順次信号のフィールド
位相と、垂直走査との関係を説明した説明図である。図
２８は、インタレースを表示した時の画面表示例の説明
図である。

【００１１】次に、従来例１の動作について説明する。
図１８および図１９に示すように、各Ｒ、Ｇ、Ｂの色信
号は面順次信号発生器１に入力され、制御回路３５より
送られる各制御信号により記憶装置１０に記憶される。
記憶装置１０の内部では、各Ｒ、Ｇ、Ｂの色信号はそれ
ぞれの信号に対応する異なったＡ／Ｄ変換器６Ｒ，６
Ｇ，６ＢによってＡ／ＤクロックＡＤＣに同期してディ
ジタルデータに変換される。さらに、Ａ／ＤクロックＡ
ＤＣに基づいて、Ａ／Ｄ変換器６Ｒで変換されたデジタ
ルデータはメモリ７Ｒに、Ａ／Ｄ変換器６Ｇで変換され
たデジタルデータは２つのメモリ７Ｇ，７Ｇ’に、Ａ／
Ｄ変換器６Ｂで変換されたデジタルデータはメモリ７Ｂ
にそれぞれ書き込み記憶する。次に、記憶したデータを
書き込み時の３倍の速度のＤ／ＡクロックＤＡＣで読み
出し、各Ｄ／Ａ変換器８Ｒ，８Ｇ，８Ｇ’，８Ｂは各メ
モリ出力のデジタルデータをＤ／ＡクロックＤＡＣでア
ナログ信号に変換する。

【００１２】このときメモリ７Ｇでは、書き込みと読み
出しを同時に行なうので、書き込みと読み出しのアドレ
スの間に追い越しが生じる。３倍の速度で読み出すと
き、メモリＧではちょうど真ん中のあたりで追い越しが
おこることになる。このように追い越しがおこると、画
像が正しく表示されない状態になる。実際には、緑の信
号のみでおこり、視感上は画面の真ん中に線が入ったよ
うに見えてしまう問題がある。そこで従来例１では、Ｇ
のみに追い越し用のメモリ７Ｇを追加し、追い越しを
しないようにしている。各制御信号を出力する制御回路
３５は基準クロック発生回路２が出力する基準クロック
ＣＫによりつくられる。

【００１３】制御回路の基準クロックとして使われるク
ロックが乱れるとメモリへの書き込み・読み出しの動作
が乱れ、正常に安定して３倍の速度で読み出すことがで
きなくな。従って、図２０に示すように、基準クロック
発生回路２は水平同期信号ＨＤ基準としてＰＬＬ回路を
構成し、水平同期期間に一定数の安定した基準クロック
を出力するようになっている。水平同期信号ＨＤは、ビ
デオ再生などの映像信号では多少ジッタ（ゆるぎ）を含
んでいるが、ＰＬＬ回路で構成された基準クロック発生
回路２では、周波数が大きく変動しない。しかし、ノン
インタレース（飛越走査しない）信号では、水平同期信
号の周波数が大きく変るので、基準クロックのＰＬＬが
はずれ、基準クロックが変動し、制御回路が誤動作する
問題がある。

【００１４】図１９で示すような記憶装置１０の構成で
はＡ／Ｄ変換手段６にはＡ／Ｄ変換器が３組、記憶手段
７にはメモリが４組、Ｄ／Ａ変換手段８にはＤ／Ａ変換
器が各４組も必要となる。特に、もともとＡ／Ｄ変換器
とメモリは高価であるので、このカラー画像表示装置の
中での記憶装置１０がコストにしめる割合は大きいた
め、システム全体が高価になる問題がある。図１９のメ
モリには、図２６のように連続で書き込まれ、読み出さ
れる。基準クロックが、前記のとおり水平同期期間のク
ロック数が一定値になるように制御されているので、連
続でメモリ７に書き込み、連続で読み出しても同期がず
れることなく読み出すことができる。記憶装置１０の各
出力は、入力時の各Ｒ、Ｇ、Ｂの信号が３倍の速度とな
って出力される。この信号を切換装置９でもとのＲ、
Ｇ、Ｂの信号の垂直同期信号の１／３の期間毎に順番に
切り換る。

【００１５】図２４に示すように、この動作は制御回路
３５からのＲＧＢ選択信号Ｓ（Ｓは複数の信号を表す）
によって制御されている。切換装置の出力は面順次ＲＧ
Ｂ信号Ｍとなって単色の画像表示装置４に送られる。図
２２のように単色の画像表示装置４は、ＣＲＴ３８と偏
向制御回路３９によって構成され、垂直および水平の偏
向は、通常のＴＶの３倍の速度の偏向パルスに対応でき
るものを使用する。ＣＲＴ３８では、通常の表示速度の
３倍の速度で表示するように偏向制御回路３９で制御さ
れる。図２３のように、ＣＲＴ３８の表示面の前面に対
向するように色フィルタ４０を回転させる。色フィルタ
４０は、面順次ＲＧＢ信号Ｍの原色信号に合せて同色の
フィルタが前面にくるようにモータ制御回路４２によっ
てモータ４１の回転が制御される。表示面で白黒に光っ
た映像が色フィルタ４０で着色され通常の３倍の速度で
表示される。各赤、緑、青の３つの色信号のそれぞれ１
フィールド分を、１フィールドの間に表示する。この色
フィルタ４０を通した画面を人間が見ると目の中で３色
が合成され、カラー映像となる。

【００１６】図２７に示すように、このカラー画像表示
装置にＮＴＳＣ信号のようなインタレース動作をする原
色信号を使用すると読み出し時にフィールドに関係なく
出力されるので、３倍の水平同期信号が半分の周期で出
力される箇所があり、不連続となる。このため水平制御
信号ＨＳで行う水平偏向動作も連続でなくなる。たとえ
ばＣＲＴ３８などに表示した時、偏向制御装置３９内の
水平偏向用ＡＦＣ（自動周波数制御）回路によって等間
隔になるように制御されるため実際の水平同期周波数と
異なり歪んだ画像が表示されてしまう問題がある。ま
た、水平制御信号ＨＳはＣＲＴ３８の高電圧発生用の信
号として使用されるが、不連続であるため、電圧が安定
して出力されないので明るさが変動する問題点がある。

【００１７】また、図２８に示すように、Ｇ（Ｏ）の信
号は第２（偶数）フィールドの信号であるのに、実際に
は３倍の水平同期信号と３倍の垂直同期信号が同期する
ので、表示は第１（奇数）フィールドを表示しているの
と同じになる。このように、表示と記憶時のフィールド
が異なるため、本来の上下の関係が狂うことになる。こ
のため、インタレース信号を表示すると、垂直解像度が
低下する問題点が発生する。このように従来例１の構成
によるカラー画像表示装置は、インタレース信号を入力
すると、画面に乱れが生じたり、明るさが変動したり、
あるいは垂直解像度が低下したりするという問題点があ
る。

【００１８】次に、従来例２におけるカラー画像装置の
構成例とその動作について説明する。以下、各図におい
て、従来例１の各図において説明したものと同一または
相当する部分には同一の符号を付して、その詳しい説明
は省略する。図２９は、従来例２のインタレース信号の
赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各原色信号を入力し水
平同期信号が連続するように構成したカラー画像表示装
置の概略的な構成図である。図において、４３は従来例
１において説明したインタレース信号を表示する場合に
発生する、垂直解像度の低下やＡＦＣの誤動作の問題と
追い越しによる問題を解決するように構成された面順次
信号発生器、２は面順次信号発生器４３を制御する制御
回路４４の基準クロックを発生する基準クロック発生回
路、４は面順次信号発生器４３の出力を表示する単色の
画像表示装置、５は単色の画像表示装置４を着色する着
色装置である。

【００１９】図３０は、従来例２における面順次信号発
生器４３の構成図である。図において、６０Ｒ，６０
Ｒ’は入力されたＲ信号をデジタルデータに変換するＡ
／Ｄ変換器、６０Ｇ，６０Ｇ’は入力されたＧ信号をデ
ジタルデータに変換するＡ／Ｄ変換器、６０Ｂ，６０
Ｂ’は入力されたＢ信号をデジタルデータに変換するＡ
／Ｄ変換器であって、Ａ／Ｄ変換手段６０を構成する。
７０Ｒ，７０Ｒ’，７０Ｇ，７０Ｇ’，７０Ｂ，７０
Ｂ’は、各Ａ／Ｄ変換器６０Ｒ，６０Ｒ’，６０Ｇ，６
０Ｇ’，６０Ｂ，６０Ｂ’からのデジタルデータをそれ
ぞれ記憶するメモリであって、記憶手段７０を構成す
る。

【００２０】また、８０Ｒ，８０Ｒ’，８０Ｇ，８０
Ｇ’，８０Ｂ，８０Ｂ’は、各メモリ７０Ｒ，７０
Ｒ’，７０Ｇ，７０Ｇ’，７０Ｂ，７０Ｂ’から読み出
したデータをアナログ信号に変換するＤ／Ａ変換器であ
って、Ｄ／Ａ変換手段８０を構成している。９０は、Ａ
／Ｄ変換手段６０と記憶手段７０とＤ／Ａ変換手段８０
で構成された記憶装置４５の各Ｄ／Ａ変換器からの出力
信号を切り換える切換装置である。図の中で符号に’で
示された部分は、２組あるメモリの反対側のフィールド
用の信号及び装置で追い越しとインタレースによる問題
を発生させない為に追加された部分を示す。

【００２１】図３１は、従来例２の制御回路４４の構成
図である。４６は１フィールド毎に交互にメモリに記憶
された信号を水平同期信号が連続するように読み出す、
読み出し制御回路である。制御回路４４は、水平周波数
変換回路１１、垂直周波数変換回路１２、書き込み制御
回路３６、読み出し制御回路４６、表示装置制御回路１
６、着色装置制御回路１７で構成される。図３２は、従
来例２における面順次信号発生器４３の各制御信号のタ
イミングについての説明図である。図３２（ａ）は、垂
直同期期間に関係する信号のタイミングであり、垂直同
期信号ＶＤに対しての複数の書き込み制御信号Ｗ、Ｗ’
よりＷＥおよびＷＥ’、複数の読み出し制御信号Ｒ、
Ｒ’よりＲＥおよびＲＥ’、複数のＲＧＢ選択信号Ｓ、
Ｓ’よりＳＲ、ＳＧ、ＳＧ’、ＳＢ、のタイミングを示
す。

【００２２】次に、上記構成の従来例２の動作について
説明する。従来例２は、従来例１で発生したインタレー
スによる問題に対応したもので従来例２では、かかる問
題は発生しない。図２９に示すように、従来例２は従来
例１と同様の構成であるが、面順次信号発生器４３と制
御回路４４からの出力は異なっている。すなわち、図３
０に示す従来例２の面順次信号発生器４３は、Ｒ、Ｇ、
Ｂの各原色信号に対して夫々２組のＡ／Ｄ変換器、メモ
リおよびＤ／Ａ変換器を設け、交互に書き込みと読み出
しを行なう。この制御は、複数の書き込み制御信号Ｗお
よびＷ’、複数の読み出し信号ＲおよびＲ’で制御され
る。メモリは、フィールド毎に交互に書き込まれ、常時
書き込み時の３倍の速度で読み出される。読み出された
原色信号を水平同期信号が連続して等間隔に並び、かつ
追い越し現象が起らないように読み出す。この３倍の原
色信号を切換装置９０で切り換えることで、水平同期信
号ＨＤの連続した、追い越しのない面順次ＲＧＢ信号Ｍ
を得ることが出来る。この制御は、図３２に示すタイミ
ングで行われる。

【００２３】図３２（ａ）は、垂直同期信号の期間に変
化する信号の状態を表わす。複数の書き込み制御信号の
ひとつであるＷＥとＷＥ’は、垂直同期信号ＶＤに同期
して交互に書き込みをメモリに行なわせる信号である。
複数の読み出し制御信号のひとつであるＲＥとＲＥ’は
垂直同期信号ＶＤに同期して各Ｒ、Ｇ、Ｂの色信号用毎
にあるメモリを読み出す制御信号である。複数のＲＧＢ
選択信号Ｓは３倍の垂直同期信号ＶＤに同期して各フィ
ールド毎に交互に逆のフィールドをＲ、Ｇ、Ｂの順に信
号を切り換えるように動作する。図３２（ｂ）および
（ｃ）に示すタイミングは、図２４（ｂ）および（ｃ）
と同一であり、従来例１と同様に動作する。また、基準
クロック発生回路２、単色の画像表示装置４、および着
色装置５も従来例１と同様に動作する。これにより、イ
ンタレース信号を表示できるカラー画像表示装置を構成
することができる。

【００２４】このような構成と制御により水平同期信号
が連続して等間隔で出力されるので、ＡＦＣによる画面
の乱れや高電圧の変動がなくなり、安定した表示が可能
となる。また、表示の位置も正確に同じ位置に表示され
るので、インタレース動作が可能である。ただし、表示
画面の合成は従来例１では１フィールド毎に１画面が合
成されるのに対して、従来例２では２フィールドの期間
で２画面の合成となる。このように、従来例２は、イン
タレース信号を表示した時の従来例１の問題点であった
“画像の乱れ”や“明るさの変化”や“垂直解像度の低
下”等の問題点は改善できるが、面順次信号発生器４３
は各ＲＧＢ信号に対して夫々２組のＡ／Ｄ変換器、メモ
リ、Ｄ／Ａ変換器を必要とし、高価になるという問題点
が残る。

【００２５】

【発明が解決しようとする課題】従来のカラー画像表示
装置は以上のように構成されているので、従来例１にお
いては、インタレース動作する映像信号を表示しようと
すると、水平同期信号の周期が一定でなく短くなったり
長くなったりするため、単色の画像表示装置内の偏向制
御回路に水平同期信号が連続して同じ間隔で送られてこ
ず、このため、ＡＦＣ回路が誤動作して表示画面が乱れ
る。また、このＡＦＣ回路の誤動作により高電圧を発生
するフライバックトランスからの電圧が安定せず画面の
明るさが変動したり、記憶時のフィールドとは異なった
フィールドとして読み出されて表示されるので垂直解像
度が低下するなどの問題点があった。さらに、インタレ
ース動作を行わない画像が入力されると、水平同期信号
の周期が異なるので、基準クロック発生回路が誤動作
し、すべての基準であるクロックが乱れ、画像が乱れる
問題点があった。また、これらの問題を解決するために
従来例２のような記憶装置の構成を採用すると、高価な
メモリやＡ／Ｄ変換器等の使用数が増加するので、装置
が高価になるという問題点があった。

【００２６】この発明は、上記のような問題点を解消す
るためになされたもので、インタレース動作をする映像
信号や、あるいはゲーム機器やコンピュータなどのよう
なノンインタレース信号が入力されても、画像の乱れや
明るさの変動等のない安定した高品位な画像を表示でき
るとともに、安価な構成のカラー画像表示装置を提供す
る事を目的とする。

【００２７】

【課題を解決するための手段】この発明の請求項１のカ
ラー画像表示装置は、１つのカラー画像信号を構成する
複数の原色信号が入力され、これら複数の原色信号のそ
れぞれを１フィールド分記憶し、これを記憶時のｎ倍の
速度で読み出すことにより複数の原色信号を面順次の信
号に切り換えて出力する面順次信号発生手段と、この出
力された面順次信号を順次表示する単色の画像表示手段
と、画像表示手段の表示面に対向して設けられ、画像表
示手段にて順次表示される面順次信号に同期して夫々の
原色信号に対応する色に着色する着色手段と、カラー画
像信号の水平同期信号に基づいて、所定周波数の基準ク
ロック信号を発生する基準クロック発生手段と、カラー
画像信号の水平同期信号および垂直同期信号と基準クロ
ック発生手段から出力される基準クロック信号に基づい
て、面順次信号発生手段、画像表示手段および着色手段
の動作を所定のタイミングに制御する制御手段とを備
え、制御手段は、出力される面順次信号の水平同期信号
が一定周期で連続するように面順次信号発生手段を制御
するように構成したものである。

【００２８】この発明の請求項２のカラー画像表示装置
においては、その制御手段は、入力される水平同期信号
および垂直同期信号により面順次信号発生手段内の記憶
装置に記憶するカラー画像信号のフィールドが偶数フィ
ールドであるか奇数フィールドであるかを判別するフィ
ールド判別回路を有し、出力される面順次信号の水平同
期信号が一定周期で連続するようにフィールド判別回路
の判別結果に基づいて面順次信号発生手段を制御するよ
うに構成したものである。この発明の請求項３のカラー
画像表示装置においては、その面順次信号発生手段内の
記憶装置に用いられるメモリは、予め水平方向の１ライ
ンに一定アドレスを割り当て、水平同期信号に同期して
一定値までいかない途中のアドレスであっても次の定め
られたアドレス値に移動し、また、垂直同期信号に同期
して記憶アドレスをリセットして、書き込みまたは読み
出しを行えるものである。

【００２９】この発明の請求項４のカラー画像装置にお
いては、面順次信号に入力される複数の原色信号は、
赤、緑、青の３原色とし、記憶装置からの読み出し速度
ｎを３としたものである。この発明の請求項５のカラー
画像装置においては、制御手段は、画像表示手段の水平
走査をｎ倍の速度の一定周期で走査すると共に、フィー
ルド判別回路の判別結果に基づいて画像表示手段に表示
される面順次信号のフィールドを書き込み時のフィール
ドに合わせるように画像表示手段の垂直走査位置を制御
するように構成したものである。この発明の請求項６の
カラー画像装置においては、制御手段は、フィールド判
別回路の判別結果に基づいて画像表示手段の垂直走査期
間をフィールド毎にｎ倍の水平同期信号またはｎ／２倍
の水平同期信号に同期させることにより、画像表示手段
が表示する面順次信号のフィールドを記憶装置への書き
込み時のフィールドに合わせるように構成したものであ
る。

【００３０】この発明の請求項７のカラー画像装置にお
いては、制御手段は、フィールド判別回路の判別結果に
基づいて画像表示手段の垂直走査期間をフィールド毎に
ｎ倍の水平同期信号またはｎ／２倍の水平同期信号に同
期させることにより、画像表示手段が表示する面順次信
号のフィールドを記憶装置への書き込み時のフィールド
に合わせると共に、垂直走査位置も合わせるように構成
したものである。この発明の請求項８のカラー画像装置
においては、制御手段は、１つのカラー画像信号をＮＴ
ＳＣ信号からなる原色信号としたとき、画像表示手段の
垂直走査期間を奇数フィールドから偶数フィールドの変
化点を基準とした位置より、ｎ倍水平周期を１とした数
値で２６３、２６２．５、２６３、２６２、２６２．
５、２６２の幅で走査するようにしたものである。

【００３１】この発明の請求項９のカラー画像装置にお
いては、制御手段は、面順次信号発生手段に入力される
原色信号がインタレース信号かノンインタレース信号か
を判別するノンインタレース判別回路を更に有し、入力
される原色信号がノンインタレース信号と判別された場
合には、画像表示手段に対して垂直走査のタイミングを
水平同期信号に同期させインタレース動作しないように
構成したものである。この発明の請求項１０のカラー画
像装置においては、制御手段は、ノンインタレース判別
回路がノンインタレース信号と判別した場合には、基準
クロック発生手段に対して該ノーインタレース信号に対
応する基準クロック信号に切り換えて出力させるように
構成したものである。この発明の請求項１１のカラー画
像装置においては、基準クロック発生手段は、周波数変
換された水平同期位相比較用の水平基準信号をカラー画
像信号の水平同期信号に変えて制御手段に入力するよう
に構成したものである。

【００３２】

【作用】この発明の請求項１においては、制御手段は面
順次信号発生手段から出力される面順次信号の水平同期
信号が一定周期で連続するので、画像表示手段内でのＡ
ＦＣ動作が安定し、画像表示手段で表示される画面の乱
れや明るさの変動を防止する。この発明の請求項２にお
いては、制御手段は更ににフィールド判別回路を有し、
記憶時のフィールドを判別することにより、面順次信号
発生手段から読み出される面順次信号の水平同期信号を
フィールドが変わっても常に一定の周期で連続して出力
するよう制御するので、画像表示手段で表示される画面
の乱れや明るさの変動を防止する。

【００３３】この発明の請求項３においては、予め水平
方向の１ラインに一定アドレスを割り当て、水平同期信
号に同期して一定値までいかない途中のアドレスであっ
ても次の定められたアドレス値に移動し、また、垂直同
期信号に同期して記憶アドレスをリセットして、書き込
みまたは読み出しを行えるメモリを用いているので、記
憶または読み出し時の水平方向１ラインのクロック数が
増えてもその１ラインだけ１クロツク多く読み出される
だけで画像全体に影響を及ぼさない。この発明の請求項
４においては、面順次信号に入力される複数の原色信号
は、赤、緑、青の３原色とし、記憶装置からの読み出し
速度ｎをフリッカを発生させないための最小の速度であ
るｎ＝３としたので、一般的な赤、緑、青の３原色から
なるカラー画像信号に対して安価な構成で、かつ実用上
支障のない程度の品位を有したカラー画像を表示するこ
とができる。

【００３４】この発明の請求項５においては、画像表示
手段の水平走査をｎ倍の速度の一定周期で走査すると共
に、フィールド判別回路の判別結果に基づいて画像表示
手段に表示される面順次信号のフィールドを書き込み時
のフィールドに合わせるように画像表示手段の垂直走査
位置を制御するので、インタレース信号を正常に表示す
ることができ、垂直解像度の劣化を少なくする。この発
明の請求項６においては、フィールド判別回路の判別結
果に基づいて画像表示手段の垂直走査期間をフィールド
毎にｎ倍の水平同期信号またはｎ／２倍の水平同期信号
に同期させることにより、画像表示手段が表示する面順
次信号のフィールドを記憶装置への書き込み時のフィー
ルドに合わせるようにしたので、インタレース動作する
画像信号を容易に正常に表示することができ、垂直解像
度の劣化を少なくする。

【００３５】この発明の請求項７においては、フィール
ド判別回路の判別結果に基づいて画像表示手段の垂直走
査期間をフィールド毎にｎ倍の水平同期信号またはｎ／
２倍の水平同期信号に同期させることにより、画像表示
手段が表示する面順次信号のフィールドを記憶装置への
書き込み時のフィールドに合わせると共に、垂直走査位
置も合わせるように構成したので、インタレース動作す
るカラー画像信号の垂直走査位置とフィールド数の両方
を合わせることができ、安価な構成で垂直解像度の劣化
を確実に防止できる。この発明の請求項８においては、
１つのカラー画像信号をＮＴＳＣ信号からなる原色信号
とした時、画像表示手段の垂直走査期間を奇数フィール
ドから偶数フィールドの変化点を基準とした位置より、
ｎ倍水平周期を１とした数値で２６３、２６２．５、２
６３、２６２、２６２．５、２６２の幅で走査するの
で、表示画面の表示の開始位置がフィールド毎に合い、
かつライン数も同じものが走査され、インタレース動作
するカラー画像信号の表示を安価な構成で垂直解像度の
劣化を確実に防止して行うことができる。

【００３６】この発明の請求項９においては、ノンイン
タレース判別回路を更に有し、入力される原色信号がノ
ンインタレース信号と判別された場合には、画像表示手
段に対して垂直走査のタイミングを水平同期信号に同期
させインタレース動作しないようにしたので、ノンイン
タレース信号に対しても安定した画像を表示することが
できる。この発明の請求項１０においては、ノンインタ
レース判別回路がノンインタレース信号と判別した場合
には、基準クロック発生手段に対して該ノーインタレー
ス信号に対応する基準クロック信号に切り換えて出力さ
せるので、基準クロックの外れを防止でき、ノンインタ
レース信号に対して更に安定した画像を表示することが
できる。この発明の請求項１１においては、基準クロッ
ク発生手段は周波数変換された水平同期位相比較用の水
平基準信号をカラー画像信号の水平同期信号に変えて制
御手段に入力するようにしたので、ジッタのない安定な
水平基準信号が得られ、ビデオの再生信号やスピードサ
ーチなどの水平同期が乱れやすい信号に対しても、水平
解像度の劣化のない、安定した画像を表示することがで
きる。

【００３７】

【実施例】以下に説明する各実施例の図において、従来
例と同一の符号は従来例と同一または相当のものである
ことを表し、詳細な説明は省略する。実施例１．以下、本発明の一実施例を図面に基づいて説
明する。図１は、この発明に係るカラー画像表示装置の
概略的な構成図である。図において、１は面順次信号発
生器、２は基準クロック発生回路、３は制御回路、４は
単色の画像表示装置、５は着色装置である。制御回路３
は、従来例と異なり、本実施例の最も特徴的な構成を有
するものである。また、面順次信号発生器１に入力され
る原色信号Ｒ（赤）、Ｇ（緑）、Ｂ（青）は、１つのイ
ンタレース信号（カラー）を３原色に分離した信号であ
る。

【００３８】図２は、実施例１における面順次信号発生
器１の構成図である。図において、６は入力された原色
信号Ｒ、Ｇ、Ｂのそれぞれの色信号をデジタルデータに
変換するＡ／Ｄ変換器６Ｒ、６Ｇ、６ＢからなるＡ／Ｄ
変換手段、７はＡ／Ｄ変換器６Ｒのデータを記憶するメ
モリ７Ｒと、Ａ／Ｄ変換器６Ｇのデータを記憶するメモ
リ７Ｇおよび７Ｇ’と、Ａ／Ｄ変換器６Ｂのデータを記
憶するメモリ７Ｂとからなる記憶手段、８はメモリ７
Ｒ、７Ｇ、７Ｇ’、７Ｂから読み出したデータをそれぞ
れアナログ信号に変換するＤ／Ａ変換器８Ｒ、８Ｇ、８
Ｇ’、８ＢからなるＤ／Ａ変換手段であり、１０はＡ／
Ｄ変換手段６、記憶手段７およびＤ／Ａ変換手段８から
構成される記憶装置である。また、９は記憶装置１０の
出力であるＤ／Ａ変換器８Ｒ、８Ｇ、８Ｇ’、８Ｂから
の出力信号をＲＧＢ選択信号に基づいて切り換える切換
装置である。

【００３９】入力された原色信号Ｒ、Ｇ、ＢはＡ／Ｄ変
換器６Ｒ、６Ｇ、６Ｂによってそれぞれデジタルデータ
に変換されたのち書込制御信号Ｗに基づいてメモリ７
Ｒ、７Ｇ、７Ｇ’、７Ｂに記憶され、従来例と同様に読
み出し制御信号によって記憶時の３倍の速度で読み出さ
れる。メモリより３倍の速度で読み出された３つの原色
信号をＲＧＢ選択信号Ｓに基づいて切換装置９で切り換
えられ、面順次信号発生器１の出力である面順次信号Ｍ
となって出力される。なお、メモリ７は、従来例と異な
り水平同期信号により記憶位置を次のあらかじめ定めた
一定値に飛ばして読み出し及び書き込みをすることがで
きるものを使用する。

【００４０】図３は、実施例１の制御回路３の構成図で
ある。図において、１１は水平同期信号ＨＤを３倍の周
波数に変換する水平周波数変換回路、１２は垂直同期信
号ＶＤを３倍の周波数に変換する垂直周波数変換回路で
ある。１３は垂直同期信号ＶＤと水平同期信号ＨＤより
インタレース動作する信号が偶数フィールドであるか奇
数フィールドであるかを判別するフィールド判別回路で
ある。１４は面順次信号発生器１の書き込みを制御する
書き込み制御回路である。１５は面順次信号の水平同期
信号が連続して等間隔で出力するように面順次信号発生
器１の読み出しを制御する読み出し制御回路である。１
６はＣＲＴなどの単色の画像表示装置４を制御する表示
装置制御回路である。１７は着色装置５を制御し面順次
信号を同色の色に着色する着色制御装置である。制御回
路３は、水平周波数変換回路１１、垂直周波数変換回路
１２、フィールド判別回路１３、書き込み制御回路１
４、読み出し制御回路１５、表示装置制御回路１６、着
色装置制御回路１７で構成される。図４は、各メモリの
書き込み及び読み出しの動作を説明した説明図である。

【００４１】次に、実施例１の動作について説明する。
図１の構成により、３つの原色信号Ｒ、Ｇ、Ｂは面順次
信号発生器１の内部で面順次信号Ｍに変換される。３つ
の原色信号は、本実施例ではＲ、Ｇ、Ｂの場合を示して
いるが、シアン、イエロー、マゼンタのような信号でも
同じである。この面順次信号は従来例と同様に入力時の
３倍の速度で出力される。そして、単色の画像表示装置
４に入力され着色装置５で着色することで従来例と同様
にカラー画像を得ることが出来る。制御回路３は基準ク
ロックＣＫと水平同期信号ＨＤ、垂直同期信号ＶＤを基
準に面順次信号発生器１と単色の画像表示装置４と着色
装置５を制御する。なお、実施例１では、従来例と同様
に３倍の速度で読み出されるが、それ以外のｎ倍の速度
でも可能である。３原色信号を用いる場合、コスト等を
考慮するとｎ＝３の速度が妥当である。また、ｎ＜３の
速度であるとフリッカ（ちらつき）が発生するので実用
的ではない。

【００４２】この時、制御回路３は後述するように、面
順次発生器１内の記憶装置の制御を出力である複数の原
色信号のｎ倍の原色信号と同期したｎ倍の水平同期信号
が連続して等間隔で出力されるように制御する。従来例
と同様に、単色の画像表示装置４はＣＲＴなどで構成さ
れており面順次信号Ｍを表示する。着色装置５も従来例
と同様に、例えば赤、緑、青の３色の色フィルタとモー
タで構成されている。基準クロック発生回路２も従来例
と同様に水平同期信号ＨＤに同期した基準クロックを発
生するように、位相比較器２９、電圧制御発振器３０、
周波数変換器３３で構成されている。次に図２に示した
面順次信号発生器１の内部動作を説明する。原色信号
Ｒ、Ｇ、Ｂは、それぞれの信号に対応するＡ／Ｄ変換
器、メモリ、Ｄ／Ａ変換器を有したＡ／Ｄ変換手段６と
記憶手段７とＤ／Ａ変換手段８で構成された記憶装置１
０により、従来例と同様にｎ＝３倍の速度に変換され出
力される。なお、各メモリは書込制御信号Ｗ、Ｗ’、読
み出し制御信号Ｒ、Ｒ’によって制御される。

【００４３】３倍の速度に変換された各原色信号は、切
換装置９によって読み出し信号の１フィールド毎に面順
次で切り換えて面順次ＲＧＢ信号Ｍとして出力される。
この面順次信号Ｍは水平同期信号が連続して等間隔で並
んでいるので単色の画像表示装置に用いられるＣＲＴな
どに使用しても、ＡＦＣが誤動作せず、水平走査が連続
して行える。また、フライバックトランスによって発生
する高電圧も安定して出力する事ができる。これによっ
て、画面の乱れや明るさの変化の無い映像を表示するこ
とができる。

【００４４】次に図３に基づいて、制御回路３の内部動
作を説明する。フィールド判別回路１３は、現在書き込
んでいる映像信号がどのフィールドにいるかを判別し
て、フィールド判別信号ＧＵＫを出力する。なお、偶数
フィールドか奇数フィールドかを判別するには、例え
ば、垂直同期信号と水平同期信号との位相差を判別すれ
ばよい。水平同期信号は、次のフィールドが奇数フィー
ルドであれば垂直同期信号と同期してほぼ同じ位相とな
り、次のフィールドが偶数フィールドであれば、水平同
期信号の１／２位相だけずれた位相となる。このように
書き込み時のフィールドがわかれば、面順次信号発生器
１から読み出している出力が偶数フィールドであるか奇
数フィールドであるかがわかる。読み出しは、前回記憶
した信号が２フィールド（Ｒ，Ｂ）と記憶している１フ
ィールド（Ｂ）が順番に出力される。

【００４５】この時、従来例のように単純に読み出すと
同じフィールドが並ぶので、３倍の速度で読み出す時は
１フィールドに２回水平同期期間が短くなったり、長く
なったりする。このようにならないように、読み出し制
御回路１５では、面順次信号の水平同期期間が連続して
等間隔に読み出すように複数の読み出し制御信号Ｒ、
Ｒ’を出力する。Ｒ、Ｒ’は、水平同期信号ＨＤ、垂直
同期信号ＶＤおよびＧＵＫＩを基準として作られる。

【００４６】次に図４により、面順次信号発生器のメモ
リの動作を説明する。図４のように、メモリは水平同期
信号ＨＤに同期した制御信号にしたがって一定アドレス
毎に水平制御する。また垂直制御は、１フィールド分の
映像信号を記憶すると垂直同期信号ＶＤに同期した制御
信号により記憶アドレスをリセットする。このような
水平方向の記憶アドレス（記憶位置）をリセットできる
動作を可能とするメモリを使用し、図中の（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）の位置で水平または垂直のアド
レスをリセットすることにより、水平同期信号が一定の
周期で連続するように制御する。この方式では、一番上
または下のラインでは、画像が途中で切り替わったり、
映像の無いアドレスを読み出したりするが、実際のＣＲ
Ｔなどでは表示されないので問題ではない。このように
制御することで水平同期信号を連続して出力することが
可能になる。図のようにインタレース映像信号がＮＴＳ
Ｃ信号の場合、垂直同期期間に２６２．５本の水平同期
信号が入力されることになるので垂直同期信号でリセッ
トされた位置で半分だけの信号となる。

【００４７】図４（ａ）は偶数フィールドを書き込んだ
メモリ、図４（ｂ）は奇数フィールドを書き込んだメモ
リである。このメモリからの読み出し位置を調整して読
み出すことにより水平同期期間を連続して等間隔で出力
できる。とくに同じフィールドを連続して読み出す時、
水平同期期間の半分の幅の出力がでないように制御装置
から制御される。また、このメモリの利点として、図中
の３ライン目に示すように、記憶または読み出しのクロ
ック（ＡＤＣ，ＤＡＣ）の数が増えても、その１ライン
だけが１クロック多く読み出されるだけで全体の動作に
影響しない。従来例の様なメモリを使用すると１クロッ
クのずれが全体に影響する。このようにこのメモリを使
用すると、クロックの増減にも対応できる利点がある。
しかし、書き込み時のフィールドと表示のときのフィー
ルドが合わないので、垂直方向に上下でずれて表示され
るので、垂直解像度が低下する問題がある。

【００４８】実施例１では、このように構成されてお
り、面順次信号Ｍの水平同期信号が同一の周期で連続し
て出力されるので、画面の乱れや、明るさの変化のな
い、面順次信号を使用したカラー画像表示装置が可能と
なる。しかし、垂直走査が単純に１／３のままである
と、記憶したフィールドと表示フィールドが異なるため
表示がずれ、垂直解像度が低下する問題が新たに生じる
ことになる。

【００４９】実施例２．以下、この発明の実施例２を図
面にしたがって説明する。図５は、この発明の実施例２
による面順次信号を用いたカラ−画像表示装置の概略的
な構成図である。図において原色信号Ｒ、Ｇ、Ｂは同一
のインタレース信号から分離された映像信号である。図
５に示す通り、実施例２によるカラ−画像表示装置は、
面順次信号発生器１、基準クロック発生回路２、制御回
路１８、単色の画像表示装置４、着色装置５で構成され
ている。図６は、実施例２が最も特徴とする制御回路１
８の構成図である。図において、読み出し制御回路１９
は面順次発生器１からｎ倍の水平周期で連続して等間隔
に面順次信号Ｍを出力するように制御する。

【００５０】また、表示装置制御回路２０は、ｎ倍の水
平同期信号またはｎ／２倍の水平同期信号に同期して、
垂直走査を面順次信号Ｍの書き込み時のフィールドにあ
わせ、かつその垂直走査の幅が各フィールドで変動が最
小になるようし、表示装置４の垂直偏向走査を行う。図
のように制御回路１８は、水平周波数変換回路１１、垂
直周波数変換回路１２、フィールド判別回路１３、書き
込み制御回路１４、読み出し制御回路１９、表示制御回
路２０、着色制御回路１７で構成されている。実施例２
では、ｎは３で書かれているが、実施例１と同様に３以
上の場合でも可能である。図７は、インタレース信号
（ＮＴＳＣ信号）のフィールド位相と、メモリから読み
出した面順次信号のフィールド位相と、垂直走査との関
係を説明した説明図である。図８は、インタレース走査
される映像信号を表示した時の画面表示例の説明図であ
る。

【００５１】次に、実施例２の動作について説明する。
実施例１で示したように、面順次信号の水平同期信号を
連続させる事により、表示装置４が安定して走査を行う
事ができる。しかし実施例１では、このために書き込み
時のフィールドと異なったフィールドに表示される問題
がある。実施例２では、このフィールドが偶数であるか
奇数であるかの違いを表示装置４の垂直走査位置を制御
することで解決するように構成されている。図６により
制御回路１８内の読み出し制御回路１９と表示装置制御
回路２０の制御について説明する。読み出し制御回路１
９は、実施例１と同様に面順次ＲＧＢ信号Ｍの水平同期
信号が連続するように面順次信号発生器を制御する。表
示装置制御回路２０は、面順次ＲＧＢ信号Ｍの水平同期
信号が連続しているので、書き込み時の約３倍の速度で
単色の画像表示装置へ水平制御信号ＨＳを出力する。

【００５２】このように制御することで実施例１と同様
にＡＦＣなどの乱れのない映像を表示できる。また表示
装置制御回路２０は、垂直制御信号ＶＳを水平同期信号
の３倍の速度の信号か、または水平同期信号の３倍の速
度の信号の１／２期間位相のずれた信号に同期させて、
その信号の期間を図７のように変えて出力する。垂直制
御信号は一定の周期で行われるが、前述のようにインタ
レースが正常に行われていないので、表示画面では表示
ラインが上下でずれてしまう。そこで垂直制御信号の期
間を長くしたり、短くしたりすることで、水平制御信号
との位相差を設ける。たとえば、奇数フィールドを読み
出す時は、垂直制御信号を水平同期信号に同期させて読
み出す。このように制御信号によりＣＲＴを走査するこ
とにより、表示ラインが同じ位置になり、インタレース
信号を正常に表示することができる。ただし、位相差の
変化は１フィールド毎でなく、３フィールド毎になる。

【００５３】また、あまり垂直走査の期間を各読み出し
フィールドとの間での差を大きくすると、垂直帰線期間
内で垂直走査開始位置まで戻る事ができずにせっかくフ
ィールドを合せても表示が合わない場合がある。このた
め垂直同期期間はできるだけ変動が少なくなるようにす
る。変動が少なければ、帰線期間内で垂直走査開始位置
まで充分戻ることが可能である。また実施例２において
面順次信号Ｍは、記憶時の３倍の速度で読み出されるの
で、水平同期信号の３倍または３／２倍の信号に同期さ
せることでフィールドを容易に合せる事ができる。

【００５４】たとえば、図７に示すように３倍の水平同
期信号期間を１とした時、記憶時の１フィールドの期間
を２６３、２６２．５、２６２の期間で走査し、記憶時
の１フィールド期間を繰り返すことでできる。図８に、
この時の表示画面を示す。表示の開始位置が、書き込み
時の位置と読み出し時の位置が合っているのが分かる。
しかし、メモリとのリセットの関係によって、図中のＧ
（Ｅ）の表示のみ１ライン分下がって表示される問題が
ある。ただし、この問題は、ＣＲＴ側にこのＧ（Ｅ）期
間のみ偏向電圧を制御する補正回路を追加し引き上げる
ことにより解決できる。また、回路が無くても実施例１
よりも解像度の低下が少なくなる。

【００５５】このように実施例２では、インタレース映
像信号が入力されても、水平同期信号を連続させ、書き
込み時のフィールドを合せて走査し、かつ垂直走査の変
動を少なくし、３倍の水平同期信号または３／２倍の水
平同期信号に同期させることで画像の乱れや明るさの変
化がなく、垂直解像度の劣化が少ないカラー画像表示装
置を構成することができる。しかし図８のように、メモ
リのリセットのタイミングでフィールドを合わせて表示
されるので一部の走査線が上下にずれる問題がある。

【００５６】実施例３．以下、この発明の実施例３を図
面にしたがって説明する。図９は、この発明の実施例３
による面順次信号を用いたカラ−画像表示装置の概略的
な構成図である。図において、原色信号Ｒ、Ｇ、Ｂはイ
ンタレース信号である。図９に示すように、実施例３の
カラ−画像表示装置は、面順次信号発生器１、基準クロ
ック発生回路２、制御回路２１、単色の画像表示装置
４、着色装置５で構成されている。

【００５７】図１０は、実施例３が最も特徴とする制御
回路２１の構成図である。図において、読み出し制御回
路２２は、面順次発生器１からｎ倍の水平周期で連続し
て等間隔に面順次信号Ｍを出力するように制御する。ま
た、表示装置制御回路２３は、ｎ倍の水平同期信号また
はｎ／２倍の水平同期信号に同期して、垂直走査を面順
次信号Ｍの書き込み時のフィールドにあわせ、かつその
垂直走査の幅が各フィールドで変動が最小になるよう
し、表示装置４の垂直偏向走査を行う。図のように制御
回路２１は、水平周波数変換回路１１、垂直周波数変換
回路１２、フィールド判別回路１３、書き込み制御回路
１４、読み出し制御回路２２、表示制御回路２３、着色
制御回路１７で構成されている。実施例３では、ｎは３
で書かれているが、実施例１と同様に３以上の数値で可
能である。図１１は、インタレース信号（ＮＴＳＣ信
号）のフィールド位相と、メモリから読み出した面順次
信号のフィールド位相と、垂直走査との関係を説明した
説明図である。図１２は、インタレースを表示した時の
画面表示例を説明図である。

【００５８】次に、実施例３の動作について説明する。
実施例２で示したように、面順次信号の水平同期信号を
連続させ、書き込み時のフィールドを合せて走査し、か
つ垂直走査の変動を少なくし、３倍の水平同期信号また
は３／２倍の水平同期信号に同期させることで画像の乱
れや明るさの変化の少ないカラー画像表示装置は得られ
るが、メモリのリセットのタイミングとフィールドが合
わずに表示されるので一部の走査線が上下にずれる問題
点がある。これは、読み出しフィールドの６フィールド
で１フィールドだけおこる。実施例３では、このフィー
ルドを垂直走査とメモリのリセットとの相対位置を変え
ることにより解決するように構成されている。図１０を
用いて、制御回路２１内の読み出し制御回路２２と表示
装置制御回路２３の制御について説明する。読み出し制
御装置２２は、実施例１と同様に面順次ＲＧＢ信号Ｍの
水平同期信号が連続するように面順次信号発生器を制御
する。

【００５９】表示装置制御回路２３は面順次ＲＧＢ信号
Ｍの水平同期信号が連続しているので、書き込み時の約
３倍の速度で単色の画像表示装置を水平制御信号ＨＳを
出力する。このように制御することで実施例１と同様に
ＡＦＣなどの乱れのない映像を表示できる。また表示装
置制御回路２３は垂直制御信号ＶＳを水平同期信号の３
倍の速度の信号か、または水平同期信号の３倍の速度の
信号の１／２期間位相のずれた信号に同期させて、その
信号の期間を図１０のように変えて出力する。垂直制御
信号の期間を面順次ＲＧＢ信号の３フィールド毎に同期
する水平同期信号の位相を変えることで、書き込み時と
読み出し時のフィールドの関係が同じになりインタレー
ス動作を疑似的に行う事できる。

【００６０】実施例２のように垂直同期期間はできるだ
け変動が少なくなるようにする。また、実施例２のよう
に変動する周期を記憶時の１フィールドの期間で繰り返
すのではなく、記憶時の２フィールドの期間で総走査線
数が合うように制御する。このように制御することによ
って、フィールドだけでなく走査位置をも合わすことが
できる。たとえば、図１１に示すように３倍の水平同期
信号期間を１とした時、書き込み時の偶数フィールドの
変化点から２６３、２６２．５、２６３、２６２、２６
２．５、２６２の表示時の５フィールドの期間で走査す
ることにより可能である。図１２にこの時の表示画面を
示す。表示の開始位置がフィールド毎に合っており、ラ
イン数も同じものが走査されているのが分かる。

【００６１】このように実施例３では、インタレース動
作する画像信号を入力しても、走査位置とフィールド数
の両方が合うように制御したので、垂直解像度が増える
と共に、メモリなどの増加のない安価なカラー画像表示
装置を構成することが可能である。しかし、インタレー
スをしない信号が入力されると走査位置の乱れや基準ク
ロック発生回路の誤動作がおこるという問題は従来例と
同じである。

【００６２】実施例４．以下、この発明の実施例４を図
面に従って説明する。図１３は、この発明の実施例４に
よる面順次信号を用いたカラ−画像表示装置の概略的な
構成図である。図において原色信号ＲＧＢは１つの映像
信号からなる映像信号である。図１３に示すように、実
施例４におけるカラ−画像表示装置は、面順次信号発生
器１、基準クロック発生回路２４、制御回路２５、単色
の画像表示装置４、着色装置５より構成されている。

【００６３】図１４は、実施例４の制御回路２５の構成
図である。図において、読み出し制御回路２５は、面順
次発生器１からｎ倍の水平周期で連続して等間隔に面順
次信号Ｍを出力するように制御する。また、表示装置制
御回路２６は、ｎ倍の水平同期信号またはｎ／２倍の水
平同期信号に同期して、垂直走査を面順次信号Ｍの書き
込み時のフィールドにあわせ、かつその垂直走査位置が
各フィールドで同一になり、また幅が各フィールドで変
動が最小になるように表示装置４の垂直偏向走査を行
う。またノンインタレース信号が入力された時、図のよ
うに制御装置２５は、水平周波数変換回路１１、垂直周
波数変換回路１２、フィールド判別回路１３、書き込み
制御回路１４、読み出し制御回路２７、表示制御回路２
６、着色制御回路１７、ノンインタレース判別回路２８
で構成されている。図１５は、実施例４の基準クロック
発生回路２４の構成図である。図において、基準クロッ
ク発生回路２４は、位相比較器２９、電圧制御発振器
（ＶＣＯ）３０、ノンインタレース用ＶＣＯ３１、切換
装置３２、周波数変換回路３３で構成されている。

【００６４】次に、実施例４の動作について説明する。
実施例１から３に示したようなインタレース信号に対応
したカラー画像表示装置では、ノンインタレースの信号
が入力されると垂直同期信号の周波数の変化による表示
の乱れや、水平同期信号の周波数の変化による基準クロ
ックの乱れがおこる。図１４のように制御装回路２５内
にインタレースで無い映像信号を判別することのできる
ノンインタレース判別回路２８を設けることにより、読
み出し制御回路２７と表示制御回路２６を同時に制御
し、インタレース動作を行わないようにする。

【００６５】またノンインタレースを判別した出力ＮＩ
ＮＴを基準クロック発生回路２４に送ることで水平同期
信号の変動に対応する。面順次信号を用いたカラー画像
表示装置内の基準クロック発生回路２４は、従来例のよ
うに水平同期信号を基準としてＰＬＬを構成している。
このようなＰＬＬを、３倍の面順次信号を使用するカラ
ー画像表示装置で用いると、書き込み時のクロックのジ
ッタが、読み出し時には３倍のジッタとなって影響す
る。従って、通常のＰＬＬは、ロックレンジを狭くする
ことにより、ジッタを少なくする方式が用いられる。し
かし、ロックレンジを狭くするとノンインタレース信号
の水平同期信号のように、インタレース信号の水平同期
信号と異なる周波数の信号が入力されるとクロックのロ
ックがはずれてしまう問題がおこる。このため、画像の
サンプル位置が異なり水平解像度が低下したり、クロッ
クの変動により各制御が正常に動作しない問題が発生す
る。

【００６６】このような問題を解決するため、基準クロ
ック発生回路２４は、図１５に示すように同じ電圧に対
して発振周波数のことなる電圧制御発振器（ＶＣＯ）を
２つ設ける。１つは従来と同様の電圧制御発振器３０、
もう１つはノンインタレース信号に対する電圧制御発振
器３１を設けており、インタレース信号の時は電圧制御
発振器３０により基準クロックを発振し、ノンインタレ
ース信号の時は電圧制御発振器３１により基準クロック
を発振する。ノンインタレース判別信号ＮＩＮＴに基づ
いて、切換装置３２によって切り換えることで基準クロ
ックのロックが外れないように動作する。このように実
施例４では、インタレースでない信号が入力されても、
その信号を判別して読み出し制御や垂直あるいは水平走
査を変更し、またクロックの発振周波数などを切り換え
たりすることにより、安定した画像を表示することので
きるカラー画像表示装置を構成することが可能である。

【００６７】実施例５．以下、この発明の実施例５を図
面に従って説明する。図１６は、この発明の実施例５に
よる面順次信号を用いたカラ−画像表示装置の概略的な
構成図である。図において、原色信号Ｒ、Ｇ、Ｂは１つ
の映像信号から分離されたなる映像信号である。図１６
に示すように、実施例５におけるカラ−画像表示装置
は、面順次信号発生器１、基準クロック発生回路３４、
制御回路２５、単色の画像表示装置４、着色装置５より
構成されている。図１７は、実施例５の基準クロック発
生回路３４の構成図である。図において、基準クロック
発生器３４は、位相比較器２９、電圧制御発振器（ＶＣ
Ｏ）３０、ノンインタレース用ＶＣＯ３１、切換装置３
２、周波数変換回路３３で構成されている。

【００６８】実施例４の基準クロック発生回路２４と異
なる点は、周波数変換回路からの出力ＰＬＬＨを外部に
出力として出している点である。実施例５で示す図で
は、実施例４を例として記述しているが、他の実施例で
も同様である。次に、実施例５の動作について説明す
る。面順次信号を使用したカラー画像表示装置の構成で
は、水平同期信号ＨＤを制御回路内で、基準クロックに
よりサンプリングされメモリなどの制御に使用される。
しかし、この基準クロックは水平同期信号を基準とした
ＰＬＬで構成されているので、ある程度のジッタを持っ
ている。また、一般的に水平同期信号は映像信号より同
期分離され得られるのである程度のジッタがある。その
ため水平同期信号をサンプリングすると、その水平同期
信号は、映像信号に対して、信号自体のジッタとサンプ
リングによるジッタの２つのジッタを含む事となる。こ
のため、従来例では水平解像度のジッタによる低下や画
像のみだれが見られた。

【００６９】実施例５では、図１６、１７に示すよう
に、基準クロック発生回路３４より周波数変換回路３３
の水平同期信号比較出力ＰＬＬＨを出力し、そのＰＬＬ
Ｈを水平同期信号ＨＤの代りに水平制御の基準信号とし
て利用するものである。水平同期信号は、制御回路内で
メモリなどの制御用の信号として使用される。制御回路
２５は、論理回路により構成されており、基準クロック
によってサンプリングされ、水平制御用の基準信号とな
る。このとき、水平同期信号にジッタがあると基準クロ
ックによってサンプリングされる位置が１クロック分前
になったり、後になったりする。基準クロックも水平同
期信号のジッタによってある程度のジッタを有するの
で、相互の作用により、より大きなジッタを有する。ま
た、水平同期信号に大きな変動が生じると、そのまま基
準信号の変動となってしまう。

【００７０】そこで、基準クロックを周波数変換回路に
よって水平同期信号の周期と同じ周波数のＰＬＬＨを制
御回路の基準クロックとして用いる。あらかじめ周波数
変換回路でサンプリングされているので、制御装置内で
新たにサンプリングする必要がないので、ジッタは基準
クロックの有するジッタ分だけになる。また、水平同期
信号とのＰＬＬによりある程度の時定数を有するので、
水平同期信号が大きく変動しても、緩やかに変動する。
従って、実施例５では、水平同期信号の代りに基準クロ
ックを分周した基準信号により連続してジッタのない安
定な水平基準の信号が得られるので、ビデオの再生信号
やスピードサーチなどの水平同期が乱れやすい信号であ
っても、水平解像度の高い、安定した画像の得られる面
順次信号を使用したカラー画像表示装置を構成すること
ができる。

【００７１】

【発明の効果】この発明の請求項１によれば、１つのカ
ラー画像信号を構成する複数の原色信号が入力され、こ
れら複数の原色信号のそれぞれを１フィールド分記憶
し、これを記憶時のｎ倍の速度で読み出すことにより複
数の原色信号を面順次の信号に切り換えて出力する面順
次信号発生手段と、この出力された面順次信号を順次表
示する単色の画像表示手段と、画像表示手段の表示面に
対向して設けられ、画像表示手段にて順次表示される面
順次信号に同期して夫々の原色信号に対応する色に着色
する着色手段と、カラー画像信号の水平同期信号に基づ
いて、所定周波数の基準クロック信号を発生する基準ク
ロック発生手段と、カラー画像信号の水平同期信号およ
び垂直同期信号と基準クロック発生手段から出力される
基準クロック信号に基づいて、面順次信号発生手段、画
像表示手段および着色手段の動作を所定のタイミングに
制御する制御手段とを備え、制御手段は、出力される面
順次信号の水平同期信号が一定周期で連続するように面
順次信号発生手段を制御するように構成したので、画像
表示手段内でのＡＦＣ動作が安定し、画像表示手段で表
示される画面の乱れや明るさの変動を防止できるカラー
画像表示装置を安価に提供できるという効果がある。

【００７２】この発明の請求項２によれば、制御手段は
更ににフィールド判別回路を有し、記憶時のフィールド
を判別することにより、面順次信号発生手段から読み出
される面順次信号の水平同期信号をフィールドが変わっ
ても常に一定の周期で連続して出力するよう制御するの
で、フィールドが変わっても画像表示手段で表示される
画面の乱れや明るさの変動を防止できるという効果があ
る。この発明の請求項３によれば、予め水平方向の１ラ
インに一定アドレスを割り当て、水平同期信号に同期し
て一定値までいかない途中のアドレスであっても次の定
められたアドレス値に移動し、また、垂直同期信号に同
期して記憶アドレスをリセットして、書き込みまたは読
み出しを行えるメモリを用いているので、記憶または読
み出し時の水平方向１ラインのクロック数が増えてもそ
の１ラインだけ１クロツク多く読み出されるだけで画像
全体に影響を及ぼさないという効果がある。

【００７３】この発明の請求項４によれば、面順次信号
に入力される複数の原色信号は、赤、緑、青の３原色と
し、記憶装置からの読み出し速度ｎをフリッカを発生さ
せないための最小の速度であるｎ＝３としたので、一般
的な赤、緑、青の３原色からなるカラー画像信号に対し
て安価な構成で、かつ実用上支障のない程度の品位を有
したカラー画像を表示できるという効果がある。この発
明の請求項５によれば、画像表示手段の水平走査をｎ倍
の速度の一定周期で走査すると共に、フィールド判別回
路の判別結果に基づいて画像表示手段に表示される面順
次信号のフィールドを書き込み時のフィールドに合わせ
るように画像表示手段の垂直走査位置を制御するので、
インタレース信号を正常に表示することができ、垂直解
像度の劣化を少なくできるという効果がある。

【００７４】この発明の請求項６によれば、フィールド
判別回路の判別結果に基づいて画像表示手段の垂直走査
期間をフィールド毎にｎ倍の水平同期信号またはｎ／２
倍の水平同期信号に同期させることにより、画像表示手
段が表示する面順次信号のフィールドを記憶装置への書
き込み時のフィールドに合わせるようにしたので、イン
タレース動作する画像信号を容易に正常に表示すること
ができ、垂直解像度の劣化を少なくできるという効果が
ある。この発明の請求項７によれば、フィールド判別回
路の判別結果に基づいて画像表示手段の垂直走査期間を
フィールド毎にｎ倍の水平同期信号またはｎ／２倍の水
平同期信号に同期させることにより、画像表示手段が表
示する面順次信号のフィールドを記憶装置への書き込み
時のフィールドに合わせると共に、垂直走査位置も合わ
せるように構成したので、インタレース動作するカラー
画像信号の垂直走査位置とフィールド数の両方を合わせ
ることができ、安価な構成で垂直解像度の劣化を確実に
防止できるという効果がある。

【００７５】この発明の請求項８によれば、１つのカラ
ー画像信号をＮＴＳＣ信号からなる原色信号としたと
き、画像表示手段の垂直走査期間を奇数フィールドから
偶数フィールドの変化点を基準とした位置より、ｎ倍水
平周期を１とした数値で２６３、２６２．５、２６３、
２６２、２６２．５、２６２の幅で走査するので、表示
画面の表示の開始位置がフィールド毎に合い、かつライ
ン数も同じものが走査され、インタレース動作するカラ
ー画像信号の表示を安価な構成で垂直解像度の劣化を確
実に防止して行えるという効果がある。

【００７６】この発明の請求項９によれば、ノンインタ
レース判別回路を更に有し、入力される原色信号がノン
インタレース信号と判別された場合には、画像表示手段
に対して垂直走査のタイミングを水平同期信号に同期さ
せインタレース動作しないようにしたので、ノンインタ
レース信号に対しても安定した画像を表示することがで
きるという効果がある。この発明の請求項１０によれ
ば、ノンインタレース判別回路がノンインタレース信号
と判別した場合には、基準クロック発生手段に対して該
ノーインタレース信号に対応する基準クロック信号に切
り換えて出力させるので、基準クロックの外れを防止で
き、ノンインタレース信号に対して更に安定した画像を
表示することができるという効果がある。この発明の請
求項１１によれば、基準クロック発生手段は周波数変換
された水平同期位相比較用の水平基準信号をカラー画像
信号の水平同期信号に変えて制御手段に入力するように
したので、ジッタのない安定な水平基準信号が得られ、
ビデオの再生信号やスピードサーチなどの水平同期が乱
れやすい信号に対しても、水平解像度の劣化のない、安
定した画像を表示することができるという効果がある。

【図面の簡単な説明】

【図１】この発明の実施例１による面順次信号を用い
たカラー画像表示装置の概略的な構成図である。

【図２】実施例１による面順次信号発生器の構成図で
ある。

【図３】実施例１による制御回路の構成図である。

【図４】この発明の実施例１による水平アドレスを一
定値または水平同期信号でリセットしメモリの書き込み
及び読み出し方式について示した説明図である。

【図５】この発明の実施例２による面順次信号を用い
たカラー画像表示装置の概略的な構成図である。

【図６】実施例２による制御回路の構成図である。

【図７】実施例２によるフィールド数と面順次信号Ｍ
と垂直走査幅についての説明図である。

【図８】実施例２によるメモリからの読み出し映像の
表示位置と垂直走査についての説明図である。

【図９】この発明の実施例３による面順次信号を用い
たカラー画像表示装置の概略的な構成図である。

【図１０】実施例３による制御回路の構成図である。

【図１１】実施例３によるフィールド数と面順次信号
Ｍと垂直走査幅についての説明図である。

【図１２】実施例３によるメモリからの読み出し映像
の表示位置と垂直走査についての説明図である。

【図１３】この発明の実施例４による面順次信号を用
いたカラー画像表示装置の概略的な構成図である。

【図１４】実施例４による制御回路の構成図である。

【図１５】実施例４による基準クロック発生回路の構
成図である。

【図１６】この発明の実施例５による面順次信号を用
いたカラー画像表示装置の概略的な構成図である。

【図１７】実施例５による基準クロック発生回路の構
成図である。

【図１８】従来例１による面順次信号を用いたカラー
画像表示装置の概略的な構成図である。

【図１９】従来例１による面順次信号発生器の構成図
である。

【図２０】従来例１による基準クロック発生回路の構
成図である。

【図２１】従来例１による制御回路の構成図である。

【図２２】従来例１による単色の画像表示装置の構成
図である。

【図２３】従来例１による着色装置の構成図である。

【図２４】従来例１による各制御信号の説明図であ
る。

【図２５】従来例１による映像信号とフィールドの関
係を表した説明図である。

【図２６】従来例１によるメモリの書き込み読み出し
方法を示した説明図である。

【図２７】従来例１によるフィールド数と面順次信号
Ｍと垂直走査幅についての説明図である。

【図２８】従来例１によるメモリからの読み出し映像
の表示位置と垂直走査についての説明図である。

【図２９】従来例２による面順次信号を用いたカラー
画像表示装置の概略的な構成図である。

【図３０】従来例２による面順次信号発生器の構成図
である。

【図３１】従来例２による制御回路の構成図である。

【図３２】従来例２による各制御信号の説明図であ
る。

【符号の説明】

１面順次信号発生器２基準クロック発生回路
３制御回路４単色の画像表示装置５着色装置６Ａ／Ｄ変換手段７記憶手段８Ｄ
／Ａ変換手段９切換装置１０記憶装置１１水
平周波数変換回路１２垂直周波数変換回路１３フィールド判別
回路１４書き込み制御回路１５読み出し制御回
路１６表示装置制御回路１７着色装置制御回
路１８制御回路１９読み出し制御回路２０
表示装置制御回路２１制御回路２２読み出し制御回路２３
表示装置制御回路２４基準クロック発生回路２５制御回路２６表示装置制御回路２７
読み出し制御回路２８ノンインタレース判別回路２９位相比較器３０電圧制御発振器（ＶＣＯ）３１電圧制御発
振器（ＶＣＯ）３２切換装置３３周波数変換回路３４基準クロック発生回路３５制御回路３６書き込み制御回路３７
読み出し制御回路３８陰極線管（ＣＲＴ）３９偏向制御回路
４０色フィルタ４１モータ４２モータ制御回路４３面順
次信号発生器４４制御回路４５記憶装置４６読み出し
制御回路

Claims

【特許請求の範囲】

【請求項１】１つのカラー画像信号を構成する複数の
原色信号が入力され、これら複数の原色信号のそれぞれ
を１フィールド分記憶し、これを記憶時のｎ倍の速度で
読み出すことにより前記複数の原色信号を面順次の信号
に切り換えて出力する面順次信号発生手段と、この出力された面順次信号を順次表示する単色の画像表
示手段と、前記画像表示手段の表示面に対向して設けられ、前記画
像表示手段にて順次表示される面順次信号に同期して夫
々の原色信号に対応する色に着色する着色手段と、前記カラー画像信号の水平同期信号に基づいて、所定周
波数の基準クロック信号を発生する基準クロック発生手
段と、前記カラー画像信号の水平同期信号および垂直同期信号
と前記基準クロック発生手段から出力される基準クロッ
ク信号に基づいて、前記面順次信号発生手段、前記画像
表示手段および前記着色手段の動作を所定のタイミング
に制御する制御手段とを備え、前記制御手段は、出力される面順次信号の水平同期信号
が一定周期で連続するように前記面順次信号発生手段を
制御することを特徴とするカラー画像表示装置。
【請求項２】制御手段は、入力される水平同期信号お
よび垂直同期信号により面順次信号発生手段内の記憶装
置に記憶するカラー画像信号のフィールドが偶数フィー
ルドであるか奇数フィールドであるかを判別するフィー
ルド判別回路を有し、出力される面順次信号の水平同期
信号が一定周期で連続するように前記フィールド判別回
路の判別結果に基づいて前記面順次信号発生手段を制御
することを特徴とする請求項１に記載のカラー画像表示
装置。
【請求項３】面順次信号発生手段内の記憶装置に用い
られるメモリは、予め水平方向の１ラインに一定アドレ
スを割り当て、水平同期信号に同期して一定値までいか
ない途中のアドレスであっても次の定められたアドレス
値に移動し、また、垂直同期信号に同期して記憶アドレ
スをリセットして、書き込みまたは読み出しを行えるこ
とを特徴とする請求項１または２のいずれかに記載のカ
ラー画像表示装置。
【請求項４】面順次信号発生手段に入力される複数の
原色信号は、赤、緑、青の３原色信号とし、記憶装置か
らの読み出し速度ｎを３としたことを特徴とする請求項
１ないし３のいずれかに記載のカラー画像表示装置。
【請求項５】制御手段は、画像表示手段の水平走査を
ｎ倍の速度の一定周期で走査すると共に、フィールド判
別回路の判別結果に基づいて前記画像表示手段に表示さ
れる面順次信号のフィールドを書き込み時のフィールド
に合わせるように前記画像表示手段の垂直走査位置を制
御することを特徴とする請求項２ないし４のいずれかに
記載のカラー画像表示装置。
【請求項６】制御手段は、フィールド判別回路の判別
結果に基づいて画像表示手段の垂直走査期間をフィール
ド毎にｎ倍の水平同期信号またはｎ／２倍の水平同期信
号に同期させることにより、前記画像表示手段が表示す
る面順次信号のフィールドを記憶装置への書き込み時の
フィールドに合わせることを特徴とする請求項５に記載
のカラー画像表示装置。
【請求項７】制御手段は、フィールド判別回路の判別
結果に基づいて画像表示手段の垂直走査期間をフィール
ド毎にｎ倍の水平同期信号またはｎ／２倍の水平同期信
号に同期させることにより、前記画像表示手段が表示す
る面順次信号のフィールドを記憶装置への書き込み時の
フィールドに合せるとともに、垂直走査位置も合わせる
ことを特徴とする請求項６に記載のカラー画像表示装
置。
【請求項８】制御手段は、１つのカラー画像信号をＮ
ＴＳＣ信号からなる原色信号としたとき、画像表示手段
の垂直走査期間を奇数フィールドから偶数フィールドの
変化点を基準とした位置より、ｎ倍の水平周期を１とし
た数値で２６３、２６２．５、２６３、２６２、２６
２．５、２６２の幅で走査をすることを特徴とする請求
項７に記載のカラー画像表示装置。
【請求項９】制御手段は、面順次信号発生手段に入力
される原色信号がインタレース信号かノンインタレース
信号かを判別するノンインタレース判別回路を更に有
し、入力される原色信号がノンインタレース信号と判別
された場合には、画像表示手段に対し垂直走査のタイミ
ングを水平同期信号に同期させインタレース動作しない
ように制御することを特徴とする請求項１ないし８のい
ずれかに記載のカラー画像表示装置。
【請求項１０】制御手段は、ノーインタレース判別回
路がノンインタレース信号と判別した場合には、基準ク
ロック発生手段に対して該ノーインタレース信号に対応
する基準クロック信号に切り換え出力させることを特徴
とする請求項１ないし９のいずれかに記載のカラー画像
表示装置。
【請求項１１】基準クロック発生手段は、周波数変換
された水平同期位相比較用の水平基準信号をカラー画像
信号の水平同期信号に変えて制御手段に入力することを
特徴とする請求項１ないし１０のいずれかに記載のカラ
ー画像表示装置。