DE69333389T2

DE69333389T2 - Videosignalprozessor für Farbbildanzeigesystem

Info

Publication number: DE69333389T2
Application number: DE69333389T
Authority: DE
Inventors: Masaki Nagaokakyo-shi Yamakawa; Shoichi Nagaokakyo-shi Sugihara; Masahura Nagaokakyo-shi Hayakawa; Akiko Nagaokakyo-shi Maeno; Akira Amagasaki-shi Kanai; Kiyotaka Amagasaki-shi Yamamoto; Masafumi Amagasaki-shi Kodama
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-07-08
Filing date: 1993-07-08
Publication date: 2004-11-11
Anticipated expiration: 2013-07-09
Also published as: EP0946063B1; DE69327861D1; DE69333389D1; US5574516A; KR970010395B1; EP0946064A2; DE69327861T2; EP0946064A3; DE69333404D1; EP0946063A3; EP0946064B1; EP0578493A3; KR940006419A; EP0578493B1; EP0946063A2; US5835164A; DE69333404T2; EP0578493A2; US5648825A

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf eine Farbbild-Anzeigevorrichtung mit einer monochromatischen Anzeigevorrichtung kombiniert mit einer Färbevorrichtung.
Die vorliegende Erfindung bezieht sich auch auf einen Videosignal-Prozessor und einen darin verwendeten Phaseninversions-Steuerimpulsgenerator.
Beispiel 1 des Standes der Technik
1 zeigt eine herkömmliche Farbbild-Anzeigevorrichtung unter Verwendung einer monochromatischen Bildanzeigevorrichtung wie einer Schwarzweiß-CRT (Kathodenstrahlröhre) kombiniert mit einer Färbevorrichtung.
Wie dargestellt, weist sie eine Schwarzweiß-CRT 102 und eine Färbevorrichtung 104 enthaltend einen scheibenförmiges Drehfilter 106 und einen Gleichstrom-Drehmotor 108 auf. Das scheibenförmige Drehfilter 106 ist aus Farbfilterabschnitten 106R, 106G und 106B gebildet, die einen Durchgang von rotem (R), grünem (G) und blauem (B) Licht ermöglichen und sich jeweils über einen Winkelbereich von 120° erstrecken, wie in 2 illustriert ist. Mit anderen Worten, das scheibenförmige Drehfilter 106 wird durch sich in radialer Richtung erstreckende Linien 106rg, 106gb und 106br in drei gleiche Sektoren 106R, 106G und 106B geteilt, die jeweils einen Spitzenwinkel von 120° haben und als Farbfilter für rot (R), grün (G) und blau (B) dienen. Das Drehfilter 106 ist an einer Welle 108 des Motors 110 befestigt und wird durch den Motor 110 gedreht.
Wenn sich der Motor 110 dreht, werden die Filterabschnitte 106R, 106G und 106B aufeinander folgend über einen Schirm 103 der CRT 102 geführt.
Ein Drehsensor 112, welcher ein Hall-Element aufweisen kann, erfasst die Drehphase des Drehfilters 106. Ein Magnet 113 ist an der Drehwelle 108 befestigt und dient als ein Detektionsglied (durch den Drehsensor 112 zu erfassendes Glied). D. h., jedes Mal, wenn sich die Motorwelle 108 dreht, passiert der Magnet 113 den Sensor 112, welcher hierdurch den Vorbeilauf des Magnets 113 auf der Grundlage des von dem Magneten 113 ausgehenden magnetischen Flusses erfasst und einen Drehsynchronisationsimpuls RP erzeugt.
Der Drehsynchronisationsimpuls RP wird zu einer Steuerschaltung 114 geliefert, welche auch ein Vertikalsynchronisationssignal V empfängt und ein Treibersignal zu dem Motor 110 liefert. Die Drehung des Motors 110 wird so gesteuert, dass das Drehfilter 106 sich einmal während drei vertikaler Perioden dreht, und der Drehsynchronisationsimpuls RP wird mit einem konstanten Phasenwinkel relativ zu dem Vertikalsynchronisationssignal V erzeugt. Die Drehung des Drehfilters 106 ist derart, dass jeder gegebene Teil des Filters von dem oberen Teil zu dem unteren Teil des Schirms 103 der CRT 102 vorbeiläuft. Z. B. gelangt die Grenze 106br zwischen den Filterabschnitten 106b und 106r zuerst in Überlappung mit dem oberen Teil des Schirms 103 und tastet dann zum unteren Teil des Schirms 103 ab, in derselben Weise wie die horizontalen Abtastzeilen von der oberen Kante zu der unteren Kante des Schirms 103 verschoben werden, und mit etwa derselben Geschwindigkeit wie die vertikale Abtastung (d. h. das Verschieben der horizontalen Abtastzeilen 103 von der oberen Kante zu der unteren Kante).
Ein Schalterkreis 116 empfängt die Farbbildsignale RS, GS und BS und wählt unter der Steuerung durch ein Auswahlsignal S, das von der Steuerschaltung 114 synchron mit dem Vertikalsynchronisationssignal V erzeugt wird, aufeinander folgend und wiederholt die Farbbildsignale RS, GS und BS aus. Das Umschalten von einem der Farbbildsignal RS, GS und BS zu einem anderen wird bei jeder vertikalen Periode durchgeführt.
Das Ausgangssignal des Schalterkreises 116 ist eine Folge von Farbbildsignalen RS, GS und BS, von denen jedes eine vertikale Periode dauert und welche nach jeder vertikalen Periode von dem einen zu dem anderen geändert werden. Das Ausgangssignal des Schalterkreises 116 wird als das Helligkeitssignal zu der CRT 102 geliefert. Die CRT 102 empfängt auch Ablenkungsströme von Ablenkungsschaltungen 118 und 120, welche durch die Vertikal- und Horizontalsynchronisationssignal V und H gesteuert werden, und stellt ein Bild entsprechend den zu ihr gelieferten Signalen dar.
Die Auswahl der Farbbildsignale RS, GS und BS erfolgt zeitmäßig mit der Drehung des Drehfilters 106. D. h., eines der Farbbildsignale RS, GS und BS entsprechend dem Filterabschnitt 106R, 106G oder 106B, welcher über den Schirm 103 der CRT 102 hinweggeht, wird von dem Schalterkreis 116 zu der CRT 102 geliefert. Dies wird erreicht durch die Steuerung der Steuerschaltung 114, welche auch die Drehung des Drehfilters 106 mittels der Impulse RP von dem Drehsensor 112 erfasst.
Die 3A bis 3D zeigen die Beziehung zwischen der Drehphase des Drehfilters 106, der Abtastzeile 103s der CRT 102 und dem Schaltverhalten des Schalterkreises 116.
Der Schalterkreis 116 wird durch das Auswahlsignal S, welches wie vorbeschrieben synchron mit dem Vertikalsynchronisationssignal V ist, gesteuert und dient zur Auswahl der Farbbildsignale entsprechend dem Filterabschnitt, der über den Schirm 103 der CRT 102 hinwegläuft, in Übereinstimmung mit dem Drehsynchronisationsimpuls RP. Das Schalten erfolgt in der Weise, dass, wenn der vordere Teil (gesehen in der Drehrichtung) eines der Filterabschnitte, z. B. des Filterabschnitts 106R, in Überlappung mit dem oberen Teil des Schirms 103 der CRT 102 gelangt, die Zuführung des blauen Farbbildsignals BS zu der CRT 102 für ein Halbbild beendet wird und die Zuführung des roten Farbbildsignals RS zu der CRT 102 für ein Halbbild begonnen wird. (3A). In gleicher Weise wird, wenn der vordere Teil des grünen Filterabschnitts 106G eine vertikale Periode später in Überlappung mit dem oberen Teil des Schirms 103 gelangt, die Zufüh rung des roten Farbbildsignals RS für ein Halbbild beendet und die Zuführung des grünen Farbbildsignals GS für ein Halbbild wird begonnen (3D). In gleicher Weise wird, wenn der vordere Teil des blauen Filterabschnitts 106B eine vertikale Periode später in Überlappung mit dem oberen Teil des Schirms 103 gelangt, die Zuführung des grünen Farbbildsignals GS für ein Halbbild beendet und die Zuführung des blauen Farbbildsignals BS für ein Halbbild wird begonnen (nicht dargestellt).
Mit der obigen Konfiguration werden die Farbbildsignale RS, GS und BS aufeinander folgend von dem Schalterkreis 116 zu der CRT 102 geliefert, während die vertikalen und horizontalen Ablenkabtastungen mittels der Ablenkungsschaltungen 118 und 120 in Übereinstimmung mit den vertikalen und horizontalen Synchronisationssignalen V und H durchgeführt werden, so dass Schwarzweißbilder aufgrund der Farbbildsignals RS, GS und BS aufeinander folgend jeweils in einer vertikalen Periode auf dem Schirm 103 dargestellt werden.
Wie vorstehend beschrieben ist, erfolgt die Auswahl zwischen den Farbbildsignalen RS, GS und BS in Übereinstimmung mit den Filterabschnitten 106R, 106G und 106B des Drehfilters 106, welches über den Schirm 103 der CRT 102 hinwegläuft, so dass, wenn das Bild aufgrund des Farbbildsignals RS, GS oder BS auf dem Schirm 103 dargestellt wird, der entsprechende Filterabschnitt 106R, 106G oder 106B über dem Schirm 103 der CRT 102 positioniert wird.
Demgemäß werden rote, grüne und blaue Bilder aufgrund der Farbbildsignale RS, GS und BS in der vertikalen Periode durch die Filterabschnitte 106R, 106G und 106B des Drehfilters 106 erhalten. Die Nutzwirkung besteht darin, dass der das Bild durch die Filterabschnitte 106R, 106G und 106B beobachtende Betrachter ein Farbbild sieht.
Die Probleme der Farbbild-Anzeigevorrichtung nach dem Stand der Technik sind folgende:
Zur Wiedergabe eines vollständigen Farbbildes sind Videosignale von drei Halbbildern erforderlich. Wenn das Bild einen Bereich enthält, in dem das Bild (Teil des Bildes) nur aus einer der drei Farben besteht, ist das Bildsignal von einem hohen (oder relativ hohen) Pegel nur während eines der drei aufeinander folgenden Halbbilder, und es ist von einem niedrigen Pegel während der beiden anderen Halbbilder. Dies bewirkt ein Flackern, welches für den Betrachter unerwünscht ist.
Wenn eine Phasendiskrepanz zwischen der Zuführung der Bildsignale und der Drehung des Drehfilters auftritt, haben die Bilder, die durch das Filter gesehen werden, Farben, die sich von denen des ursprünglichen Bildes unterscheiden. Dies kann zu der Zeit des Startens des Motors 110 oder wenn das zu der Bildanzeigevorrichtung gelieferte Videosignal von dem einen zu dem anderen umgeschaltet wird, auftreten.
Beispiel 2 des Standes der Technik
4 zeigt die Konfiguration einer Farbbild-Anzeigevorrichtung nach einem anderen Beispiel des Standes der Technik (Beispiel 2 des Standes der Technik). Die Komponenten oder Teile, die mit denen in 1 identisch sind oder diesen entsprechen, sind mit identischen Bezugszahlen versehen. Die Färbevorrichtung 104 und die CRT 102 sind weggelassen.
Wie illustriert ist, weist sie eine Schwarzweiß-CRT 102 mit Ablenkungsschaltungen 118 und 120, ein Drehfilter 106, einen Motor 110 mit einer Welle 108 und einem an dieser befestigten Magneten 113, einen Drehsensor 112 und eine Steuerschaltung 114 auf, welche ähnlich denen mit Bezug auf 1, 2 und 3A bis 3D beschriebenen ähnlich sind. Die Funktionen der Steuerschaltung 114 sind teilweise ähnlich denjenigen mit Bezug auf das Beispiel 1 nach dem Stand der Technik beschriebenen, aber auch teilweise unterschiedlich, wie aus der folgenden Beschreibung ersichtlich ist.
4 zeigt auch einen Farbsignalseparator 122 und einen Synchronseparator 124, die jeweils ein zusammengesetztes Videosignal empfangen, das Helligkeits- und Farbkomponenten aufweist, und vertikale und horizontale Synchronisationssignale. Der Farbsignalseparator 122 empfängt das zusammengesetzte Videosignal CV und erzeugt aus dem zusammengesetzten Videosignal die R-, G- und B-Bildsignale für rot, grün und blau, die jeweils rote, grüne und blaue Komponenten eines Farbbildes darstellen. Der Synchronseparator 124 zieht vertikale und horizontale Synchronsignale V und H aus dem zusammengesetzten Videosignal CV heraus.
Ein Frequenzwandler 126 empfängt das Vertikalsynchronsignal V und erzeugt aus diesem ein Dreifach-Vertikalsynchronsignal V3 mit der dreifachen Frequenz von der des Vertikalsynchronsignals V. Das Dreifachfrequenz-Synchronsignal V3 ist synchron mit dem ursprünglichen Vertikalsynchronsignal V, und einer von jeweils drei Synchronimpulsen, die das Dreifachfrequenz-Vertikalsynchronsignal V3 bilden, ist übereinstimmend mit den Synchronimpulsen des ursprünglichen Vertikalsynchronsignals V. Ein anderer Frequenzwandler 127 empfängt das Horizontalsynchronsignal H und erzeugt aus diesem ein Dreifachfrequenz-Horizontalsynchronsignal H3 mit einer Frequenz, die das Dreifache von derjenigen des Horizontalsynchronsignals H ist. Das Dreifachfrequenz-Vertikalsynchronsignal V3 von dem Frequenzwandler 126 ist synchron mit dem Dreifachfrequenz-Horizontalsynchronsignal H3 von dem Frequenzwandler 127.
Die Steuerschaltung 114 bei diesem Beispiel nach dem Stand der Technik empfängt den Drehsynchronimpuls RP und das Vertikalsynchronsignal sowie das Dreifachfrequenz-Vertikalsynchronsignal V3 von dem Frequenzwandler 126. Die Steuerschaltung 114 bei diesem Beispiel nach dem Stand der Technik empfängt weiterhin Drehfrequenzimpuls FP von dem Motor 110 und steuert den Motor 110 durch Lieferung eines Treiberstrom DA derart, dass sich das Drehfilter 106 einmal während jeder vertikalen Periode und synchron mit dem Vertikalsynchronsignal dreht, d. h. derart, dass der Drehsynchronimpuls RP mit einem konstanten Phasenwinkel relativ zu dem Vertikalsynchronsignal V erzeugt wird. Die Steuerschaltung 114 erzeugt Steuersignale und Taktsignale, welche für die Steuerung verschiedener Schaltkreise in der Farbbild-Anzeigevorrichtung verwendet werden.
Analog/Digital(A/D)-Wandler 128R, 128G und 128B empfangen die Farbbildsignale RS, GS und BS von analoger in digitale Form. Die sich ergebenden digitalen Farbbildsignale, von denen jedes aus einer Folge von die Abtastungen darstellenden digitalen Signalen besteht, werden auch durch RS, GS und BS bezeichnet. Die Farbbildsignale RS, GS und BS sind in 5A, 5B und 5C illustriert.
Bildspeicher 130R, 130G und 130B empfangen und speichern Farbbildsignale RS, GS und BS. Jeder der Bildspeicher 130R, 130G und 130B hat eine Kapazität zum Speichern eines Halbbildes von entsprechenden Bildsignalen RS, GS und BS, und ist aus einem Doppeltorspeicher gebildet, der in der Lage ist, gleichzeitig zu schreiben und zu lesen.
Den Speichern 130R, 130G und 130B werden Signale und Taktsignale zugeführt, die in der Steuerschaltung 114 synchron mit dem Vertikalsynchronsignal V und dem Horizontalsynchronsignal H erzeugt werden, derart, dass das Schreiben der Bildsignale in die Speicher 130R, 130G und 130B synchron mit dem Vertikalsynchronsignal V und dem Horizontalsynchronsignal H erfolgt. Den Speichern 130R, 130G und 130B werden auch Signale und Taktsignale zugeführt, die in der Steuerschaltung 114 synchron mit dem Dreifachfrequenz-Vertikalsynchronsignal V3 und dem Dreifachfrequenz-Horizontalsynchronsignal H3 erzeugt wurden, derart, dass das Lesen der Bildsignale aus den Speichern 130R, 130G und 130B synchron mit dem Dreifachfrequenz-Vertikalsynchronsignal V3 und dem Dreifachfrequenz-Horizontalsynchronsignal H3 erfolgt.
Eines von jeweils drei Halbbild-Leseperioden (jede "Halbbild-Leseperiode" ist eine Periode, in welcher ein Halbbild von Bildsignalen jeder Farbe gelesen wird) wird zeitmäßig mit dem Beginn der Halbbild-Schreibperiode (während welcher ein Halbbild-Bildsignal jeder Farbe geschrieben wird) begonnen.
Das Schreiben der Bildsignal jeder Farbe jedes Halbbildes wird erreicht durch Bezeichnen von Schreibadressen in Aufeinanderfolge und durch Liefern von Da ten, die die Abtastungen des Farbbildsignals darstellen, zu dem Speicher, um hierdurch die Abtastdaten an den jeweiligen bezeichneten Schreibadressen einzuschreiben. Das Lesen des Farbbildsignals aus jedem Speicher wird erreicht durch Bezeichnen der Leseadressen in Aufeinanderfolge und durch Lesen der Daten, die die Abtastungen des Farbbildsignals darstellen, aus den bezeichneten Leseadressen, um hierdurch eine Folge der Abtastdaten des Farbbildsignals zu erhalten.
Die Farbbildsignale RS, GS und BS werden aufeinander folgend in die Speicher 130R, 130G und 130B geschrieben, wenn das Videosignal von außerhalb der Vorrichtung und mit einer Geschwindigkeit oder einem Intervall, die bzw. das identisch mit der Geschwindigkeit oder dem Intervall ist, mit denen die Signale durch die A/D-Wandler 128R, 128G und 128B abgetastet und digitalisiert werden, zugeführt wird. Es ist festzustellen, dass die Geschwindigkeit der Abtastung (oder A/D-Umwandlung) und die Geschwindigkeit des Schreibens in einen Speicher sowie die Geschwindigkeit des Lesens und die Geschwindigkeit der D/A-Umwandlung, welche später beschrieben wird, als Abtastungen pro Zeiteinheit (z. B. Abtastungen pro Sekunde) ausgedrückt werden. Wenn ein neues Halbbild von Bildsignalen geschrieben wird, werden diese über die alten Bildsignale (des vorhergehenden Halbbildes) geschrieben. Die in den Speichern gespeicherten Farbbildsignale RS, GS und BS werden wiederholt gelesen. Das Schreiben und das Lesen der Bildsignale werden gleichzeitig durchgeführt. Das Lesen wird mit einer Geschwindigkeit durchgeführt, die das Dreifache von der des Schreibens ist. Während einer Periode (eine vertikale Periode), welche genommen wird, um ein Halbbild von Signalen zu schreiben, wird dieselbe Menge von Signalen (ein Halbbild von Signalen, dreimal gelesen). Somit werden Farbbildsignale RS3, GS3 und BS3 mit einer dreifachen Geschwindigkeit aus den Speichern 130, 130G und 130B erzeugt, wie in 5D, 5E und 5F gezeigt ist.
Die Dreifachgeschwindigkeits-Farbbildsignale RS3, GS3 und BS3, die aus den Speichern 130, 130G und 130B ausgelesen wurden, werden durch D/A-Wandler 132, 132G und 132B einer Digital/Analog-Umwandlung unterzogen, und die analogen Farbbildsignale, die auch durch RS3, GS3 und BS3 bezeichnet werden, werden zu dem Schalterkreis 116 geliefert, welcher durch das Synchron mit dem Signal V3 gelieferte Auswahlsignal S gesteuert wird. Als eine Folge werden zeitgeteilte Multiplexbildsignale VS3 aufeinander folgend ausgegeben, bei denen eine Umschaltung des Bildsignals einer Farbe zu dem Bildsignal einer anderen Farbe für jedes gelesene Halbbild bewirkt wird, d. h. ein Halbbild des Bildsignals einer Farbe wird aufeinander folgend ausgegeben, bevor es durch ein Bildsignal einer anderen Farbe übernommen wird, wie in 5G illustriert ist. Das Ausgangssignal des Schalterkreises 116 wird über einen nicht illustrierten Verstärker zu der CRT 102 geliefert.
Das Dreifachfrequenz-Signal V3 wird von dem Frequenzwandler 126 zu der Vertikalablenkschaltung 118 geliefert, und das Dreifachfrequenz-Signal H3 wird von dem Frequenzwandler 127 zu der Horizontalablenkschaltung 120 geliefert. Vertikal- und Horizontalablenkströme werden von den Ablenkschaltungen 118 und 120 zu (nicht gezeigten) Vertikal- und Horizontalablenkspulen in der CRT 102 geliefert. Die CRT 102 führt daher eine Vertikal- und Horizontalablenkabtastung mit einer Geschwindigkeit durch, die das Dreifache von der der gewöhnlichen Abtastung ist.
Die Beziehung zwischen der Drehphase des Drehfilters 106, der Abtastzeile 1035 der CRT 102 und dem Schaltverhalten des Schalterkreises 116 ist identisch mit der mit Bezug auf 3A bis 3D beschriebenen. Jedoch ist festzustellen, dass das Drehfilter 106 dieses Beispiels nach dem Stand der Technik sich mit einer Geschwindigkeit dreht, die das Dreifache von der in Verbindung mit dem Beispiel 1 nach dem Stand der Technik beschriebenen ist.
Bei der obigen Konfiguration werden die Dreifachfrequenz-Bildsignale RS3, GS3 und BS3 aufeinander folgend zu der CRT 102 geliefert, während die Vertikal- und Horizontalablenkabtastungen mit einer dreifachen Geschwindigkeit durchgeführt werden, so dass Schwarzweißbilder aufgrund der Farbbildsignale RS3, GS3 und BS3 aufeinander folgend auf dem Schirm 103 dargestellt werden, jedes in einer Periode, die ein Drittel von der der vertikalen Periode ist.
Wie vorstehend beschrieben ist, erfolgt die Auswahl zwischen den Farbbildsignale RS3, GS3 und BS3 in Übereinstimmung mit den Filterabschnitten 106R, 106G und 106B, welche über dem Schirm 103 der CRT 102 vorbeilaufen, so dass, wenn das Bild aufgrund des Farbbildsignals RS3, GS3 oder BS3 auf dem Schirm 103 dargestellt wird, der entsprechende Filterabschnitt 106R, 106G oder 106B über dem Schirm 103 der CRT 102 positioniert ist.
Demgemäß werden rote, grüne und blaue Bilder aufgrund der Farbbildsignale RS3, GS3 und BS3 durch die Filterabschnitte 106R, 106G und 106B des Drehfilters 106 bei einer ein Drittel-Vertikalperiode erhalten. Die Nutzwirkung besteht darin, dass ein Farbbild von dem Betrachter, der das Bild durch die Filterabschnitte 106R, 106G und 106B beobachtet, gesehen wird.
Ein Vorteil des Beispiels 2 nach dem Stand der Technik gegenüber dem Beispiel 1 nach dem Stand der Technik besteht darin, dass die Bilder der jeweiligen Farben mit einer Geschwindigkeit dargestellt werden, die das Dreifache von denjenigen bei dem Beispiel nach dem Stand der Technik ist. Das Flackern wird daher stark verringert.
Bei dem Beispiel 2 nach dem Stand der Technik werden das Schreiben in die Speicher 130R, 130G und 130B und das Schreiben aus diesen gleichzeitig durchgeführt, und das Lesen erfolgt mit einer Geschwindigkeit, die dreimal höher als die Geschwindigkeit des Schreibens ist. Als eine Folge tritt ein Hinübergehen auf, d. h. ein Gehen der Leseadresse über die Schreibadresse. Dies wird in weiteren Einzelheiten mit Bezug auf die 6A bis 6D, 7A bis 7D und 8A bis 8D erläutert. Es wird angenommen, dass eines von jeweils drei gelesenen Halbbildern zeitmäßig mit dem Beginn des geschriebenen Halbbildes begonnen wird, wie auch in Verbindung mit dem Beispiel 1 nach dem Technik beschrieben wurde.
6A zeigt die Farbbildsignale RS, GS und BS, die an dem Ende des ersten Drittels der Halbbild-Schreibperiode oder der Periode, die für das Schreiben eines Halbbildes von Signalen genommen wird, gespeichert wurden. 7A zeigt die Farbbildsignale RS, GS und BS, die an dem Ende des zweiten Drittels der Halbbild-Schreibperiode gespeichert wurden. 8A zeigt die Farbbildsignale RS, GS und BS, die an dem Ende der gesamten Halbbild-Schreibperiode gespei chert sind.
Die Bereiche der Speicher sind in einer Form gezeigt, die dem auf einer Anzeigevorrichtung dargestellten Bild entspricht. Der Speicherbereich, in welchem das Einschreiben mit dem vorliegenden Halbbild von Daten bewirkt wurde, ist durch Schraffur angezeigt, während der Bereich, in welchem das Einschreiben von Daten des gegenwärtigen Halbbildes nicht bewirkt wurde und der daher noch die Daten des vorhergehenden Halbbildes speichert, nicht schraffiert ist. Wie leicht verständlich ist, ist ein derartiger Bereich ein Drittel (131A) des gesamten Bereichs für ein Halbbild (130R, 130G oder 130B) am Ende der ein Drittel-Halbbildperiode; zwei Drittel (131A und 131B) am Ende der zwei Drittel-Halbbildperiode; und der gesamte Bereich am Ende des gesamten Halbbildes.
6B zeigt die aus jedem der Speicher während der ersten Halbbild-Leseperiode (erster Zyklus des Lesevorgangs) ausgelesenen Daten. 7B zeigt die aus jedem der Speicher während der zweiten Halbbild-Leseperiode ausgelesenen Daten. 8B zeigt die aus jedem der Speicher während der dritten oder letzten Halbbild-Leseperiode ausgelesenen Daten. Die Anordnung oder der Satz von Daten, die aus jedem Speicher ausgelesen wurden, ist in einer Form gezeigt, die dem Bild auf einer Anzeigevorrichtung entspricht.
Der Bereich des Bildes, der von den Daten des gegenwärtigen Schreib-Halbbildes gebildet ist, ist schraffiert angezeigt, während der Bereich, der aus Daten des vorhergehenden Schreib-Halbbildes gebildet wird, nicht schraffiert ist. Wie gezeigt ist, bestehen die in der ersten Halbbild-Leseperiode gelesenen Daten aus den Daten des vorhergehenden Halbbildes. Die in der dritten (letzten) Halbbildperiode gelesenen Daten bestehen aus den Daten des gegenwärtigen Schreib-Halbbildes. Die erste Hälfte der Daten in dem zweiten Lese-Halbbild besteht aus den Daten des gegenwärtigen Schreib-Halbbildes, während die zweite Hälfte der Daten aus den Daten des vorhergehenden Schreib-Halbbildes besteht.
Am Anfang der ersten ein Drittel-Halbbildschreibperiode starten das Schreiben und Lesen mit dem Beginn (Startadresse) des Halbbildes. Da die Adresse für das Lesen sich mit einer größeren Geschwindigkeit verändert oder erhöht wird, ist die für das Lesen verwendete Adresse immer vor der Schreibadresse. Daher sind die während dieser Periode gelesenen Daten von dem vorhergehenden Schreib-Halbbild vom Anfang bis zum Ende, wie in 6B angezeigt ist (der gesamte Bereich ist nicht schraffiert).
Am Ende der ersten ein Drittel-Halbbildperiode (wenn die Adresse für das Lesen am Ende des gesamten Speicherbereichs ist) ist die Adresse für das Schreiben bei einem Drittel des gesamten Speicherbereichs (gezählt von der Startadresse), wie durch die Schraffur in 6A angezeigt ist. Das zweite Lese-Halbbild beginnt, wenn die Schreibadresse sich an einer solchen Position befindet.
Am Anfang ist die Leseadresse hinter der Schreibadresse. Da aber die Leseadresse dreimal schneller als die Schreibadresse fortschreitet, überholt die Leseadresse die Schreibadresse in der Mitte des zweiten Lese-Halbbildes, welche auch die Mitte des Schreib-Halbbildes ist. Danach ist die Leseadresse vor der Schreibadresse. Demgemäß bestehen die während der ersten Hälfte des zweiten Lese-Halbbildes gelesenen Daten aus den Daten des gegenwärtigen Halbbildes (wie durch die Schraffur angezeigt ist), während die während der zweiten Hälfte des zweiten Lese-Halbbildes gelesenen Daten aus den Daten des vorhergehenden Halbbildes (wie durch das Fehlen der Schraffur angezeigt ist) bestehen.
Am Ende der zweiten ein Drittel-Halbbildperiode (wenn die Leseadresse am Ende des gesamten Speicherbereichs ist) ist die Schreibadresse bei zwei Drittel des vollen Speicherbereichs (gezählt von der Startadresse), wie durch die Schraffur in 6B angezeigt ist. Das dritte Lese-Halbbild beginnt, wenn die Schreibadresse sich in einer solchen Position befindet.
Während des dritten Lese-Halbbildes wird die Leseadresse hinter der Schreibadresse gehalten, und nur am Ende der Halbbildperiode holt die Erstgenannte die Letztgenannte ein. Demgemäß bestehen die während des dritten Lese-Halbbildes gelesenen Daten aus den Daten des gegenwärtigen Halbbildes (wie durch die Schraffur angezeigt ist).
Wenn das durch die Daten des gegenwärtigen Halbbildes und des vorhergehenden Halbbildes gebildete Bild unterschiedlich ist, beispielsweise aufgrund von Bewegung des Bildes, wie in 9A, die das Bild des vorhergehenden Halbbildes zeigt, und in 9B, die das Bild des gegenwärtigen Halbbildes zeigt, illustriert ist, führen die während der zweiten ein Drittel-Schreibhalbbildperiode gelesenen Daten zu einem in 9C gezeigten Bild. Das Problem des Überholens wird auch später mit Bezug auf 67, 68 und 74 beschrieben.
Somit besteht eine Diskontinuität oder Diskrepanz zwischen der oberen und der unteren Hälfte des Bildes. Die Diskontinuität oder Diskrepanz des Bildes tritt nur bei einem von drei Bildern auf, und wenn eine Bewegung stattfindet.
Weitere Beispiele nach dem Stand der Technik und ihre Problem werden mit Bezug auf 10 bis 18 diskutiert.
Beispiel 3 nach dem Stand der Technik
10 ist ein Blockschaltbild, das einen Teil eines Videosignalprozessors zeigt zum Umwandeln eines Videosignals von drei Primärfarben rot (R), grün (G) und blau (B) in Halbbild-Folgesignale, die in einer Anzeigevorrichtung zum Darstellen der Videosignale der drei Primärfarben verwendet werden. 10 zeigt den Teil des Videosignalprozessors, welcher mit einer der drei Primärfarben in Beziehung steht.
Bei einer derartigen Halbbild-Folgedarstellung kann die Geschwindigkeit der Abtastung höher sein als die Geschwindigkeit der Abtastung welche verwendet wird, wenn die Bilder der drei Primärfarben gleichzeitig dargestellt werden, z. B. durch die Verwendung von drei Strahlen.
11A und 11B sind Wellenformdiagramm zum Illustrieren der Arbeitsweise der Schaltung nach 10. 12A bis 12D zeigen die Frequenzverteilungen der Signale an verschiedenen Knotenpunkten des Videosignalprozessors nach 10 Gemäß 10 umfasst der Videosignalprozessor einen Analog/Digital(A/D)-Wandler 1, einen Halbbildspeicher 2, einen Digital/Analog(D/A)-Wandler 3, ein Tiefpass filter (LPF) 4 zur Bandbegrenzung des Eingangssignals, um hierdurch das Auftreten von hereingefaltetem Rauschen in Frequenzband des Videosignals zu verhindern, und ein anderes LPF 5 zum Entfernen von hereingefaltetem Rauschen aus den Ausgangssignalen.
In der folgenden Beschreibung wird die Steuerung des A/D-Wandlers 1, des Halbbildspeichers 2 und des D/A-Wandlers 3 jeweils an den ansteigenden Kanten des Steuertaktes bewirkt, und obgleich es in der Praxis erforderlich ist, die Zeitverzögerungen im Betrieb aufgrund von Antwortverzögerungen der Schaltungskomponenten innerhalb jedes Zyklus zu berücksichtigen, wird dies in der folgenden Beschreibung nicht diskutiert. D. h., es wird angenommen, dass die Schaltungskomponenten ohne Verzögerungen arbeiten (mit Ausnahme des Falles, in welchem solche Verzögerungen besonders erwähnt sind).
Diskrete Zeitsignale, die durch Abtastung kontinuierlicher Zeitsignale erhalten wurden, enthalten Signalkomponenten der Frequenzverteilung der ursprünglichen kontinuierlichen Zeitsignale, und Signalkomponenten, die sich sowohl aufwärts als auch abwärts von der Abtastfrequenz und ihrem Vielfachen erstrecken, und die eine Bandbreite haben, die gleich der Bandbreite der ursprünglichen kontinuierlichen Zeitsignale ist. Wenn die Abtastfrequenz geringer ist als das Zweifache der maximalen Frequenz der ursprünglichen kontinuierlichen Zeitsignale, überlappen die Komponenten der diskreten Zeitsignale, die ein Frequenzband haben, das sich von der Abtastfrequenz nach unten erstreckt, das Frequenzband der ursprünglichen kontinuierlichen Zeitsignale, so dass deren Trennung voneinander mittels eines Tiefpassfilters nicht möglich ist. Um eine Trennung zu ermöglichen, muss das Frequenzband der ursprünglichen kontinuierlichen Zeitsignale so begrenzt werden, dass es nicht höher als die Hälfte der Abtastfrequenz ist. Dies ist bekannt als Nyquist-Theorem. Die Hälfte der Abtastfrequenz wird als Nyquist-Frequenz bezeichnet.
In der folgenden Beschreibung werden die diskreten Zeitsignalkomponenten mit einem Frequenzband, das sich von der Abtastfrequenz nach unten erstreckt, als hereingefaltetes Rauschen bezeichnet. Es wird auch angenommen, dass die Frequenz f_A/D des Steuertaktes des A/D-Wandlers 1 und die Frequenz f_D/A des Steuertaktes des D/A-Wandlers 3 einander identisch sind.
In dem Videosignalprozessor nach 10 nimmt das LPF 4 eine Bandbegrenzung des Eingangssignals mit einer in 12A gezeigten Frequenzverteilung vor, um ein Signal mit einer in 12B gezeigten Frequenzverteilung zu erzeugen.
Der A/D-Wandler 1 tastet das Eingangssignal an den ansteigenden Kanten des A/D-Wandler-Steuertaktes ab, wie in 11A gezeigt ist, und führte eine A/D-Umwandlung an den Abtastpunkten n, n + 1, n + 2, ... durch, die durch Punkte (ausgezogene Kreise) angezeigt sind.
Der Halbbildspeicher 2 speichert die Daten von dem A/D-Wandler 1 an den ansteigenden Kanten des Speicherschreib-Steuertakts. Die gespeicherten Daten werden bei dem Speicherlese-Steuertakt ausgegeben.
Der D/A-Wandler 3 führt eine D/A-Wandlung bei den Daten von dem Halbbildspeicher 2 an den ansteigenden Kanten des D/A-Wandler-Steuertaktes durch und erzeugt ein Signal, das durch leere Kreise in 11B ange zeigt ist. Das Ausgangssignal des D/A-Wandlers 3 wird bis zur nächsten ansteigenden Kante des D/A-Wandler-Steuertaktes gehalten. Das Ausgangssignal des D/A-Wandlers 3 enthält hereingefaltetes Rauschen, wie in 12C gezeigt ist.
Das LPF 5 führt eine Bandbegrenzung des Ausgangssignals von dem D/A-Wandler 3 auf ein Frequenzband durch, das nicht höher als die Hälfte der Frequenz des D/A-Wandler-Steuertaktes ist, um das hereingefaltete Rauschen von der D/A-Wandler-Steuertaktfrequenz f_D/A zu entfernen. Das Ausgangssignal des LPF 5 hat eine Frequenzverteilung, wie in 12D gezeigt ist.
Die Signalbandbreite des vorstehend beschriebenen Videosignalprozessors ist nicht mehr als die Hälfte der Frequenz des A/D-Wandler-Steuertaktes, d. h. nicht mehr als das Durchgangsband des LPF 4.
13 ist ein Blockschaltbild, das einen Videosignalprozessor zur Umwandlung des Videosignals von drei Primärfarben rot, grün und blau in Halbbild-Folgesignale zeigt, die in einer Anzeigevorrichtung zur Durchführung einer Halbbild-Folgeanzeige von Videosignalen der drei Primärfarben verwendet werden. In 13 sind Teile, die mit solchen in 10 identisch sind oder diesen entsprechen, durch identische Bezugszahlen gekennzeichnet, mit oder ohne Suffix r, g oder b, welches anzeigt, dass die Schaltung für das rote, grüne oder blaue Videosignal vorgesehen ist.
D. h. die LPF 4r, 4g und 4b A/D-Wandler 1r, 1g und 1b und Halbbildspeicher 2r, 2g und 2b, jeweils ähnlich dem LPF 4, dem A/D-Wandler 1 und dem Halbbildspeicher 2 in 10, sind für die eingegebenen R-, G- und B- Signale für rot, grün und blau vorgesehen. Ein Schalter 6 wählt die Ausgangsdaten von den Feldspeichern 2r, 2g und 2b in Folge aus, jeweils für eine Halbbildperiode. Die Auswahl erfolgt in Übereinstimmung mit einem RGB-Auswahlsignal.
Das Ausgangssignal des Schalters 6 ist eine Folge von R-, G- und B-Signalen in zyklischer Folge, wobei jedes der R-, G- und B-Signale während eines Halbbildes andauert.
Der D/A-Wandler 3 führt eine D/A-Wandlung an dem Ausgangssignal des Schalters 6 durch und gibt Halbbildfolge-R-, G- und B-Signale aus.
Die Signalbandbreite des vorstehend beschriebenen Videosignalprozessors ist nicht höher als die Hälfte der Steuertakte für die A/D-Wandler 1r, 1g und 1b, welche das Durchgangsband der LPF 4r, 4g und 4b ist.
Beispiel 4 des Standes der Technik
4 ist ein Blockschaltbild, das einen Teil eines anderen herkömmlichen Videosignalprozessors zur Umwandlung der Videosignale von drei Primärfarben zeigt, die in einer Anzeigevorrichtung zur Durchführung einer Halbbild-Folgeanzeige von R-, G- und B-Videosignalen verwendet werden. Der Teil, welcher sich auf die Erzeugung des dekodierten Farbsignals für eine Farbe bezieht, ist illustriert. In 14 sind Teile, die den in 10 und 13 gezeigten identisch sind oder diesen entsprechen, durch identische Bezugszahlen gekennzeichnet.
Ein Inverter 7 invertiert die Phase des A/D-Steuertakts. Ein anderer Inverter 8 invertiert die Phase des D/A-Steuertakts. Ein Schalter 9 wählt eines der Ausgangssignale der D/A-Wandler 3 und 3a aus. 15A, 15B und 16A bis 16C zeigen die Arbeitsweise der Schaltung nach 14. 17A bis 17F zeigen die Frequenzverteilungen an verschiedenen Knotenpunkten der Schaltung nach 14.
Es wird wieder angenommen, dass die Frequenz f_A/D des Steuertaktes der A/D-Wandler 1 und 1a und die Frequenz f_D/A des Steuertaktes der D/A-Wandler 3 und 3a einander identisch sind.
Das Eingangssignal hat die in 17A gezeigte Frequenzverteilung. Das LPF 4 führt eine Bandbegrenzung des Eingangssignals auf eine Bandbreite durch, die nicht höher als die Frequenz des Steuertaktes für die A/D-Wandler 1 und 1a ist, um ein Signal mit einer in 17B gezeigten Frequenzverteilung zu erzeugen. Der A/D-Wandler 1, der Halbbildspeicher 2 und der D/A-Wandler 3 sind ähnlich denen, die mit Bezug auf 10 beschrieben wurden. Die Zeitpunkte, an denen das Eingangssignal abgetastet und durch den A/D-Wandler 1 einer A/D-Wandlung unterzogen wird, sind durch ausgezogene Kreise angezeigt, n, n + 1, n + 2, n + 3, ... wird angezeigt durch Ausgabe des A/D-Wandlers 1 wie in 15A gezeigt. Die Ausgangsdaten des A/D-Wandlers 1 und die in den Halbbildspeicher 2 geschriebenen Daten werden auch in 15A gezeigt. Die Ausgangsdaten des Halbbildspeichers 2 und das Ausgangssignal des D/A-Wandlers 3 sind in 16A gezeigt. Das Ausgangssignal des D/A-Wandlers 3 ist durch leere Kreise angezeigt. Die Frequenzverteilungen der Ausgangssignale des LPF 4, des A/D-Wandlers 1, des D/A-Wandlers 3 werden auch in 17A bis 17C gezeigt.
Der A/D-Wandler 1a, der Halbbildspeicher 2a und der D/A-Wandler 3a sind ähnlich dem A/D-Wandler 1, dem Halbbildspeicher 2 und bzw. dem D/A-Wandler 3, aber sie arbeiten in Abhängigkeit von den Steuertakten, die eine Phasendifferenz von 180° gegenüber den Steuertakten des A/D-Wandlers 1, des Halbbildspeichers 2 und des D/A-Wandlers 3 haben.
Der A/D-Wandler 1a tastet daher das Eingangssignal an Zeitpunkten ab, die durch ausgezogene Quadrate bei m, m + 1, m + 2, m + 3, ... angezeigt sind, und führt eine A/D-Umwandlung durch, wie in 15B gezeigt ist. Die Ausgangsdaten des A/D-Wandlers 1a und die in den Halbbildspeicher 2a geschriebenen Daten werden ebenfalls in 15B gezeigt. Die Ausgangsdaten des Halbbildspeichers 2a und das Ausgangssignal des D/A-Wandlers 3a sind in 16B gezeigt. Das Ausgangssignal des D/A-Wandlers 3 ist durch leere Quadrate angezeigt. Die Frequenzverteilungen der Ausgangssignale des A/D-Wandlers 1a und des D/A-Wandlers 3a sind in 17B und 17C gezeigt.
Wie illustriert ist, enthalten die Ausgangssignale der D/A-Wandler 3 und 3a hereingefaltetes Rauschen von der Steuertaktfrequenz f_D/A für die D/A-Wandler 3 und 3a. Die Phasen des in den Ausgangssignalen der D/A-Wandler 3 und 3a enthaltenen hereingefaltenen Rauschens haben eine Phasendifferenz von 180° gegeneinander aufgrund der Phasendifferenz von 180° bei den Abtastzeitpunkten.
Der Schalter 9 wählte eines der Ausgangssignale der D/A-Wandler 3 und 3a in Übereinstimmung mit dem Steuertakt für den D/A-Wandler 3 aus und erzeugt ein Signal, das doppelt so viel Abtastpunkte oder die zweifache Abtastfrequenz wie in 16C gezeigt hat. Das in den Ausgangssignalen der D/A-Wandler 3 und 3a enthaltene hereingefaltete Rauschen löscht einander aus, da die Phasendifferenz zwischen diesen 180° beträgt. Andererseits enthält das Ausgangssignal des Schalters 9 hereingefaltetes Rauschen von der Frequenz, die das Zweifache der Frequenz des Steuertaktes ist, d. h. von 2f_D/A.
Als eine Folge ist die Frequenzverteilung des Ausgangssignals des Schalters wie in 17E gezeigt.
Das LPF 5 entfernt das hereingefaltete Rauschen von der Frequenz, die das Zweifache der Steuertaktfrequenz f_D/A ist, durch Begrenzen des Ausgangssignals auf die Steuertaktfrequenz f_D/A, um hierdurch das Signal mit einer in 17F gezeigten Frequenzverteilung auszugeben.
Der Videosignalprozessor des vorstehend beschriebenen Beispiels 3 nach dem Stand der Technik hat ein Signal mit einer Bandbreite, welche sich zu der Steuertaktfrequenz f_A/D erstreckt. Jedoch sind zwei A/D-Wandler und zwei Halbbildspeicher erforderlich, im Gegensatz zu einem A/D-Wandler und einem Halbbildspeicher bei dem Beispiel 1 nach dem Stand der Technik.
18 zeigt einen Videosignalprozessor zur Umwandlung von Videosignalen der drei Primärfarben in Halbbild-Folgesignale, die für eine Anzeigevorrichtung zur Durchführung einer Halbbild-Folgeanzeige der Videosignale der drei Primärfarben verwendet werden. Teile, die mit solchen in 13 identisch sind oder diesen entsprechen, sind durch identische Bezugszahlen gekennzeichnet.
Die LPF 4r, die A/D-Wandler 1r und 1ra und die Halb bildspeicher 2r und 2ra sind ähnlich dem LPF 4, den A/D-Wandlern 1 und 1a und den Halbbildspeichern 2 und 2a, aber sie werden zur Verarbeitung des R-Videosignals verwendet. Die LPF 4g, die A/D-Wandler 1g und 1ga und die Halbbildspeicher 2g und 2ga sind ähnlich dem LPF 4, den A/D-Wandlern 1 und 1a und den Halbbildspeichern 2 und 2a, werden aber für die Verarbeitung des G-Videosignals verwendet. Die LPF 4b, die A/D-Wandlers 1b und 1ba und die Halbbildspeicher 2b und 2ba sind ähnlich dem LPF4, den A/D-Wandlern 1 und 1a und den Halbbildspeichern 2 und 2a, werden aber zur Verarbeitung des B-Videosignals verwendet.
Der Schalter 6 wählt aufeinander folgend das Ausgangssignal der Halbbildspeicher 2r, 2g und 2b jeweils für eine Periode eines Halbbildes aus, um Halbbild-Folgesignale zu erzeugen. Der Schalter 6a wählt aufeinander folgend die Ausgangssignale der Halbbildspeicher 2ra, 2ga und 2ba jeweils für eine Periode eines Halbbildes aus, um Halbbild-Folgesignale zu erzeugen.
Der D/A-Wandler 3 führt eine D/A-Umwandlung des Ausgangssignals des Schalters 6 durch, um Halbbild-Folgesignale zu erzeugen. Der D/A-Wandler 3a führt eine D/A-Umwandlung des Ausgangssignals des Schalters 6a durch, um Halbbild-Folgesignale zu erzeugen. Der Schalter 9 wählt abwechselnd das Ausgangssignal der D/A-Wandler 3 und 3a aus, um Halbbild-Folgesignale mit einer erweiterten Bandbreite zu erzeugen.
Somit kann die Bandbreite des Ausgangssignals des Videosignalprozessors auf die Frequenz der Steuertaktfrequenz f_A/D erweitert werden. Aber es sind doppelt so viele A/D-Wandler und Halbbildspeicher erforderlich.
Zusammengefasst ist festzustellen, dass bei dem Videosignalprozessor nach dem Beispiel 3 des Standes der Technik das eingegebene Videosignal auf die Hälfte der Steuertaktfrequenz begrenzt werden muss. Um die Bandbreite zu erweitern, ist es erforderlich, die Steuertaktfrequenz zu erhöhen, aber es ist schwierig oder unmöglich, einen A/D-Wandler, einen Halbbildspeicher und einen D/A-Wandler vorzusehen, die in der Lage sind, bei einer derartigen hohen Frequenz zu arbeiten. Darüber hinaus kann die Verwendung der Steuertakte mit höherer Frequenz Störungen mit anderen Schaltungen bewirken.
Bei dem Videosignalprozessor des Beispiels 4 nach dem Stand der Technik sind zwei A/D-Wandler, zwei Halbbildspeicher und zwei D/A-Wandler für das Videosignal jeder Farbe erforderlich, und die Größe und die Kosten der Gesamtschaltung werden erhöht.
Zusammenfassung der Erfindung
Es ist wünschenswert, das Flackern in dem Bild zu verhindern.
Es ist auch wünschenswert, eine Anzeige von Bildern zu verhindern, welche gegenüber den ursprünglichen Videosignalen unterschiedliche Farben haben.
Es ist auch wünschenswert, die Kapazität des Speichers zum Speichern der Bildsignale zu minimieren.
Es ist auch wünschenswert, die Signalbandbreite eines Videosignalprozessors zu erweitern, während die Anzahl von A/D-Wandlern, Halbbildspeichern und D/A-Wandlern minimiert ist.
Die vorliegende Erfindung sieht eine Bildsignal-Verarbeitungsschaltung nach Anspruch 1 vor.
Die Erfindung sieht auch ein Farbbild-Anzeigesystem nach Anspruch 2 vor.
Kurzbeschreibung der Zeichnungen
1 ist ein schematisches Diagramm, welches eine herkömmliche Farbbild-Anzeigevorrichtung unter Verwendung einer Schwarzweiß-CRT in Kombination mit einer Färbevorrichtung zeigt.
2 ist eine Vorderansicht eines scheibenförmigen Drehfilter-Formungsteils der in der Farbbild-Anzeigevorrichtung nach 1 verwendeten Färbevorrichtung.
3A bis 3D sind Diagramme, welche die Beziehung zwischen der Drehphase des Drehfilters, der Abtastzeile der CRT und dem Schaltverhalten eines in der Farbbild-Anzeigevorrichtung nach 1 verwendeten Schalterkreises zeigen.
4 ist ein schematisches Diagramm, welches eine Farbbild-Anzeigevorrichtung gemäß einem anderen Beispiel nach dem Stand der Technik zeigt.
5A bis 5G sind schematische Zeitdiagramme, welche die in Speicher geschriebenen Farbbild signale und die aus den Speichern gelesenen und zu der CRT gelieferten Farbbildsignale zeigen.
6A bis 6D, 7A bis 7D u. 8A bis 8D sind Diagramme, welche den Fortschritt des Schreibens von Daten in die Speicher in Beziehung zum Lesen der Daten aus den Speichern, das Schalten der Lesesignale und die Drehung des Drehfilters zeigen, um das Überholen der Schreibadresse durch die Leseadresse zu erläutern.
9A bis 9C sind Diagramme, die die Diskontinuität des Bildes aufgrund des Überholens der Adresse zeigen.
10 ist ein Blockschaltbild, das einen Teil eines Videosignalprozessors nach dem Stand der Technik zeigt.
11A und 11B sind Diagramme, welche die Wellenformen und Werte der Signale an verschiedenen Punkten in dem Prozessor nach 10 illustrieren.
12A bis 12D sind Diagramme, welche die Frequenzverteilungen der Signale an verschiedenen Punkten in dem Prozessor nach 10 zeigen.
12E ist ein Diagramm, das die Bedeutung von jedem Typ der Schraffur in 12A bis 12D erläutert.
13 ist ein Blockschaltbild, das einen Videosignalprozessor gemäß einem anderen Beispiel nach dem Stand der Technik zeigt.
14 ist ein Blockschaltbild, das einen Teil eines Videosignalprozessors gemäß einem anderen Beispiel nach dem Stand der Technik zeigt.
15A und 15B sind Diagramme, welche Wellenformen und Werte der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 14 zeigen.
16A bis 16C sind Diagramme, welche Wellenformen und Werte der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 14 zeigen.
17A bis 17F sind Diagramme, welche die Frequenzverteilungen an verschiedenen Punkten in dem Videosignalprozessor nach 14 zeigen.
17G ist ein Diagramm, das die Bedeutung von jedem Typ der Schraffur in 17A bis 17D erläutert.
18 ist ein Blockschaltbild, welches einen Videosignalprozessor gemäß einem anderen Beispiel nach dem Stand der Technik zeigt.
19 ist ein Blockschaltbild, das einen Teil einer Farbbild-Anzeigevorrichtung eines Beispiels zeigt.
19A ist ein Blockschaltbild, das einen Teil einer Farbbild-Anzeigevorrichtung eines Beispiels zeigt.
20 ist ein Blockschaltbild, das einen Teil einer Farbbild-Anzeigevorrichtung eines Beispiels zeigt.
21 ist ein Blockschaltbild, das einen Teil einer Farbbild-Anzeigevorrichtung eines Ausführungsbeispiels der Erfindung zeigt.
22A und 22B sind Zeitdiagramme, die die Abtastzeitpunkte und die Wellenformen der sich ergebende Signale zeigen.
23 ist ein Blockschaltbild, das einen Teil einer Farbbild-Anzeigevorrichtung eines Beispiels zeigt.
24A bis 24E sind Diagramme, die die Positionen der Abtastzeilen der ursprünglichen Bild signale, die zyklische Auswahl der Abtastzeilen, die Abtastzeilen der jeweiligen in dem Speicher gespeicherten Bildsignale und die Abtastzeilen der zu der CRT gelieferten Bildsignale zeigen.
25A bis 25C sind Diagramme, die die zyklische Änderung der Abtastzeilen, die den jeweiligen Farben zugewiesen sind, zeigen.
26 ist ein Blockschaltbild, das einen Teil einer Farbbild-Anzeigevorrichtung eines Beispiels zeigt.
27A bis 27E sind Zeitdiagramme, die die Bildsignale der jeweiligen Farben, ein Zeitteilungs-Multiplexsignal und die Folge von Daten, die aus dem Zeitteilungs-Multiplexsignal erhalten sind, zeigen.
28A bis 28E sind die Zeitdiagramme, die die Beziehung zwischen den Abtastpunkten des zusammengesetzten Videosignals, des Zeitteilungs-Multiplexsignals und des Schreibens des Zeitteilungs-Multiplexsignals in die jeweiligen Speicher zeigen.
29A bis 29D sind Zeitdiagramme, die die Perioden zeigen, für die die Ausgangssignale von jeweiligen Speichern freigegeben sind.
30A bis 30D sind Diagramme, die die Abtastzeilen in ungeradzahligen und geradzahligen Halbbildern sowie ein vollständiges Raster, das aus den ungeradzahligen und geradzahligen Halbbildern gebildet ist, zeigen.
31A bis 31C sind Zeitdiagramme, die das Horizontalsynchronsignal, das Dreifachfrequenz-Horizontalsynchronsignal und das phasenverschobene Dreifachfrequenz-Horizontalsynchronsignal zeigen.
32A bis 32D sind Vorderansichten eines anderen Beispiels für ein Drehfilter.
33 ist eine Seitenansicht, die ein anderes Beispiel für das Drehfilter zeigt.
34 ist eine perspektivische Ansicht des Drehfilters nach 33.
35 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
36A und 36B sind Zeitdiagramme, die die Wellenformen und Werte der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 35 zeigen.
37A bis 37D sind Zeitdiagramme, die die Werte der Signale an verschiedenen Punkten in der Schaltung nach 35 zeigen.
38A bis 38D sind Diagramme, die die Frequenzverteilungen der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 35 zeigen.
38E ist ein Diagramm, das die Bedeutung jedes Typs von Schraffur in 38A bis 38D erläutert.
39A bis 39D sind Diagramme, die die Frequenzverteilungen der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 35 zeigen.
39E ist ein Diagramm, das die Bedeutung von jedem Typ von Schraffur in 39A bis 39D erläutert.
40 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
41 ist ein Blockschaltbild, das einen Teil des Videosignalprozessors nach einem anderen Ausführungsbeispiel zeigt.
42 ist ein Blockschaltbild, das ein Beispiel des in dem Videosignalprozessor nach 41 verwendeten Halbbild-Phaseninverters zeigt.
43 ist ein Zeitdiagramm, das die Wellenformen von Signalen an verschiedenen Teilen der Schaltung nach 42 zeigt.
44A bis 44D sind Diagramme, die die Frequenzverteilungen der Signale an verschiedenen Punkten in der Schaltung nach 41 zeigen.
44E ist ein Diagramm, das die Bedeutung jedes Typs von Schraffur in 44A bis 44D erläutert.
45A bis 45D sind Diagramme, die die Frequenzverteilungen der Signale an verschiedenen Punkten in der Schaltung nach 41 zeigen.
45E ist ein Diagramm, das die Bedeutung jedes Typs von Schraffur in 45A bis 45D erläutert.
46 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
47 ist ein Blockschaltbild, das einen Teil des Videosignalprozessors nach einem anderen Ausführungsbeispiel zeigt.
48A bis 48C sind Diagramme, die die Wellenformen der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 47 zeigen.
49A bis 49F sind Diagramme, die die Frequenzverteilungen der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 47 zeigen.
49G ist ein Diagramm, das die Bedeutung jedes Typs von Schraffur in 49A bis 49F erläutert.
50 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
51 ist ein Blockschaltbild, das einen Teil eines Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
52 ist ein Blockschaltbild, das ein Beispiel des Halbbild-Phasenschalterkreises zeigt, der in dem Videosignalprozessor nach 51 verwendet wird.
53 sind Zeitdiagramme, die die Wellenformen der Signale an verschiedenen Punkten in der Schaltung nach 52 zei gen.
54A bis 54F sind Diagramme, die die Frequenzverteilungen an verschiedenen Punkten in dem Videosignalprozessor nach 51 zeigen.
54G ist ein Diagramm, das die Bedeutung jedes Typs von Schraffur in 54A bis 54F erläutern.
55 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
56 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
47A bis 47F sind Diagramme, die die Frequenzverteilungen an verschiedenen Punkten in dem Videosignalprozessor nach 56 zeigen.
57G ist ein Diagramm, das die Bedeutung jedes Typs von Schraffur in 57A bis 57F erläutert.
58 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
59 ist ein Blockschaltbild, das ein Beispiel für den Halbbild-Phasenschalterkreis, der in dem Ausführungsbeispiel nach 58 verwendet wird.
60 ist ein Zeitdiagramm, das die Wellenformen der Signale an verschiedenen Punkten in der Schaltung nach 59 zeigen.
61A bis 61F sind Diagramme, die die Frequenzverteilungen an verschiedenen Punkten in dem Videosignalprozessor nach 58 zeigen.
61G ist ein Diagramm, das die Bedeutung ihres Typs von Schraffur in 61A bis 61F erläutert.
62 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
63A und 63B sind Zeitdiagramme, die die Wellenformen und Werte der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 62 zeigen.
64 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
65B bis 65D sind Zeitdiagramme, die die Wellenformen und Werte der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 65 zeigen.
66 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
67 ist ein Blockschaltbild, das einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
68 ist ein Zeitdiagramm, das die aufeinander folgende Änderung der Schreib- und Leseadressen sowie das Überholen der Schreibadresse durch die Leseadresse zeigt.
69 ist ein Zeitdiagramm, das die Änderung von Daten, die das Überholen der Schreibadresse durch die Leseadresse begleiten, zeigt.
70A bis 70F u. 71A bis 71F sind Zeitdiagramme, die die Wellenformen und die Abtastpunkte der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 41 zeigen.
72 ist ein Blockschaltbild, das einen Teil eines Videosignalprozessors gemäß einem anderen Ausführungsbeispiel der Erfindung zeigt.
73A bis 73H sind Zeitdiagramme, die die Wellenformen und die Werte der Signale an verschiedenen Punkten in dem Videosignalprozessor nach 72 zeigen.
74A bis 74F sind Zeitdiagramme, die die Wellenformen und die Werte der Signale an verschiedenen Punkten in dem Videosignalprozessor zeigen.
75A bis 75G sind Zeitdiagramme, die die Änderung von Adresswerten mit verschiedenen Nummern von eingegebenen Farbsignalen zeigen.
76A bis 76F sind Zeitdiagramme, die Phaseninversions-Steuerimpulse zeigen, die für verschiedene Nummern von eingegebenen Farbsignalen verwendet werden.
77 ist ein Blockschaltbild, das einen Phaseninversions-Steuerimpulsgenerator nach einem anderen Ausführungsbeispiel der Erfindung zeigt.
78A bis 78F u. 79A bis 79F sind Zeitdiagramme, die die Arbeitsweise des Phaseninversions-Steuerimpulsgenerators nach 76 zeigen.
Detaillierte Beschreibung der Ausführungsbeispiele
Beispiel A1
Die Konfiguration der Farbbild-Anzeigevorrichtung nach diesem Ausführungsbeispiel ist auch wie in 4 gezeigt. Dieses Ausführungsbeispiel ist auf das Problem der Diskontinuität oder Diskrepanz des Bildes aufgrund des Überholens der Schreibadresse durch die Leseadresse gerichtet, wie in der Beschreibung des Beispiels 2 nach dem Stand der Technik diskutiert ist. Das Ausführungsbeispiel ist gekennzeichnet durch die Steuerung mittels der Steuerschaltung 114 der Folge der zyklischen Auswahl der Farbbildsignale und der Filter derart, dass das zweite gelesene Halbbild blauen Farbbildsignalen zugewiesen ist. D. h. bei dem zweiten gelesenen Halbbild wird das blaue Bildsignal BS ausgewählt, wie in 7C gezeigt ist, und der B-Filterabschnitt 106B liegt über dem Schirm 103, wie in 7D gezeigt ist. Bei dem ersten gelesenen Halbbild wird das grüne Bildsignal GS ausgewählt, wie in 6C gezeigt ist, und der G-Filterabschnitt 106G liegt über dem Schirm 103, wie in 6D gezeigt ist. Bei dem dritten gelesenen Halbbild wird das rote Bildsignal RS ausgewählt, wie in 8C gezeigt ist, und der R-Filterabschnitt 106 liegt über dem Schirm 103, wie in 8D gezeigt ist.
Der Grund für eine derartige Anordnung besteht darin, dass die blaue Farbe am wenigsten hervortretend ist und die Diskontinuität oder Diskrepanz, welche auftreten kann, für das menschliche Auge am wenigstens unangenehm ist. Umgekehrt festgestellt, die Bildsignale von rot und grün, welche die beiden am stärksten hervortretenden Farben der drei Farben sind, werden innerhalb des ersten und des letzten gelesenen Halbbildes innerhalb jedes Schreib-Halbbildes geliefert.
Obgleich dies nicht illustriert ist, ist es vorteilhaft, wenn die Speicher 130R, 130G und 130B so ausgebildet sind, dass sie als Zeitbezug ein Horizontalsynchronsignal verwenden, das jedem Vertikalsynchronsignal V für das Schreiben der Daten jedes Halbbildes am nächsten ist.
Darüber hinaus ist es, wenn das eingegebene Videosignal vom Zeilensprung-Abtasttyp ist, vorteilhaft, wenn das Ausgangssignal des Frequenzwandlers 126 um die Hälfte der horizontalen Periode jede drei Halbbilder verschoben ist, die Farbbildsignale von drei aufeinander folgenden gelesenen Halbbildern und die Farbbildsignale der nächsten drei aufeinander folgenden gelesenen Halbbilder in der vertikalen Richtung auf dem Schirm versetzt werden können und eine Wirkung ähnlich dem Zeilensprungverfahren wird erhalten.
Beispiel A2
Im vorbeschriebenen Beispiel A1 wird die Diskontinuität oder Diskrepanz weniger vorherrschend gemacht, aber nicht vollständig eliminiert. 19 zeigt ein anderes Beispiel. Es illustriert nur einen Teil der gesamten Schaltung.
In 19 sind die Schaltungen, die mit denjenigen in den vorhergehenden Zeichnungen identisch sind, durch identische Bezugszahlen gekennzeichnet. Die Gesamtschaltungskonfiguration und die Anordnung der CRT und der Färbevorrichtung sind ähnlich denjenigen, die mit Bezug auf 4 beschrieben sind. Jedoch ist das Beispiel nach 19 mit einem zusätzlichen Speicher 134B versehen. Die aufeinander folgenden Halbbilder von B Signalen von dem Farbsignalseparator 122 werden abwechselnd zu den Speichern 130B und 134B geliefert und in diese eingeschrieben. D. h., ein (erstes) Halbbild von B Signalen wird in den Speicher 130B geschrieben, und ein nächstes (zweites) Halbbild von B Signalen wird in den Speicher 134B geschrieben, und ein drittes Halbbild von B Signalen wird in den Speicher 130B geschrieben usw. Während ein Halbbild von B Signalen in einen der Speicher 130B oder 134B geschrieben wird, werden die B Signale (vorher gespeichert) aus dem anderen Speicher ausgelesen. D. h., während des Schreibens des ersten Halbbildes der Signale in den Speicher 130B erfolgt das Lesen aus dem Speicher 134B. Während des Schreibens des zweiten Halbbildes aus den Signalen in den Speicher 134B erfolgt das Lesen aus dem Speicher 130B. Während des Schreibens des dritten Halbbildes aus den Signalen in den Speicher 130B erfolgt das Lesen aus dem Speicher 134B. Ein derartiger Prozess wird fortgesetzt.
Bei der obigen Anordnung findet ein Überholen der Schreibadresse durch die Leseadresse nicht statt, da das Lesen und Schreiben bei verschiedenen Speichern erfolgen und das Lesen aus einem Speicher bewirkt wird, in den nicht geschrieben wird. Somit besteht keine Diskontinuität oder Diskrepanz in dem Bild. Die gelesenen B Signale sind immer von dem vorhergehenden Halbbild. Wenn das Lesen in der Reihenfolge der G-, B- und R-Signale erfolgt, sind die G- und B-Signale von dem vorhergehenden Halbbild, während die R- Signale von dem gegenwärtigen Halbbild sind. Diese R-Signale stimmen mit den G- und B-Signalen des nächsten gelesenen Halbbildes überein. Die Auswahl zwischen den Speichern 130B und 134B für Schreiben und für Lesen erfolgt durch die Steuerschaltung 114, die auch die Drehung des Drehfilters 106 steuert.
Bei dem obigen Beispiel war der zusätzliche Speicher 134B nur für die B-Signale vorgesehen. Es ist auch möglich, zusätzliche Speicher 134G und 134R für G- und R-Signale vorzusehen, wie in 19A gezeigt ist. In einem solchen Fall erfolgt die Auswahl zum Schreiben und Lesen zwischen den Speichern 130G und 134G sowie 130R und 134R in derselben Weise wie vorstehend für die Speicher 130B und 134B beschrieben. Mit der in 19A gezeigten Konfiguration, bei der die zusätzlichen Speicher (134R, 134G und 134B) für alle Farben vorgesehen sind, ist die Steuerung über das Schalten leichter, insbesondere wenn eine Zeilensprungabtastung durchgeführt wird. Insbesondere können Speicher mit einem Zugang, der sowohl zum Schreiben als auch zum Lesen verwendet wird, die kostengünstiger als Speicher mit zwei Zugängen sind, verwendet werden.
Eine auf die Konfiguration nach 19A anwendbare Modifikation besteht darin, dass die Speicher 130R, 130G, 130B, 134R, 134G und 134B so gesteuert werden können, dass das Lesen aus den Speichern, in die auch das Schreiben erfolgt, begonnen werden kann, wenn das Schreiben über zwei Drittel des gesamten Speicherbereichs von jedem der derartigen Speicher durchgeführt ist. Dies ergibt sich daraus, dass das Überholen nicht während der letzten Drittelperiode stattfindet.
Mit der Anordnung nach dem Beispiel A2 wird das Prob lem des Überholens der Adresse gelöst und eine Diskontinuität oder Diskrepanz in dem angezeigten Bild wird eliminiert.
Beispiel A3
20 zeigt ein anderes Beispiel.
Wie 19 illustriert sie nur einen Teil der gesamten Schaltung. In 20 sind die Schaltungen, die identisch mit denjenigen in den vorhergehenden Zeichnungen sind, durch identische Bezugszahlen gekennzeichnet. Die Gesamtschaltungskonfiguration und die Anordnung der CRT und der Färbevorrichtung sind ähnlich denjenigen, die mit Bezug auf 4 beschrieben sind. Jedoch ist das Beispiel zusätzlich mit einer Unterbrechungsvorrichtung 136 versehen, die zwischen den Schalterkreis 116 und die CRT 102 eingefügt ist.
Die Funktion der Unterbrechungsvorrichtung 136 besteht darin, die Zuführung des Farbbildsignals VS3 von dem Schalterkreis 116 zu der CRT 102 zu unterbrechen. Insbesondere wird die Amplitude des Bildsignals VS3 zu null gemacht, während die Amplitude der Synchronisationssignale unverändert bleibt. Der Unterbrechungsvorgang durch die Unterbrechungsvorrichtung wird entsprechend einem Unterbrechungssteuersignal MUTE von der Steuerschaltung 114 gesteuert. Das Unterbrechungssteuersignal MUTE wird erzeugt, wenn festgestellt, dass die Phasendifferenz zwischen der Drehung des Drehfilters 106 und dem Ausgangssignal des Schalterkreises 116 außerhalb eines vorbestimmten zulässigen Bereichs ist. Die Phasendifferenz kann erfasst werden auf der Grundlage des Drehsynchronimpulses RP von dem Drehsensor 112 und des Vertikalsynchronsignals von dem Synchronsignalseparator 124.
Durch Verwendung der Unterbrechungsvorrichtung 136 ist sichergestellt, dass Bilder, die von den ursprünglichen Bildern verschiedene Farben haben, nicht angezeigt oder von dem Betrachter gesehen werden.
In dem beschriebenen Beispiel wird die Unterbrechung bewirkt, wenn die erfasste Phasendifferenz einen gewissen vorbestimmten Bereich überschreitet. Jedoch ist es auch möglich, die Unterbrechung während einer Periode zu bewirken, in der erwartet wird, dass die Phasendifferenz außerhalb des zulässigen Bereichs sein wird (oder häufig sein wird). Z. B. kann die Unterbrechung während einer bestimmten Periode nach dem Starten des Antriebsmotors 110 befohlen sein, oder bis die Geschwindigkeit des Motors einen gewissen vorbestimmten Wert erreicht.
Die Unterbrechung kann bewirkt werden, wenn die Unterbrechung aus irgendeinem anderen Grund gewünscht ist.
Ausführungsbeispiel A4
21 zeigt ein Ausführungsbeispiel der Erfindung. Wie 19 illustriert sie nur einen Teil der gesamten Schaltung. In 21 sind die Schaltungen, die identisch mit denjenigen in den vorhergehenden Zeichnungen sind, durch identische Bezugszahlen gekennzeichnet. Die Gesamtschaltungskonfiguration und die Anordnung der CRT und der Färbevorrichtung sind ähnlich denjenigen, die mit Bezug auf 4 beschrieben sind. Das Ausführungsbeispiel ist zusätzlich mit einem Addierer 138, einem HPF (Hochpassfilter) 140 und einem anderen Addierer 142 versehen. Der Addierer 138 addiert die Ausgangssignale der D/A-Wandler 132R, 132G und 132B. Das HPF 140 führt eine Bandbeschränkung bei dem Ausgangssignal des Addierers 138 zu einer Hochfrequenzkomponente durch. Der Addierer 142 addiert das Ausgangssignal des HPF 140 zu dem Ausgangssignal des Schalterkreises 116.
Die A/D-Wandler 128R, 128G und 128B werden durch die Steuerschaltung 114 so gesteuert, dass sie das jeweilige Eingangssignal zu gegeneinander verschobenen Zeitpunkten abtasten und digitalisieren. Die Größe der Verschiebung beträgt 120° oder ein Drittels des Abtastintervalls für jedes der Farbbildsignale. 22A illustriert eine derartige Verschiebung der Abtastzeiten. Identische Kurven (schräge Linie mit einem festen Gradienten) sind für alle R-, G- und B-Signale gezeigt. Die Abtastpunkte sind durch Kreise, Kreuze, Dreiecke und Vierecke angezeigt. Die Abtastpunkte des G-Signals sind gegenüber den Abtastpunkten des R-Signals um ein Drittel des Abtastintervalls Ts verzögert. Die Abtastpunkte des B-Signals sind gegenüber den Abtastpunkten des G-Signals um ein Drittel des Abtastintervalls TS verzögert.
Die zu unterschiedlichen Zeitpunkten abgetasteten und digitalisierten R-, G- und B-Signale werden in demselben Intervall wie das Abtasten in die jeweiligen Speicher 130R, 130G und 130B geschrieben.
Die R-, G- und B-Signale werden aus dem Speichern 130R, 130G und 130B gelesen und durch die D/A-Wandler 132R, 132G und 132B einer D/A-Umwandlung unterzogen, mit einer Geschwindigkeit, die das Dreifache der Geschwindigkeit des Abtastens und Schreibens ist, und auch zu Zeitpunkten, die um ein Drittel des Intervalls der Lese- und D/A-Umwandlungsoperationen gegeneinander verschoben sind. 22B illustriert eine derartige Verschiebung in den D/A-Umwandlungszeitpunkten. Die D/A-Umwandlungszeitpunkte sind durch Kreise, Kreuze, Dreiecke und Quadrate angezeigt. Es ist festzustellen, dass die Werte oder Größen der einer D/A-Umwandlung unterzogenen Signale nicht bis zu der nächsten D/A-Umwandlung geändert werden. Die D/A-Umwandlungszeitpunkte des G-Signals sind gegenüber den D/A-Umwandlungszeitpunkten des R-Signals um ein Drittel des D/A-Umwandlungsintervalls Tr verzögert. Die D/A-Umwandlungszeitpunkte des B-Signals sind gegenüber den D/A-Umwandlungszeitpunkten des G-Signals um ein Drittel des D/A-Umwandlungsintervalls Tr verzögert. Das D/A-Umwandlungsintervall Tr ist ein Drittel des Abtastintervalls Ts, so dass die Verschiebung zwischen aufeinander folgenden D/A-Umwandlungsvorgängen ein Neuntel des Abtastintervalls beträgt.
Der Addierer 138 addiert die Ausgangssignale der D/A-Wandler 132R, 132G und 132B. Das Ausgangssignal des Addierers 138 ist als unterstes in 22B gezeigt.
Der Vergleich der drei Diagramme für das R-, G- und B-Signal mit dem untersten Diagramm in 22B zeigt, dass das durch Addieren des R-, G- und B-Signals, die zu gegeneinander verschobenen Zeitpunkten gelesen und einer D/A-Umwandlung unterzogen wurden, erhaltene Signal eine horizontale Definition (Auflösung) hat, die dreimal höher als die Auflösung des jeweiligen R-, G- und B-Signals ist. Dies wird ersichtlich durch Vergleich der Intervalle der stufenweisen Änderung der Signale mit der Höhe von jeder der Stufen.
Das Ausgangssignal des Addierers 138 wird durch das HPF 140 geführt, um die Farbkomponenten zu entfernen, die unterhalb etwa 1,5 MHz sind. Das Ausgangssignal des HPF 140 besteht daher nur oder hauptsächlich aus den Helligkeitssignalkomponenten. Durch Addieren des Ausgangssignals des HPF 140 zu dem Ausgangssignal des Schalterkreises 116 werden Signale mit einer höheren horizontalen Auflösung erhalten. Das Ausgangssignal des Addierers 142 wird über einen nicht dargestellten Verstärker zu der CRT 102 geliefert.
Die restliche Operation ist ähnlich der mit Bezug auf 4 in Verbindung mit dem Beispiel 2 nach dem Stand der Technik beschriebenen.
Beispiel A5
23 zeigt ein anderes Beispiel. Sie illustriert nur einen Teil der gesamten Schaltung. In 23 sind die Schaltungen, die mit denen in den vorhergehenden Zeichnungen identisch sind, durch identische Bezugszahlen gekennzeichnet. Die Gesamtschaltungskonfiguration und die Anordnung der CRT und der Färbevorrichtung sind ähnlich denjenigen, die mit Bezug auf 4 beschrieben wurden. Jedoch hat das Beispiel nach 23 einen einzelnen Speicher 130 anstelle der drei Speicher 130R, 130G und 130B. Der Speicher 130 hat eine Kapazität für ein Halbbild, identisch mit jeweils den Speichern 130R, 130G und 130B. Ein Schalterkreis 144 ähnlich dem Schalterkreis 116 in 4 ist vorgesehen, um das Ausgangssignal des Farbsignalseparators 122 zu empfangen, während der Schalterkreis 116 nach 4 weggelassen ist. Ein einzelner A/D-Wandler 128 ist anstelle der drei A/D-Wandler 128R, 128G und 128B vorgesehen, um das Ausgangssignals des Schalterkreises 144 einer A/D-Umwandlung zu unterziehen. Ein einzelner D/A-Wandler 132 ist anstelle der drei D/A-Wandler 132R, 132G und 132B vorgesehen, um das Ausgangssignal des Speichers 130 einer D/A-Umwandlung zu unterziehen. Das Ausgangssignal des D/A-Wandlers wird über einen nicht gezeigten Verstärker zu der CRT 102 geliefert.
Der Frequenzwandler 127 zum Erzeugen des Dreifachfrequenz-Horizontalsynchronsignals ist weggelassen.
Der Schalterkreis 144 wählt das R-, G- und B-Signal nacheinander und in einer Folge, bei der das Schalten von jeweils einem des R-, G- und B-Signals zu einem anderen bei jeder Horizontalabtastzeile stattfindet. Um das Schalten bei jeder Abtastzeile zu bewirken, wird das Schalten S von der Steuerschaltung 114 bei jeder Abtastzeile erzeugt. Das Ausgangssignal des Schalterkreises 144 ist ein Zeitteilungs-Multiplexsignal des R-, G- und B-Signals, d. h., es besteht aus einer Folge von R-, G- und B-Signalen, wobei jeweils das R-, G- und B-Signal für eine horizontale Zeile fortdauern. Das Bildsignal von einer von jeweils drei Abtastzeilen jeder Farbe ist in dem Ausgangssignal des Schalterkreises enthalten, während das Bildsignal von zwei anderen Abtastzeilen von jeweils drei Abtastzeilen weggelassen wird. Das Bildsignal jeder Farbe, das in dem Ausgangssignal des Schalterkreises 144 enthalten ist, besteht aus Abtastzeilen die verschieden von den Abtastzeilen sind, deren Bildsignale für verschiedene Farben ebenfalls enthalten sind.
Dies ist in 24A bis 24E illustriert. Die Ausgangssignale des Farbsignalseparators 122 sind in 24A gezeigt. Wie illustriert ist, enthalten die Ausgangssignale des Farbsignalseparators 122 jeweils die Bildsignale aller Abtastzeilen. Der Schalterkreis 144 wählt das R-Bildsignal für die erste Zeile, das G-Bildsignal für die zweite Zeile und das B-Bildsignal für die dritte Zeile aus, und wieder das R-Bildsignal für die vierte Zeile usw. Das Ausgangssignal des Schalterkreises 144 ist daher eine Kombination aus den R-, G- und B-Signalen, jedes für jede dritte Zeile, wie in 24C gezeigt ist. Das Ausgangssignal des Schalterkreises 144 wird in dem A/D-Wandler 128 einer A/D-Umwandlung unterzogen und wird in den Speicher 130 geschrieben.
Bildsignale der jeweiligen Farben, die in dem Speicher 130 gespeichert sind, bestehen aus Bildsignalen jeder dritten Zeile. Die Datenmenge des Bildsignals jeder Farbe, das in dem Ausgangssignal des A/D-Wandlers enthalten ist und in dem Speicher 130 für ein Halbbild gespeichert ist, beträgt ein Drittel der Menge des Bildsignals jeder Farbe für ein Halbbild, das gespeichert werden würde, wenn die Zeitteilungs-Multiplexverarbeitung nicht durchgeführt würde.
Die Bildsignale der jeweiligen Farben werden in Reihenfolge ausgelesen, wobei das Schalten von einer Farbe zu einer anderen bei jedem Halbbild erfolgt, wobei jedes "Halbbild" hier so verstanden wird, dass es aus einem Drittel aller Abtastzeilen in einem Halbbild im gewöhnlichen Sinne besteht. D. h., die Bildsignale jeder dritten Zeile einer ersten Farbe (z. B. R), d. h., alle (3n + 1)-ten Zeilen (n ist eine nicht negative ganze Zahl) enthaltend Ra und Rd im oberen Teil von 24D, werden in Reihenfolge gelesen, um ein Bildsignal der ersten Farbe (z. B. rot) für ein Halbbild zu erzeugen, das aus einem Drittel der horizontalen Abtastzeilen einer zweiten Farbe (z. B. grün) besteht, und die Bildsignale jeder dritten Zeile, d. h. aller (3n + 2)-ten Zeilen enthaltend Gb und Ge in der Mitte von 24D, werden in Rei henfolge gelesen, um ein Bildsignal der zweiten Farbe für ein Halbbild zu erzeugen, das aus einem Drittel der horizontalen Abtastzeilen besteht, und dann werden die Bildsignale jeder dritten Zeile einer dritten Farbe (z. B. blau), d. h. alle 3n-ten Zeilen enthaltend Bc und Bf im unteren Teil von 24D, in Reihenfolge gelesen, um ein Bildsignal der dritten Farbe zu erzeugen. Dies wird erzielt durch eine geeignete Adressensteuerung mittels der Steuerschaltung 114.
Das Lesen aus dem Speicher 130 wird mit derselben Geschwindigkeit wie der Geschwindigkeit des Schreibens durchgeführt. Es ist wieder festzustellen, dass die Geschwindigkeit des Lesens und die Geschwindigkeit des Schreibens als Abtastungen pro Sekunde ausgedrückt werden. Aber da die Menge der Daten für jede Farbe ein Drittel ist, beträgt die für das Lesen von Bildsignalen eines Halbbildes benötigte Zeit ein Drittel der Zeit, die zum Schreiben eines Halbbildes von Daten (bestehend aus den drei Farbbildsignalen) benötigt wird, oder ist gleich der Zeit, die erforderlich wäre für ein Halbbild von Daten für eine Farbe, wenn alle Bildsignale, die von dem Farbsignalseparator 122 ausgegeben werden, digitalisiert und in dem Speicher gespeichert würden. Demgemäß ist die vertikale Abtastfrequenz das Dreifache der vertikalen Abtastfrequenz für das ursprüngliche Videosignal, oder der in den Speicher 130 geschriebenen Signale, so dass das Dreifachfrequenz-Vertikalsynchronsignal zu der CRT 102 geliefert wird. Andererseits ist die horizontale Abtastfrequenz identisch mit der des ursprünglichen Videosignals. Demgemäß wird das horizontale Synchronsignal, das aus dem ursprünglichen Videosignal herausgezogen ist, zu der CRT 102 geliefert.
Die aus dem Speicher 130 gelesenen Bildsignale werden einer D/A-Umwandlung in analoge Signale unterzogen, die über einen nicht gezeigten Verstärker zu der CRT 102 geliefert werden, um in Reihenfolge Schwarzweißbilder zu erzeugen, die jeweils eine Helligkeit entsprechend der Stärke der Bildsignale für jede Farbe haben.
Die Abtastzeilen der Bildsignale verschiedener Farben befinden sich nicht in derselben Position, sondern sind in der vertikalen Richtung verschoben. Dies wird erreicht durch Verschieben der Lesezeit für die ersten Abtastzeilen jeder Farbe in einem Maß entsprechend der Position der Abtastzeilen, deren Bildsignale in dem Speicher gespeichert und gelesen sind. Beispielsweise beginnt die erste Abtastzeile der R-Signal-Abtastzeile an derselben Position wie die erste Abtastzeile beim gewöhnlichen Abtasten, aber sie nimmt mit einem höheren Gradienten ab als bei der gewöhnlichen Abtastung, wie in 24E gezeigt ist, aufgrund der höheren vertikalen Frequenz und der unveränderten horizontalen Abtastfrequenz. Die erste Abtastzeile des G-Signals beginnt an derselben Position wie die zweite Abtastzeile bei dem gewöhnlichen Abtasten. Die erste Abtastzeile des B-Signals beginnt an derselben Position wie die dritte Abtastzeile bei dem gewöhnlichen Abtasten. Die zweite Abtastzeile des R-Signals beginnt an derselben Position wie die vierte Abtastzeile bei der gewöhnlichen Abtastzeile, usw. Somit beträgt das Intervall zwischen den Abtastzeilen das Dreifache von dem bei der gewöhnlichen Abtastung.
Die Drehung des Drehfilters 106 wird so gesteuert, dass der Filterabschnitt jeder Farbe über dem Schirm 103 liegt, wenn das Bild des entsprechenden Farbbildsignals auf dem Schirm 103 gebildet wird. Dies bedeu tet, dass das Drehfilter sich einmal pro vertikaler Periode dreht.
Mit der vorbeschriebenen Anordnung kann die Kapazität des Speichers zum Speichern der Bildsignale auf ein Drittel verringert werden. Die vertikale Auflösung ist herabgesetzt, aber da die Abtastzeilen der Bildsignale verschiedener Farben in der vertikalen Richtung verschoben sind, ist die wirksame vertikale Auflösung höher als wenn die Abtastung für alle drei Farben an derselben Position liegt.
Beispiel A6
Ein Nachteil des Beispiels A5 besteht darin, dass die vertikale Auflösung auf ein Drittel herabgesetzt wird, da die beiden aus jeweils drei horizontalen Abtastzeilen für jede Farbe weggelassen werden. Beim Beispiel A6 wird eine Konfiguration verwendet, die mit der des Beispiels A5 identisch ist, aber die Art der Steuerung des Schalterkreises 144 und des Lesens aus dem Speicher 130, die beide durch die Steuerschaltung 114 bewirkt werden, ist geändert, um die vertikale Auflösung zu verbessern. D. h., das Schalten erfolgt so, dass das Bildsignal jeder Farbe bei einer verschiedenen horizontalen Abtastzeile ausgewählt wird. Mit anderen Worten, die Abtastzeilen, von denen das Bildsignal jeder Farbe ausgewählt ist, sind um eine Zeile bei jeder vertikalen Periode oder jedem Halbbild verschoben. Dies wird erreicht durch Ändern der Reihenfolge der Auswahl der Bildsignale der jeweiligen Farben bei jedem Schreib-Halbbild, so dass die Position der ersten Zeile des Bildsignals jeder Farbe innerhalb jedes Schreib-Halbbildes bei jedem Schreib-Halbbild geändert ist. Ein Beispiel für eine derartige Steuerung ist in 25A bis 25C il lustriert. Bei einer in 25A gezeigten gegebenen vertikalen Periode wird das R-Bildsignal der Abtastzeilen R1a, R1d, usw., welche die (n + 1)-ten Zeilen in dem Halbbild sind, ausgewählt, das G-Bildsignal der Abtastzeilen G1b, G1e, usw., die die (n + 2)-ten Zeilen in dem Halbbild sind, wird ausgewählt, und das B-Bildsignal der Abtastzeilen B1c, B1f, usw., welche die n-ten Zeilen in dem Halbbild sind, wird ausgewählt.
In der in 25B gezeigten nächsten vertikalen Periode wird das R-Bildsignal der Abtastzeilen R2b, R2e, usw., welche die (n + 2)-ten Zeilen in dem Halbbild sind, ausgewählt, das G-Bildsignal der Abtastzeilen G2c, G2f, usw., welche die n-ten Zeilen in dem Halbbild sind, wird ausgewählt, und das B-Bildsignal der Abtastzeilen B2a, B2d, usw., welche die (n + 1)-ten Zeilen in dem Halbbild sind, wird ausgewählt.
In einer noch nächsten vertikalen Periode, die in 25C gezeigt ist, wird das R-Bildsignal der Abtastzeilen R3c, R3f, usw., welche die n-ten Zeilen in dem Halbbild sind, ausgewählt, das G-Bildsignal der Abtastzeilen G3a, G3d, usw., welche die (n + 1)-ten Zeilen in dem Halbbild sind, wird ausgewählt, und das B-Bildsignal der Abtastzeilen B3b, B3e, usw., welche die n-ten Zeilen in dem Halbbild sind, wird ausgewählt.
Die Auswahl noch einer nächsten vertikalen Periode ist identisch mit der in 25A gezeigten. Somit werden die vorstehend beschriebenen Arbeitszyklen wiederholt.
Wenn das Bildsignal jeder Farbe für die Anzeige seitlich mit der Drehung des Drehfilters erfolgt, wird die Zeit, zu der das Lesen begonnen wird (oder die Zeit, zu der die D/A-Umwandlung begonnen wird, oder die Zeit, zu der die Zuführung des Signals zu der CRT 102 begonnen wird) gemäß der Verschiebung (oder Änderung der Position) der ersten Zeile des Bildsignals der besonderen Farbe verschoben.
Es ist aus 25A bis 25C ersichtlich, dass die Bildsignale aller Abtastzeilen über drei Halbbilder angezeigt werden, und die vertikale Auflösung ist daher höher als die beim Ausführungsbeispiel A5.
Wenn eine Zeilensprungabtastung beim Beispiel A5 oder Beispiel A6 verwendet wird, wird die vertikale Auflösung weiter verbessert.
Beispiel A7
26 zeigt eine Farbbild-Anzeigevorrichtung nach einem anderen Beispiel. Schaltungen, die mit denjenigen in den vorhergehenden Zeichnungen identisch oder diesen ähnlich sind, werden mit identischen Bezugszahlen gekennzeichnet. Die Gesamtkonfiguration der Schaltung ist ähnlich der in 4 gezeigten. Jedoch sind Verstärker 146R, 146G und 146B vorgesehen, um die roten (R), grünen (G) und blauen (B) Signale von dem Farbsignalseparator 122 zu empfangen und zu verstärken, und der Schalterkreis 144 ist ähnlich dem in 23 vorgesehen, um die Ausgangssignal der Verstärker zu empfangen, und sein Ausgangssignal wird zu einem einzelnen A/D-Wandler 128 geliefert, der anstelle der drei A/D-Wandler vorgesehen ist. Der Schalterkreis 116 in 4 ist weggelassen, aber eine äquivalente Funktion wird durch die Zeitverschiebungssteuerung des Ausgangssignals der Speicher 130R, 130G und 130B erhalten. Ein einzelner D/A-Wandler 132 ist anstelle der drei D/A-Wandler vorgesehen. Die Steuerschaltung 114 nach diesem Beispiel wird im Einzelnen gezeigt.
Die Verstärker 146R, 146G und 146B sind in der Lage, den Verstärkungsfaktor und die Verzögerungszeit einzustellen. Die Verstärkungsfaktoren der jeweiligen Verstärker 146R, 146G und 146B werden eingestellt, um das Farbgleichgewicht zu optimieren, das auch durch optische Systeme beeinträchtigt wird, einschließlich der Durchlässigkeit der Farbfilter und anderer Teile der Schaltungen. Die Verzögerungszeit wird so eingestellt, dass Farbbildsignale verschiedener Farben an entsprechenden Punkten abgetastet werden, wie anhand der folgenden Beschreibung ersichtlich ist. Die von den Verstärkern ausgegebenen Farbbildsignale werden in einen Signalschalterkreis oder Multiplexer 144 eingegeben, der die Farbbildsignale in einer Folge auswählt, in der das Schalten von dem Bildsignal einer Farbe zu einer anderen bei jeder Abtastung erfolgt.
Die einer Zeitteilungs-Multiplexverarbeitung unterzogenen R-, G- und B-Farbbildsignale werden in einen Analog/Digital (A/D-)-Wandler 128 eingegeben, in welchem sie abgetastet und einer A/D-Umwandlung (digitalisiert) in ein digitales Signal unterzogen werden, das aus einer Folge von digitalen Daten besteht, die die Abtastwerte der R-, G- und B-Signale in wiederholter Folge darstellen. D. h., das digitale Signal besteht aus digitalen Daten einer Abtastung, die an dem R-Signal vorgenommen wurde, gefolgt von digitalen Daten einer Abtastung, die bei dem G-Signal vorgenommen wurde, gefolgt durch die digitale Daten einer Abtastung, die bei dem B-Signal vorgenommen wurde, gefolgt durch digitalen Daten einer Abtastung, die bei dem R-Signal vorgenommen wurde, usw.
Das Ausgangssignal des A/D-Wandlers 128 wird zu Dateneingangsanschlüssen MODr, MODg, MODb von Speichern 130R, 130G und 130B geführt, welche Doppelanschlussspeicher sind, die zum gleichzeitigen und asynchronen Schreiben und Lesen in der Lage sind. Die Folge von Daten der R-Signale wird in den Speicher 130R geschrieben, die Folge von Daten der G-Signale wird in den Speicher 130G geschrieben, und die Folge von Daten der B-Signale wird in den Speicher 130B geschrieben. Dies wird erreicht durch geeignetes Zuführen von Steuertakten MICKr, MICKg und MICKb mit verschiedenen Phasen.
Die in den Speichern 130R, 130G und 130B gespeicherten Daten werden in einer vorbestimmten Folge gelesen, bei der das Schalten der Daten von einem Speicher zu einem anderen bei jedem Halbbild erfolgt. D. h., ein Halbbild von Daten der R-Signale wird aus dem Speicher 130R gelesen, dann wird ein Halbbild von Daten der G-Signale aus dem Speicher 130G gelesen, und dann wird ein Halbbild der Daten der B-Signale aus dem Speicher 130B gelesen. Derselbe Vorgang wird in gleicher Weise wiederholt.
Der Eingang des D/A-Wandlers 132 ist mit allen Ausgängen der Speicher 130R, 130G und 130B gekoppelt, und er führt eine D/A-Umwandlung bei dem an seinem Eingang angelegten Signal durch. Die Steuerschaltung 114, insbesondere die Speichersteuervorrichtung 77 steuert die Speicher 130R, 130G und 130B in der Weise, dass die Speicher die Bildsignale nacheinander ausgeben, und nur einer von ihnen gibt das Bildsignal zu einer Zeit aus.
Das von dem D/A-Wandler 132 ausgegebene analoge Signal wird zu der monochromatischen (schwarzweiß) CRT 102 geliefert, wie vorstehend beschrieben ist, und kooperiert mit einem Drehfilter 106.
Das von dem zusammengesetzten Videosignal CV getrennte horizontale Synchronsignal H wird zu einem Phasenkomparator 69, Frequenzwandlern 126 und 127, einer A/D-Wandlersteuervorrichtung 76, einer Speichersteuervorrichtung 77 und einer D/A-Wandlersteuervorrichtung 78 geliefert.
Der Phasenkomparator 69 vergleicht die Phase des horizontalen Synchronsignals H und die Phase eines frequenzgeteilten Taktes PLLH, wie später beschrieben wird, und erzeugt ein Spannungssignal entsprechend dem Ergebnis des Phasenvergleichs.
Das Ausgangssignal des Phasenkomparators 69 ist hoch oder niedrig in Abhängigkeit von dem Ergebnis des Vergleichs. Das Filter 70 glättet das Ausgangssignal des Phasenkomparators 69. Das Ausgangssignal des Filters 70 wird zu einem spannungsgesteuerten Oszillator 71 geführt, der einen Bezugstakt RCLK erzeugt, dessen Frequenz sich in Abhängigkeit von der Spannung von dem Filter 70 ändert. Ein Frequenzteiler 74 führt eine Frequenzteilung bei dem Bezugstakt durch, um den frequenzgeteilten Takt PLLH zu erzeugen, der zu dem Phasenkomparator 69 geliefert wird. Der Phasenkomparator 69, das Filter 70, der spannungsgesteuerte Oszillator 71 und der Frequenzteiler 74 bilden eine PLL (Phasenregelschleife). Der Bezugstakt RCLK wird zu dem Signalschalterkreis 75, der A/D-Wandlersteuervorrichtung 76, der Speichersteuervorrichtung 77 und der D/A-Wandlersteuervorrichtung 78 geliefert. Somit werden mit dem horizontalen Syn chronsignal H synchrone Takte zu verschiedenen Schaltungen in der Steuerschaltung 114 geliefert.
Vorzugsweise ist die Anzahl von Taktimpulsen, die den Bezugstakt RCLK bilden, die während jeder horizontalen Periode, die durch das horizontale Synchronsignal H definiert ist, erzeugt werden, ein Vielfaches von drei, oder das Verhältnis der Schreib-Halbbildperiode zu der Lese-Halbbildperiode, derart, dass sowohl die horizontale Periode des Lese-Halbbildes und die horizontale Periode des Schreib-Halbbildes durch ein ganzzahliges Vielfaches einer Taktimpulsperiode definiert sind. Z. B. ist die horizontale Periode des Lese-Halbbildes durch 303 Taktimpulsperioden definiert, während die horizontale Periode des Schreib-Halbbildes durch 909 Taktimpulsperioden definiert ist. Mit einer derartigen Anordnung kann das Verschieben des Bildes in der horizontalen Richtung, die eine Wirkung ähnlich der von Zittern hat, vermieden werden.
Die Dreifachfrequenz-Synchronsignale V3 und H3 von den Frequenzwandlern 126 und 127 werden zu der Speichersteuervorrichtung 77, der D/A-Wandlersteuervorrichtung 78 und der CRT 102 geliefert.
Das von dem Schaltsignalgenerator 75 erzeugte Schaltsignal S wird zu dem Signalschalterkreis 144 geliefert für die Steuerung des Schaltens des Schalterkreises 144. Der von der A/D-Wandlersteuervorrichtung 76 erzeugte Umwandlungstakt ADCK wird zu dem A/D-Wandler 128 geliefert.
Das von der Speichersteuervorrichtung 77 erzeugte Schreibsteuersignal wird zu den Schreibsignal- Eingangsanschlüssen MICKr, MICKg und MICKb der Speicher 130, 130G und 130B geliefert für die Steuerung des Schreibens in die Speicher. Das von der Speichersteuervorrichtung 77 erzeugte Lesesteuersignal wird zu den Lesesignal-Eingangsanschlüssen MOCKr, MOCKg und MOCKb geliefert für die Steuerung der Ausgabe aus den Speichern. Die von der Speichersteuervorrichtung 77 erzeugten Lesefreigabesignale werden ebenfalls für die Steuerung der Ausgabe aus den Speichern zu den Lesefreigabesignal-Eingangsanschlüssen MOEr, MOEg und MOEb geliefert.
Das Ausgabefreigabesignal DAE und der Umwandlungstakt DACK, die von der D/A-Wandlersteuervorrichtung 78 erzeugt werden, werden zu dem D/A-Wandler 132 geliefert.
Eine Antriebssteuervorrichtung 67 erzeugt ein Antriebssignal DV zum Steuern der Drehung des Motors 110 entsprechend den Drehsynchronimpulsen RP von dem Sensor 112 und den Drehfrequenzimpulsen FP von dem Motor 110, und ein Antriebsverstärker 66 spricht auf das Antriebssignal DV an und liefert den Antriebsstrom DA zu dem Motor 110.
Die Frequenzwandler 126 und 127, der Frequenzteiler 74, der Schaltsignalgenerator 175, die A/D-Wandlersteuervorrichtung 76, die Speichersteuervorrichtung 77 und die D/A-Wandlersteuervorrichtung 78 sind aus Toranordnungen und dergleichen in der Form einer integrierten Schaltung 79 gebildet. Der Phasenkomparator 69, das Filter 70, der spannungsgesteuerte Oszillator 71, der Frequenzteiler 74, der Schaltsignalgenerator 75, die A/D-Wandlersteuervorrichtung 76, die Speichersteuervorrichtung 77 und die D/A-Wandlersteuervorrichtung 78, die Antriebssteuervor richtung 67 und die Antriebsverstärker 66 in ihrer Kombination bilden die Steuerschaltung 114 bei diesem Beispiel.
Die Farbbildsignale werden durch die Verstärker 146R, 146G und 146B verstärkt. Die Verstärkungsfaktoren der jeweiligen Verstärker 146R, 146G und 146B werden in Abhängigkeit von den Durchlässigkeiten der Filterabschnitte für die jeweiligen Farben und den Strahlen in Licht-Umwandlungswirkungsgraden der jeweiligen Farbkomponenten des Leuchtmaterials in der CRT 102 eingestellt. Zumindest zwei der Verstärker 146R, 146G und 146B haben eine solche Verzögerungszeit, dass die von den Verstärkern 146R, 146G und 146B mit Bezug aufeinander verzögert sind, wie in 27A, 27B und 27C gezeigt ist, unter der Annahme, dass das R-, G- und B-Signal dieselbe Wellenform haben. Es ist ersichtlich, dass das G-Signal in Bezug auf das R-Signal verzögert ist, und dass das B-Signal in Bezug auf das G-Signal verzögert ist. Die Größe der Verzögerung beträgt ein Drittel der Abtastperiode, d. h., des Intervalls zwischen aufeinander folgenden Abtastungen jeweils des R-, G- und B-Signals, z. B. des R-Signals. Der Grund für die Einführung einer derartigen Verzögerung wird anhand der folgenden Beschreibung ersichtlich.
Der Schalterkreis 144 wählt aufeinander folgend und wiederholt das R-, G- und B-Signal aus, jedes während einer Periode von einem Drittel der Abtastperiode. Das Ergebnis besteht darin, dass Zeitteilungsmultiplex-Farbbildsignale wie in 27D gezeigt erhalten werden.
Das Farbbildsignal wird in den A/D-Wandler 128 eingegeben, in welchem es einer A/D-Umwandlung in ein di gitales Signal, das in 27E gezeigt ist, unterzogen wird, die in die Speicher 130R, 130G und 130B geschrieben werden. Die zu den Speichern 130R, 130G und 130B geführten Schreibsignale werden um ein Drittel der Abtastperiode verschoben, so dass die Folge der Daten der jeweiligen Farben in die jeweiligen Speicher geschrieben werden. D. h., die Folge der Daten entsprechend dem R-Signal wird in den Speicher 130R geschrieben, die Folge der Daten entsprechend dem G-Signal wird in den Speicher 130G geschrieben, und die Folge der Daten entsprechend dem B-Signal wird in den Speicher 130B geschrieben. Dies ist in 28A bis 28E illustriert.
28A zeigt die Abtastpunkte der jeweiligen Farbbildsignale. 28B zeigt digitale Farbbildsignale, die von dem A/D-Wandler 128 ausgegeben wurden. 28C, 28D und 28E zeigen Schreibsteuersignale, die zu den Schreibsignal-Eingangsanschlüssen MICKr, MICKg und MICKb der Speicher 130R, 130G und 130B geführt werden. Die von dem A/D-Wandler 128 ausgegebenen Daten werden an den ansteigenden Kanten der Schreibsignale geschrieben, so dass die Zeiten, zu denen das Schreiben in die jeweiligen Speicher stattfindet, sich wie vorstehend beschrieben voneinander unterscheiden.
Die in die Speicher 130R, 130G und 130B geschriebenen digitalen Farbbildsignale werden zeitlich mit den Lesesignalen mit der dreifachen Frequenz von der der Schreibsignale gelesen, sowie synchron mit dem vertikalen Synchronsignal V. D. h., ein Halbbild der Farbbildsignale jeder Farbe wird in einem Drittel einer Schreib-Halbbildperiode gelesen. Die Halbbilder der jeweiligen Farben werden in Folge gelesen, d. h. in der Reihenfolge R, G und B.
29A bis 29D zeigen das vertikale Synchronsignal V und die Lesefreigabesignale MOEg, MOEb und MOEr, die im aktiven Zustand niedrig sind. Wie illustriert ist, sind die Lesefreigabesignale MOEg, MOEb und MOEr abwechselnd aktiv, jedes während einer Periode von einem Drittel einer vertikalen Periode der Halbbildperiode VP. Jeder der Speicher 130G, 130B und 130R ist in einem Zustand, in welchem das Lesen möglich ist, wenn das entsprechende Lesefreigabesignal MOEg, MOEb oder MOEr aktiv ist. Durch Steuern der Lesefreigabesignale auf diese Weise werden die digitalen Farbbildsignale abwechselnd von den Speichern 130G, 130B und 130R erzeugt.
Beim Lesen der Bildsignale aus den Speichern werden die Zeitpunkte, zu denen das Lesen jedes Halbbildes von Bildsignalen beginnt, so eingestellt, dass eine Folge von Halbbildern von Bildsignalen für verschachtelten (Zeilensprung) Abtastung erzeugt wird. In einer derartigen Folge von Bildsignalen findet das Schalten zwischen ungeradzahligen Halbbildern und geradzahligen Halbbildern bei jeweils drei Halbbildern statt. D. h., drei ungerade Halbbilder für drei Farben werden gefolgt durch drei geradzahlige Halbbilder für drei Farben, welche ihrerseits durch drei ungeradzahlige Halbbilder für drei Farben gefolgt werden, usw.
Dies ist in 30A bis 30d illustriert, in denen ein ungeradzahliges Halbbild und ein geradzahliges Halbbild des ursprünglichen Videosignals durch F1 bzw. F2 angezeigt sind. Ungeradzahlige Halbbilder, die aus G-, B- und R-Bildsignalen, die von dem ungeradzahligen Halbbild F1 erhalten und in den Speichern 130G, 130B und 130R gespeichert sind, gebildet sind, sind jeweils in 30B, 30C und 30D durch G1, B1 und R1 angezeigt. Geradzahlige Halbbilder, die aus den G-, B- und R-Bildsignalen, die von dem ungeradzahligen Halbbild F1 erhalten und in den Speichern 130G, 130B und 130R gespeichert sind, gebildet sind, sind jeweils in 30B, 30C und 30D durch G2, B2 und R2 angezeigt. Das Schreiben von Bildsignalen G1, B1, R1, G2, B2, R2, usw. in die Speicher beginnt synchron mit dem ersten horizontalen Synchronsignal H, das dem vertikalen Synchronsignal V nachfolgt. Eine Kombination (F1 + F2) des ungeradzahligen und des geradzahligen Halbbildes F1 und F2, die ein Vollbild bilden, ist ebenfalls in 30A am rechten Ende gezeigt.
Die Halbbilder von Farbbildsignalen werden in der Folge G1, B1, R1, G2, B2, R2 usw. gelesen. Bei der Steuerung der Erzeugung von verschachteltem Abtasten nach diesem Beispiel werden die Zeitpunkte des Beginnens des Lesens der Bildsignale jedes Halbbildes so eingestellt, dass sie geeignet sind für die verschachtelte Abtastung, bei der das Schalten zwischen ungeradzahligen und geradzahligen Halbbildern nach jeweils jedem dritten gelesenen Halbbild oder nach jedem geschriebenen Halbbild erfolgt. Dies wird erreicht durch Verwendung der in 31B und 31C gezeigten Signale. Das in 31B gezeigte Signal ist das Dreifachfrequenz-Horizontalsynchronsignal H3 synchron mit dem horizontalen Synchronsignal H. Das in 31C gezeigte Signal ist ein verschobenes Dreifachfrequenz-Horizontalsynchronsignal H3s, das um die Hälfte der Periode des horizontalen Synchronsignals H3 verschoben ist. Das Lesen der Bildsignale der ungeradzahligen Halbbilder erfolgt synchron mit dem Dreifachfrequenz-Horizontalsynchronsignal H3, während das Lesen der Bildsignale der geradzahligen Halbbilder synchron mit den verschobenen Synchronsignalen H3s erfolgt. Genauer gesagt, das Lesen jedes ungeradzahligen Halbbildes beginnt synchron mit dem ersten horizontalen Synchronsignal H3 nachfolgend dem vertikalen Synchronsignal V3 jedes Halbbildes, und das Lesen jeder Zeile der Bildsignale beginnt synchron mit jedem der horizontalen Synchronsignale H3. Das Lesen jedes geradzahligen Halbbildes beginnt synchron mit dem ersten verschobenen horizantalen Synchronsignal H3s nachfolgend dem vertikalen Synchronsignal V3 jedes Halbbildes, und das Lesen jeder Zeile der Bildsignale beginnt synchron mit jedem der verschobenen horizontalen Synchronsignale H3s.
Die in der obigen Folge und zu den obigen Zeitpunkten gelesenen Bildsignale werden durch den D/A-Wandler 132 einer D/A-Umwandlung unterzogen und dann zu der CRT 102 geliefert, um die Halbbilder nacheinander darzustellen, zeitlich mit der Drehung des Drehfilters 106 abgestimmt.
Bei dem vorstehend beschriebenen Beispiel wird nur ein einzelner A/D-Wandler 128 zum aufeinander folgenden Abtasten der drei Bildsignale verwendet, und doch sind die Zeitpunkte, zu denen die Bildsignale der drei Farben abgetastet werden, an entsprechenden Positionen aufgrund der unterschiedlichen Verzögerungen der Verstärker 146R, 146G und 146B. Als eine Folge kann ein Farbverschmutzung aufgrund von Differenzen der Abtastpunkte vermieden werden.
Darüber hinaus kann, da die horizontale Abtastperiode bei dem NTSC-System und die horizontale Abtastperiode bei dem PAL-System etwa gleich sind, das vorstehende beschriebene Ausführungsbeispiel einfach auf beide Systeme angewendet werden.
Modifikationen der Ausführungsbeispiele A1 bis A7
Bei den beschriebenen Ausführungsbeispielen wird der Farbsignalseparator verwendet, um R-, G- und B-Bildsignale zu erzeugen. Jedoch ist der Farbsignalseparator 122 nicht erforderlich, wenn die Farbbildsignale RS, GS und BS von außerhalb der Farbbild-Anzeigevorrichtung geliefert werden.
Bei den beschriebenen Ausführungsbeispielen wird der Synchronseparator verwendet, um das Vertikal- und das Horizontalsynchronsignal V bzw. H herauszuziehen. Jedoch ist der Synchronseparator 124 nicht erforderlich, wenn die Synchronsignale V und H von außerhalb der Farbbild-Anzeigevorrichtung geliefert werden.
Bei den verschiedenen vorbeschriebenen Ausführungsbeispielen werden die Bildsignale mit einer Geschwindigkeit gelesen, die das Dreifache der Geschwindigkeit ist, mit der sie in die Speicher geschrieben werden. Jedoch kann das Lesen mit einer Geschwindigkeit erfolgen, die anders als die dreifache Geschwindigkeit des Schreibens ist. Wenn die Geschwindigkeit des Lesens das n-fache (n ist eine ganze Zahl) der Geschwindigkeit des Schreibens ist, wird das in 2 gezeigte Drehfilter (mit einem einzigen Satz von Filterabschnitten) mit einer Geschwindigkeit von n/3 Umdrehungen für eine vertikale Periode des eingegebenen Videosignals gedreht.
Bei verschiedenen vorbeschriebenen Ausführungsbeispielen hat das Drehfilter 106 einen einzigen Satz von drei Filterabschnitten 106R, 106G und 106B der drei Primärfarben. Das Drehfilter 106 kann alternativ zwei Sätze von Filterabschnitten haben. Der erste Satz besteht aus drei Filterabschnitten 106R1, 106G1 und 106B1 für rot, grün und blau, und der zweite besteht aus drei Filterabschnitten 106R2, 106G2 und 106B2 für rot, grün und blau, wie in 32A illustriert ist. Die Filterabschnitte 106R1, 106G1, 106B1, 106R2, 106G2 und 106B2 sind aufeinander folgend in der Richtung der Drehung, so dass sie aufeinander folgend und kontinuierlich über dem Schirm 103 der CRT 102 liegen. In dem in 32A gezeigten Zustand ist die Abtastzeile 103s an oder nahe der oberen Kante des Schirms 103s, und die Grenzlinie 106br zwischen den Filterabschnitten 106B2 und 106R1 ist in der Mitte des Schirms 103. Im Schritt mit der Abwärtsbewegung der Abtastzeile 103s (durch vertikale Ablenkung oder Abtastung) dreht sich das Drehfilter in der Richtung des Pfeils 106A, wie in 32B, 32C und 32D gezeigt ist. In dem in 32D gezeigten Zustand ist die Abtastzeile 103s wieder an oder nahe der oberen Kante des Schirms 103, und die Grenzlinie 106rg zwischen den Filterabschnitten 106R1 und 106G1 ist in der Mitte des Schirms.
Durch die Verwendung des Drehfilters 106 mit zwei Sätzen von Filterabschnitten kann die Drehgeschwindigkeit des Drehfilters auf die Hälfte verringert werden (verglichen mit dem Fall, in welchem das Drehfilter nur einen Satz von Filterabschnitten hat). Dies ist vorteilhaft, da das Geräusch aufgrund der Drehung herabgesetzt werden kann und die Spannung zum Antreiben des Motors 110 kann reduziert werden. Darüber hinaus wird das Genauigkeitserfordernis bei der Montage der Filterabschnitte erleichtert, und der zulässige Drehphasenfehler wird erhöht.
Die Anzahl der Sätze der Filterabschnitte kann weiterhin auf drei oder mehr erhöht werden.
Anstelle des scheibenförmigen Drehfilters 106 kann ein Drehfilter 148 mit der Form eines kreisförmigen Kegelstumpfes verwendet werden, wie in 33 und 34 gezeigt ist. Das in 33 und 34 illustrierte Drehfilter 148 hat ebenfalls zwei Sätze von Filterabschnitten 148R1, 148G1, 148B1, 148R2, 148G2 und 148B2.
Das Drehfilter 148 ist um die Achse des Kegels drehbar und gleichmäßig geteilt durch Generatoren (gerade Linien, die sich entlang der Oberfläche des Kegels erstrecken und durch den Scheitelpunkt des Kegels hindurchgehen) des Kegels in die roten, grünen und blauen Filterabschnitte 148R1, 148G1, 148B1, 148R2, 148G2 und 148B2.
Der Schirm 103 der CRT 102 ist so vorgesehen, dass er der äußeren konischen Oberfläche des Drehfilters 148 gegenüberliegt. Durch die Verwendung des konischen Drehfilters kann der Durchmesser des Filters reduziert werden und die Gesamtgröße der Vorrichtung kann verringert werden.
In Verbindung mit dem beschriebenen Ausführungsbeispiels sind die Filterabschnitte des Drehfilters so ausgebildet, dass sie über dem Schirm der Anzeigevorrichtung liegen. Jedoch ist die Erfindung nicht auf eine derartige Anordnung beschränkt. Was wesentlich ist, ist, dass der Filterabschnitt so ausgebildet ist, dass er in einem optischen Pfad von dem Schirm zu einer vorbestimmten Betrachtungsposition, an welcher der Betrachter das Licht von dem Schirm empfängt, angeordnet ist.
Die vorbeschriebene Anzeigevorrichtung nach der Erfindung kann als Sucher in einer Videokamera oder als ein Projektions-Fernsehgerät verwendet werden.
Ausführungsbeispiel B1
35 zeigt einen Videosignalprozessor zum Umwandeln der R-, G- und B-Videosignale in Halbbild-Folgesignale, die bei einer Durchführung einer Halbbild-Folgeanzeige von R-, G- und B-Videosignalen verwendet werden. 35 zeigt nur den Teil des Videosignalprozessors, der sich auf die Erzeugung des decodierten Farbbildsignals, z. B. des B-Signals, von einer von mehreren Farben bezieht.
Bei diesem Ausführungsbeispiel sowie bei anderen nachfolgend beschriebenen Ausführungsbeispielen bezeichnen Bezugszahlen, die identisch mit denjenigen in den Zeichnungen des Standes der Technik nach 10 bis 18 sind, identische oder entsprechende Teile oder Schaltungen.
Die Abtastfrequenz ist höher als die bei der herkömmlichen Anzeigeeinheit verwendete Abtastfrequenz. Sie wird als das Dreifache der bei der herkömmlichen Anzeigeeinheit verwendeten Abtastfrequenz angenommen.
Ein Steuersignalgenerator 50 lieferten Steuer- und Taktsignale, die zur Steuerung anderer Schaltungen verwendet werden. In dem Ausführungsbeispiel nach 35 sind Takte A/DCLK und D/ACLK gezeigt, die von dem Steuersignalgenerator 50 erzeugt werden. Es werden aber auch andere Signale, die notwendig sein können, erzeugt, obgleich sie nicht gezeigt sind. Der Steuersignalgenerator 50 bildet zusammen mit Invertern 7 und 8, die die Takte A/DCLK und D/ACLK invertieren, eine Steuerschaltung bei diesem Ausführungsbeispiel.
Ein LPF (Tiefpassfilter) 12 zieht die Niedrigfrequenzkomponente aus dem Farbsignal (die eine Farbsignalkomponente ist) des Ausgangssignals des D/A-Wandlers 3b heraus. ein HPF (Hochpassfilter) 13 entfernt die Farbsignalkomponente aus dem Ausgangssignal des Schalters 9. Ein LPF 14 entfernt das Umfaltrauschen aus dem Ausgangssignal des HPF 13, wodurch ein Signal erzeugt wird, das aus der Helligkeitssignalkomponente besteht. Ein Addierer 15 addiert die Farbsignalkomponente von dem LPF 12 und die Helligkeitssignalkomponente von dem LPF 14.
Das Videosignal besteht aus einem Helligkeitssignal und Farbsignalen. Das Helligkeitssignal hat dasselbe Frequenzband wie das Videosignal. Die Bandbreite der Farbsignale braucht nicht so breit zu sein. Wegen der Begrenzung der Auflösungsfähigkeit der menschlichen Augen ist es ausreichend, wenn das Farbsignal eine Bandbreite von 0,5 bis 1,5 MHz für das NTSC-System und von 1,3 MHz für das PAL-System hat.
Die R-, G- und B-Videosignale enthalten Farbsignalkomponenten, die nicht in Beziehung zueinander stehen, sowie eine Helligkeitssignal-Niedrigfrequenzkomponente (Helligkeitssignalkomponente in dem Niedrigfrequenzband bis zu 1,5 MHz), und eine Helligkeitssignal-Hochfrequenzkomponente (über 1,5 MHz), die zwischen den R-, G- und B-Videosignalen gemeinsam ist. Mit anderen Worten, die R-, G- und B-Videosignale können in Niedrigfrequenzkomponenten, die nicht miteinander in Beziehung sind, und Hochfrequenzkomponenten, die einander identisch sind, geteilt werden.
In der folgenden Beschreibung wird die Niedrigfre quenzkomponente des R-Videosignals (die nicht in Beziehung zu den Niedrigfrequenzkomponenten des G- und B-Videosignals steht) an einem Abtastpunkt n dargestellt durch n dargestellt Rn, und die Hochfrequenzkomponente des R-Videosignals (die identisch mit der Hochfrequenzkomponente des G- und des B-Videosignals ist) an dem Abtastpunkt n wird dargestellt durch YHn. Das R-Videosignal kann daher durch Rn + YHn dargestellt werden. In gleicher Weise wird die Niedrigfrequenzkomponente des G-Videosignals an einem Abtastpunkt n dargestellt durch Gn, und die Hochfrequenzkomponente des G-Videosignals an dem Abtastpunkt n wird dargestellt durch YHn. Das G-Videosignal kann daher durch Gn + YHn dargestellt werden. In gleicher Weise wird die Niedrigfrequenzkomponente des B-Videosignals an dem Abtastpunkt n dargestellt durch Bn, und die Hochfrequenzkomponente des B-Videosignals an dem Abtastpunkt n wird dargestellt durch YHn. Das B-Videosignal kann daher durch Bn + YHn dargestellt werden. Obgleich die Niedrigfrequenzkomponenten des Videosignals auch Helligkeitssignalkomponenten enthalten, werden sie manchmal einfach als Farbsignalkomponenten bezeichnet.
In der folgenden Beschreibung wird angenommen, dass die Frequenz f_A/D des Steuertakts der A/D-Wandler 1b, 1ga und die Frequenz f_D/A des Steuertakts für die D/A-Wandler 3b und 3ga einander identisch sind.
Die G- und B-Eingangssignale haben die in 38A gezeigte Frequenzverteilung.
Die LPF 4B und 4ga beschränken jeweils die Eingangssignale auf ein Frequenzband (f_A/D – f_C), welches die Steuertaktfrequenz minus dem Frequenzband f_C der Farbsignalkomponente ist, die z. B. 1,5 MHz beträgt.
Die Ausgangssignale der LPF 4b und 4ga haben die in 38B gezeigte Frequenzverteilung.
Die A/D-Wandler 1b und 1ga, die Halbbildspeicher 2b und 2ga sowie die D/A-Wandler 3b und 3ga sind ähnlich den A/D-Wandlern 1 und 1a, den Halbbildspeichern 2 und 2a sowie den D/A-Wandlern 3 und 3a bei dem Beispiel des Standes der Technik nach 10. Die an die Schaltungen 1ga, 2ga und 3ga angelegten Steuertakte und die an die Schaltungen 1b, 2b und 3b angelegten Steuertakte sind gegeneinander um 180° außer Phase. Die Abtastzeitpunkte des A/D-Wandlers 1b sind durch n, n + 1, n + 2, ... bezeichnet, während die Abtastzeitpunkte des A/D-Wandlers 1ga durch m, m + 1, m + 2, ... bezeichnet sind.
Die Ausgangssignale der D/A-Wandler 3b und 3ga enthalten Umfaltungsrauschen von der Steuertaktfrequenz f_D/A, wie in 38C und 38D gezeigt ist. Die Ausgangssignalkomponenten können durch Bn + YHn und Gm + YHm bezeichnet werden, wie in 36A und 36B gezeigt ist.
Das LPF 12 zieht die Farbsignalkomponente B aus dem Ausgangssignal des D/A-Wandlers 3b heraus. Zu diesem Zweck begrenzt es das Signal auf das Frequenzband, das nicht höher als f_C ist. Das Ausgangssignal des LPF 12 ist wie in 39C gezeigt. Seine Komponente besteht aus Bn allein, die in 37A gezeigt ist.
Das Ausgangssignal des Schalters 9 hat die in 37B gezeigte Wellenform mit zweimal so vielen Abtastpunkten, und es enthält das Umfaltungsrauschen von der zweifachen Frequenz der Steuertaktfrequenz f_D/A das durch das Schalten des Schalters 9 eingeführt wird. Das Umfaltungsrauschen von der Steuertaktfre quenz f_D/A aufgrund des Abtastens bei den D/A-Wandlern 3b und 3ga wird gegenseitig ausgelöscht aufgrund der Phasendifferenz von 180° zwischen den für die Abtastung bei den D/A-Wandlern 3b und 3ga verwendeten Takten. Dies erfolgt durch denselben Mechanismus, wie er mit Bezug auf den Stand der Technik nach 14 beschrieben wurde.
Die Ausgangssignale des Schalters 9 haben die in 39A gezeigte Frequenzverteilung, und ihre Komponenten sind (Bn + YHn) + (Gm + YHm), wie in 37B gezeigt ist.
Das HPF 13 blockiert Komponenten, die nicht höher als f_C sind, d. h., die Farbsignalkomponente, und entfernt die Farbsignalkomponenten von B und G aus dem Ausgangssignal des Schalters 9.
Das LPF 14 begrenzt das Ausgangssignal des HPF 13 auf eine Bandbreite von nicht höher als (f_D/A – f_C), um hierdurch jegliches verbliebene Umfaltungsrauschen von der Steuertaktfrequenz f_D/A und das Umfaltungsrauschen von der doppelten Frequenz 2f_D/A zu entfernen. Das Ausgangssignal des LPF 14 ist wie in 39B gezeigt. Das Ausgangssignal ist gleich YHn + YHm, wie in 37C gezeigt ist. Somit besteht es aus der Helligkeitssignalkomponente YH allein.
Der Addierer 15 addiert die Farbsignalkomponente B von dem LPF 12 und die Helligkeitssignalkomponente YH von dem LPF 14, um ein Signal mit der in 39D gezeigten Frequenzverteilung zu erzeugen. Die Ausgangssignalkomponenten sind (Bn + YHn + YHm), wie in 37D gezeigt ist.
Wie beschrieben wurde, wird in dem Videosignalprozes sor nach Ausführungsbeispiel B1 die Helligkeitssignalkomponente YHm des an verschiedenen Abtastpunkten abgetasteten G-Signals zu dem B-Signal addiert, so dass die Abtastfrequenz wirksam verdoppelt wird. Die Signalbandbreite wird auf (f_D/A – f_C) erweitert. Die Verringerung von f_C erfolgt aufgrund der Notwendigkeit, das Umfaltungsrauschen der Farbsignalkomponenten aus der Steuertaktfrequenz f_D/A zu entfernen.
Betrachtung von f_A/D und f_D/A
Wenn f_A/D = f_D/A, wie angenommen wurde, sind die Bandbreite f_C der Farbsignalkomponente bei dem A/D-Wandler und die Bandbreite f_C der Farbsignalkomponente bei dem D/A-Wandler identisch. Wenn f_A/D ≠ f_D/A, ist es erforderlich, eine Frequenzskalierung zwischen dem A/D-Wandler und dem D/A-Wandler vorzunehmen. Wenn die Bandbreite der Farbsignalkomponente bei dem A/D-Wandler gleich f_C ist, dann ist die Bandbreite f_C' der Farbsignalkomponente bei dem D/A-Wandler: fC' = fC × (fD/A/fA/D)
Die Signalbandbreite bei dem D/A-Wandler, d. h., die Bandbreit des Ausgangssignals des Addierers 15 ist gegeben durch: fD/A – fC × fD/A/fA/D = fD/A/fA/D × (fA/D – fC)
Die Bandbreite bei dem A/D-Wandler ist gegeben durch Vornahme der Frequenzskalierung, d. h., durch Multiplizieren der vorstehend gegebenen Bandbreite mit f_A/D/f_D/A. Die Signalbandbreite bei dem A/D-Wandler ist daher (f_A/D – f_C), die identisch mit der vorstehend beschriebenen ist.
Somit ist darauf hinzuweisen, dass keine Differenz in der Signalbreite bei dem A/D-Wandler zwischen der Situation, in der f_A/D ≠ f_D/A ist, und der Situation, in der ist, besteht. So ist es ausreichend, wenn die Situation betrachtet wird, in der f_A/D ≠ f_D/A.
In der obigen Beschreibung wird eine Abtastung hoher Ordnung wie eine Dreifachabtastung durchgeführt, um eine Halbbild-Folgenanzeige von R-, G- und B-Videosignalen durchzuführen, wodurch das Videosignal von drei Primärfarben in Halbbild-Folgesignale umgewandelt wird. Das bei diesem Ausführungsbeispiel sowie bei anderen Ausführungsbeispielen, die nachfolgend beschrieben werden, offenbarte Konzept kann auf einen anderen Videosignalprozessor angewendet werden.
Ausführungsbeispiel B2
40 zeigt ein anderes Ausführungsbeispiel des Videosignalprozessors. Der Videosignalprozessor nach diesem Ausführungsbeispiel ist in der Lage, Halbbild-Folgesignale für rot, grün und blau in Folge zu erzeugen. Die Schaltungen, die mit denjenigen in 35 identisch sind oder diesen entsprechen, sind durch identische Bezugszahlen gekennzeichnet. Die Schaltungen mit identischen Bezugszahlen mit Ausnahme des Suffix "r", das "g" oder "b" ersetzt, sind identisch mit der Ausnahme, dass sie das R-Signal anstelle des G- oder B-Signals verarbeiten. Die in den Schaltungen zur Verarbeitung der R- und G-Signale verwendeten Takte und die in den Schaltungen zur Verarbeitung des B-Signals verwendeten Takte sind in der Phase um 180° gegeneinander versetzt.
Ein Schalter 10 wählt entweder die Ausgangsdaten aus dem Halbbildspeicher 2ra oder die Ausgangsdaten aus dem Halbbildspeicher 2ga. Ein Schalter 11 wählt entweder das Ausgangssignal von dem D/A-Wandler 3 oder das Ausgangssignal von dem D/A-Wandler 3a. In gleicher Weise wählt ein Schalter 9 entweder das Ausgangssignal von dem D/A-Wandler 3 oder das Ausgangssignal von dem D/A-Wandler 3a.
Zum Erzeugen des R-Signals wählt der Schalter 10 die Daten aus dem Halbbildspeicher 2ra, und der Schalter 11 wählt die Daten von dem D/A-Wandler 3a, und der Schalter 9 wählt die Daten von dem D/A-Wandler 3.
Zum Erzeugen des G-Signals wählt der Schalter 10 die Daten von dem Halbbildspeicher 2ga, und der Schalter 11 wählt die Daten von dem D/A-Wandler 3a, und der Schalter 9 wählt die Daten von dem D/A-Wandler 3.
Zum Erzeugen des B-Signals ist die Position des Schalters 10 wahlfrei, d. h., er kann in der Position zur Auswahl der Daten aus dem Halbbildspeicher 2ra oder in der Position zur Auswahl der Daten aus dem Halbbildspeicher 2ga sein, und der Schalter 11 wählt die Daten von dem D/A-Wandler 3, und der Schalter 9 wählt die Daten von dem D/A-Wandler 3a.
Durch Steuern der Schalter 9, 10 und 11 in der vorbeschriebenen Weise werden die R-, G- und B-Halbbild-Folgesignale an dem Ausgang des Addierers 15 erzeugt. Wenn das R-Signal an dem Ausgang des Addierers 15 erzeugt wird, wird das Helligkeitssignal des B-Signals mit verschiedenen Abtastpunkten addiert. Wenn das G-Signal an dem Ausgang des Addierers 15 erzeugt wird, wird das Helligkeitssignal des B-Signals mit verschiedenen Abtastpunkten addiert. Wenn das B-Signal an dem Ausgang des Addierers 15 erzeugt wird, wird das Helligkeitssignal entweder das R-Signals oder G-Signals mit verschiedenen Abtastpunkten addiert.
Die Signalbandbreite des Videosignalprozessors bei diesem Ausführungsbeispiel ist f_A/D – f_C.
Ausführungsbeispiel B3
41 zeigt einen Teil des Videosignalprozessors nach einem anderen Ausführungsbeispiel. 41 zeigt nur den Teil des Videosignalprozessors, der sich auf die Erzeugung des decodierten Farbsignals, z. B. B-Signals von mehreren Farben bezieht. Der Halbbild-Phaseninverter 16 empfängt den Takt A/DCLK und gibt ein Paar von Takten 180° aus mit derselben Frequenz wie der des und synchron mit dem Takt A/DCLK, und außer Phase voneinander, und verschiebt die Phasen der Ausgangstakte um 180°, jedes Mal, wenn ein A/D-Halbbildimpuls angelegt wird. Der Halbbild-Phaseninverter 17 empfängt den Takt D/ACLK und gibt ein Paar von Takten 180° aus mit derselben Frequenz wie der des und synchron mit dem Takt D/ACLK, und außer Phase voneinander, und verschiebt die Phasen der Ausgangstakte um 180°, jedes Mal, wenn ein D/A-Halbbildimpuls angelegt wird.
42 zeigt ein Beispiel des Halbbild-Phaseninverters 16, während 43 die Wellenformen der Signale an verschiedenen Punkten in der Schaltung nach 42 zeigt. Wie in 42 illustriert ist, weist der Halbbild-Phaseninverter einen Frequenzteiler 19 auf zum Teilen der Frequenz der D/A-Halbbildimpulse in die Hälfte. Ein Inverter 18 wird hier den eingegebenen Takt D/ACLK, um hierdurch die Phase des Taktes um 180° zu verschieben. Schalter 20 und 21 wählen einen der Takte aus, die in der Phase um 180° gegeneinander verschoben sind. Das Paar von Takten, CLK1 und CLK2, wird an den Ausgängen der Schalter 20 und 21 erhalten.
Der Halbbild-Phaseninverter 17 ist in ähnlicher Weise zusammengesetzt, aber er empfängt die A/D-Halbbildimpulse (anstelle der D/A-Halbbildimpulse) und den Eingangstakt A/DCLK (anstelle des Eingangstaktes D/ACLK).
44A bis 44D und 45A bis 45D zeigen die Frequenzverteilungen der Signale an verschiedenen Knoten in der Schaltung nach 41.
Es wird angenommen, dass f_D/A = f_A/D ist.
Bei dem in 41 gezeigten Videosignalprozessor werden die G- und B-Eingangssignale durch die LPF 4g und 4b in der Bandbreite begrenzt auf die Frequenz f_A/D der Steuertakte für die A/D-Wandler 1ga und 1b, und sie werden dann in die A/D-Wandler 1ga und 1b eingegeben. Die Halbbild-Phaseninverter 16 und 17 verschieben die Phasen der Steuertakte für die B-Signalverarbeitungsschaltung und die G-Signalverarbeitungsschaltung bei jedem Halbbild um 180°. Das in den Ausgangssignalen der D/A-Wandler 3b und 3ga enthaltene Umfaltungsrauschen wird bei jedem Halbbild um 180° verschoben.
Die Ausgangssignale von den D/A-Wandlern 3b und 3ga haben die in 44C und 44D gezeigten Frequenzverteilungen. Die Phasen des Umfaltungsrauschens von der Steuertaktfrequenz f_D/A werden bei jedem Halbbild um 180° verschoben, so dass das Umfaltungsrauschen sowohl in den Farbsignalkomponenten als auch in den Helligkeitssignalkomponenten, gesehen von dem menschlichen Auge, einander auslöschen, d. h., "visuell" einander auslöschen.
Das Ausgangssignal des Schalters 9 enthält das Umfaltungsrauschen von der Frequenz f_D/A der Steuertakte für die D/A-Wandler 3b und 3ga und das Umfaltungsrauschen von der Frequenz 2f_D/A, die das Zweifache der Steuertaktfrequenz f_D/A ist, wie in 45A gezeigt ist. Jedoch wird das Umfaltungsrauschen von der Steuertaktfrequenz f_D/A in den Farbsignalkomponenten in den von den menschlichen Augen gesehenen Bildern gegenseitig ausgelöscht. Es ist daher nicht erforderlich, dieses Umfaltungsrauschen durch Verwendung des LPF 14 wie bei dem Ausführungsbeispiel B1 zu entfernen. Das LPF 14 begrenzt stattdessen die Bandbreite des Signals, um Komponenten zu entfernen, die höher als f_D/A sind, während das HPF 13 die Komponenten entfernt, die niedriger als 1,5 MHz sind, d. h., die Farbsignalkomponenten von blau (B) und grün (G). Das LPF 12 andererseits entfernt die Komponenten, die höher als 1,5 MHz sind, d. h., andere als die Farbsignalkomponente von blau (B). Die Bandbreite des B-Ausgangssignals wird bis zu der Steuertaktfrequenz f_D/A erweitert.
Ausführungsbeispiel B4
46 zeigt einen Videosignalprozessor nach einem anderen Ausführungsbeispiel. Die Schaltungen sind identisch oder entsprechen denjenigen in 40 und 41. Sie ist ähnlich dem Ausführungsbeispiel nach 40, aber ist zusätzlich mit den Halbbild-Phasenumwandlern 16 und 17 versehen, die ähnlich den in 41 gezeigten sind.
Die Schalter 9, 10 und 11 werden in derselben Weise wie mit Bezug auf das Ausführungsbeispiel nach 40 beschrieben gesteuert. Dann wird während der Periode, in der das R-Signal ausgegeben wird, die Helligkeitssignalkomponente des B-Signals an verschiedenen Abtastpunkten addiert. Wenn das G-Signal ausgegeben wird, wird die Helligkeitssignalkomponente des B-Signals an verschiedenen Abtastpunkten addiert. Wenn das B-Signal ausgegeben wird, wird die Helligkeitssignalkomponente des R-Signals oder des G-Signals an verschiedenen Abtastzeitpunkten addiert, und die R-, G- und B- Halbbild-Folgesignale werden erhalten.
Die Bandbreite der Ausgangssignale wird zu der Steuertaktfrequenz f_A/D in derselben Weise wie mit Bezug auf das Ausführungsbeispiel nach 41 beschrieben erweitert.
Ausführungsbeispiel B5
47 zeigt einen Videosignalprozessor nach einem anderen Ausführungsbeispiel. 47 zeigt nur den Teil des Videosignalprozessors, der in Beziehung zu der Erzeugung des decodierten Farbsignals, z. B. des B-Signals, aus mehreren Farben steht. In 47 sind Schaltungen, die mit solchen in 35, 40 und 41 identisch sind oder diesen entsprechen, durch identische Bezugszahlen gekennzeichnet. Sie ist ähnlich dem Ausführungsbeispiel nach 35, aber ist zusätzlich mit A/D-Wandlern 1g und 1ba, Halbbildspeichern 2g und 2ba, D/A-Wandlern 3g und 3ba, Frequenzteilern 22 und 23 und einem Schalter 24 versehen. Anstelle der Inverter 7 und 8 in 35 sind Inverter 7g, 7b, 8g und 8b vorgesehen. Anstelle des Schalters 9 ist ein Paar von Schaltern 9g und 9b vorgesehen. Der Frequenzteiler 22 teilt die Frequenz des Eingangstaktes mit einer Frequenz von 2 f_A/D und erzeugt einen ersten und einen zweiten. Takt mit einer Frequenz f_A/D und einer Phasendifferenz von 90° zwischen ihnen. Der Frequenzteiler 23 teilt die Frequenz des Eingangstaktes mit einer Frequenz 2 f_D/A und erzeugt einen ersten und einen zweiten Takt mit einer Frequenz f_A/D und einer Phasendifferenz von 90° zwischen ihnen. Der Schalter 24 wählt eines der Ausgangssignale der Schalter 9g und 9b aus.
48A bis 48C zeigen die Wellenformen der Signale an verschiedenen Knoten in der Schaltung nach 47. 49A bis 49F zeigen die Frequenzverteilungen des Signals an verschiedenen Knoten in der Schaltung nach 47. Es wird angenommen, dass f_A/D = f_D/A ist.
In dem Videosignalprozessor nach 47 wird das G-Eingangssignal durch das LPF 4g in der Bandbreite auf eine Frequenz (2f_A/D – f_C) begrenzt, und es wird dann in die A/D-Wandler 1g und 1ga eingegeben. In gleicher Weise wird das B-Eingangssignal durch das LPF 4b in der Bandbreite auf eine Frequenz (2f_A/D – f_C) begrenzt und wird dann in die A/D-Wandler 1ba und 1b eingegeben.
Sowohl die B-Signalverarbeitungsschaltung als auch die G-Signalverarbeitungsschaltung sind ähnlich dem Beispiel nach dem Stand der Technik gemäß 14 dahingehend, dass sie ein Paar von A/D-Wandlern 1ga und 1g oder 1ba und 1b haben, die in Übereinstimmung mit Takten mit einer gegenseitigen Phasendifferenz von 180° arbeiten, um hierdurch die Abtastfrequenz wirksam zu verdoppelt. Es besteht jedoch eine Phasendifferenz von 90° zwischen den von den Frequenzteilern 22 und 23 ausgegebenen Takten für die B-Signalverarbeitungsschaltung und die G- Signalverarbeitungsschaltung. Als eine Folge liegen die Abtastpunkte der G-Signale, l, k, l + 1, k + 1, l + 2, k + 2, ... in der Mitte zwischen den Abtastpunkten der B-Signale, n, m, n + 1, m + 1, n + 2, m + 2, ..., und die Phasendifferenz zwischen den Abtastpunkten der G-Signale und den Abtastpunkten der B-Signale beträgt 180°.
Die Ausgangssignale der Schalter 9b und 9g haben die in 49B gezeigt Frequenzverteilung. Wie illustriert ist, enthalten sie Umfaltungsrauschen von der Frequenz 2f_D/A der Steuertakte für die Schalter 9b und 9g.
Das LPF 12 entfernt andere Komponenten als die B-Farbsignalkomponente durch Bandbegrenzung des Signals auf einen Frequenzbereich, der nicht höher als f_C ist. Das Ausgangssignal des LPF 12 hat die in 49D gezeigte Frequenzverteilung.
Der Schalter 24 wird durch den Takt 2 f_D/A gesteuert, um abwechselnd die Ausgangssignale der Schalter 9b und 9g auszuwählen.
Das Ausgangssignal des Schalters 24 hat eine Wellenform mit einer doppelten Abtastfrequenz, wie in 48C gezeigt ist. Es enthält Umfaltungsrauschen von der Frequenz 2f_D/A, die das Zweifache der Frequenz der Steuertakte für die Schalter 9b und 9g ist, sowie Umfaltungsrauschen von der Frequenz 4f_D/A, die das Zweifache der Frequenz 2f_D/A des Steuertaktes für den Schalter 24 ist.
Das Umfaltungsrauschen von der Frequenz 2f_D/A weist Komponenten der Helligkeitssignalkomponente Y auf. Die Umfaltungsrauschkomponente für die von der B- Signalverarbeitungsschaltung ausgegebene Helligkeitssignalkomponente Y und die Umfaltungsrauschkomponente für die von der B-Signalverarbeitungsschaltung ausgegebene Helligkeitssignalkomponente Y haben eine Phasendifferenz von 180° und löschen daher einander aus. Als eine Folge hat das Ausgangssignal des Schalters 24 die in 49C gezeigte Frequenzverteilung, und seine Signalkomponenten sind (Bn + YHn) + (Bm + YHm) + (G1 + YH1) + (Gk + YHk)wie in 48C gezeigt ist.
Das HPF 13 blockiert die Komponenten, die niedriger als f_C sind, um hierdurch die B- und G-Farbsignalkomponenten aus dem Ausgangssignal des Schalters 24 zu entfernen.
Das LPF 14 begrenzt das Signal auf einen Bandbereich von nicht höher als (2f_D/A – f_C), wodurch das Umfaltungsrauschen von 2f_D/A (die Frequenz, die das Doppelte der Frequenz des Steuertakts für die Schalter 9b und 9g ist) aufgrund der B- und G-Farbsignalkomponenten und das Umfaltungsrauschen von 4f_D/A (das Doppelte der Frequenz des Steuertakts für den Schalter 24) entfernt werden, und zieht die Helligkeitssignalkomponente heraus. Das Ausgangssignal des LPF 14 enthält kein Umfaltungsrauschen, wie in 49E gezeigt ist, und seine Komponenten sind YHn + YHm + YH1 + YHk.
Somit besteht es nur aus Helligkeitssignalkomponenten.
Der Addierer 15 addiert die B-Farbsignalkomponente von dem LPF 12 und die Helligkeitssignalkomponente YH von dem LPF 14, um ein B-Signal mit der in 49F gezeigten Frequenzverteilung zu erzeugen. Die Komponenten des B-Signals sind B + YHn + YHm + YH1 + YHk.
Wie beschrieben wurde, werden in dem Videosignalprozessor nach dem Ausführungsbeispiel B5 die Helligkeitssignalkomponenten YH1 und YHk des G-Signals mit verschiedenen Abtastpunkten zu dem B-Signal addiert, und die Abtastfrequenz mit Bezug auf die Helligkeitssignalkomponenten wird verdoppelt. Es ist jedoch erforderlich, das Umfaltungsrauschen von 2f_D/A aufgrund der B- und G-Farbsignalkomponenten zu entfernen. Als eine Folge hat das Ausgangssignal des Addierers 15 eine Bandbreite, die auf 2f_D/A – f_C erweitert ist.
Ausführungsbeispiel B6
50 zeigt einen Videosignalprozessor nach einem anderen Ausführungsbeispiel. Die Schaltungen, die mit denjenigen in den vorher beschriebenen Zeichnungen identisch sind oder diesen entsprechen, sind durch identische Bezugszahlen gekennzeichnet. Er ist ähnlich dem Ausführungsbeispiel nach 47. Jedoch ist er zusätzlich mit einem LPF 4r ähnlich dem LPF 4g oder 4b versehen und hat daher ein Durchlassband von bis zu 2f_A/DCLK/2 = f_A/DCLK, einem A/D-Wandler 1ra, der durch denselben Takt wie der A/D-Wandler 1ga gesteuert wird, einem anderen A/D-Wandler 1r, der von demselben Takt wie der A/D-Wandler 1g gesteuert wird, Halbbildspeichern 2ra und 2r, Schaltern 10a, 10 und 11. Anstelle des Inverters 8g ist ein Inverter 8rg ähnlich dem Inverter 8g dahingehend, dass er das Ausgangssignal des Frequenzteilers 23 empfängt und in vertiert, vorgesehen. Anstelle der D/A-Wandler 3ga und 3g sind D/A-Wandler 3rga und 3rg vorgesehen. Anstelle des Schalters 9g ist ein Schalter 9rg vorgesehen. Das Ausgangssignal des A/D-Wandlers 2ra wird unter der Steuerung des Taktes von dem Inverter 7rg in den Halbbildspeicher 2ra geschrieben. Die in dem Halbbildspeicher 2ra gespeicherten Daten werden unter der Steuerung des Taktes von dem Inverter 8rg gelesen. Das Ausgangssignal des A/D-Wandlers 2r wird unter der Steuerung des Taktes von dem Frequenzteiler 22 in den Halbbildspeicher 2r geschrieben. Die in dem Halbbildspeicher 2r gespeicherten Daten werden unter der Steuerung des Taktes von dem Frequenzteiler 23 gelesen. Der Schalter 10a wählt eines der Ausgangssignale der Halbbildspeicher 2ra und 2ga entsprechend dem RG-Auswahlsignal aus. Der Schalter 10 wählt eines der Ausgangsignale der Halbbildspeicher 2r und 2g entsprechend dem RG-Auswahlsignal aus. Der D/A-Wandler 3rga führt eine D/A-Umwandlung des Ausgangssignals des Schalters 10a in ein analoges Signal durch, wobei er durch den von dem Inverter 8rg ausgegebenen Takt gesteuert wird. Der D/A-Wandler 3rg führt eine D/A-Umwandlung des Ausgangssignals des Schalters 10 in ein analoges Signal durch, wobei er durch den Takt von dem Frequenzteiler 23 gesteuert wird.
Der Schalter 9rg wählt abwechselnd die Ausgangssignale der D/A-Wandler 3rga und 3rg aus unter der Steuerung durch den Takt von dem Frequenzteiler 23. Der Schalter 11 wählt eines der Ausgangssignale der Schalter 9rg und 9b aus entsprechend dem RGB-Auswahlsignal.
Um das R-Signal zu erzeugen, wählt der Schalter 10 die Daten von dem Halbbildspeicher 2r aus, der Schal ter 10a wählt die Daten von dem Halbbildspeicher 2ra aus, und der Schalter 11 wählt die Daten von dem Schalter 9rg aus.
Zum Erzeugen des G-Signals wählt der Schalter 10 die Daten von dem Halbbildspeicher 2g aus, der Schalter 10a wählt die Daten von dem Halbbildspeicher 2ga aus und der Schalter 11 wählt die Daten von dem Schalter 9rg aus.
Zum Erzeugen des B-Signals wählt der Schalter 11 die Daten von dem Schalter 9b aus. Der Schalter 10 und der Schalter 10a können in einer wahlweisen Position sein: sie können eines ihrer alternativen Eingangssignale auswählen.
Die R-, G- und B-Signale werden wahlweise in Folge erzeugt, jedes während einer Periode eines Halbbildes. Wenn das R-Signal erzeugt wird, wird die Helligkeitssignalkomponente des B-Signals an verschiedenen Abtastpunkten hinzugefügt. Wenn das G-Signal erzeugt wird, wird die Helligkeitssignalkomponente des B-Signals an verschiedenen Abtastpunkten hinzugefügt. Wenn das B-Signal erzeugt wird, wird die Helligkeitssignalkomponente des R- oder G-Signals an verschiedenen Abtastpunkten hinzugefügt.
Die Signalbandbreite des Ausgangsignals des Videosignalprozessors bei diesem Ausführungsbeispiel beträgt 2f_A/D – f_C.
Ausführungsbeispiel B7
51 zeigt einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung. 51 zeigt nur den Teil des Videosignalprozessors, der in Beziehung zu der Erzeugung des decodierten Farbsignals, z. B. des B-Signals, aus mehreren Farben steht. Die Schaltungen, die mit denen in den vorher beschriebenen Zeichnungen identisch sind oder diesen entsprechen, sind durch identische Bezugszahlen bezeichnet. Er ist ähnlich dem im Ausführungsbeispiel nach 47. Jedoch ist er zusätzlich mit Halbbild-Phasenschaltkreisen 25 und 26 versehen.
Der Halbbild-Phasenschalterkreis 25 empfängt an seinem ersten und zweiten Anschluss 25a und 25b die Ausgangssignale des Frequenzteilers 22 mit einer Phasendifferenz von 90°, und gibt sie über den ersten und zweiten Ausgangsanschluss 25c und 25d in einer abwechselnden Weise aus.
Ein Beispiel für den Halbbild-Phasenschalterkreis 25 ist in 52 illustriert, und die Wellenformen der Signale an verschiedenen Punkten in der Schaltung nach 52 sind in 53 illustriert. Wie in 52 illustriert ist, weist der Halbbild-Phasenschalterkreis 25 einen ersten Schalter 20, der abwechselnd die beiden Eingangstakte (Takt (0) und Takt (90)) auswählt, und einen zweiten Schalter 21, der abwechselnd die beiden Eingangstakte auswählt, auf. Die Schalter 20 und 21 wählen zu jeder Zeit verschiedene Eingangstakte aus. Das Schalten erfolgt als Antwort auf ein Ausgangssignal eines Frequenzteilers 19, der die A/D-Halbbildimpulse empfängt, und daher einmal für jeweils zwei Halbbilder, wie in 53 illustriert ist.
Der Halbbild-Phasenschalterkreis 26 ist in ähnlicher Weise zusammengesetzt, aber empfängt die Ausgangssignale des Frequenzteilers 23 (anstelle des Frequenzteilers 22) und die D/A-Halbbildimpulse (anstelle der A/D-Halbbildimpulse).
Der Inverter 7g invertiert den Takt von dem ersten Ausgangsanschluss 25c des ersten Halbbild-Phasenschalterkreises 25. Der Inverter 7b invertiert den Takt von dem zweiten Ausgangsanschluss 25d des ersten Halbbild-Phasenschalterkreises 25. Der Inverter 8g invertiert den Takt von dem ersten Ausgangsanschluss 26c des zweiten Halbbild-Phasenschalterkreises 26. Der Inverter 8b invertiert den Takt von dem zweiten Ausgangsanschluss 26d des zweiten Halbbild-Phasenschalterkreises 26.
54a bis 54f zeigen Frequenzverteilungen an verschiedenen Punkten in dem Videosignalprozessor des Ausführungsbeispiels nach 51. Es wird angenommen, dass f_A/D = f_D/A ist.
Die A/D-Umwandlung durch den A/D-Wandler 1ga und das Schreiben in den Halbbildspeicher 2ga werden durch den Takt von dem Inverter 7g gesteuert. Die A/D-Umwandlung durch den A/D-Wandler 1g und das Schreiben in den Halbbildspeicher 2g werden durch den Takt von dem ersten Ausgang 25c des Halbbild-Phasenschalterkreises 25 gesteuert. Der Takt von dem Inverter 7g und der Takt von dem ersten Ausgang 25c des Halbbild-Phasenschalterkreises 25 sind einander komplementär.
Die A/D-Umwandlung durch den A/D-Wandler 1ba und das Schreiben in den Halbbildspeicher 2ba werden den durch den Takt von dem Inverter 7b gesteuert. Die A/D-Umwandlung durch den A/D-Wandler 1b und das Schreiben in den Halbbildspeicher 2b werden durch den Takt von dem ersten Ausgang 26c des Halbbild-Phasenschalterkreises 26 gesteuert. Der Takt von dem Inverter 7b und der Takt von dem ersten Ausgang 26c des Halbbild-Phasenschalterkreises 26 sind einander komplementär.
Das Lesen aus dem Halbbildspeicher 2ga und die D/A-Umwandlung durch den D/A-Wandler 3ga werden durch den Takt von dem Inverter 8g gesteuert. Das Lesen aus dem Halbbildspeicher 2g, die D/A-Umwandlung durch den D/A-Wandler 3g und der Schaltervorgang des Schalters 9b werden durch den Takt von dem ersten Ausgang 26c des zweiten Halbbild-Phasenschalterkreises 26 gesteuert. Der Takt von dem Inverter 8g und der Takt von dem ersten Ausgang 26c des zweiten Halbbild-Phasenschalterkreises 26 sind einander komplementär. Das Lesen aus dem Halbbildspeicher 2ba und die D/A-Umwandlung durch den D/A-Wandler 3ba werden durch den Takt von dem Inverter 8b gesteuert. Das Lesen aus dem Halbbildspeicher 2b, die D/A-Umwandlung durch den D/A-Wandler 3b und der Schaltvorgang des Schalters 9b werden durch den Takt von dem zweiten Ausgang 26d des zweiten Halbbild-Phasenschalterkreises 26 gesteuert. Der Takt von dem Inverter 8b und der Takt von dem zweiten Ausgang 26d des zweiten Halbbild-Phasenschalterkreises 26 sind einander komplementär.
Die Phasen der zu dem B-Signalsystem und G-Signalsystem gelieferten Steuertakte werden bei jedem Halbbild um 90° verschoben. D. h., die Phasen der Abtastpunkte werden bei jedem Halbbild um 180° verschoben. Das Umfaltungsrauschen von der Frequenz 2f_D/A, die das Doppelte der Frequenz des Steuertaktes für die Schalter 9b und 9g ist, wird ebenfalls bei jedem Halbbild um 180° verschoben.
Die Ausgangssignale der Schalter 9b und 9g haben die in 54B gezeigte Frequenzverteilung. Da das Um faltungsrauschen von 2f_D/A bei jedem Halbbild um 180° verschoben wird, wird es für das menschliche Auge wirksam gelöscht, mit Bezug sowohl auf die Helligkeits- als auch die Farbsignalkomponenten.
Das Ausgangssignal des Schalters 24 hat wie beim Ausführungsbeispiel B5 nach 47 die in 54C gezeigte Frequenzverteilung, die Umfaltungsrauschen von 2f_D/A enthält. Das Umfaltungsrauschen von 2f_D/A der Helligkeitssignalkomponente ist für das menschliche Auge gelöscht, so dass, anders als beim Ausführungsbeispiel B5, es nicht erforderlich ist, das Umfaltungsrauschen des Farbsignals von 2f_D/A durch Verwendung des LPF 14 zu entfernen.
Das LPF 14 bei diesem Ausführungsbeispiel wird verwendet zum Entfernen des Umfaltungsrauschens von 4f_D/A.
Es ist daher möglich, die Signalbandbreite bis zu 2f_A/D zu erweitern, was das Zweifache der Frequenz der Steuertakte für die A/D-Wandler 1b, 1ba, 1g und 1ga ist, welches das Durchlassband der LPF 4g und 4b ist.
Ausführungsbeispiel B8
55 zeigt einen Videosignalprozessor nach einem andern Ausführungsbeispiel der Erfindung. Die Schaltungen, die mit denjenigen in den vorher beschriebenen Zeichnungen identisch sind oder diesen entsprechen, sind durch identische Bezugszahlen bezeichnet. Er ist ähnlich dem bei dem Ausführungsbeispiel nach 50. Jedoch ist er zusätzlich mit Halbbild-Phasenschalterkreisen 25 und 26 wie bei dem Ausführungsbeispiel 7 in 51 versehen.
Der Takt von dem ersten Ausgangsanschluss 25c des ersten Halbbild-Phasenschalterkreises 25 wird verwendet für die Steuerung der A/D-Umwandlung durch die A/D-Wandler 1r und 1g sowie des Schreibens in die Halbbildspeicher 2r und 2g. Der Takt von dem Inverter 7rg wird verwendet für die Steuerung der A/D-Umwandlung durch die A/D-Wandler 1ra und 1ga und des Schreibens in die Halbbildspeicher 2ra und 2ga. Der Takt von dem zweiten Ausgangsanschluss 25d des ersten Halbbild-Phasenschalterkreises 25 wird verwendet für die Steuerung der A/D-Umwandlung durch den A/D-Wandler 1b und des Schreibens in den Halbbildspeicher 2b. Der Takt von dem Inverter 7b wird verwendet für die Steuerung der A/D-Umwandlung durch den A/D-Wandler 1ba und des Schreibens in den Halbbildspeicher 2ba.
Der Takt von dem ersten Ausgangsanschluss 26c des zweiten Phasenschalterkreises 26 wird verwendet für die Steuerung des Lesens aus den Halbbildspeichern 2r und 2g und der D/A-Umwandlung durch den D/A-Wandler 3rg und des Schaltvorgangs des Schalters 9rg. Der Takt von dem Inverter 8rg wird verwendet für die Steuerung des Lesens aus den Halbbildspeichern 2ra und 2ga und der D/A-Umwandlung durch den D/A-Wandler 3rga.
Der Takt von dem zweiten Ausgangsanschluss 26d des zweiten Phasenschalterkreises 26 wird verwendet für die Steuerung des Lesens aus dem Halbbildspeicher 2b und der D/A-Umwandlung durch den D/A-Wandler 3b und des Schaltvorgangs des Schalters 9b. Der Takt von dem Inverter 8b wird verwendet für die Steuerung des Lesens aus dem Halbbildspeicher 2ba und der D/A-Umwandlung durch den D/A-Wandler 3ba.
Der Rest der Konfiguration und der Arbeitsweise ist identisch mit den mit Bezug auf das Ausführungsbeispiel B6 in 50 und das Ausführungsbeispiel B7 in 51 beschriebenen.
Die durch das Ausführungsbeispiel B8 erhaltene Signalbandbreite beträgt 2f_A/D.
Ausführungsbeispiel B9
56 zeigt ein anderes Ausführungsbeispiel des Videosignalprozessors. Die Schaltungen, die mit denjenigen in den vorher beschriebenen Zeichnungen identisch sind oder diesen entsprechen, sind durch identische Bezugszahlen bezeichnet. Er ist ähnlich dem nach Ausführungsbeispiel B1 in 35. Jedoch sind anstelle des A/D-Wandlers 1ga der Halbbildspeicher 2ga und die D/A-Wandler 3ga, ein A/D-Wandler 1g, ein Halbbildspeicher 2g und ein D/A-Wandler 3g vorgesehen. Zusätzlich sind ein LPF 4r, ein A/D-Wandler 1r, ein Halbbildspeicher 24 und ein D/A-Wandler 3r vorgesehen. Weiterhin vorgesehen sind ein Frequenzteiler 27, der einen Takt (3A/DCLK) empfängt und dessen Frequenz durch drei teilt, um drei Takte mit gegenseitigen Phasendifferenzen von 120° zu erzeugen, ein Frequenzteiler 28, der einen Takt (3D/ACLK) empfängt und dessen Frequenz durch drei teilt, um drei Takte mit gegenseitigen Phasendifferenzen von 120° zu erzeugen, ein Schalter 29, der aufeinander folgend und wiederholend die Ausgangssignale der D/A-Wandler 3r, 3g und 3b entsprechend dem RGB-Auswahlsignal auswählt, und ein Schalter 30, der aufeinander folgend und wiederholt die Ausgangssignale der D/A-Wandler 35, 3g und 3b entsprechend den drei Takten von dem Frequenzteiler 28 auswählt. Das Ausgangssignal des Schalters 29 wird zu dem LPF 12 geliefert. Das Ausgangssignal von dem Schalter 30 wird zu dem HPF 13 geliefert.
57A bis 57F zeigen die Frequenzverteilung an verschiedenen Knoten des Videosignalprozessors nach 56.
Es wird angenommen, dass f_A/D = f_D/A ist.
Das R-, das G- und das B-Eingangssignal werden durch die LPF 4r, 4g und 4b in der Bandbreite begrenzt auf eine Frequenz (f_A/D – f_C), wobei f_A/D die Frequenz des Steuertakts f_A/D für die A/D-Wandler 1r, 1g und 1b und f_C die Bandbreite des Farbsignals sind. Als eine Folge werden Signale mit der in 57A gezeigten Frequenzverteilung zu den A/D-Wandlern 1r, 1g und 1b geliefert.
Die A/D-Wandler 1r, 1g und 1b, die Halbbildspeicher 2r, 2g und 2b, die D/A-Wandler 3r, 3g und 3b arbeiten in derselben Weise wie diejenigen bei dem Beispiel nach dem Stand der Technik in 13. jedoch werden diese Schaltungskomponenten durch drei Takte mit einer Phasendifferenz von 120° gesteuert.
Die Ausgangssignale der D/A-Wandler 3r, 3g und 3b enthalten Umfaltungsrauschen von f_D/A der Steuertakte für die D/A-Wandler 3g, 3g und 3b, wie in 57B illustriert ist. Der Schalter 29 wählt die Ausgangssignale der D/A-Wandler 3r, 3g und 3b entsprechend dem RGB-Auswahlsignal aus, um R-, G- und B-Halbbild-Folgesignale zu erzeugen.
Das LPF 12 begrenzt das Ausgangssignal des Schalters 29 in der Bandbreite auf den Frequenzbereich bis zu f_C (Bandbreite der Farbsignalkomponente), um die Farbsignalkomponente allein herauszuziehen für die Erzeugung von RGB-Halbbild-Folgefarbsignalkomponenten mit der in 57E gezeigten Frequenzverteilung.
Der Schalter 30 wird durch drei Takte mit Phasendifferenzen von 120° gesteuert, und er wählt die Ausgangssignale der D/A-Wandler 3r, 3g und 3b mit der in 57B gezeigten Frequenzverteilung aus. Das Ausgangssignal des Schalters 30 enthält Umfaltungsrauschen von der Frequenz f_D/A des Steuertaktes für die D/A-Wandler 3r, 3g und 3b, sowie Umfaltungsrauschen von der Frequenz 3f_D/A des Schaltvorgangs des Schalters 30.
Von dem Rauschen von f_D/A hat die Umfaltungsrauschkomponente der Helligkeitssignalkomponente Phasendifferenzen von 120° (da die Abtastpunkte der drei Farben um 120° auseinander liegen), so dass sie für das menschliche Auge einander auslöschen. Das Ausgangssignal des Schalters 30 hat daher die in 57C gezeigte Frequenzverteilung.
Der HPF 13 blockiert die Komponenten, die nicht höher als die Bandbreite f_C des Farbsignal sind, und es entfernt daher die Farbsignalkomponente, die in dem Ausgangssignal des Schalters 30 enthalten ist.
Das LPF 14 beschränkt das Ausgangssignal des HPF 13 in der Bandbreite auf einen Frequenzbereich bis zu f_D/A – f_C. Das Umfaltungsrauschen von f_D/A des Farbsignals und das Umfaltungsrauschen von 3f_A/D des Schaltvorgangs des Schalters 30 werden hierdurch entfernt. Das Ausgangssignal des LPF 14 hat die in 57D gezeigte Frequenzverteilung.
Der Addierer 15 addiert die Farbsignalkomponente von dem LPF 12 und die Helligkeitssignalkomponente von dem LPF 14, um ein RGB-Halbbild-Folgesignal mit der in 57F gezeigten Frequenzverteilung zu erzeugen.
Bei der Folgesteuerung des Videosignalprozessor mit einer erweiterten Signalbandbreite werden, wenn das R-Signal ausgegeben wird, die Helligkeitssignalkomponenten des G-Signals und des B-Signals mit verschiedenen Abtastpunkten addiert, wenn das G-Signal ausgegeben wird, die Helligkeitssignalkomponenten des B-Signals und des R-Signals mit verschiedenen Abtastpunkten addiert, und wenn das B-Signal ausgegeben wird, die Helligkeitssignalkomponenten des R-Signals und des G-Signals mit verschiedenen Abtastpunkten addiert.
Wie beschrieben wurde, enthält bei dem Videosignalprozessor nach Ausführungsbeispiel B9 das R-Signal die Helligkeitssignalkomponente des G-Signals mit einer Phasendifferenz von 120° und die Helligkeitssignalkomponente des B-Signals mit einer Phasendifferenz von 240°. Als eine Folge wird die Abtastfrequenz verdreifacht im Vergleich mit dem Beispiel nach dem Stand der Technik gemäß 13. Da es jedoch erforderlich ist, das Umfaltungsrauschen von f_D/A zu entfernen, wird das Frequenzband des Ausgangssignals erweitert auf f_D/A – f_C.
D. h., die Signalbandbreite des Videosignalprozessors kann auf f_A/D – f_C erweitert werden.
Ausführungsbeispiel B10
58 zeigt einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung. Die Schaltungen, die identisch mit denjenigen in den vorher beschriebenen Zeichnungen sind oder diesen entspre chen werden durch identische Bezugszahlen bezeichnet. Er ist ähnlich dem nach Ausführungsbeispiel B9 in 56. Jedoch ist er zusätzlich mit Halbbild-Phasenschalterkreisen 31 und 32 wie beim Ausführungsbeispiel B7 nach 51 und Ausführungsbeispiel B8 nach 55 versehen.
Der Halbbild-Phasenschalterkreis 31 empfängt einen Satz von drei Takten von dem Frequenzteiler 27 und erzeugt einen Satz von drei Takten mit Phasendifferenzen von 120°, wobei ihre Phasen bei jedem Halbbild um 120° verschoben werden. Der Halbbild-Phasenschalterkreis 32 empfängt einen Satz von drei Takten von dem Frequenzteiler 28 und erzeugt einen Satz von drei Takten mit Phasendifferenzen von 120°, deren Phasen bei jedem Halbbild um 120° verschoben werden.
Ein Beispiel des Halbbild-Phasenschalterkreises 31 ist in 59 gezeigt, und die Wellenformen der Signale an verschiedenen Punkten in der Schaltung nach 59 sind in 60 gezeigt.
Wie illustriert ist, weist der Halbbild-Phasenschalterkreis 31 einen Frequenzteiler 33 und Schalter 34 bis 36 auf. Der Frequenzteiler 33 empfängt die A/D-Halbbildimpulse und teilt die Frequenz der Halbbildimpulse durch drei, um einen Satz von drei Takten mit einer Frequenz von einem Drittel der Eingangsfrequenz und mit um 120° gegeneinander verschobenen Phasen zu erzeugen. Die Schalter 34 bis 36 empfangen den Satz aus drei Takten von dem Frequenzteiler (58) und wählen sie aufeinander folgend aus.
Die Auswahl erfolgt in der Weise, dass die von den Schaltern 34 bis 36 ausgegebenen Takte gegeneinander in der Phase um 120° verschoben sind, und die Phasenbeziehung zwischen den Ausgangssignalen der Schalter 34 bis 36 wird aufrecht erhalten (d. h., das Ausgangssignal des Schalters 34 ist dem Ausgangssignal des Schalters 35 immer um 120° voraus, und das Ausgangssignal des Schalters 35 ist dem Ausgangssignal des Schalters 36 immer um 120° voraus, und das Ausgangssignal des Schalters 36 ist dem Ausgangssignals des Schalters 34 immer um 120° voraus). D. h., wenn der Schalter 34 den ersten Takt (0) auswählt, wählt der zweite Schalter 35 den zweiten Takt (120) aus und der dritte Schalter 36 wählt den dritten Takt (240) aus; wenn der erste Schalter 34 den zweiten Takt (120) auswählt, wählt der zweite Schalter 35 den dritten Takt (240) aus und der dritte Schalter 36 wählt den ersten Takt (120) aus; und wenn der erste Schalter 34 den dritten Takt (240) auswählt, wählt der zweite Schalter 35 den ersten Takt (0) aus, und der dritte Schalter 36 wählt den zweiten Takt (120) aus.
Der Halbbild-Phaseninverter 32 ist ähnlich zusammengesetzt, aber er empfängt die D/A-Halbbildimpulse (anstelle der A/D-Halbbildimpulse), und die Ausgangssignale des Frequenzteilers 28 (anstelle des Frequenzteilers 27).
Bei der Folgesteuerung des Videosignalprozessor mit einer erweiterten Signalbandbreite werden, wenn das R-Signal ausgegeben wird, die Helligkeitssignalkomponente des G-Signals und des B-Signals mit verschiedenen Abtastpunkten addiert, wenn das G-Signal ausgegeben wird, werden die Helligkeitssignalkomponenten des B-Signals und des R-Signals mit verschiedenen Abtastpunkten addiert, und wenn das B-Signal ausgegeben wird, werden die Helligkeitssignalkomponenten des R- Signals und des G-Signals mit verschiedenen Abtastpunkten addiert. Es wird wieder angenommen, dass f_D/A = f_A/D ist.
Das R-, G- und B-Eingangssignal sind durch die LPF 4r, 4g und 4b in der Bandbreite auf eine Frequenz 1,5 f_A/D begrenzt, die das 1,5-fache der Frequenz des Steuertaktes für die A/D-Wandler 1r, 1g und 1b ist. Die Ausgangssignale der LPF 4r, 4g und 5b werden zu den A/D-Wandlern 1r, 1g und 1b geliefert.
Die Phase des Steuertaktes zu jeder der Farbschaltungen wird bei jedem Halbbild um 120° verschoben. Die Phase der Abtastpunkte jeder Farbschaltung wird ebenfalls bei jedem Halbbild um 120° verschoben. Das Umfaltungsrauschen von f_D/A wird daher ebenfalls bei jedem Halbbild um 120° verschoben.
Die Ausgangssignale der D/A-Wandler 3r, 3g und 3b haben die in 61B gezeigte Frequenzverteilung. Das Umfaltungsrauschen von f_D/A, das in den jeweiligen Signalen enthalten ist, wird bei jedem Halbbild um 120° verschoben, so dass es für das menschliche Auge gegenseitig ausgelöscht wird. Dies gilt sowohl für die Farbsignalkomponente als auch die Helligkeitssignalkomponente.
Das Ausgangssignal des Schalters 30 enthält wie beim Ausführungsbeispiel B9 das Umfaltungsrauschen von der Frequenz f_D/A des Steuertakts für die D/A-Wandler 3r, 3g und 3b, sowie das Umfaltungsrauschen von 3f_D/A der Schaltfrequenz des Schalters 30, und es hat die in 61C gezeigte Frequenzverteilung. Das Umfaltungsrauschen der Farbsignalkomponente von f_D/A löscht sich für das menschliche Auge gegenseitig aus, so dass es nicht erforderlich ist, das Umfaltungsrauschen der Farbsignalkomponente von f_D/A zu entfernen. Die Signalbandbreite des Ausgangssignals des Addierers 15 kann daher auf 1,5 f_D/A erweitert werden, was die Hälfte der Schaltfrequenz des Schalters 30 ist.
Ausführungsbeispiel B11
62 zeigt einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung. Die Schaltungen, die identisch mit denjenigen in den vorher beschriebenen Zeichnungen sind oder diesen entsprechen, sind durch identische Bezugszahlen bezeichnet. Er ist ähnlich dem nach Ausführungsbeispiel B2 in 40. Jedoch sind anstelle der drei A/D-Wandler 1ra, 1ga und 1b zwei A/D-Wandler 1r und 1gb vorgesehen, wobei der A/D-Wandler 1r den A/D-Wandler 1ra ersetzt und der A/D-Wandler 1gb die A/D-Wandler 1ga und 1b ersetzt. Zusätzlich sind ein Frequenzteiler 38 und ein Schalter 37 vorgesehen. Der Frequenzteiler 38 teilt die Frequenz seines Eingangssignals auf die Hälfte. Der Schalter 37 wählt abwechselnd die Ausgangssignale der LPF 4g und 4b aus, und sein Ausgangssignal wird zu dem A/D-Wandler 1gb geliefert. Anstelle des Taktes A/DCLK wird ein Takt 2A/DCLK zugeführt. Der Takt 2A/DCLK wird an die A/D-Wandler 1r und 1gb angelegt. Die A/D-Wandler 1r und 1gb führen daher die A/D-Umwandlung bei einer Frequenz 2f_A/D durch, die das Doppelte der Frequenz des Steuertaktes für die A/D-Wandler 1ra, 1ga und 1b bei dem Ausführungsbeispiel B2 in 40 ist, um doppelt so viele Daten zu erzeugen wie bei dem Ausführungsbeispiel B2 erhaltene Daten. Der Takt A/DCLK an dem Ausgang des Frequenzteilers 38 wird direkt zu dem Halbbildspeicher 2b und über den Inverter 7 zu den Halbbildspeichern 2ra und 2ga geliefert. Der Takt A/DCLK wird auch zu dem Schalter 37 geliefert, so dass er die ab wechselnde Auswahl seiner beiden Eingangssignale durchführt.
Der Halbbildspeicher 2ra wird durch den Takt gesteuert, der durch den Inverter 7 invertiert wurde, und speichert die Daten von dem LPF 4r. Der für die Steuerung des Halbbildspeichers 2ra verwendete Takt ist die Hälfte des für den A/D-Wandler 1r verwendeten Takts. Andererseits führt der A/D-Wandler 1r die A/D-Umwandlung mit einer Frequenz 2A/DCLK durch, so dass, wie in 63A gezeigt ist, eines von jeweils zwei Datenstücken von dem A/D-Wandler 1r in dem Halbbildspeicher gespeichert wird. Mit anderen Worten, die Daten werden in dem Halbbildspeicher 2ra mit der Frequenz f_A/D geschrieben (dies ist ähnlich wie beim Ausführungsbeispiel B2 nach 40).
Der Schalter 37 wählt abwechselnd die Ausgangssignale der LPF 4g und 4r unter der Steuerung des Taktes 2f_A/D aus, um ein Signal zu erzeugen, das durch Zusammensetzung oder Zeitteilungs-Multiplexverarbeitung des G-Eingangssignals und des B-Eingangssignals erhalten wird, wie in 63B gezeigt ist.
Der A/D-Wandler 1gb führt eine A/D-Umwandlung bei dem Ausgangssignal des Schalters 37 unter der Steuerung von 2f_A/D durch und erzeugt abwechselnd Daten entsprechend dem G-Eingangssignal und Daten entsprechend dem B-Eingangssignal.
Der Halbbildspeicher 2ga speichert die Daten von dem A/D-Wandler 1gb unter der Steuerung des von dem Inverter 7 ausgegebenen Taktes. Der Halbbildspeicher 2b speichert die Daten von dem A/D-Wandler 1gb unter der Steuerung des von dem Frequenzteiler 38 ausgegebenen Taktes. Der Takt von dem Inverter 7 und der Takt von dem Frequenzteiler 38 haben die identische Frequenz f_A/D und sind in der Phase um 180° gegeneinander versetzt. Die in dem Halbbildspeicher 2ga gespeicherten Daten entsprechen daher dem G-Eingangssignal in 63B, und die in dem Halbbildspeicher 2b gespeicherten Daten entsprechen dem B-Eingangssignal, wie in 63B gezeigt ist.
Wie beschrieben wurde, sind die Daten entsprechend dem R-Eingangssignal, die in dem Halbbildspeicher 2ra gespeichert sind, und die Daten entsprechend dem G-Eingangssignal, die in dem Halbbildspeicher 2ga gespeichert sind, für identische Abtastpunkte, während die Daten entsprechend dem B-Eingangssignal, die in dem Halbbildspeicher 2b gespeichert sind, gegenüber den Daten entsprechend den R- und G-Eingangssignalen um 180° verschoben. Demgemäß werden Ergebnisse erhalten, die den beim Ausführungsbeispiel B2 nach 40 erhaltenen ähnlich sind.
Anstelle des Takts 2A/DCLK kann der Takt A/DCLK (erhalten am Ausgang des Frequenzteilers 38) zu dem A/D-Wandler 1r geführt werden.
Das vorstehend beschriebene Konzept als eine Modifikation des Ausführungsbeispiels B2 in 40 kann mit anderen Ausführungsbeispielen kombiniert werden, um die Anzahl der A/D-Wandler zu verringern (von drei auf zwei).
Ausführungsbeispiel B12
64 zeigt einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung. Die Schaltungen, die mit denjenigen in den vorher beschriebenen Zeichnungen identisch sind oder diesen entspre chen, sind durch identische Bezugszahlen bezeichnet. Er ist ähnlich dem nach Ausführungsbeispiel B2 in 40. Jedoch ist anstelle der drei A/D-Wandler 1ra, 1ga und 1b ein einzelner A/D-Wandler 1 vorgesehen. Der A/D-Wandler 1 arbeitet mit einer Abtastfrequenz, die durch einen Takt 3A/DCLK bestimmt ist. Der Takt 3A/DCLK wird auch zu einem Frequenzteiler 42 geliefert, der das Eingangssignal in der Frequenz auf ein Drittel teilt, um einen Satz von Takten (erster, zweiter und dritter Takt) mit einer Frequenz A/DCLK (ein Drittel von 3A/DCLK) und mit gegenseitig um 120° verschobenen Phasen zu erzeugen. Der erste, zweite und dritte Takt werden zu einem ersten, zweiten und dritten Schalter 41r, 41g und 41b und auch zu einem ersten, zweiten und dritten Halbbildspeicher 2ra, 2ga und 2b für die Steuerung des Schreibens in diese Speicher geliefert.
Eine Verzögerungsschaltung 39 ist vorgesehen, um das Ausgangssignal des LPF 4g um die Periode T_3A/DCLK des Taktes 3A/DCLK zu verzögern, wie in 65B illustriert ist. Eine andere Verzögerungsschaltung 40 ist vorgesehen, um das Ausgangssignal des LPF 4b um die Periode T_3A/DCLK/2 zu verzögern, die die Hälfte der Periode des Takts 3A/DCLK ist, wie in 65B illustriert ist.
Die Verzögerungsschaltungen 39 und 40 können aus analogen Verzögerungselementen oder Abtast- und Halte-Schaltungen gebildet sein. Die Schalter 41r, 41g und 41b, die durch den ersten bis vierten Takt gesteuert werden, werden in Folge in einer solche Weise geschlossen, dass zur gleichen Zeit nur einer von ihnen geschlossen ist. Die Schalter 41r, 41g und 41b wählen in Kombination aufeinander folgend und wiederholt die Ausgangssignale des LPF 4r und der Verzögerungsschal tungen 39 und 40 aus, und das von den Schaltern 41r, 41g und 41b zu dem A/D-Wandler 1 ausgegebene Signal ist ein R-, G- und B-Zeitteilungsmultiplex- oder zusammengesetztes Signal, das durch Zeitteilungs-Multiplexverarbeitung des R-, G- und B-Signals oder durch Zusammensetzen des R-, G- und B-Signals entlang der Zeitachse erhalten wird, wie in 65D gezeigt ist.
Wegen der von den Verzögerungsschaltungen 39 und 40 eingeführten Verzögerung werden das R-, G- und B-Signal in der Folge von R, G und B zusammengesetzt.
Der A/D-Wandler 1 tastet die Eingangssignale von den Schaltern 41r, 41g und 41b mit einer Frequenz von 3f_A/D ab und digitalisiert diese, um eine Folge von Daten entsprechend dem R-, G- und B-Signal zu erzeugen.
Die Halbbildspeicher 2ra, 2ga und 2b werden durch die von dem Frequenzteiler 42 ausgegebenen Takte gesteuert, um eins von jeweils drei Datenstücken (Abtastungen) zu speichern. Die Zeitpunkte, bei denen das Schreiben in die jeweiligen Halbbildspeicher stattfindet, sind um 120° gegeneinander verschoben. Die R-, G- und B-Signale werden daher jeweils in die Halbbildspeicher 2ra, 2ga und 2b geschrieben, d. h., die in dem Halbbildspeicher 2ra gespeicherten Daten sind eine Folge von Daten entsprechend dem R-Eingangssignal, die in dem Halbbildspeicher 2ga gespeicherten Daten sind eine Folge von Daten entsprechend dem G-Eingangssignal, und die in dem Halbbildspeicher 2b gespeicherten Daten sind eine Folge von Daten entsprechend dem B-Eingangssignal, wie in 65D gezeigt ist. Darüber hinaus sind die Daten entsprechend dem R-Eingangssignal und die Daten entspre chend dem G-Eingangssignal für dieselben Abtastpunkte, während die Daten entsprechend dem B-Signal für die Abtastpunkte sind, die eine Phasendifferenz von 180° gegenüber den Abtastpunkten der R- und B-Signale haben. Demgemäß wird die Kombination von Daten, die identisch mit denjenigen bei den Ausführungsbeispielen nach 40 sind, in den Halbbildspeichern erhalten, und indem die D/A-Wandler 3a und 3, die LPF 12, 14, das HPF 13 und die Schalter 9 bis 11 in derselben Weise arbeiten, können Wirkungen ähnlich denjenigen, die mit Bezug auf das Ausführungsbeispiel in 40 beschrieben wurden, erhalten werden.
Ein Vorteil des Ausführungsbeispiels B12 liegt darin, dass nur A/D-Wandler ausreichend ist.
Das vorstehend beschriebene Konzept als eine Modifikation des Ausführungsbeispiels B2 in 40 kann mit anderen Ausführungsbeispielen kombiniert werden, um die Anzahl der A/D-Wandler herabzusetzen (von drei auf eins).
Ausführungsbeispiel B13
66 zeigt einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung. Die Schaltungen, die identisch mit denjenigen in den vorher beschriebenen Zeichnungen sind oder diesen entsprechen, werden durch identische Bezugszahlen bezeichnet. Er ist ähnlich dem nach Ausführungsbeispiel B2 in 40. Jedoch sind anstelle der beiden D/A-Wandler 3a und 3 drei D/A-Wandler 3ra, 3ga und 3b vorgesehen. Anstelle des einzigen LPF 12 sind drei LPF 12r, 12g und 12b vorgesehen. Anstelle des einzigen Addierers 15 sind drei Addierer 15r, 15g und 15b vorgesehen. Die Schalter 10 und 11 weggelassen.
Die Daten von den Halbbildspeichern 2ra und 2ga werden jeweils durch die D/A-Wandler 3ra und 3ga einer D/A-Umwandlung unterzogen.
Der Schalter 9 wird in derselben Weise wie bei dem Ausführungsbeispiel B2 in 40 gesteuert. D. h., er wählte abwechselnd die Ausgangssignale der D/A-Wandler 3ga und 3b gemäß einem Steuertakt für den D/A-Wandler 3b aus, wodurch die Bandbreite der Hochfrequenzkomponente des Helligkeitssignals verdoppelt wird.
Das HPF 13 entfernt die in dem Ausgangssignal des Schalters 9 enthaltenen Farbsignalkomponenten. Das LPF 14 entfernt das in dem Ausgangssignal des HPF 13 enthaltene Umfaltungsrauschen, um die Hochfrequenzkomponente des Helligkeitssignals zu erzeugen.
Die LPF 12r, 12g und 12b ziehen jeweils die Farbsignalkomponenten aus den D/A-Wandlern 3ra, 3ga und 3b heraus.
Die Addierer 15r, 15g und 15b addieren jeweils die Ausgangssignale der LPF 12r, 12g und 12b, welche Farbsignalkomponenten sind, zu dem Ausgangssignal des LPF 14, welches eine Hochfrequenzkomponente des Helligkeitssignals ist, wodurch R-, G- und B-Signale mit erweiterter Bandbreite erzeugt werden.
Somit liefert der Videosignalprozessor nach Ausführungsbeispiel 13 getrennt und parallel Ausgangssignale von drei Farben.
Das vorstehend beschriebene Konzept als eine Modifikation des Ausführungsbeispiels B2 in 40 kann mit anderen Ausführungsbeispielen kombiniert werden, um Signale von drei Farben getrennt und parallel zu erhalten.
Ausführungsbeispiel B14
Bei den beschriebenen Ausführungsbeispielen sind die Eingangssignale die Signale von drei Primärfarben R, G und B. Jedoch können die Eingangssignale alternativ Videosignale von komplementären Farben Zyan, Magenta und Gelb sein.
Ausführungsbeispiel B15
Bei den obigen Ausführungsbeispielen können die Eingangssignale für R, G und B gegeneinander ausgetauscht werden.
Ausführungsbeispiel B16
67 zeigt einen Videosignalprozessor nach einem anderen Ausführungsbeispiel der Erfindung. Die Schaltungen, die identische mit denjenigen in den vorher beschriebenen Zeichnungen sind oder diesen entsprechen, sind mit identischen Bezugszahlen bezeichnet. Er ist ähnlich dem nach Ausführungsbeispiel B10 in 58. Beim Ausführungsbeispiel B20 in 58 ist die Anzahl der Eingangssignale gleich drei. Dieses Ausführungsbeispiel illustriert, dass das im Ausführungsbeispiel B10 beschriebene Konzept auf jede Anzahl (n) von Eingangssignalen erweitert werden kann, indem Steuertakte verwendet werden, die Phasendifferenzen von 360°/n zum Steuern von n D/A-Wandlern haben. Die Signalbandbreite des Videosignalprozessors ist bis zu nf_A/D/2 erweitert.
Wie in 67 illustriert ist, sind anstelle der drei LPF 4r, 4g, 4bn (n ist eine positive ganze Zahl) LPF 4-1 bis 4-n vorgesehen. Anstelle der drei A/D-Wandler 1r, 2g und 1b sind n A/D-Wandler 1-1 bis 1-n vorgesehen. Anstelle der drei Halbbildspeicher 2r, 2g und 2b sind n Halbbildspeicher 2-1 bis 2-n vorgesehen. Anstelle der drei D/A-Wandler 3r, 3g und 3b sind n D/A-Wandler 3-1 bis 3-n vorgesehen.
Anstelle der Frequenzteiler 27 und 28 zum Teilen der Frequenz auf ein Drittel sind Frequenzteiler 43 und 44 zum Teilen der Frequenz auf 1/n vorgesehen. Der Frequenzteiler 43 teilt die Frequenz eines Taktes nA/DCLK durch n, um n Takte mit gegenseitigen Phasendifferenzen von 360°/n zu erzeugen. Der Frequenzteiler 44 teilt die Frequenz eines Taktes nD/ACLK durch n, um n Takte mit gegenseitigen Phasendifferenzen von 360°/ zu erzeugen.
Anstelle des Halbbild-Phaseninverters 31 ist ein Satz von n Halbbild-Phaseninvertern 45-1 bis 45-n vorgesehen. Jeder der Halbbild-Phaseninverter 45-1 bis 45-n empfängt den jeweiligen der n Takte und gibt einen Takt aus, dessen Phase bei jedem Halbbild um 180° geändert wird. Anstelle des Halbbild-Phaseninverters 32 ist ein Satz von n Halbbild-Phaseninvertern 46-1 bis 46-n vorgesehen. Jeder der Halbbild-Phaseninverter 46-1 bis 46-n empfängt den jeweiligen der n Takte und gibt einen Takt aus, dessen Phase bei jedem Halbbild um 180° geändert wird.
Anstelle der Schalter 29 und 30 sind Schalter 47 und 48 mit jeweils n Eingängen und einem Ausgang vorgesehen, die aufeinander folgend die n Eingänge auswählen, um aufeinander folgend die ausgewählten Eingangssignale auszugeben. Der Schalter 47 wird durch ein Eingangsauswahlsignal gesteuert. Der Schalter 48 wird durch die Ausgangssignale der Halbbild-Phaseninvertierungsschaltungen 46-1 bis 46-n gesteuert.
Das LPF 12 entfernt die Hochfrequenzkomponente aus dem Ausgangssignal des Schalters 47. Das HPF 13 entfernt die Niedrigfrequenzkomponente aus dem Ausgangssignal des Schalters 48. Das LPF 15 entfernt das Umfaltungsrauschen aus dem Ausgangssignal des HPF 13. Der Addierer 15 addiert das Ausgangssignal des LPF 12 und das Ausgangssignal des LPF 14, um n Halbbild-Folgesignale zu erzeugen.
Ausführungsbeispiel B17
68 zeigt das Überholen der Schreibadresse durch die Leseadresse, das auftritt, wenn ein Doppelanschluss-DRAM, der gleichzeitiges Schreiben und Lesen ermöglicht, für die Halbbildspeicher verwendet wird, und das Lesen mit einer höheren Geschwindigkeit als das Schreiben erfolgt, z. B. mit einer Geschwindigkeit, die das Dreifache von der des Schreibens ist. 69 zeigt die Halbbilder von Daten, die gelesen werden, wenn das Lesen mit der dreifachen Geschwindigkeit von der des Schreibens durchgeführt wird.
In 68 stellt die horizontale Achse die Zeit dar, die vertikale Achse stellt die Adresse dar, "a" stellt die Anzahl von Adressen dar, die zum Abdecken eines gesamten Halbbildes erforderlich ist, und "t1" stellt die Zeit eines Halbbildes dar. Es ist illustriert, dass das Schreiben eines Feldes eine Periode Twf benötigt, während das Lesen eines Halbbildes ein Drittel (Twf/3) der Periode Twf benötigt. Während der zum Schreiben eines Halbbildes erforderlichen Zeit Twf werden die Daten in dem Speicher dreimal gelesen, mit anderen Worten, drei Zyklen des Lesevorgangs werden durchgeführt. Die Schreibadresse verändert sich, wie durch den Anstieg WA angezeigt ist, während die Leseadresse RA sich verändert, wie durch die steileren Linien RA angezeigt ist (mit dem dreifachen Gradienten von dem des Anstiegs WA).
In 69 stellen "J – 1" und "J" die Halbbildnummern dar. In der Periode Twf werden die Daten in dem Halbbildspeicher durch das Wieder schreiben von dem (J – 1)-ten Halbbild zu dem J-ten Halbbild geändert. Drei Zyklen des Lesevorgangs werden während dieser Periode durchgeführt. In 68 ist in einem Teil der Periode Twf, in welchem die Leseadresse durch strichlierte Linien angezeigt ist, die Leseadresse vor der Schreibadresse. In dem Rest der Periode Twf, in welchem die Leseadresse durch ausgezogene Linien angezeigt ist, ist die Leseadresse hinter der Schreibadresse. Hier bedeutet der Ausdruck "die Leseadresse ist vor der Schreibadresse", dass das Wiederschreiben mit den neuen Halbbilddaten noch nicht zu der Adresse fortgeschritten ist, aus der die Daten gelesen werden. Der Ausdruck "die Leseadresse ist hinter der Schreibadresse" bedeutet, dass das Wiederschreiben mit den neuen Halbbilddaten an der Adresse beendet ist, aus der die Daten gelesen werden.
Es wieder auf 69 Bezug genommen, in der während des ersten Zyklus des Lesens die Leseadresse vor der Schreibadresse ist, so dass die aus dem Halbbildspeicher gelesenen Daten alle aus dem (J – 1)-ten Halbbild sind.
Während des zweiten Zyklus des Lesens ist die Leseadresse anfänglich hinter der Schreibadresse, aber ü berholt die Schreibadresse in der Mitte des Zyklus, die auch die Mitte der gesamten Periode Twf ist, und ist danach vor der Schreibadresse. Die in der ersten Hälfte des zweiten Zyklus gelesenen Daten sind aus dem J-ten Halbbild, während die in der zweiten Hälfte des zweiten Zyklus gelesenen Daten aus dem (J – 1)-ten Halbbild sind.
Während des dritten Lesezyklus wird die Leseadresse hinter der Schreibadresse gehalten. Die in dem dritten Zyklus gelesenen Daten sind alle aus dem J-ten Halbbild.
In 68 zeigt die ausgezogene Linie den Bereich an, dessen Daten der jeweiligen Abtastungen (an den jeweiligen Adressen) aus dem J-ten Halbbild sind. Die strichlierte Linie zeigt den Bereich an, dessen Daten von den jeweiligen Abtastungen (an den jeweiligen Adressen) aus dem (J – 1)-ten Halbbild sind.
Wegen des Überholens in der Mitte des zweiten Zyklus ist, wenn die in dem zweiten Zyklus gelesenen Daten für die Anzeige verwendet werden, die obere Hälfte des Schirms das Bild des J-ten Halbbildes und die untere Hälfte des Schirms ist das Bild des J-ten Halbbildes. Wenn eine Änderung oder Bewegung zwischen dem (J – 1)-ten und dem J-ten Halbbild stattgefunden hat, ist die sich ergebende Diskontinuität und Diskrepanz des Bildes vorherrschend.
Weitere Probleme werden mit Bezug auf 70A bis 70F und 71A bis 71F erläutert.
Bei dem Videosignalprozessor nach dem in 41 gezeigten Ausführungsbeispiel B3 werden die Halbbild-Phaseninverter 16 und 17 verwendet, um die Phasen der Steuertakte bei jedem Halbbild um 180° zu verschieben für den Zweck des visuellen Auslöschens des Umfaltungsrauschens von f_D/A des Steuertaktes der D/A-Wandler 3ga und 3b, wobei das Umfaltungsrauschen in den Ausgangssignalen der D/A-Wandler 3ga und 3b enthalten ist.
Wenn die Halbbildspeicher 2ga und 2b von dem Typ sind, bei dem das Lesen und Schreiben nicht gleichzeitig durchgeführt wird, wie bei dem Ausführungsbeispiel B3, ist der Zeitpunkt, zu dem die Phase des Steuertakts mittels des Halbbild-Phaseninverters 16 um 180° verschoben wird, und der Zeitpunkt, zu dem die Phase des Steuertakts mittels des Halbbild-Phaseninverters 17 um 180° verschoben wird, dieselbe, so dass, wie in 70A und 70F gezeigt ist, die Anzahl von Abtastungen und die Reihenfolge der Abtastungen des Ausgangssignals des Schalters 9 identisch sind mit denjenigen des Eingangssignals der A/D-Wandler 1ga und 1b.
Wenn die Halbbildspeicher 2ga und 2b von dem Typ sind, bei dem Lesen und Schreiben gleichzeitig durchgeführt werden, sind die Abtastpunkte der Daten des (J – 1)-ten Halbbildes und der Daten des J-ten Halbbildes, die gleichzeitig mit dem Schreiben der Daten des J-ten Halbbildes aus den Halbbildspeichern 2g und 2b gelesen werden, in der Phase um 180° gegeneinander verschoben, so dass, wenn der Zeitpunkt, zu welchem die Phase des Steuertakts mittels des Phaseninverters 16 um 180° verschoben wird, und der Zeitpunkt, zu welchem die Phase des Steuertakts mittels des Halbbild-Phaseninverters 17 um 180° verschoben wird, dieselben sind, die von D/A-Wandlern 3ga und 3b ausgegebenen Daten des (J – 1)-ten Halbbildes an Punkten sind, die von den Punkten, an denen die Daten durch den A/D-Wandler 1ga oder 1b abgetastet werden, um 180° in der Phase verschoben sind, wie in 71B bis 71E illustriert ist.
Wenn diese Signal zu dem Schalter 9 geliefert werden, stimmt das Ausgangssignal des Schalter 9 nicht mit den von den A/D-Wandlern 1ga und 1b abgetasteten Eingangssignalen überein, und visuell wird die Anzahl von Datenabtastungen so gesehen, dass sie auf die Hälfte reduziert ist.
Ein Videosignalprozessor nach dem in 72 gezeigten Ausführungsbeispiel B17 wurde konzipiert, um das vorbeschriebene Problem zu lösen. Er ist gekennzeichnet durch das Vorsehen eines zusätzlichen Halbbildspeichers, um das vorbeschriebene Überholen zu vermeiden. 72 zeigt nur den Teil des Videosignalprozessors, der sich auf die Erzeugung des decodierten Farbsignals, z. B. des B-Signals, von mehreren Farben bezieht. Die Schaltungen, die mit denjenigen in den vorher beschriebenen Zeichnungen identisch sind oder diesen entsprechen, sind durch identische Bezugszahlen bezeichnet. Er ist ähnlich dem nach Ausführungsbeispiel B3 in 41. Jedoch sind zusätzlich Halbbildspeicher 2gt und 2bt vorgesehen.
Aufeinander folgende Halbbilder von Daten entsprechend dem G-Eingangssignal werden abwechselnd in die Halbbildspeicher 2ga und 2gt geschrieben. Während jeder Periode zum Schreiben eines Halbbildes von Daten in einen der Halbbildspeicher werden Daten aus dem einen oder dem anderen der beiden Halbbildspeicher so gelesen, dass das Überholen vermieden wird.
In gleicher Weise werden aufeinander folgende Halbbilder von Daten entsprechend dem B-Eingangssignal abwechselnd in die Halbbildspeicher 2b und 2bt geschrieben. Während jeder Periode zum Schreiben eines Halbbildes von Daten in einen der Halbbildspeicher werden Daten aus dem einen oder dem anderen der beiden Halbbildspeicher so gelesen, dass das Überholen vermieden wird.
Wenn z. B., wenn das J-te Halbbild von Daten in die Halbbildspeicher 2ga und 2b gelesen wird, das (J – 1)-te Halbbild von Daten, das vorher in die Halbbildspeicher 2gt und bt geschrieben wurde, für den ersten Zyklus (erste Drittel Halbbild-Schreibperiode) und den zweiten Zyklus (zweite Drittel Halbbild-Schreibperiode) gelesen, und für den letzten Zyklus (dritte Drittel Halbbild-Schreibperiode) wird das J-te Halbbild von Daten, das gerade geschrieben wurde, aus den Halbbildspeichern 2ga und 2b gelesen. Wenn das nächste (J + 1)-te Halbbild von Daten in die Halbbildspeicher 2gt und 2bt geschrieben wird, wird das J-te Halbbild von Daten, das in die Halbbildspeicher 2ga und 2b geschrieben wurde, für den ersten Zyklus (erste Drittel Halbbild-Schreibperiode) und für den zweiten Zyklus (zweite Drittel Halbbild-Schreibperiode) gelesen, und für den letzten Zyklus (dritte Drittel Halbbild-Schreibperiode) wird das (J + 1)-te Halbbild von Daten, das gerade geschrieben wurde, aus den Halbbildspeichern 2gt und 2bt gelesen. Ähnliche Schreib- und Lesevorgänge werden wiederholt.
Somit wird durch das Vorsehen der zusätzlichen Halbbildspeicher 2gt und 2bt das Problem aufgrund des Überholens beseitigt. Jedoch ist es erforderlich, da die Daten, die während der ersten zwei Drittel Halbbild-Schreibperiode gelesen werden, und die Daten, die während des letzten Drittels der Halbbild-Schreibperiode gelesen werden, aus verschiedenen Halbbildern sind, die Zeit, zu der die Phase des Steuertaktes verschoben wird, mittels des Halbbild-Phaseninverters 17 zu verschieben, wie in 73D gezeigt ist.
Bei einer derartigen Anordnung werden die Daten des gesamten Halbbildes von den D/A-Wandlern 3ga und 3b an Punkten mit derselben Phase wie den Punkten, an denen sie von den A/D-Wandlern 1ga und 1b abgetastet werden, ausgegeben. Die Anzahl und die Reihenfolge der Datenabtastungen bei dem von dem Schalter 9 ausgegebenen Signal sind dieselben wie bei dem von den A/D-Wandlern 1ga und 1b abgetasteten Eingangssignal.
Die vorstehend beschriebene, bei dem Ausführungsbeispiel B3 nach 41 angewendete Modifikation kann auch auf andere Ausführungsbeispiele angewendet werden, bei denen ein Überholen auftreten kann, wenn das Schreiben in die und das Lesen aus den Halbbildspeichern gleichzeitig durchgeführt wird, und die Halbbild-Phaseninverter 16 und 17 werden verwendet.
Bei dem Ausführungsbeispiel B17 sind die Phasen der Steuertakte um 180° verschoben. Aber wenn die Anzahl von Eingangssignalen gleich n ist und wenn die Steuertakte bei jedem Halbbild um 360°/n verschoben werden, wie mit Bezug auf das Ausführungsbeispiel B7 und das Ausführungsbeispiel B10 beschrieben ist, kann die Zeit, zu der die Phase der Steuertakte zum Lesen verschoben wird, verschoben werden wie vorstehend beim Ausführungsbeispiel B17 beschrieben ist.
Ausführungsbeispiel B18
Das vorstehend beschriebene Ausführungsbeispiel B17 zeigt eine Lösung für das Problem des Überholens. Die Lösung ergibt sich durch die Hinzufügung von Halbbildspeichern 2gt und 2bt. Das vorliegende Ausführungsbeispiel B18 liefert eine alternative Lösung, bei der die Anzahl der Halbbildspeicher oder die Gesamtkapazität der Halbbildspeicher nicht erhöht wird, und doch die visuelle Auflösung (Auflösung für das menschliche Auge).
Die Illustration der Schaltungskonfiguration bei diesem Ausführungsbeispiel B18 kann identisch mit des in 41 gezeigten Videosignalprozessors, aber die Art der Steuerung des Halbbild-Phaseninverters 17 ist unterschiedlich. D. h., wenn das Schreiben und Lesen gleichzeitig durchgeführt werden und wenn der Überholen der Adresse stattfindet, wird die Phase des von dem Halbbild-Phaseninwerter 17 ausgegebenen Steuertakts in Abhängigkeit davon gesteuert, ob die aus den Halbbildspeichern gelesenen Daten solche des (J – 1)-ten Halbbildes oder solche des J-ten Halbbildes (das Halbbild von Daten, bei dem das Wiederschreiben erfolgt) sind.
D. h., die Zeit des D/ACLK zum Verschieben der Phase des von dem Halbbild-Phaseninverter 17 ausgegebenen Steuertakts um 180° wird wie in 74D gezeigt gesetzt, so dass die Phase für den Lesesteuertakt um 180° verschoben wird für die Periode von dem Zeitpunkt, bei dem das Überholen stattfindet, bis zu dem Ende des zweiten Drittels der Halbbild-Schreibperiode. Das Ergebnis ist, dass mit Bezug auf alle Daten des gesamten Halbbildes die Punkte der von den D/A-Wandlern 3ga und 3b ausgegebenen Signale von derselbe Phase sind wie die Punkte, bei denen die Eingangssignale von den A/D-Wandlern 1ga und 1b abgetastet werden, so dass die Reihenfolge und die Anzahl der Daten des von dem Schalter 9 ausgegebenen Signals immer identisch sind mit dem von den A/D-Wandlern 1ga und 1b abgetasteten Eingangssignal.
Das vorstehend beschriebene Konzept nach Ausführungsbeispiel B18 kann auf andere Ausführungsbeispiele als das Ausführungsbeispiel B3 angewendet werden, bei denen das Schreiben und Lesen gleichzeitig durchgeführt wird und das Überholen auftritt, und die Halbbild-Phaseninverter 16 und 17 werden verwendet.
Bei dem Ausführungsbeispiel B18 werden die Phasen der Steuertakte um 180° verschoben. Aber wenn die Anzahl der Eingangssignale gleich n und wenn die Steuertakte bei jedem Halbbild um 360°/n verschoben werden, wie mit Bezug auf das Ausführungsbeispiel B7 und das Ausführungsbeispiel B10 beschrieben ist, kann die Zeit, zu der die Phase der Steuertakte zum Lesen verschoben wird, verschoben werden, wie vorstehend im Ausführungsbeispiel B18 beschrieben ist.
Ausführungsbeispiel B19
Das Ausführungsbeispiel B18 lieferte eine Lösung für das Problem des Überholens, wenn das Lesen mit einer Geschwindigkeit, die das Dreifache der Schreibgeschwindigkeit ist, durchgeführt wird. Wenn das Lesen mit einer anderen Geschwindigkeit durchgeführt wird, die höher als die Schreibgeschwindigkeit ist, tritt ein ähnliches Problem auf.
75A bis 75G zeigen das Überholen, wenn das Lesen aus Halbbildspeichern 2ga und 2b mit einer Geschwindigkeit durchgeführt wird, die das n-fache der Schreibgeschwindigkeit ist. In 75B ist die Schreibadresse für die Halbbildspeicher 2ga und 2b so gezeigt, dass sie erhöht wird (wegen der Zunahme des Adressenwertes), wobei eine Periode eines Halbbildes genommen wird, wie durch in 75A gezeigte Halbbildimpulse angezeigt ist. 75C bis 75G zeigen jeweils die Leseadressen durch ausgezogene Linien bei einer zweifachen, dreifachen, vierfachen, fünffachen und n-fachen Schreibgeschwindigkeit. Die Schreibadresse ist ebenfalls in strichlierten Linien gezeigt.
76A zeigt die Halbbildimpulse, und 76B bis 76F zeigt die Phaseninvertierungs-Steuerimpulse von dem Halbbild-Phaseninverter 17 zum Verschieben der Phase der Ausgangstakte um 180°, die verwendet werden, wenn das Lesen mit einer 2- bis 6-fachen Geschwindigkeit der Schreibgeschwindigkeit durchgeführt wird und wenn das Überholen stattfindet.
In dem Videosignalprozessor nach 41 tritt, wenn das Schreiben und Lesen gleichzeitig durchgeführt werden, das Überholen (n – 2)-mal auf: Wenn n = 2 ist, tritt kein Überholen auf; wenn n = 3 ist, tritt das Überholen einmal pro Halbbild auf, wie beschrieben wurde; wenn n = 4 ist, tritt das Überholen zweimal pro Halbbild auf; wenn n = 5 ist, tritt das Überholen dreimal pro Halbbild auf; und wenn n = 6 ist, tritt das Überholen viermal pro Halbbild auf.
Das Ausführungsbeispiel B19 trägt dem Überholen in derselben Weise Rechnung, wie das Ausführungsbeispiel B18 und steuert die Phase der von dem Halbbild-Phaseninverter 17 ausgegebenen Steuertakte. Die Zeit, zu der der Steuertakt mittels des Halbbild-Phaseninverters 7 und 180° verschoben wird, wird wie in 76B bis 76F gezeigt gesetzt. Das Ergebnis ist, das die Reihenfolge und die Anzahl der Anzahl des von dem Schalter 9 ausgegebenen Signals im mer identisch sind mit denjenigen des von den A/D-Wandlern 1ga und 1b abgetasteten Signals.
Das vorstehend bei dem Ausführungsbeispiel B19 beschriebene Konzept kann mit Ausnahme des Ausführungsbeispiels B3 bei den anderen Ausführungsbeispielen angewendet werden, bei denen das Schreiben und Lesen gleichzeitig durchgeführt werden und das Überholen stattfindet, und Halbbild-Phaseninverter werden verwendet.
Bei dem Ausführungsbeispiel B18 werden die Phasen der Steuertakte um 180° verschoben. Aber wenn die Anzahl von Eingangssignalen gleich n ist und wenn die Steuertakte bei jedem Halbbild um 360°/n verschoben werden, wie mit Bezug auf das Ausführungsbeispiel B7 und das Ausführungsbeispiel B10 beschrieben ist, kann die Zeit, zu der die Phase der Steuertakte zum Lesen verschoben werden, wie vorstehend beim Ausführungsbeispiel B18 beschrieben verschoben werden.
Ausführungsbeispiel B20
77 zeigt eine Schaltung zum Erzeugen eines Phaseninvertierungs-Steuerimpulses, der die Zeit bestimmt, zu der der Steuertakt mittels des Halbbild-Phaseninverters 17 nach 41 um 180° verschoben wird.
Sie weist ein Exklusiv-ODER(exklusive logische Summe)-Glied 49 auf, das einen Überholungsimpuls und ein Auswahlsignal für ein geradzahliges Intervall (2m-tes Intervall) empfängt. Das Auswahlsignal für das geradzahlige Intervall ist hoch während der geradzahligen (2-te Intervalle) der Intervalle, in die das eine Schreibhalbbild durch n geteilt ist (das Verhältnis zwischen der Lesegeschwindigkeit und der Schreibgeschwindigkeit) und ist niedrig während der ungeradzahligen Intervalle ((2m – 1)-te Intervalle). 78 bis 78F sind Zeitdiagramme für den Fall von n = 4. 79A bis 79F sind Zeitdiagramme für den Fall von n = 5.
Der Überholungsimpuls wird jedes Mal invertiert, wenn das Überholen auftritt, wie in 78D oder 79D gezeigt ist. Das Überholen wird auch an dem Ende des Halbbildes invertiert, wenn n eine gerade Zahl ist. Das Überholen findet jedes Mal statt, wenn das Schreiben von Daten um 1/(n – 1) Schreibhalbbild fortschreitet, und es findet (n – 2)-mal während eines Schreibhalbbildes statt.
Das Auswahlsignal für geradzahlige Intervalle ich hoch während der geradzahligen Intervalle (2., 4., ...), wie in 78C und 79C gezeigt ist.
Das Ergebnis der Exklusiv-ODER-Operation des Überholungsimpulses und des Auswahlsignals für geradzahlige Intervalle ist in 78E und 79E gezeigt. Das Ausgangssignal des Exklusiv-ODER-Gliedes 49 kann als der Halbbild-Phaseninvertierungsimpuls verwendet werden.
Wenn n = 2, 3 bzw. 6 ist, können die in 76B, 76C und 76F gezeigten Halbbild-Phaseninvertierungsimpulse erhalten werden.
Die vorstehend beschriebenen Ausführungsbeispiele B1 bis B20 haben die folgenden Vorteile:
Durch Verschieben der Phase der Abtastpunkte der jeweiligen Eingangssignale und Verwendung der verschie denen Abtastpunkte der verschiedenen Eingangssignale wird die Anzahl von Abtastpunkten wirksam erhöht und die Signalbreite des Videosignalprozessors kann erweitert werden ohne Erhöhung der Frequenz der Steuertakte des Videosignalprozessors.
Durch Verschieben der Phase der Abtastpunkte um 180° für jedes Halbbild kann das Umfaltungsrauschen gelöscht werden und die Abtastfrequenz für das menschliche Auge wird erhöht, so dass die Signalbandbreite des Videosignalprozessors weiter erweitert werden kann.
Durch Verwendung mehrerer Steuertakte mit verschiedenen Phasen für die A/D-Umwandlung jeder Signalverarbeitungsschaltung kann die Anzahl der Abtastpunkte erhöht werden und die Signalbandbreite des Videosignalprozessors kann weiterhin erweitert werden.
Durch Schalten zwischen mehreren Eingangssignalen unter Verwendung eines A/D-Umwandlungssteuertaktes und aufeinander folgendes Codieren der mehreren Eingangssignale unter Verwendung eines einzelnen A/D-Wandlers kann die Anzahl der erforderlichen A/D-Wandler reduziert werden.
Durch Verzögern mehrerer Eingangssignale um einen Betrag, der jeweils unterschiedlich ist, und aufeinander folgendes Codieren der Eingangssignale unter Verwendung eines einzelnen A/D-Wandlers kann die Anzahl der erforderlichen A/D-Wandler herabgesetzt werden.
Durch aufeinander folgendes Lesen von Halbbilddaten mehrerer Eingangssignale aus einem Speicher und Decodieren unter Verwendung eines einzelnen D/A-Wandlers kann die Anzahl der erforderlichen D/A-Wandler redu ziert werden.
Durch Verwendung der Konfiguration, bei der die Kapazität des Speichers, bei dem Schreiben und Lesen gleichzeitig durchgeführt werden, so gesetzt ist, dass ein Überholen der Adresse nicht stattfindet, kann die Verringerung der Anzahl von Abtastpunkten, betrachtet von dem menschlichen Auge, die die Adressenüberholung begleitet, vermieden werden.
Selbst wenn die Kapazität des Speichers derart ist, dass die Adressenüberholung stattfindet, sind durch Verschieben der Phase des Lesens und des D/A-Umwandlungssteuertakts für die Periode, in der die Daten des Halbbildes, mit dem das Wiederschreiben fortschreitet, gelesen werden, um 180°, so dass die Phase der ausgelesenen Daten identisch mit der Phase des A/D-Umwandlungssteuertakts des vorhergehenden Halbbildes ist, die Reihenfolge und die Anzahl von Daten immer identisch mit denjenigen der A/D-Umwandlung, und es ist möglich, eine Herabsetzung der Anzahl von Abtastungen, so wie sie von dem menschlichen Auge gesehen werden, zu vermeiden.
Durch die Verwendung des Exklusiv-ODER-Gliedes zum Erzeugen des Signals für die Verschiebung des Lesens und des D/A-Umwandlungssteuertakts um 180° können die Phaseninvertierungs-Steuerimpulse durch Verwendung einer einfachen Schaltungskonfiguration erhalten werden.

Claims

Videosignalprozessor für ein Farbbildanzeigesystem, bei dem jeweilige Farbkomponenten eines Bildes aufeinander folgend angezeigt werden, welcher Prozessor Mittel (1, 1b, 1ba, 1g, 1ga, 1r, 1ra, 1-1 bis 1-n) zum Abtasten der jeweiligen Farbkomponenten zu unterschiedlichen Zeitpunkten, Mittel (3, 3b, 3ba, 3g, 3ga, 3r, 3ra, 3-1 bis 3-n) zum Ausgeben der Abtastsignale für jede Farbe während jeweiliger Intervalle und Mittel (13 bis 15) zum Hinzufügen von Hochfrequenzkomponenten, die von zumindest einer der anderen Farben abgeleitet sind, zu den ausgegebenen Abtastsignalen enthält.
Farbbildanzeigesystem, welches aufweist: eine Anzeigevorrichtung (102) für ein monochromatisches Bild mit einem Schirm (103) für die Anzeige von Bildern; eine Färbungsvorrichtung (106) für die aufeinander folgende Auswahl jeder von mehreren Farben; einen Videosignalprozessor nach Anspruch 1, welcher weiterhin aufweist: Speicher (130R, 130G, 130B) für jeweilige Farbbildsignale; eine Steuerschaltung (114) zum Schreiben der Farbbildsignale der jeweiligen Farben in die Speicher mit einer ersten Geschwindigkeit, zum Lesen der Farbbildsignale der jeweiligen Farben aus den Speichern mit einer zweiten Geschwindigkeit, die höher als die erste Geschwindigkeit ist, und zum Zuführen der Farbbildsignale der jeweiligen Farben aufeinander folgend zu der Anzeigevorrichtung (102); A/D-Wandler (128R, 128G, 128B), die für die jeweiligen Farben und zum Abtasten und Digitalisieren der Farbbildsignale vorgesehen sind; und eine Schaltvorrichtung (116) zum Empfang der Ausgangssignale der Speicher und zur Auswahl der Ausgangssignale der Speicher in einer Folge, in der das Schalten des Bildsignals von einer Farbe zu einer anderen Farbe bei jedem gelesenen Teilbild erfolgt; wobei die Steuerschaltung (114) die A/D-Wandler (128R, 128G, 128B) steuert, um die Abtastung zu gegeneinander verschobenen Zeitpunkten zu bewirken; die Steuerschaltung (114) das Lesen der gespeicherten Bildsignale steuert, sodass es zu gegeneinander verschobenen Zeitpunkten bewirkt wird; und das Farbbildanzeigesystem weiterhin aufweist: einen ersten Addierer (138) zum Addieren der Bildsignale von den Speichern (130R, 130G, 130B); ein Hochpassfilter (140) zum Empfang des Ausgangssignals des ersten Addierers und zum Herausziehen der Hochfrequenzkomponente aus dem Ausgangssignal des ersten Addierers (138); und einen zweiten Addierer (142) zum Addieren des Ausgangssignals des Hochpassfilters (140) zu dem Ausgangssignal der Schaltvorrichtung (116).
Farbbildanzeigesystem nach Anspruch 2, bei dem die mehreren Farben drei Farben sind und die Abtastzeitpunkte um ein Drittel des Abtastintervalls verschoben sind, und die Zeitpunkte des Lesens um ein Drittel eines Intervalls verschoben sind, bei welchem das Lesen durchgeführt wird.
Farbbildanzeigesystem nach Anspruch 3, welches weiterhin aufweist: D/A-Wandler (132R, 132G, 132B), die für die jeweiligen Farben und für den Empfang der Ausgangssignale der Speicher (130, 130G, 130B) und die D/A-Umwandlung der Bildsignale aus den Speichern vorgesehen sind; welche D/A-Wandler zwischen den Speichern (130, 130G, 130B) und der Schaltvorrichtung (116) angeordnet sind; wobei der erste Addierer die Ausgangssignale der D/A-Wandler addiert.
Farbbildanzeigesystem nach einem der Ansprüche 2 bis 4, bei dem die Färbungsvorrichtung (106) ein Drehfilter mit Farbfilterabschnitten (106, 106G, 106B) ist, welche Filterabschnitte vorgesehen sind, in einen optischen Pfad von dem Schirm zu einer vorbestimmten Betrachtungsposition aufeinander folgend gebracht zu werden, wenn sich der Drehfilter dreht; und bei dem die Steuerschaltung (114) zum Steuern der Drehung des Drehfilters (106) derart vorgesehen ist, dass der Filterabschnitt (106R, 106G, 106B) der Farbe entsprechend dem Farbsignal, das zu der Anzeigevorrichtung (106) geliefert wird, in dem optischen Pfad angeordnet ist.
Videosignalprozessor nach Anspruch 1, aufweisend mehrere Signalverarbeitungsschaltungen und aufweisend: A/D-Umwandlungsmittel (1b, 1ba, 1g, 1ga, 1r, 1ra, 1gb, 1, 1-1 bis 1-n) zum Abtasten und zur A/D-Umwandlung der jeweiligen von mehreren Eingangsfarbsignalen, die jeweilige Farbkomponenten eines Videosignals darstellen, um digitale Daten entsprechend den Eingangsfarbsignalen zu erzeugen; Speicher (2b, 2ba, 2bt, 2g, 2ga, 2gt, 2r, 2ra, 2-1 bis 2-n) für die jeweiligen Farbsignale; Mittel (7, 7b, 7g, 7rg, 16, 22, 25, 27, 31, 38, 42, 43, 45-1 bis 45-n, 50) zum Schreiben der digitalen Daten in die jeweiligen Speicher; Mittel (8, 8b, 8g, 8rg, 17, 23, 26, 28, 32, 44, 46-1 bis 46-n, 50) zum Lesen der Daten aus den jeweiligen Speichern; und D/A-Umwandlungsmittel (3b, 3ba, 3g, 3ga, 3r, 3rg, 3rga, 3-1 bis 3-n) für die D/A-Umwandlung der aus den Speichern gelesenen Daten, um decodierte Signale der jeweiligen Farben zu erzeugen; Mittel (15, 15b, 15g, 15r) zum Addieren einer Hochfrequenzkomponente des decodierten Signals einer anderen Farbe zu dem decodierten Signal einer Farbe.
Videosignalprozessor nach Anspruch 6, worin die A/D-Umwandlungsmittel mehrere A/D-Wandler für die jeweiligen Farben aufweisen.
Videosignalprozessor nach Anspruch 7, weiterhin aufweisend Mittel (7, 7b, 7g, 7rg, 16, 22, 25, 27, 31, 38, 42, 43, 45-1 bis 45-n, 50) zum Steuern der Operation der jeweiligen A/D-Wandler unter Verwendung von Steuertaktsignalen mit unterschiedlichen Phasen, um die Phasen der Abtastpunkte der Farbsignale zu verändern.
Videosignalprozessor nach Anspruch 8, bei dem die Phasen der Steuertaktsignale bei jedem Teilbild um 180° verschoben sind.
Videosignalprozessor nach Anspruch 8, bei dem die Steuermittel mehrere Taktsignale für die Steuerung über die Operation von jedem von A/D-Wandlern verwenden, um hierdurch die Abtastpunkte zu vergrößern.
Videosignalprozessor nach Anspruch 6, bei dem die A/D-Umwandlungsmittel einen A/D-Wandler aufweisen, der für mehrere Farben vorgesehen ist.
Videosignalprozessor nach Anspruch 11, welcher weiterhin aufweist: Mittel (37, 41r, 41g, 41b) zum abwechselnden oder aufeinander folgenden Auswählen der mehreren Farbsignale und zum Liefern der ausgewählten Signale zu dem A/D-Wandler für die Erzeugung digitaler Daten für die jeweiligen Farbsignale; wobei die Schreibmittel die digitalen Daten für die jeweiligen Farbsignale in die Speicher für die jeweiligen Farben schreiben.
Videosignalprozessor nach Anspruch 11, weiterhin aufweisend: Mittel (39, 40) zum Verzögern zumindest einiger der Eingangsfarbsignale derart, dass sie eine Phasendifferenz zwischen sich haben; und Mittel (41r, 41g, 41b) zum abwechselnden oder aufeinander folgenden Auswählen der Eingangsfarbsignale, von denen zumindest einige verzögert wurden, und zum Zuführen der ausgewählten Signale zu dem A/D-Wandler für die Erzeugung digitaler Daten, und zum Schreiben der digitalen Daten der jeweiligen Farbsignale in die Speicher unter Verwendung von Steuertaktsignalen, die dieselbe Phasendifferenz wie die Eingangsfarbsignale haben.
Videosignalprozessor nach Anspruch 6, bei dem die D/A-Umwandlungsmittel einen D/A-Wandler für die D/A-Umwandlung der Farbsignale mehrerer Farben aufweisen.
Videosignalprozessor nach Anspruch 6, bei dem die D/A-Umwandlungsmittel einen D/A-Wandler für die D/A-Umwandlung der aus Speichern in einer Teilbildaufeinanderfolge gelesenen Farbsignale mehrerer Farben aufweisen.
Videosignalprozessor nach Anspruch 1 mit mehreren Signalverarbeitungsschaltungen für die Ab tastung und die A/D-Umwandlung der jeweiligen von mehreren Eingangsfarbsignalen, die jeweilige Farbkomponenten eines Videosignals darstellen, um digitale Daten entsprechend den Eingangsfarbsignalen zu erzeugen, Schreiben der Daten in die jeweiligen Speicher (2b, 2ba, 2bt, 2g, 2ga, 2gt, 2r, 2ra, 2-1 bis 2-n), Lesen der Daten aus den Speichern und D/A-Umwandeln der Daten, um decodierte Signale der jeweiligen Farben zu erzeugen, welche Schaltung aufweist: Mittel (7, 8, 8b, 8g, 8rg, 7b, 7g, 7rg, 16, 17, 22, 23, 25, 26, 27, 28, 31, 32, 38, 42, 43, 44, 45-1 bis 45-n, 46-1 bis 46-n, 50) zum Steuern der Operation der jeweiligen Signalverarbeitungsschaltungen unter Verwendung von Steuertaktsignalen mit unterschiedlichen Phasen, um die Phasen der Abtastpunkte der Eingangsfarbsignale zu verändern; und Mittel (15) zum Addieren einer Hochfrequenzkomponente des decodierten Signals einer anderen der Signalverarbeitungsschaltungen zu dem decodierten Signal von einer der Signalverarbeitungsschaltungen.
Videosignalprozessor nach Anspruch 16, bei dem die Phasen der Steuertaktsignale bei jedem Teilbild um 180° verschoben sind.
Videosignalprozessor nach Anspruch 16, bei dem die Steuermittel mehrere Taktsignale für die Steuerung über die Operation von jeder der Signalverarbeitungsschaltungen verwenden.
Videosignalprozessor nach Anspruch 1, aufweisend mehrere Signalverarbeitungsschaltungen zum Abtasten und A/D-Umwandeln der jeweiligen von meh reren Eingangsfarbsignalen, die jeweilige Farbkomponenten eines Videosignals darstellen, um digitale Daten entsprechend den Eingangsfarbsignalen zu erzeugen, Schreiben der Daten in die jeweiligen Speicher, Lesen der Daten aus den jeweiligen Speichern (2b, 2ba, 2bt, 2g, 2ga, 2gt, 2r, 2ra, 2-1 bis 2-n), und D/A-Umwandeln der Daten, um decodierte Signale der jeweiligen Farben zu erzeugen, welcher Videosignalprozessor aufweist: einen gemeinsamen A/D-Wandler (1, 1gb) für mehrere Eingangsfarbsignale; Mittel (37, 41r, 41g, 41b) zum abwechselnden oder aufeinander folgenden Auswählen der mehreren Eingangsfarbsignale und zum Liefern der ausgewählten Signale zu dem gemeinsamen A/D-Wandler; wobei der gemeinsame A/D-Wandler die ausgewählten Eingangsfarbsignale in die digitalen Daten umwandelt; Mittel (7, 7b, 7g, 7rg, 16, 22, 25, 27, 31, 38, 42, 43, 45-1 bis 45-n, 50) zum Schreiben der digitalen Daten für die jeweiligen Eingangsfarbsignale in Speicher für die jeweiligen Eingangsfarbsignale; Mittel (8, 8b, 8g, 8rg, 17, 23, 26, 28, 32, 44, 46-1 bis 46-n, 50) zum Lesen codierter Daten aus den Speichern und Liefern der digitalen Daten zu D/A-Wandlern für die jeweiligen Farbsignale, um die decodierten Signale zu erzeugen; Mittel (15, 15b, 15g, 15r) zum Addieren einer Hochfrequenzkomponente des decodierten Signals von anderen der Signalverarbeitungsschaltungen zu dem decodierten Signal von einer der Signalverarbeitungsschaltungen.
Videosignalprozessor nach Anspruch 19, bei dem die Auswahlmittel die Eingangsfarbsignale in Übereinstimmung mit A/D-Umwandlungstaktsignalen auswählen.
Videosignalprozessor nach Anspruch 19, welcher weiterhin aufweist: Verzögerungsmittel (39, 40) zum Verzögern zumindest einiger der Eingangsfarbsignale, sodass sie eine Phasendifferenz zwischen sich haben; wobei die Auswahlmittel die von den Verzögerungsmitteln ausgegebene Farbsignale auswählen; die Schreibmittel die digitalen Daten der jeweiligen Farbsignale in die jeweiligen Speicher unter Verwendung von Steuertaktsignalen, die dieselbe Phasendifferenz wie die von den Verzögerungsmitteln ausgegebenen Farbsignale haben, schreiben.
Farbbildanzeigesystem, welches aufweist: Bildanzeigemittel (102) für ein monochromatisches Bild mit einem Schirm (103) für die Anzeige von Bildern; eine Färbungsvorrichtung (106) für die aufeinander folgende Auswahl jeder von mehreren Farben; und einen Videosignalprozessor nach einem der Ansprüche 1 und 6 bis 21.
Farbbildanzeigesystem nach Anspruch 22, bei dem die Färbungsvorrichtung (106) ein Drehfilter mit Farbfilterabschnitten (106R, 106G, 106B) ist, welche Filterabschnitte vorgesehen sind für die aufeinander folgende Einfügung in einen optischen Pfad von dem Schirm zu einer vorbestimmten Betrachtungsposition, wenn sich der Drehfilter dreht; und bei dem die Steuerschaltung (114) vorgesehen ist für die Steuerung der Drehung des Drehfilters (106) derart, dass der Filterabschnitt (106R, 106G, 106B) der Farbe entsprechend dem Farbbildsignal, das zu der Anzeigevorrichtung (102) geliefert wird, in den optischen Pfad eingefügt ist.