JP2007094391A - 動画像表示装置 - Google Patents
動画像表示装置 Download PDFInfo
- Publication number
- JP2007094391A JP2007094391A JP2006230947A JP2006230947A JP2007094391A JP 2007094391 A JP2007094391 A JP 2007094391A JP 2006230947 A JP2006230947 A JP 2006230947A JP 2006230947 A JP2006230947 A JP 2006230947A JP 2007094391 A JP2007094391 A JP 2007094391A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display
- address
- writing
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
- G09G2320/106—Determination of movement vectors or equivalent parameters within the image
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Abstract
【解決手段】アドレス生成部102は、表示する画像のアスペクト比や表示プレーン位置に応じて、画像メモリ105への初期書き込みアドレス(w_adr)を算出する。画像書き込み部104は、算出された初期書き込みアドレス(w_adr)に示されるアドレスから、画像メモリ105への書き込みを行う。画像読み出し部108は、初期書き込みアドレス(w_adr)に示されるアドレスを初期読み出しアドレス(r_adr)として、画像メモリ105からの画像データの読み出しを行う。
【選択図】図9
Description
動画像表示装置は、画像メモリへの画像データの書き込み、および、画像メモリからの画像データの読み出しを制御している。動画像表示装置は、NTSC方式やPAL方式などの表示フォーマットで定められたタイミングに従って画像メモリから逐次画像データを読み出すことで、動画像の表示を行う。
この画像メモリへの書き込みおよび読み出しのタイミングは、必ずしも一致させる必要はなく、タイミングを一致させないで画像メモリへのアクセスを制御する方法を非同期式という。この非同期式では、書き込みと読み出しが各々独立して制御されるが、あるフィールドについての書き込みおよび読み出しには、1フィールド時間分の時間差を生じさせている。
この追い越し現象に対処するため、下記の特許文献には、2つの画像メモリを備えることで上記追い越し現象が発生しないようにする技術が開示されている。
例えば、アスペクト比が4:3の動画像表示を標準とする動画像表示装置が、非同期式のアクセス制御方法を用いて、アスペクト比が16:9の動画像から4:3の動画像を連続して表示する場合を想定する。
しかし、上述した通り、16:9の画像の読み出し開始のタイミングは、4:3の画像の表示タイミングよりも遅いため、4:3の画像の書き込みが16:9の画像の読み出しを追い越してしまう。その結果、16:9の画像の読み出し時において、本来ならば1フィールド時間前に書き込まれた16:9の画像データを読み出すべきところ、読み出しを追い越して書き込まれた4:3の画像データを読み出してしまうため、表示画像が必ず乱れるという問題がある。
そこで、本発明は、画像メモリを追加することなく、上記追い越し現象が発生しないようにして、表示画像の乱れを防ぐことができる動画像表示装置を提供することを目的とする。
上述の構成を備える動画像表示装置は、表示する画像データのアスペクト比に応じて、画像メモリへのアクセスを開始するアドレスを算出する。そのため、動画像表示装置は、16:9の画像の読み出し開始時点において、未だ4:3の画像の書き込みが行われていないアドレスから読み出しを開始するよう、画像メモリへのアクセスを開始するアドレスを算出することで、上記追い越し現象が発生しないようにすることができる。
上述したように、上記追い越し現象は、動画像のアスペクト比が異なる場合には画像メモリへのアクセス開始のタイミングが異なるにもかかわらず、いずれのアスペクト比の動画像についてもベースアドレスからメモリへアクセスしているために発生する。
したがって、書き込みおよび読み出しについて、メモリへのアクセスタイミングとアクセス位置とが常に一定であれば、表示する動画像のアスペクト比がいかなる値であれ、上記追い越し現象は発生しない。
具体的には、前記アドレス生成部は、w_adr = adr_base + line_size×v_size×{ 1 − aspect / aspect_normal } / 2 ただし、初期書き込みアドレスを w_adr、前記画像メモリのベースアドレスを adr_base、前記画像メモリの1ラインのサイズを line_size、前記画像データの垂直画像サイズを v_size、前記画像アスペクト比を aspect、前記標準アスペクト比を aspect_normalとする式に従って、前記初期書き込みアドレスを算出するとしてもよい。
上述の構成を備える動画像表示装置は、アスペクト比の比率に基づいて、メモリへのアクセスタイミングとアクセス位置とが常に一定になるように初期書き込みアドレスを算出することができる。
これにより、外部から画像アスペクト比を取得せずとも、自装置のみで画像メモリへのアクセス制御を行うことができる。
また、前記取得部は、さらに、動画像の垂直方向の表示プレーン位置を示す表示プレーン情報を取得するプレーン情報取得部を含み、前記アドレス生成部は、w_adr = adr_base + line_size×v_plane_pos + line_size×( v_size - v_plane_pos)×{ 1 − aspect / aspect_normal } / 2 ただし、初期書き込みアドレスを w_adr、前記画像メモリのベースアドレスを adr_base、前記画像メモリの1ラインのサイズを line_size、前記表示プレーン情報を v_plane_pos、前記画像データの垂直画像サイズを v_size、前記画像アスペクト比と aspect、前記標準アスペクト比を aspect_normalとする式に従って、前記初期書き込みアドレスを算出することとしてもよい。
したがって、アスペクト比、表示プレーン位置が異なる動画像を連続して表示する場合においても、メモリへのアクセスタイミングとアクセス位置とを常に一定になるようにすることができる。
したがって、表示プレーン位置が異なる動画像を連続して表示する場合においても、メモリへのアクセスタイミングとアクセス位置とを常に一定になるようにすることができる。
また、本発明は、画像データのアスペクト比により定まる表示タイミングに応じて画像メモリへの画像データの書き込みと読み出しとを繰り返し行うことにより動画像を表示し、アスペクト比の異なる2種類の動画像を切り替えて表示する動画像表示装置において用いられる動画像表示方法であって、表示にかかる画像データのアスペクト比を示す画像アスペクト比を取得する取得ステップと、取得した前記画像アスペクト比に応じて初期書き込みアドレスを算出するアドレス生成ステップと、画像データの表示タイミングにより定まる時点から、前記算出された前記初期書き込みアドレスを書き込み開始位置として画像データを画像メモリに書き込む画像書き込みステップと、前記表示タイミングに応じて、前記初期書き込みアドレスに示されるアドレスを初期読み出しアドレスとして、前記画像メモリから画像データを読み出す画像読み出しステップとを含むことを特徴とする動画像表示方法でもある。
以下、本発明にかかる動画像表示装置について、図面を用いて説明する。
以下の実施形態では、NTSC方式に定められたタイミングに従って動画像を表示する動画像表示装置を例にして説明する。
また、トップフィールドの垂直走査区間においては、読み出しに先行して書き込みが行われるものとする。すなわち、ボトムフィールドのデータの書き込みが、トップフィールドの画像を表示するための読み込みに先行するものとする。
<構成>
1.1 構成
まず、本発明にかかる動画像表示装置を含んでいる、動画像復号化装置について説明する。
同図に示すように、動画像復号化装置1は、復号化部11と、フレームメモリ12と、動画像表示装置13とからなる。
1.1.1 復号化部11
復号化部11は、MPEG-2(Moving Picture Experts Group phase 2)等の映像データの入力を、図示しない外部装置から受け付ける。そして、図示しない制御装置からの復号化指示に従って、動画像データの復号化処理を実行する。復号化処理を実行して、画像データを得る。なお、画像データとは、1フレームの画像を構成する情報であり、輝度データおよび色差データからなる。復号化部11は、復号化処理により得られた画像データを、逐次、フレームメモリ12に書き込む。
なお、画像構成情報(pct_info)には、画像データの垂直方向の画像サイズを示す垂直画像サイズ(v_size)や、画像データのアスペクト比を示すアスペクト比情報(aspect)などが含まれる。復号化部11は、動画像データの復号化処理の際に、これら垂直画像サイズ(v_size)やアスペクト比情報(aspect)などからなる画像構成情報(pct_info)を取得する。
なお、本実施形態では、画像構成情報としてアスペクト比情報を用いるが、アスペクト比情報を用いる代わりに、画像データの縦横比や、画素の縦横比情報などの代替可能な情報を、画像構成情報として用いることとしてもよい。
フレームメモリ12は、RAM(Random access Memory)であり、復号化部11の復号化処理により得られた画像データを格納する。フレームメモリ12は、例えば画像データの表示方式がNTSC方式の場合、1画面分の画像データを格納するために、画像データを構成する輝度データおよび色差データそれぞれについて720pixel×480lineのサイズのメモリ容量を有する。
1.1.3 動画像表示装置13
動画像表示装置13は、復号化部11から出力される画像構成情報(pct_info)を受け付ける。また、フレームメモリ12に格納されている画像データを逐次読み出す。このとき、動画像表示装置13は、受け付けた画像構成情報(pct_info)に基づいて、フレームメモリ12からの画像データの読み出しを制御する。読み出した画像データを、表示用画像(VOUT)として、図示しない表示出力装置へ出力する。なお、表示出力装置は、動画像表示装置13から出力される表示用画像(VOUT)を、NTSC方式に従って表示する。
図2は、本発明の動画像表示装置13の内部構成を示す図である。
同図に示すように、動画像表示装置13は、表示制御部101と、アドレス生成部102と、書き込みタイミング発生部103と、画像書き込み部104と、画像メモリ105と、遅延部106と、読み出しタイミング発生部107と、画像読み出し部108とを含む。
表示制御部101は、画像データを、図示しない表示装置に表示させる際の表示位置および表示タイミングを制御する。
詳細を説明すると、表示制御部101は、復号化部11が出力する画像構成情報(pct_info)を受け付ける。受け付けた画像構成情報(pct_info)から、垂直画像サイズ(v_size)およびアスペクト比情報(aspect)を抽出する。抽出した垂直画像サイズ(v_size)およびアスペクト比情報(aspect)からなる表示位置情報(pos_info)を、アドレス生成部102へ出力する。
また、画像読み出し部108が画像メモリ105から画像データを読み出すタイミングを示す読み出し制御情報(rctl_info)を、読み出しタイミング発生部107へ出力する。
具体的に説明すると、表示制御部101は、垂直画像サイズ(v_size)およびアスペクト比情報(asoect)に基づいて、画像メモリ105から画像データを読み出すタイミングを定める。
アドレス生成部102は、画像書き込み部104が画像データを画像メモリ105に書き込む際の初期書き込みアドレス(w_adr)を算出し、算出した初期書き込みアドレス(w_adr)を画像書き込み部104へ出力する。
詳細を説明すると、アドレス生成部102は、表示制御部101が出力する表示位置情報(pos_info)を受け付ける。受け付けた表示位置情報(pos_info)に含まれるアスペクト比情報(aspect)と、画像メモリ105のベースアドレス(adr_base)とに基づいて、[式1]に従って画像メモリ105への初期書き込みアドレス(w_adr)を算出する。算出した初期書き込みアドレス(w_adr)を、画像書き込み部104へ出力する。
ここで、[式1]について補足する。
aspect_normalは、動画像表示装置13の標準のアスペクト比を表す。本実施形態においては、動画像表示装置13の標準のアスペクト比は4:3とする。すなわち、aspect_normalの値は 3/4 である。
なお、[式1]においては、第2項の値が負になるようなアスペクト比情報(aspect)の値を与えることができないものとする。また、[式1]において、右辺の第2項の720は、画像メモリ105の1ラインのサイズを表している。
書き込みタイミング発生部103は、表示制御部101が出力する書き込み制御情報(wctl_info)を受け付ける。受け付けた書き込み制御情報(wctl_info)に示されるタイミングに従って、書き込み開始を示す書き込みタイミング信号(wt)を画像書き込み部104へ出力する。
画像書き込み部104は、フレームメモリ12に格納されている画像データを読み出して、画像メモリ105の所定のメモリアドレスに書き込む。
詳細に説明すると、画像書き込み部104は、アドレス生成部102が出力する初期書き込みアドレス(w_adr)を受け付ける。また、書き込みタイミング発生部103が出力する書き込みタイミング信号(wt)を受け付ける。画像書き込み部104は、書き込みタイミング信号(wt)を受け付けると、初期書き込みアドレス(w_adr)を初期書き込み位置として、1フィールド分(トップフィールドまたはボトムフィールド)の画像データをライン単位で画像メモリ105へ書き込む。
1.1.3.5 画像メモリ105
画像メモリ105は、フレームメモリ12の画像データを表示するために、画像データを一時的に格納するRAMである。
なお、同図において、adr_baseは、画像メモリ105のベースアドレスを表す。また、本実施形態においては、画像書き込み部104は、画像メモリ105のライン0および偶数ライン(ライン2、ライン4、・・)にはトップフィールドのデータを書き込むものとする。また、奇数ライン(ライン1、ライン3、・・)にはボトムフィールドのデータを書き込むものとする。
1.1.3.6 遅延部106
遅延部106は、画像書き込み部104から出力される初期書き込みアドレス(w_adr)を受け付けて、受け付けた初期書き込みアドレス(w_adr)を、受け付け時から1フィールド時間遅延させて初期読み出しアドレス(r_adr)として画像読み出し部108へ出力する。すなわち、遅延部106は、画像書き込み部104が画像メモリ105への書き込みに用いた初期書き込みアドレス(w_adr)が、1フィールド時間後の画像読み出し部108による読み出し時に初期読み出しアドレス(r_adr)として用いられるようにする。
読み出しタイミング発生部107は、表示制御部101が出力する読み出し制御情報(rctl_info)を受け付ける。受け付けた読み出し制御情報(rctl_info)に示されるタイミングに従って、読み出し開始を示す読み出しタイミング信号(rt)を画像読み出し部108へ出力する。
画像読み出し部108は、画像メモリ105の所定のメモリアドレスから画像データを読み出して、図示しない表示装置へと出力する。
具体的には、画像読み出し部108は、遅延部106から出力される初期読み出し位置(r_adr)を受け付ける。また、読み出しタイミング発生部107から出力される読み出しタイミング信号(rt)を受け付ける。画像読み出し部108は、読み出しタイミング信号(rt)を受け付けると、初期読み出しアドレス(r_adr)を初期読み出し位置として、ライン単位で画像メモリ105から画像データを読み出す。読み出した画像データを、表示用画像(VOUT)として、図示しない表示出力装置へ出力する。
1.2 動作
次に、動画像表示装置13の動作について説明する。
図4は、動画像表示装置13が、1フィールド分のデータを出力する動作を示すフローチャートである。
画像書き込み部104は、書き込みタイミング信号(wt)を受け付けると、初期書き込みアドレス(w_adr)に従って、一方のフィールドのデータを画像メモリ105へ書き込む。また、初期書き込みアドレス(w_adr)を、遅延部106へ出力する(ステップS405)。
読み出しタイミング発生部107は、読み出し制御情報(rctl_info)に従って、読み出しタイミング信号(rt)を画像読み出し部108へ出力する(ステップS407)。
なお、上述の処理を、図5に示す。図5は、動画像表示装置13が、1フィールド分のデータを出力する際のタイミングチャートである。同図では、水平方向が時間軸となっている。
ここで、画像メモリ105のメモリ動作イメージを、図面を用いて説明する。
図6は、アスペクト比が4:3の画像を表示する場合の、画像データの書き込みおよび読み出しのメモリ動作イメージである。
同図において、水平方向は垂直走査時間を表し、垂直方向は画像メモリ105のラインの番号を示す。また、破線矢印は画像メモリ105への書き込みを、実線矢印は画像メモリ105からの読み出しを示す。
また、同図では、垂直走査時間を、1フィールド時間ごとに区切って示している(区間A、区間B、区間C、・・)。区間A、区間C、・・は、トップフィールドの垂直走査区間であり、区間B・・は、ボトムフィールドの垂直走査区間である。
区間Aと区間Bの動作を繰り返し行うことで、動画像表示装置13は、フレームメモリ12のデータを表示出力装置へ出力する。
1.2.2 アスペクト比が16:9の画像を表示する場合の動作
図7は、アスペクト比が16:9の画像を表示する場合の、画像データの書き込みおよび読み出しのメモリ動作イメージである。なお、区間D、区間F、・・はトップフィールドの垂直走査区間であり、区間E・・は、ボトムフィールドの垂直走査区間である。
また、画像読み出し部108は、図示しない表示出力装置の表示タイミングにあわせて画像メモリ105からの読み出しを行う必要がある。そのため、読み出しタイミング信号(rt)は、60ラインのうち、フィールド単位の書き込みのため半分の30ライン分だけ、アスペクト比が4:3の画像を表示する場合よりも遅延して発生する。書き込みタイミング信号(wt)もまた、アスペクト比が4:3の画像を表示する場合と比べて30ライン分遅延して発生する。
次に、アスペクト比が16:9の画像から、4:3の画像に表示を切り替える際のメモリ動作イメージを説明する。
ここで、まず、従来の場合、すなわち本発明の特徴であるアドレス生成部102がない場合を説明する。図8は、アドレス生成部102がない場合における、アスペクト比の異なる動画像を連続して表示する際のメモリ動作イメージを示す図である。従来の動画像表示装置では、アドレス生成部102が無いため、画像メモリ105への初期書き込みアドレス(w_adr)および初期読み出しアドレス(r_adr)は、常にベースアドレス(adr_base)と等しい。
区間Gにおいて、アスペクト比が16:9の動画像の最後のボトムフィールドのデータを書き込む。
次に、区間Hにおいて、16:9の画像を表示するためのデータ読み出しと、4:3の画像データのトップフィールドのデータ書き込みが行われ、区間I以降は、4:3の画像データの読み出しおよび書き込みが行われるとする。
これに対し、区間Hにおける4:3の画像データの書き込みは、区間Iにおける4:3の画像データの表示タイミングの1フィールド時間前に開始される。また、画像読み出し部108は、図示しない表示出力装置の動作にあわせて読み出しを行うため、画像メモリ105からの読み出しタイミングを早めることができない。さらに、画像書き込み部104は、区間Iの書き込みタイミング信号(wt)の発生までに画像メモリ105への書き込み処理を完了しなければならないので、書き込み開始タイミングを遅延させることも出来ない。
1.2.4 本発明の場合の動作
これに対し、本発明の特徴であるアドレス生成部102がある場合を説明する。図9は、本発明のアドレス生成部102がある場合における、アスペクト比の異なる動画像を連続して表示する際のメモリ動作イメージを示す図である。
区間Jにおいて、アスペクト比が16:9の動画像の最後のボトムフィールドのデータを書き込む。
次に、区間Kにおいて、アスペクト比が16:9の画像データを表示するためのデータ読み出しと、4:3の画像データのトップフィールドのデータ書き込みが行われ、区間L以降は、4:3の画像データの読み出しおよび書き込みが行われるとする。
また、アスペクト比が4:3の画像データの場合、初期書き込みアドレス(w_adr)および初期読み出しアドレス(r_adr)は、adr_baseに等しくなる。
画像読み出し部108もまた、フレーム単位で読み出すものとしてもよい。さらに、本発明の動画像表示装置は、各構成要素をハードウェアにより実装してもよいし、ソフトウェアにより実装してもよい。
上述の実施形態では、アドレス生成部102は、[式1]のように、表示する画像データのアスペクト比情報(aspect)と、標準アスペクト比(aspect_normal)との比率に基づいて、初期書き込みアドレス(w_adr)を算出する。すなわち、標準となる動画像のアスペクト比との関係で、初期書き込みアドレス(w_adr)を算出する。
<実施の形態2>
次に、本発明の別の実施形態について説明する。本実施形態では、動画像の表示プレーン位置に基づいて、画像メモリ105への初期書き込みアドレス(w_adr_2)を算出する点が実施の形態1と異なる。
<構成>
2.1 構成
図10は、本発明の動画像復号化装置2の全体構成を示す図である。
動画像復号化装置2は、復号化部21と、フレームメモリ12と、動画像表示装置23と、復号化制御部24とを備える。
2.1.1 復号化部21
復号化部21は、復号化制御部24からの復号化制御信号に従って符号化ストリームを復号化する。復号化処理により得られる画像データをフレームメモリ12に書き込む。また、復号化制御部24に対して復号化結果情報を通知する。復号化部21は、復号化処理を実行することにより、上記復号化結果情報を得る。復号化結果情報には、例えば画像サイズやアスペクト比などの、復号化された画像データの構成を示す情報が含まれる。
復号化制御部24は、図示しない装置から、画像データの表示方法を示す表示情報の入力を受け付ける。表示情報には、例えば、画像データの表示プレーン位置を示す情報などが含まれる。そして、復号化制御部24は、復号化部21から通知される復号化結果情報と、図示しない装置から入力される表示情報とに基づいて、画像構成情報(pct_info_2)を生成し、生成した画像構成情報(pct_info_2)を動画像表示装置23へ出力する。なお、画像構成情報(pct_info_2)には、アスペクト比情報(aspect)や、画像データの表示プレーン位置を示す表示プレーン位置情報(plane_pos)や、垂直画像サイズ(v_size)が含まれる。表示プレーン位置情報(plane_pos)には、画像データの表示プレーンの垂直方向および水平方向の位置を示す情報が含まれる。
2.1.3 動画像表示装置23
動画像表示装置23は、復号化制御部24から出力される画像構成情報(pct_info_2)を受け付ける。また、フレームメモリ12に格納されている画像データを逐次読み出す。読み出した画像データを表示用画像(VOUT)として、図示しない表示出力装置へ出力する。
図11は、実施の形態2における動画像表示装置23の内部構成を示す図である。
同図に示すように、動画像表示装置23は、表示制御部201と、アドレス生成部202と、書き込みタイミング発生部103と、画像書き込み部204と、画像メモリ105と、遅延部206と、読み出しタイミング発生部107と、画像読み出し部208とを含む。
2.1.3.1 表示制御部201
実施の形態1の表示制御部101との相違点は、垂直方向の表示プレーン位置情報(v_plane_pos)を画像構成情報(pct_info_2)に含めて出力する点である。
実施の形態1で説明した表示制御部101との相違点を説明すると、表示制御部201は、復号化制御部24から出力される画像構成情報(pct_info_2)を受け付ける。受け付けた画像構成情報(pct_info_2)から、アスペクト比情報(aspect)と、表示プレーン位置情報(plane_pos)と、垂直画像サイズ(v_size)を抽出する。また、表示プレーン位置情報(plane_pos)のうち、垂直方向の表示プレーン位置情報(v_plane_pos)を抽出する。抽出したアスペクト比情報(aspect)と、垂直画像サイズ(v_size)と、垂直方向の表示プレーン位置情報(v_plane_pos)とを、表示位置情報(pos_info_2)としてアドレス生成部202へ出力する。
また、実施の形態1の表示制御部101と同様に、表示制御部201は、書き込み制御情報(wctl_info)を書き込みタイミング発生部103へ出力し、読み出し制御情報(rctl_info)を読み出しタイミング発生部107へ出力する。
実施の形態1のアドレス生成部102との相違点は、特に、垂直方向の表示プレーン位置情報(v_plane_pos)を用いて初期書き込みアドレス(w_adr_2)を算出する点である。
アドレス生成部202は、表示制御部201が出力する表示位置情報(pos_info_2)を受け付ける。受け付けた表示位置情報(pos_info_2)に含まれるアスペクト比情報(aspect)と、垂直画像サイズ(v_size)と、垂直方向の表示プレーン位置情報(v_plane_pos)とに基づいて、下記の[式2]に従って画像メモリ105への初期書き込みアドレス(w_adr_2)を算出する。算出した初期書き込みアドレス(w_adr_2)を、画像書き込み部204へ出力する。
ここで、[式2]について補足する。
動画像復号化装置2がアスペクト比の切り替わりに対応していない場合は、アスペクト比の比率に基づいてアドレスを算出する[式2]の右辺の第3項を計算しないこととしてもよい。
[式2]の第3項によって、表示する動画像のアスペクト比の切り替わり時においても追い越し現象の発生を防止することができる。表示する動画像のアスペクト比が切り替わる場合については、上述の実施形態1で説明してきた。そこで、以下、本実施形態では、アスペクト比は4:3のまま切り替わらないものとし、表示プレーン位置情報(plane_pos)が切り替わる場合について説明する。
実施の形態1の画像書き込み部104との相違点は、初期書き込みアドレス(w_adr)の代わりに、アドレス生成部202が算出する初期書き込みアドレス(w_adr_2)を用いる点である。
画像書き込み部204は、アドレス生成部202が出力する初期書き込みアドレス(w_adr_2)を受け付ける。また、書き込みタイミング発生部103が出力する書き込みタイミング信号(wt)を受け付ける。画像書き込み部204は、書き込みタイミング信号(wt)を受け付けると、初期書き込みアドレス(w_adr_2)を初期書き込み位置として、1フィールド分の画像データをライン単位で画像メモリ105へ書き込む。
2.1.3.4 遅延部206
実施の形態1の遅延部106との相違点は、初期書き込みアドレス(w_adr)の代わりに、アドレス生成部202が算出する初期書き込みアドレス(w_adr_2)を用いる点である。
実施の形態1の画像読み出し部108との相違点は、初期読み出しアドレス(r_adr)の代わりに、遅延部206から出力される初期読み出しアドレス(r_adr_2)を用いる点である。
画像読み出し部208は、画像メモリ105の所定のメモリアドレスから画像データを読み出して、図示しない表示装置へと出力する。
以下、実施の形態2における動画像表示装置23の動作について説明する。実施の形態1の動画像表示装置13との主要な相違点は、アドレス生成部202による初期書き込みアドレス(w_adr_2)の算出方法が異なる点である。その他、表示制御部201等の動作は、実施の形態1の表示制御部101等とほぼ同様であるため、詳細な説明を省略する。
2.2.1 垂直プレーン位置ゼロで画像を表示する場合
図12は、垂直画像サイズが480lineの画像を、垂直プレーン位置ゼロで表示する場合のメモリ動作イメージである。
実施の形態1の図6等と同様、図12において、水平方向は垂直走査時間を表し、垂直方向は画像メモリ105のラインの番号を表す。また、破線矢印は画像メモリ105への書き込みを、実線矢印は画像メモリ105からの読み出しを示す。また、垂直走査時間を、1フィールド時間ごとに区切って示している。区間A、区間C、・・は、トップフィールドの垂直走査区間であり、区間B・・は、ボトムフィールドの垂直走査区間である。
トップフィールドの垂直走査区間(区間A、区間C、・・)では、画像メモリ105からのデータの読み出しに先行してボトムフィールドのデータの書き込みが行われる。画像書き込み部204は、書き込みタイミング信号(wt)をトリガとしてボトムフィールドのデータの書き込みを開始する。続いて、画像読み出し部208は、読み出しタイミング信号(rt)をトリガとして画像メモリ105からのデータの読み出しを開始する。
2.2.2 垂直プレーン位置240で画像を表示する場合
図13は、垂直画像サイズが240lineの画像を、垂直プレーン位置240lineで表示する場合のメモリ動作イメージである。なお、区間D、区間F、・・はトップフィールドの垂直走査区間であり、区間E・・は、ボトムフィールドの垂直走査区間である。
また、画像読み出し部208は、図示しない表示出力装置の表示タイミングにあわせて画像メモリ105からの読み出しを行う必要がある。そのため、読み出しタイミング信号(rt)は、240ラインのうち、フィールド単位の書き込みのため半分の120ライン分だけ、垂直画像サイズが480line、垂直プレーン位置ゼロの動画像を表示する場合よりも遅延して発生する。書き込みタイミング信号(wt)もまた、垂直画像サイズが480line、垂直プレーン位置ゼロの動画像を表示する場合と比べて120ライン分遅延して発生する。
次に、表示する画像の表示プレーン位置が切り替わる際のメモリ動作イメージを説明する。
ここで、まず、従来の場合、すなわち本発明の特徴であるアドレス生成部202がない場合を説明する。
同図では、垂直画像サイズが240line、垂直プレーン位置240lineの動画像の出力から、垂直画像サイズが480line、垂直プレーン位置ゼロの動画像の出力に切り替えて連続表示する例を示している。従来の動画像表示装置では、アドレス生成部202がないため、画像メモリ105への初期書き込みアドレス(w_adr_2)および初期読み出しアドレス(r_adr_2)は、常にベースアドレス(adr_base)と等しい。
区間Gにおいて、垂直画像サイズ240line、垂直プレーン位置240lineの動画像の最後のボトムフィールドのデータを書き込む。
次に、区間Hにおいて、垂直画像サイズ240line、垂直プレーン位置240lineの動画像を表示するためのデータ読み出しと、垂直画像サイズが480line、垂直プレーン位置ゼロの画像データのトップフィールドのデータ書き込みが行われ、区間I以降は、垂直画像サイズが480line、垂直プレーン位置ゼロの画像データの読み出しおよび書き込みが行われるとする。
これに対し、区間Hにおける垂直画像サイズが480line、垂直プレーン位置ゼロの画像データの書き込みは、区間Iにおける垂直画像サイズが480line、垂直プレーン位置ゼロの画像データの表示タイミングの1フィールド時間前に開始される。また、画像読み出し部208は、図示しない表示出力装置の動作にあわせて読み出しを行うため、画像メモリ105からの読み出しタイミングを早めることができない。さらに、画像書き込み部204は、区間Iの書き込みタイミング信号(wt)の発生までに画像メモリ105への書き込み処理を完了しなければならないので、書き込み開始タイミングを遅延させることも出来ない。
2.2.4 本発明の場合の動作
これに対し、本発明の特徴であるアドレス生成部202がある場合を説明する。図15は、本発明のアドレス生成部202がある場合における、表示プレーン位置が異なる動画像を連続して表示する際のメモリ動作イメージを示す図である。
区間Jにおいて、アスペクト比が16:9の動画像の最後のボトムフィールドのデータを書き込む。
次に、区間Kにおいて、垂直画像サイズ240line、垂直プレーン位置240lineの画像データを表示するためのデータ読み出しと、垂直画像サイズが480line、垂直プレーン位置ゼロの画像のトップフィールドのデータ書き込みが行われ、区間L以降は、垂直画像サイズが480line、垂直プレーン位置ゼロの画像データの読み出しおよび書き込みが行われるとする。
また、垂直画像サイズが480line、垂直プレーン位置ゼロの画像データの場合、初期書き込みアドレス(w_adr_2)および初期読み出しアドレス(r_adr_2)は、adr_baseに等しくなる。
画像読み出し部208もまた、フレーム単位で読み出すものとしてもよい。さらに、本発明の動画像表示装置は、各構成要素をハードウェアにより実装してもよいし、ソフトウェアにより実装してもよい。
<補足>
以上のように本発明にかかる動画像表示装置について実施の形態に基づいて説明したが、以下のように変形することもでき、本発明は上述の実施の形態で示した動画像表示装置に限られないことは勿論である。
(2)上述の実施形態では、アスペクト比情報(aspect)や垂直方向の表示プレーン位置情報(v_plane_pos)などに基づいて初期書き込みアドレス(w_adr)を算出することとしていたが、これに限らず、動画像の表示位置を特定することができる場合は、他の情報を用いて初期書き込みアドレス(w_adr)を算出することとしてもよい。例えば、垂直画像サイズ(v_size)によって動画像の表示位置を特定できるのであれば、垂直画像サイズ(v_size)に基づいて初期書き込みアドレス(w_adr)を算出することとしてもよい。
また、本発明は、前記コンピュータプログラム又は前記デジタル信号をコンピュータ読み取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、CD―ROM、MO、DVD、DVD−ROM、DVD−RAM、BD(Blu−ray Disc)、半導体メモリなど、に記録したものとしてもよい。また、これらの記録媒体に記録されている前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
また、本発明は、マイクロプロセッサとメモリとを備えたコンピュータシステムであって、前記メモリは、上記コンピュータプログラムを記憶しており、前記マイクロプロセッサは、前記コンピュータプログラムに従って動作するとしてもよい。
(7)上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。
11 復号化部
12 フレームメモリ
13 動画像表示装置
101 表示制御部
102 アドレス生成部
103 書き込みタイミング発生部
104 画像書き込み部
105 画像メモリ
106 遅延部
107 読み出しタイミング発生部
108 画像読み出し部
2 動画像復号化装置
21 復号化部
23 動画像表示装置
24 復号化制御部
201 表示制御部
202 アドレス生成部
204 画像書き込み部
206 遅延部
208 画像読み出し部
Claims (13)
- 画像データのアスペクト比により定まる表示タイミングに応じて画像メモリへの画像データの書き込みと読み出しとを繰り返し行うことにより動画像を表示し、アスペクト比の異なる2種類の動画像を切り替えて表示する動画像表示装置であって、
表示にかかる画像データのアスペクト比を示す画像アスペクト比を取得する取得部と、
取得した前記画像アスペクト比に応じて初期書き込みアドレスを算出するアドレス生成部と、
画像データの表示タイミングにより定まる時点から、前記算出された前記初期書き込みアドレスを書き込み開始位置として画像データを画像メモリに書き込む画像書き込み部と、
前記表示タイミングに応じて、前記初期書き込みアドレスに示されるアドレスを初期読み出しアドレスとして、前記画像メモリから画像データを読み出す画像読み出し部とを備える
ことを特徴とする動画像表示装置。 - 前記アドレス生成部は、
標準となる動画像のアスペクト比を示す標準アスペクト比を記憶する記憶部と、
標準アスペクト比と、取得した前記画像アスペクト比との比率に基づいて、前記初期書き込みアドレスの前記算出を行う算出部とを含む
ことを特徴とする請求項1記載の動画像表示装置。 - 前記アドレス生成部は、
w_adr = adr_base + line_size×v_size×{ 1 − aspect / aspect_normal } / 2
ただし、初期書き込みアドレスを w_adr、
前記画像メモリのベースアドレスを adr_base、
前記画像メモリの1ラインのサイズを line_size、
前記画像データの垂直画像サイズを v_size、
前記画像アスペクト比を aspect、
前記標準アスペクト比を aspect_normal
とする式に従って、前記初期書き込みアドレスを算出する
ことを特徴とする請求項2記載の動画像表示装置。 - 前記算出部は、
前記比率に応じて定まる動画像の表示開始位置に対応して前記初期書き込みアドレスを算出する
ことを特徴とする請求項2記載の動画像表示装置。 - 前記動画像表示装置は、さらに、
符号化された動画像を復号化する復号化部を備え、
前記復号化部は、前記復号化の際に前記画像アスペクト比を生成し、
前記取得部は、前記復号化部が生成する前記画像アスペクト比を前記取得する
ことを特徴とする請求項1記載の動画像表示装置。 - 前記取得部は、
動画像の垂直方向の表示プレーン位置を示す表示プレーン情報を取得するプレーン情報取得部を含み、
前記アドレス生成部は、前記画像アスペクト比と、前記表示プレーン情報とに基づいて、前記初期書き込みアドレスを算出する
ことを特徴とする請求項1記載の動画像表示装置。 - 前記取得部は、
動画像の垂直方向の表示プレーン位置を示す表示プレーン情報を取得するプレーン情報取得部を含み、
前記アドレス生成部は、
w_adr = adr_base + line_size×v_plane_pos + line_size×( v_size - v_plane_pos)×{ 1 − aspect / aspect_normal } / 2
ただし、初期書き込みアドレスを w_adr、
前記画像メモリのベースアドレスを adr_base、
前記画像メモリの1ラインのサイズを line_size、
前記表示プレーン情報を v_plane_pos、
前記画像データの垂直画像サイズを v_size、
前記画像アスペクト比と aspect、
前記標準アスペクト比を aspect_normal
とする式に従って、前記初期書き込みアドレスを算出する
ことを特徴とする請求項2記載の動画像表示装置。 - 画像データの表示プレーン位置により定まる表示タイミングに応じて画像メモリへの画像データの書き込みと読み出しとを繰り返し行うことにより動画像を表示し、表示プレーン位置の異なる2種類の動画像を切り替えて表示する動画像表示装置であって、
表示にかかる画像データの表示プレーン位置を示す表示プレーン情報を取得する取得部と、
取得した表示プレーン情報に応じて、初期書き込みアドレスを算出するアドレス生成部と、
画像データの表示タイミングにより定まる時点から、前記算出された前記初期書き込みアドレスを書き込み開始位置として画像データを画像メモリに書き込む画像書き込み部と、
前記表示タイミングに応じて、前記初期書き込みアドレスに示されるアドレスを初期読み出しアドレスとして、前記画像メモリから画像データを読み出す画像読み出し部とを備える
ことを特徴とする動画像表示装置。 - 前記動画像表示装置は、さらに、
符号化された動画像を復号化する復号化部を備え、
前記復号化部は、前記復号化の際に前記表示プレーン情報を生成し、
前記取得部は、前記復号化部が生成する前記表示プレーン情報を前記取得する
ことを特徴とする請求項8記載の動画像表示装置。 - 画像データのアスペクト比により定まる表示タイミングに応じて画像メモリへの画像データの書き込みと読み出しとを繰り返し行うことにより動画像を表示し、アスペクト比の異なる2種類の動画像を切り替えて表示する動画像表示装置において用いられる動画像表示方法であって、
表示にかかる画像データのアスペクト比を示す画像アスペクト比を取得する取得ステップと、
取得した前記画像アスペクト比に応じて初期書き込みアドレスを算出するアドレス生成ステップと、
画像データの表示タイミングにより定まる時点から、前記算出された前記初期書き込みアドレスを書き込み開始位置として画像データを画像メモリに書き込む画像書き込みステップと、
前記表示タイミングに応じて、前記初期書き込みアドレスに示されるアドレスを初期読み出しアドレスとして、前記画像メモリから画像データを読み出す画像読み出しステップとを含む
ことを特徴とする動画像表示方法。 - 画像データの表示プレーン位置により定まる表示タイミングに応じて画像メモリへの画像データの書き込みと読み出しとを繰り返し行うことにより動画像を表示し、表示プレーン位置の異なる2種類の動画像を切り替えて表示する動画像表示装置において用いられる動画像表示方法であって、
表示にかかる画像データの表示プレーン位置を示す表示プレーン情報を取得する取得ステップと、
取得した表示プレーン情報に応じて、初期書き込みアドレスを算出するアドレス生成ステップと、
画像データの表示タイミングにより定まる時点から、前記算出された前記初期書き込みアドレスを書き込み開始位置として画像データを画像メモリに書き込む画像書き込みステップと、
前記表示タイミングに応じて、前記初期書き込みアドレスに示されるアドレスを初期読み出しアドレスとして、前記画像メモリから画像データを読み出す画像読み出しステップとを含む
ことを特徴とする動画像表示方法。 - 画像データのアスペクト比により定まる表示タイミングに応じて画像メモリへの画像データの書き込みと読み出しとを繰り返し行うことにより動画像を表示し、アスペクト比の異なる2種類の動画像を切り替えて表示する動画像表示装置に処理を実行させるコンピュータ読み取り可能な制御プログラムであって、
表示にかかる画像データのアスペクト比を示す画像アスペクト比を取得する取得ステップと、
取得した前記画像アスペクト比に応じて初期書き込みアドレスを算出するアドレス生成ステップと、
画像データの表示タイミングにより定まる時点から、前記算出された前記初期書き込みアドレスを書き込み開始位置として画像データを画像メモリに書き込む画像書き込みステップと、
前記表示タイミングに応じて、前記初期書き込みアドレスに示されるアドレスを初期読み出しアドレスとして、前記画像メモリから画像データを読み出す画像読み出しステップとを含む
ことを特徴とする制御プログラム。 - 画像データの表示プレーン位置により定まる表示タイミングに応じて画像メモリへの画像データの書き込みと読み出しとを繰り返し行うことにより動画像を表示し、表示プレーン位置の異なる2種類の動画像を切り替えて表示する動画像表示装置に処理を実行させるコンピュータ読み取り可能な制御プログラムであって、
表示にかかる画像データの表示プレーン位置を示す表示プレーン情報を取得する取得ステップと、
取得した表示プレーン情報に応じて、初期書き込みアドレスを算出するアドレス生成ステップと、
画像データの表示タイミングにより定まる時点から、前記算出された前記初期書き込みアドレスを書き込み開始位置として画像データを画像メモリに書き込む画像書き込みステップと、
前記表示タイミングに応じて、前記初期書き込みアドレスに示されるアドレスを初期読み出しアドレスとして、前記画像メモリから画像データを読み出す画像読み出しステップとを含む
ことを特徴とする制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006230947A JP2007094391A (ja) | 2005-08-31 | 2006-08-28 | 動画像表示装置 |
US11/513,354 US7884882B2 (en) | 2005-08-31 | 2006-08-31 | Motion picture display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005251178 | 2005-08-31 | ||
JP2006230947A JP2007094391A (ja) | 2005-08-31 | 2006-08-28 | 動画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007094391A true JP2007094391A (ja) | 2007-04-12 |
Family
ID=37829697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006230947A Pending JP2007094391A (ja) | 2005-08-31 | 2006-08-28 | 動画像表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7884882B2 (ja) |
JP (1) | JP2007094391A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011164153A (ja) * | 2010-02-05 | 2011-08-25 | Casio Computer Co Ltd | 表示装置及び画像表示方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102411892B (zh) * | 2011-08-31 | 2013-09-18 | 北京拓盛电子科技有限公司 | 一种显示控制芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999027711A1 (fr) * | 1997-11-26 | 1999-06-03 | Sony Corporation | Appareil de traitement d'images, procede de traitement d'images et recepteur de television |
JP2002077767A (ja) * | 2000-08-25 | 2002-03-15 | Sony Corp | 画像表示装置及び方法 |
JP2005117183A (ja) * | 2003-10-03 | 2005-04-28 | Canon Inc | 情報処理装置、テレビシステム、制御方法及びプログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166801A (en) * | 1989-11-22 | 1992-11-24 | Nec Corporation | Large size display apparatus for high definition television |
GB2257591B (en) * | 1991-07-08 | 1994-08-03 | Sony Broadcast & Communication | Video standards conversion |
JP3137486B2 (ja) * | 1993-01-29 | 2001-02-19 | 松下電器産業株式会社 | 多画面分割表示装置 |
JPH06326921A (ja) | 1993-05-18 | 1994-11-25 | Sharp Corp | 画像メモリー装置 |
JP3362538B2 (ja) * | 1994-12-06 | 2003-01-07 | ソニー株式会社 | ビデオ信号処理装置及びビデオ信号再生装置 |
US5907372A (en) * | 1996-06-28 | 1999-05-25 | Hitachi, Ltd. | Decoding/displaying device for decoding/displaying coded picture data generated by high efficiency coding for interlace scanning picture format |
US6549240B1 (en) * | 1997-09-26 | 2003-04-15 | Sarnoff Corporation | Format and frame rate conversion for display of 24Hz source video |
-
2006
- 2006-08-28 JP JP2006230947A patent/JP2007094391A/ja active Pending
- 2006-08-31 US US11/513,354 patent/US7884882B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999027711A1 (fr) * | 1997-11-26 | 1999-06-03 | Sony Corporation | Appareil de traitement d'images, procede de traitement d'images et recepteur de television |
JP2002077767A (ja) * | 2000-08-25 | 2002-03-15 | Sony Corp | 画像表示装置及び方法 |
JP2005117183A (ja) * | 2003-10-03 | 2005-04-28 | Canon Inc | 情報処理装置、テレビシステム、制御方法及びプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011164153A (ja) * | 2010-02-05 | 2011-08-25 | Casio Computer Co Ltd | 表示装置及び画像表示方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070052852A1 (en) | 2007-03-08 |
US7884882B2 (en) | 2011-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5108877B2 (ja) | 表示装置 | |
US8009337B2 (en) | Image display apparatus, method, and program | |
US6670996B2 (en) | Apparatus and method for display of progressive and interland video content | |
JP4687725B2 (ja) | 画像処理装置及び画像処理方法、並びにコンピュータ・プログラム | |
JP2008197394A (ja) | 画像変換装置および画像変換方法 | |
JP2014187601A (ja) | 画像処理装置、画像処理方法、及び、プログラム | |
JP2014179818A (ja) | 画像処理装置および画像処理方法 | |
JP2008228233A (ja) | 画像処理装置及び画像処理方法 | |
JP4263190B2 (ja) | 映像合成回路 | |
JP2006330704A (ja) | 最小大きさの出力メモリを備えたビデオスケーラ及び出力メモリの大きさ選択方法 | |
KR100757735B1 (ko) | 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치. | |
JP2008011454A (ja) | 動画像フレームレート変換装置および動画像フレームレート変換方法 | |
JP2007094391A (ja) | 動画像表示装置 | |
US20080136966A1 (en) | Frame Synchronizer, Synchronization Method of Frame Synchronizer, Image Processing Apparatus, and Frame Synchronization Program | |
JP2011040836A (ja) | フレーム補間装置及びフレーム補間方法 | |
JP2001111968A (ja) | フレームレート変換装置 | |
US7389004B2 (en) | Image processing apparatus | |
US7791674B2 (en) | Scaler and method of scaling a data signal | |
JP2009010626A (ja) | 画像処理装置および画像処理方法 | |
JP4264666B2 (ja) | 画像処理装置および方法、並びにプログラム | |
US20110305442A1 (en) | Method for utilizing at least one storage space sharing scheme to manage storage spaces utilized by video playback operation and related video playback apparatus thereof | |
JP2005292414A (ja) | 画像出画制御装置 | |
KR100672617B1 (ko) | Hd급 디인터레이싱 구현 장치 및 구현 방법 | |
JP2007325031A (ja) | 画像処理装置および画像処理方法 | |
KR100744519B1 (ko) | 온 스크린 디스플레이 스케일링 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121113 |