JPH06326921A - 画像メモリー装置 - Google Patents

Abstract

(57)【要約】 【目的】 ２画面分のメモリを有し、更にそれらの書き
込みと読み出しのタイミングとを画像メモリに与えるア
ドレスの制御により画像の表示期間に書き込みまたは読
み出しの追い越しをなくすようにし、表示が乱れないよ
うにする機構を備えた画像メモリ−装置を提供すること
にある。 【構成】 ランダムアクセスが自在であって表示すべき
画像の４フィ−ルド分に対応する画像デ−タを各水平ラ
イン毎に格納する第１メモリ(2) と、第１メモリから転
送される１水平ラインに対応する画像デ−タを格納する
第２メモリ(3) と、第１メモリに４フィ−ルド分に対応
する画像デ−タを各水平ライン毎に格納させるとともに
第２メモリに１水平ラインに対応する画像デ−タを格納
させるように水平方向及び垂直方向のアドレスを発生す
る発生手段(7-12)と、表示すべき画像を形成するように
第２メモリから１水平ラインずつ画像デ−タを出力させ
るとともに第１メモリから画像デ−タを１水平ライン毎
に第２メモリへ順次転送させる手段とを含むことを特徴
とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像メモリ−装置に係
り、詳細には画像の取り込みと表示とが非同期に行われ
た場合に画像が乱れない機構を備えた画像メモリ装置に
係る。

【０００２】

【従来の技術】従来よりメモリ−を介して表示すべき画
像の取り込み・表示を行う場合同期式と呼称される取り
込み・表示のタイミングを完全に一致させる方法があ
る。この同期式ならば書き込むメモリ−と読み出すメモ
リ−とのアクセスがフィ−ルドで完全に分離できるので
問題なく動作していた。また、非同期式と呼称される取
り込み・表示のタイミングが必ずしも一致することを要
しない方法の場合には書き込みのメモリ−アクセスを完
全に分離することはできないので、表示中にメモリ−へ
の書き込みを読出しが追い越してしまうことがあるた
め、画面の上下で１垂直走査期間分の時間差が生じてい
た。

【０００３】

【発明が解決しようとする課題】しかし、例えば同期式
の場合、どちらかの同期のタイミングがずれた場合もう
一方にも影響が及ぶため、表示されなくなるという不都
合が生じていた。また全てのシステムにおいて同じ同期
信号を使用する必要があり、閉じたシステムでしか使用
できず発展性がないため同期式はあまり多くの機器では
見受けられなかった。

【０００４】また非同期式の場合、書き込みと読出しが
夫々独立して制御されるため、表示中に書き込みを読出
しが追い越す、もしくは読出しを書き込みが追い出すと
いう不都合が発生していた。

【０００５】結果として、画面の上下で１垂直走査期間
分のずれが生じてしまうが、実際に読出しと書き込みの
タイミングはほとんど違わないため希にしか起こらず、
また、画像を見ても１垂直走査期間のずれでは分からな
いということからあまり問題にされなかた。

【０００６】ところが、この方法で取り込み画像の上下
反転を行うといった画像処理を行おうとした場合、画像
の取り込みはメモリの垂直方向のアドレスの上位から、
読出しはメモリの垂直方向のアドレスの下位からアクセ
スされるため、垂直方向アドレスの中心付近でアクセス
がぶつかり、つねに画面の中心付近に１垂直走査期間分
のずれが生じ正しい上下反転画像が表示されないという
不都合が発生していた。

【０００７】本発明の目的は、２画面分のメモリを有
し、更にそれらの書き込みと読み出しのタイミングとを
画像メモリに与えるアドレスの制御により画像の表示期
間に書き込みまたは読み出しの追い越しをなくすように
し、表示が乱れないようにする機構を備えた画像メモリ
−装置を提供することにある。

【０００８】

【課題を解決するための手段】ランダムアクセスが自在
であって表示すべき画像の４フィ−ルド分に対応する画
像デ−タを各水平ライン毎に格納する第１メモリと、第
１メモリから転送される１水平ラインに対応する画像デ
−タを格納する第２メモリと、第１メモリに４フィ−ル
ド分に対応する画像デ−タを各水平ライン毎に格納させ
るとともに第２メモリに１水平ラインに対応する画像デ
−タを格納させるように水平方向及び垂直方向のアドレ
スを発生する発生手段と、表示すべき画像を形成するよ
うに第２メモリから１水平ラインずつ画像デ−タを出力
させるとともに第１メモリから画像デ−タを１水平ライ
ン毎に第２メモリへ順次転送させる手段とを含むことを
特徴とする。

【０００９】

【作用】本発明においては、第１メモリがランダムアク
セスが自在であって表示すべき画像の４フィ−ルド分に
対応する画像デ−タを各水平ライン毎に格納し、第２メ
モリが第１メモリから転送される１水平ラインに対応す
る画像デ−タを格納し、発生手段が第１メモリに４フィ
−ルド分に対応する画像デ−タを各水平ライン毎に格納
させるとともに第２メモリに１水平ラインに対応する画
像デ−タを格納させるように水平方向及び垂直方向のア
ドレスを発生し、転送させる手段が表示すべき画像を形
成するように第２メモリから１水平ラインずつ画像デ−
タを出力させるとともに第１メモリから画像デ−タを１
水平ライン毎に第２メモリへ順次転送させるので、画像
デ−タを格納するメモリをフイ−ルドアドレスで管理し
得、読み出しと書き込みのアクセスが衝突するときは空
いているフィ−ルドへアクセスを退避させることにより
アクセスの衝突に起因する画像の乱れを阻止し得る。

【００１０】

【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。

【００１１】図１は本発明の画像メモリ装置の実施例の
全体の構成とデ−タ、アドレスの流れとを示すブロック
図、図２は本発明の画像メモリ装置の実施例のメモリの
構成を示す図、図３は本発明の画像メモリ装置の実施例
のメモリ内でのペ−ジ割り当て状況とアドレスとを示す
図、図４ａは書き込み側のフィ−ルドアドレスカウンタ
と書き込み側のフィ−ルドアドレスコンパレ−タとを示
す図、図４ｂは読み出し側のフィ−ルドアドレスカウン
タと読み出し側のフィ−ルドアドレスコンパレ−タとを
示す図、図５はフィ−ルドアドレス発生器の書き込み側
フィ−ルドアドレス発生のための一連の動作を示すフロ
−チャ−ト、図６はフィ−ルドアドレス発生器の読み出
し側フィ−ルドアドレス発生のための一連の動作を示す
フロ−チャ−ト、図７は水平方向アドレス発生器のブロ
ック図、図８は水平方向アドレス発生器の一連の動作を
示すフロ−チャ−ト、図９は垂直方向アドレス発生器の
ブロック図、図10は垂直直方アドレス発生器の一連の動
作を示すフロ−チャ−ト、図11は転送アドレス発生器の
ブロック図、図12は転送アドレス発生器の一連の動作を
示すフロ−チャ−トである。

【００１２】図１、図２，図３、図４ａ、図４ｂ、図
７、図９及び図11においては、１は画像メモリ−、２は
第１メモリとしての画像メモリ−RAM 部、３は第２メモ
リとしての画像メモリ−SAM(sequential access memor
y) 部、４は画像信号をメモリ−に書き込めるデジタル
信号に変換するためのA/D コンバ−タ−、５はメモリ−
から出力されたデジタル信号を画像信号に変換するため
のD/A コンバ−タ−、６は画像メモリ−１を数個組み合
わせてＹ、Ｂ−Ｙ、Ｒ−Ｙに対してアクセスできるよう
にした画像メモリブロック、７は水平方向のアドレスを
発生させる水平方向アドレス発生器、８は垂直方向のア
ドレスを発生させる垂直方向アドレス発生器、９は転送
アドレス発生器、10はフィ−ルドアドレスを発生させる
フィ−ルドアドレス発生器、11は各アドレスを切り換え
てメモリ−ブロック６へ送るアドレスa0〜a7を生成する
アドレス切り換え器、12はフィ−ルドアドレスからメモ
リ−へ与えるアドレスa8を生成するフィ−ルドアドレス
切り換え器、13は書き込み側フィ−ルドアドレスカウン
タ−、14は書き込み側フィ−ルドアドレスコンパレ−タ
−、15は読み出し側フィ−ルドアドレスカウンタ−、16
は読み出し側フィ−ルドアドレスコンパレ−タ−、17は
カウンタ−に初期値を設定するための初期値セット部、
18はアップカウント、もしくはダウンカウントの選択が
可能なアップ／ダウン(up/down) カウンタ−、19はカウ
ンタ−にクロックを入力するためのクロック入力部、20
はアップカウント専用のカウンタ−である。

【００１３】図２において、画像メモリ１は、一般的に
マルチポ−トメモリと呼ばれるダイナミックRAM を使用
する。これは、512bit×512bit×8bitのRAM ２と、512b
it×8bitのSAM により構成され、メモリに対する書き込
み操作をRAM ２、読み出し操作をSAM ３のみに行うもの
と取り決める。

【００１４】書き込み操作は、RAM ２に対して図示しな
い制御装置から書き込み許可の信号を出力した後、RAM
２の垂直方向アドレス( 行(ROW) アドレス) と水平方向
アドレス( 列(COLUMN)アドレス) を指定し、I/O にデ−
タをセットすることにより行われる。

【００１５】読み出し操作は転送操作と出力操作に分か
れる。転送操作はまずメモリに対してRAM ２からSAM ３
への転送要求をし、次に転送すべき行を指定し、最後に
SAM３の読出し開始ポインタを指定することで行われ
る。出力操作はSAM ３に対して図示しない制御装置から
出力許可の信号を出力してのち、SAM ３に対してシリア
ルクロックを送ることにより転送時に指定された読出し
開始ポインタ−からSI/Oより出力される。RAM ２に対し
てデ−タを書き込むときに、水平方向アドレスを０から
255 まで、垂直方向アドレスを０から255 までカウント
アップすれば通常の画像を得ることができる。また、水
平方向アドレスを255 から０までカウントダウンすれば
左右反転画像が、垂直方向アドレスを255 から０までカ
ウントダウンすれば上下反転画像が得られる。今回この
画像メモリ−１を画像デ−タＹ、Ｂ−Ｙ、Ｒ−Ｙに対し
各々別のバンクとしてもつものとし、以後一つのバンク
Ｙに対し説明する。

【００１６】バンクＹにおいて、メモリ１は図３に示す
ようにアドレス空間を割り当てることにより４フィ−ル
ド分、つまり２画面分もつことになる。おのおののフィ
−ルドには０から３までの番号を与えておく。これらの
番号は２進数では(00)、(01)、(10)、(11)に対応し、こ
れをフィ−ルドアドレスとして管理する。

【００１７】メモリに与えられるアドレスは全９ビット
(a0 〜a8) のうちLSB 側８ビットを通常アクセスアドレ
ス（水平方向アドレス、垂直方向アドレス、転送アドレ
ス）から作成しMSB 側１ビットをフィ−ルドアドレスか
ら作成する。水平方向アドレス、垂直方向アドレス、転
送アドレスは夫々水平方向アドレス発生器７、垂直方向
アドレス発生器８、転送アドレス発生器９より出力さ
れ、使用するメモリ−の規定するタイミングでアドレス
切り換え器11により切り換えられ、通常アクセスアドレ
スとしてメモリ−のアドレスa0〜a7に送られる。フィ−
ルドアドレスはアドレス発生器10より出力され、使用す
るメモリ−の規定するタイミングでフィ−ルドアドレス
切り換え器12により１ビットに切り換えられメモリのア
ドレスa8に送られる。

【００１８】水平方向アドレス発生器７は図７に示すよ
うに、初期値セット部17、クロック入力部19、アップ／
ダウンカウンタ−18により構成される。以下図８に示さ
れるフロ−チャ−トにしたがい水平方向アドレス発生器
の動作を説明する。

【００１９】書き込み側が水平ブランキング期間にはい
ると(8-1) 、初期値セット部17は左右反転信号がオフ(O
FF) のときは０を(8-7,8-8) 、オン(ON)のときは255 を
(8-7,8-9) 、アップ／ダウンカウンタ−18の初期値とし
てセットする。水平ブランキング期間が終了するとアッ
プ／ダウンカウンタ−18は左右反転信号に従い(8-2)左
右反転信号がオフ(OFF) のときは水平アドレスを１つカ
ウントアップし(8-3)、オン(ON)のときは水平アドレス
を１つカウントダウン(8-4) し、結果をアドレス切り換
え器11に出力する(8-5) 。該一連の動作は画像表示継続
中行われる(8-6) 。

【００２０】垂直方向アドレス発生器８は図９に示すよ
うに初期値セット部17、クロック入力部19、アップ／ダ
ウンカウンタ−18により構成されることは図７と同様で
ある。垂直方向アドレス発生器の一連の動作を図10に示
されるフロ−チャ−トにしたがって説明する。

【００２１】書き込み側が垂直ブランキング期間にはい
ると(10-1)、初期値セット部17は上下反転信号がオフ(O
FF) のときは０を(10-7,10--8)、オン(ON)のときは255
を(10-7,10-9) 、アップ／ダウンカウンタ−18の初期値
としてセットする。垂直ブランキング期間が終了すると
クロック入力部19は水平ブランキング期間であるか否か
判断し水平ブランキング期間であれば(10-2)アップ／ダ
ウンカウンタ−18に１クロック出力する。このときアッ
プ／ダウンカウンタ−18は左右反転信号に従い(10-3)、
左右反転信号がオフ(OFF) のときは垂直アドレスを１つ
カウントアップし(10-4)、オン(ON)のときは垂直アドレ
スを１つカウントダウンし(10-5)、そして結果をアドレ
ス切り換え器11に出力する(10-6)。該一連の動作は画像
表示継続中行われる(10-10) 。

【００２２】転送アドレス発生器９は図11に示すように
クロック入力部19、アップカウント専用カウンタ−20に
より構成される。転送アドレス発生器の動作を図12に示
されるフロ−チャ−トにしたがって説明する。

【００２３】読出し側が垂直ブランキング期間にはいる
と垂直ブランキング信号をカウンタ−20は転送アドレス
リセット信号として検知しONであったなら(12-1)転送ア
ドレスを０にセットする(12-5)。読出し側の垂直ブラン
キング期間が終了すると、クロック入力部19は読出し側
が水平ブランキング期間であるか否か判断し、水平ブラ
ンキング期間であれば水平ブランキング信号をデ−タ転
送要求信号として検知し(12-2)、カウンタ−20に１クロ
ック出力し、カウンタ−20は転送アドレスを１つカウン
トアップし(12-3)、そして結果をアドレス切り換え器11
に出力する(12-4)。該一連の動作は画像表示継続中行わ
れる(12-6)。

【００２４】フィ−ルドアドレス発生器10は図４ａに示
すように２ビットの書き込み側フィ−ルドアドレスカウ
ンタ−13及読出し側フィ−ルドアドレスと比較する書き
込み側フィ−ルドアドレスコンパレ−タ−14ならびに図
４ｂに示すように２ビットの読み出し側フィ−ルドアド
レスカウンタ−15及び書き込み側フィ−ルドアドレスと
比較する読み出し側フィ−ルドアドレスコンパレ−タ−
16から構成されている。

【００２５】図４ａ中、21はインバ−タ(NOT回路) 22、
23、32、33、37、39、43はフィリップフロップ(FF)、2
4、25、27、28、29、35、41、44はアンド(AND) 回路、2
6、30、31はオア(OR)回路、34、36、38、45は排他的論
理和(Exclusive OR)回路、40、42は排他的ノア(XNOR)回
路を示し、図４ｂ中、50はインバ−タ(NOT回路) 51、5
2、61、62、65、67、71はフィリップフロップ(FF)、5
3、55、56、57、58、63、69、72はアンド(AND) 回路、5
4、59、60はオア(OR)回路、64、66は排他的論理和(Excl
usive OR)回路、68、70は排他的ノア(XNOR)回路を示
す。

【００２６】書き込み側（もしくは読み出し側）のフィ
−ルド信号が変化するとフィ−ルドアドレスのカウント
アップ許可信号が作られ、書き込み側フィ−ルドアドレ
スカウンタ−13（もしくは読み出し側フィ−ルドアドレ
スカウンタ−15）が１つカウントアップされる。このと
き、読み出し側フィ−ルドアドレス（もしくは書き込み
側フィ−ルドアドレス）と比較され、もしも同じである
ならば更に２を加算し書き込み側フィ−ルドアドレス
（もしくは読み出し側フィ−ルドアドレス）として出力
される。実際の回路図では２ビットカウンタ−であるた
め第２ビット目の出力を反転させることにより実現でき
る。この一連の動作を図５、図６に示すフロ−チャ−ト
にしたがって説明する。

【００２７】書き込み側では、カウンタ−は１垂直走査
期間の書き込みが終了し、書き込み側のフィ−ルド信号
が変化して後(5-1) １を加算され(5-2) 、その後読出し
側のフィ−ルドアドレスと比較される(5-3) 。書き込み
フィ−ルドアドレスと読出しフィ−ルドアドレスが同じ
である場合は書き込みフィ−ルドアドレスにはさらに２
が加算される(5-4) 。２を加算するのは奇数フィ−ルド
と偶数フィ−ルドとの逆転を防止し、インタ−レ−スの
保持を行うためである。

【００２８】更に書き込み側では上下反転信号（図４ａ
ではＵ＿Ｄと記載）がハイバリュウ（ハイ）かロ−バリ
ュウ（ロ−）かを判断しもしロ−であればそのまま書き
込みフィ−ルドアドレスを出力し(5-7) 、ハイであれば
奇数フィ−ルドと偶数フィ−ルドとを入れ換える操作を
行い(5-6) その結果を書き込み側フィ−ルドアドレスと
して出力する(5-7) 。ステップ5-3 においてもし書き込
みフィ−ルドアドレスと読み出しフィ−ルドアドレスが
違っていた場合はステップ5-5 において上下反転信号が
ハイかロ−かが判断され、ハイの場合にはステップ5-6
へ、ロ−の場合には結果が書き込み側フィ−ルドアドレ
スとして出力される。該一連の動作は画像表示継続中行
われる(5-8) 。

【００２９】具体的には書き込み側フィ−ルドアドレス
の第１ビット出力前にXOR ゲ−トによりＵ＿Ｄ（通常ロ
−、上下反転時ハイ) 信号と排他的論理和をとりＵ＿Ｄ
信号がハイのときに第１ビット目を反転させて最終的な
書き込み側フィ−ルド信号を生成している。

【００３０】読み出し側でも同様に、カウンタ−は１垂
直走査期間読み出しが終了し、読み出し側フィ−ルド信
号が変化して後(6-1) １を加算され(6-2) 、その後書き
込み側のフィ−ルドアドレスと比較される(6-3) 。もし
読み出しフィ−ルドアドレスと書き込みフィ−ルドアド
レスとが異なる場合はそのまま読み出しフィ−ルドアド
レスを出力する(6-5) 。読み出しフィ−ルドアドレスと
書き込みフィ−ルドアドレスとが同じ場合は読み出しフ
ィ−ルドアドレスに更に２が加算され(6-4) 、結果が読
み出し側フィ−ルドアドレスとして出力される (6-5)。
該一連の動作は画像表示継続中行われる(6-6) 。

【００３１】フィ−ルドアドレス切り換え器12では、メ
モリ−への書き込み動作の場合、水平方向アドレス指定
時には第９ビット目(a8)に書き込みフィ−ルドアドレス
の第１ビット目(WF0) を、垂直方向アドレス指定時には
第９ビット目(a8)に書き込みフィ−ルドアドレスの第２
ビット目(WF1) を出力する。メモリ−からの読み出し動
作の場合、転送行指定時には第９ビット目(a8)に読み出
しフィ−ルドアドレスの第２ビット目(RF1) を、読み出
し開始ポインタ指定時には第９ビット目(a8)に読み出し
フィ−ルドアドレスの第１ビット目(RF0) を出力する。

【００３２】これにより書き込み側と読み出し側のアク
セスの衝突を防止することができ、表示中の画像の乱れ
の発生を阻止し得る。

【００３３】

【発明の効果】第１メモリがランダムアクセスが自在で
あって表示すべき画像の４フィ−ルド分に対応する画像
デ−タを各水平ライン毎に格納し、第２メモリが第１メ
モリから転送される１水平ラインに対応する画像デ−タ
を格納し、発生手段が第１メモリに４フィ−ルド分に対
応する画像デ−タを各水平ライン毎に格納させるととも
に第２メモリに１水平ラインに対応する画像デ−タを格
納させるように水平方向及び垂直方向のアドレスを発生
し、転送させる手段が表示すべき画像を形成するように
第２メモリから１水平ラインずつ画像デ−タを出力させ
るとともに第１メモリから画像デ−タを１水平ライン毎
に第２メモリへ順次転送させるので、画像デ−タを格納
するメモリをフイ−ルドアドレスで管理し得、読み出し
と書き込みのアクセスが衝突するときは空いているフィ
−ルドへアクセスを退避させることによりアクセスの衝
突に起因する画像の乱れを阻止し得る。

【図面の簡単な説明】

【図１】本発明の画像メモリ装置の実施例全体の構成と
デ−タ及びアドレスの流れとを示すブロック図である。

【図２】本発明の画像メモリ装置の実施例のメモリの構
成を示す図である。

【図３】本発明の画像メモリ装置の実施例のメモリ内で
のペ−ジ割り当て状況とアドレスとを示す図である。

【図４ａ】書き込み側のフィ−ルドアドレスカウンタと
フィ−ルドアドレスコンパレ−タとを示す図である。

【図４ｂ】読み出し側のフィ−ルドアドレスカウンタと
フィ−ルドアドレスコンパレ−タとを示す図である。

【図５】フィ−ルドアドレス発生器の書き込み側フィ−
ルドアドレス発生のための一連の動作を示すフロ−チャ
−トである。

【図６】フィ−ルドアドレス発生器の読み出し側フィ−
ルドアドレス発生のための一連の動作を示すフロ−チャ
−トである。

【図７】水平方向アドレス発生器のブロック図である。

【図８】水平方向アドレス発生器の一連の動作を示すフ
ロ−チャ−トである。

【図９】垂直方向アドレス発生器のブロック図である。

【図１０】垂直方向アドレス発生器の一連の動作を示す
フロ−チャ−トである。

【図１１】転送アドレス発生器のブロック図である。

【図１２】転送アドレス発生器の一連の動作を示すフロ
−チャ−トである。

【符号の説明】

１ 画像メモリ− ２ RAM 部 ３ SAM 部 ４ A/D コンバ−タ− ５ D/A コンバ−タ− ６ 画像メモリ−ブロック ７ 水平方向アドレス発生器 ８ 垂直方向アドレス発生器 ９ 転送アドレス発生器 １０ フィ−ルドアドレス発生器 １１ アドレス切り換え器 １２ フィ−ルドアドレス切り換え器 １３ 書き込み側フィ−ルドアドレスカウンタ− １４ 書き込み側フィ−ルドアドレスコンパレ−タ− １５ 読み出し側フィ−ルドアドレスカウンタ− １６ 読み出し側フィ−ルドアドレスコンパレ−タ− １７ 初期値セット部 １８ アップ／ダウンカウンタ− １９ クロック入力部 ２２ アップカウント専用カウンタ−

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ランダムアクセスが自在であって表示す
   べき画像の４フィ−ルド分に対応する画像デ−タを各水
   平ライン毎に格納する第１メモリと、前記第１メモリか
   ら転送される１水平ラインに対応する画像デ−タを格納
   する第２メモリと、前記第１メモリに４フィ−ルド分に
   対応する画像デ−タを各水平ライン毎に格納させるとと
   もに前記第２メモリに１水平ラインに対応する画像デ−
   タを格納させるように水平方向及び垂直方向のアドレス
   を発生する発生手段と、表示すべき画像を形成するよう
   に前記第２メモリから１水平ラインずつ画像デ−タを出
   力させるとともに前記第１メモリから画像デ−タを１水
   平ライン毎に前記第２メモリへ順次転送させる手段とを
   含むことを特徴とする画像メモリ−装置。
2. 【請求項２】 画像デ−タの水平方向アドレスの初期値
   を設定する第１設定手段と、前記１設定手段の設定した
   初期値に基づいて水平方向アドレスをカウントする第１
   カウンタ−と、前記第１カウンタ−のカウントを規定す
   る手段とを有４ることを特徴とする請求項１に記載の画
   像メモリ−装置。
3. 【請求項３】 画像デ−タの垂直方向アドレスの初期値
   を設定する第２設定手段と、前記第２設定手段の設定し
   た初期値に基づいて垂直方向アドレスをカウントする第
   ２カウンタ−と、前記第２カウンタ−のカウントを規定
   する手段とを有することを特徴とする請求項１又は２に
   記載の画像メモリ−装置。