JPS60198652A - 画像記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （７′）発明の技術分野 この発明は、２次元画像をディジタル信号として記憶、
再生する画像記憶装置（以下、画像メモリとよぶ）に関
する。

画像メモリは、単に画像を記録するためのみならず、画
像を計算機によって処理したシ、あるいは計算機によっ
て処理または、生成された画像を表示したシするために
も用いられる。このため、画像メモリＣＩ、計算機と、
データ交換が、高速かつ容易に行える、という事が重要
である。

画像データは、一般に、量が厖大であるため、高速で、
かつ任意順序で読出し、または書込み可能な画像メモリ
は、大型で、しかも高価となる。

このため、読出し、または書込み（以下、アクセスと呼
ぶ）の順序を限定して、見かけ上の高速化を図る工夫が
なされている。

本発明は、この方法に関する新しい技術を提供する。

（イ）従来技術 ２次元画像をディジタル信号として記憶するための手ａ
１４を説明する。

第１図に示すように、画像を適当な単位寸法で、Ｘ方向
、Ｙ方向に格子状に分割する。分割された単位をＩＩ素
という。Ｘ方向、Ｙ方向に、行、列番号０．１．−・・
・を付す。個々の画素はそのＸ、Ｙ座標によって指定で
きる。各々の画素の座標（Ｘ。

Ｙ）と画像メモリのアドレスをなんらかの方法で１対１
に対応させる。対応するアドレスを有するメモリに画素
のもつ情報、例えば輝度などを記録する。

ＴＶカメラ、ＴＶ等の画像入出力装置は、二次元画像を
、左から右へ水平に走査し、この走査を上から下へ順に
移動させることによシ、二次元画像の画素を時系列的な
信号として伝送している。

このため、従来の画像メモリでは、水平方向に画素を順
次アクセスする場合に高速動作するような構成がとられ
ている。つまシ、複数の、水平方向に並ぶ画素群ごとに
、まとめて書込み読出してきるようにしている。

第２図、第３図によって従来技術を説明する。

第２図は画素群への分割を示す。

画素の分割は一次元的で、水平方向に連続するｎ個の画
素を含む群Ａ、Ｂ、Ｃ，・・・・・・に分ける。

群Ａは、ｎ個の画素Ａ１．　Ａ２　、・・・・・・、　
Ａｎ　を含む。群Ｂ、Ｃ，・・・・・・も同様である。

同一の群に属する画素は、一括して処理される。

第３図は従来の画像メモリの構成を示す。

シフトレジスタ１１はｎ個のセルを有する。シフトレジ
スタ１１の入口１３から出口１２へ０画素分の値が入る
ようになっている。

シフトレジスタ１１のそれぞれのセルは、バッファレジ
スタ１４に接続されている。

バッファレジスタ１４は、それぞれのセルの値を、メモ
リ１５へ、平行に入力してゆく。メモリ１５の中に記憶
された画素の値は、シフトレジスタ１１の中へ転送する
ことができる。

画像メモリの読出し動作時には、メモリ１５から、水平
に連続した０画素分の情報、ここではＡＩ、Ａ２．・・
・・・・・・、　Ａｎが、同時に、シフトレジスタ１１
の中へ転送される。シフトレジスタ１１の中では、入口
１３から出口１２の方向へ、情報が、順次、転送されて
ゆく。出口１２では、画像の水平方向の左から右へ連続
するｎ個分の画素Ａｓ　。

Ａ２　、・・・・・、　Ａｎの情報か順次出力される。

これらが出力されて、シフトレジスタ１１の内部力（空
になると、メモリ１５から、次の行のｎ個の画素Ｂｌｌ
、Ｂ２．・・・・・・・・Ｂｎの値がシフトレジスタ１
１へ転送される。以下、同様のことを繰返す。

画像メモリの書込み動作時には、入口１３へ画像の水平
方向の左から右への画素情報が順次入力きれる。これら
の情報は、シフトレジスタ内を順に転送され、０画素分
の情報がシフトレジスタ内に貯えられると、この情報が
、バッファレジスタ１４に転送され、メモリ１５への書
込みが開始される。

メモリ１５への書込みが実行されている間、次の０画素
分の情報Ｂｌ、　Ｂ２　、・・・・・・・　、　Ｂｎが
シフトレジスタ１１に順次入力される。

このように、０画素分ずつ、一括して処理するので、画
像メモリは、メモリのアクセスに必要な時間の１／ｎの
時間で、１画素分の情報の入力、出力が可能となる。

（つ）従来技術の問題点 従来の方法では、画像の左から右、上から下へ順次アク
セスする場合についてのみ高速動作力（可能である。メ
モリへの書込み、読出しがこの順でなされるからである
。これをラスク順という。

シカし、ラスク順以外の任意の順序でのアクセスを行い
たい場合、アクセス時間は大きくなる。

画像データを計算機で処理する場合、任意位置の矩形領
域をひとつのまとまシとして処理することが多い。この
ような処理を行う場合、従来技術で、矩形領域の画像デ
ータをアクセスすると、時間がかかシ過ぎ、不都合であ
った。

全画面を構成する横方向（Ｘ方向）の画素の数をＭ、縦
方向（Ｙ方向）の画素の数をＮとする。

例えば、横方向にｍ、縦方向にｎの矩形領域の、（ｔｎ
ｘｎ）個の画像データにアクセスする場合を考える。

従来の方法では、横方向に連続するｍ個の画素は一括し
て、或は連続してアクセスできる。しかし、ｍ個の関係
ある画素データを読出した後、（Ｍ　−ｍ　）個の無関
係な画素がシフトレジスタ１１の中を転送されてゆく。

Ｍはｍよりかなり大きいから、（Ｍ　−ｍ　）はｍより
大きい。すると、必要なデータを読み出す最少時間の（
Ｍ　−ｍ　）　／　ｍ倍の時間が無駄に費されているこ
とになる。これは致命的である。

江）発明の目的 この発明は、このような不都合を解消し、画像の任意位
置での、定まった寸法の矩形領域（ｍｘｎ）の画像デー
タを、画像メモリへの一回のアクセスで、同時に読出す
ことができる画像続出装置を与、えることを目的とする
。

オ）発明の構成 本発明の構成を、Ｘ方向にｍ個、Ｙ方向にｎ個の画素よ
シなる大きさの矩形領域を同時にアクセスする場合につ
いて説明する。ｍ）＜ｎの矩形の寸法は一定であるとす
る。

本発明の構成は （１）　同時にそれぞれ１画素分のデータをアクセスで
きる（ｍｘｎ）個のメモリブロックと、（２）各メモリ
のデータ信号線の順序をＸ方向、およびＹ方向に入れ換
える交換回路と、（３）矩形領域の位置を指定する座標
値ｘ、ｙから、各メモリへのアドレスと交換回路への制
御信号を生成する商剰余変換回路、 とからなっている。

ここで、矩形領域というのは、画像の中に存在しうる、
横ｍ個、縦ｎ個の領域である。

第４図に示すように、矩形領域Ｅの位置を指定するため
、左上の画素Ａの座標Ａ（ｘ　、ｙ）をもちいる。もち
ろん、位置指定には、右上でも、左下、右下の画素を使
ってもよい。

いま、説明のために、第５図に示すように、画像全体を
、画像ブロックと呼ぶ、大きさｍ　Ｘ　ｎの部分画像に
分割する。画像ブロックの数は（ｋ×ｌ）である。

ｋ　ｘ　ｍ　＝　Ｍ　（１） ｚ　ｘ　ｎ　＝　Ｎ　（２） である。画像ブロックは、横（Ｘ）方向にに個、縦（Ｙ
）方向に１個ある。横方向に数えて（ｉ＋１）番目、縦
方向に数えて（ｊ＋１）番目の画像ブロックを符号つけ
してＳｉｊと書く。

ただし、 ０≦ｉ≦に−１（３） ０≦ｊ≦Ｊ　−１（４） である。これは通常の数学で用いられる行列表記と、添
符号の順序が逆になっていることに注意すべきである。

しかも、符号の数え方が、１からではなく、０から（ｋ
−１）又は（ｊ？−１）までである。

全画像は、このように（ｍｘｎ）のサイズのブロックに
分割し、このブロックは（ｋｘＪ）個、存在する。

一方、メモリブロックというものを考える。メモリの方
は、画像と反対に、（ｋｘＪ）画素分の画像データを記
録できるメモリブロックを作る。

メモリブロックの数は（ｍｘｎ）個である。メモリの分
割と、画像の分割が反対であることに注意すべきである
。

メモリブロックにも番号付けしてＭｇｈとする。

０≦ｇ≦”　−１（５） ０≦ｈ≦ｎ−１（６） である。横方向に数えて、（Ｓ＋１）番、縦方向に数え
て（ｈ＋ｌ）番のメモリブロックがＭｇｈである。

＠１４図はメモリのメモリブロックへの分割を図示して
いる。メモリブロックは、ｋ個分の横方向のメモリと１
個分の縦方向のメモリをまとめて、メモリブロックＭａ
ｎ、・・旧・、　Ｍｇ１１．・川・・としている。

ＭｇＩ２の中のメモリはＢｏｏ　、・・−・・、Ｂｉｊ
、・・・・・・である。メモリブロックへは、ｊとｊの
値を指定することによシ、読出し、書込みか行われる。

ｉ。

ｊの値は、全てのメモリブロックＭｏｏ　、　Ｍｏｚ　
、・・・・・に、同時に、共通の値として与えられる。

各画像ブロックＳｏｏ　、・・・・・・で、同一の位置
にある画素の画像データは、同一のメモリブロックに記
録することにする。

例えば、各画像ブロックＳｉｊの左上の画像データのｋ
Ｘ／個分を、メモリブロックＮｏｎに記録する。

画像ブロックＳｉｊの中の画素をＡｇｈによって表わす
とする。Ａｏｏの座標Ａ（ｘ、ｙ）によって画像ブロッ
クの位置を指定する点は、既に述べたきおりである。

Ａｇｈは、画像ブロックＳ５Ｊに於て、横方向に（Ｓ＋
１）番、縦方向に（ｈ＋１　’）番の画素を示す。これ
を第５図の下問に示している。

一方、メモリブロックＭｇｈに於て、単位メモリをＢｉ
ｊによって指定するきする。つまシ、メモリブロックＭ
ｇｈの中に、Ｂｉｊが（ｋｘｌり個、存在する。

対応関係は、画像ブロック５ｉｊＯ中の画素Ａｇｈが、
メモリブロックＭｇｈのメモリＢｉｊに記録される、と
いう事である。

商剰余変換回路は、画像ブロックＳｉｊの位置指定値Ａ
（ｘ　、ｙ）から、メモリブロック内アドレスＰ、ｒと
、メモリブロックアドレス９．Ｓとを生成する。ここで
、Ｘ　ｔ　７　＋　ｐ　、　ｑ　、　ｒ　、　Ｓの関係
は、 ｘ　＝　ｐ　ｍ　＋　ｑ　（７） ｙ　ｘ　ｒ　ｎ　十ｓ　（８） で与えらオ］る。ｐ　＊　ｒ＋　ｑ　＋　Ｓは整数で、
次の不等式を満す。

０≦９≦ｍ　−１（９） ０≦Ｓ≦ｎ　−Ｉ　Ｑ０ ０≦Ｐ≦に−１（１η ０≦ｒ≦１！−１（６） つまり、Ｐは、整数Ｘを整数ｍで割った時の商で、９は
剰余である。整数ｙをｎで割った時の商がｒ、剰余がＳ
である。そこで、この計算をする部分を商剰余変換回路
と名付ける。

この時、矩形領域Ｅ、画像ブロックＳｉｊの寸法を規定
するｍ　、　ｎが相方とも、２のべき乗（２゜４．８．
・・・・・・）であるとすれば、ｑ　＋　’　＋　ｐ　
＊　ｒの計算は、単に、ｘ、ｙを表わす２進数を、それ
ぞれ２つの部分に分割するだけでできるから、商剰余変
換回路は簡単になる。

ｘ、ｙは矩形領域Ｅの左上の画素Ａ（ｘ、ｙ）の座標で
あるから、（７）　、　（８）式の意味は、Ａ（ｘ　。

ｙ）が、画像の中で、左から数えて（Ｐ＋１）番目、上
から数えて（ｒ＋１）番目の画像ブロックＳｐｒに含ま
れる、という事である。

また、９．Ｓは、この画像ブロックＳｐｒの中で、左か
ら（ｑ＋１）番目、上から（Ｓ＋１）番目の画素Ａｑｓ
に、Ａ　（ｘ　、　ｙ　）が存在する、きいう事である
。

＠６図に矩形領域Ｅと、画像ブロックの対応関係を示す
。画像ブロックも、矩形領域Ｅも同じ縦横寸法を持って
いるから、矩形領域がひ七つの画像ブロックＳｐｒに一
致することもある。この場合ｑ＝０、ｓ　＝　Ｑである
。

しかし、ｑ、Ｓが０でない時、矩形領域は隣接する４つ
の画像ブロックＳｐｒ　、ｐ＋１　ｒ　、　Ｓｐ　ｒ＋
１　。

Ｓｐ＋１　ｒ＋１　にまたかって存在する。

第１３図は本発明の全体構成を示すブロック図である。

既に述べたように、Ａ（ｘ　、ｙ）を左上に持つ画像の
矩形領域Ｅにアクセスする場合、商剰余変換回路１によ
って、ｘ、ｙをｍ　、　ｎで割シ、商Ｐ。

ｒ、及び剰余ｑ、ｓを計算する。

メモリ群４は、既に述べたように、メモリブロック（Ｉ
ｃｘｚのメモリよシなる）　Ｍｇｈに分割されている。

Ｘアドレス切換回路２は、全メモリブロックの中のメモ
リＢｉｊのｉの値を指定する。Ｙアドレス切換回路３は
、全メモリブロックの中のメモ１ＪＢｉｊのｊの値を指
定する。ｉは０．１．・・・・・・。

（ｋ−１）のいずれかの整数であシ、ｊは０．１゜・・
・・・・、　’（Ｊ　−１）のいずれかの整数である。

メモリブロックＭｇｈは、縦にｍ個、横にｎ個、合計で
（ｒｎｘｎ）個あるが、これら全”Ｃに於て、同時に、
同一のメモリアドレスｉ、ｊが指定される。つまシ、同
時に（ｍＸｎ）個の異なるＢｉｊが指定されているわけ
である。

特殊な例について考える。第６図に於て、アクセスすべ
き画像の矩形領域Ｅが、ひとつの画像ブロックＳｐｒに
合致したとする。つまり、（７）　、　（８）に於て９
−０、ｓ　＝Ｑである。Ａ（ｘ、ｙ）がＳｐｒの左上に
合致しているとも言うことができる。

このような場合、Ｘアドレス切換回路２がｉ−Ｐを指定
し、Ｙアドレス切換回路３がｊ　＝　ｒを指定するから
、全メモリブロックＭｇｈの、Ｂｐｒが同時にアクセス
される。

メモリブロックＭｇｈのメモリＢｐｒは、最初の定義か
ら、画像ブロックＳｐｒの画素Ａｇｈに対応しＣいた。

従って、Ｘ、Ｙアドレス切換回路２．３が、−斉にｉ−
Ｐ　ｓ　Ｊ　”　ｒのアドレスを指定した時にアクセス
される全メモリブロック（ｍ　Ｘ　ｎ個）のメモリＢｐ
ｒは、画像ブロックＳｐｒの中に含まれる全ての画素Ａ
ｇｈ　（ｇ　＝　Ｑ　、−・−、ｍ　−１、かツｈ　−
〇、・・・・・・、ｎ−１）に過不足なく対応する。

つまシ、剰余９．５が０の時、Ｘ、Ｙアドレスをｉ＝ｐ
、ｊ＝ｒに指定するたけで、矩形領域Ｅに合致する画像
ブロックＳｐｒに対応するメモリ全体にアクセスできる
。

しかしながら、一般には、アクセスすべき画像の矩形領
域Ｅは、どのひとつの画像ブロックにも合致しない。第
６図のように、４つの画像ブロックにまたがることにな
る。５．９ともにＯである場合以外にはこのようになる
。ｓＰｒ、　８３）＋ｌ　ｒ　。

Ｓｐ　ｒ＋１　ｒ　”ｐ＋１　ｒ＋１の画像ブロックに
またがる部分をａ、ｂ、ｃ、ｄとする。

３は横が（ｍ−（１）、縦が（ｎ　−ｓ　）の部分ブロ
ックである。これは画像メモリのメモリブロックに於て
、ＢｉｊのｉをＰ、ｊをｒとしたＢｐｒに対応する。し
かし、左上の画素Ａが画像ブロックの左上から、横へ（
ｑ＋１）縦に（Ｓ＋１　）番にあるから、画像メモリＭ
ｇｌ１の内、 ９≦ｇ≦ｍ−Ｉ　Ｑ罎 Ｓ≦ｈ≦ｎ　−１α→ の部分にある（ｍ−ｑ　）ｘ　（ｎ−ｓ　）個のメモリ
ブロックＭｇｈの中のメモリＢｐｒに対応している。

ｂは横が９、縦が（ｎ−ｓ）の部分ブロックである。Ｓ
ｐ＋１　ｒ　の中にあるから、メモリブロックに於てｉ
＝ｐ＋１ｊ＝ｒと置いたメモリＢｐ＋１　ｒがこれに対
応する。しかし、画素Ａｇｈは０≦ｇ≦９−１　αＯ ８≦ｈ≦ｎ　−１顛 の領域だけにある。このため、メモリブロックＭｇｈの
ｇ、ｈの値もα０．α灼による制限を受け、この不等式
を満すｑ）＜（ｎ−ｓ）個のメモリブロックＭｇｈ中の
メモリＢｐ＋ｔ　ｒ　がｂの領域に対応するのである。

Ｃは横が（ｍ−ｑ）、縦がＳの部分ブロックである。ｓ
Ｐｒ＋ｔ　の中に属する画素Ａｇｈの内９≦ｇ≦ｍ　−
１αη ０≦ｈ≦ｓ　−１（至） のものだけがＣを構成する。これはメモリブロックＭｇ
ｈの内α乃、（至）の不等式を満足するもののメモリｕ
ｐ　ｒ＋、　に対応する。

ｄは、ｓＰ＋１ｒ＋ｔ　に属する、横が９．縦がＳの部
分ブロックである。画素Ａｇｈの内 ０≦ｇ≦９−１　α呻 ０≦ｈ≦ｓ　−１（ホ） を満すものが含まれる。従って、（ＩＬＨの不等式を満
すメモリブロックＭｇ１１の’Ｂｐ＋ｔ　ｒ＋１　のメ
モリがｄの全体に対応するわけである。

こうして、ａ、ｂ、ｃ、ｄの部分ブロックの画素に対応
するメモリブロック中のメモリのアドレスが分る。これ
は、４つの場合に分けているが、メモリブロックＭｇｂ
のこれに含まれるメモリＢｉｊを指定する方法としては
、次のように簡略化して記すことができる。

ｉの値は横方向の番号であるので、ａ、Ｃについて同じ
、ｂ、ｄについて同じである。従ってと決めることがで
きる。Ｑυがａ、ｃに、（ホ）がす。

ｄに対応している。

ｊの値は縦方向の番号であるから、ａ、ｂについて同じ
、ｃ、ｄについて同じである。

第１３図に於て、Ｘアドレス切換回路２、Ｙアドレス切
換回路３へ、商剰余変換回路１から向う矢印１）、Ｐ＋
１及びｒｌｒ−１７１は選択式〇η〜（財）を示してい
る。Ｍｇｈのｇ及びｈがかっこ書きした（９〜ｍ−１）
　、　（０〜ｑ−１）の範囲及び（Ｓ　％　ｎ−１）、
（０〜５−１）の範囲にある時、それぞれｌ）、Ｐ＋１
及びｒ、ｒ＋ｌとなる。

（力）　Ｙ方向交換回路 このようにして、メモリブロックＭｇｈから、ひとつつ
つ続出したメモリの値をαｇｈとする。サフィックスｇ
、ｈは、メモリブロックのサフィックスに等しい。

これは第８図に示すように、部分ブロックｄが左上、Ｃ
が右上、ｂが左下、ａが右下に来る。第６図に於て部分
ブロックｄの画素はメモリＭｇｈのｇ、ｈが０〜（ｑ−
１）、、０〜（Ｓ−１）の領域にあるものに対応してい
るから、メモリブロックから直接数シ出した配置αｇｂ
に於て、このように左上にくるのである。

このように、部分ブロックａ、ｂ、ｃ、ｄは、メモリブ
ロックＭｇｈから読出した直接対応する配列αｇｈに於
ては、その属する画像ブロック中に占める位置と同一の
位置を占めることになる。

しかし、第６図に示すように、矩形領域Ｅは、左上にａ
、左下にＣ１右上にｂ、右下にｄがあるのであるから、
第７図に示すようにアクセスされるへきである。ここで
は左上のＡ（ｘ、ｙ）が左上に位置している。

第８図のαｇｂを第７図のように並べかえる必要がある
。

これは、Ｙ方向にａとＣを交換し、ｂ１１！：ｄを交換
して第９図のようにし、次にＸ方向にａとｂ、ｄとＣと
を交換して第１０図のようにすれば良い。

Ｙ方向に３とＣを交換、ｂとｄを交換するものをＹ方向
交換回路５と呼び、Ｙ方向交換されたメモリの表示をβ
で表わすものとする。第９図に於てβのサフィックスを
ｕ、ｖとすると、αのサフィックスｇ、ｈとの間に於て
、横方向（Ｘ）は変らないので ｕ　＝　ｇ　（イ） である。

縦方向については、ふたとおシの場合がある。

（１）０≦ｈ≦ｓ　−１の場合（ｄ、ｃの部分ブロック
） ｖ　＝　ｈ　十（ｎ　−ｓ　）　翰 である。

（２）Ｓ≦ｈ≦ｎ　−１の場合（ａ、ｂの部分ブロック
） ｖ　＝＝　ｈ　−ｓ　（イ） である。

たとえばｓ　＝　Ｑであると、ｖ　＝　ｈであるから、
α表示とβ表示は全く同じである。ｓ　＝　ｌであると
ｖ　＝　ｈ−’ｌであるから、α表示のＹについての添
字は、β表示のＹについての添字よシひとっ多い。翰２
＠から（ｖ＋ｓ　）の値が一定であれば、ｈは不変であ
る。

（ハ）、＠式は、結局、α表示から、β表示へ移行する
ためには、α表示のものをＹ方向へＳたけサイクリック
にシフトさせるとβ表示が得られる、という事を意味し
ている。

第１１図はＹ方向交換α→βの対応関係を剰余Ｓをパラ
メータとして示すＹ方向交換図である。これはＳの値か
決った時、Ｙ方向交換後のβいがαｇｈのどれに等しい
かを示すものである。例えば、ｓ　＝　２の時、β１２
はαｉ４によって与えられる、という事が分る。一般式
（ハ）〜（イ）から、この対応関係は容易に導き出すこ
とができる。

斜め方向に同じ添字の２成分が並ぶのは、（■十ｓ　−
ｈ　）が一定であるからである。

Ｙ方向交換回路５はこのような操作をする回路である。

（＋）Ｘ方向交換回路 第９図に示すβ表示から、第１０図に示すような配列（
ｒで示す）に変換するには、ａとｂを交換し、Ｃとｄを
交換しなければならない。このような操作をＸ方向交換
回路６が実行する。

γの添字をｗ、ｚとする。横方向の交換であるから、縦
方向の添字は不変である。

ｚ　＝　ｖ　（ハ） である。

横方向については （１）０≦Ｕ≦９−１の時（ｂ、ｄ部分フロック）ｗ＝
ｕ＋（ｍ　ｑ）　翰 （２）９≦Ｕ≦（ｍ−１）の時（ａ　、ｃ部分ブロック
） ｗ　＝：　ｕ　−ｑ　（至） である。これは結局、β表示のものを９個分たけＸ方向
へ、サイクリックにシフトさせるとγ表示になる、とい
う事である。

第１２図はＸ方向交換β→ｒの対応関係を剰余９をパラ
メータとして示すＸ方向交換図である。

Ｘ方向交換回路６はこのような操作を行う。

Ｙ方向交換回路５は、Ｙ方向の剰余Ｓだけα表示のデー
タをＹ方向へサイクリックに移動させるものにすぎない
。従って、これは、ｎ個のセルを有し入口と出口が連結
された再帰型シフトレジスタ（ｒｅｅｎｔｒａｎｔ　５
ｈｉｆｔ　ｒｅｇｉｓｔｅｒ　）　をｍ個ならべること
によって実現される。第１３図のＹ方向交換回路５に書
きこんだ縦線は、シフトレジスタを示している。シフト
レジスタのシフト数がＳであって、これは商剰余変換回
路１によって指定される。

Ｘ方向交換回路６も同様で、ｍ個のセルを有する再帰型
シフトレジスタをｎ個、並列に用いることによって実現
できる。シフト数が９である。

このようにして得られたと表示は、第１０図に示すよう
に、正しく矩形領域Ｅの画素配置に対応している。

（り）効　果 画像記憶装置を計算機と接続し、入力された画像を処理
する場合、従来技術では、画像を定まつた順序でアクセ
スする場合のみ見かけ上高速アクセス可能であった。

本発明の装置は、画像処理に於て、しばしば必要とされ
る、画像の任意位置の矩形領域の画像データのアクセス
を並列的に行なう。このため、本質的に、高速アクセス
が可能である。

画像全体の中で、一部分を処理する必要がある場合や画
像データの処理結果に応じて、次にアクセスすべき画素
アドレスが定まるような、あらかじめ画像データのアク
セス順序が分っていない場合の処理にも高速化可能とな
る。

【図面の簡単な説明】

第１図は画像を縦横方向に並ぶ画素に分割することを示
す画素分割説明図。 第２図は従来の画素へのアクセス類を示す水平画素図で
、水平に連続するｎ個の画素が、一括アクセスされる、
という事を説明する。 第３図は従来方法による画素へのアクセスを示す説明図
。 第４図は画像上へ、アクセスすべき矩形領域Ｅの寸法説
明図。 第５図は全画像を構成する画素をｍｘｎの画像ブロック
Ｓｉｊに分割したものを示す画像ブロック構成図。 第６図は、隣接する４つの画像ブロックに矩形領域Ｅが
またがっている状態を示す図。 第７図は矩形領域Ｅに正しい順序で含まれる画素群を示
す矩形領域内図。 第８図はメモリブロックから直接読出され、又はメモリ
ブロックへ書込まれる場合のメモリ配置αｇｈと部分ブ
ロックａ、ｂ、ｃ、ｄの関係を示す矩形領域内図。 第９図はメモリ配置の表式αから、Ｙ方向交換し、上下
方向を正しい配列に直したβ表式に改めた時の部分ブロ
ックａ、ｂ、ｃ、ｄの配置を示す矩形領域内図。 第１０図はβ表式から、横方向を、正しい配置に直した
１表式に於ける部分ブ、ロックａ、ｂ、ｃ。 ｄの配置を示す矩形領域内図。 第１１図は０表式からβ表式に変換するＹ方向交換関係
図。 第１２図はβ表式から１表式に変換するＸ方向交換関係
図。 第１３図は本発明の全体構成を示すブロック図。 第１４図は全メモリをメモリブロックに分割てに×ｌの
サイズ）したものを示すメモリブロック構成図。 １・・・・・・商剰余変換回路 ２・・・・・・Ｘアドレス切換回路 ３・・・・・Ｙアドレス切換回路 ４・・・・・・メ　モ　リ群 ５・・・・・・Ｙ方向交換回路 ６・・・・・・Ｘ方向交換回路 Ｘ・・・・・・画像の横方向の座標軸 Ｙ・・・・・・画像の縦方向の座標軸 Ｍ・・・・・・横方向の全画素数 Ｎ・・・・・・縦方向の全画素数 Ｅ・・・・・・矩形領域 Ｆ・・・・・・全　画　像 ｍ・・・・・・矩形領域の横方向寸法 メモリブロックの横方向の数 画像ブロックの横方向寸法 ｎ・・・・・矩形領域の縦方向寸法 メモリブロックの縦方向の数 画像ブロックの横方向寸法 ｋ・・・・・画像ブロックの横方向の数メモリブロック
の横方向寸法 ｌ・・・・・・画像ブロックの縦方向の数メモリブロッ
クの縦方向の寸法 Ａ（ｘ、γ）・・・・・・矩形領域の左上の画素Ｘ・・
・・・・矩形領域左上画素のＸ座標ｙ・・・・・・矩形
領域左上画素のｙ座標Ｐ・・・・・・Ｘをｍで除した時
の商 （■・・・・・・Ｘをｍで除した時の剰余ｒ・・・・・
・ｙをｎで除した時の商 Ｓ・・・・・・ｙをｎて除した時の剰余Ｍｇｈ・・・・
・メモリブロックの表示＋１ｉｊ・・・・・・メモリブ
ロック内の単一メモリセルの表示 Ｓｉｊ・・・・・・画像ブロックの表示Ａｇｈ・・・・
・・画像ブロック内の画素の表示α・・・・・・メモリ
ブロックに直接対応するメモリ表示 β・・・・・・α表示を、剰余ＳだけサイクリックにＹ
方向へ移動させたメモリ表示 γ・・・・・β表示を剰余９だけサイクリックにＸ方向
へ移動させたメモリ表示 発　明　者　木　１）　泰 小城邦雄 特許出願人　住友電気工業株式会社 第５図 第１１図 第１２図 第６図 第７図　第８図 Ａ（ｘＪ） 第９図　第１０図 Ａ（ｘ、ｙ）　Ａ（ｘ、ｙ）

Claims (1)

1. 【特許請求の範囲】 ２次元画像を縦横方向に並ぶ画素に分割し、画素のもつ
   情報をアドレスを指定して画像メモリに記憶し、画像メ
   モリからアドレスを指定して画素の情報を読出すように
   した画像記憶装置において、全画像Ｆを横方向にｍ個の
   画素、縦方向にｎ個の画素を有、する、横に個縦１個の
   画像ブロックＳｉｊに分割し、画像メモリは横に個、縦
   １個のメモリセルを有する、横ｍ個、縦ｎ個のメモリブ
   ロックＭｇｈに分割し、各メモリブロックＭｇｈがその
   中に有するメモリセルＢｉｊには、画像ブロック５ｉｊ
   Ｏ中の画素Ａｇｈが対応する事とし、横ｍ画素、縦ｎ画
   素を含む矩形領域Ｅに対するメモリにアクセスする場合
   、矩形領域Ｅの左上の画素Ａ（ｘ、ｙ）の座標をｘ、ｙ
   として、商剰余変換回路１によって、ｘ、ｙをそれぞれ
   ｍ　、　ｎで除算して、商Ｐ。 ｒ及び剰余９，３をめ、メモリブロックＭｇｈに対して
   Ｘアドレス切換回路２によシ、メモリブロックＭｇｈの
   、ｑ≦ｇ≦（ｍ−１）のものに対しｉ＝　ｌ）、０≦ｇ
   ≦（ｑ−１）のものに対しｉ　＝　ｐ　−４−１のアド
   レスを与え、Ｙアドレス切換回路３により、メモリブロ
   ックＭｇｈのＳ≦ｈ≦（ｎ−１）のものに対しｊ＝ｒ、
   Ｑ≦ｈ≦（Ｓ−１）のものに対しｊ＝ｒ＋ｌのアドレス
   を与え、メモリブロックＡ１ｇｈから（ｍＸｎ）個のメ
   モリ表示αｇｈを作シ、これをＹ方向交換回路５によっ
   てＹ方向に剰余Ｓ分だけサイクリックにシフトさせてメ
   モリ表示βｕｖを作シ、さらにＸ方向交換回路６によっ
   てこれをＸ方向に剰余９分だけサイクリックにシフトさ
   せて矩形領域Ｅに対応するメモリ表示γｗ２を得るよう
   構成した事を特徴とする画像記憶装置。