JP4264666B2 - 画像処理装置および方法、並びにプログラム - Google Patents

Description

本発明は、画像処理装置および方法並びにプログラムに関し、特に、4K信号についても、2K信号とほぼ同等の帯域（サンプルクロック）でメモリ制御を実現し、消費電流低減とデバイスの扱いが容易にできるようになった画像処理装置および方法並びにプログラムに関する。

近年、液晶パネルの高解像度化が進み、有効画素数にして２０４８×１０８０程度の解像度を有する映像信号、即ち、いわゆるHigh-Definition信号（ただし、本明細書では、2K信号と称する）に対応可能なもの（例えば特許文献１，２参照）が普及してきている。さらに、デジタルシネマ等の分野で利用するために、有効画素数にして４０９６×２１６０程度の解像度を有する映像信号、即ち2K信号に対して約４倍の解像度を有する映像信号（以下、4K信号と称する）に対応可能な液晶パネルも登場してきている。

そこで、本発明人や本出願人らは、デジタルシネマ用プロジェクタとして、4K液晶パネルを搭載したプロジェクタ、およびその周辺機器等の開発をこれまで行ってきた。
特開２００３−３４８５９７号公報 特開２００１−２８５８７６号公報

しかしながら、このようなデジタルシネマ用プロジェクタに対して4K信号の画像データを入力させる場合、各画素のサンプルクロックとして2K信号と同様の74.25MHzを採用して、2K信号と同様のフレームメモリを採用したときには、4K信号の１フレーム分の画像データ（以下、フレームデータと称する）、即ち、4096×2160(画枠：5500×2250)のフレームデータを入力させるのに費やす時間は、74.25MHz/24Pでは、5500×2250/74.25MHz=４フレーム(24P)分の時間となってしまう。

従って、4K信号のフレームデータを１フレーム(24P)分の時間で入力させるための案としては、即ち、１フレーム単位でフレームメモリの処理を行うための案としては、各画素のサンプルクロックを、上述した74.25MHzの4倍以上(297MHz以上、フレームメモリアクセスのオーバヘッド含む)にするか、或いは、データ幅を4倍にする案等が考えられる。しかしながら、これらの何れの案でも、デバイス等に負荷がかかりすぎて消費電流も増えてしまう。

本発明は、このような状況に鑑みてなされたものであり、4K信号についても、2K信号とほぼ同等の帯域（サンプルクロック）でメモリ制御を実現し、消費電流低減とデバイスの扱いを容易にするものである。

本発明の一側面の画像処理装置は、動画像を構成する複数の単位画像のそれぞれを、所定周期毎に順次表示させていく表示装置に対して、その表示の制御を行う画像処理装置において、前記単位画像から分割された４×Ｎ（Ｎは任意の整数値）種類の象限画像のそれぞれに対応付けられた４×Ｎ個の象限メモリと、前記動画像に対応する動画像信号から、時間的に連続表示される４×Ｎ枚の前記単位画像に対応する各単位画像信号のそれぞれを分離する分離部と、前記分離部により分離された４×Ｎ枚の前記単位画像信号の前記象限メモリへの出力制御として、それぞれの出力開始タイミングを、前記所定周期分の時間ずつ順次遅延させていく制御を行い、かつ、４×Ｎ枚の前記単位画像信号のそれぞれについて、前記所定周期の４×Ｎ倍の時間をかけて、４×Ｎ種類の前記象限画像のそれぞれに対応する各象限画像信号を所定の順番で順次出力させる制御を行うメモリ出力制御部と、前記メモリ出力制御部の前記出力制御によってそれぞれ個別に出力されてくる４×Ｎ枚の前記単位画像信号のそれぞれを、その時点で出力されてきている前記象限画像信号の種類に対応付けられた前記象限メモリにそれぞれ振り分けて入力させる振り分け部と、４×Ｎ枚の前記単位画像を表示順にそれぞれ表示対象とし、前記所定周期毎に、その表示対象から分割された４×Ｎ種類の前記象限画像のそれぞれに対応する前記象限画像信号を、４×Ｎ種類の前記象限メモリからそれぞれ読み出して前記表示装置に出力する制御を行う出力制御部とを備える。

前記動画像信号を構成する前記複数の単位画像信号のそれぞれは、High-Definition信号のフレーム信号またはフィールド信号で許容されている解像度に対して４倍の解像度を有するフレームまたはフィールド信号であって、前記象限画像の種類として、フレームまたはフィールドを縦方向２等分および横方向２等分に４分割した第１象限画像乃至第４象限画像の４種類が存在し、前記第１象限画像乃至第４象限画像のそれぞれに対応する前記象限画像信号は、前記High-Definition信号のフレーム信号またはフィールド信号で許容されている前記解像度を有する信号である。

前記表示装置は、前記動画像信号を第１の形態で入力して、その動画像信号に対応する動画像を投射するプロジェクタであり、前記画像処理装置の前記分離部には、前記第１の形態とは異なる第２の形態で前記動画像信号が提供され、前記画像処理装置の前記メモリ出力制御部は、さらに、前記動画像信号を前記第２の形態から前記第１の形態に変換する変換処理を実行し、前記第１の形態の前記動画像信号について前記出力制御を実行する。

前記プロジェクタは、前記象限画像信号の入力を４系統設けており、その４系統に入力された４つの前記象限画像信号を用いて、それらの分割元のフレームまたはフィールドを投射する機能を有しており、前記画像処理装置の前記出力制御部は、表示対象のフレームまたはフールドについての前記第１象限画像乃至前記第４象限画像のそれぞれ対応する前記象限画像信号を、前記プロジェクタの前記４系統の入力に対して並行して出力する制御を行う。

本発明の一側面の画像処理方法およびプログラムは、上述した本発明の一側面の画像処理装置に対応する方法およびプログラムである。

本発明の一側面の画像処理装置およびその方法並びにプログラムにおいては、動画像を構成する複数の単位画像のそれぞれを所定周期毎に順次表示させていく表示装置に対して、その表示の制御が次のようにして行われる。なお、かかる制御においては、前記単位画像から分割された４×Ｎ（Ｎは任意の整数値）種類の象限画像のそれぞれに対応付けられた４×Ｎ個の象限メモリが利用される。この場合、前記動画像に対応する動画像信号から、時間的に連続表示される４×Ｎ枚の前記単位画像に対応する各単位画像信号のそれぞれが分離される。分離された４×Ｎ枚の前記単位画像信号の前記象限メモリへの出力制御として、それぞれの出力開始タイミングを、前記所定周期の同期信号の出力タイミングにあわせて１つずつ順次遅延させていく制御が行われ、かつ、４×Ｎ枚の前記単位画像信号のそれぞれについて、４×Ｎ種類の前記象限画像のそれぞれに対応する各象限画像信号を、前記同期信号の出力に同期させて所定の順番で順次出力させる制御が行われる。前記出力制御によってそれぞれ個別に出力されてくる４×Ｎ枚の前記単位画像信号のそれぞれが、その時点で出力されてきている前記象限画像信号の種類に対応付けられた前記象限メモリにそれぞれ振り分けられて入力される。そして、４×Ｎ枚の前記単位画像が表示順にそれぞれ表示対象とされて、その表示対象から分割された４×Ｎ種類の前記象限画像のそれぞれに対応する前記象限画像信号が、４×Ｎ種類の前記象限メモリからそれぞれ読み出されて前記表示装置に出力する制御が行われる。

以上のごとく、本発明によれば、デジタルシネマ等で利用可能な4K信号の取扱いが可能になる。特に、4K信号についても、2K信号とほぼ同等の帯域（サンプルクロック）でメモリ制御を実現し、消費電流低減とデバイスの扱いを容易にできるようになる。

以下に本発明の実施の形態を説明するが、請求項に記載の構成要件と、明細書または図面における具体例との対応関係を例示すると、次のようになる。この記載は、請求項に記載されている発明をサポートする具体例が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、構成要件に対応するものとして、ここには記載されていない具体例があったとしても、そのことは、その具体例が、その構成要件に対応するものではないことを意味するものではない。逆に、具体例が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その具体例が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

さらに、この記載は、明細書または図面に記載されている具体例に対応する発明が、請求項に全て記載されていることを意味するものではない。換言すれば、この記載は、明細書または図面に記載されている具体例に対応する発明であって、この出願の請求項には記載されていない発明の存在、すなわち、将来、分割出願されたり、補正により追加される発明の存在を否定するものではない。

本発明の一側面の画像処理装置（例えば図３のサーバ１１）は、
動画像を構成する複数の単位画像のそれぞれを、所定周期毎の同期信号（例えば図４等のVsync(24P)）の出力に同期させて順次表示させていく表示装置（例えばプロジェクタ１２）に対して、その表示の制御を行う画像処理装置であって、
前記単位画像から分割された４×Ｎ（Ｎは任意の整数値）種類の象限画像（例えば図２や図３の第１象限Ｑ１乃至第４象限Ｑ４）のそれぞれに対応付けられた４×Ｎ個の象限メモリ（例えば図３の象限メモリ２５Ｑ１乃至２５Ｑ４）と、
前記動画像に対応する動画像信号（例えば図３の4K信号の符号化ストリームデータS）から、時間的に連続表示される４×Ｎ枚の前記単位画像に対応する各単位画像信号（例えば図３の４枚の符号化フレームデータS1乃至S4）のそれぞれを分離する分離部（例えば図３の分離部２１）と、
前記分離部により分離された４×Ｎ枚の前記単位画像信号の前記象限メモリへの出力制御として、それぞれの出力開始タイミングを、前記所定周期分の時間ずつ順次遅延させていく制御を行い（例えば、図４の斜線部分のフレームデータF1乃至F4参照）、かつ、４×Ｎ枚の前記単位画像信号のそれぞれについて、前記所定周期の４×Ｎ倍の時間をかけて、４×Ｎ種類の前記象限画像のそれぞれに対応する各象限画像信号を所定の順番で順次出力させる制御を行う（例えば図４、図５、図７、図９、図１１のフレームデータF1乃至F4の各タイミングチャート参照）メモリ出力制御部（例えば図３のサーバ１１のうちの、sync1乃至sync4を生成する生成部２３と、そのsync1乃至sync4に従った処理を実行するデコード部２２−１乃至２２−４）と、
前記メモリ出力制御部の前記出力制御によってそれぞれ個別に出力されてくる４×Ｎ枚の前記単位画像信号のそれぞれを、その時点で出力されてきている前記象限画像信号の種類（例えば図３の第１象限データIQ1乃至第４象限データIQ4のうちの何れかの種類である）に対応付けられた前記象限メモリにそれぞれ振り分けて入力させる（例えば図６、図８、図１０、図１２の象限メモリ２５Ｑ１乃至２５Ｑ４の各タイミングチャート参照。具体的には例えば図５の例のタイミングt1a乃至t1bの期間においては、単位画像信号の一例であるフレームデータF2として出力されてきている象限画像信号の種類とは、第４象限データIQ4となる。従って、図６に示されるように、フレームデータF2（そのうちの第4象限データIQ4）を、第４象限Ｑ４に対応付けられた象限メモリ２５Ｑ４に入力させることになる）振り分け部（例えば図３の象限振り分け部２４）と、
４×Ｎ枚の前記単位画像を表示順にそれぞれ表示対象とし、前記所定周期毎に、その表示対象から分割された４×Ｎ種類の前記象限画像のそれぞれに対応する前記象限画像信号（例えば図３の第１象限データOQ1乃至第４象限データOQ4）を、４×Ｎ種類の前記象限メモリからそれぞれ読み出して前記表示装置に出力する制御を行う（例えば図１３参照）出力制御部（例えば図３の出力部２６）と
を備える。

本発明の一側面の画像処理方法およびプログラムは、上述した本発明の一側面の画像処理装置に対応する方法とプログラムのそれぞれである。プログラムは、例えば後述する図１４のコンピュータにより実行される。

このような様々な側面を有する本発明は、4K信号は勿論のこと、従来の2K信号やそれ以下の解像度の画像データに対しても適用可能であるし、将来登場するであろう4K信号よりもさらに高解像度の画像データに対しても適用可能である。

ただし、本実施の形態では、［発明が解決しようとする課題］の欄で上述した課題が解決できることを明示すべく、図１に示されるように、画枠の画素数が５５００×２２５０であって、有効画素数が４０９６×２１６０である4K信号の画像データが処理対象となる。

本発明では、この処理対象、即ち、4K信号に対する処理として、スクリーン等に表示される4K信号のフレーム画像（有効画素部分の画像）を同一形状の４×Ｎ個（ただし、Ｎは任意の整数値）の領域に分割させ、これらの領域毎にフレームメモリを設けて、フレームメモリ制御を行う処理が、特徴の１つとして実行される。即ち、4K信号のフレームデータを構成する４０９６×２１６０の有効画素データは、各領域に含まれる画素データ群ごと分割され、各領域毎の一群の画像データが、各領域に対応付けられたフレームメモリにそれぞれ格納されることになる。

ただし、本実施の形態では説明の簡略上、図２に示されるように、Ｎ＝１とされ、即ち、１フレーム画像が縦方向２等分および横方向２等分に４分割され、それぞれの４つの領域に対応付けられた４つのフレームメモリが利用されるとする。

以下、図２の記載にあわせて、１フレーム画像から分割された４つの領域のうちの、左上の領域を第１象限Ｑ１と称し、右上の領域を第２象限Ｑ２と称し、左下の領域を第３象限Ｑ３と称し、右下の領域を第４象限Ｑ４と称する。また、第１象限Ｑ１、第２象限Ｑ２、第３象限Ｑ３、および第４象限Ｑ４のそれぞれに関する情報やブロック等については、Ｑ１、Ｑ２、Ｑ３、およびＱ４のそれぞれの符号を用いて表現することで、対応関係を明確にする。

また、第１象限Ｑ１乃至第４象限Ｑ４のうちの何れかに対応付けられたフレームメモリを、以下、象限メモリと称する。即ち、象限メモリとは、その機能としては従来のフレームメモリと同様であるが、格納するデータがフレームデータ全体ではなく、対応付けられた象限に属する画素データ群（以下、象限データと称する）となるためである。即ち、格納されるデータが、所定の象限データとなることを明確に示すためである。

即ち、本実施の形態では、4K信号のフレームデータは、第１象限データ、第２象限データ、第３象限データ、および、第４象限データにそれぞれ振り分けられ、第１象限Ｑ１、第２象限Ｑ２、第３象限Ｑ３、および第４象限Ｑ４のそれぞれに対応付けられた象限メモリ（図３の象限メモリ２５Ｑ１乃至２５Ｑ４参照）のそれぞれに格納される。

この場合の各象限データは、図２のデータスキャン方向で示される順番で順次配置されることで、ストリームデータとしてのフレームデータが構成されているとする（後述する図４乃至図１１参照）。

さらに、本実施の形態では、4K信号の画像データが、時間的に連続表示される４枚分のフレームデータを１単位として分離され、この１単位毎に象限メモリ制御が行われる。即ち、所定単位に含まれる４枚分のフレームデータのそれぞれが、４フレーム(24P)分の時間（Vsync（24P）の4周期分の時間）をかけて、かつ、１フレーム(24P)分の時間（Vsync（24P）の１周期分の時間）ずつそれぞれ遅延されて、対応する種類の各象限メモリに順次格納されていく。ただし、このことの詳細については、図４乃至図１２を参照して後述することにする。

詳細については後述するが、以上の結果として、4K信号についても、2K信号とほぼ同等の帯域（サンプルクロック）で象限メモリ制御（従来でいうところのフレームメモリ制御）を実現できるようになり、ひいては、消費電流低減とデバイスの扱いを容易にすることができる。

以下、図面を参照して、本発明が適用される画像処理システムの一実施の形態について説明していく。

図３は、本発明が適用される画像処理システムの構成例を示している。

図３の例の画像処理システムは、サーバ１１、プロジェクタ１２、およびスクリーン１３を含むように構成されている。

サーバ１１は、分離部２１乃至出力部２６を含むように構成されている。

本実施の形態では、4K信号は、所定の方式、例えばJPEG2000（Joint Photographic Experts Group 2000）方式によって圧縮符号化された符号化ストリームデータSとして、サーバ１１に提供されてくる。

具体的は例えば本実施の形態では、符号化ストリームデータSは、サーバ１１の分離部２１に入力される。分離部２１は、符号化ストリームデータSを、時間的に連続表示される４枚のフレームを１単位として、１単位分の符号化ストリームデータに分離し、さらに、１単位分の符号化ストリームデータを、４枚分の符号化フレームデータS1乃至S4のそれぞれに分離する。そして、分離部２１は、１枚目の符号化フレームデータS1をデコード部２２−１に、２枚目の符号化フレームデータS2をデコード部２２−２に、３枚目の符号化フレームデータS3をデコード部２２−３に、４枚目の符号化フレームデータS4をデコード部２２−４に、それぞれ提供する。

デコード部２２−１乃至２２−４のそれぞれは、生成部２３から提供されるsync1乃至sync4に同期して、各符号化フレームデータS1乃至S4に対して、所定の方式（例えばJPEG2000方式）に従って伸張復号処理（デコード処理）を施し、その結果得られる各フレームデータF1乃至F4のそれぞれを、象限振り分け部２４に提供する。

生成部２３は、sync(24P)を生成して出力部２６に提供するとともに、このsync(24P)に基づいて、sync1乃至sync4のそれぞれを生成して、デコード部２２−１乃至２２−４のそれぞれと、象限振り分け部２４に提供する。なお、sync1乃至sync4については、図４乃至図１２を参照して後述する。

象限振り分け部２４は、各フレームデータF1乃至F4のそれぞれについて、現在入力されている象限データは、第１象限データIQ1乃至第４象限データIQ4のうちの何れの種類であるのかをそれぞれ認識する。この認識は、例えば生成部２３からのsync1乃至sync4等に基づいて行われる。そして、象限振り分け部２４は、認識した種類の象限データを、象限メモリ２５Ｑ１乃至２５Ｑ４のうちの、認識した種類に対応付けられた象限メモリに振り分けて格納させる。

ここで、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれは、第１象限Ｑ１乃至第４象限Ｑ４のそれぞれに対応付けられているとする。この場合、例えば、フレームデータF1として現在入力されている象限データが第３象限データIQ3であったときには、そのフレームデータF1（そのうちの第３象限データIQ3）は、象限メモリ２５Ｑ３に振り分けられて格納されることになる。

この場合、各フレームデータF1乃至F4のそれぞれは、４フレーム(24P)分の時間（Vsync（24P）の4周期分の時間）をかけて、かつ、１フレーム(24P)分の時間（Vsync（24P）の１周期分の時間）ずつそれぞれ遅延されて、象限振り分け部２４に入力されてくるので、何れのタイミングにおいても、各フレームデータF1乃至F4としてそのタイミングに入力されてくる象限データの種類は重複することは無く、象限メモリ２５Ｑ１乃至２５Ｑ４に適切に振り分けられることになる。なお、象限データの種類とは、本実施の形態では、第１象限データIQ1乃至第４象限データIQ4の各種類を意味する。ただし、このことの詳細については、図４乃至図１２を参照して後述する。

出力部２６は、生成部２３からのsync(24P)に同期して、フレームデータF1乃至F4のそれぞれをその順番（表示順番）で順次表示対象としていき、表示対象のフレームデータFk（kは、１乃至４のうちの何れかの値）についての第１象限データOQ1乃至第４象限データOQ4のそれぞれを、象限メモリ２５Ｑ１乃至象限メモリ２５Ｑ４のそれぞれから並行して読み出して、プロジェクタ１２に出力する。ただし、このことの詳細については、図１３を参照して後述する。

本実施の形態では、プロジェクタ１２には、2K信号の入力が４系統設けられており、また、第１象限データOQ1乃至第４象限データOQ4とは、それぞれ2K信号と同一解像度の画像データとなっている。従って、表示対象のフレームデータFkの第１象限データOQ1乃至第４象限データOQ4はそのままの形態で並列的にプロジェクタ１２にそれぞれ入力される。

プロジェクタ１２には、スクリーン１３上に、第１象限Ｑ１乃至第４象限Ｑ４のそれぞれの画素群（画像）を投影させるための制御処理を行う1/4画面処理部３１−１乃至３１−４のそれぞれが設けられている。即ち、1/4画面処理部３１−１乃至３１−４のそれぞれは、表示対象のフレームデータFkの第１象限データOQ1乃至第４象限データOQ4のそれぞれに対応する各画素群（画像）を、第１象限Q1乃至第４象限Q4のそれぞれとしてスクリーン１２上に投影させるための制御処理を行う。ただし、この場合のデータスキャン方向は、図２に準じるものとする。その結果、スクリーン１３上には、表示対象のフレームデータFkに対応するフレーム画像全体が表示されるようになる。

次に、図４乃至図１３を参照して、サーバ１１の動作例について説明する。

図４は、象限振り分け部２４の動作、即ち、各象限メモリ２５Ｑ１乃至２５Ｑ４への格納処理（入力処理）の一例を説明するためのタイミングチャートである。

図４中上から順に、Vsync(24p)，Vsync1乃至Vsync4，フレームデータF1乃至F4のそれぞれについてのタイミングチャートが示されている。

なお、デコード部２２−ｐ（ｐは、１乃至４のうちの任意の整数値）から出力されるデータとは、図４のフレームデータFpについてのタイミングチャートに示されるように、実際には、上述した４枚のフレームを１単位とした場合における、複数単位のそれぞれに含まれるフレームデータFp（図４中斜線で示される範囲のデータ）のそれぞれが連続して配置されるストリームデータとなる。

換言すると、４枚のフレームを１単位とした場合、デコード部２２−ｐにおける１単位の処理とは、その４枚のフレームのうちのｐ枚目のフレームについてのデコード処理を意味し、所定のタイミングにおける所定の１単位の処理では、その所定の1単位に含まれる４枚のフレームのうちのｐ枚目についてのフレームデータFpが、デコード部２２−ｐから出力される。ただし、実際の処理では、かかる１単位の処理が連続して繰り返し実行されるので、その結果、デコード部２２−ｐからはストリームデータが絶え間なく出力されることになる。

ただし、以下においては、理解を容易なものとするため、所定のタイミングの所定の１単位の処理（４枚のフレームデータF1乃至F4に関する処理）に着目して説明していく。即ち、以下の説明では、フレームデータFpとは、図４中斜線で示される範囲の相当分のデータ、即ち、所定のタイミングの所定の１単位に含まれる４枚のフレームのうちのP枚目のフレームデータを意味するとする。

図４に示されるように、Vsync1乃至Vsync4とは、４フレーム(24P)分の時間を１周期（Vsync(24P)の4周期に相当）とし、かつ、それぞれ１フレーム(24P)分の時間（Vsync(24P)の１周期分の時間に相当）ずつタイミングがずれされた信号である。これらのVsync1乃至Vsync4のそれぞれは、Vsync(24P)に基づき生成部２３によって生成され、デコード部２２−１乃至２２−４のそれぞれや、象限振り分け部２４に提供される。デコード部２２−１乃至２２−４のそれぞれは、Vsync1乃至Vsync4のそれぞれに同期して、１単位分の処理、即ち、符号化フレームデータS1乃至S4のそれぞれに対するデコード処理を実行する。

その結果、デコード部２２−１乃至２２−４のそれぞれから出力されるフレームデータF1乃至F4（図４中斜線部分のデータの意）のそれぞれも、４フレーム(24P)分の時間をかけて出力され、かつ、それぞれ１フレーム(24P)分の時間ずつタイミングがずらされて象限振り分け部２４に入力される。換言すると、フレームデータF1乃至F4の各出力開始タイミングは、それぞれ１フレーム(24P)分の時間ずつ遅延したタイミング、即ち、図４中タイミングt1乃至t4のそれぞれとなる。

また、フレームデータF1乃至F4（図４中斜線部分のデータの意）のそれぞれは、上述したように、図２のデータスキャンの方向の順に従って、画素データが順次配置されて構成されているストリームデータである。

従って、何れのタイミングにおいても、象限振り分け部２４に各フレームデータF1乃至F4として入力されているデータとは、第１象限データIQ1乃至第４象限データIQ4のうちの、それぞれ相互に絶対に重複しない象限データとなっている。

具体的には例えば、図４のタイミングt1近傍のタイミングチャート４１の拡大図が、図５に示されている。ただし、図５の例では、図中上から、Hsync1/3とHsync2/4とのタイミングチャートがさらに示されている。

Hsync1/3とは、Hsync1またはHsync3であって、Hsync(24P)と同一周期、即ち、１ライン分の時間を１周期としている信号である。また、Hsync2/4とは、Hsync2またはHsync4であって、Hsync(24P)と同一周期、即ち、１ライン分の時間を１周期としている信号である。ただし、Hsync1/3とHsync2/4とのタイミングは、半周期、即ち、ライン半分に相当する時間だけずらされている。これらのHsync1乃至Hsync4のそれぞれは、Hsync(24P)に基づき生成部２３によって生成され、デコード部２２−１乃至２２−４のそれぞれや、象限振り分け部２４に提供される。

例えば、Hsync1/3が出力されるタイミングt1aから、Hsync2/4が出力されるタイミングt1bまでの期間においては、フレームデータF1として第１象限データIQ1が、フレームデータF2として第４象限データIQ4が、フレームデータF3として第３象限データIQ3が、フレームデータF4として第２象限データIQ2が、それぞれ象限振り分け部２４に入力される。

このように、タイミングt1a乃至t1bの期間においては、象限振り分け部２４にフレームデータF1乃至F4として入力されるデータは、第１象限データIQ1乃至第４象限データIQ4のうちの、それぞれ相互に重複しない象限データとなっていることがわかる。

ただし、このタイミングt1a乃至t1bの期間におけるフレームデータF2とは、１つ前の単位（分離部２１によって１つ前の処理で分離された４枚のフレーム分の単位）についての２枚目のフレームにおける第４象限データIQ4である。同様に、タイミングt1a乃至t1bの期間におけるフレームデータF3とは、１つ前の単位についての３枚目のフレームにおける第３象限データIQ3である。タイミングt1a乃至t1bの期間におけるフレームデータF4とは、１つ前の単位についての４枚目のフレームにおける第２象限データIQ2である。

この場合、象限振り分け部２４は、生成部２３からのsync1（Vsync1とHsync1）に基づいて、タイミングt1a乃至t1bの期間においては、フレームデータF1としては第１象限データIQ1が入力されていることを認識できるので、図６に示されるように、フレームデータF1（そのうちの第１象限データIQ1）を、象限メモリ２５Ｑ１に振り分けて入力（格納）させることができる。

即ち、図６は、図５のタイミングチャート４１と同一時間帯における象限メモリ２５Ｑ１乃至２５Ｑ４のタイミングチャートが示されている。なお、象限メモリ２５Ｑ１乃至２５Ｑ４のタイミングチャートとは、フレームデータＦ１乃至Ｆ４のうちの、各タイミングに入力（格納）されるフレームデータを示すものである。

また、象限振り分け部２４は、生成部２３からのsync2（Vsync2とHsync2）に基づいて、タイミングt1a乃至t1bの期間においては、フレームデータF2としては第４象限データIQ4が入力されていることを認識できるので、図６に示されるように、フレームデータF2（そのうちの第４象限データIQ4）を、象限メモリ２５Ｑ４に振り分けて入力（格納）させることができる。

以下同様に、象限振り分け部２４は、生成部２３からのsync3（Vsync3とHsync3）に基づいて、タイミングt1a乃至t1bの期間においては、フレームデータF3としては第３象限データIQ3が入力されていることを認識できるので、図６に示されるように、フレームデータF3（そのうちの第３象限データIQ3）を、象限メモリ２５Ｑ３に振り分けて入力（格納）させることができる。

象限振り分け部２４は、生成部２３からのsync4（Vsync4とHsync4）に基づいて、タイミングt1a乃至t1bの期間においては、フレームデータF4としては第２象限データIQ2が入力されていることを認識できるので、図６に示されるように、フレームデータF4（そのうちの第２象限データIQ2）を、象限メモリ２５Ｑ２に振り分けて入力（格納）させることができる。

また例えば、図５に示されるように、Hsync2/4が出力されるタイミングt1bから、Hsync1/3が出力されるタイミングt1cまでの期間においては、フレームデータF1として第２象限データIQ2が、フレームデータF2として第３象限データIQ3が、フレームデータF3として第４象限データIQ4が、フレームデータF4として第１象限データIQ1が、それぞれ象限振り分け部２４に入力される。

このように、タイミングt1b乃至t1cの期間においても、象限振り分け部２４にフレームデータF1乃至F4として入力されるデータは、第１象限データIQ1乃至第４象限データIQ4のうちの、それぞれ相互に重複しない象限データとなっていることがわかる。

ただし、このタイミングt1b乃至t1cの期間におけるフレームデータF2とは、１つ前の単位（分離部２１によって１つ前の処理で分離された４枚のフレーム分の単位）についての２枚目のフレームにおける第３象限データIQ3である。同様に、タイミングt1b乃至t1cの期間におけるフレームデータF3とは、１つ前の単位についての３枚目のフレームにおける第４象限データIQ4である。タイミングt1b乃至t1cの期間におけるフレームデータF4とは、１つ前の単位についての４枚目のフレームにおける第１象限データIQ1である。

この場合、象限振り分け部２４は、生成部２３からのsync1（Vsync1とHsync1）に基づいて、タイミングt1b乃至t1cの期間においては、フレームデータF1としては第２象限データIQ2が入力されていることを認識できるので、図６に示されるように、フレームデータF1（そのうちの第２象限データIQ2）を、象限メモリ２５Ｑ２に振り分けて入力（格納）させることができる。

また、象限振り分け部２４は、生成部２３からのsync2（Vsync2とHsync2）に基づいて、タイミングt1b乃至t1cの期間においては、フレームデータF2としては第３象限データIQ3が入力されていることを認識できるので、図６に示されるように、フレームデータF2（そのうちの第３象限データIQ3）を、象限メモリ２５Ｑ３に振り分けて入力（格納）させることができる。

以下同様に、象限振り分け部２４は、生成部２３からのsync3（Vsync3とHsync3）に基づいて、タイミングt1b乃至t1cの期間においては、フレームデータF3としては第４象限データIQ4が入力されていることを認識できるので、図６に示されるように、フレームデータF3（そのうちの第４象限データIQ4）を、象限メモリ２５Ｑ４に振り分けて入力（格納）させることができる。

象限振り分け部２４は、生成部２３からのsync4（Vsync4とHsync4）に基づいて、タイミングt1b乃至t1cの期間においては、フレームデータF4としては第１象限データIQ1が入力されていることを認識できるので、図６に示されるように、フレームデータF4（そのうちの第１象限データIQ1）を、象限メモリ２５Ｑ１に振り分けて入力（格納）させることができる。

このように、図４のタイミングt1の近傍のいずれのタイミングにおいても、象限振り分け部２４にフレームデータF1乃至F4として入力されるデータは、第１象限データIQ1乃至第４象限データIQ4のうちの、それぞれ相互に重複しない象限データとなっている。換言すると、図４のタイミングt1の近傍のいずれのタイミングにおいても、各象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれに第１象限データIQ1乃至第４象限データIQ4として振り分けて入力（格納）されるデータとは、フレームデータF1乃至F4のうちの、それぞれ相互に重複しないフレームデータとなっている。

このことは、その他のタイミングについても、即ち何れのタイミングについても全く同様である。例えば、図４のタイミングt2の近傍については、タイミングチャート４２の拡大図である図７と、その図７のタイミングチャート４２と同一時間帯（図４のタイミングt2の近傍）における象限メモリ２５Ｑ１乃至２５Ｑ４のタイミングチャートである図８とを参照するとよい。例えば、図４のタイミングt3の近傍については、タイミングチャート４３の拡大図である図９と、その図９のタイミングチャート４３と同一時間帯（図４のタイミングt3の近傍）における象限メモリ２５Ｑ１乃至２５Ｑ４のタイミングチャートである図１０とを参照するとよい。例えば、図４のタイミングt4の近傍については、タイミングチャート４４の拡大図である図１１と、その図１１のタイミングチャート４４と同一時間帯（図４のタイミングt4の近傍）における象限メモリ２５Ｑ１乃至２５Ｑ４のタイミングチャートである図１２とを参照するとよい。

以上、図３のサーバ１１の動作例のうちの、象限メモリ２５Ｑ１乃至２５Ｑ４へのデータ入力（格納）までの動作例について説明した。

以下引き続き、サーバ１１の動作例のうちの、象限メモリ２５Ｑ１乃至２５Ｑ４からのデータ出力動作例、即ち、サーバ１１からプロジェクタ１２へのデータの出力動作例について説明する。

図４に示されるように、フレームデータF1（図４中斜線部分のデータの意）は、タイミングt1乃至t5の期間において、第１象限データIQ1乃至第４象限データIQ4にそれぞれ振り分けられて、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれに入力（格納）される。

即ち、タイミングt5の時点では、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれには、フレームデータF1（図４中斜線部分のデータの意）についての第１象限データIQ1乃至第４象限データIQ4のそれぞれが格納されている。

そこで、図１３に示されるように、Vsync(24P)が出力されるタイミングt5に同期して、出力部２６は、フレームデータF1（図４中斜線部分のデータの意）についての第１象限データIQ1乃至第４象限データIQ4のそれぞれを、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれから第１象限データOQ1乃至第４象限データOQ4のそれぞれとして並行して読み出して、プロジェクタ１２に出力する。

また、フレームデータF2（図４中斜線部分のデータの意）は、フレームデータF1（図４中斜線部分のデータの意）に対して、Vsync（24P）の１周期分だけタイミングがずらされて、象限振り分け部２４に入力される。

従って、図４に示されるように、フレームデータF2（図４中斜線部分のデータの意）は、タイミングt2乃至t6の期間において、第１象限データIQ1乃至第４象限データIQ4にそれぞれ振り分けられて、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれに入力（格納）される。

即ち、フレームデータF1がプロジェクタ１２に出力されるタイミングt5の次にVsync(24P)が出力されるタイミング、即ちタイミングt6の時点では、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれには、フレームデータF2（図４中斜線部分のデータの意）についての第１象限データIQ1乃至第４象限データIQ4のそれぞれが格納されている。

そこで、図１３に示されるように、フレームデータF1がプロジェクタ１２に出力されるタイミングt5の次にVsync(24P)が出力されるタイミング、即ちタイミングt6に同期して、出力部２６は、フレームデータF2（図４中斜線部分のデータの意）についての第１象限データIQ1乃至第４象限データIQ4のそれぞれを、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれから第１象限データOQ1乃至第４象限データOQ4のそれぞれとして並行して読み出して、プロジェクタ１２に出力する。

以下、同様に、フレームデータF3（図４中斜線部分のデータの意）は、フレームデータF2（図４中斜線部分のデータの意）に対して、Vsync（24P）の１周期分だけタイミングがずらされて、象限振り分け部２４に入力される。

従って、図４に一部だけが示されているが、フレームデータF3（図４中斜線部分のデータの意）は、タイミングt3乃至t7（t7は図１３参照）の期間において、第１象限データIQ1乃至第４象限データIQ4にそれぞれ振り分けられて、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれに入力（格納）される。

即ち、フレームデータF2がプロジェクタ１２に出力されるタイミングt6の次にVsync(24P)が出力されるタイミング、即ちタイミングt7の時点では、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれには、フレームデータF3（図４中斜線部分のデータの意）についての第１象限データIQ1乃至第４象限データIQ4のそれぞれが格納されている。

そこで、図１３に示されるように、フレームデータF2がプロジェクタ１２に出力されるタイミングt6の次にVsync(24P)が出力されるタイミング、即ちタイミングt7に同期して、出力部２６は、フレームデータF3（図４中斜線部分のデータの意）についての第１象限データIQ1乃至第４象限データIQ4のそれぞれを、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれから第１象限データOQ1乃至第４象限データOQ4のそれぞれとして並行して読み出して、プロジェクタ１２に出力する。

フレームデータF4（図４中斜線部分のデータの意）は、フレームデータF3（図４中斜線部分のデータの意）に対して、Vsync（24P）の１周期分だけタイミングがずらされて、象限振り分け部２４に入力される。

従って、図４に一部だけが示されているが、フレームデータF4（図４中斜線部分のデータの意）は、タイミングt4乃至t8（t8は図１３参照）の期間において、第１象限データIQ1乃至第４象限データIQ4にそれぞれ振り分けられて、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれに入力（格納）される。

即ち、フレームデータF3がプロジェクタ１２に出力されるタイミングt7の次にVsync(24P)が出力されるタイミング、即ちタイミングt8の時点では、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれには、フレームデータF4（図４中斜線部分のデータの意）についての第１象限データIQ1乃至第４象限データIQ4のそれぞれが格納されている。

そこで、図１３に示されるように、フレームデータF3がプロジェクタ１２に出力されるタイミングt7の次にVsync(24P)が出力されるタイミング、即ちタイミングt8に同期して、出力部２６は、フレームデータF4（図４中斜線部分のデータの意）についての第１象限データIQ1乃至第４象限データIQ4のそれぞれを、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれから第１象限データOQ1乃至第４象限データOQ4のそれぞれとして並行して読み出して、プロジェクタ１２に出力する。

このようにして、Vsync(24P)に同期して、所定の１単位（分離部２１において分離される４つのフレーム分の単位）に含まれる４つのフレームデータF1乃至F4（図４中斜線部分のデータの意）は、その表示順番に従ってプロジェクタ１２に順次出力されていく。

それ以降も、各単位毎に順次、対応する単位に含まれる４つのフレームデータF1乃至F4（図４中斜線部分のデータの意）が、Vsync(24P)に同期して、その表示順番に従ってプロジェクタ１２に順次出力されていく、という動作が繰り返されていく。

以上説明した動作例を、プロジェクタ１２の観点から説明するに、4K信号を構成する各フレームデータ、即ち、4096×2160(画枠：5500×2250)の各フレームデータは、Vsync(24P)に同期して順次入力されてくることになる。即ち、4096×2160(画枠：5500×2250)のフレームデータをプロジェクタ１２に入力させるのに費やす時間は、2K信号と同様の１フレーム(24P)分の時間となる。

さらに、象限メモリ２５Ｑ１乃至２５Ｑ４のそれぞれの読み書きの観点に着目すると、それぞれの書き込みは１系統であって、読み出しもまた１系統で済むため、各画素のサンプルクロック自体は、従来の2K信号と同様の74.25MHzのままで済み、メモリアクセスもオーバヘッド分プラスαの周波数で済む。即ち、サンプルクロックを４倍にする必要は無い。

換言すると、以上の動作をサーバ１１が実行することは、4K信号についても、2K信号とほぼ同等の帯域（サンプルクロック）で象限メモリ制御（2K信号で言うフレームメモリ制御）を行っていることを意味し、その結果、消費電流低減とデバイスの扱いを容易にすることができるのである。

上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。

上述した一連の処理をソフトウエアにより実行させる場合、図３のサーバ１１の全体またはその一部は、例えば図１４に示されるコンピュータとして構成することもできる。

図１４において、CPU（Central Processing Unit）１０１は、ROM（Read Only Memory）１０２に記録されているプログラム、または記憶部１０８からRAM（Random Access Memory）１０３にロードされたプログラムに従って各種の処理を実行する。RAM１０３にはまた、CPU１０１が各種の処理を実行する上において必要なデータなども適宜記憶される。

CPU１０１、ROM１０２、およびRAM１０３は、バス１０４を介して相互に接続されている。このバス１０４にはまた、入出力インタフェース１０５も接続されている。

入出力インタフェース１０５には、キーボード、マウスなどよりなる入力部１０６、ディスプレイなどよりなる出力部１０７、ハードディスクなどより構成される記憶部１０８、および、モデム、ターミナルアダプタなどより構成される通信部１０９が接続されている。通信部１０９は、インターネットを含むネットワークを介して他の装置（図示せず）との間で行う通信を制御する。

入出力インタフェース１０５にはまた、必要に応じてドライブ１１０が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどよりなるリムーバブルメディア１１１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部１０８にインストールされる。

一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。

このようなプログラムを含む記録媒体は、図１４に示されるように、装置本体とは別に、視聴者にプログラムを提供するために配布される、プログラムが記録されている磁気ディスク（フロッピディスクを含む）、光ディスク（CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む）、光磁気ディスク（ＭＤ（Mini-Disk）を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア（パッケージメディア）１１１により構成されるだけでなく、装置本体に予め組み込まれた状態で視聴者に提供される、プログラムが記録されているROM１０２や、記憶部１０８に含まれるハードディスクなどで構成される。

なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本明細書において、システムとは、複数の装置や処理部により構成される装置全体を表すものである。

また、上述したように、本発明が適用される動画像信号は4K信号に特に限定されず、任意の信号を採用できる。また、動画像画像信号を構成する単位画像信号も、フレーム信号（フレームデータ）に限定されず、フィールド信号（フィールドデータ）等画像処理の単位となり得る信号であれば、任意の信号を採用できる。

また、本発明が適用される画像処理装置は、上述した図３の形態に限定されず、様々な形態を取ることが可能である。

即ち、動画像を構成する複数の単位画像のそれぞれを所定周期毎に順次表示させていく表示装置に対して、その表示の制御を行う画像処理装置であって、前記単位画像から分割された４×Ｎ（Ｎは任意の整数値）種類の象限画像のそれぞれに対応付けられた４×Ｎ個の象限メモリと、前記動画像に対応する動画像信号から、時間的に連続表示される４×Ｎ枚の前記単位画像に対応する各単位画像信号のそれぞれを分離する分離部と、前記分離部により分離された４×Ｎ枚の前記単位画像信号の前記象限メモリへの出力制御として、それぞれの出力開始タイミングを、前記所定周期の同期信号の出力タイミングにあわせて１つずつ順次遅延させていく制御を行い、かつ、４×Ｎ枚の前記単位画像信号のそれぞれについて、前記所定周期の４×Ｎ倍の時間をかけて、４×Ｎ種類の前記象限画像のそれぞれに対応する各象限画像信号を所定の順番で順次出力させる制御を行うメモリ出力制御部と、前記メモリ出力制御部の前記出力制御によってそれぞれ個別に出力されてくる４×Ｎ枚の前記単位画像信号のそれぞれを、その時点で出力されてきている前記象限画像信号の種類に対応付けられた前記象限メモリにそれぞれ振り分けて入力させる振り分け部と、４×Ｎ枚の前記単位画像を表示順にそれぞれ表示対象とし、前記同期信号の出力に同期させて、その表示対象から分割された４×Ｎ種類の前記象限画像のそれぞれに対応する前記象限画像信号を、４×Ｎ種類の前記象限メモリからそれぞれ読み出して前記表示装置に出力する制御を行う出力制御部とを備える画像処理装置であれば、その実現の形態は特に問わない。

4K信号の表示解像度を説明する図である。 本発明の一特徴を説明する図である。 本発明が適用される画像処理システムの構成例を示すブロック図である。 図３のサーバの象限メモリへデータを入力する入力制御を説明するためのタイミングチャートである。 図３のサーバの象限メモリへデータを入力する入力制御を説明するためのタイミングチャートである。 図３のサーバの象限メモリへデータを入力する入力制御を説明するためのタイミングチャートである。 図３のサーバの象限メモリへデータを入力する入力制御を説明するためのタイミングチャートである。 図３のサーバの象限メモリへデータを入力する入力制御を説明するためのタイミングチャートである。 図３のサーバの象限メモリへデータを入力する入力制御を説明するためのタイミングチャートである。 図３のサーバの象限メモリへデータを入力する入力制御を説明するためのタイミングチャートである。 図３のサーバの象限メモリへデータを入力する入力制御を説明するためのタイミングチャートである。 図３のサーバの象限メモリへデータを入力する入力制御を説明するためのタイミングチャートである。 図３のサーバの象限メモリからデータを読み出して出力する出力制御を説明するためのタイミングチャートである。 本発明が適用される画像処理装置を制御するコンピュータの構成例を示すブロック図である。

符号の説明

１１ サーバ， １２ プロジェクタ， １３ スクリーン， ２１ 分離部， ２２−１乃至２２−４ デコード部， ２３ 生成部， ２４ 象限振り分け部， ２５Ｑ１乃至２５Ｑ４ 象限メモリ， ２６ 出力部， ３１−１乃至３１−４ １／４画面処理部， １０１ CPU， １０２ ROM， １０３ RAM， １０５ 記録部， １１１ リムーバブルメディア

Claims (6)

1. 動画像を構成する複数の単位画像のそれぞれを所定周期毎に順次表示させていく表示装置に対して、その表示の制御を行う画像処理装置において、
   前記単位画像から分割された４×Ｎ（Ｎは任意の整数値）種類の象限画像のそれぞれに対応付けられた４×Ｎ個の象限メモリと、
   前記動画像に対応する動画像信号から、時間的に連続表示される４×Ｎ枚の前記単位画像に対応する各単位画像信号のそれぞれを分離する分離部と、
   前記分離部により分離された４×Ｎ枚の前記単位画像信号の前記象限メモリへの出力制御として、それぞれの出力開始タイミングを、前記所定周期分の時間ずつ順次遅延させていく制御を行い、かつ、４×Ｎ枚の前記単位画像信号のそれぞれについて、前記所定周期の４×Ｎ倍の時間をかけて、４×Ｎ種類の前記象限画像のそれぞれに対応する各象限画像信号を所定の順番で順次出力させる制御を行うメモリ出力制御部と、
   前記メモリ出力制御部の前記出力制御によってそれぞれ個別に出力されてくる４×Ｎ枚の前記単位画像信号のそれぞれを、その時点で出力されてきている前記象限画像信号の種類に対応付けられた前記象限メモリにそれぞれ振り分けて入力させる振り分け部と、
   ４×Ｎ枚の前記単位画像を表示順にそれぞれ表示対象とし、前記所定周期毎に、その表示対象から分割された４×Ｎ種類の前記象限画像のそれぞれに対応する前記象限画像信号を、４×Ｎ種類の前記象限メモリからそれぞれ読み出して前記表示装置に出力する制御を行う出力制御部と
   を備える画像処理装置。
2. 前記動画像信号を構成する前記複数の単位画像信号のそれぞれは、High-Definition信号のフレーム信号またはフィールド信号で許容されている解像度に対して４倍の解像度を有するフレームまたはフィールド信号であって、
   前記象限画像の種類として、フレームまたはフィールドを縦方向２等分および横方向２等分に４分割した第１象限画像乃至第４象限画像の４種類が存在し、
   前記第１象限画像乃至第４象限画像のそれぞれに対応する前記象限画像信号は、前記High-Definition信号のフレーム信号またはフィールド信号で許容されている前記解像度を有する信号である
   請求項１に記載の画像処理装置。
3. 前記表示装置は、前記動画像信号を第１の形態で入力して、その動画像信号に対応する動画像を投射するプロジェクタであり、
   前記画像処理装置の前記分離部には、前記第１の形態とは異なる第２の形態で前記動画像信号が提供され、
   前記画像処理装置の前記メモリ出力制御部は、さらに、前記動画像信号を前記第２の形態から前記第１の形態に変換する変換処理を実行し、前記第１の形態の前記動画像信号について前記出力制御を実行する
   請求項２に記載の画像処理装置。
4. 前記プロジェクタは、前記象限画像信号の入力を４系統設けており、その４系統に入力された４つの前記象限画像信号を用いて、それらの分割元のフレームまたはフィールドを投射する機能を有しており、
   前記画像処理装置の前記出力制御部は、表示対象のフレームまたはフールドについての前記第１象限画像乃至前記第４象限画像のそれぞれ対応する前記象限画像信号を、前記プロジェクタの前記４系統の入力に対して並行して出力する制御を行う
   請求項３に記載の画像処理装置。
5. 動画像を構成する複数の単位画像のそれぞれを所定周期毎に順次表示させていく表示装置に対して、その表示の制御を行う画像処理装置であって、前記単位画像から分割された４×Ｎ（Ｎは任意の整数値）種類の象限画像のそれぞれに対応付けられた４×Ｎ個の象限メモリを備える画像処理装置の画像処理方法において、
   前記動画像に対応する動画像信号から、時間的に連続表示される４×Ｎ枚の前記単位画像に対応する各単位画像信号のそれぞれを分離し、
   分離された４×Ｎ枚の前記単位画像信号の前記象限メモリへの出力制御として、それぞれの出力開始タイミングを、前記所定周期分の時間ずつ順次遅延させていく制御を行い、かつ、４×Ｎ枚の前記単位画像信号のそれぞれについて、前記所定周期の４×Ｎ倍の時間をかけて、４×Ｎ種類の前記象限画像のそれぞれに対応する各象限画像信号を所定の順番で順次出力させる制御を行い、
   前記出力制御によってそれぞれ個別に出力されてくる４×Ｎ枚の前記単位画像信号のそれぞれを、その時点で出力されてきている前記象限画像信号の種類に対応付けられた前記象限メモリにそれぞれ振り分けて入力させ、
   ４×Ｎ枚の前記単位画像を表示順にそれぞれ表示対象とし、前記所定周期毎に、その表示対象から分割された４×Ｎ種類の前記象限画像のそれぞれに対応する前記象限画像信号を、４×Ｎ種類の前記象限メモリからそれぞれ読み出して前記表示装置に出力する制御を行う
   ステップを含む画像処理方法。
6. 動画像を構成する複数の単位画像のそれぞれを所定周期毎に順次表示させていく表示装置に対して、その表示の制御を行う画像処理装置であって、前記単位画像から分割された４×Ｎ（Ｎは任意の整数値）種類の象限画像のそれぞれに対応付けられた４×Ｎ個の象限メモリを備える画像処理装置を制御するコンピュータに実行させるプログラムであって、
   前記動画像に対応する動画像信号から、時間的に連続表示される４×Ｎ枚の前記単位画像に対応する各単位画像信号のそれぞれを分離し、
   分離された４×Ｎ枚の前記単位画像信号の前記象限メモリへの出力制御として、それぞれの出力開始タイミングを、前記所定周期分の時間ずつ順次遅延させていく制御を行い、かつ、４×Ｎ枚の前記単位画像信号のそれぞれについて、前記所定周期の４×Ｎ倍の時間をかけて、４×Ｎ種類の前記象限画像のそれぞれに対応する各象限画像信号を所定の順番で順次出力させる制御を行い、
   前記出力制御によってそれぞれ個別に出力されてくる４×Ｎ枚の前記単位画像信号のそれぞれを、その時点で出力されてきている前記象限画像信号の種類に対応付けられた前記象限メモリにそれぞれ振り分けて入力させ、
   ４×Ｎ枚の前記単位画像を表示順にそれぞれ表示対象とし、その表示対象から分割された４×Ｎ種類の前記象限画像のそれぞれに対応する前記象限画像信号を、前記所定周期毎に、４×Ｎ種類の前記象限メモリからそれぞれ読み出して前記表示装置に出力する制御を行う
   ステップを含む処理を前記コンピュータに実行させるプログラム。

Images