JP4723427B2 - 画像処理回路および画像処理システムならびに画像処理方法 - Google Patents
画像処理回路および画像処理システムならびに画像処理方法 Download PDFInfo
- Publication number
- JP4723427B2 JP4723427B2 JP2006182808A JP2006182808A JP4723427B2 JP 4723427 B2 JP4723427 B2 JP 4723427B2 JP 2006182808 A JP2006182808 A JP 2006182808A JP 2006182808 A JP2006182808 A JP 2006182808A JP 4723427 B2 JP4723427 B2 JP 4723427B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- image processing
- line
- input
- storage elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Image Input (AREA)
Description
そして、F/F2a〜2eに格納された各ピクセルデータがそれぞれ1つ前(図14に示す例においては1つ右)のフリップフロップに移動され、元のピクセルデータを上書する。同時にF/F2aにピクセルデータBが入力される。このとき、ピクセルデータAはF/F2bに格納される。
処理が進み、ピクセルデータAがF/F2cに格納されたときは、F/F2bとF/F2aにそれぞれピクセルデータBとピクセルデータCが格納される。このときに水平フィルタ10の処理結果はピクセルデータAに対する処理結果である。
このような処理が繰り返され、1ラインの末尾のピクセルデータがF/F2cに格納される。そして、このピクセルデータが処理され、1つ右のフリップフロップに進められる。すなわち、1ラインの末尾のピクセルデータの処理が終わったとき、水平フィルタ10のF/F2dとF/F2eには、このラインの末尾のピクセルデータとそれの1つ前のピクセルデータが格納されている。
前述したように、ラインの左端のピクセルデータが、このラインのピクセルデータのうち、最も先に水平フィルタ10に入力されるので、以下このピクセルデータを先頭ピクセルデータという。先頭ピクセルデータが水平フィルタ10のF/F2cに格納され、水平フィルタ10はこのピクセルデータの処理結果を得る場合について考える。
このとき、F/F2bとF/F2aには、先頭ピクセルデータの次のピクセルデータと、さらに次のピクセルデータが格納されている。一方、F/F2dとF/F2eには、前のラインのピクセルデータが格納されている。この場合、F/F2cに格納されたピクセルデータが先頭であるか否かにかまわずに前述したフィルタリング処理をすると、F/F2dとF/F2eには、前に処理した他のラインのピクセルデータが残っているため、このラインの先頭ピクセルデータに対する処理結果は、前に処理したラインのピクセルデータに影響されてしまうという問題がある。
なお、本発明の説明において、「アトリビュート信号をピクセルデータに付属させる」とは、このピクセルデータを処理する際にそれに対応するアトリビュート信号を取得することができ、さらにこのピクセルデータが処理されて出力される際に、出力されるピクセルデータに対しても同じアトリビュート信号を取得できるようにすることを意味する。たとえば、アトリビュート信号をピクセルデータに付随させて同じ伝送経路で伝送してもよいし、異なる伝送経路で同期にして伝送してもよい。
なお、各フリップフロップは、ピクセルデータのビット幅に応じた容量を有し、たとえば8ビットのピクセルデータであれば、フリップフロップは8ビットのフリップフロップとなる。
図5aは、複数のフリップフロップに記憶されたピクセルデータを処理する組合回路122を備えた先頭ブロックの例を示しているが、図5bに示すような、フリップフロップ毎に組合回路(図中122a〜122h)が設けられ、これらの組合回路によりそれぞれのフリップフロップに記憶されたピクセルデータを処理する先頭ブロックを用いてもよい。
なお、以下の説明および図示において、複数のフリップフロップに記憶されたピクセルデータを処理する組合回路を備えたすべての機能ブロックも、フリップフロップ毎に組合回路が設けられた機能ブロックであってもよい。
120 先頭機能ブロック 121 フリップフロップ
122 組合回路 123 リセット制御部
124 アトリビュート信号用F/F 125 リセット信号出力器
126 アトリビュート信号生成回路 127 比較器
128 入力ピクセルカウンタ 130 機能ブロック
131 フリップフロップ 132 組合回路
133 リセット制御部 134 アトリビュート信号用F/F
135 リセット信号出力器 140 出力バッファ
160 フレーム処理部 172 重ね合わせ処理部
174 出力バッファ 180 表示処理部
190 表示部 220 先頭ブロック
221 フリップフロップ 222 組合回路
223 制御部 224 アトリビュート信号用F/Fペア
226 アトリビュート信号生成回路 230 機能ブロック
231 フリップフロップ 232 組合回路
233 制御部 234 アトリビュート信号用F/Fペア
260 フレーム処理部 320 機能ブロック
321 フリップフロップ 322 組合回路
325 リセット信号出力器 327 比較器
328 出力ピクセルカウンタ 360 フレーム処理部
Claims (12)
- 1ラインを構成する各ピクセルデータを順次処理する画像処理回路において、
順次入力される前記ピクセルデータをそれぞれ保持する複数の記憶素子と、
該複数の記憶素子のうちの所定の記憶素子に保持されているピクセルデータを処理対象とする処理部と、
前記1ラインの末尾のピクセルデータが前記処理部により処理されて出力されるタイミングに同期して前記複数の記憶素子をリセットするリセット制御部と、を有し、
前記処理部は、
連続した複数の前記記憶素子に保持された各ピクセルデータを用いて演算処理し、
前記1ラインの先頭または末尾ピクセルデータが前記記憶素子を順次転送されるタイミングに同期した信号により制御されることを特徴とする画像処理回路。 - 1ラインを構成する各ピクセルデータを順次処理する画像処理回路において、
順次入力される前記ピクセルデータをそれぞれ保持する複数の記憶素子と、
該複数の記憶素子のうちの所定の記憶素子に保持されているピクセルデータを処理対象とする処理部と、
前記1ラインの末尾のピクセルデータが前記処理部により処理されて出力されるタイミングに同期して前記複数の記憶素子をリセットするリセット制御部と、を有し、
前記リセット制御部は、末尾ピクセルデータが前記処理部に入力したときに生成され、前記ピクセルデータが前記記憶素子を転送されるタイミングに同期して転送されるアトリビュート信号を参照して、前記記憶素子のリセットを制御することを特徴とする画像処理回路。 - 前記処理部は、連続した複数の前記記憶素子に保持された各ピクセルデータを用いて演算処理することを特徴とする請求項2に記載の画像処理回路。
- 前記リセット制御部は、
1ラインにおける先頭のピクセルデータを起点として、入力されるピクセルデータの数をカウントする入力ピクセルカウンタと、
該カウンタがカウントした数と、前記1ラインのピクセルデータの総数とを比較する比較器とを備え、
前記比較器の比較結果が一致したことを示すときに入力されるピクセルデータに対して、該ピクセルデータが末尾のピクセルデータであることを示すアトリビュート信号を生成すること特徴とする請求項2または3に記載の画像処理回路。 - 複数の画像処理回路が、下位の画像処理回路が隣接する上位の画像処理回路から出力されたピクセルデータを順次処理するように接続されてなる画像処理システムにおいて、
前記画像処理回路は、
1ラインを構成する各ピクセルデータを順次処理するものであり、
順次入力される前記ピクセルデータをそれぞれ保持する複数の記憶素子と、
該複数の記憶素子のうちの所定の記憶素子に保持されているピクセルデータを処理対象とする処理部と、
前記1ラインの末尾のピクセルデータが前記処理部により処理されて出力されるタイミングに同期して前記複数の記憶素子をリセットするリセット制御部とを有し、
最も上位の画像処理回路の前記リセット制御部は、入力される各ピクセルデータに対して、該ピクセルデータが末尾のピクセルデータであるか否かを示すアトリビュート信号を生成して付属させ、処理されたピクセルデータが出力される際に、該ピクセルデータの前記アトリビュート信号を参照して前記リセットを制御し、
他の画像処理回路の前記リセット制御部は、当該画像処理回路において処理されたピクセルデータが出力される際に、該ピクセルデータに付属した前記アトリビュート信号を参照して前記リセットを制御することを特徴とする画像処理システム。 - 前記処理部は、連続した複数の前記記憶素子に保持された各ピクセルデータを用いて演算処理することを特徴とする請求項5に記載の画像処理システム。
- 前記最も上位の画像処理回路のリセット制御部は、
1ラインにおける先頭のピクセルデータを起点として、入力されるピクセルデータの数をカウントする入力ピクセルカウンタと、
該入力ピクセルカウンタがカウントした数と、前記1ラインのピクセルデータの総数とを比較する比較器とを備え、
前記比較器の比較結果が比較される両者が一致したことを示すときに入力されるピクセルデータに対して、該ピクセルデータが末尾のピクセルデータであることを示すアトリビュート信号を生成すること特徴とする請求項5または6に記載の画像処理システム。 - 1ラインを構成する各ピクセルデータを順次処理する画像処理方法において、
順次入力される前記ピクセルデータを入力順に複数の記憶素子にそれぞれ保持し、
該複数の記憶素子のうちの所定の記憶素子に保持されているピクセルデータを処理して出力し、
前記1ラインの末尾のピクセルデータが処理されて出力されるタイミングに同期して前記複数の記憶素子のリセットを行い、
入力される各ピクセルデータに対して、該ピクセルデータが末尾のピクセルデータであるか否かを示すアトリビュート信号を生成して付属させ、
処理されたピクセルデータが出力される際に、該ピクセルデータの前記アトリビュート信号が末尾のピクセルデータであることを示すときに前記リセットを行うことを特徴とする画像処理方法。 - 連続した複数の前記記憶素子に保持された各ピクセルデータを用いて演算処理することを特徴とする請求項8に記載の画像処理方法。
- 1ラインにおける先頭のピクセルデータを起点として、入力されるピクセルデータの数をカウントし、
カウントした数と、前記1ラインのピクセルデータの総数との比較をし、
前記比較の結果が一致したことを示すときに入力されるピクセルデータに対して、該ピクセルデータが末尾のピクセルデータであることを示すアトリビュート信号を生成すること特徴とする請求項8または9に記載の画像処理方法。 - 1ラインを構成する各ピクセルデータを順次処理する複数の画像処理回路が、下位の画像処理回路が隣接する上位の画像処理回路から出力されたピクセルデータを処理するように接続されてなる画像処理システムにおける画像処理方法であって、
各画像処理回路において、
順次入力されるピクセルデータを入力順に複数の記憶素子にそれぞれ保持し、
該複数の記憶素子のうちの所定の記憶素子に保持されているピクセルデータを処理して出力し、
前記1ラインの末尾のピクセルデータが処理されて出力されるタイミングに同期して前記複数の記憶素子のリセットを行い、
最も上位の画像処理回路において、入力される各ピクセルデータに対して、該ピクセルデータが末尾のピクセルデータであるか否かを示すアトリビュート信号を生成して付属させ、処理されたピクセルデータが出力される際に、該ピクセルデータの前記アトリビュート信号が末尾のピクセルデータであることを示すときに前記リセットを行い、
他の画像処理回路において、当該画像処理回路において処理されたピクセルデータが出力される際に、該ピクセルデータの前記アトリビュート信号が末尾のピクセルデータであることを示すときに前記リセットを行うことを特徴とする画像処理方法。 - 連続した複数の前記記憶素子に保持された各ピクセルデータを用いて演算処理することを特徴とする請求項11に記載の画像処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006182808A JP4723427B2 (ja) | 2006-06-30 | 2006-06-30 | 画像処理回路および画像処理システムならびに画像処理方法 |
US11/822,056 US20080002065A1 (en) | 2006-06-30 | 2007-07-02 | Image processing circuit, image processing system and method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006182808A JP4723427B2 (ja) | 2006-06-30 | 2006-06-30 | 画像処理回路および画像処理システムならびに画像処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008015565A JP2008015565A (ja) | 2008-01-24 |
JP4723427B2 true JP4723427B2 (ja) | 2011-07-13 |
Family
ID=38876195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006182808A Expired - Fee Related JP4723427B2 (ja) | 2006-06-30 | 2006-06-30 | 画像処理回路および画像処理システムならびに画像処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080002065A1 (ja) |
JP (1) | JP4723427B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5441487B2 (ja) * | 2009-04-27 | 2014-03-12 | キヤノン株式会社 | 画像処理装置及びその制御方法 |
JP5935573B2 (ja) * | 2011-08-12 | 2016-06-15 | 株式会社リコー | 画像処理装置、画像処理プログラム及び画像処理方法 |
JP5930834B2 (ja) * | 2011-09-27 | 2016-06-08 | キヤノン株式会社 | 画像処理装置、画像処理方法、画像処理装置の制御方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6162187A (ja) * | 1984-09-03 | 1986-03-31 | Fuji Xerox Co Ltd | 画像処理装置 |
JPH05210735A (ja) * | 1991-10-31 | 1993-08-20 | Kawasaki Steel Corp | 2次元空間フィルタ回路 |
JPH06152936A (ja) * | 1992-11-13 | 1994-05-31 | Tokyo Electric Co Ltd | 画像処理装置 |
JPH06259547A (ja) * | 1993-03-03 | 1994-09-16 | Toshiba Corp | 画像処理方法および装置 |
JPH06508704A (ja) * | 1991-07-04 | 1994-09-29 | アーム リミテッド | 非同期パイプラインにおける条件検出 |
JP2000182036A (ja) * | 1998-12-16 | 2000-06-30 | Minolta Co Ltd | データ処理システム |
JP2005293361A (ja) * | 2004-04-01 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2839054B2 (ja) * | 1991-08-12 | 1998-12-16 | 株式会社デンソー | 通信装置 |
US5542067A (en) * | 1992-04-23 | 1996-07-30 | International Business Machines Corporation | Virtual multi-port RAM employing multiple accesses during single machine cycle |
US6057809A (en) * | 1996-08-21 | 2000-05-02 | Neomagic Corp. | Modulation of line-select times of individual rows of a flat-panel display for gray-scaling |
JP3681528B2 (ja) * | 1997-12-22 | 2005-08-10 | 株式会社ルネサステクノロジ | グラフィックプロセッサ及びデータ処理システム |
DE59911685D1 (de) * | 1998-08-30 | 2005-04-07 | Gmd Gmbh | Verfahren und Vorrichtung zum Eliminieren unerwünschter Stufungen an Kanten bei Bilddarstellungen im Zeilenraster |
US6459430B1 (en) * | 1999-02-17 | 2002-10-01 | Conexant Systems, Inc. | System and method for implementing multi-level resolution conversion using modified linear interpolation |
WO2002082461A2 (en) * | 2001-03-30 | 2002-10-17 | Micron Technology, Inc. | Readout of array-based analog data in semiconductor-based devices |
US7092035B1 (en) * | 2001-07-09 | 2006-08-15 | Lsi Logic Corporation | Block move engine with scaling and/or filtering for video or graphics |
US7602422B2 (en) * | 2005-07-08 | 2009-10-13 | Seiko Epson Corporation | Serial camera interface |
-
2006
- 2006-06-30 JP JP2006182808A patent/JP4723427B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-02 US US11/822,056 patent/US20080002065A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6162187A (ja) * | 1984-09-03 | 1986-03-31 | Fuji Xerox Co Ltd | 画像処理装置 |
JPH06508704A (ja) * | 1991-07-04 | 1994-09-29 | アーム リミテッド | 非同期パイプラインにおける条件検出 |
JPH05210735A (ja) * | 1991-10-31 | 1993-08-20 | Kawasaki Steel Corp | 2次元空間フィルタ回路 |
JPH06152936A (ja) * | 1992-11-13 | 1994-05-31 | Tokyo Electric Co Ltd | 画像処理装置 |
JPH06259547A (ja) * | 1993-03-03 | 1994-09-16 | Toshiba Corp | 画像処理方法および装置 |
JP2000182036A (ja) * | 1998-12-16 | 2000-06-30 | Minolta Co Ltd | データ処理システム |
JP2005293361A (ja) * | 2004-04-01 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008015565A (ja) | 2008-01-24 |
US20080002065A1 (en) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5317825B2 (ja) | 画像処理装置及び画像処理方法 | |
US20120256962A1 (en) | Video Processing Apparatus and Method for Extending the Vertical Blanking Interval | |
JP4723427B2 (ja) | 画像処理回路および画像処理システムならびに画像処理方法 | |
US8885939B2 (en) | Image processing apparatus configured to perform image processing for plural images and control method thereof | |
CN1168310C (zh) | 信号处理装置和方法 | |
JP2015096920A (ja) | 画像処理装置および画像処理システムの制御方法 | |
JP5112528B2 (ja) | 映像表示装置及び映像処理方法 | |
JP4548518B2 (ja) | 映像信号表示システム、映像信号再生装置及び映像信号表示方法 | |
WO2015132957A1 (ja) | 映像機器及び映像処理方法 | |
US8040354B2 (en) | Image processing device, method and program | |
US20050174490A1 (en) | Method for progressive and interlace TV signal simultaneous output | |
JP2014216668A (ja) | 撮像装置 | |
JP2007251723A (ja) | 投写型映像表示装置 | |
JP4640587B2 (ja) | 映像表示装置、映像処理装置並びに映像処理方法 | |
JP2013247582A (ja) | 映像合成方法、映像記録方法、映像合成装置、映像記録装置、映像表示システム | |
WO2022137325A1 (ja) | 映像信号を合成する装置、方法及びプログラム | |
CN111699672B (zh) | 视频控制装置和视频控制方法 | |
JP4677755B2 (ja) | 画像フィルタ回路及び補間処理方法 | |
JP2007094391A (ja) | 動画像表示装置 | |
JP3303818B2 (ja) | 映像表示方法、及び映像表示システム | |
KR100672617B1 (ko) | Hd급 디인터레이싱 구현 장치 및 구현 방법 | |
WO2023017577A1 (ja) | 映像信号を合成する装置、方法及びプログラム | |
WO2011001483A1 (ja) | 映像信号変換装置および映像信号出力装置 | |
JP4352660B2 (ja) | 画像信号処理装置及び方法 | |
JP2006121472A (ja) | Osd用データ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |