WO2011001483A1 - 映像信号変換装置および映像信号出力装置 - Google Patents

映像信号変換装置および映像信号出力装置 Download PDF

Info

Publication number
WO2011001483A1
WO2011001483A1 PCT/JP2009/006643 JP2009006643W WO2011001483A1 WO 2011001483 A1 WO2011001483 A1 WO 2011001483A1 JP 2009006643 W JP2009006643 W JP 2009006643W WO 2011001483 A1 WO2011001483 A1 WO 2011001483A1
Authority
WO
WIPO (PCT)
Prior art keywords
image signal
line memory
unit
dimensional filter
video signal
Prior art date
Application number
PCT/JP2009/006643
Other languages
English (en)
French (fr)
Inventor
高橋学志
野口裕之
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2011001483A1 publication Critical patent/WO2011001483A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal

Definitions

  • the present invention relates to a video signal converter for converting an input digital image signal into an image signal having a different resolution.
  • Recent video-related devices have a video signal conversion device that converts an input digital image signal into an image signal having a different resolution. For example, in an HDMI (High-Definition Multimedia Interface) compatible DVD (Digital Versatile Disc) player or portable camera, an original SD (Standard-Definition) image such as 720x480i is converted into an HD (High-Definition) image such as 2200x1080p. A video signal converter having a function is used.
  • rate conversion As a method of rate conversion called so-called up-conversion, that is, resolution of an image signal is conventionally known.
  • a method of storing an input image signal in a frame memory for each frame and performing a filter operation on the frame image is known. (For example, see Patent Documents 1 and 2). That is, the input image signal is fetched into the frame memory for each frame, the image signal is read from the frame memory as many times as necessary, and read at the rate of the output image signal through a two-dimensional filter. Thereby, rate conversion is realized.
  • An object of the present invention is to make it possible to reduce the circuit scale of a video signal conversion apparatus that converts an input digital image signal into an image signal having a different resolution without degrading the image quality of the converted image signal.
  • an input line memory having a predetermined number of lines and a two-dimensional filter that holds the input digital image signal in units of lines
  • a two-dimensional filter setting unit for holding a coefficient for processing, and an image signal read from the input line memory are temporarily stored in a two-dimensional buffer, and the image signal stored in the two-dimensional buffer is subjected to the 2
  • a two-dimensional filter unit that performs a two-dimensional filter process using a coefficient held in the two-dimensional filter setting unit
  • a conversion line memory having a predetermined number of lines that holds an output signal of the two-dimensional filter unit in units of lines
  • a one-dimensional filter setting unit that holds coefficients for filter processing and a signal read from the conversion line memory with respect to the one-dimensional filter setting unit.
  • the input digital image signal is held in line units in the input line memory, and two-dimensional filter processing is performed on the image signal read from the input line memory.
  • the signal after the two-dimensional filter processing is held in the conversion line memory for each line.
  • a one-dimensional filter process is performed on the signal read from the conversion line memory. That is, image signal conversion is realized using only the line memory, and there is no need to provide a frame memory.
  • image signal conversion is realized using only the line memory, and there is no need to provide a frame memory.
  • two-dimensional filter processing since two-dimensional filter processing is performed, it is possible to maintain almost the same image quality as image conversion using a frame memory.
  • by providing the two-dimensional filter setting unit and the one-dimensional filter setting unit it is possible to appropriately set the coefficient for the filter processing, so that it is possible to appropriately select the optimum setting value according to the image.
  • the conversion of the image signal is realized using only the line memory without using the frame memory, and the image quality of the image signal is not deteriorated. Therefore, in the video signal converter, the circuit scale can be reduced without degrading the image quality of the converted image signal.
  • FIG. 1 is a block diagram illustrating a configuration of a video signal conversion apparatus according to a first embodiment. It is a block diagram which shows the structure of the system using the video signal converter of FIG. 2 is a specific configuration example of a main part of the video signal conversion apparatus in FIG. 1. It is a structural example of a two-dimensional filter. It is a structural example of a one-dimensional filter. It is a figure which shows the specific structural example of an image quality filter part and an output line memory. It is a block diagram which shows the structure of the video signal converter which concerns on Embodiment 2.
  • FIG. 1 is a block diagram illustrating a configuration of a video signal conversion apparatus according to a first embodiment. It is a block diagram which shows the structure of the system using the video signal converter of FIG. 2 is a specific configuration example of a main part of the video signal conversion apparatus in FIG. 1. It is a structural example of a two-dimensional filter. It is a structural example of a one-dimensional filter. It is a figure which shows the specific structural
  • FIG. 1 is a block diagram illustrating a configuration of a video signal conversion apparatus according to the first embodiment.
  • the video signal conversion apparatus 100 shown in FIG. 1 converts an input digital image signal into an image signal having a different resolution and outputs it.
  • the input digital image signal is an SD (Standard-Definition) image signal such as 720 ⁇ 480i
  • the output digital image signal is an HD (High-Definition) image signal such as 2200 ⁇ 1080p.
  • i represents an interlaced image
  • p represents a progressive image.
  • the input line memory 130 is composed of a line memory having a predetermined number of lines, and temporarily holds the input digital image signal in line units.
  • the input line memory control unit 131 inputs an image signal to the input line memory 130 and reads the image signal from the input line memory 130.
  • the two-dimensional filter unit 140 temporarily stores a plurality of lines of image signals read from the input line memory 130 in a two-dimensional buffer, and performs two-dimensional filter processing on the image signals stored in the two-dimensional buffer. .
  • the two-dimensional filter setting unit 142 holds a coefficient for two-dimensional filter processing performed in the two-dimensional filter unit 140.
  • the input line memory control unit 131 can simultaneously output image signals for a plurality of lines from the input line memory 130.
  • the two-dimensional filter unit 140 can perform a filter operation using a plurality of pixel signals simultaneously in both the vertical direction (column direction) and the horizontal direction (line direction). By the filter calculation by the two-dimensional filter unit 140, the number of lines in the vertical direction of the image signal is converted.
  • the conversion line memory 141 includes a line memory having a predetermined number of lines, and holds the output signal of the two-dimensional filter unit 140 in units of lines.
  • the one-dimensional filter unit 150 performs one-dimensional filter processing on the line unit signal read from the conversion line memory 141.
  • the one-dimensional filter setting unit 152 holds a coefficient for one-dimensional filter processing performed in the one-dimensional filter unit 150. The number of pixels in the horizontal direction of the image signal is converted by the filter calculation by the one-dimensional filter unit 150.
  • the buffer line memory 120 is provided to absorb a time difference at the time of conversion. That is, since the length of the frame period differs between the pre-conversion image signal and the post-conversion image signal, it is necessary to start calculation after storing the data of the time difference. For this purpose, the buffer line memory 120 once holds the input digital image signal in units of lines.
  • the buffer line memory control unit 121 inputs an image signal to the buffer line memory 120 and reads the image signal from the buffer line memory 120. Then, the image signal output from the buffer line memory 120 is input to the input line memory 130 described above.
  • the video signal converter 100 further includes an input control unit 110, an image quality filter 160, an output line memory 161, and a table unit 170. These will be described later.
  • FIG. 2 is an example of a system using the video signal converter 100 of FIG.
  • the video signal output device 10 includes a video signal conversion device 100.
  • the image signal generator 30 generates an image signal and supplies it to the video signal converter 100.
  • the video signal conversion apparatus 100 converts the image signal supplied from the image signal generation unit 30, that is, the input digital image signal, and outputs the converted signal to the HDMI transmission unit 40.
  • the image signal generation unit 30 is a DVD reproduction unit
  • a 720 ⁇ 480 image signal reproduced from a DVD is converted into a 2200 ⁇ 1080 image signal by the video signal conversion device 100.
  • the HDMI transmission unit 40 converts the received image signal into an HDMI signal and outputs it.
  • the transmitted HDMI signal is received by the television 20.
  • the image signal generation unit 30, the video signal conversion device 100, and the HDMI transmission unit 40 are individually described. However, these may be configured in whole or in part.
  • FIG. 3 is a diagram showing a specific configuration example of a main part of the video signal conversion apparatus 100 of FIG.
  • the signal per pixel is 16 bits.
  • the buffer line memory 120 is a 16-bit 720 word 24-line single port memory
  • the input line memory 130 is a 16-bit 1930 word 5-line single-port memory
  • the conversion line memory 141 is a 16-bit 1930 word 10-line single-port memory.
  • the buffer line memory control unit 121 includes a memory access unit 125 and an output unit 126.
  • the memory access unit 125 alternately performs writing and reading with respect to the buffer line memory 120 in units of two pixels and outputs in units of one pixel.
  • the output unit 126 outputs the pixel signal output from the memory access unit 125 to the input line memory control unit 131.
  • the input line memory control unit 131 includes a memory access unit 135 and an output unit 136.
  • the memory access unit 135 alternately writes to and reads from the input line memory 130 in units of 10 pixels, and outputs in units of 5 pixels.
  • the output unit 136 combines the pixel signal for five lines output from the memory access unit 135 and the pixel signal for one line output from the buffer line memory control unit 121 and outputs the combined signal to the two-dimensional filter unit 140. .
  • the input line memory 130 can be reduced by one line. Further, by limiting the format of the input digital image signal to be converted, the word width of the input line memory 130 can be reduced.
  • the two-dimensional filter unit 140 includes a two-dimensional buffer 145, a two-dimensional filter 146, a memory access unit 147, and an output unit 148.
  • the two-dimensional buffer 145 is a memory of 6 pixels in the vertical direction and 3 pixels in the horizontal direction, and stores the pixel signals for 6 lines output from the input line memory control unit 131 for each column.
  • the two-dimensional filter 146 performs a filter operation using the six pixels in the center column of the two-dimensional buffer 145 and the center two pixels in the left and right columns. In this filter calculation, the filter coefficient held in the two-dimensional filter setting unit 142 is used.
  • the memory access unit 147 alternately performs writing and reading with respect to the conversion line memory 141 in units of two pixels and outputs in units of one pixel.
  • the output unit 148 outputs the signal output from the memory access unit 147 to the one-dimensional filter unit 150.
  • buffer line memory control unit 121 and the input line memory control unit 131 operate according to the frequency of the input digital image signal
  • the two-dimensional filter unit 140 operates according to the frequency of the output digital image signal.
  • FIG. 4 shows a configuration example of a two-dimensional filter.
  • the six-pixel signals (yc_1 to 6) in the central column and the central two pixels (yc_bef3, 4, yc_af3, 4) in the left and right columns are input.
  • Perform a filter operation 41 is an asynchronous absorption buffer for converting the frequency of the input image to the frequency of the output image, 42 is a multiplier, and 43 is an adder.
  • the coefficients coef (1) to (10) are given from the two-dimensional filter setting unit 142.
  • FIG. 5 is a configuration example of a one-dimensional filter.
  • filter operations are performed using signals yc_1 to 6) of 6 pixels in one line as inputs.
  • 51 is a multiplier and 52 is an adder.
  • the coefficients coef (1) to (6) are given from the one-dimensional filter setting unit 152.
  • the table unit 170 sets coefficients in the two-dimensional filter setting unit 142 and the one-dimensional filter setting unit 152 in accordance with an instruction from the outside of the video signal conversion apparatus 100.
  • the table unit 170 stores various coefficient groups according to the format of the input digital image signal, the format of the output digital image signal, and the like. Then, for example, when the format of the input digital image signal is changed in accordance with an instruction from the image signal generation unit 30 in the configuration of FIG. 2, the coefficients set in the two-dimensional filter setting unit 142 and the one-dimensional filter setting unit 152 Update.
  • the coefficient may be switched according to the characteristics of the image.
  • the frequency characteristic of the two-dimensional filter becomes steep when the number of taps is small, and becomes gentle when the number of taps is large.
  • the steep frequency characteristic is effective for a digital image such as OSD
  • the gentle frequency characteristic is effective for a natural image.
  • the image signal generation unit 30 detects image characteristics, and the table unit 170 that receives the detection result has 2 taps so that the natural image is 6 taps and the OSD is 2 taps.
  • the coefficients of the dimension filter setting unit 142 may be switched.
  • the image quality filter unit 160 performs edge enhancement processing on the output signal of the one-dimensional filter unit 150, that is, the converted digital image signal. Specifically, the edge is emphasized by detecting a luminance edge from the original image signal and adding the high frequency component of the edge portion multiplied by a predetermined gain to the original image signal. When the resolution of the input digital image signal is increased, a plurality of pixels are generated from one pixel, so that a blurred image is likely to be obtained. However, by providing the image quality filter unit 160, the image quality can be improved. Note that the image filter unit 160 may perform image processing other than edge enhancement processing.
  • FIG. 6 is a diagram illustrating a specific configuration example of the image quality filter unit 160 and the output line memory 161. Also in the configuration example of FIG. 6, the signal per pixel is 16 bits. As the output line memory 161, an 8-bit 1920 word 3-line single port memory is used.
  • the image quality filter unit 160 includes a two-dimensional buffer 165, a memory access unit 166, an edge detection enhancement calculation unit 167, an edge detection threshold value setting unit 168, and an output unit 169.
  • the memory access unit 166 alternately performs writing and reading with respect to the output line memory 161 in units of 4 pixels, and outputs in units of 2 pixels.
  • the two-dimensional buffer 165 is a memory having three vertical pixels and three horizontal pixels, and the pixel signal for one line output from the one-dimensional filter unit 150 and the pixel signal for two lines output from the memory access unit 166. Store together.
  • the edge detection enhancement calculation unit 167 performs edge enhancement processing using the threshold value set in the edge detection threshold value setting unit 168.
  • the output unit 169 outputs the signal output from the edge detection enhancement calculation unit 167 as an output digital image signal.
  • the input control unit 110 detects the format of the input digital image signal and refreshes the operation of the video signal converter 100 when the format changes.
  • the refresh of the operation of the video signal conversion apparatus 100 specifically means resetting a memory access counter in the buffer line memory control unit 121, the input line memory control unit 131, and the two-dimensional filter unit 140. . That is, the input control unit 110 outputs a reset signal to the buffer line memory control unit 121, the input line memory control unit 131, and the two-dimensional filter unit 140 when the format of the input digital image signal is changed. Thereby, even when the format of the input digital image signal changes, the normal operation of the video signal conversion apparatus 100 is reliably maintained.
  • the input digital image signal is held in line units in the input line memory 130, and the image signal read from the input line memory 130 is two-dimensionally processed by the two-dimensional filter unit 140. Filter processing is performed.
  • the signal after the two-dimensional filter processing is held in the conversion line memory 141 in units of lines.
  • a one-dimensional filter process is performed on the signal read from the conversion line memory 141 by the one-dimensional filter unit 150. That is, in the configuration of the present embodiment, image signal conversion is realized using only the line memory, and there is no need to provide a frame memory. In addition, even in image conversion using a line memory, since two-dimensional filter processing is performed, it is possible to maintain almost the same image quality as image conversion using a frame memory.
  • the two-dimensional filter setting unit 142 and the one-dimensional filter setting unit 152 it is possible to appropriately set the filter processing coefficient, so that it is possible to appropriately select the optimal setting value according to the image. .
  • FIG. 7 is a block diagram showing the configuration of the video signal conversion apparatus according to the second embodiment.
  • the same components as those in FIG. 1 are denoted by the same reference numerals as those in FIG. 1, and detailed description thereof is omitted here.
  • a single port memory is used as each memory such as the input line memory 130 and the conversion line memory 141.
  • a dual port memory is used as each memory. That is, the input line memory 210 and the conversion line memory 220 are the same as the input line memory 130 and the conversion line memory 141 of FIG. 1 except that they are dual port memories.
  • a memory control unit such as the input line memory control unit 131 in the configuration of FIG. 1 is unnecessary.
  • the two-dimensional filter unit 140 ⁇ / b> A writes the signal after the filter calculation into the conversion line memory 220, but does not read out from the conversion line memory 220.
  • the same effects as those of the first embodiment can be obtained. That is, image signal conversion is realized using only the line memory (the input line memory 210 and the conversion line memory 220), and it is not necessary to provide a frame memory. Moreover, even in the image conversion using the line memory, since the two-dimensional filter processing is performed by the two-dimensional filter unit 140A, it is possible to maintain almost the same image quality as the image conversion using the frame memory. Furthermore, by providing the two-dimensional filter setting unit 142 and the one-dimensional filter setting unit 152, it is possible to appropriately set the filter processing coefficient, so that it is possible to appropriately select the optimal setting value according to the image. .
  • the input control unit 110, the buffer line memory 120, the image quality filter unit 160, the output line memory 161, the table unit 170, etc. included in the configuration of FIG. 1 are omitted. Yes. Of course, all or some of these elements may be added to the configuration of FIG.
  • the circuit scale of the video signal conversion apparatus can be reduced without degrading the image quality of the converted image signal, it is useful for reducing the cost of a DVD player or a portable video camera to which HDMI is applied, for example.
  • Video signal output device 30 Image signal generation part 100,200 Video signal conversion apparatus 110 Input control part 120 Buffer line memory 130,210 Input line memory 131 Input line memory control part 140,140A Two-dimensional filter part 141,220 Conversion line memory 142 Two-dimensional filter setting unit 150 One-dimensional filter unit 152 One-dimensional filter setting unit 160 Image quality filter unit 170 Table unit

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

　入力ラインメモリ（１３０）は入力デジタル画像信号をライン単位で保持する。２次元フィルタ部（１４０）は入力ラインメモリ（１３０）から読み出された画像信号を２次元バッファに一旦蓄積し、２次元フィルタ設定部（１４２）に保持された係数を用いて２次元フィルタ処理を行う。変換ラインメモリ（１４１）は２次元フィルタ部（１４０）の出力信号をライン単位で保持する。１次元フィルタ部（１５０）は変換ラインメモリ（１４１）から読み出された信号に対して、１次元フィルタ設定部（１５２）に保持された係数を用いて１次元フィルタ処理を行う。

Description

映像信号変換装置および映像信号出力装置
　本発明は、入力デジタル画像信号を解像度の異なる画像信号に変換する映像信号変換装置に関する。
　近年の映像関連機器は、入力デジタル画像信号を解像度の異なる画像信号に変換する映像信号変換装置を有している。例えば、ＨＤＭＩ(High-Definition Multimedia Interface)対応のＤＶＤ(Digital Versatile Disc)プレイヤーや携帯カメラにおいて、元の７２０ｘ４８０ｉ等のＳＤ(Standard-Definition)画像を２２００ｘ１０８０ｐ等のＨＤ(High-Definition)画像に変換する機能を有する映像信号変換装置が用いられている。
　このような画像信号の高解像度化すなわちアップコンバートといわれるレート変換の方法として、従来から、入力画像信号をフレーム毎にフレームメモリに保存し、このフレーム画像に対してフィルタ演算を行う方法が知られている（例えば、特許文献１，２参照）。すなわち、入力画像信号をフレーム毎にフレームメモリに取り込み、フレームメモリから画像信号を必要な分だけ読み出して２次元フィルタをかけて出力画像信号のレートで読み出す。これによりレート変換が実現される。
特許第３０４７４９４号 特許第４０９４２５６号
　しかしながら、上述したようなフレームメモリを用いた方法だと、入力画像信号として想定される画像フォーマットに合わせたサイズのフレームメモリを設ける必要があるため、映像信号変換装置の回路規模が大きくなってしまい、コストも高くなる。
　本発明は、入力デジタル画像信号を解像度の異なる画像信号に変換する映像信号変換装置において、変換後の画像信号の画質を低下させることなく、その回路規模を削減可能にすることを目的とする。
　本発明の一態様では、入力デジタル画像信号を解像度の異なる画像信号に変換する映像信号変換装置として、前記入力デジタル画像信号をライン単位で保持する、所定ライン数の入力ラインメモリと、２次元フィルタ処理用の係数を保持する２次元フィルタ設定部と、前記入力ラインメモリから読み出された画像信号を２次元バッファに一旦蓄積し、この２次元バッファに蓄積された画像信号に対して、前記２次元フィルタ設定部に保持された係数を用いて２次元フィルタ処理を行う２次元フィルタ部と、前記２次元フィルタ部の出力信号をライン単位で保持する、所定ライン数の変換ラインメモリと、１次元フィルタ処理用の係数を保持する１次元フィルタ設定部と、前記変換ラインメモリから読み出された信号に対して、前記１次元フィルタ設定部に保持された係数を用いて１次元フィルタ処理を行う１次元フィルタ部とを備えている。
　この態様によると、入力ラインメモリに入力デジタル画像信号がライン単位で保持され、この入力ラインメモリから読み出された画像信号に対して、２次元フィルタ処理が行われる。この２次元フィルタ処理後の信号は、変換ラインメモリにライン単位で保持される。この変換ラインメモリから読み出された信号に対して、１次元フィルタ処理が行われる。すなわち、ラインメモリのみを用いて画像信号の変換が実現されることになり、フレームメモリを設ける必要がない。しかも、ラインメモリを用いた画像変換であっても、２次元フィルタ処理を行うため、フレームメモリを用いた画像変換とほぼ同程度の画質を保つことが可能になる。さらに、２次元フィルタ設定部および１次元フィルタ設定部を設けることによって、フィルタ処理用の係数を適宜設定することが可能になるので、画像に応じた最適な設定値を適宜選択可能となる。
　本発明によると、フレームメモリを用いないで、ラインメモリのみを用いて画像信号の変換が実現され、しかも、画像信号の画質低下を招くことがない。よって、映像信号変換装置において、変換後の画像信号の画質を低下させることなく、その回路規模を削減することが可能になる。
実施形態１に係る映像信号変換装置の構成を示すブロック図である。 図１の映像信号変換装置を用いたシステムの構成を示すブロック図である。 図１の映像信号変換装置の主要部の具体的な構成例である。 ２次元フィルタの構成例である。 １次元フィルタの構成例である。 画質フィルタ部および出力ラインメモリの具体的な構成例を示す図である。 実施形態２に係る映像信号変換装置の構成を示すブロック図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。
　（実施形態１）
　図１は実施形態１に係る映像信号変換装置の構成を示すブロック図である。図１に示す映像信号変換装置１００は、入力デジタル画像信号を、解像度の異なる画像信号に変換して出力する。例えば、入力デジタル画像信号は７２０ｘ４８０ｉ等のＳＤ(Standard-Definition)画像信号であり、出力デジタル画像信号は２２００ｘ１０８０ｐ等のＨＤ(High-Definition)画像信号である。なお、ｉはインターレース画像を、ｐはプログレッシブ画像を表す。
　映像信号変換装置１００において、入力ラインメモリ１３０は所定ライン数のラインメモリからなり、入力デジタル画像信号を一旦、ライン単位で保持する。入力ラインメモリ制御部１３１は入力ラインメモリ１３０への画像信号の入力、および、入力ラインメモリ１３０からの画像信号の読み出しを行う。２次元フィルタ部１４０は、入力ラインメモリ１３０から読み出された複数ライン分の画像信号を２次元バッファに一旦蓄積し、この２次元バッファに蓄積された画像信号に対して２次元フィルタ処理を行う。２次元フィルタ設定部１４２は、２次元フィルタ部１４０において行われる２次元フィルタ処理用の係数を保持する。
　入力ラインメモリ制御部１３１は、複数ライン分の画像信号を入力ラインメモリ１３０から同時に出力させることができる。２次元フィルタ部１４０は、縦方向（列方向）および横方向（ライン方向）の両方において複数の画素信号を同時に用いて、フィルタ演算を実行可能である。２次元フィルタ部１４０によるフィルタ演算によって、画像信号の縦方向のライン数が変換される。
　変換ラインメモリ１４１は所定ライン数のラインメモリからなり、２次元フィルタ部１４０の出力信号をライン単位で保持する。１次元フィルタ部１５０は、変換ラインメモリ１４１から読み出されたライン単位の信号に対して１次元フィルタ処理を行う。１次元フィルタ設定部１５２は、１次元フィルタ部１５０において行われる１次元フィルタ処理用の係数を保持する。１次元フィルタ部１５０によるフィルタ演算によって、画像信号の横方向の画素数が変換される。
　また、バッファラインメモリ１２０は、変換時の時間差を吸収するために設けられている。すなわち、変換前の画像信号と変換後の画像信号とでフレーム期間の長さが異なっているため、その時間差分のデータを貯めてから演算を開始する必要がある。そのために、バッファラインメモリ１２０は、入力デジタル画像信号をライン単位で一旦、保持する。バッファラインメモリ制御部１２１はバッファラインメモリ１２０への画像信号の入力、および、バッファラインメモリ１２０からの画像信号の読み出しを行う。そして、バッファラインメモリ１２０から出力された画像信号が、上述の入力ラインメモリ１３０に入力される。バッファラインメモリ１２０を設けることによって、入力デジタル画像信号と出力デジタル画像信号との信号周波数の差が大きい場合であっても、この差を容易に緩衝させることが可能となる。
　映像信号変換装置１００はさらに、入力制御部１１０、画質フィルタ１６０、出力ラインメモリ１６１、およびテーブル部１７０を備えている。これらについては後述する。
　図２は図１の映像信号変換装置１００を用いたシステムの一例である。図２において、映像信号出力装置１０は映像信号変換装置１００を内蔵している。画像信号生成部３０は画像信号を生成し、映像信号変換装置１００に供給する。映像信号変換装置１００は、画像信号生成部３０から供給された画像信号すなわち入力デジタル画像信号を、変換してＨＤＭＩ送信部４０に出力する。例えば、画像信号生成部３０がＤＶＤ再生部であるとき、ＤＶＤから再生された７２０ｘ４８０の画像信号が、映像信号変換装置１００によって、２２００ｘ１０８０の画像信号に変換される。ＨＤＭＩ送信部４０は、受けた画像信号をＨＤＭＩ信号に変換して出力する。伝送されたＨＤＭＩ信号はテレビ２０が受像する。なお、図２の例では、画像信号生成部３０、映像信号変換装置１００およびＨＤＭＩ送信部４０は個別に記載しているが、これらは全てまたは一部、一体に構成されていてもよい。
　図３は図１の映像信号変換装置１００の主要部の具体的な構成例を示す図である。図３の構成例では、１画素あたりの信号は１６ビットとしている。バッファラインメモリ１２０として１６ビット７２０ワード２４ラインのシングルポートメモリが、入力ラインメモリ１３０として１６ビット１９３０ワード５ラインのシングルポートメモリが、変換ラインメモリ１４１として１６ビット１９３０ワード１０ラインのシングルポートメモリが、それぞれ用いられている。
　バッファラインメモリ制御部１２１は、メモリアクセス部１２５と、出力部１２６とを備えている。メモリアクセス部１２５は、バッファラインメモリ１２０に対する書き込みと読み出しを２画素単位で交互に行い、１画素単位で出力する。出力部１２６は、メモリアクセス部１２５から出力された画素信号を入力ラインメモリ制御部１３１に出力する。
　入力ラインメモリ制御部１３１は、メモリアクセス部１３５と、出力部１３６とを備えている。メモリアクセス部１３５は、入力ラインメモリ１３０に対する書き込みと読み出しを１０画素単位で交互に行い、５画素単位で出力する。出力部１３６は、メモリアクセス部１３５から出力された５ライン分の画素信号と、バッファラインメモリ制御部１２１から出力された１ライン分の画素信号とを合わせて、２次元フィルタ部１４０に出力する。入力された画素信号１ライン分をそのまま出力することによって、入力ラインメモリ１３０を１ライン分削減することができる。また、変換対象となる入力デジタル画像信号のフォーマットを限定することによって、入力ラインメモリ１３０のワード幅を削減することが可能である。
　２次元フィルタ部１４０は、２次元バッファ１４５と、２次元フィルタ１４６と、メモリアクセス部１４７と、出力部１４８とを備えている。２次元バッファ１４５は、縦６画素横３画素のメモリであり、入力ラインメモリ制御部１３１から出力された６ライン分の画素信号を列毎に格納する。２次元フィルタ１４６は、２次元バッファ１４５の中央列の６画素とその左右列の中央２画素とを用いて、フィルタ演算を行う。このフィルタ演算には、２次元フィルタ設定部１４２に保持されたフィルタ係数が用いられる。メモリアクセス部１４７は、変換ラインメモリ１４１に対する書き込みと読み出しを２画素単位で交互に行い、１画素単位で出力する。出力部１４８は、メモリアクセス部１４７から出力された信号を１次元フィルタ部１５０に出力する。
　なお、バッファラインメモリ制御部１２１および入力ラインメモリ制御部１３１は、入力デジタル画像信号の周波数に従って動作し、２次元フィルタ部１４０は、出力デジタル画像信号の周波数に従って動作する。
　図４は２次元フィルタの構成例である。図４の構成では、２次元バッファに格納された画素のうち、中央列の６画素の信号（ｙｃ＿１～６）とその左右列の中央２画素（ｙｃ＿ｂｅｆ３，４、ｙｃ＿ａｆ３，４）を入力とし、フィルタ演算を行う。４１は入力画像の周波数から出力画像の周波数に変換するための非同期吸収バッファ、４２は乗算器、４３は加算器である。係数ｃｏｅｆ（１）～（１０）は２次元フィルタ設定部１４２から与えられる。
　図５は１次元フィルタの構成例である。図５の構成では、１ライン中の６画素の信号ｙｃ＿１～６）を入力とし、フィルタ演算を行う。５１は乗算器、５２は加算器である。係数ｃｏｅｆ（１）～（６）は１次元フィルタ設定部１５２から与えられる。
　図１の構成に戻り、テーブル部１７０は、映像信号変換装置１００外部からの指示に従って、２次元フィルタ設定部１４２および１次元フィルタ設定部１５２に係数を設定する。テーブル部１７０は、入力デジタル画像信号のフォーマットや、出力デジタル画像信号のフォーマットなどに応じて、様々な係数群を記憶している。そして、例えば図２の構成における画像信号生成部３０からの指示に従って、例えば入力デジタル画像信号のフォーマットが変化した場合に、２次元フィルタ設定部１４２および１次元フィルタ設定部１５２に設定されている係数を更新する。
　あるいは、画像の特徴に応じて、係数を切り替えるようにしてもよい。例えば、２次元フィルタの周波数特性は、タップ数が少ないと急峻になる一方、タップ数が多いとなだらかになる。急峻な周波数特性はＯＳＤ等のディジタル画に有効であり、なだらかな周波数特性は自然画に有効である。またタップ数が６を超えると、さほど大きな効果増はないことが分かっている。このため、例えば、画像信号生成部３０が画像の特徴を検出し、その検出結果を受けたテーブル部１７０が、自然画のときは６タップに、ＯＳＤのときは２タップになるように、２次元フィルタ設定部１４２の係数を切り替えてもよい。
　また、画質フィルタ部１６０は、１次元フィルタ部１５０の出力信号、すなわち変換後のデジタル画像信号に対して、エッジ強調処理を行う。具体的には、原画像信号から輝度のエッジを検出し、エッジ部分の高周波成分に所定のゲインを乗じたものを原画像信号に加えることによって、エッジを強調する。入力デジタル画像信号を高解像度化する場合、１画素から複数画素を生成するため、ぼやけた画像になりやすいが、画質フィルタ部１６０を設けることによって、画質を改善することができる。なお、画像フィルタ部１６０は、エッジ強調処理以外の画像処理を行うようにしてもかまわない。
　図６は画質フィルタ部１６０および出力ラインメモリ１６１の具体的な構成例を示す図である。図６の構成例でも、１画素あたりの信号は１６ビットとしている。出力ラインメモリ１６１として、８ビット１９２０ワード３ラインのシングルポートメモリが用いられている。
　画質フィルタ部１６０は、２次元バッファ１６５と、メモリアクセス部１６６と、エッジ検出強調演算部１６７と、エッジ検出スレッシュホルド値設定部１６８と、出力部１６９とを備えている。メモリアクセス部１６６は、出力ラインメモリ１６１に対する書き込みと読み出しを４画素単位で交互に行い、２画素単位で出力する。２次元バッファ１６５は、縦３画素横３画素のメモリであり、１次元フィルタ部１５０から出力された１ライン分の画素信号と、メモリアクセス部１６６から出力された２ライン分の画素信号とを併せて格納する。エッジ検出強調演算部１６７は、エッジ検出スレッシュホルド値設定部１６８に設定されたスレッシュホルド値を用いて、エッジ強調処理を行う。出力部１６９は、エッジ検出強調演算部１６７から出力された信号を出力デジタル画像信号として出力する。
　また、入力制御部１１０は、入力デジタル画像信号のフォーマットを検出し、このフォーマットが変わったとき、映像信号変換装置１００の動作をリフレッシュする。映像信号変換装置１００の動作のリフレッシュとは、具体的には、バッファラインメモリ制御部１２１、入力ラインメモリ制御部１３１および２次元フィルタ部１４０において、メモリアクセス用のカウンタをリセットすることを意味する。すなわち、入力制御部１１０は、入力デジタル画像信号のフォーマットが変わったとき、バッファラインメモリ制御部１２１、入力ラインメモリ制御部１３１および２次元フィルタ部１４０にリセット信号を出力する。これにより、入力デジタル画像信号のフォーマットが変わった場合でも、映像信号変換装置１００の正常な動作が確実に保たれる。
　以上のように本実施形態によると、入力ラインメモリ１３０に入力デジタル画像信号がライン単位で保持され、この入力ラインメモリ１３０から読み出された画像信号に対して、２次元フィルタ部１４０によって２次元フィルタ処理が行われる。この２次元フィルタ処理後の信号は、変換ラインメモリ１４１にライン単位で保持される。この変換ラインメモリ１４１から読み出された信号に対して、１次元フィルタ部１５０によって１次元フィルタ処理が行われる。すなわち、本実施形態の構成では、ラインメモリのみを用いて画像信号の変換が実現されることになり、フレームメモリを設ける必要がない。しかも、ラインメモリを用いた画像変換であっても、２次元フィルタ処理を行うため、フレームメモリを用いた画像変換とほぼ同程度の画質を保つことが可能になる。
　さらに、２次元フィルタ設定部１４２および１次元フィルタ設定部１５２を設けることによって、フィルタ処理用の係数を適宜設定することが可能になるので、画像に応じた最適な設定値を適宜選択可能となる。
　（実施形態２）
　図７は実施形態２に係る映像信号変換装置の構成を示すブロック図である。図７において、図１と共通の構成要素には図１と同一の符号を付しており、ここではその詳細な説明を省略する。
　図１の構成では、入力ラインメモリ１３０や変換ラインメモリ１４１等の各メモリとして、シングルポートメモリを用いるものとしていた。これに対して図７に示す映像信号変換装置２００の構成では、各メモリとして、デュアルポートメモリを用いるものとしている。すなわち、入力ラインメモリ２１０および変換ラインメモリ２２０は、デュアルポートメモリであること以外は、図１の入力ラインメモリ１３０や変換ラインメモリ１４１と同様である。デュアルポートメモリを用いることによって、図１の構成における入力ラインメモリ制御部１３１のようなメモリ制御部が不要になっている。また２次元フィルタ部１４０Ａは、フィルタ演算後の信号を変換ラインメモリ２２０に書き込むが、変換ラインメモリ２２０からの読み出しは行わない。
　本実施形態によっても、実施形態１と同様の作用効果が得られる。すなわち、ラインメモリ（入力ラインメモリ２１０および変換ラインメモリ２２０）のみを用いて画像信号の変換が実現されることになり、フレームメモリを設ける必要がない。しかも、ラインメモリを用いた画像変換であっても、２次元フィルタ部１４０Ａによって２次元フィルタ処理を行うため、フレームメモリを用いた画像変換とほぼ同程度の画質を保つことが可能になる。さらに、２次元フィルタ設定部１４２および１次元フィルタ設定部１５２を設けることによって、フィルタ処理用の係数を適宜設定することが可能になるので、画像に応じた最適な設定値を適宜選択可能となる。
　また、図７の構成では、図１の構成に含まれていた、入力制御部１１０、バッファラインメモリ１２０、画質フィルタ部１６０、出力ラインメモリ１６１、テーブル部１７０等が省かれた構成になっている。もちろん、これらの要素を全部または一部、図７の構成に加えてもかまわない。
　本発明では、映像信号変換装置について、変換後の画像信号の画質を低下させることなく、回路規模を削減できるので、例えばＨＤＭＩが適用されるＤＶＤプレイヤーや携帯ビデオカメラのコスト削減に有用である。
１０　映像信号出力装置
３０　画像信号生成部
１００，２００　映像信号変換装置
１１０　入力制御部
１２０　バッファラインメモリ
１３０，２１０　入力ラインメモリ
１３１　入力ラインメモリ制御部
１４０，１４０Ａ　２次元フィルタ部
１４１，２２０　変換ラインメモリ
１４２　２次元フィルタ設定部
１５０　１次元フィルタ部
１５２　１次元フィルタ設定部
１６０　画質フィルタ部
１７０　テーブル部

Claims (7)

  1. 　入力デジタル画像信号を、解像度の異なる画像信号に変換する映像信号変換装置であって、
    　前記入力デジタル画像信号をライン単位で保持する、所定ライン数の入力ラインメモリと、
    　２次元フィルタ処理用の係数を保持する２次元フィルタ設定部と、
    　前記入力ラインメモリから読み出された画像信号を２次元バッファに一旦蓄積し、この２次元バッファに蓄積された画像信号に対して、前記２次元フィルタ設定部に保持された係数を用いて２次元フィルタ処理を行う２次元フィルタ部と、
    　前記２次元フィルタ部の出力信号をライン単位で保持する、所定ライン数の変換ラインメモリと、
    　１次元フィルタ処理用の係数を保持する１次元フィルタ設定部と、
    　前記変換ラインメモリから読み出された信号に対して、前記１次元フィルタ設定部に保持された係数を用いて１次元フィルタ処理を行う１次元フィルタ部とを備えた
    ことを特徴とする映像信号変換装置。
  2. 　請求項１記載の映像信号変換装置において、
    　前記２次元フィルタ設定部および前記１次元フィルタ設定部に、前記映像信号変換装置外部からの指示に従って、係数を設定するテーブル部を備えた
    ことを特徴とする映像信号変換装置。
  3. 　請求項１記載の映像信号変換装置において、
    　前記入力ラインメモリへの画像信号の入力、および、前記入力ラインメモリからの画像信号の読み出しを行う入力ラインメモリ制御部を備えた
    ことを特徴とする映像信号変換装置。
  4. 　請求項１記載の映像信号変換装置において、
    　前記入力デジタル画像信号をライン単位で一旦保持するバッファラインメモリを備え、
    　前記バッファラインメモリから出力された画像信号が、前記入力ラインメモリに入力される
    ことを特徴とする映像信号変換装置。
  5. 　請求項１記載の映像信号変換装置において、
    　前記１次元フィルタ部の出力信号に対して、エッジ強調処理を行う画質フィルタ部を備えた
    ことを特徴とする映像信号変換装置。
  6. 　請求項１記載の映像信号変換装置において、
    　前記入力デジタル画像信号のフォーマットを検出する入力制御部を備え、
    　前記入力制御部は、前記入力デジタル画像信号のフォーマットが変わったとき、当該映像信号変換装置の動作をリフレッシュする
    ことを特徴とする映像信号変換装置。
  7. 　請求項１～６のいずれか１項記載の映像信号変換装置と、
    　画像信号を生成し、前記映像信号変換装置に前記入力デジタル画像信号として供給する画像信号生成部とを備えた
    ことを特徴とする映像信号出力装置。
PCT/JP2009/006643 2009-07-02 2009-12-04 映像信号変換装置および映像信号出力装置 WO2011001483A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-157549 2009-07-02
JP2009157549A JP2011015186A (ja) 2009-07-02 2009-07-02 映像信号変換装置

Publications (1)

Publication Number Publication Date
WO2011001483A1 true WO2011001483A1 (ja) 2011-01-06

Family

ID=43410584

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006643 WO2011001483A1 (ja) 2009-07-02 2009-12-04 映像信号変換装置および映像信号出力装置

Country Status (2)

Country Link
JP (1) JP2011015186A (ja)
WO (1) WO2011001483A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6580831B2 (ja) 2015-01-22 2019-09-25 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 画像処理装置、画像処理方法、およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227407B2 (ja) * 1996-07-02 2001-11-12 松下電器産業株式会社 走査線変換回路および補間係数生成回路
JP2009088893A (ja) * 2007-09-28 2009-04-23 Victor Co Of Japan Ltd 表示装置及び表示プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227407B2 (ja) * 1996-07-02 2001-11-12 松下電器産業株式会社 走査線変換回路および補間係数生成回路
JP2009088893A (ja) * 2007-09-28 2009-04-23 Victor Co Of Japan Ltd 表示装置及び表示プログラム

Also Published As

Publication number Publication date
JP2011015186A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
JP5317825B2 (ja) 画像処理装置及び画像処理方法
US8830403B1 (en) Image processing device and image processing method
JP2012123175A5 (ja)
CN102291531A (zh) 图像处理装置、图像处理方法和程序
US9247168B2 (en) Imaging device including focusing pixels
US8885939B2 (en) Image processing apparatus configured to perform image processing for plural images and control method thereof
JP2004088272A (ja) 画像伝送システム
JP5202277B2 (ja) 撮像装置
WO2011001483A1 (ja) 映像信号変換装置および映像信号出力装置
JP2005326528A (ja) 画像表示装置
CN107071326B (zh) 视频处理方法及装置
JP2006279144A (ja) 歪補正装置
US8290339B2 (en) Video processing apparatus
JP4723427B2 (ja) 画像処理回路および画像処理システムならびに画像処理方法
JP2012080270A (ja) 映像処理装置及び映像処理方法
JP2008187247A (ja) ガンマ補正回路、ガンマ補正方法及び画像処理装置
JP5045119B2 (ja) 色トランジェント補正装置
US20120082400A1 (en) Image processing apparatus for image reduction processing and control method thereof
US20070253489A1 (en) Image processing circuit and method
JP2010263394A (ja) 映像信号処理装置
US7855736B2 (en) Method, circuit arrangement and camera for providing electronic scan reversal
JP2008301395A (ja) 映像信号処理回路および固体撮像装置
JP2005091871A (ja) 画像データ圧縮方法
TWI410983B (zh) 有效使用記憶體頻寬之記憶體存取系統及方法
JP3363761B2 (ja) 信号変換回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09846777

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09846777

Country of ref document: EP

Kind code of ref document: A1