JP2011015186A

JP2011015186A - 映像信号変換装置

Info

Publication number: JP2011015186A
Application number: JP2009157549A
Authority: JP
Inventors: Satoshi Takahashi; 学志高橋; Hiroyuki Noguchi; 裕之野口
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2009-07-02
Filing date: 2009-07-02
Publication date: 2011-01-20
Also published as: WO2011001483A1

Abstract

【課題】入力デジタル画像信号を解像度の異なる画像信号に変換する映像信号変換装置において、変換後の画像信号の画質を低下させることなく、その回路規模を削減する。
【解決手段】入力ラインメモリ１３０は入力デジタル画像信号をライン単位で保持する。２次元フィルタ部１４０は入力ラインメモリ１３０から読み出された画像信号を２次元バッファに一旦蓄積し、２次元フィルタ設定部１４２に保持された係数を用いて２次元フィルタ処理を行う。変換ラインメモリ１４１は２次元フィルタ部１４０の出力信号をライン単位で保持する。１次元フィルタ部１５０は変換ラインメモリ１４１から読み出された信号に対して、１次元フィルタ設定部１５２に保持された係数を用いて１次元フィルタ処理を行う。
【選択図】図１

Description

本発明は、入力デジタル画像信号を解像度の異なる画像信号に変換する映像信号変換装置に関する。

近年の映像関連機器は、入力デジタル画像信号を解像度の異なる画像信号に変換する映像信号変換装置を有している。例えば、ＨＤＭＩ(High-Definition Multimedia Interface)対応のＤＶＤ(Digital Versatile Disc)プレイヤーや携帯カメラにおいて、元の７２０ｘ４８０ｉ等のＳＤ(Standard-Definition)画像を２２００ｘ１０８０ｐ等のＨＤ(High-Definition)画像に変換する機能を有する映像信号変換装置が用いられている。

このような画像信号の高解像度化すなわちアップコンバートといわれるレート変換の方法として、従来から、入力画像信号をフレーム毎にフレームメモリに保存し、このフレーム画像に対してフィルタ演算を行う方法が知られている（例えば、特許文献１，２参照）。すなわち、入力画像信号をフレーム毎にフレームメモリに取り込み、フレームメモリから画像信号を必要な分だけ読み出して２次元フィルタをかけて出力画像信号のレートで読み出す。これによりレート変換が実現される。

特許第３０４７４９４号特許第４０９４２５６号

しかしながら、上述したようなフレームメモリを用いた方法だと、入力画像信号として想定される画像フォーマットに合わせたサイズのフレームメモリを設ける必要があるため、映像信号変換装置の回路規模が大きくなってしまい、コストも高くなる。

本発明は、入力デジタル画像信号を解像度の異なる画像信号に変換する映像信号変換装置において、変換後の画像信号の画質を低下させることなく、その回路規模を削減可能にすることを目的とする。

本発明の一態様では、入力デジタル画像信号を解像度の異なる画像信号に変換する映像信号変換装置として、前記入力デジタル画像信号をライン単位で保持する、所定ライン数の入力ラインメモリと、２次元フィルタ処理用の係数を保持する２次元フィルタ設定部と、前記入力ラインメモリから読み出された画像信号を２次元バッファに一旦蓄積し、この２次元バッファに蓄積された画像信号に対して、前記２次元フィルタ設定部に保持された係数を用いて２次元フィルタ処理を行う２次元フィルタ部と、前記２次元フィルタ部の出力信号をライン単位で保持する、所定ライン数の変換ラインメモリと、１次元フィルタ処理用の係数を保持する１次元フィルタ設定部と、前記変換ラインメモリから読み出された信号に対して、前記１次元フィルタ設定部に保持された係数を用いて１次元フィルタ処理を行う１次元フィルタ部とを備えている。

この態様によると、入力ラインメモリに入力デジタル画像信号がライン単位で保持され、この入力ラインメモリから読み出された画像信号に対して、２次元フィルタ処理が行われる。この２次元フィルタ処理後の信号は、変換ラインメモリにライン単位で保持される。この変換ラインメモリから読み出された信号に対して、１次元フィルタ処理が行われる。すなわち、ラインメモリのみを用いて画像信号の変換が実現されることになり、フレームメモリを設ける必要がない。しかも、ラインメモリを用いた画像変換であっても、２次元フィルタ処理を行うため、フレームメモリを用いた画像変換とほぼ同程度の画質を保つことが可能になる。さらに、２次元フィルタ設定部および１次元フィルタ設定部を設けることによって、フィルタ処理用の係数を適宜設定することが可能になるので、画像に応じた最適な設定値を適宜選択可能となる。

本発明によると、フレームメモリを用いないで、ラインメモリのみを用いて画像信号の変換が実現され、しかも、画像信号の画質低下を招くことがない。よって、映像信号変換装置において、変換後の画像信号の画質を低下させることなく、その回路規模を削減することが可能になる。

実施形態１に係る映像信号変換装置の構成を示すブロック図である。図１の映像信号変換装置を用いたシステムの構成を示すブロック図である。図１の映像信号変換装置の主要部の具体的な構成例である。２次元フィルタの構成例である。１次元フィルタの構成例である。画質フィルタ部および出力ラインメモリの具体的な構成例を示す図である。実施形態２に係る映像信号変換装置の構成を示すブロック図である。

以下、本発明の実施形態を図面に基づいて詳細に説明する。

（実施形態１）
図１は実施形態１に係る映像信号変換装置の構成を示すブロック図である。図１に示す映像信号変換装置１００は、入力デジタル画像信号を、解像度の異なる画像信号に変換して出力する。例えば、入力デジタル画像信号は７２０ｘ４８０ｉ等のＳＤ(Standard-Definition)画像信号であり、出力デジタル画像信号は２２００ｘ１０８０ｐ等のＨＤ(High-Definition)画像信号である。なお、ｉはインターレース画像を、ｐはプログレッシブ画像を表す。

映像信号変換装置１００において、入力ラインメモリ１３０は所定ライン数のラインメモリからなり、入力デジタル画像信号を一旦、ライン単位で保持する。入力ラインメモリ制御部１３１は入力ラインメモリ１３０への画像信号の入力、および、入力ラインメモリ１３０からの画像信号の読み出しを行う。２次元フィルタ部１４０は、入力ラインメモリ１３０から読み出された複数ライン分の画像信号を２次元バッファに一旦蓄積し、この２次元バッファに蓄積された画像信号に対して２次元フィルタ処理を行う。２次元フィルタ設定部１４２は、２次元フィルタ部１４０において行われる２次元フィルタ処理用の係数を保持する。

入力ラインメモリ制御部１３１は、複数ライン分の画像信号を入力ラインメモリ１３０から同時に出力させることができる。２次元フィルタ部１４０は、縦方向（列方向）および横方向（ライン方向）の両方において複数の画素信号を同時に用いて、フィルタ演算を実行可能である。２次元フィルタ部１４０によるフィルタ演算によって、画像信号の縦方向のライン数が変換される。

変換ラインメモリ１４１は所定ライン数のラインメモリからなり、２次元フィルタ部１４０の出力信号をライン単位で保持する。１次元フィルタ部１５０は、変換ラインメモリ１４１から読み出されたライン単位の信号に対して１次元フィルタ処理を行う。１次元フィルタ設定部１５２は、１次元フィルタ部１５０において行われる１次元フィルタ処理用の係数を保持する。１次元フィルタ部１５０によるフィルタ演算によって、画像信号の横方向の画素数が変換される。

また、バッファラインメモリ１２０は、変換時の時間差を吸収するために設けられている。すなわち、変換前の画像信号と変換後の画像信号とでフレーム期間の長さが異なっているため、その時間差分のデータを貯めてから演算を開始する必要がある。そのために、バッファラインメモリ１２０は、入力デジタル画像信号をライン単位で一旦、保持する。バッファラインメモリ制御部１２１はバッファラインメモリ１２０への画像信号の入力、および、バッファラインメモリ１２０からの画像信号の読み出しを行う。そして、バッファラインメモリ１２０から出力された画像信号が、上述の入力ラインメモリ１３０に入力される。バッファラインメモリ１２０を設けることによって、入力デジタル画像信号と出力デジタル画像信号との信号周波数の差が大きい場合であっても、この差を容易に緩衝させることが可能となる。

映像信号変換装置１００はさらに、入力制御部１１０、画質フィルタ１６０、出力ラインメモリ１６１、およびテーブル部１７０を備えている。これらについては後述する。

図２は図１の映像信号変換装置１００を用いたシステムの一例である。図２において、映像信号出力装置１０は映像信号変換装置１００を内蔵している。画像信号生成部３０は画像信号を生成し、映像信号変換装置１００に供給する。映像信号変換装置１００は、画像信号生成部３０から供給された画像信号すなわち入力デジタル画像信号を、変換してＨＤＭＩ送信部４０に出力する。例えば、画像信号生成部３０がＤＶＤ再生部であるとき、ＤＶＤから再生された７２０ｘ４８０の画像信号が、映像信号変換装置１００によって、２２００ｘ１０８０の画像信号に変換される。ＨＤＭＩ送信部４０は、受けた画像信号をＨＤＭＩ信号に変換して出力する。伝送されたＨＤＭＩ信号はテレビ２０が受像する。なお、図２の例では、画像信号生成部３０、映像信号変換装置１００およびＨＤＭＩ送信部４０は個別に記載しているが、これらは全てまたは一部、一体に構成されていてもよい。

図３は図１の映像信号変換装置１００の主要部の具体的な構成例を示す図である。図３の構成例では、１画素あたりの信号は１６ビットとしている。バッファラインメモリ１２０として１６ビット７２０ワード２４ラインのシングルポートメモリが、入力ラインメモリ１３０として１６ビット１９３０ワード５ラインのシングルポートメモリが、変換ラインメモリ１４１として１６ビット１９３０ワード１０ラインのシングルポートメモリが、それぞれ用いられている。

バッファラインメモリ制御部１２１は、メモリアクセス部１２５と、出力部１２６とを備えている。メモリアクセス部１２５は、バッファラインメモリ１２０に対する書き込みと読み出しを２画素単位で交互に行い、１画素単位で出力する。出力部１２６は、メモリアクセス部１２５から出力された画素信号を入力ラインメモリ制御部１３１に出力する。

入力ラインメモリ制御部１３１は、メモリアクセス部１３５と、出力部１３６とを備えている。メモリアクセス部１３５は、入力ラインメモリ１３０に対する書き込みと読み出しを１０画素単位で交互に行い、５画素単位で出力する。出力部１３６は、メモリアクセス部１３５から出力された５ライン分の画素信号と、バッファラインメモリ制御部１２１から出力された１ライン分の画素信号とを合わせて、２次元フィルタ部１４０に出力する。入力された画素信号１ライン分をそのまま出力することによって、入力ラインメモリ１３０を１ライン分削減することができる。また、変換対象となる入力デジタル画像信号のフォーマットを限定することによって、入力ラインメモリ１３０のワード幅を削減することが可能である。

２次元フィルタ部１４０は、２次元バッファ１４５と、２次元フィルタ１４６と、メモリアクセス部１４７と、出力部１４８とを備えている。２次元バッファ１４５は、縦６画素横３画素のメモリであり、入力ラインメモリ制御部１３１から出力された６ライン分の画素信号を列毎に格納する。２次元フィルタ１４６は、２次元バッファ１４５の中央列の６画素とその左右列の中央２画素とを用いて、フィルタ演算を行う。このフィルタ演算には、２次元フィルタ設定部１４２に保持されたフィルタ係数が用いられる。メモリアクセス部１４７は、変換ラインメモリ１４１に対する書き込みと読み出しを２画素単位で交互に行い、１画素単位で出力する。出力部１４８は、メモリアクセス部１４７から出力された信号を１次元フィルタ部１５０に出力する。

なお、バッファラインメモリ制御部１２１および入力ラインメモリ制御部１３１は、入力デジタル画像信号の周波数に従って動作し、２次元フィルタ部１４０は、出力デジタル画像信号の周波数に従って動作する。

図４は２次元フィルタの構成例である。図４の構成では、２次元バッファに格納された画素のうち、中央列の６画素の信号（ｙｃ１〜６）とその左右列の中央２画素（ｙｃｂｅｆ３，４、ｙｃａｆ３，４）を入力とし、フィルタ演算を行う。４１は入力画像の周波数から出力画像の周波数に変換するための非同期吸収バッファ、４２は乗算器、４３は加算器である。係数ｃｏｅｆ（１）〜（１０）は２次元フィルタ設定部１４２から与えられる。

図５は１次元フィルタの構成例である。図５の構成では、１ライン中の６画素の信号ｙｃ＿１〜６）を入力とし、フィルタ演算を行う。５１は乗算器、５２は加算器である。係数ｃｏｅｆ（１）〜（６）は１次元フィルタ設定部１５２から与えられる。

図１の構成に戻り、テーブル部１７０は、映像信号変換装置１００外部からの指示に従って、２次元フィルタ設定部１４２および１次元フィルタ設定部１５２に係数を設定する。テーブル部１７０は、入力デジタル画像信号のフォーマットや、出力デジタル画像信号のフォーマットなどに応じて、様々な係数群を記憶している。そして、例えば図２の構成における画像信号生成部３０からの指示に従って、例えば入力デジタル画像信号のフォーマットが変化した場合に、２次元フィルタ設定部１４２および１次元フィルタ設定部１５２に設定されている係数を更新する。

あるいは、画像の特徴に応じて、係数を切り替えるようにしてもよい。例えば、２次元フィルタの周波数特性は、タップ数が少ないと急峻になる一方、タップ数が多いとなだらかになる。急峻な周波数特性はＯＳＤ等のディジタル画に有効であり、なだらかな周波数特性は自然画に有効である。またタップ数が６を超えると、さほど大きな効果増はないことが分かっている。このため、例えば、画像信号生成部３０が画像の特徴を検出し、その検出結果を受けたテーブル部１７０が、自然画のときは６タップに、ＯＳＤのときは２タップになるように、２次元フィルタ設定部１４２の係数を切り替えてもよい。

また、画質フィルタ部１６０は、１次元フィルタ部１５０の出力信号、すなわち変換後のデジタル画像信号に対して、エッジ強調処理を行う。具体的には、原画像信号から輝度のエッジを検出し、エッジ部分の高周波成分に所定のゲインを乗じたものを原画像信号に加えることによって、エッジを強調する。入力デジタル画像信号を高解像度化する場合、１画素から複数画素を生成するため、ぼやけた画像になりやすいが、画質フィルタ部１６０を設けることによって、画質を改善することができる。なお、画像フィルタ部１６０は、エッジ強調処理以外の画像処理を行うようにしてもかまわない。

図６は画質フィルタ部１６０および出力ラインメモリ１６１の具体的な構成例を示す図である。図６の構成例でも、１画素あたりの信号は１６ビットとしている。出力ラインメモリ１６１として、８ビット１９２０ワード３ラインのシングルポートメモリが用いられている。

画質フィルタ部１６０は、２次元バッファ１６５と、メモリアクセス部１６６と、エッジ検出強調演算部１６７と、エッジ検出スレッシュホルド値設定部１６８と、出力部１６９とを備えている。メモリアクセス部１６６は、出力ラインメモリ１６１に対する書き込みと読み出しを４画素単位で交互に行い、２画素単位で出力する。２次元バッファ１６５は、縦３画素横３画素のメモリであり、１次元フィルタ部１５０から出力された１ライン分の画素信号と、メモリアクセス部１６６から出力された２ライン分の画素信号とを併せて格納する。エッジ検出強調演算部１６７は、エッジ検出スレッシュホルド値設定部１６８に設定されたスレッシュホルド値を用いて、エッジ強調処理を行う。出力部１６９は、エッジ検出強調演算部１６７から出力された信号を出力デジタル画像信号として出力する。

また、入力制御部１１０は、入力デジタル画像信号のフォーマットを検出し、このフォーマットが変わったとき、映像信号変換装置１００の動作をリフレッシュする。映像信号変換装置１００の動作のリフレッシュとは、具体的には、バッファラインメモリ制御部１２１、入力ラインメモリ制御部１３１および２次元フィルタ１４０において、メモリアクセス用のカウンタをリセットすることを意味する。すなわち、入力制御部１１０は、入力デジタル画像信号のフォーマットが変わったとき、バッファラインメモリ制御部１２１、入力ラインメモリ制御部１３１および２次元フィルタ１４０にリセット信号を出力する。これにより、入力デジタル画像信号のフォーマットが変わった場合でも、映像信号変換装置１００の正常な動作が確実に保たれる。

以上のように本実施形態によると、入力ラインメモリ１３０に入力デジタル画像信号がライン単位で保持され、この入力ラインメモリ１３０から読み出された画像信号に対して、２次元フィルタ部１４０によって２次元フィルタ処理が行われる。この２次元フィルタ処理後の信号は、変換ラインメモリ１４１にライン単位で保持される。この変換ラインメモリ１４１から読み出された信号に対して、１次元フィルタ部１５０によって１次元フィルタ処理が行われる。すなわち、本実施形態の構成では、ラインメモリのみを用いて画像信号の変換が実現されることになり、フレームメモリを設ける必要がない。しかも、ラインメモリを用いた画像変換であっても、２次元フィルタ処理を行うため、フレームメモリを用いた画像変換とほぼ同程度の画質を保つことが可能になる。

さらに、２次元フィルタ設定部１４２および１次元フィルタ設定部１５２を設けることによって、フィルタ処理用の係数を適宜設定することが可能になるので、画像に応じた最適な設定値を適宜選択可能となる。

（実施形態２）
図７は実施形態２に係る映像信号変換装置の構成を示すブロック図である。図７において、図１と共通の構成要素には図１と同一の符号を付しており、ここではその詳細な説明を省略する。

図１の構成では、入力ラインメモリ１３０や変換ラインメモリ１４１等の各メモリとして、シングルポートメモリを用いるものとしていた。これに対して図７の構成では、各メモリとして、デュアルポートメモリを用いるものとしている。すなわち、入力ラインメモリ２１０および変換ラインメモリ２２０は、デュアルポートメモリであること以外は、図１の入力ラインメモリ１３０や変換ラインメモリ１４１と同様である。デュアルポートメモリを用いることによって、図１の構成における入力ラインメモリ制御部１３１のようなメモリ制御部が不要になっている。また２次元フィルタ部１４０Ａは、フィルタ演算後の信号を変換ラインメモリ２２０に書き込むが、変換ラインメモリ２２０からの読み出しは行わない。

本実施形態によっても、実施形態１と同様の作用効果が得られる。すなわち、ラインメモリ（入力ラインメモリ２１０および変換ラインメモリ２２０）のみを用いて画像信号の変換が実現されることになり、フレームメモリを設ける必要がない。しかも、ラインメモリを用いた画像変換であっても、２次元フィルタ部１４０Ａによって２次元フィルタ処理を行うため、フレームメモリを用いた画像変換とほぼ同程度の画質を保つことが可能になる。さらに、２次元フィルタ設定部１４２および１次元フィルタ設定部１５２を設けることによって、フィルタ処理用の係数を適宜設定することが可能になるので、画像に応じた最適な設定値を適宜選択可能となる。

また、図７の構成では、図１の構成に含まれていた、入力制御部１１０、バッファラインメモリ１２０、画質フィルタ部１６０、出力ラインメモリ１６１、テーブル部１７０等が省かれた構成になっている。もちろん、これらの要素を全部または一部、図７の構成に加えてもかまわない。

本発明では、映像信号変換装置について、変換後の画像信号の画質を低下させることなく、回路規模を削減できるので、例えばＨＤＭＩが適用されるＤＶＤプレイヤーや携帯ビデオカメラのコスト削減に有用である。

１０映像信号出力装置
３０画像信号生成部
１００，２００映像信号変換装置
１１０入力制御部
１２０バッファラインメモリ
１３０，２１０入力ラインメモリ
１３１入力ラインメモリ制御部
１４０，１４０Ａ２次元フィルタ部
１４１，２２０変換ラインメモリ
１４２２次元フィルタ設定部
１５０１次元フィルタ部
１５２１次元フィルタ設定部
１６０画質フィルタ部
１７０テーブル部

Claims

入力デジタル画像信号を、解像度の異なる画像信号に変換する映像信号変換装置であって、
前記入力デジタル画像信号をライン単位で保持する、所定ライン数の入力ラインメモリと、
２次元フィルタ処理用の係数を保持する２次元フィルタ設定部と、
前記入力ラインメモリから読み出された画像信号を２次元バッファに一旦蓄積し、この２次元バッファに蓄積された画像信号に対して、前記２次元フィルタ設定部に保持された係数を用いて２次元フィルタ処理を行う２次元フィルタ部と、
前記２次元フィルタ部の出力信号をライン単位で保持する、所定ライン数の変換ラインメモリと、
１次元フィルタ処理用の係数を保持する１次元フィルタ設定部と、
前記変換ラインメモリから読み出された信号に対して、前記１次元フィルタ設定部に保持された係数を用いて１次元フィルタ処理を行う１次元フィルタ部とを備えた
ことを特徴とする映像信号変換装置。
請求項１記載の映像信号変換装置において、
前記２次元フィルタ設定部および前記１次元フィルタ設定保持部に、前記映像信号変換装置外部からの指示に従って、係数を設定するテーブル部を備えた
ことを特徴とする映像信号変換装置。
請求項１記載の映像信号変換装置において、
前記入力ラインメモリへの画像信号の入力、および、前記入力ラインメモリからの画像信号の読み出しを行う入力ラインメモリ制御部を備えた
ことを特徴とする映像信号変換装置。
請求項１記載の映像信号変換装置において、
前記入力デジタル画像信号をライン単位で一旦保持するバッファラインメモリを備え、
前記バッファラインメモリから出力された画像信号が、前記入力ラインメモリに入力される
ことを特徴とする映像信号変換装置。
請求項１記載の映像信号変換装置において、
前記１次元フィルタ部の出力信号に対して、エッジ強調処理を行う画質フィルタ部を備えた
ことを特徴とする映像信号変換装置。
請求項１記載の映像信号変換装置において、
前記入力デジタル画像信号のフォーマットを検出する入力制御部を備え、
前記入力制御部は、前記入力デジタル画像信号のフォーマットが変わったとき、当該映像信号変換装置の動作をリフレッシュする
ことを特徴とする映像信号変換装置。
請求項１〜６のいずれか１項記載の映像信号変換装置と、
画像信号を生成し、前記映像信号変換装置に前記入力デジタル画像信号として供給する画像信号生成部とを備えた
ことを特徴とする映像信号出力装置。