CN1168310C - 信号处理装置和方法 - Google Patents

信号处理装置和方法 Download PDF

Info

Publication number
CN1168310C
CN1168310C CNB011192372A CN01119237A CN1168310C CN 1168310 C CN1168310 C CN 1168310C CN B011192372 A CNB011192372 A CN B011192372A CN 01119237 A CN01119237 A CN 01119237A CN 1168310 C CN1168310 C CN 1168310C
Authority
CN
China
Prior art keywords
signal
read
vision signal
value
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011192372A
Other languages
English (en)
Other versions
CN1332574A (zh
Inventor
��ľ����
上木伸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1332574A publication Critical patent/CN1332574A/zh
Application granted granted Critical
Publication of CN1168310C publication Critical patent/CN1168310C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

本发明提供一种信号处理装置和方法，藉此一个隔行扫描信号可以高度的准确性被上或下变换。从一个PLL电路提供的一个写系统时钟的频率被一个除法电路除以N，然后被一个乘法电路乘以M，以产生一个读出系统时钟。一个内插电路以与来自PLL电路的写系统时钟同步的方式将一个视频信号写入一个帧存储器，并且以与来自乘法电路的读出系统时钟同步的方式读出该视频信号。

Description

信号处理装置和方法
技术领域
本发明涉及一种信号处理装置和方法，更特别地，涉及一种信号处理装置和方法，其中HDTV(High Definition Television，高清晰度电视)制式的一种视频信号下变换为NTSC制式的另一种视频信号。
背景技术
传统上已知的上-下变换器典型地具有如图1所示的结构。参照图1，通常以1指示的上-下变换器包括一个A/D(模拟至数字)转换器11，它对从未示出的一个外部装置向其输入的一个视频信号进行A/D转换，并且向一个内插电路14提供一个结果数字视频信号。外部装置还输入一个包括在通过一个输入端12-1输至内插电路14的视频信号中的垂直同步信号(in_VD)(以下称为输入垂直同步信号)，并且还输入一个包括在通过另一个输入端12-2输至内插电路14和一个PLL电路13(锁相环路)的视频信号中的水平同步信号(in_HD)(以下称为输入不平同步信号)。PLL电路13发生一个与通过输入端12-2向其输入的水平同步信号(in_HD)同步的写系统时钟W_CLK，并且向内插电路14输出一个写系统时钟W_CLK。
内插电路14以与来自PLL电路13的写系统时钟W_CLK同步的方式将A/D转换器提供的扫描行的视频数据写入一个帧存储器15。而且，内插电路14以与来自一个振荡器16的一个读出系统时钟R_CLK同步的方式读出已写在帧存储器15中的视频数据。而且，内插电路14执行对于从帧存储器15读出的视频数据的象素数或行数(扫描行数)的变换处理，以进行视频信号的放大或缩小(上或下变换)。一个D/A(数字至模拟)转换器17对通过内插电路14的上或下变换而获得的视频数据进行D/A转换，并且向未示出的一个外部装置输出一个结果模拟视频信号。
一个输出同步信号发生电路18的一个读出系统H计数器21对来自振荡器16的读出系统时钟信号R_CLK进行计数，并且向一个解码器22和一个读出系统V计数器输出该计数值。解码器22根据从读出系统H计数器21向其提供的计数值而发生一个输出水平同步信号(out_HD)，并且通过输出端19-2向未示出的外部装置输出该输出水平同步信号(out_HD)。
读出系统V计数器23对从读出系统H计数器21向其提供的计数值进行计数，并且向另一个解码器24提供结果计数值。解码器24根据从读出系统V计数器23向其提供的H信号的计数值而发生一个输出垂直同步信号(out_VD)，并且通过另一个输出端19-1向外部装置输出该输出垂直同步信号(out_HD)。
为了对图1所示的上-下变换器1以与不同于包括在视频信号中的输入同步信号的频率的一个频率的一个输出同步信号同步的方式输出一个视频信号，在通常采用的一种方法中，以与与输入水平同步信号(in_HD)同步的一个写系统时钟W_CLK同步的方式将视频信号写入帧存储器15，然后以与来自振荡器16的一个读出系统时钟R_CLK同步的方式读出该视频信号。
然而，输入同步信号和输出同步信号之间的周期(循环长度)的差别有时会使一个输入到帧存储器15中的写系统行地址W_ADRS略过一个读出系统行地址R_ADRS，或者反过来使读出系统行地址R_ADRS略过写系统行地址W_ADRS。而且，由于每一次接通电源时读出系统H计数器21和读出系统V计数器23被复位，则每一次接通电源时输出垂直同步信号(out_VD)的相对于输入垂直同步信号(in_VD)的相位会发生变化，从图2B至2F可见。
特别地，在电源接通的一个时序的一场中，即使并没有偶然地出现略过，由于输出垂直同步信号(out_VD)的周期相对于输入垂直同步信号(in_VD)的周期是处于一种自由运行状态，输出垂直同步信号(out_VD)的相对于输入垂直同步信号(in_VD)的相位是不固定的，而是如图3A和3B所示地移动。因此，输入和输出垂直同步信号之间的相位的位移逐渐增加，直到最终在输入垂直同步信号(in_VD)和输出垂直同步信号(out_VD)之间出现略过，如图4所示。
在图4的例子中，在一个偶数场even1的读出开始的时序，该偶数场even1的写并未完成，接着，已经读过的一个奇数场odd1的数据再次从中间读出。
以此方式，内插电路14分别连续地读出奇数场odd1两次，并且能够防止否则可能的略过。相反地，当写好象要略过读出时，则跳过一个预定的场而不读出。
然而，当执行这种重复的读出或读出跳过时，则输入视频数据的隔行扫描中的垂直关系和输出视频数据的隔行扫描中的垂直关系是相反的(每一行的视频数据被显示在从该视频数据原来应显示的位置起向上或向下的一行距离)。于是，为了校正垂直关系，就执行将象素向上或向下移位一行的处理。结果，在该场中，图象在瞬间向下或向上地显示，如图5所示。
因此，如图6所示，将输入垂直同步信号(in_VD)输入至输出同步信号发生电路18的读出系统V计数器23，以对每一帧(每两场一次)的读出系统V计数器23的计数值复位，使得略过可不出现。
然而，即使在采取上述的这样一种对策之中，虽然输出垂直同步信号(out_VD)的发生时序和输入垂直同步信号(in_VD)的发生时序之间的移位或偏移变得小于±1行(1H)，但由于整数的输出水平同步信号(out_VD)不包括在输入垂直同步信号(in_VD)的一帧之中，奇数场的行数(水平扫描行数)L1和偶数场的行数(水平扫描行数)L2具有彼此不同的值(L1≠L2)，于是，就存在着不能输出标准隔行扫描信号的问题。
发明内容
本发明的一个目的是提供一种信号处理装置和方法，藉此隔行扫描信号可以高度的准确性被上或下变换。
为了达到上述目的，根据本发明的一个方面，提供一种信号处理装置，用于转换向其输入的视频信号的象素数或扫描行数，包括：第一产生装置，用于根据包括在所述输入的视频信号中的一个水平同步信号而产生一个第一信号；存储装置，用于以与由所述第一产生装置产生的所述第一信号同步的方式存储所述输入的视频信号；第二产生装置，用于使所述第一信号的一个频率除以一个第一值，并且使所述除过的频率的第一信号乘以一个第二值，以产生一个第二信号；读出装置，用于以与由所述第二产生装置产生的所述第二信号同步的方式读出存储在所述存储装置中的所述视频信号；转换装置，用于转换由所述读出装置读出的所述视频信号的所述象素数或所述扫描行数；和，设置装置，用于设置所述第一值和所述第二值，使得由所述读出装置读出的所述视频信号的一个整数的水平扫描行可包括在向所述信号处理装置输入的所述视频信号的一帧之中。
根据本发明的另一个方面，提供一种信号处理方法，用于用于转换向其输入的视频信号的象素数或扫描行数的一种信号处理装置，包括：一个第一产生步骤，根据包括在所述输入的视频信号中的一个水平同步信号而产生一个第一信号；一个存储控制步骤，以与通过在所述第一产生步骤中的处理所产生的所述第一信号同步的方式控制所述输入的视频信号的存储；一个第二产生步骤，使所述第一信号的一个频率除以一个第一值，并且使所述除过的频率的第一信号乘以一个第二值，以产生一个第二信号；一个读出步骤，以与通过在所述第二产生步骤中的处理所产生的所述第二信号同步的方式读出通过所述存储控制步骤中的处理所存储的所述视频信号；一个转换步骤，转换通过所述读出步骤中的处理所读出的所述视频信号的所述象素数或所述扫描行数；和，一个设置步骤，设置所述第一值和所述第二值，使得由所述读出步骤中的处理所读出的所述视频信号的一个整数的水平扫描行可包括在向所述信号处理装置输入的所述视频信号的一帧之中。
在该信号处理装置和信号处理方法中，根据包括在一个输入视频信号中的一个水平同步信号而产生一个第一信号，并且以与这样产生的第一信号同步的方式存储输入的视频信号。而且，第一信号的一个频率除以一个第一值，然后乘以一个第二值，以产生一个第二信号。然后，以与这样产生的第二信号同步的方式读出所存储的视频信号，并且转换这样读出的视频信号的象素数和扫描行数。因此，一个隔行扫描信号可以高度的准确性被上或下变换。
根据本发明的又一个方面，提供一种信号处理装置，用于转换向其输入的视频信号的象素数或扫描行数，包括：发生装置，用于发生一个参考信号；产生装置，用于使由所述发生装置发生的所述参考信号的频率除以一个第一值，并且使所述除过的频率的参考信号乘以一个第二值，以产生一个预定的信号；存储装置，用于以与由所述产生装置产生的所述预定的信号同步的方式存储所述输入的视频信号；读出装置，用于以与由所述发生装置发生的所述参考信号同步的方式读出存储在所述存储装置中的所述视频信号；转换装置，用于转换由所述读出装置读出的所述视频信号的所述象素数或所述扫描行数；和，设置装置，用于设置所述第一值和所述第二值，使得由所述读出装置读出的所述视频信号的一个整数的水平扫描行可包括在向所述信号处理装置输入的所述视频信号的一帧之中。
根据本发明的再一个方面，提供一种信号处理方法，用于用于转换向其输入的视频信号的象素数或扫描行数的一种信号处理装置，包括：一个发生步骤，发生一个参考信号；一个产生步骤，用于使通过所述发生步骤中的处理所发生的所述参考信号的频率除以一个第一值，并且使所述除过的频率的参考信号乘以一个第二值，以产生一个预定的信号；一个存储控制步骤，以与通过所述产生装置中的处理所产生的所述预定的信号同步的方式控制所述输入的视频信号的存储；一个读出步骤，以与通过所述发生装置中的处理所发生的所述参考信号同步的方式读出通过在所述存储控制步骤中的处理所存储的所述视频信号；一个转换步骤，转换通过所述读出步骤中的处理所读出的所述视频信号的所述象素数或所述扫描行数；和，一个设置步骤，设置所述第一值和所述第二值，使得由所述读出步骤中的处理所读出的所述视频信号的一个整数的水平扫描行可包括在向所述信号处理装置输入的所述视频信号的一帧之中。
在该信号处理装置和信号处理方法中，发生一个参考信号，并且所发生的参考信号的频率除以一个第一值，然后乘以一个第二值，以产生一个预定的信号。然后，以与这样产生的预定的信号同步的方式存储输入的视频数据。之后，以与发生的参考信号同步的方式读出所存储的视频数据，并且转换读出的视频数据的象素数和扫描行数。因此，采用一个最小型化的电路规模，隔行扫描信号可以高度的准确性被上或下变换。
本发明的上述和其它的目的、特征和优点将从以下的结合附图的说明和后附的权利要求而变得清晰，附图中的同样的部分或元件以同样的参考标号表示。
附图说明
图1是示出传统的上-下变换器的结构的例子的方框图；
图2A至2F是解释输出输出垂直同步信号的时序的时序图；
图3A至3B是解释输出输出垂直同步信号的不同的时序的时序图；
图4是解释一个略过过程的波形示意图；
图5是示出当略过出现时的显示器屏幕的示意图；
图6是示出另一个传统的上-下变换器的结构的例子的方框图；
图7A至7D是解释输出同步信号的时序的时序图；
图8是示出应用了本发明的上-下变换器的结构的例子的方框图；
图9A至9D是解释将HDTV系统的视频信号下变换为NTSC系统的另一种视频信号的操作的时序图；
图10A至10D是解释输出一个输出垂直同步信号的时序的时序图；
图11是解释在当将HDTV制式的视频信号下变换为NTSC制式的视频信号时设置的除法运算之后的除数、乘数和频率的视图；
图12是解释在当将HDTV制式的视频信号下变换为PAL制式的视频信号时设置的除法运算之后的除数、乘数和频率的类似的视图；
图13是解释在当将HDTV制式的视频信号下变换为另一种规格的HDTV制式的视频信号时设置的除法运算之后的除数、乘数和频率的视图；和
图14是示出应用了本发明的另一个上-下变换器的结构的例子的方框图。
具体实施方式
参照图8，示出应用了本发明的上-下变换器的结构的一个例子。所示的上-下变换器通常以1表示，并且具有一对输入端12-1和12-2，和一对输出端19-1和19-2。上-下变换器1包括一个A/D转换器11、一个PLL电路13、一个内插电路14、一个帧存储器15、一个D/A转换器17、和一个输出同步信号发生电路18，该发生电路包括一个读出系统H计数器21、一个解码器22、一个读出系统V计数器23和一个解码器24，所有这些类似于参照图1所述的传统的上-下变换器1的那些元件。因此，同样的部分或元件由相同的的参考标号表示，并且在此省略重复的说明以避免冗长的描述。
除法电路31使向其施加的来自PLL电路13的一个写系统时钟W_CLK的频率除以N，并且将一个结果信号施加至乘法电路32。乘法电路32使向其施加的来自除法电路31的写系统时钟W_CLK的频率乘以M，以产生一个读出系统时钟R_CLK，并且将该读出系统时钟R_CLK施加至内插电路14和输出同步信号发生电路18的读出系统H计数器21。以下描述除法电路31的除数N和乘法电路32的乘数M的设置方法。
读出系统H计数器21对来自乘法电路32的读出系统时钟R_CLK的数目进行计数，并且将计数值施加至解码器22和读出系统V计数器23。解码器22根据向其施加的来自读出系统H计数器21的计数值产生一个输出水平同步信号(out_HD)，并且通过输出端19-2将输出水平同步信号(out_HD)输出至一个未示出的外部装置。
读出系统V计数器23对向其施加的来自读出系统H计数器21的H信号的数目进行计数，并且据输输入直同步信号(in_VD)对其计数值复位。解码器24根据对向其施加的来自读出系统V计数器23的H信号的计数值产生一个输出垂直同步信号(out_VD)，并且通过输出端19-1将输出垂直同步信号(out_VD)输出至外部装置。
现在，对上述的图8的上-下变换器1的基本操作描述如下。
A/D转换器11对向其输入的来自一个未示出的外部装置的视频信号进行A/D转换，并且将一个结果信号施加至内插电路14。而且，外部装置通过输入端12-1将输入直同步信号(in_VD)施加至内插电路，并且通过输入端12-2将输入水平同步信号(in_HD)施加至内插电路14和PLL电路13。PLL电路13产生一个与通过输入端12-2向其施加的输入水平同步信号(in_HD)同步的写系统时钟W_CLK，并且将写系统时钟W_CLK施加至内插电路14和除法电路31。
除法电路31使向其施加的来自PLL电路13的写系统时钟W_CLK的频率除以N，并且将一个结果信号施加至乘法电路32。乘法电路32使向其施加的来自除法电路31的写系统时钟W_CLK的频率乘以M，以产生一个读出系统时钟R_CLK，并且将该读出系统时钟R_CLK施加至内插电路14和输出同步信号发生电路18的读出系统H计数器21。
读出系统H计数器21对来自乘法电路32的读出系统时钟R_CLK的数目进行计数。解码器22根据来自读出系统H计数器21的计数值产生一个输出水平同步信号(out_HD)。读出系统V计数器23对读出系统H计数器21的计数值进行计数以计算H信号的数目。读出系统V计数器23根据输入垂直同步信号(in_VD)以每一帧一次(每两场一次)的速率复位。解码器24根据由读出系统V计数器23计数的H信号的计数值产生一个输出垂直同步信号(out_VD)。
内插电路14以与来自PLL电路13的写系统时钟W_CLK同步的方式将向其施加的来自A/D转换器11的每一个扫描行的视频数据写入帧存储器15。而且，内插电路14以与从乘法电路32接收的读出系统时钟R_CLK同步的方式读出写在帧存储器15中的视频数据。内插电路14还执行从帧存储器15读出的视频数据的放大或缩小(上或下变换)。D/A转换器对由内插电路14的上或下变换而获得的视频数据进行D/A转换，并且将一个结果模拟信号输出至外部装置。
现在，参照图9A至9D和10A至10D对将HDTV(High DefinitionTelevision，高清晰度电视)制式的一种视频信号下变换为NTSC(NationalTelevision System Committee，国家电视系统委员会)制式的另一种视频信号的操作进行描述。从图9A至9D可见，HDTV制式的视频信号是这样构成的，即一帧(图9A)包括1125个水平扫描行，并且每一水平扫描行(图9B)包括2200点。NTSC制式的视频信号是这样构成的，即一帧(图9C)包括525个水平扫描行，并且每一水平扫描行(图9D)包括858点。
根据本发明，为了使偶数场和奇数场的水平扫描行数彼此一致，读出系统时钟R_CLK是这样发生的，即由输出水平同步信号(out_HD)(图9D)所限定的刚好一个整数的水平扫描行可包括在由输入垂直同步信号(in_VD)(图9A)所限定的一帧之中。为此目的，从已知的水平扫描行数和一个水平扫描行的点数来确定读出系统时钟R_CLK。换言之，根据本发明，输入和输出信号的一帧的长度可在一个时钟单位的程度上彼此相等。因此，例如，由T1(s)代表HDTV制式的一个时钟周期，T2(s)代表NTSC制式的一个时钟周期，则时钟周期T1和T2设置得满足以下表达式(1)：
1125(行)·2200(点)·T1
    ＝525(行)·858(点)·T2                           ...(1)
展开上述表达式(1)，可得到以下表达式(2)：
T2＝500/91·T1                                       ...(2)
而且，将上述表达式(2)变换为频率1/T2，可得到以下表达式(3)：
1/T2＝(91/500)·(1/T1)＝(M/N)·(1/T1)                   ...(3)
这里，如果HDTV制式的视频信号的时钟频率是1/T1＝74.176MHz，则从以上给出的表达式(3)，NTSC制式的视频信号的时钟频率1/T2可由下式给出：
1/T2＝(91/500)·74.176＝13.5(MHz)
特别地，如果除法电路31的除数N设置为500，并且乘法电路32的乘数M设置为91，以从写系统时钟W_CLK产生一个读出系统时钟R_CLK(在本例中，一个具有13.5MHz的时钟)，则从图10可见，奇数场的行数L1和偶数场的行数L2彼此相等(L1＝L2)。继而，可以输出一个标准的隔行扫描信号。
图11至13解释为了下变换视频信号而设置的除法运算之后的除数、乘数和频率。参照图11至13，IN代表输入至上-下变换器1的视频信号，OUT代表从上-下变换器1输出的已上或下变换的视频信号，W_CLK(MHz)代表从PLL电路13输出的写系统时钟的频率，N代表除法电路31的除数，FA(KHz)代表除法运算后的频率，M代表乘法电路32的乘数，以及R_CLK代表从乘法电路32向内插电路14输出的读出系统时钟的频率。
图11解释在当将HDTV制式的一种视频信号下变换为NTSC制式的另一种视频信号时设置的除法运算之后的除数、乘数和频率，其中信号规格是480i(隔行扫描)。在所解释的例子中，当其信号规格是1080@p(累进的)24、1080@p30、1080@i60或720p@60的HDTV的视频信号被下变换时，其中写系统时钟的频率是W_CLK＝74.146MHz，从前面给出的表达式(3)，除数N设置为500，乘数M设置为91，以及除法运算后的频率FA为148.352(＝74.176·1000/500)KHz，并且产生一个其频率是R_CLK＝13.500MHz的读出系统时钟。
同时，当其信号规格是DRC(Digital Reality Creation，数字真实建立)的视频信号(NTSC双速信号)被下变换时，其中写系统的频率是W_CLK＝54.000MHz，从前面给出的表达式(3)，除数N设置为4，乘数M设置为1，以及除法运算后的频率FA为13500.000(＝54.000·1000/4)KHz，并且产生一个其频率是R_CLK＝13.500MHz的读出系统时钟。当其信号规格是MUSE(MultipleSub-nyquist Sample Encoding，多重子奈奎斯特采样编码)的HDTV制式的视频信号被下变换时，其中写系统的频率是W_CLK＝44.550MHz，从前面给出的表达式(3)，除数N设置为300，乘数M设置为91，以及除法运算后的频率FA为148.500(＝44.550·1000/300)KHz，并且产生一个其频率是R_CLK＝13.514MHz的读出系统时钟。
而且，当其信号规格是480p@60的HDTV制式的视频信号被下变换时，其中写系统的频率是W_CLK＝27.000MHz，从前面给出的表达式(3)，除数N设置为2，乘数M设置为1，以及除法运算后的频率FA为13500.000(＝27.000·1000/2)KHz，并且产生一个其频率是R_CLK＝13.500MHz的读出系统时钟。当其信号规格是480i@60的HDTV制式的视频信号被下变换时，其中写系统的频率是W_CLK＝13.500MHz，从前面给出的表达式(3)，除数N设置为1，乘数M设置为1，以及除法运算后的频率FA为13500.000(＝13.500·1000/1)KHz，并且产生一个其频率是R_CLK＝13.500MHz的读出系统时钟。
而且，当HDTV制式的视频信号被下变换为其用于NTSC编码器的信号规格是480i的NTSC制式的另一个视频信号时，除数N、乘数M以及除法运算后的频率FA以如上所述的方式设置(在此省略其描述)，并且产生一个其频率是R_CLK＝27.000MHz的读出系统时钟。然而，仅当其信号规格是DRC的视频信号(NTSC双速信号)被下变换时，产生一个其频率是R_CLK＝27.027MHz的读出系统时钟。
图12解释在当HDTV制式的视频信号被下变换为其信号规格是576i的PAL(Phase Alternation by Line，逐行倒相)制式的另一个视频信号时设置的除法运算之后的除数、乘数和频率。在所解释的例子中，除数N、乘数M以及除法运算后的频率FA以如上所述的方式设置，并且产生一个其频率是R_CLK＝13.500MHz的读出系统时钟。然而，仅当视频信号被下变换为其用于PAL编码器的信号规格是576i的另一个PAL制式的视频信号时，产生一个其频率是R_CLK＝27.000MHz的读出系统时钟。
图13解释在当HDTV制式的视频信号被下变换为其信号规格是1080@60的另一个HDTV制式的视频信号或者当HDTV制式的视频信号被下变换为其信号规格是1080i@50的另一个HDTV制式的视频信号时设置的除法运算之后的除数、乘数和频率。在所解释的例子中，除数N、乘数M以及除法运算后的频率FA以如上所述的方式设置，并且产生一个其频率是R_CLK＝74.176MHz的读出系统时钟。然而，仅当其信号规格是MUSE的HDTV制式的视频信号被下变换或者仅当HDTV制式的视频信号被下变换为其信号规格是1080i@50的另一个HDTV制式的视频信号时，产生一个其频率是R_CLK＝74.250MHz的读出系统时钟。
如果设置除数N和乘数M以产生一个读出系统时钟R_CLK，使得以上述的这样一种方式在一帧内包括刚好一个整数的输出水平同步信号(out_HD)，则可以高度的准确性上或下变换一个隔行扫描信号。这类似地应用了其中采用除数N和乘以一个整数的乘数M的值。
图14示出应用了本发明的另一个上-下变换器。参照图14，上-下变换器通常类似地表示为1，并且是参照图8所述的上-下变换器的改进但并不同于该变换器，其中包括代替图8的上-下变换器的A/D转换器11、PLL电路13、除法电路31和乘法电路32的一个MPEG(Moving Picture Experts Group，移动画面专家组)解码器41和一个振荡器42。因此，同样的部分或元件由相同的的参考标号表示，并且在此省略重复的说明以避免冗长的描述。
MPEG解码器41多路分离从一个外部装置输入的流数据，对流数据执行预定的解码处理，以获得视频数据、一个输入垂直同步信号(in_VD)和一个输入水平同步信号(in_HD)，这些信号被施加至内插电路14。MPEG解码器41具有内置的一个除法电路51和一个乘法电路52。除法电路51使来自振荡器42的一个主时钟MASTER_CLK的频率(在本例中为27MHz)除以A，并且乘法电路52使除法电路51的结果信号乘以B，以产生一个写系统时钟W_CLK。写系统时钟W_CLK被施加至内插电路14。
作为设置装置，除法电路51的除数A的值和乘法电路52的乘数B的值设置得使得刚好一个整数的输出水平同步信号(out_HD)(输出水平扫描行数)可包括在一帧之中。接着，来自振荡器42的主时钟MASTER_CLK可被用作实际上被用作的一个读出系统时钟R_CLK。因此，在图14所示的电路中，无需新产生读出系统时钟R_CLK，于是电路的尺寸可减小。
如上所述，除数(N或A)的值和乘数(M或B)的值设置得使得刚好一个整数的输出水平同步信号(out_HD)(输出水平扫描行数)可包括在一帧之中，隔行扫描信号可以高度的准确性被上或下变换。
采用具体的术语对本发明的优选实施例进行了说明，这种说明仅用于解释性的目的，应该明白，在不脱离后附的权利要求书的精髓或范围的条件下，可以做出改变或变化。

Claims (4)

1.一种信号处理装置，用于转换向其输入的视频信号的象素数或扫描行数，包括：
第一产生装置，用于根据包括在所述输入的视频信号中的一个水平同步信号而产生一个第一信号；
存储装置，用于以与由所述第一产生装置产生的所述第一信号同步的方式存储所述输入的视频信号；
第二产生装置，用于使所述第一信号的频率除以一个第一值，并且使所述第一信号的除过第一值后所得的频率乘以一个第二值，以产生一个第二信号；
读出装置，用于以与由所述第二产生装置产生的所述第二信号同步的方式读出存储在所述存储装置中的所述视频信号；
转换装置，用于转换由所述读出装置读出的所述视频信号的所述象素数或所述扫描行数；和
设置装置，用于设置所述第一值和所述第二值，使得由所述读出装置读出的所述视频信号的一个整数的水平扫描行可包括在向所述信号处理装置输入的所述视频信号的一帧之中。
2.一种信号处理方法，用于用于转换向其输入的视频信号的象素数或扫描行数的一种信号处理装置，包括：
一个第一产生步骤，根据包括在所述输入的视频信号中的一个水平同步信号而产生一个第一信号；
一个存储控制步骤，以与通过在所述第一产生步骤中的处理所产生的所述第一信号同步的方式控制所述输入的视频信号的存储；
一个第二产生步骤，使所述第一信号的频率除以一个第一值，并且使所述第一信号的除过第一值后所得的频率乘以一个第二值，以产生一个第二信号；
一个读出步骤，以与通过在所述第二产生步骤中的处理所产生的所述第二信号同步的方式读出通过所述存储控制步骤中的处理所存储的所述视频信号；
一个转换步骤，转换通过所述读出步骤中的处理所读出的所述视频信号的所述象素数或所述扫描行数；和
一个设置步骤，设置所述第一值和所述第二值，使得由所述读出步骤中的处理所读出的所述视频信号的一个整数的水平扫描行可包括在向所述信号处理装置输入的所述视频信号的一帧之中。
3.一种信号处理装置，用于转换向其输入的视频信号的象素数或扫描行数，包括：
发生装置，用于发生一个参考信号；
产生装置，用于使由所述发生装置发生的所述参考信号的频率除以一个第一值，并且使所述参考信号的除过第一值所得的频率乘以一个第二值，以产生一个预定的信号；
存储装置，用于以与由所述产生装置产生的所述预定的信号同步的方式存储所述输入的视频信号；
读出装置，用于以与由所述发生装置发生的所述参考信号同步的方式读出存储在所述存储装置中的所述视频信号；
转换装置，用于转换由所述读出装置读出的所述视频信号的所述象素数或所述扫描行数；和
设置装置，用于设置所述第一值和所述第二值，使得由所述读出装置读出的所述视频信号的一个整数的水平扫描行可包括在向所述信号处理装置输入的所述视频信号的一帧之中。
4.一种信号处理方法，用于用于转换向其输入的视频信号的象素数或扫描行数的一种信号处理装置，包括：
一个发生步骤，发生一个参考信号；
一个产生步骤，用于使通过所述发生步骤中的处理所发生的所述参考信号的频率除以一个第一值，并且使所述参考信号的除过第一值所得的频率乘以一个第二值，以产生一个预定的信号；
一个存储控制步骤，以与通过所述产生装置中的处理所产生的所述预定的信号同步的方式控制所述输入的视频信号的存储；
一个读出步骤，以与通过所述发生装置中的处理所发生的所述参考信号同步的方式读出通过在所述存储控制步骤中的处理所存储的所述视频信号；
一个转换步骤，转换通过所述读出步骤中的处理所读出的所述视频信号的所述象素数或所述扫描行数；和
一个设置步骤，设置所述第一值和所述第二值，使得由所述读出步骤中的处理所读出的所述视频信号的一个整数的水平扫描行可包括在向所述信号处理装置输入的所述视频信号的一帧之中。
CNB011192372A 2000-05-09 2001-05-09 信号处理装置和方法 Expired - Fee Related CN1168310C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP135617/2000 2000-05-09
JP2000135617A JP2001320680A (ja) 2000-05-09 2000-05-09 信号処理装置および方法

Publications (2)

Publication Number Publication Date
CN1332574A CN1332574A (zh) 2002-01-23
CN1168310C true CN1168310C (zh) 2004-09-22

Family

ID=18643670

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011192372A Expired - Fee Related CN1168310C (zh) 2000-05-09 2001-05-09 信号处理装置和方法

Country Status (4)

Country Link
US (1) US6891572B2 (zh)
JP (1) JP2001320680A (zh)
KR (1) KR100835035B1 (zh)
CN (1) CN1168310C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015970B1 (en) 2001-12-06 2006-03-21 Nvidia Corporation Method and apparatus for displaying progressive material on an interlaced device
JP4141208B2 (ja) * 2002-08-30 2008-08-27 三洋電機株式会社 映像信号処理装置、および集積回路
US20040090556A1 (en) * 2002-11-12 2004-05-13 John Kamieniecki Video output signal format determination in a television receiver
KR100510550B1 (ko) * 2003-09-29 2005-08-26 삼성전자주식회사 수평 및 수직 방향으로 영상을 스케일링하는 방법 및 장치
US20050180858A1 (en) * 2004-02-04 2005-08-18 Halgas Joseph F.Jr. Customized video processing modes for HD-capable set-top decoders
TWI250801B (en) * 2004-11-17 2006-03-01 Realtek Semiconductor Corp Method for generating a video clock and an associated target image frame
CN100383841C (zh) * 2004-12-30 2008-04-23 鸿富锦精密工业（深圳）有限公司 基于低端锁相环调节虚拟像素时钟的装置及方法
TWI345381B (en) * 2007-12-31 2011-07-11 E Pin Optical Industry Co Ltd Mems scan controller with clock frequency and method of control thereof
TW200947164A (en) * 2008-05-09 2009-11-16 E Pin Optical Industry Co Ltd MEMS scan controller with inherence frequency and method of control thereof
CN102821227B (zh) * 2011-06-10 2017-03-15 上海华虹集成电路有限责任公司 一种视频信号奇偶场的判定方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1515584A (en) * 1976-01-28 1978-06-28 Quantel Ltd Time base corrector
US4109276A (en) * 1976-03-19 1978-08-22 Rca Corporation Memory read/write organization for a television signal processor
US4605962A (en) * 1984-11-30 1986-08-12 Rca Corporation Progressive scan television system with video compression exceeding display line rate
US4688081A (en) * 1985-01-25 1987-08-18 Hitachi, Ltd. Apparatus for correcting time base error of video signal
US4611225A (en) * 1985-02-14 1986-09-09 Rca Corporation Progressive scan HDTV system
JPH0817008B2 (ja) * 1985-05-24 1996-02-21 日本放送協会 映像信号時間軸補正装置
JPH02228888A (ja) * 1989-03-02 1990-09-11 Canon Inc ビデオ・メモリ装置
US5329367A (en) * 1990-03-26 1994-07-12 Thomson Consumer Electronics, Inc. Horizontal blanking
US5223931A (en) * 1990-03-26 1993-06-29 Thomson Consumer Electronics, Inc. Synchronized scanning at horizontal frequency
KR950004106B1 (ko) * 1992-05-30 1995-04-25 주식회사금성사 화상조절회로
JP2585957B2 (ja) * 1992-08-18 1997-02-26 富士通株式会社 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
US5812210A (en) * 1994-02-01 1998-09-22 Hitachi, Ltd. Display apparatus
JPH07261691A (ja) * 1994-02-01 1995-10-13 Hitachi Ltd ディスプレイ装置
US5978041A (en) * 1994-10-24 1999-11-02 Hitachi, Ltd. Image display system
US5999570A (en) * 1995-11-21 1999-12-07 Sony Corporation Transmission apparatus, sending apparatus, and receiving apparatus, and transmission method
JP3823420B2 (ja) * 1996-02-22 2006-09-20 セイコーエプソン株式会社 ドットクロック信号を調整するための方法及び装置
DE69723601T2 (de) * 1996-03-06 2004-02-19 Matsushita Electric Industrial Co., Ltd., Kadoma Bildelementumwandlungsgerät
US5805233A (en) * 1996-03-13 1998-09-08 In Focus Systems, Inc. Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion
JPH09326958A (ja) * 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法
US6380979B1 (en) * 1996-07-02 2002-04-30 Matsushita Electric Industrial Co., Ltd. Scanning line converting circuit and interpolation coefficient generating circuit
US5790096A (en) * 1996-09-03 1998-08-04 Allus Technology Corporation Automated flat panel display control system for accomodating broad range of video types and formats
KR100225072B1 (ko) * 1996-12-18 1999-10-15 윤종용 포멧 콘버터
US5929924A (en) * 1997-03-10 1999-07-27 Neomagic Corp. Portable PC simultaneously displaying on a flat-panel display and on an external NTSC/PAL TV using line buffer with variable horizontal-line rate during vertical blanking period
JP4146528B2 (ja) * 1997-05-09 2008-09-10 セイコーエプソン株式会社 画像処理装置
JPH118839A (ja) * 1997-06-19 1999-01-12 Matsushita Electric Ind Co Ltd 映像信号変換装置
JP2000041224A (ja) * 1998-07-23 2000-02-08 Nec Corp 補間機能付きスキャン変換回路
JP2000059735A (ja) * 1998-08-04 2000-02-25 Sony Corp 画像処理装置および方法、並びに提供媒体
JP3270406B2 (ja) * 1998-12-08 2002-04-02 エヌイーシーマイクロシステム株式会社 ポジション制御回路
US6633288B2 (en) * 1999-09-15 2003-10-14 Sage, Inc. Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display
US6313813B1 (en) * 1999-10-21 2001-11-06 Sony Corporation Single horizontal scan range CRT monitor

Also Published As

Publication number Publication date
US20020018144A1 (en) 2002-02-14
US6891572B2 (en) 2005-05-10
CN1332574A (zh) 2002-01-23
KR20020002196A (ko) 2002-01-09
KR100835035B1 (ko) 2008-06-03
JP2001320680A (ja) 2001-11-16

Similar Documents

Publication Publication Date Title
CN1026941C (zh) 在非隔行扫描显示装置上显示图象的方法和装置
KR100765880B1 (ko) 고프레임 레이트 고선명 이미징 시스템 및 방법
CN1666515A (zh) 高清晰度去隔行和倍帧电路及方法
KR980013377A (ko) 영상신호 변환장치와 델레비젼신호처리장치
CN1168310C (zh) 信号处理装置和方法
CN1051191C (zh) 视频显示控制系统
CN1418430A (zh) 用于同时记录和显示两个不同的视频节目的方法和装置
CN1822657A (zh) 于交错扫描式显示装置上显示帧速率转换的视频的方法及装置
US7623183B2 (en) Frame rate adjusting method and apparatus for displaying video on interlace display devices
CN1152362C (zh) 图像显示装置和方法
CN1516458A (zh) 采用二维多相位插值滤波的视频格式转换器的控制方法
CN1167261C (zh) 转换视频数据帧速率的方法及其装置
US20080002065A1 (en) Image processing circuit, image processing system and method therefor
CN100484194C (zh) 交错扫描图像信号倍频方法及装置
CN1209918C (zh) 图象处理设备和方法和信号转换输出装置
JPH11239347A (ja) 画像データ符号化装置及び画像データ符号化方法
EP1606954B1 (en) Arrangement for generating a 3d video signal
CN1416271A (zh) 复合视频输出信号的稳定装置
CN1148307A (zh) 图象显示装置
CN1096792C (zh) 用于宽屏电视的双图象装置
CN1573907A (zh) 视频信号处理方法、处理装置、产生装置及图像显示装置
CN1076564C (zh) 电脑显示信号转成电视信号显示图象的装置
JP3717590B2 (ja) プロンプターの映像信号処理装置
JPH06311426A (ja) 画像処理装置
US20050007490A1 (en) Scaling by early deinterlacing

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040922

Termination date: 20100509