JPH118839A - 映像信号変換装置 - Google Patents
映像信号変換装置Info
- Publication number
- JPH118839A JPH118839A JP9162257A JP16225797A JPH118839A JP H118839 A JPH118839 A JP H118839A JP 9162257 A JP9162257 A JP 9162257A JP 16225797 A JP16225797 A JP 16225797A JP H118839 A JPH118839 A JP H118839A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- horizontal
- signal
- conversion
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 111
- 230000001360 synchronised effect Effects 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims description 10
- 238000005259 measurement Methods 0.000 claims 1
- 229940028444 muse Drugs 0.000 description 39
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical group CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 39
- 238000010586 diagram Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 101000972349 Phytolacca americana Lectin-A Proteins 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 241000053227 Themus Species 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
Abstract
(57)【要約】
【課題】 入力する映像信号に対応して動作する映像信
号変換装置で、水平方向への画質の劣化を生じさせるこ
となく捜査線変換を行うことを目的とする。 【解決手段】 第１の映像信号を第２の映像信号に走査
線変換する映像信号変換装置において、第１の映像信号
に同期した水平パルスを入力とし、水平パルスに同期し
た同期クロック信号を発生させ、Ａ／Ｄ変換後のデジタ
ル映像信号と同期クロック信号と水平パルスと第１の映
像信号に同期した垂直パルスを入力として映像信号の走
査線変換を行い、同期クロックに同期してメモリへの書
き込み処理を行い、クロック発生器から出力される第２
のクロック信号により読み出し処理をを行い、第１の映
像信号の水平周波数に関わらず任意の捜査線変換後の映
像出力を得る。
号変換装置で、水平方向への画質の劣化を生じさせるこ
となく捜査線変換を行うことを目的とする。 【解決手段】 第１の映像信号を第２の映像信号に走査
線変換する映像信号変換装置において、第１の映像信号
に同期した水平パルスを入力とし、水平パルスに同期し
た同期クロック信号を発生させ、Ａ／Ｄ変換後のデジタ
ル映像信号と同期クロック信号と水平パルスと第１の映
像信号に同期した垂直パルスを入力として映像信号の走
査線変換を行い、同期クロックに同期してメモリへの書
き込み処理を行い、クロック発生器から出力される第２
のクロック信号により読み出し処理をを行い、第１の映
像信号の水平周波数に関わらず任意の捜査線変換後の映
像出力を得る。
Description
【０００１】
【発明の属する技術分野】本発明は，映像信号に対して
走査線変換を行う画像信号処理装置に関するものであ
る。
走査線変換を行う画像信号処理装置に関するものであ
る。
【０００２】
【従来の技術】近年、ハイビジョンテレビの普及に伴
い、ハイビジョンテレビの現行ＶＴＲでの高精細に録画
する要望が高まり、また多画面処理に対応して、現行放
送とハイビジョン放送、デジタル放送等を同時に高精細
に表示する必要が高まることが予測される。これらの機
能を実現するために、例えばハイビジョン信号をＮＴＳ
Ｃ信号に変換する場合、ＭＵＳＥ信号で電送されてきた
ハイビジョン信号をＮＴＳＣ信号に変換する必要があ
る。
い、ハイビジョンテレビの現行ＶＴＲでの高精細に録画
する要望が高まり、また多画面処理に対応して、現行放
送とハイビジョン放送、デジタル放送等を同時に高精細
に表示する必要が高まることが予測される。これらの機
能を実現するために、例えばハイビジョン信号をＮＴＳ
Ｃ信号に変換する場合、ＭＵＳＥ信号で電送されてきた
ハイビジョン信号をＮＴＳＣ信号に変換する必要があ
る。
【０００３】従来の画像信号の走査線変換を実現する方
法は、例えば特開平７−１２３３７２号公報に示すよう
なＭＵＳＥ−ＮＴＳＣ変換回路で構成されていた。ここ
では、従来のＭＵＳＥ−ＮＴＳＣ変換回路を例に取り、
従来の画像信号変換装置を図面を参照しながら説明す
る。図２は従来の画像信号変換装置のブロック図であ
る。図２において２００はＡ／Ｄ変換器であり、２０１
はレベル調整等を行うＭＵＳＥ入力処理回路であり、２
０２はＭＵＳＥ同期発生回路である。２０３はＭＵＳＥ
系タイミング発生回路であり、２０４はＭＵＳＥ信号用
のＭＵＳＥ系クロック発生回路である。２０５はＭＵＳ
Ｅ信号をＮＴＳＣ信号に変換するために用いるＲＡＭで
あり、２０６はＭＵＳＥ信号をＮＴＳＣ信号に変換する
ためのＭＵＳＥ信号簡易デコード処理回路である。２０
８はＮＴＳＣ信号用のクロックを発生させるＮＴＳＣ系
クロック発生回路であり、２０７はＮＴＳＣ信号のＮＴ
ＳＣ系タイミング信号発生回路である。また、２０９は
ＮＴＳＣ信号のＤ／Ａ変換等を行う出力処理回路を示
す。
法は、例えば特開平７−１２３３７２号公報に示すよう
なＭＵＳＥ−ＮＴＳＣ変換回路で構成されていた。ここ
では、従来のＭＵＳＥ−ＮＴＳＣ変換回路を例に取り、
従来の画像信号変換装置を図面を参照しながら説明す
る。図２は従来の画像信号変換装置のブロック図であ
る。図２において２００はＡ／Ｄ変換器であり、２０１
はレベル調整等を行うＭＵＳＥ入力処理回路であり、２
０２はＭＵＳＥ同期発生回路である。２０３はＭＵＳＥ
系タイミング発生回路であり、２０４はＭＵＳＥ信号用
のＭＵＳＥ系クロック発生回路である。２０５はＭＵＳ
Ｅ信号をＮＴＳＣ信号に変換するために用いるＲＡＭで
あり、２０６はＭＵＳＥ信号をＮＴＳＣ信号に変換する
ためのＭＵＳＥ信号簡易デコード処理回路である。２０
８はＮＴＳＣ信号用のクロックを発生させるＮＴＳＣ系
クロック発生回路であり、２０７はＮＴＳＣ信号のＮＴ
ＳＣ系タイミング信号発生回路である。また、２０９は
ＮＴＳＣ信号のＤ／Ａ変換等を行う出力処理回路を示
す。
【０００４】以上のように構成された画像信号変換装置
について、その動作について説明する。Ａ／Ｄ変換器２
００によってＡ／Ｄ変換されたＭＵＳＥ入力をＭＵＳＥ
入力処理回路２０１とＭＵＳＥ同期発生回路２０２に入
力する。ＭＵＳＥ同期発生回路２０２から出力されるＭ
ＵＳＥ系同期信号をもとに、ＭＵＳＥ系タイミング発生
回路２０３からＭＵＳＥ系タイミング信号が出力され
る。ＭＵＳＥ系同期信号とＭＵＳＥ系タイミング信号を
もとに、ＭＵＳＥ入力処理回路２０１から出力される入
力処理後のデジタル映像信号をＭＵＳＥ−ＮＴＳＣ変換
用ＲＡＭ２０５に書き込む。ＮＴＳＣ系クロック発生回
路２０８から出力されるzＮＴＳＣ系クロック信号を入
力として、ＮＴＳＣ系タイミング発生回路２０７でＮＴ
ＳＣ系タイミング信号を生成する。ＮＴＳＣ系タイミン
グ信号によりＭＵＳＥ−ＮＴＳＣ変換用ＲＡＭ２０５か
らＮＴＳＣ系ＭＵＳＥ信号を読み出し、ＭＵＳＥ簡易デ
コード処理回路２０６に入力する。ＭＵＳＥ簡易デコー
ド処理回路２０６から出力されるＮＴＳＣ信号にデコー
ドされた映像信号を出力処理回路２０９に入力してＮＴ
ＳＣ出力を得る。またＮＴＳＣ系タイミング発生回路２
０７からＮＴＳＣ出力用の同期信号を得る。
について、その動作について説明する。Ａ／Ｄ変換器２
００によってＡ／Ｄ変換されたＭＵＳＥ入力をＭＵＳＥ
入力処理回路２０１とＭＵＳＥ同期発生回路２０２に入
力する。ＭＵＳＥ同期発生回路２０２から出力されるＭ
ＵＳＥ系同期信号をもとに、ＭＵＳＥ系タイミング発生
回路２０３からＭＵＳＥ系タイミング信号が出力され
る。ＭＵＳＥ系同期信号とＭＵＳＥ系タイミング信号を
もとに、ＭＵＳＥ入力処理回路２０１から出力される入
力処理後のデジタル映像信号をＭＵＳＥ−ＮＴＳＣ変換
用ＲＡＭ２０５に書き込む。ＮＴＳＣ系クロック発生回
路２０８から出力されるzＮＴＳＣ系クロック信号を入
力として、ＮＴＳＣ系タイミング発生回路２０７でＮＴ
ＳＣ系タイミング信号を生成する。ＮＴＳＣ系タイミン
グ信号によりＭＵＳＥ−ＮＴＳＣ変換用ＲＡＭ２０５か
らＮＴＳＣ系ＭＵＳＥ信号を読み出し、ＭＵＳＥ簡易デ
コード処理回路２０６に入力する。ＭＵＳＥ簡易デコー
ド処理回路２０６から出力されるＮＴＳＣ信号にデコー
ドされた映像信号を出力処理回路２０９に入力してＮＴ
ＳＣ出力を得る。またＮＴＳＣ系タイミング発生回路２
０７からＮＴＳＣ出力用の同期信号を得る。
【０００５】
【発明が解決しようとする課題】しかしながら上記の様
な構成では、ＭＵＳＥ信号からＮＴＳＣ信号への変換を
行う際に、ＮＴＳＣ信号への変換に特化したＭＵＳＥ簡
易デコード処理回路が必要となる。ＭＵＳＥ簡易デコー
ド処理では、回路を簡略化しているため、正確にＭＵＳ
Ｅ信号をデコードした結果得られるＨＤＴＶベースバン
ド信号出力に比べて、ＭＵＳＥ簡易デコーダ処理による
ＮＴＳＣ出力は水平／垂直方向ともに画像が劣化してし
まっていた。
な構成では、ＭＵＳＥ信号からＮＴＳＣ信号への変換を
行う際に、ＮＴＳＣ信号への変換に特化したＭＵＳＥ簡
易デコード処理回路が必要となる。ＭＵＳＥ簡易デコー
ド処理では、回路を簡略化しているため、正確にＭＵＳ
Ｅ信号をデコードした結果得られるＨＤＴＶベースバン
ド信号出力に比べて、ＭＵＳＥ簡易デコーダ処理による
ＮＴＳＣ出力は水平／垂直方向ともに画像が劣化してし
まっていた。
【０００６】また、ＭＵＳＥ入力に対して、ＨＤＴＶベ
ースバンド出力とＮＴＳＣ出力を同時に得る場合であっ
ても、ＭＵＳＥのデコード処理回路と別にＭＵＳＥ簡易
デコード処理回路が必要であった。
ースバンド出力とＮＴＳＣ出力を同時に得る場合であっ
ても、ＭＵＳＥのデコード処理回路と別にＭＵＳＥ簡易
デコード処理回路が必要であった。
【０００７】また、これを実現するための回路も複雑で
大きなものとなってしまっていた。
大きなものとなってしまっていた。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の映像信号変換装置は、入力された第１の映
像信号を異なる第２の映像信号に走査線変換する映像信
号変換装置において、第１の映像信号に同期した水平パ
ルスを入力とし、この水平パルスに同期した同期クロッ
ク信号を発生させるＰＬＬ回路と、同期クロック信号に
より第１の映像信号のＡ／Ｄ変換を行うＡ／Ｄ変換器
と、このＡ／Ｄ変換器から出力されるデジタル映像信号
と同期クロック信号と水平パルスと第１の映像信号に同
期した垂直パルスを入力として映像信号の垂直方向に走
査線変換を行う映像変換処理回路と、同期クロック信号
に同期して映像変換処理装置から出力される第２のデジ
タル映像信号を同期クロックに同期した書き込み処理を
行い、クロック発生器から出力される第２のクロック信
号により読み出し処理を行うメモリと、メモリから出力
される第３の映像信号を第２のクロック信号によりＤ／
Ａ変換するＤ／Ａ変換器とを備えることを特徴とする画
像信号変換装置を提供するものである。
に、本発明の映像信号変換装置は、入力された第１の映
像信号を異なる第２の映像信号に走査線変換する映像信
号変換装置において、第１の映像信号に同期した水平パ
ルスを入力とし、この水平パルスに同期した同期クロッ
ク信号を発生させるＰＬＬ回路と、同期クロック信号に
より第１の映像信号のＡ／Ｄ変換を行うＡ／Ｄ変換器
と、このＡ／Ｄ変換器から出力されるデジタル映像信号
と同期クロック信号と水平パルスと第１の映像信号に同
期した垂直パルスを入力として映像信号の垂直方向に走
査線変換を行う映像変換処理回路と、同期クロック信号
に同期して映像変換処理装置から出力される第２のデジ
タル映像信号を同期クロックに同期した書き込み処理を
行い、クロック発生器から出力される第２のクロック信
号により読み出し処理を行うメモリと、メモリから出力
される第３の映像信号を第２のクロック信号によりＤ／
Ａ変換するＤ／Ａ変換器とを備えることを特徴とする画
像信号変換装置を提供するものである。
【０００９】
【発明の実施の形態】本発明の第１の発明である画像信
号変換装置は、第１の映像信号を前記第１の入力信号と
は異なる第２の映像信号に走査線変換する映像信号変換
装置において、前記第１の映像信号に同期した水平パル
スを入力とし、前記水平パルスに同期した同期クロック
信号を発生させ、前記同期クロック信号により前記第１
の映像信号のＡ／Ｄ変換器を行い、Ａ／Ｄ変換後のデジ
タル映像信号と前記同期クロック信号と前記水平パルス
と前記第１の映像信号に同期した垂直パルスを入力とし
て映像信号の走査線変換を行い、前記同期クロックに同
期してメモリへの書き込み処理を行い、クロック発生器
から出力される第２のクロック信号により読み出し処理
をを行い、前記メモリからの出力を前記第２のクロック
信号によりＤ／Ａ変換することによって、垂直方向の走
査線変換に用いるフィルタにより、第１の映像信号の水
平周波数に関わらず、任意の走査線変換後の映像出力を
得ることができる。
号変換装置は、第１の映像信号を前記第１の入力信号と
は異なる第２の映像信号に走査線変換する映像信号変換
装置において、前記第１の映像信号に同期した水平パル
スを入力とし、前記水平パルスに同期した同期クロック
信号を発生させ、前記同期クロック信号により前記第１
の映像信号のＡ／Ｄ変換器を行い、Ａ／Ｄ変換後のデジ
タル映像信号と前記同期クロック信号と前記水平パルス
と前記第１の映像信号に同期した垂直パルスを入力とし
て映像信号の走査線変換を行い、前記同期クロックに同
期してメモリへの書き込み処理を行い、クロック発生器
から出力される第２のクロック信号により読み出し処理
をを行い、前記メモリからの出力を前記第２のクロック
信号によりＤ／Ａ変換することによって、垂直方向の走
査線変換に用いるフィルタにより、第１の映像信号の水
平周波数に関わらず、任意の走査線変換後の映像出力を
得ることができる。
【００１０】請求項２記載の発明は、請求項１に記載の
画像信号変換装置において、前記第１の映像信号の水平
有効画素数と前記第２の映像信号の水平有効画素数とが
一致するように前記同期クロック信号を発生させること
により、第１の映像信号と第２の映像信号の水平周波数
の差を最小限の容量のメモリで構成することができる。
画像信号変換装置において、前記第１の映像信号の水平
有効画素数と前記第２の映像信号の水平有効画素数とが
一致するように前記同期クロック信号を発生させること
により、第１の映像信号と第２の映像信号の水平周波数
の差を最小限の容量のメモリで構成することができる。
【００１１】請求項３記載の発明は、請求項１に記載の
画像信号変換装置において、前記水平パルスに同期して
前記同期クロック信号にて動作するカウンタを用いて前
記水平パルスの任意の期間に対してマスク処理を行うこ
とにより、ＰＬＬの動作を安定させることができる。
画像信号変換装置において、前記水平パルスに同期して
前記同期クロック信号にて動作するカウンタを用いて前
記水平パルスの任意の期間に対してマスク処理を行うこ
とにより、ＰＬＬの動作を安定させることができる。
【００１２】請求項４記載の発明は、請求項３に記載の
画像信号変換装置において、前記水平パルスの変化点を
もとに前記水平パルスのマスク処理の開始位置の決定を
行い、マスク期間の制御を容易にすることができる。
画像信号変換装置において、前記水平パルスの変化点を
もとに前記水平パルスのマスク処理の開始位置の決定を
行い、マスク期間の制御を容易にすることができる。
【００１３】請求項５記載の発明は、請求項１に記載の
画像信号変換装置において、前記水平パルスに同期して
前記同期クロック信号にて動作するカウンタにより水平
周波数を測定し、閾値と周波数を比較することにより前
記第１の映像信号の水平周波数の判定を行い、判定結果
により前記ＰＬＬの動作状態を適切に制御することがで
きる。
画像信号変換装置において、前記水平パルスに同期して
前記同期クロック信号にて動作するカウンタにより水平
周波数を測定し、閾値と周波数を比較することにより前
記第１の映像信号の水平周波数の判定を行い、判定結果
により前記ＰＬＬの動作状態を適切に制御することがで
きる。
【００１４】請求項６記載の発明は、請求項３に記載の
画像信号変換装置において、前記水平パルスに対してマ
スク処理後の第２の水平パルスに同期して前記同期クロ
ック信号にて動作するカウンタにより水平周波数を測定
し、閾値と周波数を比較することにより第１の映像信号
の水平周波数の判定を行い、判定結果により前記ＰＬＬ
の動作状態を適切に制御することができる。
画像信号変換装置において、前記水平パルスに対してマ
スク処理後の第２の水平パルスに同期して前記同期クロ
ック信号にて動作するカウンタにより水平周波数を測定
し、閾値と周波数を比較することにより第１の映像信号
の水平周波数の判定を行い、判定結果により前記ＰＬＬ
の動作状態を適切に制御することができる。
【００１５】請求項７記載の発明は、請求項３に記載の
画像信号変換装置において、前記水平パルスに対してマ
スク処理後の第２の水平パルスに同期して前記第２のク
ロック信号にて動作するカウンタにより水平周波数を測
定し、閾値と周波数を比較することにより第１の映像信
号の水平周波数の判定を行い、判定結果により前記ＰＬ
Ｌの動作状態を適切に制御することができる。
画像信号変換装置において、前記水平パルスに対してマ
スク処理後の第２の水平パルスに同期して前記第２のク
ロック信号にて動作するカウンタにより水平周波数を測
定し、閾値と周波数を比較することにより第１の映像信
号の水平周波数の判定を行い、判定結果により前記ＰＬ
Ｌの動作状態を適切に制御することができる。
【００１６】請求項８記載の発明は、請求項７に記載の
画像信号変換装置において、第１の映像信号から第２の
映像信号に変換する際に、色相変換を行うことができ
る。
画像信号変換装置において、第１の映像信号から第２の
映像信号に変換する際に、色相変換を行うことができ
る。
【００１７】請求項９記載の発明は、請求項８に記載の
画像信号変換装置において、前記水平パルスの水平周波
数の判定結果により、色相変換を最適に切り替えること
ができる。
画像信号変換装置において、前記水平パルスの水平周波
数の判定結果により、色相変換を最適に切り替えること
ができる。
【００１８】請求項１０記載の発明は、請求項７に記載
の画像信号変換装置において、前記水平パルスの水平周
波数の判定結果により、水平または垂直方向の輪郭補正
の特性を切り替えることができる。
の画像信号変換装置において、前記水平パルスの水平周
波数の判定結果により、水平または垂直方向の輪郭補正
の特性を切り替えることができる。
【００１９】請求項１１記載の発明は、請求項７に記載
の画像信号変換装置において、システムの電源ＯＮ時に
前記水平パルスのマスク処理を行なわないようにするこ
とができる。
の画像信号変換装置において、システムの電源ＯＮ時に
前記水平パルスのマスク処理を行なわないようにするこ
とができる。
【００２０】請求項１２記載の発明は、請求項７に記載
の画像信号変換装置において、放送受信時にチェンネル
の切り替わり時に前記水平パルスのマスク処理を行わな
いようにすることができる。
の画像信号変換装置において、放送受信時にチェンネル
の切り替わり時に前記水平パルスのマスク処理を行わな
いようにすることができる。
【００２１】請求項１３記載の発明は、請求項１に記載
の画像信号変換装置において、低域通過フィルタを用い
て水平高周波領域の信号を除去後の映像信号を前記Ａ／
Ｄ変換器に入力し、走査線変換に伴う折り返し歪みを除
去することが可能となる。
の画像信号変換装置において、低域通過フィルタを用い
て水平高周波領域の信号を除去後の映像信号を前記Ａ／
Ｄ変換器に入力し、走査線変換に伴う折り返し歪みを除
去することが可能となる。
【００２２】請求項１４記載の発明は、請求項５に記載
の画像信号変換装置において、低域通過フィルタを用い
て水平高周波領域の信号を除去後の映像信号を前記Ａ／
Ｄ変換器に入力し、水平周波数測定結果により低域通過
フィルタの特性を適切に制御することができる。
の画像信号変換装置において、低域通過フィルタを用い
て水平高周波領域の信号を除去後の映像信号を前記Ａ／
Ｄ変換器に入力し、水平周波数測定結果により低域通過
フィルタの特性を適切に制御することができる。
【００２３】（実施の形態１）以下、本発明の請求項１
に記載された発明の実施の形態について図１を用いて説
明する。
に記載された発明の実施の形態について図１を用いて説
明する。
【００２４】図１において、１０１は第１の映像信号を
Ａ／Ｄ変換しデジタル映像信号を出力するＡ／Ｄ変換器
であり、１０２は第１の映像信号に同期した水平パルス
を入力し、この水平パルスに同期した同期クロック信号
を発生するＰＬＬ回路である。１０３はＡ／Ｄ変換器１
０１によってデジタル信号に変換されたデジタル映像信
号と、ＰＬＬ回路１０２から入力した同期クロック信号
とを入力し、また第１の映像信号に同期した垂直パルス
を入力してデジタル信号の映像信号に垂直方向の走査線
変換を行う映像変換処理回路である。
Ａ／Ｄ変換しデジタル映像信号を出力するＡ／Ｄ変換器
であり、１０２は第１の映像信号に同期した水平パルス
を入力し、この水平パルスに同期した同期クロック信号
を発生するＰＬＬ回路である。１０３はＡ／Ｄ変換器１
０１によってデジタル信号に変換されたデジタル映像信
号と、ＰＬＬ回路１０２から入力した同期クロック信号
とを入力し、また第１の映像信号に同期した垂直パルス
を入力してデジタル信号の映像信号に垂直方向の走査線
変換を行う映像変換処理回路である。
【００２５】１０４はＰＬＬ回路１０２から出力される
同期クロック信号とは周期が異なる第２のクロック信号
を発生するクロック発生器であり、１０５はクロック発
生器１０４から出力される第２のクロック信号と、ＰＬ
Ｌ回路１０２から出力される同期クロック信号とを入力
し、この同期クロック信号（第１のクロック信号）によ
って映像変換処理回路１０３から出力されるデジタル映
像信号を書き込み、また第２のクロック信号により読み
出し処理を行い、第３の映像信号として出力するライン
メモリであり、１０６はラインメモリ１０５から出力さ
れる信号を入力してＤ／Ａ変換を行い、第２の映像信号
として出力するＤ／Ａ変換器である。
同期クロック信号とは周期が異なる第２のクロック信号
を発生するクロック発生器であり、１０５はクロック発
生器１０４から出力される第２のクロック信号と、ＰＬ
Ｌ回路１０２から出力される同期クロック信号とを入力
し、この同期クロック信号（第１のクロック信号）によ
って映像変換処理回路１０３から出力されるデジタル映
像信号を書き込み、また第２のクロック信号により読み
出し処理を行い、第３の映像信号として出力するライン
メモリであり、１０６はラインメモリ１０５から出力さ
れる信号を入力してＤ／Ａ変換を行い、第２の映像信号
として出力するＤ／Ａ変換器である。
【００２６】以上のように構成された画像信号変換装置
について、以下にその動作を説明する。
について、以下にその動作を説明する。
【００２７】ＰＬＬ回路１０２は、入力する映像信号の
水平同期信号に同期する水平パルスを入力し、この水平
パルスに同期する同期クロック信号をＡ／Ｄ変換器１０
１に出力する。Ａ／Ｄ変換器１０１において、この同期
クロック信号を用いて入力する第１の映像信号をサンプ
リングしてデジタル変換する。Ａ／Ｄ変換器１０１から
出力されたデジタル映像信号に対して、映像変換処理回
路１０３において垂直方向に走査線の間引き処理を行う
ことにより走査線変換を行う。ここで、走査線変換を行
う際に水平方向の変換は行わない。映像変換処理回路１
０３から出力される垂直方向に走査線の間引き処理され
たデジタル信号を、ＰＬＬ回路１０２から出力された同
期クロック信号でラインメモリ１０５に書き込み、この
同期クロック信号とは非同期である、クロック発生器１
０４から出力される第２のクロック信号で読み出すこと
により、第２のクロック信号の数倍に同期した水平周波
数のデジタル映像信号をＤ／Ａ変換器１０６に出力す
る。ここで、第２のディジタル映像信号の水平周波数
は、同期クロック信号において第１の映像信号の１走査
線をサンプリングクロック数に相当する。
水平同期信号に同期する水平パルスを入力し、この水平
パルスに同期する同期クロック信号をＡ／Ｄ変換器１０
１に出力する。Ａ／Ｄ変換器１０１において、この同期
クロック信号を用いて入力する第１の映像信号をサンプ
リングしてデジタル変換する。Ａ／Ｄ変換器１０１から
出力されたデジタル映像信号に対して、映像変換処理回
路１０３において垂直方向に走査線の間引き処理を行う
ことにより走査線変換を行う。ここで、走査線変換を行
う際に水平方向の変換は行わない。映像変換処理回路１
０３から出力される垂直方向に走査線の間引き処理され
たデジタル信号を、ＰＬＬ回路１０２から出力された同
期クロック信号でラインメモリ１０５に書き込み、この
同期クロック信号とは非同期である、クロック発生器１
０４から出力される第２のクロック信号で読み出すこと
により、第２のクロック信号の数倍に同期した水平周波
数のデジタル映像信号をＤ／Ａ変換器１０６に出力す
る。ここで、第２のディジタル映像信号の水平周波数
は、同期クロック信号において第１の映像信号の１走査
線をサンプリングクロック数に相当する。
【００２８】このような構成をとることによって、例え
ば、第１の映像信号としてＭＵＳＥ信号のデコード処理
後のベースバンドＨＤＴＶ信号を入力として、ＨＤＴＶ
信号からＮＴＳＣ信号の走査線数へ走査線間引きを行う
ことにより、ＭＵＳＥ信号からＮＴＳＣ信号に変換する
簡易的なＭＵＳＥデコード処理回路に比べて簡易的な回
路で構成することができる。
ば、第１の映像信号としてＭＵＳＥ信号のデコード処理
後のベースバンドＨＤＴＶ信号を入力として、ＨＤＴＶ
信号からＮＴＳＣ信号の走査線数へ走査線間引きを行う
ことにより、ＭＵＳＥ信号からＮＴＳＣ信号に変換する
簡易的なＭＵＳＥデコード処理回路に比べて簡易的な回
路で構成することができる。
【００２９】さらに、垂直方向への走査線間引きのみで
走査線変換を行うことにより、水平方向への画質の劣化
を生じさせることなく走査線変換を行うことができる。
走査線変換を行うことにより、水平方向への画質の劣化
を生じさせることなく走査線変換を行うことができる。
【００３０】図１６に、走査線を３本から１本に間引い
た場合のタイミングチャートを示す。ここで、垂直方向
の走査線の間引きは、中心となる走査線の重みを１／
２、上下の走査線の重みを１／４とした場合の例であ
る。同期クロック信号に同期して入力された第１の映像
信号が第２のクロック信号に同期して走査線が１／３に
間引かれた状態で読み出されていることが分かる。
た場合のタイミングチャートを示す。ここで、垂直方向
の走査線の間引きは、中心となる走査線の重みを１／
２、上下の走査線の重みを１／４とした場合の例であ
る。同期クロック信号に同期して入力された第１の映像
信号が第２のクロック信号に同期して走査線が１／３に
間引かれた状態で読み出されていることが分かる。
【００３１】（実施の形態２）つぎに、請求項２に記載
された発明の実施の形態について図３を用いて説明す
る。
された発明の実施の形態について図３を用いて説明す
る。
【００３２】図３において、図１に示す映像信号変換回
路と異なるのは、ＰＬＬ回路１０２において分周比の設
定を行うことが可能なことである。それ以外の構成は請
求項１記載の発明の実施の形態と同じ構成である。
路と異なるのは、ＰＬＬ回路１０２において分周比の設
定を行うことが可能なことである。それ以外の構成は請
求項１記載の発明の実施の形態と同じ構成である。
【００３３】このことにより、クロック発生器１０４か
ら出力される第２のクロック信号を基準とした第２の映
像信号の１走査線当たりの有効画素数と、ＰＬＬ回路１
０２から出力される同期クロック信号を基準とした第１
の映像信号の１走査線当たりの有効画素数を一致するよ
うに、ＰＬＬ回路１０２の分周比を設定することが可能
である。よって、請求項１記載の発明に比べて、ＰＬＬ
回路の１０２の分周比を調整することにより、第１の映
像信号のＭ本の走査線から第２の映像信号のＮ本の走査
線（Ｍ＞Ｎ）を生成する場合に、第１の映像信号のＭ本
の走査線のラインメモリ１０５への書き込みに必要とす
る単位時間と第２の映像信号のＮ本の走査線をラインメ
モリ１０５から読み出すのに要する単位時間を一致させ
ることができる。このラインメモリの読み出し及び書き
込みに必要とする単位時間内で、ラインメモリ１０５に
おける読み出し動作が書き込み動作を追い越さないよう
なラインメモリ１０５の必要とする最低の容量を決定す
ることが可能となる。
ら出力される第２のクロック信号を基準とした第２の映
像信号の１走査線当たりの有効画素数と、ＰＬＬ回路１
０２から出力される同期クロック信号を基準とした第１
の映像信号の１走査線当たりの有効画素数を一致するよ
うに、ＰＬＬ回路１０２の分周比を設定することが可能
である。よって、請求項１記載の発明に比べて、ＰＬＬ
回路の１０２の分周比を調整することにより、第１の映
像信号のＭ本の走査線から第２の映像信号のＮ本の走査
線（Ｍ＞Ｎ）を生成する場合に、第１の映像信号のＭ本
の走査線のラインメモリ１０５への書き込みに必要とす
る単位時間と第２の映像信号のＮ本の走査線をラインメ
モリ１０５から読み出すのに要する単位時間を一致させ
ることができる。このラインメモリの読み出し及び書き
込みに必要とする単位時間内で、ラインメモリ１０５に
おける読み出し動作が書き込み動作を追い越さないよう
なラインメモリ１０５の必要とする最低の容量を決定す
ることが可能となる。
【００３４】（実施の形態３）つぎに、請求項３に記載
された発明の実施の形態について図４を用いて説明す
る。
された発明の実施の形態について図４を用いて説明す
る。
【００３５】図４において、図１に示す映像信号変換回
路と異なるのは、水平パルスをリセット信号とし同期ク
ロックにて動作するカウンタ１１１の出力を用いて、マ
スク回路１１２によりＰＬＬ回路１０２の水平走査線内
の任意の期間のマスク処理を行うことである。それ以外
の構成は請求項１記載の発明の実施の形態と同じ構成で
ある。
路と異なるのは、水平パルスをリセット信号とし同期ク
ロックにて動作するカウンタ１１１の出力を用いて、マ
スク回路１１２によりＰＬＬ回路１０２の水平走査線内
の任意の期間のマスク処理を行うことである。それ以外
の構成は請求項１記載の発明の実施の形態と同じ構成で
ある。
【００３６】このことにより、請求項１記載の発明と比
較して、同期信号の前後の一定の期間のマスク処理を行
い、例えばＮＴＳＣ信号の等価パルス等の信号を除去す
ることにより、ＰＬＬ回路１０２の動作を安定させるこ
とが可能となる。
較して、同期信号の前後の一定の期間のマスク処理を行
い、例えばＮＴＳＣ信号の等価パルス等の信号を除去す
ることにより、ＰＬＬ回路１０２の動作を安定させるこ
とが可能となる。
【００３７】（実施の形態４）つぎに、請求項４に記載
された発明の実施の形態について図５を用いて説明す
る。
された発明の実施の形態について図５を用いて説明す
る。
【００３８】図５において、図４に示す映像信号変換回
路と異なるのは、水平パルスの変化点によりマスク位置
決定回路１２１でマスク処理の開始位置の決定を行い、
カウンタ回路１１１出力によりマスク処理の終了位置を
決定することである。それ以外の構成は請求項３記載の
発明の実施の形態と同じ構成である。
路と異なるのは、水平パルスの変化点によりマスク位置
決定回路１２１でマスク処理の開始位置の決定を行い、
カウンタ回路１１１出力によりマスク処理の終了位置を
決定することである。それ以外の構成は請求項３記載の
発明の実施の形態と同じ構成である。
【００３９】このことにより、請求項３記載の発明と比
較して、マスク処理の開始位置が同期信号に近い場合で
あっても、同期信号にマスクをかけ間違うことなく、高
精度でマスク処理の期間を決定することが可能となる。
較して、マスク処理の開始位置が同期信号に近い場合で
あっても、同期信号にマスクをかけ間違うことなく、高
精度でマスク処理の期間を決定することが可能となる。
【００４０】（実施の形態５）つぎに、請求項５に記載
された発明の実施の形態について図６を用いて説明す
る。
された発明の実施の形態について図６を用いて説明す
る。
【００４１】図６において、図１に示す映像信号変換回
路と異なるのは、カウンタ回路１１１において水平周波
数を測定し、閾値と周波数を比較することにより第１の
映像信号の水平周波数の判定を行い、判定結果によりＰ
ＬＬ回路１０２の動作状態を適切に制御することが可能
な点である。それ以外の構成は請求項４記載の発明の実
施の形態と同じ構成である。
路と異なるのは、カウンタ回路１１１において水平周波
数を測定し、閾値と周波数を比較することにより第１の
映像信号の水平周波数の判定を行い、判定結果によりＰ
ＬＬ回路１０２の動作状態を適切に制御することが可能
な点である。それ以外の構成は請求項４記載の発明の実
施の形態と同じ構成である。
【００４２】このことにより、請求項１記載の発明と比
較して、例えば水平パルスの周波数によりＰＬＬ回路１
０２の分周比の制御を行うことにより、第１の映像信号
の種類により同期クロック信号の周波数を調整すること
が出来る。また、水平パルスの周波数によりＰＬＬ回路
の位相比較フィルタの特性を制御し、ＰＬＬの性能を向
上させることも可能である。
較して、例えば水平パルスの周波数によりＰＬＬ回路１
０２の分周比の制御を行うことにより、第１の映像信号
の種類により同期クロック信号の周波数を調整すること
が出来る。また、水平パルスの周波数によりＰＬＬ回路
の位相比較フィルタの特性を制御し、ＰＬＬの性能を向
上させることも可能である。
【００４３】（実施の形態６）つぎに、請求項６に記載
された発明の実施の形態について図７を用いて説明す
る。
された発明の実施の形態について図７を用いて説明す
る。
【００４４】図７において、図４に示す映像信号変換回
路と異なるのは、水平パルスに対してマスク回路１１２
でマスク処理を行った第２の水平パルスに同期して動作
するカウンタ回路１１１により水平周波数の判定を行
い、判定結果によりＰＬＬ回路１０２の動作状態を適切
に制御することが可能な点である。それ以外の構成は請
求項３記載の発明の実施の形態と同じ構成である。
路と異なるのは、水平パルスに対してマスク回路１１２
でマスク処理を行った第２の水平パルスに同期して動作
するカウンタ回路１１１により水平周波数の判定を行
い、判定結果によりＰＬＬ回路１０２の動作状態を適切
に制御することが可能な点である。それ以外の構成は請
求項３記載の発明の実施の形態と同じ構成である。
【００４５】このことにより、請求項３記載の発明と比
較して、マスク処理され安定化された第２の水平パルス
の水平周波数でＰＬＬ回路１０２の動作を制御すること
になり、より精度よくＰＬＬ回路の制御を行うことが可
能となる。
較して、マスク処理され安定化された第２の水平パルス
の水平周波数でＰＬＬ回路１０２の動作を制御すること
になり、より精度よくＰＬＬ回路の制御を行うことが可
能となる。
【００４６】（実施の形態７）つぎに、請求項７に記載
された発明の実施の形態について図８を用いて説明す
る。
された発明の実施の形態について図８を用いて説明す
る。
【００４７】図７において、図４に示す映像信号変換回
路と異なるのは、第２のクロック信号にて動作する第２
のカウンタ回路１３１により第１の映像信号の水平周波
数の判定を行い、判定結果によりＰＬＬ回路１０２の動
作状態を適切に制御することである。それ以外の構成は
請求項３記載の発明の実施の形態と同じ構成である。
路と異なるのは、第２のクロック信号にて動作する第２
のカウンタ回路１３１により第１の映像信号の水平周波
数の判定を行い、判定結果によりＰＬＬ回路１０２の動
作状態を適切に制御することである。それ以外の構成は
請求項３記載の発明の実施の形態と同じ構成である。
【００４８】このことにより、請求項３記載の発明と比
較して、マスク処理され安定化された第２の水平パルス
の水平周波数でＰＬＬ回路１０２の動作を制御すること
になり、より精度よくＰＬＬ回路の制御を行うことが可
能となる。また、請求項６記載の発明と比較して、ＰＬ
Ｌ回路を構成している同期クロック信号とは異なる第２
のクロック信号によりカウンタ回路１３１を動作させる
ことにより、仮にＰＬＬ回路が所望の状態でロックして
いない状態でも、より正確に第１の映像信号の水平周波
数を測定することが可能となる。
較して、マスク処理され安定化された第２の水平パルス
の水平周波数でＰＬＬ回路１０２の動作を制御すること
になり、より精度よくＰＬＬ回路の制御を行うことが可
能となる。また、請求項６記載の発明と比較して、ＰＬ
Ｌ回路を構成している同期クロック信号とは異なる第２
のクロック信号によりカウンタ回路１３１を動作させる
ことにより、仮にＰＬＬ回路が所望の状態でロックして
いない状態でも、より正確に第１の映像信号の水平周波
数を測定することが可能となる。
【００４９】（実施の形態８）つぎに、請求項８に記載
された発明の実施の形態について図９を用いて説明す
る。
された発明の実施の形態について図９を用いて説明す
る。
【００５０】図９において、図８に示す映像信号変換回
路と異なるのは、映像変換処理装置１０３で走査線変換
を行った後に色相変換回路１４１により映像信号の色相
変換を行うことである。それ以外の構成は請求項７記載
の発明の実施の形態と同じ構成である。
路と異なるのは、映像変換処理装置１０３で走査線変換
を行った後に色相変換回路１４１により映像信号の色相
変換を行うことである。それ以外の構成は請求項７記載
の発明の実施の形態と同じ構成である。
【００５１】このことにより、請求項７記載の発明と比
較して、例えばＭＵＳＥ信号をＮＴＳＣ信号などに変換
する場合等にハイビジョンテレビの色相からＮＴＳＣ信
号の色相に変換することが可能となる。
較して、例えばＭＵＳＥ信号をＮＴＳＣ信号などに変換
する場合等にハイビジョンテレビの色相からＮＴＳＣ信
号の色相に変換することが可能となる。
【００５２】（実施の形態９）つぎに、請求項９に記載
された発明の実施の形態について図１０を用いて説明す
る。
された発明の実施の形態について図１０を用いて説明す
る。
【００５３】図１０において、図９に示す映像信号変換
回路と異なるのは、第２のカウンタ回路から出力される
第２映像信号の水平周波数の判定結果により色相変換回
路と動作を切り替えることができるようなることであ
る。それ以外の構成は請求項８記載の発明の実施の形態
と同じ構成である。
回路と異なるのは、第２のカウンタ回路から出力される
第２映像信号の水平周波数の判定結果により色相変換回
路と動作を切り替えることができるようなることであ
る。それ以外の構成は請求項８記載の発明の実施の形態
と同じ構成である。
【００５４】このことにより、請求項８記載の発明と比
較して、第２のカウンタ回路１３１によって第１の映像
信号の水平周波数を判定し、この判定結果により第１の
映像信号の種類を判断する。第１の映像信号の種類によ
り色相変換回路の制御することにより、例えば色相変換
を行うか否かの制御や、色相変換の特性の制御等を最適
に行うことが可能となる。
較して、第２のカウンタ回路１３１によって第１の映像
信号の水平周波数を判定し、この判定結果により第１の
映像信号の種類を判断する。第１の映像信号の種類によ
り色相変換回路の制御することにより、例えば色相変換
を行うか否かの制御や、色相変換の特性の制御等を最適
に行うことが可能となる。
【００５５】（実施の形態１０）つぎに、請求項１０に
記載された発明の実施の形態について図１１を用いて説
明する。
記載された発明の実施の形態について図１１を用いて説
明する。
【００５６】図１１において、図８に示す映像信号変換
回路と異なるのは、映像変換処理装置１０３で走査線変
換を行った後に輪郭補正回路１５１により映像信号の水
平または垂直方向の輪郭補正を行い、その特性を第１の
映像信号の水平周波数判定結果による制御することであ
る。それ以外の構成は請求項７記載の発明の実施の形態
と同じ構成である。
回路と異なるのは、映像変換処理装置１０３で走査線変
換を行った後に輪郭補正回路１５１により映像信号の水
平または垂直方向の輪郭補正を行い、その特性を第１の
映像信号の水平周波数判定結果による制御することであ
る。それ以外の構成は請求項７記載の発明の実施の形態
と同じ構成である。
【００５７】このことにより、入力される映像信号の種
類または状態により、水平または垂直方向の輪郭補正の
特性を最適に制御することが可能となる。
類または状態により、水平または垂直方向の輪郭補正の
特性を最適に制御することが可能となる。
【００５８】（実施の形態１１）つぎに、請求項１１に
記載された発明の実施の形態について図１２を用いて説
明する。
記載された発明の実施の形態について図１２を用いて説
明する。
【００５９】図１２において、図８に示す映像信号変換
回路と異なるのは、システム電源ＯＮ時にマスク回路１
１２においてマスク処理を止めるようにマスク処理制御
回路１６１により制御を行うことである。それ以外の構
成は請求項８記載の発明の実施の形態と同じ構成であ
る。
回路と異なるのは、システム電源ＯＮ時にマスク回路１
１２においてマスク処理を止めるようにマスク処理制御
回路１６１により制御を行うことである。それ以外の構
成は請求項８記載の発明の実施の形態と同じ構成であ
る。
【００６０】システム電源ＯＮ時から水平パルスのマス
ク処理を行っている場合、所望と異なる状態でＰＬＬ回
路１０２がロックすることがあるため、電源ＯＮ時にの
みマスク処理制御回路１６１によって、マスク処理を止
めることにより、所望の状態でＰＬＬ回路１０２をロッ
クさせることが可能となる。
ク処理を行っている場合、所望と異なる状態でＰＬＬ回
路１０２がロックすることがあるため、電源ＯＮ時にの
みマスク処理制御回路１６１によって、マスク処理を止
めることにより、所望の状態でＰＬＬ回路１０２をロッ
クさせることが可能となる。
【００６１】（実施の形態１２）つぎに、請求項１２に
記載された発明の実施の形態についてず図１３を用いて
説明する。
記載された発明の実施の形態についてず図１３を用いて
説明する。
【００６２】図１３において、図１２に示す映像信号変
換回路と異なるのは、電源ＯＮ時にマスク回路１１２に
おいてマスク処理を制御するのに対して、放送受信時に
チャンネルの切り替わり時チャンネル切換検出回路１７
１によってにマスク処理の制御を行うことである。それ
以外の構成は請求項１１記載の発明の実施の形態と同じ
構成である。
換回路と異なるのは、電源ＯＮ時にマスク回路１１２に
おいてマスク処理を制御するのに対して、放送受信時に
チャンネルの切り替わり時チャンネル切換検出回路１７
１によってにマスク処理の制御を行うことである。それ
以外の構成は請求項１１記載の発明の実施の形態と同じ
構成である。
【００６３】このことにより、放送チャンネルが切り替
わった場合に入力される映像信号の水平周波数が変化し
ても、ＰＬＬ回路１０２が正確にロックするようにマス
ク処理を制御することができる。
わった場合に入力される映像信号の水平周波数が変化し
ても、ＰＬＬ回路１０２が正確にロックするようにマス
ク処理を制御することができる。
【００６４】（実施の形態１３）つぎに、請求項１３に
記載された発明の実施の形態について図１４を用いて説
明する。
記載された発明の実施の形態について図１４を用いて説
明する。
【００６５】図１４において、図１に示す映像信号変換
回路と異なるのは、Ａ／Ｄ変換変換器１０１に入力する
第１の映像信号に対して低域通過フィルタ１８１を用い
て水平高周波領域の信号を除去後の映像信号に対して走
査線変化を行うものである。それ以外の構成は請求項１
記載の発明の実施の形態と同じ構成である。
回路と異なるのは、Ａ／Ｄ変換変換器１０１に入力する
第１の映像信号に対して低域通過フィルタ１８１を用い
て水平高周波領域の信号を除去後の映像信号に対して走
査線変化を行うものである。それ以外の構成は請求項１
記載の発明の実施の形態と同じ構成である。
【００６６】このことにより、入力される第１の映像信
号の周波数帯域に対して、第２のクロック信号の周波数
が低い場合でも、第１の映像信号に対して折り返し歪み
の発生を防止できる。
号の周波数帯域に対して、第２のクロック信号の周波数
が低い場合でも、第１の映像信号に対して折り返し歪み
の発生を防止できる。
【００６７】（実施の形態１４）つぎに、請求項１４に
記載された発明の実施の形態について図１５を用いて説
明する。
記載された発明の実施の形態について図１５を用いて説
明する。
【００６８】図１５において、図６に示す映像信号変換
回路と異なるのは、Ａ／Ｄ変換変換器１０１に入力する
第１の映像信号に対して低域通過フィルタ１８１を用い
て水平高周波領域の信号を除去後の映像信号に対して走
査線変化を行い、さらに第１の映像信号の水平周波数判
定結果により、低域通過フィルタ１８１の特性を制御す
ることである。それ以外の構成は請求項１３記載の発明
の実施の形態と同じ構成である。
回路と異なるのは、Ａ／Ｄ変換変換器１０１に入力する
第１の映像信号に対して低域通過フィルタ１８１を用い
て水平高周波領域の信号を除去後の映像信号に対して走
査線変化を行い、さらに第１の映像信号の水平周波数判
定結果により、低域通過フィルタ１８１の特性を制御す
ることである。それ以外の構成は請求項１３記載の発明
の実施の形態と同じ構成である。
【００６９】このことにより、請求項１３記載の発明と
比較して、水平周波数判定結果により入力されている映
像の種類すなわち周波数帯域を判断し、低域通過フィル
タ１８１によって除去される高周波領域を最適に調整す
ることが可能となり、画像劣化を最小に押さえることが
可能となる。
比較して、水平周波数判定結果により入力されている映
像の種類すなわち周波数帯域を判断し、低域通過フィル
タ１８１によって除去される高周波領域を最適に調整す
ることが可能となり、画像劣化を最小に押さえることが
可能となる。
【００７０】
【発明の効果】以上の実施の形態からも明らかなよう
に、本発明によれば入力される映像信号に対応して垂直
方向への走査線間引きのみを行うことにより、水平方向
の画質の劣化を生じさせることなく走査線変換を行うこ
とができ、しかもＭＵＳＥ信号からＮＴＳＣ信号に変換
するような場合に用いる簡易的なＭＵＳＥデコード処理
回路に比べて簡易的な回路で構成することができ、実用
上きわめて有利なものである。
に、本発明によれば入力される映像信号に対応して垂直
方向への走査線間引きのみを行うことにより、水平方向
の画質の劣化を生じさせることなく走査線変換を行うこ
とができ、しかもＭＵＳＥ信号からＮＴＳＣ信号に変換
するような場合に用いる簡易的なＭＵＳＥデコード処理
回路に比べて簡易的な回路で構成することができ、実用
上きわめて有利なものである。
【図１】本発明の第１の実施の形態の画像信号処理装置
のブロック図
のブロック図
【図２】従来の画像信号処理装置のブロック図
【図３】本発明の第２の実施の形態の同期位相検出回路
のブロック図
のブロック図
【図４】本発明の第３の実施の形態の同期位相検出回路
のブロック図
のブロック図
【図５】本発明の第４の実施の形態の同期位相検出回路
のブロック図
のブロック図
【図６】本発明の第５の実施の形態の同期位相検出回路
のブロック図
のブロック図
【図７】本発明の第６の実施の形態の画像信号処理装置
のブロック図
のブロック図
【図８】本発明の第７の実施の形態の画像信号処理装置
のブロック図
のブロック図
【図９】本発明の第８の実施の形態の画像信号処理装置
のブロック図
のブロック図
【図１０】本発明の第９の実施の形態の画像信号処理装
置のブロック図
置のブロック図
【図１１】本発明の第１０の実施の形態の画像信号処理
装置のブロック図
装置のブロック図
【図１２】本発明の第１１の実施の形態の画像信号処理
装置のブロック図
装置のブロック図
【図１３】本発明の第１２の実施の形態の画像信号処理
装置のブロック図
装置のブロック図
【図１４】本発明の第１３の実施の形態の画像信号処理
装置のブロック図
装置のブロック図
【図１５】本発明の第１４の実施の形態の画像信号処理
装置のブロック図
装置のブロック図
【図１６】本発明の第１の実施の形態の画像信号処理装
置の動作タイミングチャート
置の動作タイミングチャート
１０１ Ａ／Ｄ変換器 １０２ ＰＬＬ回路 １０３ 映像変換処理回路 １０４ クロック発生器 １０５ ラインメモリ １０６ Ｄ／Ａ変換器 ２００ Ａ／Ｄ変換器 ２０１ ＭＵＳＥ入力処理回路 ２０２ ＭＵＳＥ同期発生回路 ２０３ ＭＵＳＥ系タイミング発生回路 ２０４ ＭＵＳＥ系クロック発生回路（ＶＣＯ） ２０５ ＭＵＳＥ−ＮＴＳＣ変換用ＲＡＭ ２０６ ＭＵＳＥ簡易デコード処理回路 ２０７ ＮＴＳＣ系タイミング発生回路 ２０８ ＮＴＳＣ系クロック発生回路（ＶＣＯ） ２０９ 出力処理回路
Claims (14)
- 【請求項１】 入力された映像信号とは異なる走査線の
映像信号に走査線変換する映像信号変換装置において、
入力された映像信号に同期した水平パルスを入力として
この水平パルスに同期した同期クロック信号を発生する
ＰＬＬ回路と、 前記ＰＬＬ回路から出力された同期クロック信号を用い
て入力された映像信号をサンプリングしてＡ／Ｄ変換を
行うＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力される
映像信号と前記ＰＬＬ回路から出力された同期クロック
信号と前記水平パルスと入力された映像信号に同期した
垂直パルスとを入力し、前記入力された映像信号に対し
垂直方向の走査線変換を行う映像変換処理回路と、前記
同期クロック信号と非同期の第２のクロック信号を出力
するクロック発生器と、前記ＰＬＬ回路から出力される
同期クロック信号を用いて前記映像変換処理装置から出
力される映像信号の書き込み処理を行い、前記クロック
発生器から出力される第２のクロック信号により読み出
し処理を行うメモリと、前記メモリから出力される映像
信号を前記第２のクロック信号によりサンプリングして
Ｄ／Ａ変換するＤ／Ａ変換器とを備え、入力された映像
信号の走査線変換を行い出力することを特徴とする画像
信号変換装置。 - 【請求項２】 入力された映像信号の水平有効画素数と
走査線変換されて出力される映像信号の水平有効画素数
とが一致するようにＰＬＬ回路から同期クロック信号を
発生させ、前記入力された映像信号と前記出力される映
像信号の水平周波数の差を最小限の容量のメモリ構成で
補償することを特徴とする請求項１記載の画像信号変換
装置。 - 【請求項３】 入力される水平パルスに同期して、同期
クロック信号にて動作するカウンタを用いて前記水平パ
ルスの任意の期間に対してマスク処理を行うこと特徴と
する請求項１記載の画像信号変換装置。 - 【請求項４】 水平パルスの変化点をもとに前記水平パ
ルスのマスク処理の開始位置の決定を行い、マスク期間
の制御を容易にする請求項３記載の画像信号変換装置。 - 【請求項５】 水平パルスに同期して前記同期クロック
信号にて動作するカウンタにより水平周波数を測定し、
閾値と周波数を比較することにより前記第１の映像信号
の水平周波数の判定を行い、判定結果により前記ＰＬＬ
の動作状態を適切に制御することを特徴とする請求項１
記載の画像信号変換装置。 - 【請求項６】 水平パルスに対してマスク処理後の第２
の水平パルスに同期して前記同期クロック信号にて動作
するカウンタにより水平周波数を測定し、閾値と周波数
を比較することにより第１の映像信号の水平周波数の判
定を行い、判定結果により前記ＰＬＬの動作状態を適切
に制御することを特徴とする請求項３記載の画像信号変
換装置。 - 【請求項７】 前記水平パルスに対してマスク処理後の
第２の水平パルスに同期して前記第２のクロック信号に
て動作するカウンタにより水平周波数を測定し、閾値と
周波数を比較することにより第１の映像信号の水平周波
数の判定を行い、判定結果により前記ＰＬＬの動作状態
を適切に制御することを特徴とした請求項３に記載の画
像信号変換装置。 - 【請求項８】 第１の映像信号から第２の映像信号に変
換する際に、色相変換を行うことを特徴とする請求項７
記載の画像信号変換装置。 - 【請求項９】 前記水平パルスの水平周波数の判定結果
により、色相変換を最適に切り替えることを特徴とする
請求項８記載の画像信号変換装置。 - 【請求項１０】 前記水平パルスの水平周波数の判定結
果により、水平または垂直方向の輪郭補正の特性を切り
替えることを特徴とする請求項７に記載の画像信号変換
装置。 - 【請求項１１】 システムの電源ＯＮ時に前記水平パル
スのマスク処理を行わないことを特徴とする請求項７記
載の画像信号変換装置。 - 【請求項１２】 放送受信時にチェンネルの切り替わり
時に前記水平パルスのマスク処理を行わないことを特徴
とする請求項７記載の画像信号変換装置。 - 【請求項１３】 低域通過フィルタを用いて水平高周波
領域の信号を除去後の映像信号を前記Ａ／Ｄ変換器に入
力し、走査線変換に伴う折り返し歪みを除去することを
特徴とする請求項１記載の画像信号変換装置。 - 【請求項１４】 低域通過フィルタを用いて水平高周波
領域の信号を除去後の映像信号を前記Ａ／Ｄ変換器に入
力し、水平周波数測定結果により低域通過フィルタの特
性を適切に制御することを特徴とした請求項５記載の画
像信号変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9162257A JPH118839A (ja) | 1997-06-19 | 1997-06-19 | 映像信号変換装置 |
| EP98304386A EP0886442A3 (en) | 1997-06-19 | 1998-06-03 | Video signal converter |
| CNB981095631A CN1178500C (zh) | 1997-06-19 | 1998-06-05 | 视频信号变换器 |
| US09/095,615 US6020927A (en) | 1997-06-19 | 1998-06-10 | Video signal format converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9162257A JPH118839A (ja) | 1997-06-19 | 1997-06-19 | 映像信号変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118839A true JPH118839A (ja) | 1999-01-12 |
Family
ID=15751004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9162257A Pending JPH118839A (ja) | 1997-06-19 | 1997-06-19 | 映像信号変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6020927A (ja) |
| EP (1) | EP0886442A3 (ja) |
| JP (1) | JPH118839A (ja) |
| CN (1) | CN1178500C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10319932A (ja) * | 1997-05-16 | 1998-12-04 | Sony Corp | ディスプレイ装置 |
| JPH11308574A (ja) * | 1998-04-22 | 1999-11-05 | Sony Corp | 走査線数変換装置及び方法 |
| JP2000023063A (ja) * | 1998-06-26 | 2000-01-21 | Sony Corp | 映像再生装置及び再生方法 |
| JP3632529B2 (ja) | 1999-10-26 | 2005-03-23 | 日本電気株式会社 | 音声認識装置及び方法ならびに記録媒体 |
| US20010047422A1 (en) * | 2000-01-21 | 2001-11-29 | Mcternan Brennan J. | System and method for using benchmarking to account for variations in client capabilities in the distribution of a media presentation |
| JP2001320680A (ja) * | 2000-05-09 | 2001-11-16 | Sony Corp | 信号処理装置および方法 |
| US7099388B2 (en) * | 2000-08-25 | 2006-08-29 | Cooper J Carl | System and method for enabling compatibility between digital and analog television systems |
| JP2005051704A (ja) * | 2003-07-31 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 映像信号処理回路 |
| JP4871494B2 (ja) * | 2004-03-31 | 2012-02-08 | パナソニック株式会社 | 映像信号処理装置 |
| JP2005311886A (ja) * | 2004-04-23 | 2005-11-04 | Sanyo Electric Co Ltd | 映像信号処理回路及び映像表示装置 |
| US7355652B2 (en) * | 2004-10-13 | 2008-04-08 | Cirrus Logic, Inc. | Inverse tracking over two different clock domains |
| JP2006235129A (ja) * | 2005-02-23 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148289A (ja) * | 1984-01-11 | 1985-08-05 | Canon Inc | 画像形成装置 |
| JPH03289785A (ja) * | 1990-04-05 | 1991-12-19 | Mitsubishi Electric Corp | 走査変換回路 |
| JP2584138B2 (ja) * | 1991-03-28 | 1997-02-19 | 松下電器産業株式会社 | テレビジョン方式変換装置 |
| US5229853A (en) * | 1991-08-19 | 1993-07-20 | Hewlett-Packard Company | System for converting a video signal from a first format to a second format |
| KR0155688B1 (ko) * | 1991-09-28 | 1998-11-16 | 강진구 | 텔레비젼신호 변환장치 |
| KR0146695B1 (ko) * | 1991-09-30 | 1998-09-15 | 강진구 | 텔레비젼신호 변환방식 및 장치 |
| JPH07123372A (ja) * | 1993-10-21 | 1995-05-12 | Sony Corp | Ｍｕｓｅ信号処理装置 |
| JPH0851600A (ja) * | 1994-08-04 | 1996-02-20 | Sanyo Electric Co Ltd | 映像信号変換装置 |
-
1997
- 1997-06-19 JP JP9162257A patent/JPH118839A/ja active Pending
-
1998
- 1998-06-03 EP EP98304386A patent/EP0886442A3/en not_active Withdrawn
- 1998-06-05 CN CNB981095631A patent/CN1178500C/zh not_active Expired - Fee Related
- 1998-06-10 US US09/095,615 patent/US6020927A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0886442A3 (en) | 2000-03-22 |
| CN1203492A (zh) | 1998-12-30 |
| EP0886442A2 (en) | 1998-12-23 |
| US6020927A (en) | 2000-02-01 |
| CN1178500C (zh) | 2004-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6466272B1 (en) | Display apparatus | |
| JPH118839A (ja) | 映像信号変換装置 | |
| JPS62102671A (ja) | ２画面テレビ受像機 | |
| JP3123358B2 (ja) | ディスプレイ装置 | |
| EP0483745B1 (en) | Digital colour signal processing with clock signal control for a video camera | |
| JPH0544880B2 (ja) | ||
| US6724430B2 (en) | Sampling frequency converter, sampling frequency conversion method, video signal processor, and video signal processing method | |
| JPH0793709B2 (ja) | テレビジョン受像機 | |
| JP4652323B2 (ja) | 固定レートサンプリングモードにおいて同期サンプリング設計を使用する方法 | |
| JP3106707B2 (ja) | ワイド画面対応撮像装置 | |
| JP3119662B2 (ja) | コンポーネント信号標本化回路及び再生回路 | |
| US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
| JP2711142B2 (ja) | 時間伸長回路 | |
| JP3338173B2 (ja) | 映像信号処理装置 | |
| JP3880177B2 (ja) | 時間軸補正装置 | |
| JP2001352462A (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
| JPH04299671A (ja) | アパーチャ補正回路 | |
| JPH05211632A (ja) | ２画面テレビ回路 | |
| JPS60182280A (ja) | 画像処理装置 | |
| JPH08102918A (ja) | 静止画像生成装置およびフリーズエンコーダ | |
| JPH05219403A (ja) | 同期変換装置 | |
| JPH11284896A (ja) | 撮像装置および画像記録再生装置 | |
| JPH0730779A (ja) | 伝送信号受信装置 | |
| JPS63122060A (ja) | デイスク再生装置 | |
| JPH03145391A (ja) | 自動画質調整装置 |