JPH08102918A - 静止画像生成装置およびフリーズエンコーダ - Google Patents
静止画像生成装置およびフリーズエンコーダInfo
- Publication number
- JPH08102918A JPH08102918A JP6236625A JP23662594A JPH08102918A JP H08102918 A JPH08102918 A JP H08102918A JP 6236625 A JP6236625 A JP 6236625A JP 23662594 A JP23662594 A JP 23662594A JP H08102918 A JPH08102918 A JP H08102918A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- field
- output
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/4448—Receiver circuitry for the reception of television signals according to analogue transmission standards for frame-grabbing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 ＭＵＳＥ信号から画質の劣化のない静止画像
を生成することができる静止画像生成装置を提供する。 【構成】 フレームメモリ３２は、信号ＭＶＨ，ＭＶＶ
の分だけ記憶したデータの位置を移動させて動き補償を
行うとともに、スイッチ３０と協働してフレーム間内挿
処理を行う。フリーズ動作が行われる場合、スイッチ３
０は接点ａ側を選択し、フリーズエンコーダ６２は、第
１のタイミング期間、動きベクトルをそのまま、第２の
タイミング期間、動きベクトルを１／２にした信号を、
第３のタイミング期間は数値０を信号ＭＶＨ，ＭＶＶと
してフレームメモリ３２に対して出力する。以上の動作
により、フレーム間内挿されてフレームメモリ３２に記
憶されている２フィールド分のデータの位置を重ね合わ
せ、所定の処理を行って静止画像を生成する。
を生成することができる静止画像生成装置を提供する。 【構成】 フレームメモリ３２は、信号ＭＶＨ，ＭＶＶ
の分だけ記憶したデータの位置を移動させて動き補償を
行うとともに、スイッチ３０と協働してフレーム間内挿
処理を行う。フリーズ動作が行われる場合、スイッチ３
０は接点ａ側を選択し、フリーズエンコーダ６２は、第
１のタイミング期間、動きベクトルをそのまま、第２の
タイミング期間、動きベクトルを１／２にした信号を、
第３のタイミング期間は数値０を信号ＭＶＨ，ＭＶＶと
してフレームメモリ３２に対して出力する。以上の動作
により、フレーム間内挿されてフレームメモリ３２に記
憶されている２フィールド分のデータの位置を重ね合わ
せ、所定の処理を行って静止画像を生成する。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号の静止画像を
生成する静止画像生成装置に関するものであり、より特
定的には、ＭＵＳＥ受信機（復号装置）に設けられ、Ｍ
ＵＳＥ信号に動き補償処理を行いつつ、品質の高い静止
画像を生成する静止画像生成装置に関する。また本発明
は、静止画像生成装置に好適に使用されるフリーズエン
コーダに関する。
生成する静止画像生成装置に関するものであり、より特
定的には、ＭＵＳＥ受信機（復号装置）に設けられ、Ｍ
ＵＳＥ信号に動き補償処理を行いつつ、品質の高い静止
画像を生成する静止画像生成装置に関する。また本発明
は、静止画像生成装置に好適に使用されるフリーズエン
コーダに関する。
【０００２】
【従来の技術】衛星放送等において、高品位（または、
ハイビジョン：ＨＤＴＶ）テレビジョン方式が実用化さ
れている。ＨＤＴＶ方式の映像信号を放送する場合、Ｈ
ＤＴＶ方式の映像信号を、たとえば、ＭＵＳＥ方式によ
り帯域圧縮し、伝送する。ＭＵＳＥ方式については、例
えば、「ＭＵＳＥ−ハイビジョン伝送方式（二宮佑一
著、社団法人電子情報通信学会刊、１９９０年１２月１
日）」（文献１）に開示されている。ＭＵＳＥ方式にお
いては、映像信号をフィールド間、フレーム間およびラ
イン間でサンプリング位相にオフセットを施すが、４フ
ィールド、つまり、２フレームでサンプリング位相が一
巡する処理を行って、伝送に用いる帯域圧縮した信号、
つまり、ＭＵＳＥ信号を生成する。
ハイビジョン：ＨＤＴＶ）テレビジョン方式が実用化さ
れている。ＨＤＴＶ方式の映像信号を放送する場合、Ｈ
ＤＴＶ方式の映像信号を、たとえば、ＭＵＳＥ方式によ
り帯域圧縮し、伝送する。ＭＵＳＥ方式については、例
えば、「ＭＵＳＥ−ハイビジョン伝送方式（二宮佑一
著、社団法人電子情報通信学会刊、１９９０年１２月１
日）」（文献１）に開示されている。ＭＵＳＥ方式にお
いては、映像信号をフィールド間、フレーム間およびラ
イン間でサンプリング位相にオフセットを施すが、４フ
ィールド、つまり、２フレームでサンプリング位相が一
巡する処理を行って、伝送に用いる帯域圧縮した信号、
つまり、ＭＵＳＥ信号を生成する。
【０００３】ＭＵＳＥ信号を受信して帯域伸長し、ＨＤ
ＴＶ方式の映像信号を復号するＭＵＳＥデコーダまたは
ＭＵＳＥ受信機は、４つの連続したフィールド信号を用
いてＨＤＴＶ方式の映像信号を復号する。
ＴＶ方式の映像信号を復号するＭＵＳＥデコーダまたは
ＭＵＳＥ受信機は、４つの連続したフィールド信号を用
いてＨＤＴＶ方式の映像信号を復号する。
【０００４】ＭＵＳＥデコーダにおいて、静止画像を復
元する場合、４フィールド分の映像信号を記憶可能な容
量のメモリに記憶したデータを用いて静止画像を復元す
る。つまり、４フィールド分の映像信号データをフレー
ム間内挿して１画面分の静止画像を生成する。ＭＵＳＥ
信号から１画面分の静止画像を生成して保持するＭＵＳ
Ｅデコーダの動作を、ＭＵＳＥデコーダのフリーズ動作
と呼ぶ。
元する場合、４フィールド分の映像信号を記憶可能な容
量のメモリに記憶したデータを用いて静止画像を復元す
る。つまり、４フィールド分の映像信号データをフレー
ム間内挿して１画面分の静止画像を生成する。ＭＵＳＥ
信号から１画面分の静止画像を生成して保持するＭＵＳ
Ｅデコーダの動作を、ＭＵＳＥデコーダのフリーズ動作
と呼ぶ。
【０００５】ＭＵＳＥ信号には、各フレームごとに、連
続する２つのフレームの画像間の移動量および移動方向
を示す動きベクトルが制御信号として付加されており、
ＭＵＳＥデコーダは各フレームの映像信号（画像デー
タ）について動きベクトル補償処理処理を行うことがで
きる。
続する２つのフレームの画像間の移動量および移動方向
を示す動きベクトルが制御信号として付加されており、
ＭＵＳＥデコーダは各フレームの映像信号（画像デー
タ）について動きベクトル補償処理処理を行うことがで
きる。
【０００６】
【発明が解決しようとする課題】ＭＵＳＥデコーダが動
きベクトル補償処理を行っている場合において、フリー
ズ動作を行うと、生成された静止画像が二重に見えるこ
とがある。
きベクトル補償処理を行っている場合において、フリー
ズ動作を行うと、生成された静止画像が二重に見えるこ
とがある。
【０００７】本発明は、上述した従来技術の問題点に鑑
みてなされたものであり、本発明の目的は、フリーズ動
作において、動きベクトル補償を行っても品質の高い静
止画像が生成する静止画像生成装置を提供することにあ
る。また本発明の他の目的は、静止画像生成装置に好適
に利用可能なフリーズエンコーダを提供することにあ
る。
みてなされたものであり、本発明の目的は、フリーズ動
作において、動きベクトル補償を行っても品質の高い静
止画像が生成する静止画像生成装置を提供することにあ
る。また本発明の他の目的は、静止画像生成装置に好適
に利用可能なフリーズエンコーダを提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の静止画像生成装
置は、フリーズエンコーダを用いて、動きベクトル補償
しても２重の静止画像にならないような動きベクトル信
号を発生する。したがって、本発明によれば、フリーズ
信号がオン状態のとき、第１フィールドのタイミングに
おいて水平動きベクトルおよび垂直動きベクトルをその
まま出力し、第２フィールドのタイミングにおいて水平
動きベクトルの半分の値および垂直動きベクトルの半分
の値を出力し、第３フィールドのタイミングにおいて水
平動きベクトルを零の値および垂直動きベクトルを零の
値にして出力するフリーズエンコーダと、スイッチ回路
と該スイッチ回路の出力端子に接続された映像信号を１
フレームド分を記憶するフレームメモリとを有し、該フ
レームメモリの出力端子がスイッチ回路の第１の入力端
子に接続され、入力映像信号がスイッチ回路の第２の入
力端子に印加され、フリーズ信号が印加されたときスイ
ッチ回路の第１の入力端子が付勢されスイッチ回路およ
びフレームメモリとが協働してフレーム間内挿を行う回
路を構成し、フレームメモリに記憶された映像信号に対
して、フリーズエンコーダからの動きベクトルを用いて
動きベクトル補償を行うフレーム間内挿ループ回路と、
前記スイッチ回路から出力される映像信号を１フィール
ド分記憶するフィールドメモリと、該フィールドメモリ
から出力されるフィールド映像信号と、前記スイッチ回
路から出力される映像信号とを入力し、フィールドサン
プリング信号に基づいてフィールド間内挿を行うフィー
ルド間内挿回路とを有する静止画像生成装置が提供され
る。
置は、フリーズエンコーダを用いて、動きベクトル補償
しても２重の静止画像にならないような動きベクトル信
号を発生する。したがって、本発明によれば、フリーズ
信号がオン状態のとき、第１フィールドのタイミングに
おいて水平動きベクトルおよび垂直動きベクトルをその
まま出力し、第２フィールドのタイミングにおいて水平
動きベクトルの半分の値および垂直動きベクトルの半分
の値を出力し、第３フィールドのタイミングにおいて水
平動きベクトルを零の値および垂直動きベクトルを零の
値にして出力するフリーズエンコーダと、スイッチ回路
と該スイッチ回路の出力端子に接続された映像信号を１
フレームド分を記憶するフレームメモリとを有し、該フ
レームメモリの出力端子がスイッチ回路の第１の入力端
子に接続され、入力映像信号がスイッチ回路の第２の入
力端子に印加され、フリーズ信号が印加されたときスイ
ッチ回路の第１の入力端子が付勢されスイッチ回路およ
びフレームメモリとが協働してフレーム間内挿を行う回
路を構成し、フレームメモリに記憶された映像信号に対
して、フリーズエンコーダからの動きベクトルを用いて
動きベクトル補償を行うフレーム間内挿ループ回路と、
前記スイッチ回路から出力される映像信号を１フィール
ド分記憶するフィールドメモリと、該フィールドメモリ
から出力されるフィールド映像信号と、前記スイッチ回
路から出力される映像信号とを入力し、フィールドサン
プリング信号に基づいてフィールド間内挿を行うフィー
ルド間内挿回路とを有する静止画像生成装置が提供され
る。
【０００９】好適には、フレーム間内挿ループ回路の後
段に、該フレーム間内挿ループ回路の出力映像信号を所
定の周波数まで上昇させる周波数変換回路と、該周波数
変換された信号をオフセットサブサンプリングするオフ
セットサブサンプリング回路とを有し、オフセットサブ
サンプリング結果を、フィールドメモリおよびフィール
ド間内挿回路に印加する。
段に、該フレーム間内挿ループ回路の出力映像信号を所
定の周波数まで上昇させる周波数変換回路と、該周波数
変換された信号をオフセットサブサンプリングするオフ
セットサブサンプリング回路とを有し、オフセットサブ
サンプリング結果を、フィールドメモリおよびフィール
ド間内挿回路に印加する。
【００１０】特定的には、前記フリーズエンコーダは、
フリーズ信号を前記第１のタイミングの間保持する第１
の保持回路と、フリーズ信号を前記第２のタイミングの
間保持する第２の保持回路と、水平方向動きベクトルの
値を半分の値に計算する水平方向動きベクトル計算回路
と、垂直方向動きベクトルの値を半分の値に計算する垂
直方向動きベクトル計算回路と、第１の保持回路の保持
フリーズ信号に基づいて、水平方向動きベクトルの値ま
たは水平方向動きベクトル計算回路の出力のいずれかを
選択する第１のスイッチ回路と、第２の保持回路の保持
フリーズ信号に基づいて、該第１のスイッチ回路の出力
または値０のいずれかを選択する第２のスイッチ回路
と、第１の保持回路の保持フリーズ信号に基づいて、垂
直方向動きベクトルの値または垂直方向動きベクトル計
算回路の出力のいずれかを選択する第３のスイッチ回路
と、第２の保持回路の保持フリーズ信号に基づいて、該
第３のスイッチ回路の出力または値０のいずれかを選択
する第４のスイッチ回路とを有する。
フリーズ信号を前記第１のタイミングの間保持する第１
の保持回路と、フリーズ信号を前記第２のタイミングの
間保持する第２の保持回路と、水平方向動きベクトルの
値を半分の値に計算する水平方向動きベクトル計算回路
と、垂直方向動きベクトルの値を半分の値に計算する垂
直方向動きベクトル計算回路と、第１の保持回路の保持
フリーズ信号に基づいて、水平方向動きベクトルの値ま
たは水平方向動きベクトル計算回路の出力のいずれかを
選択する第１のスイッチ回路と、第２の保持回路の保持
フリーズ信号に基づいて、該第１のスイッチ回路の出力
または値０のいずれかを選択する第２のスイッチ回路
と、第１の保持回路の保持フリーズ信号に基づいて、垂
直方向動きベクトルの値または垂直方向動きベクトル計
算回路の出力のいずれかを選択する第３のスイッチ回路
と、第２の保持回路の保持フリーズ信号に基づいて、該
第３のスイッチ回路の出力または値０のいずれかを選択
する第４のスイッチ回路とを有する。
【００１１】好適には、フリーズエンコーダは、第５の
スイッチ回路と、該スイッチ回路の出力端子に接続され
フィールドサンプリング信号を保持する第３の保持回路
とを有し、前記第１の保持回路の保持フリーズ信号に基
づいて第５のスイッチ回路の第１の入力端子に印加され
たフィールドサンプリング信号と、前記第５のスイッチ
回路の第２の入力端子に印加される保持フリーズサンプ
リング信号とを選択して出力するフィールドサンプリン
グ信号選択回路をさらに有する。
スイッチ回路と、該スイッチ回路の出力端子に接続され
フィールドサンプリング信号を保持する第３の保持回路
とを有し、前記第１の保持回路の保持フリーズ信号に基
づいて第５のスイッチ回路の第１の入力端子に印加され
たフィールドサンプリング信号と、前記第５のスイッチ
回路の第２の入力端子に印加される保持フリーズサンプ
リング信号とを選択して出力するフィールドサンプリン
グ信号選択回路をさらに有する。
【００１２】また好適には、フリーズエンコーダは、第
１の入力端子にフィールドサンプリング信号が印加され
る第５のスイッチ回路と、出力端子が前記第５のスイッ
チ回路の第２の入力端子に接続された第６のスイッチ回
路と、前記第５のスイッチの出力端子に接続されフィー
ルドサンプリング信号を１フィールド期間保持する第３
の保持回路と、該第３の保持回路からの出力信号をさら
に１フィールド保持する第４の保持回路と、前記第３の
保持回路の出力を反転する信号反転回路とを有し、該信
号反転回路の出力が前記第６のスイッチ回路の第１の入
力端子に印加され、前記第４の保持回路の出力信号が前
記第６のスイッチ回路の第２の入力端子に印加され、前
記第５のスイッチ回路は前記第１の保持回路の保持フィ
ールド信号に基づいて付勢され、前記第６のスイッチ回
路は前記第２の保持回路の保持フィールド信号に基づい
て付勢される、フィールドサンプリング信号選択回路を
さらに有する。
１の入力端子にフィールドサンプリング信号が印加され
る第５のスイッチ回路と、出力端子が前記第５のスイッ
チ回路の第２の入力端子に接続された第６のスイッチ回
路と、前記第５のスイッチの出力端子に接続されフィー
ルドサンプリング信号を１フィールド期間保持する第３
の保持回路と、該第３の保持回路からの出力信号をさら
に１フィールド保持する第４の保持回路と、前記第３の
保持回路の出力を反転する信号反転回路とを有し、該信
号反転回路の出力が前記第６のスイッチ回路の第１の入
力端子に印加され、前記第４の保持回路の出力信号が前
記第６のスイッチ回路の第２の入力端子に印加され、前
記第５のスイッチ回路は前記第１の保持回路の保持フィ
ールド信号に基づいて付勢され、前記第６のスイッチ回
路は前記第２の保持回路の保持フィールド信号に基づい
て付勢される、フィールドサンプリング信号選択回路を
さらに有する。
【００１３】好適には、前記映像信号はＭＵＳＥ信号で
あり、フレーム間内挿ループ回路は、ＭＵＳＥ信号の第
１のフレームと第２のフレームとの間の内挿処理および
動きベクトル補償処理を行う。
あり、フレーム間内挿ループ回路は、ＭＵＳＥ信号の第
１のフレームと第２のフレームとの間の内挿処理および
動きベクトル補償処理を行う。
【００１４】
【作用】フレーム間内挿ループ回路において、フレーム
間内挿を行い、必要に応じて、動きベクトル補償を行
う。フリーズエンコーダは、動きベクトル補償を行う場
合に、水平動きベクトルの値、垂直動きベクトルの値を
そのまま用いると、静止画像が２重になるから、これを
防止するため、フリーズ信号が入力されたとき、第１フ
ィールドのタイミングにおいて水平動きベクトルおよび
垂直動きベクトルをそのまま出力し、第２フィールドの
タイミングにおいて水平動きベクトルの半分の値および
垂直動きベクトルの半分の値を出力し、第３フィールド
のタイミングにおいて水平動きベクトルを零の値および
垂直動きベクトルを零の値にして、フレーム間内挿ルー
プ回路に出力する。
間内挿を行い、必要に応じて、動きベクトル補償を行
う。フリーズエンコーダは、動きベクトル補償を行う場
合に、水平動きベクトルの値、垂直動きベクトルの値を
そのまま用いると、静止画像が２重になるから、これを
防止するため、フリーズ信号が入力されたとき、第１フ
ィールドのタイミングにおいて水平動きベクトルおよび
垂直動きベクトルをそのまま出力し、第２フィールドの
タイミングにおいて水平動きベクトルの半分の値および
垂直動きベクトルの半分の値を出力し、第３フィールド
のタイミングにおいて水平動きベクトルを零の値および
垂直動きベクトルを零の値にして、フレーム間内挿ルー
プ回路に出力する。
【００１５】
【実施例】第１実施例 図１〜図５を参照して本発明の第１実施例の静止画像生
成装置について述べる。静止画像生成装置は、図１に示
したＭＵＳＥデコーダに設けられる。図１および図２を
参照して、静止画像生成装置が設けられるＭＵＳＥデコ
ーダ１の構成、および、ＭＵＳＥ信号の構成を説明す
る。図１はＭＵＳＥデコーダ１の構成図である。図２は
ＭＵＳＥ信号のフレーム構成図である。ＭＵＳＥ信号の
１フレーム分の映像信号は第１フィールドおよび第２フ
ィールドの２つのフィールドから構成されている。ＭＵ
ＳＥデコーダ１は、放送衛星（ＢＳ）等から、ハイビジ
ョン用映像信号がＭＵＳＥ方式により帯域圧縮されて放
送波として伝送されてきたＭＵＳＥ信号を受信し、音声
信号の復調および映像信号の帯域伸長を行って音声出力
ＡＳおよび映像出力ＶＳを復調する。ＭＵＳＥデコーダ
１は、受信回路（ＲＸ）１０、ローパスフィルタ（ＬＰ
Ｆ）１２、アナログ／ディジタル変換回路（Ａ／Ｄ）１
４、信号分離回路１６、音声処理回路１８および映像処
理回路２０から構成される。静止画像生成装置は、映像
処理回路２０内に設けられる。
成装置について述べる。静止画像生成装置は、図１に示
したＭＵＳＥデコーダに設けられる。図１および図２を
参照して、静止画像生成装置が設けられるＭＵＳＥデコ
ーダ１の構成、および、ＭＵＳＥ信号の構成を説明す
る。図１はＭＵＳＥデコーダ１の構成図である。図２は
ＭＵＳＥ信号のフレーム構成図である。ＭＵＳＥ信号の
１フレーム分の映像信号は第１フィールドおよび第２フ
ィールドの２つのフィールドから構成されている。ＭＵ
ＳＥデコーダ１は、放送衛星（ＢＳ）等から、ハイビジ
ョン用映像信号がＭＵＳＥ方式により帯域圧縮されて放
送波として伝送されてきたＭＵＳＥ信号を受信し、音声
信号の復調および映像信号の帯域伸長を行って音声出力
ＡＳおよび映像出力ＶＳを復調する。ＭＵＳＥデコーダ
１は、受信回路（ＲＸ）１０、ローパスフィルタ（ＬＰ
Ｆ）１２、アナログ／ディジタル変換回路（Ａ／Ｄ）１
４、信号分離回路１６、音声処理回路１８および映像処
理回路２０から構成される。静止画像生成装置は、映像
処理回路２０内に設けられる。
【００１６】受信回路１０は放送波を受信し、１６．２
ＭＨZ のＭＵＳＥ信号を抽出する。ローパスフィルタ１
２は、受信回路１０で抽出された１６．２ＭＨZ の信号
成分のうち、８．１ＭＨｚ以下の信号成分のみを通過さ
せる。Ａ／Ｄ変換回路１４は、ローパスフィルタ１２で
低域炉波された８．１ＭＨｚのＭＵＳＥ信号をその２倍
のサンプリング周波数の１６．２ＭＨｚでサンプリング
して、８ビットのディジタル形式のＭＵＳＥ信号ＡＤＳ
に変換する。Ａ／Ｄ変換されたディジタルＭＵＳＥ信号
は信号分離回路１６および映像処理回路２０に印加され
る。
ＭＨZ のＭＵＳＥ信号を抽出する。ローパスフィルタ１
２は、受信回路１０で抽出された１６．２ＭＨZ の信号
成分のうち、８．１ＭＨｚ以下の信号成分のみを通過さ
せる。Ａ／Ｄ変換回路１４は、ローパスフィルタ１２で
低域炉波された８．１ＭＨｚのＭＵＳＥ信号をその２倍
のサンプリング周波数の１６．２ＭＨｚでサンプリング
して、８ビットのディジタル形式のＭＵＳＥ信号ＡＤＳ
に変換する。Ａ／Ｄ変換されたディジタルＭＵＳＥ信号
は信号分離回路１６および映像処理回路２０に印加され
る。
【００１７】信号分離回路１６は、Ａ／Ｄ変換されたデ
ィジタルＭＵＳＥ信号ＡＤＳから、１６．２ＭＨｚのク
ロック信号ＣＫを再生してＭＵＳＥデコーダ１の各回路
に供給する。信号分離回路１６はさらに、図２を参照し
て後述するフレームパルスを検出してＭＵＳＥデコーダ
１のフレーム同期をとる。さらに、信号分離回路１６は
ディジタルＭＵＳＥ信号ＡＤＳから音声信号と映像信号
の動きベクトルとを分離して、これらをそれぞれを音声
処理回路１８と映像処理回路２０に印加する。
ィジタルＭＵＳＥ信号ＡＤＳから、１６．２ＭＨｚのク
ロック信号ＣＫを再生してＭＵＳＥデコーダ１の各回路
に供給する。信号分離回路１６はさらに、図２を参照し
て後述するフレームパルスを検出してＭＵＳＥデコーダ
１のフレーム同期をとる。さらに、信号分離回路１６は
ディジタルＭＵＳＥ信号ＡＤＳから音声信号と映像信号
の動きベクトルとを分離して、これらをそれぞれを音声
処理回路１８と映像処理回路２０に印加する。
【００１８】音声処理回路１８は、信号分離回路１６で
分離された音声信号を処理して音声出力ＶＳを出力す
る。映像処理回路２０は、後述する静止画像生成装置３
または静止画像生成装置３Ａを有しており、ディジタル
ＭＵＳＥ信号ＡＤＳと信号分離回路１６で抽出された動
きベクトルとから、ＭＵＳＥ信号を帯域伸長して静止画
像または動画像を生成し、これらのいずれかを映像出力
ＶＳとして出力する。静止画像生成装置３（図３〜図５
参照）は、映像処理回路２０においてＭＵＳＥ信号から
静止画像を生成するために用いられる。
分離された音声信号を処理して音声出力ＶＳを出力す
る。映像処理回路２０は、後述する静止画像生成装置３
または静止画像生成装置３Ａを有しており、ディジタル
ＭＵＳＥ信号ＡＤＳと信号分離回路１６で抽出された動
きベクトルとから、ＭＵＳＥ信号を帯域伸長して静止画
像または動画像を生成し、これらのいずれかを映像出力
ＶＳとして出力する。静止画像生成装置３（図３〜図５
参照）は、映像処理回路２０においてＭＵＳＥ信号から
静止画像を生成するために用いられる。
【００１９】図３〜図５を参照して第１実施例の静止画
像生成装置３を説明する。図３は静止画像生成装置３の
構成図である。静止画像生成装置３は、スイッチ３０、
フレームメモリ３２、周波数変換回路（ＦＣ）３４、オ
フセット・サブサンプリング回路（ＯＦＳ）３６、フィ
ールドメモリ（ＦＩＭ）３８およびフィールド間内挿回
路（ＩＦＩ）４０から構成されている。スイッチ３０と
フレームメモリ３２とが、フレーム間内挿ループ回路４
２を構成している。
像生成装置３を説明する。図３は静止画像生成装置３の
構成図である。静止画像生成装置３は、スイッチ３０、
フレームメモリ３２、周波数変換回路（ＦＣ）３４、オ
フセット・サブサンプリング回路（ＯＦＳ）３６、フィ
ールドメモリ（ＦＩＭ）３８およびフィールド間内挿回
路（ＩＦＩ）４０から構成されている。スイッチ３０と
フレームメモリ３２とが、フレーム間内挿ループ回路４
２を構成している。
【００２０】図１に示したＡ／Ｄ変換回路１４において
変換された、１６．２ＭＨZ のディジタルＭＵＳＥ信号
ＡＤＳは、映像処理回路２０に設けられた静止画像生成
装置３のフレーム間内挿ループ回路４２に入力される。
フレーム間内挿ループ回路４２のスイッチ３０は、フレ
ームサンプル信号ＦＲＳの論理値が１のとき接点ａが付
勢されて、スイッチ３０およびフレームメモリ３２が閉
ループ構成されて静止画像を生成するためのフレーム間
内挿ループ回路を構成し、フレームサンプル信号ＦＲＳ
の論理値が０のとき接点ｂが付勢されて、スイッチ３０
の第２接点に印加されたディジタルＭＵＳＥ信号ＡＤＳ
がスイッチ３０から出力される。フレームメモリ３２
は、スイッチ３０で選択された、フレームメモリ３２の
出力ディジタルＭＵＳＥ信号、または、ディジタルＭＵ
ＳＥ信号ＡＤＳを記憶し、信号分離回路１６から入力さ
れた動きベクトルに基づいて動き補償処理を行い、１フ
レーム分の時間（１１２５Ｈ（ライン））だけ遅延して
スイッチ３０に出力する。
変換された、１６．２ＭＨZ のディジタルＭＵＳＥ信号
ＡＤＳは、映像処理回路２０に設けられた静止画像生成
装置３のフレーム間内挿ループ回路４２に入力される。
フレーム間内挿ループ回路４２のスイッチ３０は、フレ
ームサンプル信号ＦＲＳの論理値が１のとき接点ａが付
勢されて、スイッチ３０およびフレームメモリ３２が閉
ループ構成されて静止画像を生成するためのフレーム間
内挿ループ回路を構成し、フレームサンプル信号ＦＲＳ
の論理値が０のとき接点ｂが付勢されて、スイッチ３０
の第２接点に印加されたディジタルＭＵＳＥ信号ＡＤＳ
がスイッチ３０から出力される。フレームメモリ３２
は、スイッチ３０で選択された、フレームメモリ３２の
出力ディジタルＭＵＳＥ信号、または、ディジタルＭＵ
ＳＥ信号ＡＤＳを記憶し、信号分離回路１６から入力さ
れた動きベクトルに基づいて動き補償処理を行い、１フ
レーム分の時間（１１２５Ｈ（ライン））だけ遅延して
スイッチ３０に出力する。
【００２１】フレーム間内挿ループ回路４２におけるフ
レーム間内挿処理について、さらに図４を参照して詳し
く説明する。図４は、ＭＵＳＥ信号のサンプリング位相
を示す図であって、（Ａ）は２フレーム前（Ｖ２）のデ
ータの系列（サンプリング位相）を示し、（Ｂ）は１フ
レーム前（Ｖ１）のデータの系列を示し、（Ｃ）は現在
のフィールド（Ｖ０）のデータの系列を示す。各々のフ
レームのデータはサンプリング周期ａ＝１／１６．２Ｍ
ＨZ で時系列的に並んでいる。２フレーム前（Ｖ２）の
データと１フレーム前（Ｖ１）のデータ、あるいは、１
フレーム前（Ｖ１）のデータと現在のフィールド（Ｖ
０）のデータとは、１／２サンプリング周期ｂ（１／３
２．４ＭＨZ ）だけずれている。
レーム間内挿処理について、さらに図４を参照して詳し
く説明する。図４は、ＭＵＳＥ信号のサンプリング位相
を示す図であって、（Ａ）は２フレーム前（Ｖ２）のデ
ータの系列（サンプリング位相）を示し、（Ｂ）は１フ
レーム前（Ｖ１）のデータの系列を示し、（Ｃ）は現在
のフィールド（Ｖ０）のデータの系列を示す。各々のフ
レームのデータはサンプリング周期ａ＝１／１６．２Ｍ
ＨZ で時系列的に並んでいる。２フレーム前（Ｖ２）の
データと１フレーム前（Ｖ１）のデータ、あるいは、１
フレーム前（Ｖ１）のデータと現在のフィールド（Ｖ
０）のデータとは、１／２サンプリング周期ｂ（１／３
２．４ＭＨZ ）だけずれている。
【００２２】したがって、フレームサンプル信号ＦＲＳ
の周波数は３２．４ＭＨｚであり、スイッチ３０から選
択出力される信号ＳＷＳは３２．４ＭＨｚとなる。スイ
ッチ３０の接点ｂには現在のフィールド（Ｖ０）のデー
タが印加される。フレームメモリ３２で遅延されたデー
タは、データＰ０がデータＰ３とＰ４との間に内挿さ
れ、データＰ１がデータＰ４とＰ５との間に内挿されて
３２．４ＭＨ Z のデータとなり、スイッチ３０からのデ
ィジタルＭＵＳＥ信号ＡＤＳによって新しくフレーム間
内挿されると、データＰ４がデータＰ６とＰ７との間に
内挿され、データＰ５がデータＰ７とＰ８との間に内挿
されて、データＰ０，Ｐ１，Ｐ２はフレームメモリ３２
内でオーバーライトされて捨てられる。
の周波数は３２．４ＭＨｚであり、スイッチ３０から選
択出力される信号ＳＷＳは３２．４ＭＨｚとなる。スイ
ッチ３０の接点ｂには現在のフィールド（Ｖ０）のデー
タが印加される。フレームメモリ３２で遅延されたデー
タは、データＰ０がデータＰ３とＰ４との間に内挿さ
れ、データＰ１がデータＰ４とＰ５との間に内挿されて
３２．４ＭＨ Z のデータとなり、スイッチ３０からのデ
ィジタルＭＵＳＥ信号ＡＤＳによって新しくフレーム間
内挿されると、データＰ４がデータＰ６とＰ７との間に
内挿され、データＰ５がデータＰ７とＰ８との間に内挿
されて、データＰ０，Ｐ１，Ｐ２はフレームメモリ３２
内でオーバーライトされて捨てられる。
【００２３】このようにしてフレーム間内挿された、３
２．４ＭＨZ のデータが、ディジタルフィルタ回路を内
蔵する周波数変換回路３４において、３２．４ＭＨZ の
３／２倍の４８．６ＭＨZ の周波数のデータに周波数変
換される。オフセット・サブサンプリング回路３６は、
周波数変換回路３４で周波数変換した４８．６ＭＨｚの
周波数変換ＭＵＳＥ信号ＦＣＳを１／２に間引いて、２
４．３ＭＨｚのオフセットサンプリング信号ＯＦＳＳを
生成する。オフセットサンプリング信号ＯＦＳＳはフィ
ールドメモリ３８およびフィールド間内挿回路４０に印
加される。オフセットサンプリング信号ＯＦＳＳと、フ
ィールドメモリ３８においてフィールド分だけ遅延され
たオフセットサンプリング信号ＦＭＳとが、フィールド
間内挿回路４０において、フィールド間内挿処理が行わ
れ、４８．６ＭＨZ のフィールド間内挿ＭＵＳＥ信号
が、静止画像ＦＶＯとして出力される。このように、静
止画像生成装置３は、フリーズ信号が印加されたとき、
スイッチ３０が接点ａ側に付勢されてフレームメモリ３
２に記憶したディジタルＭＵＳＥ信号ＡＤＳを用いて、
換言すれば、接点ｂに印加されたディジタルＭＵＳＥ信
号ＡＤＳを用いずに、静止画像ＶＦＯを出力する。
２．４ＭＨZ のデータが、ディジタルフィルタ回路を内
蔵する周波数変換回路３４において、３２．４ＭＨZ の
３／２倍の４８．６ＭＨZ の周波数のデータに周波数変
換される。オフセット・サブサンプリング回路３６は、
周波数変換回路３４で周波数変換した４８．６ＭＨｚの
周波数変換ＭＵＳＥ信号ＦＣＳを１／２に間引いて、２
４．３ＭＨｚのオフセットサンプリング信号ＯＦＳＳを
生成する。オフセットサンプリング信号ＯＦＳＳはフィ
ールドメモリ３８およびフィールド間内挿回路４０に印
加される。オフセットサンプリング信号ＯＦＳＳと、フ
ィールドメモリ３８においてフィールド分だけ遅延され
たオフセットサンプリング信号ＦＭＳとが、フィールド
間内挿回路４０において、フィールド間内挿処理が行わ
れ、４８．６ＭＨZ のフィールド間内挿ＭＵＳＥ信号
が、静止画像ＦＶＯとして出力される。このように、静
止画像生成装置３は、フリーズ信号が印加されたとき、
スイッチ３０が接点ａ側に付勢されてフレームメモリ３
２に記憶したディジタルＭＵＳＥ信号ＡＤＳを用いて、
換言すれば、接点ｂに印加されたディジタルＭＵＳＥ信
号ＡＤＳを用いずに、静止画像ＶＦＯを出力する。
【００２４】以上は、フレームメモリ３２において動き
ベクトル補償を行わない場合の静止画像生成動作を述べ
たが、以下、フレームメモリ３２において、動きベクト
ル補償を行う場合の静止画像の生成動作を述べる。動き
ベクトル補償は、フレームメモリ３２において、垂直成
分は３ビットの垂直成分信号ＭＶＶ、水平成分は４ビッ
トの水平成分信号ＭＶＨの動きベクトル信号に応じて遅
延量を変更して、フレームメモリ３２に記録されたＭＵ
ＳＥ信号に対して垂直方向、および／または、水平方向
の位置補正を行う。
ベクトル補償を行わない場合の静止画像生成動作を述べ
たが、以下、フレームメモリ３２において、動きベクト
ル補償を行う場合の静止画像の生成動作を述べる。動き
ベクトル補償は、フレームメモリ３２において、垂直成
分は３ビットの垂直成分信号ＭＶＶ、水平成分は４ビッ
トの水平成分信号ＭＶＨの動きベクトル信号に応じて遅
延量を変更して、フレームメモリ３２に記録されたＭＵ
ＳＥ信号に対して垂直方向、および／または、水平方向
の位置補正を行う。
【００２５】図５を参照してその詳細を述べる。つま
り、複数のフィールドのデータの関係に着目して動き補
償処理を行う場合の静止画像生成装置３の動作を説明す
る。図５は図３に示した静止画像生成装置３のフレーム
間内挿ループ回路４２における動き補償処理を行う場合
における動作を示す図であって、図５（Ａ）はフレーム
間内挿処理が施される前の４つのフィールドｊ−３，
〜，ｊのデータ配列を示し、図５（Ｂ）はフレーム間内
挿処理された２つのフレームｎ−１，ｎのデータの配列
を示す。フレーム間内挿ループ回路４２のスイッチ３０
に順次、入力されたフレームｍ−１，ｍのデータは、動
きベクトルｍｖａで示す水平方向および垂直方向の動き
を伴っている。図５（Ａ），（Ｂ）に記号ｐ，ｑ，ｒ，
ｓとして示すように、フレームｍ−１のフィールドｊ−
３のデータのそれぞれは、フレームｍの対応するフィー
ルドｊ−１のデータのそれぞれに対して１／２サンプリ
ング周期ずれており、フレームｍ−１のフィールドｊ−
２のデータのそれぞれは、フレームｍの対応するフィー
ルドｊのデータのそれぞれに対して１／２周期ずれてい
る。フレームｍ−１におけるフィールドｊ−３は、図２
に示した第１フィールドに相当し、フィールドｊ−２
は、第２フィールドに相当する。同様に、フレームｍに
おけるフィールドｊ−１は、第１フィールドに相当し、
フィールドｊは第２フィールドに相当する。
り、複数のフィールドのデータの関係に着目して動き補
償処理を行う場合の静止画像生成装置３の動作を説明す
る。図５は図３に示した静止画像生成装置３のフレーム
間内挿ループ回路４２における動き補償処理を行う場合
における動作を示す図であって、図５（Ａ）はフレーム
間内挿処理が施される前の４つのフィールドｊ−３，
〜，ｊのデータ配列を示し、図５（Ｂ）はフレーム間内
挿処理された２つのフレームｎ−１，ｎのデータの配列
を示す。フレーム間内挿ループ回路４２のスイッチ３０
に順次、入力されたフレームｍ−１，ｍのデータは、動
きベクトルｍｖａで示す水平方向および垂直方向の動き
を伴っている。図５（Ａ），（Ｂ）に記号ｐ，ｑ，ｒ，
ｓとして示すように、フレームｍ−１のフィールドｊ−
３のデータのそれぞれは、フレームｍの対応するフィー
ルドｊ−１のデータのそれぞれに対して１／２サンプリ
ング周期ずれており、フレームｍ−１のフィールドｊ−
２のデータのそれぞれは、フレームｍの対応するフィー
ルドｊのデータのそれぞれに対して１／２周期ずれてい
る。フレームｍ−１におけるフィールドｊ−３は、図２
に示した第１フィールドに相当し、フィールドｊ−２
は、第２フィールドに相当する。同様に、フレームｍに
おけるフィールドｊ−１は、第１フィールドに相当し、
フィールドｊは第２フィールドに相当する。
【００２６】フレーム間内挿ループ回路４２は、フレー
ムｍ−１のフィールドｊ−３のデータを動きベクトルｍ
ｖａだけ移動させてフレームｍのフィールドｊ−１のデ
ータに内挿して、フィールドｊ−３，ｊ−１のデータか
らなるフレームｎ−１のフレーム間内挿データを生成す
る。同様に、フレーム間内挿ループ回路４２は、フレー
ムｍ−１のフィールドｊ−２のデータを動きベクトルｍ
ｖａだけ移動させてフレームｍのフィールドｊのデータ
に内挿して、フィールドｊ−２，ｊのデータからなるフ
レームｎのフレーム間内挿データを生成する。従って、
フレームｎ−１，ｎのデータの位置関係は、動きベクト
ルａの半分のベクトルｖｂだけずれたものとなる。この
ように、フレーム間内挿ループ回路４２において動きベ
クトル補償を行うと、静止画像生成装置３から静止画像
ＦＶＯがベクトルｖｂだけずれて出力されるので、表示
装置に表示させた場合、１フレームごと、２重にずれて
表示されるから、品質のよい静止画像とは言えない。つ
まり、第１実施例において、動きベクトル補償をした場
合には、品質のよい静止画像が得られない。
ムｍ−１のフィールドｊ−３のデータを動きベクトルｍ
ｖａだけ移動させてフレームｍのフィールドｊ−１のデ
ータに内挿して、フィールドｊ−３，ｊ−１のデータか
らなるフレームｎ−１のフレーム間内挿データを生成す
る。同様に、フレーム間内挿ループ回路４２は、フレー
ムｍ−１のフィールドｊ−２のデータを動きベクトルｍ
ｖａだけ移動させてフレームｍのフィールドｊのデータ
に内挿して、フィールドｊ−２，ｊのデータからなるフ
レームｎのフレーム間内挿データを生成する。従って、
フレームｎ−１，ｎのデータの位置関係は、動きベクト
ルａの半分のベクトルｖｂだけずれたものとなる。この
ように、フレーム間内挿ループ回路４２において動きベ
クトル補償を行うと、静止画像生成装置３から静止画像
ＦＶＯがベクトルｖｂだけずれて出力されるので、表示
装置に表示させた場合、１フレームごと、２重にずれて
表示されるから、品質のよい静止画像とは言えない。つ
まり、第１実施例において、動きベクトル補償をした場
合には、品質のよい静止画像が得られない。
【００２７】第２実施例 第２実施例は上述した第１実施例の問題を解決する。以
下、図６〜図１０を参照して第２実施例として、静止画
像生成装置３を改良した静止画像生成装置３Ａを説明す
る。静止画像生成装置３Ａは、第１実施例の静止画像生
成装置３による静止画像の２重表示を防止することがで
きるように構成されており、静止画像生成装置３と同
様、図１に示したＭＵＳＥデコーダ１の映像処理回路２
０に配設されてＭＵＳＥ信号から静止画像を生成する。
下、図６〜図１０を参照して第２実施例として、静止画
像生成装置３を改良した静止画像生成装置３Ａを説明す
る。静止画像生成装置３Ａは、第１実施例の静止画像生
成装置３による静止画像の２重表示を防止することがで
きるように構成されており、静止画像生成装置３と同
様、図１に示したＭＵＳＥデコーダ１の映像処理回路２
０に配設されてＭＵＳＥ信号から静止画像を生成する。
【００２８】図６は静止画像生成装置３Ａの構成図であ
る。静止画像生成装置３Ａは、スイッチ３０、フレーム
メモリ３２、周波数変換回路３４、オフセット・サブサ
ンプリング回路３６、フィールドメモリ３８、フィール
ド間内挿回路４０およびフリーズエンコーダ６２から構
成される。静止画像生成装置３Ａには、図４に示した静
止画像生成装置３に、フリーズエンコーダ６２を付加し
ている。その他の回路構成は、静止画像生成装置３と同
様である。
る。静止画像生成装置３Ａは、スイッチ３０、フレーム
メモリ３２、周波数変換回路３４、オフセット・サブサ
ンプリング回路３６、フィールドメモリ３８、フィール
ド間内挿回路４０およびフリーズエンコーダ６２から構
成される。静止画像生成装置３Ａには、図４に示した静
止画像生成装置３に、フリーズエンコーダ６２を付加し
ている。その他の回路構成は、静止画像生成装置３と同
様である。
【００２９】図７および図８を参照してフリーズエンコ
ーダ６２の構成および動作を説明する。図７はフリーズ
エンコーダ６２の構成図である。図８は図７に示したフ
リーズエンコーダ６２の動作を示すタイミングチャート
であり、（Ａ）はクロック信号ＶＤの波形を示し、
（Ｂ）はフリーズ信号ＦＲＺの波形を示し、（Ｃ）は動
きベクトルの水平成分信号ＭＶＨを示し、（Ｄ）は動き
ベクトルの垂直成分信号ＭＶＶを示し、（Ｅ）はフィー
ルドサンプル信号ＦＩＳの波形を示す。
ーダ６２の構成および動作を説明する。図７はフリーズ
エンコーダ６２の構成図である。図８は図７に示したフ
リーズエンコーダ６２の動作を示すタイミングチャート
であり、（Ａ）はクロック信号ＶＤの波形を示し、
（Ｂ）はフリーズ信号ＦＲＺの波形を示し、（Ｃ）は動
きベクトルの水平成分信号ＭＶＨを示し、（Ｄ）は動き
ベクトルの垂直成分信号ＭＶＶを示し、（Ｅ）はフィー
ルドサンプル信号ＦＩＳの波形を示す。
【００３０】図７に示すように、フリーズエンコーダ６
２は、Ｄ形フリップフロップ６２０，６２２，６３０，
６４０，６５２、第１のスイッチ（ＳＷａ）６３４、第
２のスイッチ（ＳＷｂ）６４４、第３のスイッチ（ＳＷ
ｃ）６５０、第４のスイッチ（ＳＷｄ）６３６、第５の
スイッチ（ＳＷｅ）６４６、水平成分フィールド換算回
路（ＦＣ）６３２、垂直成分フィールド換算回路（Ｆ
Ｃ）６４２、および、信号反転回路（インバータ）６５
４から構成される。図８（Ａ）に示すように、クロック
信号ＶＤは、その１周期がディジタルＭＵＳＥ信号ＡＤ
Ｓの１フィールドのクロック信号であり、Ｄ形フリップ
フロップ６２０，６２２，６３０，６４０，６５２のそ
れぞれのクロック入力端子に印加される。
２は、Ｄ形フリップフロップ６２０，６２２，６３０，
６４０，６５２、第１のスイッチ（ＳＷａ）６３４、第
２のスイッチ（ＳＷｂ）６４４、第３のスイッチ（ＳＷ
ｃ）６５０、第４のスイッチ（ＳＷｄ）６３６、第５の
スイッチ（ＳＷｅ）６４６、水平成分フィールド換算回
路（ＦＣ）６３２、垂直成分フィールド換算回路（Ｆ
Ｃ）６４２、および、信号反転回路（インバータ）６５
４から構成される。図８（Ａ）に示すように、クロック
信号ＶＤは、その１周期がディジタルＭＵＳＥ信号ＡＤ
Ｓの１フィールドのクロック信号であり、Ｄ形フリップ
フロップ６２０，６２２，６３０，６４０，６５２のそ
れぞれのクロック入力端子に印加される。
【００３１】Ｄ形フリップフロップ６２０は、クロック
信号ＶＤの立ち上がり点で遅延入力端子Ｄに入力されて
いるフリーズ信号ＦＲＺ（図８（Ｂ））をラッチする。
Ｄ形フリップフロップ６２２の出力信号は、スイッチ６
３４，６４４，６５０の制御（付勢）信号として使用さ
れる。フリーズ信号ＦＲＺは、静止画像をえたい場合
に、ＭＵＳＥデコーダ１の利用者等により設定される信
号であり、静止画像生成装置３Ａが静止画像を生成する
動作を行う場合には論理値１となり、その他の場合には
論理値０となる。
信号ＶＤの立ち上がり点で遅延入力端子Ｄに入力されて
いるフリーズ信号ＦＲＺ（図８（Ｂ））をラッチする。
Ｄ形フリップフロップ６２２の出力信号は、スイッチ６
３４，６４４，６５０の制御（付勢）信号として使用さ
れる。フリーズ信号ＦＲＺは、静止画像をえたい場合
に、ＭＵＳＥデコーダ１の利用者等により設定される信
号であり、静止画像生成装置３Ａが静止画像を生成する
動作を行う場合には論理値１となり、その他の場合には
論理値０となる。
【００３２】Ｄ形フリップフロップ６２２は、次のクロ
ック信号ＶＤの立ち上がり点でＤ形フリップフロップ６
２０から出力されたフリーズ信号ＦＲＺをラッチし、ス
イッチ６３６，６４６に付勢（制御）信号として出力す
る。Ｄ形フリップフロップ６２２の出力信号は、Ｄ形フ
リップフロップ６２０の出力信号よりクロック信号Ｖ
Ｄ、１周期分の遅延している。Ｄ形フリップフロップ６
３０は、クロック信号ＶＤの立ち上がり点で３ビット並
列形式で入力端子Ｄに入力される動きベクトルの水平成
分信号ｘをラッチして水平成分フィールド換算回路６３
２に出力する。水平成分フィールド換算回路６３２は、
Ｄ形フリップフロップ６３０から出力された動きベクト
ルの水平成分信号ｘの１／２の値の水平方向のフィール
ド換算値信号ｘ／２を算出して、スイッチ６３４の接点
ｂに出力する。
ック信号ＶＤの立ち上がり点でＤ形フリップフロップ６
２０から出力されたフリーズ信号ＦＲＺをラッチし、ス
イッチ６３６，６４６に付勢（制御）信号として出力す
る。Ｄ形フリップフロップ６２２の出力信号は、Ｄ形フ
リップフロップ６２０の出力信号よりクロック信号Ｖ
Ｄ、１周期分の遅延している。Ｄ形フリップフロップ６
３０は、クロック信号ＶＤの立ち上がり点で３ビット並
列形式で入力端子Ｄに入力される動きベクトルの水平成
分信号ｘをラッチして水平成分フィールド換算回路６３
２に出力する。水平成分フィールド換算回路６３２は、
Ｄ形フリップフロップ６３０から出力された動きベクト
ルの水平成分信号ｘの１／２の値の水平方向のフィール
ド換算値信号ｘ／２を算出して、スイッチ６３４の接点
ｂに出力する。
【００３３】スイッチ６３４は、Ｄ形フリップフロップ
６２０から出力されたフリーズ信号ＦＲＺの論理値が０
である場合に接点ａを選択して動きベクトルの水平成分
信号ｘをスイッチ６３６の接点ａに出力し、論理値１で
ある場合に接点ｂを選択して水平方向のフィールド換算
値信号ｘ／２をスイッチ６３６の接点ａに出力する。ス
イッチ６３６は、Ｄ形フリップフロップ６２２から出力
されたフリーズ信号ＦＲＺの論理値が０の場合に接点ａ
を選択して、スイッチ６３４で選択された水平成分信号
ｘまたはフィールド換算値信号ｘ／２を選択出力し、論
理値１である場合に接点ｂを選択して数値０を水平成分
信号ＭＶＨとして出力する。つまり、Ｄ形フリップフロ
ップ６３０、水平成分フィールド換算回路６３２および
スイッチ６３４，６３６の動作により、図８（Ｃ）に示
すように、フリーズ信号ＦＲＺが論理値１になってから
最初のクロック信号ＶＤの立ち上がり点までは、水平成
分信号ＭＶＨとして水平成分信号ｘがそのまま出力さ
れ、その次のクロック信号ＶＤの周期において水平成分
信号ＭＶＨとしてフィールド換算値信号ｘ／２が出力さ
れ、その次のクロック信号ＶＤの周期において水平成分
信号ＭＶＨとして数値０が出力される。
６２０から出力されたフリーズ信号ＦＲＺの論理値が０
である場合に接点ａを選択して動きベクトルの水平成分
信号ｘをスイッチ６３６の接点ａに出力し、論理値１で
ある場合に接点ｂを選択して水平方向のフィールド換算
値信号ｘ／２をスイッチ６３６の接点ａに出力する。ス
イッチ６３６は、Ｄ形フリップフロップ６２２から出力
されたフリーズ信号ＦＲＺの論理値が０の場合に接点ａ
を選択して、スイッチ６３４で選択された水平成分信号
ｘまたはフィールド換算値信号ｘ／２を選択出力し、論
理値１である場合に接点ｂを選択して数値０を水平成分
信号ＭＶＨとして出力する。つまり、Ｄ形フリップフロ
ップ６３０、水平成分フィールド換算回路６３２および
スイッチ６３４，６３６の動作により、図８（Ｃ）に示
すように、フリーズ信号ＦＲＺが論理値１になってから
最初のクロック信号ＶＤの立ち上がり点までは、水平成
分信号ＭＶＨとして水平成分信号ｘがそのまま出力さ
れ、その次のクロック信号ＶＤの周期において水平成分
信号ＭＶＨとしてフィールド換算値信号ｘ／２が出力さ
れ、その次のクロック信号ＶＤの周期において水平成分
信号ＭＶＨとして数値０が出力される。
【００３４】Ｄ形フリップフロップ６４０は、クロック
信号ＶＤの立ち上がり点で４ビット並列形式で入力端子
Ｄに入力される動きベクトルの垂直成分信号ｙをラッチ
して垂直成分フィールド換算回路６４２に対して出力す
る。垂直成分フィールド換算回路６４２は、Ｄ形フリッ
プフロップ６４０から出力された動きベクトルの垂直成
分（信号値ｙ）の１／２の値の垂直方向のフィールド換
算値ｙ／２を算出してスイッチ６４４の接点ｂに出力す
る。
信号ＶＤの立ち上がり点で４ビット並列形式で入力端子
Ｄに入力される動きベクトルの垂直成分信号ｙをラッチ
して垂直成分フィールド換算回路６４２に対して出力す
る。垂直成分フィールド換算回路６４２は、Ｄ形フリッ
プフロップ６４０から出力された動きベクトルの垂直成
分（信号値ｙ）の１／２の値の垂直方向のフィールド換
算値ｙ／２を算出してスイッチ６４４の接点ｂに出力す
る。
【００３５】スイッチ６４４は、Ｄ形フリップフロップ
６２０から出力されたフリーズ信号ＦＲＺの論理値が０
である場合に接点ａを選択して動きベクトルの垂直成分
信号ｙをスイッチ６４６の接点ａに出力し、論理値１で
ある場合に接点ｂを選択して垂直方向のフィールド換算
値信号ｙ／２をスイッチ６４６の接点ａに出力する。ス
イッチ６４６は、Ｄ形フリップフロップ６２２から出力
される信号が論理値０である場合に接点ａを選択して、
スイッチ６４４で選択出力した垂直成分信号ｙまたはフ
ィールド換算信号ｙ／２を選択出力し、論理値１である
場合に接点ｂを選択して数値０を垂直成分信号ＭＶＶと
して出力する。
６２０から出力されたフリーズ信号ＦＲＺの論理値が０
である場合に接点ａを選択して動きベクトルの垂直成分
信号ｙをスイッチ６４６の接点ａに出力し、論理値１で
ある場合に接点ｂを選択して垂直方向のフィールド換算
値信号ｙ／２をスイッチ６４６の接点ａに出力する。ス
イッチ６４６は、Ｄ形フリップフロップ６２２から出力
される信号が論理値０である場合に接点ａを選択して、
スイッチ６４４で選択出力した垂直成分信号ｙまたはフ
ィールド換算信号ｙ／２を選択出力し、論理値１である
場合に接点ｂを選択して数値０を垂直成分信号ＭＶＶと
して出力する。
【００３６】つまり、Ｄ形フリップフロップ６４０、垂
直成分フィールド換算回路６４２およびスイッチ６４
４，６４６の動作により、図８（Ｄ）に示すように、フ
リーズ信号ＦＲＺが論理値１になってから最初のクロッ
ク信号ＶＤの立ち上がり点までは（第１のタイミングの
間）、垂直成分信号ＭＶＶとして垂直成分信号ｙがその
まま出力され、その次のクロック信号ＶＤの周期（第２
のタイミングの間）において垂直成分信号ＭＶＶとして
フィールド換算信号ｙ／２が出力され、その次のクロッ
ク信号ＶＤの周期（第３のタイミングの間）において垂
直成分信号ＭＶＶとして数値０が出力される。
直成分フィールド換算回路６４２およびスイッチ６４
４，６４６の動作により、図８（Ｄ）に示すように、フ
リーズ信号ＦＲＺが論理値１になってから最初のクロッ
ク信号ＶＤの立ち上がり点までは（第１のタイミングの
間）、垂直成分信号ＭＶＶとして垂直成分信号ｙがその
まま出力され、その次のクロック信号ＶＤの周期（第２
のタイミングの間）において垂直成分信号ＭＶＶとして
フィールド換算信号ｙ／２が出力され、その次のクロッ
ク信号ＶＤの周期（第３のタイミングの間）において垂
直成分信号ＭＶＶとして数値０が出力される。
【００３７】スイッチ６５０は、Ｄ形フリップフロップ
６２０から出力されるフリーズ信号ＦＲＺが論理値０で
ある場合に接点ａを選択し、論理値１である場合に接点
ｂを選択してフィールドサンプル信号ＦＩＳとして出力
する。Ｄ形フリップフロップ６５２は、スイッチ６５０
の出力信号をクロック信号ＶＤの立ち上がり点でラッチ
してインバータ６５４に出力する。インバータ６５４
は、Ｄ形フリップフロップ６５２の出力信号の論理値を
反転してスイッチ６５０の接点ｂに対して出力する。ス
イッチ６５０が接点ｂを選択している場合、Ｄ形フリッ
プフロップ６５２と論理回路６５４とは周波数を１／２
にする１／２分周回路を構成し、クロック信号ＶＤの立
ち上がり点ごとにＤ形フリップフロップ６５２の出力信
号の論理値が反転する。
６２０から出力されるフリーズ信号ＦＲＺが論理値０で
ある場合に接点ａを選択し、論理値１である場合に接点
ｂを選択してフィールドサンプル信号ＦＩＳとして出力
する。Ｄ形フリップフロップ６５２は、スイッチ６５０
の出力信号をクロック信号ＶＤの立ち上がり点でラッチ
してインバータ６５４に出力する。インバータ６５４
は、Ｄ形フリップフロップ６５２の出力信号の論理値を
反転してスイッチ６５０の接点ｂに対して出力する。ス
イッチ６５０が接点ｂを選択している場合、Ｄ形フリッ
プフロップ６５２と論理回路６５４とは周波数を１／２
にする１／２分周回路を構成し、クロック信号ＶＤの立
ち上がり点ごとにＤ形フリップフロップ６５２の出力信
号の論理値が反転する。
【００３８】スイッチ６５０、Ｄ形フリップフロップ６
５２およびインバータ６５４の動作により、図８（Ｅ）
に示すように、Ｄ形フリップフロップ６２０から出力さ
れるフリーズ信号ＦＲＺが論理値０の場合には、フィー
ルドサンプル信号ＦＩＳそのまま出力され、論理値１の
場合には、最初にＤ形フリップフロップ６２０から出力
される信号の立ち上がり点の直前のフィールドサンプル
信号ＦＩＳの論理値を反転した信号がフィールドサンプ
ル信号ＦＩＳとして出力され、その後はクロック信号Ｖ
Ｄの立ち上がり点ごとに論理値が反転する信号がフィー
ルドサンプル信号ＦＩＳとして出力される。
５２およびインバータ６５４の動作により、図８（Ｅ）
に示すように、Ｄ形フリップフロップ６２０から出力さ
れるフリーズ信号ＦＲＺが論理値０の場合には、フィー
ルドサンプル信号ＦＩＳそのまま出力され、論理値１の
場合には、最初にＤ形フリップフロップ６２０から出力
される信号の立ち上がり点の直前のフィールドサンプル
信号ＦＩＳの論理値を反転した信号がフィールドサンプ
ル信号ＦＩＳとして出力され、その後はクロック信号Ｖ
Ｄの立ち上がり点ごとに論理値が反転する信号がフィー
ルドサンプル信号ＦＩＳとして出力される。
【００３９】フリーズエンコーダ６２において、フィー
ルドサンプル信号ＦＩＳをクロック信号ＶＤ、１周期ご
とに論理値が反転する信号とした理由について説明す
る。フィールドサンプル信号ＦＩＳは、ＭＵＳＥ信号の
制御信号として伝送される信号であって、フィールドご
とのサンプリング位相を規定する。通常、フィールドサ
ンプル信号ＦＩＳは、フィールドごとに論理値が反転す
る信号であり、伝送されてきた動きベクトルによって、
その変調方法が変化する。つまり、フィールドサンプル
信号ＦＩＳは、フレーム反転となったり、論理値１また
は論理値０に固定となったりする場合がある。それゆえ
に、動きベクトルの値が変化するたびに、フィールドサ
ンプル信号ＦＩＳの値が変化する。
ルドサンプル信号ＦＩＳをクロック信号ＶＤ、１周期ご
とに論理値が反転する信号とした理由について説明す
る。フィールドサンプル信号ＦＩＳは、ＭＵＳＥ信号の
制御信号として伝送される信号であって、フィールドご
とのサンプリング位相を規定する。通常、フィールドサ
ンプル信号ＦＩＳは、フィールドごとに論理値が反転す
る信号であり、伝送されてきた動きベクトルによって、
その変調方法が変化する。つまり、フィールドサンプル
信号ＦＩＳは、フレーム反転となったり、論理値１また
は論理値０に固定となったりする場合がある。それゆえ
に、動きベクトルの値が変化するたびに、フィールドサ
ンプル信号ＦＩＳの値が変化する。
【００４０】フィールドサンプル信号ＦＩＳは、フィー
ルド間内挿回路４０において、サンプル位相を規定する
ために用いられるので、動きベクトルの値が変化するた
びに、フィールドサンプル信号ＦＩＳの値が変化する
と、出力される静止画像信号ＦＶＯが変化してしまうこ
とになる。したがって、フィールドサンプル信号ＦＩＳ
の波形は、動きベクトルの値の変化にかかわらず一定で
ある必要がある。上記理由により、フリーズエンコーダ
６２においてはスイッチ６５０、Ｄ形フリップフロップ
６５２およびインバータ６５４を用いてフィールドサン
プル信号ＦＩＳの波形を一定としている。フリーズエン
コーダ６２において、フィールドサンプル信号ＦＩＳの
波形を論理値１または論理値０一定とせずに、フレーム
ごとに反転させているのは、動きベクトルの値が０であ
る場合を考慮したものである。
ルド間内挿回路４０において、サンプル位相を規定する
ために用いられるので、動きベクトルの値が変化するた
びに、フィールドサンプル信号ＦＩＳの値が変化する
と、出力される静止画像信号ＦＶＯが変化してしまうこ
とになる。したがって、フィールドサンプル信号ＦＩＳ
の波形は、動きベクトルの値の変化にかかわらず一定で
ある必要がある。上記理由により、フリーズエンコーダ
６２においてはスイッチ６５０、Ｄ形フリップフロップ
６５２およびインバータ６５４を用いてフィールドサン
プル信号ＦＩＳの波形を一定としている。フリーズエン
コーダ６２において、フィールドサンプル信号ＦＩＳの
波形を論理値１または論理値０一定とせずに、フレーム
ごとに反転させているのは、動きベクトルの値が０であ
る場合を考慮したものである。
【００４１】以下、図９および図１０を参照し、フレー
ムメモリ３２を第１のフィールドメモリ３２０と第２の
フィールドメモリ３２２とに分けて考えて、フリーズ信
号ＦＲＺが論理値１である場合のフレーム間内挿ループ
４２の動作を説明する。図１０は、図６に示した静止画
像生成装置３Ａが静止画像を生成する動作を示す図であ
って、（Ａ）は直前フレームおよびその前のフレームの
第１のフィールドのデータがフレーム間内挿されたデー
タＰ1k’、直前フレームおよびその前のフレームの第１
のフィールドのデータがフレーム間内挿されたデータＰ
2k’および当該フレームのデータＰk の位置関係を示
し、（Ｂ）は（Ａ）に示したデータＰ1k’をデータＰk
の位置まで動き補償処理する動作を示し、（Ｃ）は
（Ａ）示したデータＰ2k’をデータＰ1k’（Ｐk ）の位
置まで動き補償処理する動作を示し、（Ｄ）は動き補償
処理動作が終了した時点でのデータＰ1k’，Ｐ2k’，Ｐ
k位置関係を示す。
ムメモリ３２を第１のフィールドメモリ３２０と第２の
フィールドメモリ３２２とに分けて考えて、フリーズ信
号ＦＲＺが論理値１である場合のフレーム間内挿ループ
４２の動作を説明する。図１０は、図６に示した静止画
像生成装置３Ａが静止画像を生成する動作を示す図であ
って、（Ａ）は直前フレームおよびその前のフレームの
第１のフィールドのデータがフレーム間内挿されたデー
タＰ1k’、直前フレームおよびその前のフレームの第１
のフィールドのデータがフレーム間内挿されたデータＰ
2k’および当該フレームのデータＰk の位置関係を示
し、（Ｂ）は（Ａ）に示したデータＰ1k’をデータＰk
の位置まで動き補償処理する動作を示し、（Ｃ）は
（Ａ）示したデータＰ2k’をデータＰ1k’（Ｐk ）の位
置まで動き補償処理する動作を示し、（Ｄ）は動き補償
処理動作が終了した時点でのデータＰ1k’，Ｐ2k’，Ｐ
k位置関係を示す。
【００４２】データＰ1k’，Ｐ2k’は、フリーズ信号Ｆ
ＲＺが論理値０である間に、フレーム間内挿ループ回路
４２が、それぞれ直前のフレームおよびその前のフレー
ムのの第１のフィールドのデータ同士、および、直前の
フレームおよびその前のフレームのの第２のフィールド
のデータ同士を、上述のようにフレーム間内挿処理して
生成する。フリーズ信号ＦＲＺが論理値１になった時点
において、データＰk ，Ｐ1k’，Ｐ2k’の位置関係は、
図１０（Ａ），（Ｃ）に示すように、動きベクトル
（ｘ，ｙ）でそれぞれ（ｘ／２，ｙ／２）ずつずれてい
る。
ＲＺが論理値０である間に、フレーム間内挿ループ回路
４２が、それぞれ直前のフレームおよびその前のフレー
ムのの第１のフィールドのデータ同士、および、直前の
フレームおよびその前のフレームのの第２のフィールド
のデータ同士を、上述のようにフレーム間内挿処理して
生成する。フリーズ信号ＦＲＺが論理値１になった時点
において、データＰk ，Ｐ1k’，Ｐ2k’の位置関係は、
図１０（Ａ），（Ｃ）に示すように、動きベクトル
（ｘ，ｙ）でそれぞれ（ｘ／２，ｙ／２）ずつずれてい
る。
【００４３】ＭＵＳＥデコーダ１の利用者がフリーズ信
号ＦＲＺを論理値１に設定すると、スイッチ３０は接点
ａを選択し、フレームメモリ３２に記憶されているデー
タをフレーム間内挿ループ回路４２内で巡回させる。フ
レームメモリ３２は、フレームサンプル信号ＦＲＳの論
理値が変わるたびに入力端子に入力されているデータを
読み込んで記憶する。したがって、フリーズ信号ＦＲＺ
が論理値１に設定された時点以降に、図９に示す位置Ｐ
１における、図１０（Ａ）に点線で示す当該フレームの
データＰk は、フレーム間内挿ループ回路４２に入力さ
れることなく捨てられてしまう。
号ＦＲＺを論理値１に設定すると、スイッチ３０は接点
ａを選択し、フレームメモリ３２に記憶されているデー
タをフレーム間内挿ループ回路４２内で巡回させる。フ
レームメモリ３２は、フレームサンプル信号ＦＲＳの論
理値が変わるたびに入力端子に入力されているデータを
読み込んで記憶する。したがって、フリーズ信号ＦＲＺ
が論理値１に設定された時点以降に、図９に示す位置Ｐ
１における、図１０（Ａ）に点線で示す当該フレームの
データＰk は、フレーム間内挿ループ回路４２に入力さ
れることなく捨てられてしまう。
【００４４】一方、図７を参照して上述したように、フ
リーズ信号ＦＲＺが論理値１に設定されてから最初のデ
ィジタルＭＵＳＥ信号ＡＤＳの立ち上がり点までの期間
は、フリーズエンコーダ６２は、図８（Ｃ），（Ｄ）に
示すように、水平成分信号ＭＶＨおよび垂直成分信号Ｍ
ＶＶとして動きベクトルの水平成分信号ｘと垂直成分信
号ｙそれぞれをフレームメモリ３２に対して出力する。
この期間において、フリーズエンコーダ６２から出力さ
れた水平成分信号ＭＶＨおよび垂直成分信号ＭＶＶに従
って、データＰ1k’は、図１０（Ｂ）に示すようにデー
タＰk の位置まで移動され、動き補償処理が施されて、
図９に示す位置Ｐ１に出力される。動き補償処理が施さ
れたデータＰ1k’は周波数変換回路３４に対して出力さ
れ、フィールドメモリ３２２に記憶される。同時に、デ
ータＰ2k’はフィールドメモリ３２２から図９の位置Ｐ
２に出力されており、フィールドメモリ３２０に記憶さ
れる。
リーズ信号ＦＲＺが論理値１に設定されてから最初のデ
ィジタルＭＵＳＥ信号ＡＤＳの立ち上がり点までの期間
は、フリーズエンコーダ６２は、図８（Ｃ），（Ｄ）に
示すように、水平成分信号ＭＶＨおよび垂直成分信号Ｍ
ＶＶとして動きベクトルの水平成分信号ｘと垂直成分信
号ｙそれぞれをフレームメモリ３２に対して出力する。
この期間において、フリーズエンコーダ６２から出力さ
れた水平成分信号ＭＶＨおよび垂直成分信号ＭＶＶに従
って、データＰ1k’は、図１０（Ｂ）に示すようにデー
タＰk の位置まで移動され、動き補償処理が施されて、
図９に示す位置Ｐ１に出力される。動き補償処理が施さ
れたデータＰ1k’は周波数変換回路３４に対して出力さ
れ、フィールドメモリ３２２に記憶される。同時に、デ
ータＰ2k’はフィールドメモリ３２２から図９の位置Ｐ
２に出力されており、フィールドメモリ３２０に記憶さ
れる。
【００４５】ディジタルＭＵＳＥ信号ＡＤＳの最初の立
ち上がり点から２番目の立ち上がり点までの期間は、フ
リーズエンコーダ６２は、図８（Ｃ），（Ｄ）に示すよ
うに、水平成分信号ＭＶＨおよび垂直成分信号ＭＶＶと
して、図７に示したフィールド換算回路６３２，６４２
のフィールド換算値信号ｘ／２、ｙ／２をフレームメモ
リ３２に出力する。この期間において、フリーズエンコ
ーダ６２から入力された水平成分信号ＭＶＨおよび垂直
成分信号ＭＶＶに従って、データＰ2k’は、図１０
（Ｃ）に示すようにデータＰ1k’（Ｐk ）の位置まで移
動され、動き補償処理が施されて、図９に示す位置Ｐ１
に出力される。動き補償処理が施されたデータＰ2k’は
周波数変換回路３４に出力され、フィールドメモリ３２
２に記憶される。同時に、データＰ2k’はフィールドメ
モリ３２２から図９の位置Ｐ２に出力されており、フィ
ールドメモリ３２０に記憶される。
ち上がり点から２番目の立ち上がり点までの期間は、フ
リーズエンコーダ６２は、図８（Ｃ），（Ｄ）に示すよ
うに、水平成分信号ＭＶＨおよび垂直成分信号ＭＶＶと
して、図７に示したフィールド換算回路６３２，６４２
のフィールド換算値信号ｘ／２、ｙ／２をフレームメモ
リ３２に出力する。この期間において、フリーズエンコ
ーダ６２から入力された水平成分信号ＭＶＨおよび垂直
成分信号ＭＶＶに従って、データＰ2k’は、図１０
（Ｃ）に示すようにデータＰ1k’（Ｐk ）の位置まで移
動され、動き補償処理が施されて、図９に示す位置Ｐ１
に出力される。動き補償処理が施されたデータＰ2k’は
周波数変換回路３４に出力され、フィールドメモリ３２
２に記憶される。同時に、データＰ2k’はフィールドメ
モリ３２２から図９の位置Ｐ２に出力されており、フィ
ールドメモリ３２０に記憶される。
【００４６】ディジタルＭＵＳＥ信号ＡＤＳの２番目の
立ち上がり点以降の期間は、フリーズエンコーダ６２の
スイッチ６３４，６４４の接点ｂが選択されているの
で、図８（Ｃ），（Ｄ）に示すように、水平成分信号Ｍ
ＶＨおよび垂直成分信号ＭＶＶとして数値０をそれぞれ
フレームメモリ３２に出力する。したがって、この期間
においてはフレームメモリ３２において動き補償処理は
行われず、データＰ1k’およびデータＰ2k’が同一の位
置に合わされた後に、そのままフレーム間内挿ループ回
路４２を巡回する。フレーム間内挿ループ回路４２にお
いて巡回するデータＰ1k’，Ｐ2k’は、スイッチ出力信
号ＳＷＳとして周波数変換回路３４に出力される。
立ち上がり点以降の期間は、フリーズエンコーダ６２の
スイッチ６３４，６４４の接点ｂが選択されているの
で、図８（Ｃ），（Ｄ）に示すように、水平成分信号Ｍ
ＶＨおよび垂直成分信号ＭＶＶとして数値０をそれぞれ
フレームメモリ３２に出力する。したがって、この期間
においてはフレームメモリ３２において動き補償処理は
行われず、データＰ1k’およびデータＰ2k’が同一の位
置に合わされた後に、そのままフレーム間内挿ループ回
路４２を巡回する。フレーム間内挿ループ回路４２にお
いて巡回するデータＰ1k’，Ｐ2k’は、スイッチ出力信
号ＳＷＳとして周波数変換回路３４に出力される。
【００４７】静止画像生成装置３Ａの全体動作を説明す
る。図１に示したＡ／Ｄ変換回路１４から出力されたデ
ィジタルＭＵＳＥ信号ＡＤＳは静止画像生成装置３Ａの
フレーム間内挿ループ回路４２に印加される。フレーム
間内挿ループ回路４２のスイッチ３０は、フリーズ信号
ＦＲＺが論理値１である場合に接点ａを選択し、フレー
ムメモリ３２に記憶されているデータをフレーム間内挿
ループ４２において巡回させ、フリーズ信号ＦＲＺが論
理値０である場合に接点ｂを選択して、当該フレームの
ディジタルＭＵＳＥ信号ＡＤＳとフレームメモリ３２が
１フレーム分の遅延を与えて出力したデータとを多重化
する。
る。図１に示したＡ／Ｄ変換回路１４から出力されたデ
ィジタルＭＵＳＥ信号ＡＤＳは静止画像生成装置３Ａの
フレーム間内挿ループ回路４２に印加される。フレーム
間内挿ループ回路４２のスイッチ３０は、フリーズ信号
ＦＲＺが論理値１である場合に接点ａを選択し、フレー
ムメモリ３２に記憶されているデータをフレーム間内挿
ループ４２において巡回させ、フリーズ信号ＦＲＺが論
理値０である場合に接点ｂを選択して、当該フレームの
ディジタルＭＵＳＥ信号ＡＤＳとフレームメモリ３２が
１フレーム分の遅延を与えて出力したデータとを多重化
する。
【００４８】フレーム間内挿ループ回路４２のフレーム
メモリ３２は、スイッチ３０から出力されたデータを記
憶し、動きベクトルに基づいて動き補償処理を行い、１
フレーム分の遅延を与えてスイッチ３０の接点ａに出力
する。フレーム間内挿ループ回路４２は、フリーズ信号
ＦＲＺが論理値１である間はフレーム間内挿処理を行っ
て、スイッチ出力信号ＳＷＳとして周波数変換回路３４
に出力する。
メモリ３２は、スイッチ３０から出力されたデータを記
憶し、動きベクトルに基づいて動き補償処理を行い、１
フレーム分の遅延を与えてスイッチ３０の接点ａに出力
する。フレーム間内挿ループ回路４２は、フリーズ信号
ＦＲＺが論理値１である間はフレーム間内挿処理を行っ
て、スイッチ出力信号ＳＷＳとして周波数変換回路３４
に出力する。
【００４９】周波数変換回路３４は、フレーム間内挿ル
ープ回路４２の出力信号ＳＷＳをフィルタリングして４
８．６ＭＨｚのフィルタリング信号ＦＣＳに変換し、オ
フセット・サブサンプリング回路３６に出力する。オフ
セット・サブサンプリング回路３６は、周波数変換回路
５４から入力されたフィルタリング信号ＦＣＳを２４．
３ＭＨｚのオフセットサンプリング信号ＯＦＳＳに変換
してフィールド間内挿回路６０に対して出力する。
ープ回路４２の出力信号ＳＷＳをフィルタリングして４
８．６ＭＨｚのフィルタリング信号ＦＣＳに変換し、オ
フセット・サブサンプリング回路３６に出力する。オフ
セット・サブサンプリング回路３６は、周波数変換回路
５４から入力されたフィルタリング信号ＦＣＳを２４．
３ＭＨｚのオフセットサンプリング信号ＯＦＳＳに変換
してフィールド間内挿回路６０に対して出力する。
【００５０】フィールドメモリ５８は、オフセットサブ
サンプリング回路３６の出力信号に対して１フィールド
分の遅延を与えてメモリ出力信号ＦＭＳとしてフィール
ド間内挿回路４０に対して出力する。フィールド間内挿
回路４０は、フィールドメモリ３８から入力されたメモ
リ出力信号ＦＭＳとフィールドサンプル信号ＦＩＳとを
用いてフィールド間内挿処理を行い、静止画像信号ＦＶ
Ｏを生成して出力する。
サンプリング回路３６の出力信号に対して１フィールド
分の遅延を与えてメモリ出力信号ＦＭＳとしてフィール
ド間内挿回路４０に対して出力する。フィールド間内挿
回路４０は、フィールドメモリ３８から入力されたメモ
リ出力信号ＦＭＳとフィールドサンプル信号ＦＩＳとを
用いてフィールド間内挿処理を行い、静止画像信号ＦＶ
Ｏを生成して出力する。
【００５１】以上のように静止画像生成装置３Ａを構成
することにより、フレーム間内挿ループ回路４２を巡回
するデータＰ1k’，Ｐ2k’の位置が一致するので、第１
の実施例に示した静止画像生成装置３のように、生成さ
れた静止画像が劣化して２重に見えるという不具合が生
じない。フリーズエンコーダ６２の回路は非常に簡単で
あり、図１に示した映像処理回路２０を構成する半導体
装置に容易に組み込むことができる。したがって、静止
画像生成装置３を静止画像生成装置３Ａに非常に容易に
グレードアップすることができる。
することにより、フレーム間内挿ループ回路４２を巡回
するデータＰ1k’，Ｐ2k’の位置が一致するので、第１
の実施例に示した静止画像生成装置３のように、生成さ
れた静止画像が劣化して２重に見えるという不具合が生
じない。フリーズエンコーダ６２の回路は非常に簡単で
あり、図１に示した映像処理回路２０を構成する半導体
装置に容易に組み込むことができる。したがって、静止
画像生成装置３を静止画像生成装置３Ａに非常に容易に
グレードアップすることができる。
【００５２】また、静止画像生成装置３Ａにおいて、デ
ータＰ1k’，Ｐ2k’はデータＰk の位置に合わせられる
ように構成されていたが、データＰ1k’，Ｐ2k’を重ね
合わせる位置はデータＰk に限らない。例えば静止画像
生成装置３Ａを、データＰ1k’のみを移動させてデータ
Ｐ2k’に重ねるように構成してもよい。また、本発明の
静止画像生成装置３，３Ａによれば、ＭＵＳＥ信号の
他、ＭＵＳＥ信号と同様な信号構成をとる映像信号から
も劣化のない静止画像信号を生成することが可能であ
る。
ータＰ1k’，Ｐ2k’はデータＰk の位置に合わせられる
ように構成されていたが、データＰ1k’，Ｐ2k’を重ね
合わせる位置はデータＰk に限らない。例えば静止画像
生成装置３Ａを、データＰ1k’のみを移動させてデータ
Ｐ2k’に重ねるように構成してもよい。また、本発明の
静止画像生成装置３，３Ａによれば、ＭＵＳＥ信号の
他、ＭＵＳＥ信号と同様な信号構成をとる映像信号から
も劣化のない静止画像信号を生成することが可能であ
る。
【００５３】第３実施例 以下、図１１を参照して本発明の第３実施例を説明す
る。第３実施例で説明するフリーズエンコーダ６６は、
第２実施例として静止画像生成装置３Ａのフリーズエン
コーダ６２の変形例である。図１１は、第３実施例にお
けるフリーズエンコーダ６６の構成図である。図１１に
示すように、フリーズエンコーダ６６は、Ｄ形フリップ
フロップ６６０，６６２，６９４，６９８、フィールド
換算回路６７０，６８０、および、スイッチ（ＳＷｆ）
６７２、スイッチ（ＳＷｇ）６８２、スイッチ（ＳＷ
ｈ）６９０、スイッチ（ＳＷｉ）６９２、スイッチ（Ｓ
Ｗｊ）６７４、スイッチ（ＳＷｋ）６８４およびインバ
ータ６９６から構成されている。
る。第３実施例で説明するフリーズエンコーダ６６は、
第２実施例として静止画像生成装置３Ａのフリーズエン
コーダ６２の変形例である。図１１は、第３実施例にお
けるフリーズエンコーダ６６の構成図である。図１１に
示すように、フリーズエンコーダ６６は、Ｄ形フリップ
フロップ６６０，６６２，６９４，６９８、フィールド
換算回路６７０，６８０、および、スイッチ（ＳＷｆ）
６７２、スイッチ（ＳＷｇ）６８２、スイッチ（ＳＷ
ｈ）６９０、スイッチ（ＳＷｉ）６９２、スイッチ（Ｓ
Ｗｊ）６７４、スイッチ（ＳＷｋ）６８４およびインバ
ータ６９６から構成されている。
【００５４】図１１に示したフリーズエンコーダ６６の
構成要素の内、Ｄ形フリップフロップ６６０，６６２，
６９４，６９８は、図７に示したフリーズエンコーダ６
２のＤ形フリップフロップ６２０，６２２，６３０，６
４０，６５２と同じであり、フィールド換算回路６７
０，６８０はフリーズエンコーダ６２のフィールド換算
回路６３２，６４２と同じであり、インバータ６９６は
フリーズエンコーダ６２のインバータ６５４と同じであ
り、スイッチ６７２，６８２，６９０，６７４，６８４
の機能はフリーズエンコーダ６２のスイッチ６３４，６
４４，６５０，６３６，６４６の機能と同じである。
構成要素の内、Ｄ形フリップフロップ６６０，６６２，
６９４，６９８は、図７に示したフリーズエンコーダ６
２のＤ形フリップフロップ６２０，６２２，６３０，６
４０，６５２と同じであり、フィールド換算回路６７
０，６８０はフリーズエンコーダ６２のフィールド換算
回路６３２，６４２と同じであり、インバータ６９６は
フリーズエンコーダ６２のインバータ６５４と同じであ
り、スイッチ６７２，６８２，６９０，６７４，６８４
の機能はフリーズエンコーダ６２のスイッチ６３４，６
４４，６５０，６３６，６４６の機能と同じである。
【００５５】フリーズエンコーダ６６は、図１０
（Ｂ），（Ｃ）に示した処理を省略し、フリーズ信号が
論理値１になったフィールドにおいて、直接、図１０
（Ａ）に示す状態から図１０（Ｄ）に示す状態への処理
を行う。フリーズエンコーダ６２を用いた静止画像生成
装置３Ａにおいて、フレーム間内挿ループ４２からフリ
ーズ信号が論理値１になった最初のフィールドに出力さ
れるデータは、フィールド換算回路６３２，６４２から
出力されたフィールド換算値に基づいて動き補償されて
いるので、正確にサンプリング位相を表さない。
（Ｂ），（Ｃ）に示した処理を省略し、フリーズ信号が
論理値１になったフィールドにおいて、直接、図１０
（Ａ）に示す状態から図１０（Ｄ）に示す状態への処理
を行う。フリーズエンコーダ６２を用いた静止画像生成
装置３Ａにおいて、フレーム間内挿ループ４２からフリ
ーズ信号が論理値１になった最初のフィールドに出力さ
れるデータは、フィールド換算回路６３２，６４２から
出力されたフィールド換算値に基づいて動き補償されて
いるので、正確にサンプリング位相を表さない。
【００５６】第３実施例に示したフリーズエンコーダ６
６においては、フリーズ信号が論理値１になって最初の
フィールドの次のフィールドのサンプリング位相を用い
てフィールド交番のフィールドサンプル信号ＦＩＳを生
成する。最初のフィールドにおいて、Ｄ形フリップフロ
ップ６６０の出力信号に従って、スイッチ６７２，６８
２，６９０はそれぞれ接点ａ側を選択し、水平成分信号
ＭＶＨ、水平成分信号ＭＶＶおよびフィールドサンプル
信号を出力する。続いて、Ｄ形フロップフロップ６６０
から出力される１フィールド分遅延されたフリーズ信号
ＦＲＺによりスイッチ６７２，６８２は接点ｂ側を選択
してフィールド換算回路６７０，６８０の結果を出力す
る。
６においては、フリーズ信号が論理値１になって最初の
フィールドの次のフィールドのサンプリング位相を用い
てフィールド交番のフィールドサンプル信号ＦＩＳを生
成する。最初のフィールドにおいて、Ｄ形フリップフロ
ップ６６０の出力信号に従って、スイッチ６７２，６８
２，６９０はそれぞれ接点ａ側を選択し、水平成分信号
ＭＶＨ、水平成分信号ＭＶＶおよびフィールドサンプル
信号を出力する。続いて、Ｄ形フロップフロップ６６０
から出力される１フィールド分遅延されたフリーズ信号
ＦＲＺによりスイッチ６７２，６８２は接点ｂ側を選択
してフィールド換算回路６７０，６８０の結果を出力す
る。
【００５７】この際、Ｄ形フリップフロップ６６２の出
力信号に従って、スイッチ６９２は接点ｂ側を選択して
１フレーム前のフィールドサンプル信号ＦＩＳをスイッ
チ６９０の接点ｂに出力する。また、Ｄフロップフロッ
プ６６０から出力される１フィールド分遅延されたフリ
ーズ信号ＦＲＺによりスイッチ６９０は接点ｂ側を選択
しており、１フレーム前のフィールドサンプル信号ＦＩ
Ｓが出力されることになる。続いて、Ｄ形フリップフロ
ップ６６２から出力される２フィールド分遅延されたフ
リーズ信号ＦＲＺによりスイッチ６９２は接点ａ側を選
択してフィールドサンプル信号ＦＩＳを出力する。フリ
ーズエンコーダ６６において発生させた動きベクトル信
号を用いて、フレーム間内挿ループ回路４２において動
きベクトル補償を行うと、静止画像は２重にならない。
力信号に従って、スイッチ６９２は接点ｂ側を選択して
１フレーム前のフィールドサンプル信号ＦＩＳをスイッ
チ６９０の接点ｂに出力する。また、Ｄフロップフロッ
プ６６０から出力される１フィールド分遅延されたフリ
ーズ信号ＦＲＺによりスイッチ６９０は接点ｂ側を選択
しており、１フレーム前のフィールドサンプル信号ＦＩ
Ｓが出力されることになる。続いて、Ｄ形フリップフロ
ップ６６２から出力される２フィールド分遅延されたフ
リーズ信号ＦＲＺによりスイッチ６９２は接点ａ側を選
択してフィールドサンプル信号ＦＩＳを出力する。フリ
ーズエンコーダ６６において発生させた動きベクトル信
号を用いて、フレーム間内挿ループ回路４２において動
きベクトル補償を行うと、静止画像は２重にならない。
【００５８】以上の説明は、映像信号としてＭＵＳＥ信
号を用いた場合について述べたが、ＭＵＳＥ信号の静止
画像に限らず、上記同様の映像信号から静止画像を生成
する場合も、上述した実施例と同様である。
号を用いた場合について述べたが、ＭＵＳＥ信号の静止
画像に限らず、上記同様の映像信号から静止画像を生成
する場合も、上述した実施例と同様である。
【００５９】
【発明の効果】以上説明したように、本発明の静止画像
生成装置によれば、映像信号、例えばＭＵＳＥ信号を帯
域伸長して静止画像を生成する際、動きベクトル補償を
する場合に発生する、２重静止画像の発生を防止でき
る。しかも、本発明の静止画像生成装置においては、簡
単な回路構成のフリーズエンコーダを付加するだけでよ
い。
生成装置によれば、映像信号、例えばＭＵＳＥ信号を帯
域伸長して静止画像を生成する際、動きベクトル補償を
する場合に発生する、２重静止画像の発生を防止でき
る。しかも、本発明の静止画像生成装置においては、簡
単な回路構成のフリーズエンコーダを付加するだけでよ
い。
【図１】本発明の静止画像生成装置が用いられるＭＵＳ
Ｅデコーダの構成を示す図である。
Ｅデコーダの構成を示す図である。
【図２】ＭＵＳＥ信号のフレーム構成を示す図である。
【図３】第１の実施例における本発明の静止画像生成装
置の構成を示す図である。
置の構成を示す図である。
【図４】ＭＵＳＥ信号のサンプリング位相を示す図であ
って、（Ａ）は最先のフレームのデータＰk "'のサンプ
リング位相を示し、（Ｂ）は２番目のフレームのデータ
Ｐk ”のサンプリング位相を示し、（Ｃ）は３番目のフ
レームのデータＰk ’のサンプリング位相を示す。
って、（Ａ）は最先のフレームのデータＰk "'のサンプ
リング位相を示し、（Ｂ）は２番目のフレームのデータ
Ｐk ”のサンプリング位相を示し、（Ｃ）は３番目のフ
レームのデータＰk ’のサンプリング位相を示す。
【図５】図１に示した静止画像生成装置のフレーム間内
挿ループ回路の動きベクトル補償処理を行う場合におけ
る動作を示す図であって、（Ａ）はフレーム間内挿処理
が施される前の４つのフィールドｊ−３，〜，ｊを示
し、（Ｂ）はフレーム間内挿処理により生成された２つ
のフレームｎ−１，ｎを示す。
挿ループ回路の動きベクトル補償処理を行う場合におけ
る動作を示す図であって、（Ａ）はフレーム間内挿処理
が施される前の４つのフィールドｊ−３，〜，ｊを示
し、（Ｂ）はフレーム間内挿処理により生成された２つ
のフレームｎ−１，ｎを示す。
【図６】第２の実施例における静止画像生成装置の構成
を示す図である。
を示す図である。
【図７】図６に示したフリーズエンコーダの構成を示す
図である。
図である。
【図８】図７に示したフリーズエンコーダの動作を示す
タイミングチャートであり、（Ａ）はクロック信号ＶＤ
の波形を示し、（Ｂ）はフリーズ信号ＦＲＺの波形を示
し、（Ｃ）は動きベクトルの水平成分信号ＭＶＨを示
し、（Ｄ）は動きベクトルの垂直成分信号ＭＶＶを示
し、（Ｅ）は信号フィールドサンプリング信号ＦＩＳの
波形を示す。
タイミングチャートであり、（Ａ）はクロック信号ＶＤ
の波形を示し、（Ｂ）はフリーズ信号ＦＲＺの波形を示
し、（Ｃ）は動きベクトルの水平成分信号ＭＶＨを示
し、（Ｄ）は動きベクトルの垂直成分信号ＭＶＶを示
し、（Ｅ）は信号フィールドサンプリング信号ＦＩＳの
波形を示す。
【図９】図６に示したスイッチおよびフレームメモリか
ら構成されるフレーム間内挿ループの動作を示す図であ
る。
ら構成されるフレーム間内挿ループの動作を示す図であ
る。
【図１０】図６に示した静止画像生成装置が静止画像を
生成する動作を示す図であって、（Ａ）は直前フレーム
およびその前のフレームの第１のフィールドのデータが
フレーム間内挿されたデータＰ1k’、直前フレームおよ
びその前のフレームの第１のフィールドのデータがフレ
ーム間内挿されたデータＰ2k’および当該フレームのデ
ータＰk の位置関係を示し、（Ｂ）は（Ａ）に示したデ
ータＰ1k’をデータＰk の位置まで動き補償処理する動
作を示し、（Ｃ）は（Ａ）示したデータＰ2k’をデータ
Ｐ1k’（Ｐk ）の位置まで動き補償処理する動作を示
し、（Ｄ）は動き補償処理動作が終了した時点でのデー
タＰ1k’，Ｐ2k’，Ｐk 位置関係を示す。
生成する動作を示す図であって、（Ａ）は直前フレーム
およびその前のフレームの第１のフィールドのデータが
フレーム間内挿されたデータＰ1k’、直前フレームおよ
びその前のフレームの第１のフィールドのデータがフレ
ーム間内挿されたデータＰ2k’および当該フレームのデ
ータＰk の位置関係を示し、（Ｂ）は（Ａ）に示したデ
ータＰ1k’をデータＰk の位置まで動き補償処理する動
作を示し、（Ｃ）は（Ａ）示したデータＰ2k’をデータ
Ｐ1k’（Ｐk ）の位置まで動き補償処理する動作を示
し、（Ｄ）は動き補償処理動作が終了した時点でのデー
タＰ1k’，Ｐ2k’，Ｐk 位置関係を示す。
【図１１】第３の実施例におけるフリーズエンコーダの
構成を示す図である。
構成を示す図である。
１…ＭＵＳＥデコーダ、 ３，３Ａ…静止画像生成装置、 ３０，６３４，６３６，６４６，６５０，６７２，６８
２，６９０，６９２，６７４，６８４…スイッチ、 ３２…フレームメモリ、 ５２０，５２２…フィールドメモリ、 ３４…周波数変換回路、 ３６…オフセットサブサンプリング回路 ３８…フィールドメモリ、 ４０…フィールド間内挿回路、 ４２…フレーム間内挿ループ回路、 ６２，６６…フリーズエンコーダ、 ６２０，６２２，６３０，６４０，６５２，６６０，６
６２，６９４，６９８…Ｄフリップフロップ、 ６３２，６４２，６７０，６８０…フィールド換算回
路、 ６５０，６９６…インバータ
２，６９０，６９２，６７４，６８４…スイッチ、 ３２…フレームメモリ、 ５２０，５２２…フィールドメモリ、 ３４…周波数変換回路、 ３６…オフセットサブサンプリング回路 ３８…フィールドメモリ、 ４０…フィールド間内挿回路、 ４２…フレーム間内挿ループ回路、 ６２，６６…フリーズエンコーダ、 ６２０，６２２，６３０，６４０，６５２，６６０，６
６２，６９４，６９８…Ｄフリップフロップ、 ６３２，６４２，６７０，６８０…フィールド換算回
路、 ６５０，６９６…インバータ
Claims (9)
- 【請求項１】フリーズ信号がオン状態のとき、第１フィ
ールドのタイミングにおいて入力された水平動きベクト
ルおよび垂直動きベクトルをそのまま出力し、第２フィ
ールドのタイミングにおいて前記水平動きベクトルの半
分の値および前記垂直動きベクトルの半分の値を出力
し、第３フィールドのタイミングにおいて前記水平動き
ベクトルを零の値および前記垂直動きベクトルを零の値
にして出力するフリーズエンコーダと、 スイッチ回路と該スイッチ回路の出力端子に接続され映
像信号を１フレーム分を記憶するフレームメモリとを有
し、該フレームメモリの出力端子が前記スイッチ回路の
第１の入力端子に接続され、入力映像信号が前記スイッ
チ回路の第２の入力端子に印加され、フリーズ信号が印
加されたとき前記スイッチ回路の第１の入力端子が付勢
され前記スイッチ回路および前記フレームメモリとが協
働してフレーム間内挿を行う回路を構成し、前記フレー
ムメモリに記憶された映像信号に対して前記フリーズエ
ンコーダからの動きベクトルを用いて動きベクトル補償
を行うフレーム間内挿ループ回路と、 前記スイッチ回路から出力される映像信号を１フィール
ド分記憶するフィールドメモリと、 該フィールドメモリから出力されるフィールド映像信号
と、前記スイッチ回路から出力される映像信号とを入力
し、フィールドサンプリング信号に基づいてフィールド
間内挿を行い静止画像を出力するフィールド間内挿回路
とを有する静止画像生成装置。 - 【請求項２】前記フレーム間内挿ループ回路の後段に、
該フレーム間内挿ループ回路の出力映像信号を所定の周
波数まで上昇させる周波数変換回路と、 該周波数変換された信号をオフセットサブサンプリング
するオフセットサブサンプリング回路とを有し、 該オフセットサブサンプリング結果を、前記フィールド
メモリおよび前記フィールド間内挿回路に印加する請求
項１記載の静止画像生成装置。 - 【請求項３】前記フリーズエンコーダは、 前記フリーズ信号を前記第１のタイミングの間保持する
第１の保持回路と、 前記フリーズ信号を前記第２のタイミングの間保持する
第２の保持回路と、 前記水平方向動きベクトルの値を半分の値に計算する水
平方向動きベクトル計算回路と、 前記垂直方向動きベクトルの値を半分の値に計算する垂
直方向動きベクトル計算回路と、 前記第１の保持回路の保持フリーズ信号に基づいて、前
記水平方向動きベクトルの値または前記水平方向動きベ
クトル計算回路の出力のいずれかを選択する第１のスイ
ッチ回路と、 前記第２の保持回路の保持フリーズ信号に基づいて、該
第１のスイッチ回路の出力または値０のいずれかを選択
する第２のスイッチ回路と、 前記第１の保持回路の保持フリーズ信号に基づいて、前
記垂直方向動きベクトルの値または前記垂直方向動きベ
クトル計算回路の出力のいずれかを選択する第３のスイ
ッチ回路と、 前記第２の保持回路の保持フリーズ信号に基づいて、該
第３のスイッチ回路の出力または値０のいずれかを選択
する第４のスイッチ回路とを有する、請求項１または２
記載の静止画像生成装置。 - 【請求項４】第５のスイッチ回路と、該スイッチ回路の
出力端子に接続されフィールドサンプリング信号を保持
する第３の保持回路とを有し、前記第１の保持回路の保
持フリーズ信号に基づいて、前記第５のスイッチ回路の
第１の入力端子に印加されたフィールドサンプリング信
号と、前記第５のスイッチ回路の第２の入力端子に印加
される保持フリーズサンプリング信号とを選択して出力
するフィールドサンプリング信号選択回路をさらに有す
る、請求項３記載の静止画像生成装置。 - 【請求項５】第１の入力端子にフィールドサンプリング
信号が印加される第５のスイッチ回路と、出力端子が前
記第５のスイッチ回路の第２の入力端子に接続された第
６のスイッチ回路と、前記第５のスイッチの出力端子に
接続されフィールドサンプリング信号を１フィールド期
間保持する第３の保持回路と、該第３の保持回路からの
出力信号をさらに１フィールド保持する第４の保持回路
と、前記第３の保持回路の出力を反転する信号反転回路
とを有し、該信号反転回路の出力が前記第６のスイッチ
回路の第１の入力端子に印加され、前記第４の保持回路
の出力信号が前記第６のスイッチ回路の第２の入力端子
に印加され、前記第５のスイッチ回路は前記第１の保持
回路の保持フィールド信号に基づいて付勢され、前記第
６のスイッチ回路は前記第２の保持回路の保持フィール
ド信号に基づいて付勢される、フィールドサンプリング
信号選択回路をさらに有する、請求項３記載の静止画像
生成装置。 - 【請求項６】前記映像信号はＭＵＳＥ信号であり、 前記フレーム間内挿ループ回路は、前記ＭＵＳＥ信号の
前記第１のフレームと前記第２のフレームとの間の内挿
処理および動きベクトル補償処理を行う、 請求項４または５記載の静止画像生成装置。 - 【請求項７】フリーズ信号を第１のタイミングの間保持
する第１の保持回路と、 前記フリーズ信号を第２のタイミングの間保持する第２
の保持回路と、 水平方向動きベクトルの値を半分の値に計算する水平方
向動きベクトル計算回路と、 垂直方向動きベクトルの値を半分の値に計算する垂直方
向動きベクトル計算回路と、 前記第１の保持回路の保持フリーズ信号に基づいて、前
記水平方向動きベクトルの値または前記水平方向動きベ
クトル計算回路の出力のいずれかを選択する第１のスイ
ッチ回路と、 前記第２の保持回路の保持フリーズ信号に基づいて、該
第１のスイッチ回路の出力または値０のいずれかを選択
する第２のスイッチ回路と、 前記第１の保持回路の保持フリーズ信号に基づいて、前
記垂直方向動きベクトルの値または前記垂直方向動きベ
クトル計算回路の出力のいずれかを選択する第３のスイ
ッチ回路と、 前記第２の保持回路の保持フリーズ信号に基づいて、該
第３のスイッチ回路の出力または値０のいずれかを選択
する第４のスイッチ回路とを有するフリーズエンコー
ダ。 - 【請求項８】第５のスイッチ回路と、該スイッチ回路の
出力端子に接続されフィールドサンプリング信号を保持
する第３の保持回路とを有し、前記第１の保持回路の保
持フリーズ信号に基づいて、前記第５のスイッチ回路の
第１の入力端子に印加されたフィールドサンプリング信
号と、前記第５のスイッチ回路の第２の入力端子に印加
される保持フリーズサンプリング信号とを選択して出力
するフィールドサンプリング信号選択回路をさらに有す
る、請求項７記載のフリーズエンコーダ。 - 【請求項９】第１の入力端子にフィールドサンプリング
信号が印加される第５のスイッチ回路と、出力端子が前
記第５のスイッチ回路の第２の入力端子に接続された第
６のスイッチ回路と、前記第５のスイッチの出力端子に
接続されフィールドサンプリング信号を１フィールド期
間保持する第３の保持回路と、該第３の保持回路からの
出力信号をさらに１フィールド保持する第４の保持回路
と、前記第３の保持回路の出力を反転する信号反転回路
とを有し、該信号反転回路の出力が前記第６のスイッチ
回路の第１の入力端子に印加され、前記第４の保持回路
の出力信号が前記第６のスイッチ回路の第２の入力端子
に印加され、前記第５のスイッチ回路は前記第１の保持
回路の保持フィールド信号に基づいて付勢され、前記第
６のスイッチ回路は前記第２の保持回路の保持フィール
ド信号に基づいて付勢される、フィールドサンプリング
信号選択回路をさらに有する、請求項７記載のフリーズ
エンコーダ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236625A JPH08102918A (ja) | 1994-09-30 | 1994-09-30 | 静止画像生成装置およびフリーズエンコーダ |
| US08/536,230 US5686971A (en) | 1994-09-30 | 1995-09-29 | Still picture generating apparatus and freeze encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236625A JPH08102918A (ja) | 1994-09-30 | 1994-09-30 | 静止画像生成装置およびフリーズエンコーダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08102918A true JPH08102918A (ja) | 1996-04-16 |
Family
ID=17003407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6236625A Pending JPH08102918A (ja) | 1994-09-30 | 1994-09-30 | 静止画像生成装置およびフリーズエンコーダ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5686971A (ja) |
| JP (1) | JPH08102918A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804295B1 (en) | 2000-01-07 | 2004-10-12 | International Business Machines Corporation | Conversion of video and audio to a streaming slide show |
| TWI250804B (en) * | 2004-02-06 | 2006-03-01 | Admtek Inc | Method and device for user to instantly sense and capture the audiovisual stream |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03175833A (ja) * | 1989-12-05 | 1991-07-30 | Matsushita Electric Ind Co Ltd | Ｍｕｓｅ信号の同期再生装置 |
-
1994
- 1994-09-30 JP JP6236625A patent/JPH08102918A/ja active Pending
-
1995
- 1995-09-29 US US08/536,230 patent/US5686971A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5686971A (en) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009450B1 (ko) | 텔레비젼 신호 변환기 | |
| AU615701B2 (en) | High definition video signal processing | |
| US5144427A (en) | Television receiver decoder apparatus for bandwidth-compressed high definition television signal | |
| JP2000500318A (ja) | 適応画像遅延装置 | |
| JPH0423874B2 (ja) | ||
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| JPH08102918A (ja) | 静止画像生成装置およびフリーズエンコーダ | |
| US5191415A (en) | Still image transmitting method | |
| JPS5879390A (ja) | テレビジヨン送受信方式 | |
| JPS60217778A (ja) | 高品位テレビ受信機 | |
| JP3246084B2 (ja) | 画残りを防止したｍｕｓｅデコーダ | |
| US20020159754A1 (en) | Apparatus and method of reproducing moving picture at variable speed | |
| JP2950140B2 (ja) | Ｍｕｓｅデコーダ動き補正回路 | |
| JP2557474B2 (ja) | Ｍｕｓｅデコーダの静止表示制御回路 | |
| JPH0654971B2 (ja) | 高品位テレビ受像機 | |
| JP3349285B2 (ja) | テレビジョン受像機 | |
| JPH0385976A (ja) | テレビジョン方式変換装置 | |
| JP3285892B2 (ja) | オフセットサブサンプリングデコード装置 | |
| JPH11239325A (ja) | サブサンプル信号デコード装置 | |
| JPS58218275A (ja) | テレビジヨン受像機 | |
| JPH0564155A (ja) | 高品位テレビジヨン信号デコーダ | |
| JPH06141293A (ja) | 直流オフセット除去テレビジョン信号処理回路 | |
| JPH07147671A (ja) | 簡易ｍｕｓｅデコード装置 | |
| JPH07123372A (ja) | Ｍｕｓｅ信号処理装置 | |
| JPH07170497A (ja) | 帯域圧縮映像信号復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |