JPH03289785A

JPH03289785A - 走査変換回路

Info

Publication number: JPH03289785A
Application number: JP2092495A
Authority: JP
Inventors: Hiroshi Kayashima; 茅嶋　宏; Hisatomo Watanabe; 渡辺　尚友; Noriyuki Tomimatsu; 富松　則行
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-04-05
Filing date: 1990-04-05
Publication date: 1991-12-19
Also published as: US5237396A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、テレビジ冒ン信号を、ディジタル処理で大
型表示デイスプレイヤ平面デイスプレィ等の表示装置に
再生する際の走査変換回路に関するものである。

〔従来の技術〕

第２図は例えばＮＴＳＣ方式のテレビジ曽ン信号（以下
ＮＴＳＣ信号と称す）を走査方式が異なる平面デイスプ
レィに表示する際の走査変換回路の一船釣橋成を示すブ
ロック図である。図において、（１）はＮＴＳＣ信号入
力端子、（２）はＮＴＳＣ信号入力端子（１）に到来す
る信号を入力とするＩＤＴＶ　デ：ｌ−ｆ、（３）は１
ＤＴｖデコーダ（２）の出力を入力とするクロック・制
御パルス発生部、（４）　、　（５）　。

（６）はＩＤＴＶデコーダ（２）とクロック・制御パル
ス発生部（３）の出力を入力とするＡ／Ｄ変換器、（７
）はクロック・制御パルス発生部（３）の出力を入力と
するメモリコントロール部、（８）はＡ／Ｄ変換器（４
）とメモリコントロール部（７）の出力を入力とする画
像メモリ、（９）はＡ／Ｄ変換器（５）とメモリコント
ロール部（７）の出力を入力とする画像メモリ、ＱＱは
Ａ／Ｄ変換器（６）とメモリコントロール部（７）の出
力を入力とする画像メモリ、（ロ）は画像メモリ（８）
の出力端子でＲ信号出力端子、曹は画像メモリ（９）の
出力端子でＧ信号出力端子、０は画像メモリ０Ｑの出力
端子でＢ信号出力端子である。

ココテ、よりＴｖデコーダとは、ＮＴＳＣ信号から輝度
信号と色信号の分離、色復調を行い、この出力を飛越し
走査から順次走査信号に変換する回路より成るものであ
る。

次に動作について説明する。

ＮＴＳＣ信号入力端子（１）に到来するアナログ量のＮ
ＴＳＣ信号は、よりＴｖデコーダ（２）に入力される。

上記ＩＤＴＶデコーダ（２）は、入力信号の輝度信号色
信号分離のために順次走査変換を行ない、フレーム周波
数５９．９４（ル）、走査線数５２５本、順次走査のＲ
ＧＢ信号と同期信号を出力する。ＩＤＴＶデコーダ（２
）の同期信号出力は、クロック・制御パルス発生部（３
）に入力される。上記クロック・制御パルス発生部（３
）は、入力信号に同期したクロックや制御パルスを、Ａ
／Ｄ変換器（４）〜（６）とメモリコントロール部（７
）に出力する。Ｒ信号出力端子（ロ）、Ｇ信号出力端子
（２）、Ｂ信号出力端子（至）の出力信号を表示する装
置（以下、表示装置と称す）は、ＮＴＳＣ信号のアスペ
クト比を満足するので、その画素数を４ｎ　Ｘ　３ｎと
する。ただし、ｎは正の整数である。

ＮＴＳＣ信号の水平有効走査率は８３（％）なので、Ｉ
ＤＴＶデコーダ（２）で順次走査変換されたＲＧＢ信号
の水平走査周波数をｆａとすると、Ａ／Ｄ変換！　（４
）〜（６）のりサンプルクロックｆ８は次式で求められ
る。

ｆｓ　＝　４ｎ　Ｘ　（１００／　８３）　Ｘ　ｆＨ−
・・・・・（１）（１）　式ｒｖ　ｆｓ　テ、Ｉ　Ｄ　
Ｔ　Ｖ　テ：！　−タ（２）　（Ｄ　ＲＩＢＭ　号出力
１．ｔＡ／Ｄ変換器（４）で、Ｇ信号出力はＡ／Ｄ変換
器（５）で、Ｂ信号出力＋ｚ　Ａ　／　Ｄ変換器（６）
で、それぞれディジタル量の信号に変換される。Ａ／Ｄ
変換器（４）〜（６）の出力は、画像メモリ（８）〜ａ
Ｇに、各々フレーム周期で書き込まれる。上記画像メモ
リ（８）〜αＱの書き込みはメモリコントロール部（７
）で制御される。

ＮＴＳＣ信号の有効走査線数は、１フレームで４９０本
である。一方、表示装置の垂直方向の画素数は３ｎであ
る。従って４９０本から３ｎ本への走査変換が必要であ
る。これを両像メモリ（８）〜ＱＯの読み出しで行なう
。即ち、画像メモリ（８）〜如に１フレ一ム期間に書き
込まれたデータのうち、１番目の走査線に対応するもの
（ＤＭ（１）する）と表示装置のに番目の走査線に対応
するデータ（Ｄｏ（ｋ）とする）の関係を、次式で規定
して線形な変換を行なう。

Ｄｏ（ｋ）＝　ＤＭ（１＋ＩＮＴ［４８９Ｘ　（ｋ−１
）／（３ｎ−１）コ）・・・・・・・・・■ ただし、１＝１．２．・・・　４９０、ｋ＝１．２．・
・・ａｎ、ＩＮＴ［コは、［コの整数化を表す。

■式に従って、メモリコントロール部（７）は画像メモ
リ（８）〜ＱＯの読み出しを制御する。こうして、走査
変換さ１ｔたＲＧＢ信号が、画像メモリ（８）〜ａＧの
出力端子であるＲ信号出力端子（ロ）、Ｇ信号出力端子
（ロ）、Ｂ信号出力端子０にそれぞれ得られる。

α）式の変換例を、（１）カ＝５０の場合、（Ｉｔ）　
ｎ　＝　４００の場合について以下に示す。

（Ｉ）ｎ＝５０の場合表示装置の垂直方向の画素数は３ｎ　＝　１５０　　な
ので、表示装置の走査線に対応したデータＤｏ（１）〜
Ｄｏ　（１５０）を（２）式に従って求める。

Ｄｏ（１）＝　ＤＭ（１＋ＩＮＴ［Ｏコ）＝　ＤＭ（１
）Ｄｏ（ｚ）＝　ＤＭ（１＋　　ＩＮＴ［４８９／１４
９コ）＝　　ＤＭ（４）Ｄｏ（３）＝　　ＤＭ（１＋　
ＩＮＴ［４８９Ｘ　　２／１４９コ）＝ＤＭ（７）Ｄｏ
（１４８）＝、＝ＤＭ（１＋　ＩＮＴ［４８９Ｘ１４７
／１４９コ）　＝　ＤＭ（４８３）Ｄｏ（１４９）：Ｄ
Ｍ（１＋　ＩＮＴ［４８９Ｘ　１４８／１４９コ）＝Ｄ
Ｍ（４８６）Ｄｏ（１５０）＝ＤＭ（１＋ＩＮＴ［４８
９，１）＝ＤＭ（４９０）Ｄｏ（１）　〜Ｄｏ　（１５
０）　１．ｔ、画（１メモリ（８＞　〜（ＪＱニ書き込
まれた４９０本の走査線に対応するデータを３本か４本
間隔で読み出したものになる。

（ＩＩ）　ｎ　＝　４００の場合表示装置の垂直方向の画素数は３ｎ　＝　１２００なの
で、表示装置の走査線に対応したデータＤｏ（１）〜加
（１２００）を１）式に従って求める。

Ｄｏ（１）＝　ＤＭ（１＋ＩＮＴ［Ｏコ）　　＝　Ｄｌ
ｌ（１）Ｄｏ（２）＝　ＤＭ（１＋ＩＮＴ［４８９／１
１９９コ）＝　ＤＭ（１）Ｄｏ（３）＝　ＤＭ（１＋Ｉ
ＮＴ［４８ｅＸ２／１１９９コ）＝　ＤＭ（１）Ｄｏ（
１１９Ｂ）＝ＤＭ（１＋ＩＮＴ［４８９Ｘ１１９７／１
１９９コ）＝ＤＭ（４８９）Ｄｏ（１１９９）　＝ＤＭ
（１＋Ｉ　ＮＴ［４８９Ｘ　１１９Ｂ／１１９９　］　
）　＝ＤＭ（４８９）Ｄｏ（１２００）＝ＤＭ（１＋Ｉ
ＮＴ［４８９コ）＝　ＤＭ（４９０）Ｄｏ（１）　〜Ｄ
ｏ　（１２００）　ハ、画像メ％　！Ｊ（８）　〜ＱＯ
ＩｎｔＦ＆込すれた４９０本の走査線に対応するデータ
を重複して読み出したものになる。

〔発明が解決しようとする課題〕

従来の走査変換回路は以上のように構成されているので
、画像メモリへの入力信号の垂直画素数（走査線）は一
定であり、この信号より垂直画票数の多い表示装置に表
示させる場合には、画像メモリから同じ画素を二度、読
出しく二度書き）で使用したり、また入力信号より垂直
画素数の少ない表示装置に表示させる場合には、画素を
数個おきに除いて読出しく間引き）使用するので、映像
の斜め線が不連続に表示されるという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、表示装置の垂直方向の画素数を補間演算回路
により増やすことで、斜め線を正確に表示できる走査変
換回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る走査変換回路は、テレビジーン信号をデ
ィジタル処理で順次走査のＲＧＢ信号に変換する順次走
査変換回路と、該順次走査変換回路の同期信号出力から
クロックや制御パルスを発生するクロック・制御パルス
発生部と、上記順次走査変換回路の出力信号から演算に
より複数の補間走査線信号を生成する補間演算回路と、
該補間演算回路の演算を制御する制御回路と、上記補間
演算回路の出力信号を１フレ一ム期間記憶する３つの画
像メモリと、該画像メモリの書き込みと読み出しを制御
するメモリコントロール部を備えたものである。

〔作用〕この発明による走査変換回路は、走査線数を順次走査の
５２５本の走査線数と、表示装置の走査線数の略最少公
倍数となるよう増すように補間走査線データを演算でつ
くり出し、その増加された走査線より均一な配列で表示
装置用の走査線を選び出す。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、（１）　、　（２）は従来例と同じである
。（３）はＩ　ＤＴＶデコーダ（２）の出力を入力とす
るクロック・制御パルス発生部、（４）〜（７）は従来
例と同じである。（８）はメモリコントロール部（７）
の出力と補間演算回路（ト）の出力を入力とする画像メ
モリ、（９）はメモリコントロール部（７）の出力と補
間演算回路α０の出力を入力とする画像メモリ、Ｑ□は
メモリコントロール部（７）の出力と補間演算回路（ロ
）の出力を入力とする画像メモリ、（ロ）〜（至）は従
来例と同じである。α尋はクロック・制御パルス発生部
（３）の出力を入力とする制御回路、（２）はＡ／Ｄ変
換器（４）と制御回路α◆の出力を入力とする補間演算
回路、αＱはＡ／Ｄ変換器（５）と制御回路Ｑ◆の出力
を入力とする補間演算回路、αηはＡ／Ｄ変換器（６）
と制御回路Ｑ４の出力を入力とする補間演算回路である
。

次に動作について説明する。

（１）、（２）は従来例と同じである。クロック・制御
パルス発生部（３）は、Ａ／Ｄ変換器（４）〜（６）と
メモリコントロール部（７）と制御回路ａ４に、入力信
号に同期したクロックや制御パルスを出力する。（４）
〜（６）は従来例と同じである。上記Ａ／Ｄ変換器（４
）〜（６）の出力は、それぞれ補間演算回路四〜Ｑ７１
へ入力される。（至）〜Ｑ７）は現在入力されている１
番目の走査線のデータ（Ｄｒ　（１）とする）と、その
１ライン前の走査線のデータ（Ｄｚ（１−１）とする）
で演算を行ない、更にｍ本の走査線のデータ（ｘ（１３
，ｘ（２）、・・・。

Ｘ（ｎとする）をつくる。この補間方法を次式に示す。

ただし、ｍは正の整数である。

Ｘ　（１）　＝　Ｄｚ（１−１）　Ｘ　Ｖ（ｍ＋１）　
＋Ｄｇｌ）／（ｍ＋ｚ　）ｘ（２）＝Ｄ！（１−１）ｘ
　（ｍ−ｔ）／（ｍ＋１）＋Ｄ１１）Ｘ２／（ｍ＋１）
ｘ（ｍ）＝Ｄｒ（１−１）／（ｍ＋ｖ）＋ＤＩ（１）ｘ
ｍ／（ｍ＋１）上式で得られるｘ（１）〜ｘ（ｍ）は、
垂直方向の位相が等間隔ずれたｍ本の走査線のデータで
、補間走査線のデータとして適切である。制御回路α４
は、補間演算回路（至）〜αηが上式の演算を行なう際
に必要な制御信号を出力する。】フレーム期間に補間演
算回路（至）〜Ｑηには、４９０本の有効走査線に対応
したデータがそれぞれ入力されるので、その出力には、
（４９０＋　４月ｍ　）本の走査線に対応したデータが
得られる。これらは、画像メモリ（８）〜αＱに、各々
書き込まれる。上記画像メモリ（８）〜０１の書き込み
はメモリコントロール部（７）で制御される。表示装置
の垂直方向の画素数は３ｎなので、（４９０＋４８９ｒ
ｒ＋）本から３ｎ本への走査変換が必要である。これを
画像メモリ（８）〜Ｑ０の読み出しで行なう。即ち、画
像メモリ（８）〜α０に１フレ一ム期間に書き込まれた
データのうち、ｔ＃目の走査線に対応するもの（ＴｊＭ
（ｔ）とする）と表示装置のに番目の走査線に対応する
データＤｏ（ｋ）の関係を次式で規定して線形な変換を
行なう。

Ｄｏ（ｋ）−Ｄｋ（ｘ＋ＩＮＴ［（４ｓｓ＋４ｓ９ｍ）
ｘ（ｋ−ｔ　）／（ａｎ−ｖ）］）・・・・・・・・・
（Ｉ１ただし、ｊ＝ｌ、２．・・・、　　（４９０＋４８９ｍ
）（１）式に従って、メモリコントロール部（７）は画
像メモリ〈８）〜００の読み出しを制御する。こうして
、走査変換されたＲＧＢ信号が、画像メモリ（８）〜α
Ｑの出力端子であるＲ信号出力端子α１．　Ｇ信号出力
端子α３．　Ｂ信号出力端子α１にそれぞれ得られる。

（１）式の変換例を（−０ｍ＝　３　、　ｎ　〜５０　
（７）場合、（ロ）ｍ＝３．ｎ＝４００の場合について
以下に示す。

印ｍ＝　３　、　　ｎ　＝＝５０の場合表示装置の垂直
方向の画素数は３　ｎ　＝　１５０なので、表示装置の
走査線に対応したデータＤｏ　（１）〜ＤｏＯｓｏ）を
３式に従って求める。

Ｄｏ（１）＝　ＤＭ（１＋ＩＮＴ［ｏコ）　　＝　　Ｄ
’Ｍ（１）＝ＤＭ（１）Ｄｏ（２）　＝　ＤＭ（１＋Ｉ
ＮＴ［（４８９４４８９Ｘ３）／１４９コン＝ｒｆＭ０
４）Ｄｏ（１４８）＝　　Ｄコ（１＋ＩＮＴ［（４８９
＋４８９Ｘ３）Ｘ１４７／１４１）コ）＝　ＤＭ（１９
３０）　＝−ＤＭ（４８３）＋−ＤＭ（４８４）１１’
）ｏ（１４リ−ＤＭ（１＋ＩＮＴ［（４８９＋４８９Ｘ
３）ＸＩ４８／１４９コ）＝Ｉ１ｍ（ｎｏ）Ｄｏ（１）〜Ｄｏ（１５０）　　ハ、画像メ−ｖ：　リ
（８）　〜ＱＯニ書き込まれた１９５７本の走査線に対
応するデータを１３本か１４４本間隔読み出したものに
なる。

（ロ）ｍ＝３．ｎ＝４００の場合表示装置の垂直方向の画素数は３ｎ＝１２００なので、
表示装置の走査線に対応したデータＤｏ（ｉ）〜Ｄｏ（
１２００）を（３）式に従って求める。

Ｄｏ（１）　＝　Ｄｍ（ｘ＋ＩＮＴ［ｏ］）　＝　ＤＭ
（１）　＝　ＤＭ（１）Ｄｏ（２）＝　ＤＭ（１＋ＩＮ
Ｔ［（４８９＋４８９Ｘ３）／１１９９コ）　　＝　ｍ
（２）Ｄｏ（１１９Ｂ）　＝′ＤＭ（１＋ｌＮＴｌ：（
４８９＋４８９Ｘ３）Ｘ１１９７／１１９９コ）＝　Ｄ
Ｍ（１９５３）　；Ｉｍ（４８９）ＤＯ（１１９９ン　
＝　ＤＭ（１＋ＩＮＴ［（４８９＋４８９Ｘ３）Ｘ１１
９８／１１９９コ）Ｄｏ（ｔｚｏｏ）−ＤＭ（ｔ＋ＩＮ
Ｔ［：４ｓｅ＋４ｓｅｘ３コ）＝　Ｉ＆（ｘ９ｓｙ）＝
ＤＭ（４９０）Ｄｏ（１）〜ｌ）ｏ　（１２００）は、画像メモリ（８
）〜００に書き込まれた１９５７本の走査線に対応する
データを連続か１本間隔で読み出したものになる。

〔他の実施例〕

尚、上記実施例では、補間演算により生成した（４９０
＋４ｓ９　ｍ）本の走査線に対応したデータを画像メモ
１月８）〜α０に書き込み、表示装置の３ｎ本の走査線
に対応したデータを画像メモリ（８ン〜ＱＯよ秒読み出
しているが、上記（４９Ｇ＋４８９ｍ）本の走査線に対
応したデータより表示装置の３ｎ本の走査線に対応した
データを選択した後、これをｉ！ｉＩ像メモリ（８）〜
ａＯに書き込み、同じデータを画像メモリ（８）〜（至
）より読み出してもよい。また、上記実施例では、ＮＴ
ＳＣ信号の場合について示したが、ＰＡＬ。

ＳＥＣＡＭ、ＨＤＴＶ、＃よび）ンビュータで作られる
映像信号を表示する場合であっても、上記実施例と同様
の効果を奏する。また、上記実施例では、（Ｉ）式で線
形な変換を規定したが、（１）式以外の方法でも線形な
変換であれば、上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば入力信号の垂直画素数
４９０本から更に（４８９Ｘｍ）本の正確な位相の補間
走査線のデータをつくれる回路を付加したので、表示装
置の重重方向の画素数が増減しても斜め線を連続に表示
できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による走査変換回路のブロ
ック図、第２図は従来の走査変換回路のブロック図であ
る。（ＩＮ！Ｎ　Ｔ　Ｓ　ｃｍｑ入力ｓ子、（２Ｈ，ｔ　Ｉ
　ＤＴＶ７’：１−ダ、（３）はクロック・制御パルス
発生部、（４）、　（５）。（６）はＡ／Ｄ変換器、（７）はメモリコントロール部
、（８）、　（９）、　Ｑｌ）は画像メモリ、（ロ）は
Ｒ信号出力端子、（２）はＧ信号出力端子、（至）はＢ
信号出力端子、α噌は制御回路、（ト）、ＱＱ、Ｑ３は
補間演算回路である。なお、図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】

テレビジョン信号をディジタル処理で飛越し走査信号か
ら順次走査信号に変換する順次走査変換回路と、該順次
走査変換回路の同期信号出力からクロックや制御パルス
を発生するクロック・制御パルス発生部と、上記順次走
査変換回路の出力信号から演算により複数の補間走査線
信号を生成する補間演算回路と、該補間演算回路の演算
を制御する制御回路と、上記補間演算回路の出力信号を
１フレーム期間記憶し必要なデータを読出す画像メモリ
と、該画像メモリの書き込みと読み出しを制御するメモ
リコントロール部を備えたことを特徴とする走査変換回
路。