JPS63300681A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、例えばＴＶ用映像信号をマトリクス型表示装
置の表示面に表示させるための画像処理装置に関するも
のである。

（従来技術） 従来より、例えば奇数、偶数行合わせて有効走査線数４
８８本であるＴＶ映像信号を４８８本のうちの何本かを
間引いてマトリクス型表示装置の表示面にあわせる画像
処理があった。

（発明が解決しようとする問題点） しかしながら、有効走査線数４８８本のうち奇数行に隣
接する偶数行との時間差が３２．３ｍｓであるため、動
きの速い映像例えば高スピードで移動する物体などは、
このような画像処理によると２重に見えるという問題が
あった。

また、表示装置の表示面の大きさは、設置場所のスペー
スによって異なり、このため、映像信号何本の水平走査
信号を表示できるかが異なるが、画像処理装置を表示面
の大きさにあわせた格別なものを製造しなければならな
いという問題があった。すなわち従来の画像処理装置は
、特定の表示面にしか対応できない固定的なものであっ
た。

本発明は、上記問題点を鑑みてなされてたもので、その
目的は、画像が２重となることがなく、且つ様々な大き
さの表示面を持つ表示装置に表示面全体を使って画像を
表示することができる画像処理装置を提供することにあ
る。

［発明の構成］ （問題点を解決しようとする手段） 本発明は、映像信号をデジタル信号に変換するＡＤ変換
手段と、デジタル信号の入出力が、自在な３個以上の記
憶部を有する記憶手段と、上記デジタル信号をデジタル
変換された順に周期的に各記憶部に書き込む書き込み手
段と、上記デジタル信号を書き込み速度の２倍以上の速
度で且つ書き込み手段と同順序で読み出す読み出し手段
と、上記順次読み出されるデジタル信号を２信号ごとに
平均値化して出力する演算手段と、規則的に任意個数読
み出す選択手段と、上記選択手段の選択規則を決定する
選択ＲＡＭとを具備したことを特徴とする画像処理装置
である。上記各手段は、それぞれ個別の論理回路で行う
他ＣＰＵ　（センター。

プロセッサー・ユニット）等によって一括に行ってもよ
いものである。例えば、読み出し手段と選択手段とを一
個のＩＣで動作させてもよい。また上記映像記号は一画
面の有効走査線数が、４８８本の信号の他、高品位テレ
ビジョン用の映像信号でもよい。

なお、本発明におけるＲＡＭとは、広い意味でのランダ
ム・アクセス・メモリを示すもので通常ＲＡＭと呼ばれ
ているメモリーの化リード・オンリー・メモリーと呼ば
れているＲＯＭも含むものである。

（作用） 本発明の画像処理装置は、ＡＤ変換手段によって変換さ
れたデジタル信号を、書き込み手段によって３個以上の
記憶部へ周期的に順次書き込み、書き込まれたデジタル
信号を読み出し手段によって、書き込み速度の２倍以上
の速度で読み出す。

読み出されたデジタル信号は、演算手段によって２信号
ごとに平均値化され、ＡＤ変換前の元信号の２倍以上の
数のデジタル信号を発生させる。これら元信号の２倍以
上のデジタル信号は選択手段によって規則的に任意個数
取り出され表示面にあった画像表示を行うが、上記選択
手段の選択規則を決、定する選択ＲＡＭを有しているた
め、特定の選択規則を持つ選択ＲＡＭに取り換えるだけ
で、所望の表示面にあった画像処理を行うことができる
。

また、ＡＤ変換手段を通る奇数行、偶数行の水平走査線
信号をそれぞれ処理して別個に表示面へ表示するため、
奇数行、偶数行の同時表示による２重映像現象は生じな
い。

（実施例） 本発明の一実施例の構成および作用を第１図および第２
図を参照して説明する。１はＡＤ変換手段であり、偶数
行あるいは奇数行の有効走査線数２４４本の水平走査線
信号２く第２図のＡ）を入力して書き込みデジタル信号
３に変換する。

４は書き込みタイミング発生器からなる書き込み手段で
あり、書き込みアドレス７、ライトクロック８．チップ
セレクト９をそれぞれ記憶手段１０の各記憶部１１ａ、
ｌｌｂ、ｌｌｃに対してＨｉ、Ｌｏｗ制御することによ
り各記憶部１１ａ。

１１ｂ、ＩＩＣに入力される書き込みデジタル信号３を
周期的に順次記憶させるものである。また上記書き込み
手段４はＡＤ変換手段１に対してサンプリング・クロッ
ク１２を発生させ、ライトクロック８との同期を図る。

１３は読み出しアドレス発生器からなる読み出し手段で
あり、各記憶部１１ａ、ｌｌｂ、ｌｌｃに記憶された書
き込みデジタル信号３を読み出しアドレス１４によって
アドレス指定することによって書き込み速度の２倍の速
度で各記憶部１１ａ。

１１ｂ、１１ｃから１１次周期的に読み出すものである
（第２図のＢないしＤ）。

読み出された読み出しデジタル信号１５は演算回路１６
によって２信号ごとに平均値化され演算後の演算デジタ
ル信号１７は、読み出し手段１３の書き込みアドレス１
９によってフィールドメモリ２０に一旦記憶される（第
２図のＥ）。なお、第２回Ｅ中のＬＨ，２Ｈ，３Ｈ・・
・は、（ＩＨ＋ＩＨ）／２．（２Ｈ÷２）（＞／２．（
３Ｈ＋３）（）／２・・・のように平均値化されたもの
であるが平均化することなくすなわち演算回路１６を通
過させずに直接出力する手段をとってもよい。

上記フィールドメモリ２０に蓄積された水平走査線信号
２の２倍すなわち有効走査線４８８本の演算デジタル信
号１７は、選択手段１８のライトクロック２１（第２図
のＧ）および、上記選択手段１８のアドレス２２によっ
てＩＨ，２Ｈ，３Ｈ。

（３Ｈ＋４Ｈ）／２．４Ｈ，５Ｈ・・・の順で演算デジ
タル信号１７を選択する規則性を有した選択ＲＡＭ２４
が出力するライトイネーブル信号２５（第２図のＦ）と
のナンド回路２６によって、選択ライトクロック２７が
発生し、フィールドメモリ２０内の任意の演算デジタル
信号１７のみを表示デジタル信号２８として任意のドツ
ト数を持つ表示面２９に奇数行から偶数行あるいは偶数
行から奇数行に切り換わる瞬間に出力し、表示面に合っ
た画像表示を行うことができる。

本実施例の作用は、例えば、上記表示面のドツト数が異
なる場合に上記選択ＲＡＭ１６を別の規則性を有した選
択ＲＡＭとすれば、ドツト数に合った画像表示が行える
ことである。

また、上記選択ＲＡＭを少なくとも必ず元デジタル信号
を選択するような規則性を持たせたので、純粋な信号す
なわち平均値化されていない信号を使うことができ、表
示面全体を使いながらさらに、画質の良好な映像表示を
行うことができる。

［発明の効果］ 本発明の画像処理装置は、演算手段によって一旦走査線
数を映像ソース信号の２倍よりも多くして、走査線数を
選択する選択手段の読み出し規則を決定する選択ＲＡＭ
を設けたことによって、任意の表示面の大きさに合わせ
た走査線数を選択できるため、任意の表示面にあった格
別な画像処理装置を製造する必要がなくなり、製造にお
ける諸費用を安価にすることができる。また、奇数行。

偶数行の信号をそれぞれ別個に処理して表示デジタル信
号とするため、奇数行、偶数行の同時表示による２重映
像現象は生じない。

【図面の簡単な説明】

第１図は、本発明の一実施例を用いた表示装置のシステ
ムを示す図、第２図は同実施例の信号処理の状態を示す
図である。 １・・・ＡＤ変換手段、４・・・書き込み手段、１ｏ・
・・記憶手段、１１　ａ　、　１　ｌ　ｂ　、　１１　
ｃ　−・−記憶部、Ｂ・・・読み出し手段、１８・・・
演算手段、２４・・・選択ＲＡＭ。

Claims (2)

【特許請求の範囲】
1. （１）映像信号の各水平走査線信号をそれぞれデジタル
   信号に変換するＡＤ変換手段と； 上記デジタル信号の入出力が自在な３個以上の記憶部を
   有する記憶手段と； 上記各記憶部へ周期的に順次上記デジタル信号を書き込
   む書き込み手段と； 上記各記憶部から上記デジタル信号を他の記憶部への書
   き込み期間に書き込み速度の２倍以上の速度で複数回読
   み出す読み出し手段と； 上記各記憶部から同じ期間に読み出されたデジタル信号
   を平均値化して出力する演算手段と；上記演算されたデ
   ジタル信号を規則的に任意個数選択する選択手段と； 上記選択手段の選択規則を決定する選択ＲＡＭと； を具備したことを特徴とする画像処理装置。
2. （２）上記選択ＲＡＭは、少なくとも上記ＡＤ変換手段
   によつて変換されたデジタル信号を全て選択するように
   、上記演算されたデジタル信号を選択することを特徴と
   する特許請求の範囲（１）記載の画像処理装置。