JPH02230421A - 画像入力及び出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業」二の利用分野〕 本発明は、半導体記憶素子等で構成される画像メモリに
記憶された画像データを映像表示機器に表示出力し、ま
たはＴＶカメラ等の映像機器の画像を該画像メモリに入
力する装置に関し、特に、各種の映像信号方式に適合し
た映像機器を対象にして、画像を入出力する装置に関す
るものである。

〔従来の技術〕

従来より、ディジタル計算機を用いた画像情報の処理や
、計算機を用いた画像の合成・表示技術等が実用に供さ
れている。この場合、計算機で処理を行う速度に比へて
、ＴＶカメラやＴＶディスプレイ等の映像機器の信号入
出力速度が格段に速いため、一般に画像情報を一時記憶
するための画像メモリが用いられている。この種の画像
メモリは、高速の半導体記憶素子で構成され、ＴＶカメ
ラから入力される画像情報を格納したり、計算機で合成
された画像を格納して、これを映像表示機器に表示・出
力するようになされる。

一方、映像信号を表示したり、入力・記録するための映
像機器では、表示精細度等の異なる次の代表的な映像信
号方式が採用されている。

（ａ）標準テレビジョン方式 現行のテレビジョン放送で採用されている信号方式で、
日本では、走査線数が５２５本、フレーム周波数３０フ
レーム／秒、インクレース方式が標準となっている。

（ｂ）高精細テレビジョン方式 次世代のＴＶ放送方式として、期待されている方式で、
現在の提案では、走査線数１１２５本、３０フレーム／
秒、インクレース方式になっている。

（Ｃ）高精細表示方式 ＣＡＤ／ＣＡＭ等の分野や、計算機の表示端末等では、
より精細な文字や図形を表示するために、走査線数５０
０〜１０００本、６０フレーム／秒、ノンインクレース
方式の表示装置が多く用いられている。また最近では、
走査線数が２００本以上の高精細画像表示機器も使用さ
４一 れつつある。

従来より構成されてきた画像メモリ装置は、こられの信
号方式のうちのいずれかの映像機器に適合するようにな
されていた。これは、特定の映像信号方式に適合される
ことにより、上記画像メモリの構成やその制御が容易に
なること、および他の信号方式の映像機器と相互に接続
する必要がなかったこと、などのためであった。

〔発明が解決しようとする課題〕

近年、計算機により画像情報を処理する技術が普及する
につれて、目的に応じて上記種々の映像信号の機器類と
接続するような要求が増大しつつある。このような要求
に対処するには、従来は希望する映像信号方式に適応し
得る映像入出力機能を有する画像メモリ装置を別途用意
する必要があった。例えば、グラフックワークステーシ
ョンでは高精細表示方式が多く用いられるが、この方式
で表示される図形や画像を、標準テレビジョン方式に表
示したり、録画するような場合には、該標準テレビジョ
ン方式の信号を出力する画像メモリ装置を付加し、当該
メモリ装置に画像データを転送することが必要であった
。あるいはまた、」二記ワークステーションから出力さ
れる高精細表示方式の映像信号を再びデイジタル信号に
変換して画像メモリに蓄積し、当該画像メモリから標準
テレビジョン方式等の映像信号を出力するような装置が
用いられていた。

このように、目的とする映像信号の種類に応じて、それ
ぞれの映像信号入出力機能を有する画像メモリ装置を必
要とすることは、コス１〜の増大を招くばかりでなく、
画像メモリ装置の制御を複雑にし、操作が煩雑になると
いう問題を生ずることになる。

本発明の目的は、画像メモリに格納された画像データを
、各種の映像信号方式の映像表示機器に表示出力したり
、あるいは各種の映像信号方式の映像入力機器より入力
される映像信号を」二記画像メモリに格納することが可
能な、柔軟性のある画像入力及び出力装置を実現するこ
とにある。

〔課題を解決するための手段〕

本発明の画像出力装置は、画像メモリに格納された画像
データを任意の映像信号方式をとる映像機器に出力する
ため、前記画像メモリから読出された画像データを一時
格納するためのバッファメモリと、最高速の映像信号方
式に適合する第１のクロック信号を発生する第１クロッ
ク信号発生器と、複数の映像信号方式の各々に適合する
複数の第２クロック信号を発生する第２クロック信号発
生器と、対象とする映像機器に応じて、前記第２クロッ
ク信号発生器で発生する複数の第２クロック信号のうち
の一種を選択するクロック選択回路と、前記画像メモリ
に格納された画像データを前記第１クロツク発生器で発
生する第１のクロック信号により読出して前記バッファ
メモリに格納する第１制御回路と、前記バッファメモリ
に格納された画像データを前記クロック選択回路で選択
された第２のクロック信号により読出す第２制御回路と
を有することを特徴とする。

また、本発明の画像入力装置は、任意の映像信号方式を
とる映像機器からの画像データを画像メモリに入力する
ため、前記映像機器からの画像データを一時格納するた
めのバッファメモリと、最高速の映像信号方式に適合す
る第１のクロック信号を発生する第１クロック信号発生
器と、複数の映像信号方式の各々に適合する複数の第２
クロック信号を発生する第２クロック信号発生器と、対
象とする映像機器に応じて、前記第２クロック信号発生
器で発生する複数の第２のクロック信号のうちの一種を
選択するクロック選択回路と、前記映像機器より入力さ
れる画像データを、前記クロック選択回路で選択された
第２のクロック信号により前記バッファメモリに格納す
る第１制御回路と、前記バッファメモリに格納された画
像データを前記第１クロツク発生器で発生する第１のク
ロック信号により読出して前記画像メモリに格納する第
２制御回路とを有することを特徴とする。

さらに、当該画像入力及び出力装置は、画像データをラ
イン単位に格納する少なくとも２組のラインバッファで
バッファメモリを構成すると共に、前記クロック選択回
路で選択された第２のクロッ一８ ク信号により映像同期信号を発生する制御信号発生回路
と、前記制御信号発生回路で発生する映像同期信号によ
り、画像データを格納するラインバッファ及び画像デー
タを読出すラインバッファを相補的に交互に切換えるバ
ッファ切換回路とを有することを特徴とする。

〔作　用〕

当該画像出力装置は、画像メモリを第１のクロック信号
で走査して画像データを最高速で読出し、例えば走査線
毎に交互に各ラインバッファに格納し、当該ラインバッ
ファの画像データを出力すべき映像信号の速度に対応し
た第２のクロック信号により読出し、これを必要により
アナログ映像信号に変換して、映像表示機器等に表示出
力する。

また、当該画像入力装置は、映像入力機器により入力さ
れる映像信号を、これに適合する第２のクロック信号に
より例えばディジタルデー夕に変換して、走査線毎に交
換に各ラインバッファに格納して、当該ラインバッファ
の画像データを第１のクロック信号により読出して、こ
れを画像メモリに書込む。これにより画像メモリに格納
された画像データを各種の映像信号方式の映像表示機器
に表示出力したり、あるいは各種の映像信号方式の映像
入力機器より入力される映像信号を画像メモリに格納す
ることが容易に可能になる。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

第４図は本発明で対象とする処理装置の概念図であって
、計算機によって処理された画像情報を画像メモリに格
納し、これを表示機器に表示出力する処理装置の概略構
成図を示したものである。

即ち、処理部」で処理した画像情報をインタフェース２
を介して画像メモリ１０に格納するとともに、当該画像
メモリ］Ｏの内容を所定の映像信号速度で読出し、これ
を表示制御部１　０　０によって映像信号に変換して、
画像表示部２００にて当該映像信号を表示する。第４図
の如き構成は、画像処理装置や画像生成装置、あるいは
グラフィック図形を出力するような多くのパーソナルコ
ンビュータなどにおいてとられているものである。以下
、第４図の構成を対象に本発明の各実施例について説明
する。

第１図は本発明の画像出力装置の一実施例の構成図であ
って、第４図の画像メモリ１０および表示制御部１００
の部分に対応するものである。図において、」−１は画
像メモリ読出制御回路であって、映像信号速度で画像メ
モリ１０内の情報を読出すためのアドレスを生成するも
のである。１２はＹ（垂直）方向のバンアドレスレジス
タであって、画像メモリ］０の読出しを開始するＹ方向
位置を定める。１０Ｊ−はラインバッファの入力切替回
路、１０２ａ，ｌＯ２ｂはそれぞれラインバッファ、１
０３はラインノへソファの出力切替回路、」−０４はラ
インバッ−．／　７　１　０　２　ａ　，　ｌ　Ｏ　２
　ｂ　ヘの書込制御回路、ＬＯ５は同じくラインバッフ
ァ１０２ａ，ｌ○２ｂの読出制御回路である。１０６は
Ｘ方向（水平）のパンアドレスレジスタである。

Ｊ−０７は画像メモリ読出制御回路１１およびバッファ
書込制御回路１０４に供給する第１のクロッ月 ク信号を発生するクロック信号発生器（Ｉ）、１０８は
バッファ読出制御回路１０５に供給する複数の映像信号
速度に対応した第２のクロック信号を発生するクロック
信号発生器（ＴＩ）である。１０９はクロック信号発生
器（ＩＩ）１０８の複数の第２のクロック信号より出力
すべき映像信号速度のクロック信号を選択するだめのク
ロック選択回路、１１０は映像同期信号等を発生するた
めの制御信号発生器である。１］−１はディジタル画像
データをアナログ映像信号に変換するためのディジタル
・アナログ変換器である。

第１図の動作は以下の通りである。クロック信号発生器
（１）１０７は、出力する最も高速な映像信号以上の速
度で、画像メモリ１０より画像データを読出すための第
１のクロック信号を発生する。例えば、出力すべき映像
信号が走査線」，１２５本、６０フレーム／秒のノンイ
ンタレースの映像信号ならば、水平同期信号の周波数は
約６７。

５　Ｈｚであるので、１水平走査期間は約１５ｍｓｅｃ
であり、クロック発生器（１）１０７は、この時一１２ 間内に画像メモリ１０の水平方向の全画素のデータを読
出すような速度のクロツク信号を発生する。

当該第１−のクロック信号は、画像メモリ読出制御回路
１１に入力され、画像メモリ」−〇のＸ方向（水平走査
方向）の読出しアドレスを順次生成する。

一方、クロック信号発生器（ＩＩ）１．ｏｓは、出力す
べき映像信号速度に対応するすべてのクロック信号を発
生すように構成されている。例えば、」一記走査線」−
　１　２　５本、６０フレーム／秒の高精細表示方式の
映像信号に対しては約１００ＭＨｚ、走査線５２５本、
３０フレーム／秒の標準テレビジョン方式の映像信号に
対しては約１　２　Ｍ　Ｈｚ、走査線］−１２５本、３
０フレーム／秒の高精細テレビジョン方式の映像信号に
対しては約７１ＭＩ｛ｚ等のクロック信号をそれぞれ発
生する。当該第２のクロック信号は、クロツク選択回路
１０９に入力され、制御情報入力端子Ｃより入力される
制御情報に従い、出力すべき映像信号速度に対応する第
２のクロック信号を選択し、選択信号発生器１１０に入
力される。制御信号発生器］−１０では、入力された第
２のクロック信号から所望映像同期信号を生成し、画像
メモリ読出制御回路１１、ラインバッファ１０２ａ，１
０２ｂの入力切替回路１０ｊ−および出力切替回路１０
３等に各々供給される。画像メモリ読出制御回路１１で
は、当該映像同期信号をもとに、画像メモリ］−〇のＹ
方向（垂直方向）の読出しアドレスを順次生成する。

上記画像メモリ続出制御回路］−１−で生成されたＸ方
向及びＹ方向の読出しアドレスにより画像メモリ」−〇
を走査し、該画像メモリ１０からティジタル画像データ
を順次読出す。なお、画像メモリ」−〇の読出しを開始
するＹ方向位置はＹバンレジスタ］−２の値で決まる。

バッファ入力切油回路１０］−では、制御信号発生器］
］Ｏから供給される映像同期信号に従って、上記画像メ
モリ１０から読出される画像データを１ライン毎にライ
ンバッファ３−　０　２　ａあるいは１０２ｂに交互に
入力する。

ラインバッファ１０２ａおよびＪ−　０　２　ｂはシフ
１〜レジスタなどの高速記憶素子で構成され、クロック
信号発生器（１）１０７の第１のクロツク信号により制
御されるバッファ書込制御回路１０４により、バソファ
入力切換回路１０］−からの画像データの書込みが行わ
れる。一方、ラインバッファ１０２ａ，１０２ｂに格納
された画像データは、クロック選択回路１０９で選択さ
れた所望映像信号速度の第２のクロック信号によって制
御されるバッファ続出制御回路１０５により読出される
。

なお、読出しを開始するＸ方向位置はＸパンレジスタ１
０６の値で決まる。バッファ出力切換回路１０３では、
制御信号発生器１］−〇から供給される映像同期信号に
従って、ラインバッファ１０２ａあるいは１０２ｂから
の画像データを交互に選択し、ディジタル・アナログ変
換器１１１の入力とする。ディジタル・アナログ変換器
１１１はディジタル画像データをアナログ映像信号に変
換して出力する。

なお、バッファ入力切換回路１０１とバツファ出力切換
回路１０３は、制御信号発生器１　１　０から供給され
る映像同期信号に従って相補的に動作Ｊ５ し、バッファ入力切換回路１０］−が例えばラインバッ
ファ１０２ａを選択していると、バッファ出力切換回路
１．　０　３ではラインバッファ１０２ｂを選択してい
る。これによって、画像メモリ１０から読出された画像
データが、１ライン毎にラインバッファ１０２ａあるい
は１０２ｂに交互に書込まれている時、同時に該書込み
のために選択されていないラインバッファから画像デー
タが読出されるため、連続的に映像信号を出力すること
ができる。しかも、ラインバッファ１０２ａ，１０２ｂ
の読出し速度は、クロック選択回路１０９によって選択
された映像信号速度の第２のクロックにより制御される
ため、制御情報入力端子Ｃの入力制御情報を変更するこ
とにより、デイジタル・アナログ変換器１１］．から出
力される映像信号の速度を、使用する映像機器に適合す
るように任意に変化できる。

第１図は一つの画像メモリを使用する場合の構成例であ
るが、これを複数の画像メモリを使用する場合に発展さ
せることもできる。このような複数の画像メモリは、例
えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各々の画像データ
を格納し、カラー濃淡画像を表示出力する場合に使用さ
れる。

第２図は、第１図の構成を、赤（Ｒ）、緑（Ｇ）、青（
Ｂ）の各々の画像データを格納する３つの画像メモリ１
０ａ，１０ｂ，１０ｃを用いる場合に発展させた実施例
である。図において、３つの画像メモリｉｏａ，１０ｂ
，’１０ｃに対応して、画像メモリ続出制御回路１１ａ
，ｌｌｂ，ｌｌｃ、バッファ入力切換回路１　０　１　
ａ　，　１　０　ｌ　ｂ　，　１　０１ｃ、ダブルライ
ンバッファ１０２ａ−１と１０２ｂ−１，１　０　２　
ａ　−　２と１．　０　２　ｂ　−　２，１０２ａ　−
　３と１−　０　２　ｂ　−　３、バッファ出力切換回
路１０　３　ａ　，　］−　０　３　ｂ　，　１　０　
３　ｃ及びディジタル・アナログ変換器１．　］．　１
　ａ　，　１　１　］．　ｂ　，　１　１　１　ｃが各
々用意される。クロック発生器（Ｉ）１０７の第１のク
ロックは画像メモリ続出制御回路１１ａ，１ｌｂ，ｌｌ
ｃに共通に供給され、制御信号発生器１１０の映像同期
信号はバッファ入力切換回路１　０　１　ａ　，　１　
０　］．　ｂ　，　１　０　１　ｃ及びバッファ出力切
換回路１０３ａ，１０３ｂ，１０３ｃに同じく共通に供
給される。３組のダブルラインバッファ１０２ａ−１と
１０２ｂ−１、１０２ａ−２と１０２ｂ−２，１　０　
２　ａ　−　３と１０２ｂ−３の画像データの書込み・
読出しは、バッファ書込制御回路１０４及びバッファ読
出制御回路１０５により並列に制御される。マルチブレ
タサ１１２は、画像メモリ１０ａ，１０ｂ，１０ｃの出
力を各々Ｒ，Ｇ，Ｂの信号に対応づけるための切替回路
であって、各々の画像メモリに格納されている画像デー
タの色に応じてこれを表示出力する色を決定する場合や
、１組の画像メモリの内容を白黒の濃淡画像として表示
出力する場合などに使用される。

第２図の動作は第１図と基本的に同様である。

即ち、画像メモリ１０ａ，１０ｂ，１０ｃに格納された
Ｒ，Ｇ，Ｂの各成分の画像データを、各々、クロック発
生器（１）１０７の第１のクロック信号によって制御さ
れる画像メモリ続出制御回路１ｌａ，ｌｌｂ，ｌｌｃに
より読出し、マルチプレクサ１１２を介してバッファ入
力切換回路１０１ａ　，　１　０　］．　ｂ　，　１　
０　１　ｃに振り分け、同じく第１のクロック信号によ
って制御されるバッファ書込制御回路１０４により各々
のラインバッファ１ｏ２ａ−１あるいはｌ０２ｂ−１、
１０２ａ−２あるいは１０２ｂ−２、１０２ａ−３ある
いは１０２ｂ−３に書込む。同時に、これらのラインバ
ッファに書込まれたＲ，Ｇ，Ｂの各成分の画像データを
、各々、クロック選択回路１０９で選択された所望映像
信号速度の第２のクロック信号によって制御されるバッ
ファ読出制御回路］−０５により読出し、バッファ出力
切換回路１０３ａ，１０３ｂ，１０３ｃにより各ディジ
タル・アナログ変換器、１　１　１．　ａ　，　　１　
１　ｌ　ｂ　，　　１　１　１　ｃに入力して、Ｒ，Ｇ
，Ｂ各成分に対応する映像信号を得る。このようにして
、出力すべき映像信号速度に合致したカラー映像信号を
出力することができる。

第２図では、３組の画像メモリにより構成される例を示
したが、より多くの画像メモリの組を用い、これらをマ
ルチブレクサ１１２等で切替え選択することにより、多
数の画像情報の映像出力が１９一 可能であることは明らかである。

第１図及び第２図は、計算機等に接続された画像メモリ
の内容を、各種の映像信号に変換し、映像表示機器等に
出力する場合の構成例であるが、同様な構成をとること
により、ＴＶカメラや映像記録装置の映像出力信号をデ
イジタル信号に変換し、計算機等に入力する画像入力装
置が実現できる。

第３図に、このような画像入力装置の構成例を示す。こ
れは第１図のデイジタル・アナログ変換器１１１をアナ
ログ・デイジタル変換器１１３に置換え、信号の流れを
逆にしたものである。従って、映像信号入力端子（ＶＩ
ＤＥＯ　ＩＮ）より入力される映像信号をアナログ・デ
イジタル変換器１１３によりデイジタル画像データに変
換した後、当該ディジタル画像データが画像メモリ書込
制御回路１３により画像メモリ１０に書込まれるまでの
動作は、第１図の構成とほぼ同様となる。

すなわち、種々の映像信号規格に従う映像入力機器に対
して、クロック信号発生器（ＩＩ）１０８か＝２０＝ らの第２のクロツク信号をクロック選択回路１０９によ
り選択することにより、画像メモリ１０にディジタル画
像情報を入力することができることになる。なお、Ｘ初
期値レジスタ１２Ｘおよびｙ初期値レジスタ１２Ｙは、
画像メモリ書込制御回路１３によって画像データを画像
メモリ１０に書込む際の初期アドレスを設定するための
アドレスレジスタである。

以上のごとく構成された画像入力装置においても、第２
図と類似の構成をとることにより、容易にカラー画像を
入力する装置に拡張できることは明らかである。例えば
、第３図において、アナログ・ディジタル変換器１１３
、バッファ入力切替回路１０１、ラインバッファ１０２
ａ，１０２ｂの組、バッファ出力切替回路１０３、およ
び画像メモリ１０とその制御回路１３を、それぞれ３組
設けて、それぞれＲ，Ｇ，Ｂの成分に分解した画像デー
タに対応させれば、カラー映像信号の入力を行うことが
できることになる。

以」二、画像メモリ内の画像データを、各種の映像機器
に適合する映像信号に変換出力するようにした構成例、
および、各種の映像機器で得られる映像信号をディジタ
ル画像データに変換し、画像メモリに書込むようにした
構成例についてそれぞれ説明したか、例えば第１図およ
び第３図の構成において、画像メモリを同一にすれば、
各種映像機器への出力と各種映像機器からの入力を同時
に行う装置が実現できることは明らかである。

〔発明の効果〕

以」二説明したように、本発明によれば、画像メモリか
ら画像データを読出したり、画像メモリに画像データを
書込むのに使用するクロック信号速度を一定とし、読出
した画像データから映像信号を生成するためのクロック
信号、あるいは入力される映像信号をデイジタル画像デ
ータに変換する際のクロック信号を、使用する映像機器
に適合するように選択することができるため、異なった
映像信号規格を有する種々の映像機器について、画像デ
ータを入出力することができる。

また、画像メモリに対するクロツク信号速度は一定であ
るため、画像メモリの構成が単純になるばかりでなく、
複数の画像メモリを接続し、これらに対して映像信号の
入出力を行うことができるという利点がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例で、画像メモリ内の画像
データを各種の映像機器に出力する場合の構成図、第２
図は本発明の第２の実施例で、複数の画像メモリ内の画
像データを各種の映像機器に出力する場合の構成図、第
３図は本発明の第３の実施例で各種の映像入力機器の映
像信号を画像メモリに入力する場合の構成図、第４図は
画像メモリを介して画像を表示出力する処理装置全体の
概念図である。 １ｏ・・・画像メモリ、 １１・・・画像メモリ読出制御回路、 １０１・・・バッファ入力切換回路、 １．０２ａ，１０２ｂ・・・ラインバッファ、１０３・
・・バッファ出力切換回路、 １０４・・・バッファ書込制御回路、 ＝２３ １０５・・バッファ読出制御回路、 １０７・・・クロック発生器（Ｉ）、 １０８・クロック発生器（ｎ）、 ］−０９・クロック選択回路、 １１０・・・制御信号発生器、 １１１・・・ディジタル・アナログ変換器、１１３・・
・アナログ・ディジタル変換器。

Claims (3)

【特許請求の範囲】
1. （１）画像メモリに格納された画像データを任意の映像
   信号方式をとる映像機器に出力する装置であって、 前記画像メモリから読出された画像データを一時格納す
   るためのバッファメモリと、 最高速の映像信号方式に適合する第１のクロック信号を
   発生する第１クロック信号発生器と、複数の映像信号方
   式の各々に適合する複数の第２クロック信号を発生する
   第２クロック信号発生器と、 対象とする映像機器に応じて、前記第２クロック信号発
   生器で発生する複数の第２クロック信号のうちの一種を
   選択するクロック選択回路と、 前記画像メモリに格納された画像データを前記第１クロ
   ック発生器で発生する第１のクロック信号により読出し
   て前記バッファメモリに格納する第１制御回路と、 前記バッファメモリに格納された画像データを前記クロ
   ック選択回路で選択された第２のクロック信号により読
   出す第２制御回路と、 を有することを特徴とする画像出力装置。
2. （２）任意の映像信号方式をとる映像機器からの画像デ
   ータを画像メモリに入力する装置であって、前記映像機
   器からの画像データを一時格納するためのバッファメモ
   リと、 最高速の映像信号方式に適合する第１のクロック信号を
   発生する第１クロック信号発生器と、複数の映像信号方
   式の各々に適合する複数の第２クロック信号を発生する
   第２クロック信号発生器と、 対象とする映像機器に応じて、前記第２クロック信号発
   生器で発生する複数の第２のクロック信号のうちの一種
   を選択するクロック選択回路と、 前記映像機器より入力される画像データを、前記クロッ
   ク選択回路で選択された第２のクロック信号により前記
   バッファメモリに格納する第１制御回路と、 前記バッファメモリに格納された画像データを前記第１
   クロック発生器で発生する第１のクロック信号により読
   出して前記画像メモリに格納する第２制御回路と、 を有することを特徴とする画像入力装置。
3. （３）前記バッファメモリは、画像データをライン単位
   に格納する少なくとも２組のラインバッファから構成さ
   れており、 前記クロック選択回路で選択された第２のクロック信号
   により映像同期信号を発生する制御信号発生回路と、 前記制御信号発生回路で発生する映像同期信号により、
   画像データを格納するラインバッファ及び画像データを
   読出すラインバッファを相補的に交互に切換えるバッフ
   ァ切換回路と、を有することを特徴とする請求項（１）
   もしくは（２）記載の画像入力及び出力装置。