JPH01591A

JPH01591A - 映像表示方法

Info

Publication number: JPH01591A
Application number: JP63-47443A
Authority: JP
Inventors: 訓弘野村; 哲夫町田; 一成山田; 竹越　敏夫
Original assignee: 株式会社日立製作所
Priority date: 1987-03-04
Filing date: 1988-03-02
Publication date: 1989-01-05
Anticipated expiration: 2012-08-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は映像表示方式に関し、更に詳しくは、走査線補
間により入力映像より高解像度の映像を得るのに好適な
映像表示方式に関する。

〔従来の技術〕

従来、ビデオ信号（以下、ＮＴＳＣ信号と言う）出力画
面の高画質化の手法として、例えば、電子通信学誌、Ｖ
ｏｌ、６８．黒３、′最近のディジタルテレビ受像機の
動向″で報告されたディジタルテレビや、日本工業技術
センターの“ビデオ信号のディジタル処理技術と事例研
究”（１９８６年、第５６ページ）に紹介されたソニー
のＤＳＣ−１０（Ｄｉｇｉｔａｌ　５ｃａｎ　Ｃｏｎｖ
ｅｒｔｅｒ）等が知られている。これらの従来技術では
、ＮＴＳＣ信号の規格である水平周波数１５．７５ＫＨ
ｚ、垂直周波数６　’ＯＨｚのインタレース走査法を、
水平周波数３１．５ＫＨｚ、垂直周波数６０Ｈｚのノン
インタレース走査法に変換している。また、これらの変
換において１よ、水平周波数を２倍化することにより、
１フイールド当たりの走査線数を２倍にしており、ＮＴ
ＳＣ入力信号を成るドツトクロックでディジタル化して
メモリに書き込み、書き込みクロックの２倍のドツトク
ロックで読み出すようにしている。この場合、読み出し
のクロックが書き込みタロツク゛　　　　　　の２倍と
なるため、１ライン分の信号が書き込みみれる毎に１つ
のラインを２度ずつ読み出すか、上下のラインで補間す
ることにより、２倍の出力ラインを得ている。

然るに、上記従来方式は、水平周波数が３１．５ＫＨｚ
、垂直周波数が６０ＨｚのＣＲＴにのみ適用可能であり
、コンピュータ分野における一般的なワークステーショ
ンのＣＲＴは、上記の周波数なワークステーションのＣ
ＲＴは、上記の周波数と一致しないため、これらの端末
では上記従来方式を採用できない。

ＮＴＳＣ信号の表示走査線４８５本に対し、−般のワー
クステーションにおけるＣＲＴの表示走査線数（垂直方
向のドツト数）は、ＮＴＳＣ信号の２倍以下、例えば、
７００〜８００本程度のものが多い。従って、ＮＴＳＣ
信号の表示走査線を単に２倍に補間するだけでは、映像
画面の一部がＣＲＴからはみ出してしまう。この場合、
ＮＴＳＣ信号の表示走査線を例えば１．５倍に補間でき
れば、映像画面の全面を適度の大きさでＣＲＴに出力す
ることができる。

〔発明が解決しようとする課題〕

第１４図は、ＮＴＳＣ方式における映像画面１ｏを示し
たものであり、実線は奇数フィールドの走査線１，３．
５・・・、離線は偶数フィールドの走査線２，４，６・
・・を示す。このようにインタレース走査されたＮＴＳ
Ｃを走査線を１．５倍に補間する場合に、例えば、従来
の「フィールド内袖間方式」、すなわち、同一フィール
ド内の上下の走査線の平均値をとって補間走査線を作り
出す方法を採用すると、奇数、偶数の各フィールド２０
０Ｄ、２００Ｅにおける表示走査線は第１５図のように
なる。この方法により得た画面では。

実走査線２本毎に補間走査線が現われるが、奇数フィー
ルドと偶数フィールドとで走査線の上下関係が逆転する
部分があり、画面にちらつきを生ずるという問題がある
。例えば、偶数フィールド２００Ｅの上から２本目には
第４ラインが表示されるが、奇数フィールド２００Ｄで
は、第３ラインと第５ラインとから合成される補間走査
線が３本目に位置するため、実画面上で第４ラインより
上にある第３ラインの影響が、出力画面上で第４ライン
よりも下に現われる。

一方、従来の「フィールド間補間」方式、すなわち、補
間位置に他のフィールドの走査線を挿入する方式を利用
すると、走査線数を１．５倍化した奇数、偶数の各フィ
ールド２００Ｄ、２００Ｅは第１６図のようになる。こ
の図面では、奇数。

偶数の２つのフィールドで、１度しか現われない走査線
（例えば、第１．第２．第３．第６．第７ライン・・・
）と、２度現われる走査線（例えば、第４、第５．第８
．第９ライン）とがあるため、垂直２方向の解像度に問
題がある。

本発明の目的は、入力映像信号の走査線を補間して、入
力映像よりも高解像度で画質の優れた映優を作り出す映
像表示方式を提供することにある。

本発明の他の目的は、特にＮＴＳＣ信号を出力表示装置
の垂直方向の解像度に適合させることができる映像表示
方式を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の映像表示方式では、
奇数フィールドの映像信号と偶数フィールドの映像信号
をそれぞれ第１．第２のメモリに順次に格納すると共に
、上記各メモリからそれぞれ１走査線ずつ入力順序に従
って映像信号を読み出し、第１メモリから読み出した奇
数フィールドの映像信号と、これら２つの映像信号を合
成して得た映像信号とを奇数、偶数の各出力フィールド
でそれぞれ所定の順序で選択することにより、上記入力
映像信号による表示走査線よりも走査線数の多い表示画
面を構成するようにしたことを特徴とする。

〔作用〕

上記第１．第２メモリは、例えば、ランダムポートとシ
リアルポートを有するデュアルポートメモリにより構成
される。この場合、入力映像信号はディジタル化され、
数ドツト分ずつ人力バッフ、アに蓄えられた後、ランダ
ムポート側からデュアルポートメモリに書き込まれる。

一方、デュアルポートメモリからの情報読み出しは、Ｃ
ＲＴの水平同期信号に基づいて実行され、例えば、ＣＲ
Ｔが水平帰線期間に入ると１次の１ライン分のブタ−が
デュアルポートメモリのメモリセルからシフトレジスタ
へ内部転送される。シフトレジスタに蓄えらだデータは
、書き込みと非同期に読み出しが可能であり、これによ
って周波数変換が行なえる。また、各デュアルポートメ
モリの出力側に、それぞれ１ライン分のデータを格納す
るラインメモリと、各ラインメモリの内容を加算する加
算器を設け、これらの要素から前述した奇数フィールド
の１ライン、偶数フィールドの１ライン及びそれらを加
算（合成）した１ラインの映像信号を得て、これを所定
のＪｆｔ序で読み出すことによって、走査線数を拡大し
た映像画面を構成する。

〔実施例〕

第１図は本発明による映像表示方式の基本構成を説明す
るための図であり、２０は低解像度の映像信号、例えば
ＮＴＳＣ方式の映像信号を１時的に記憶するためのメモ
リを示す。映像信号は奇数フィールド１２と偶数フィー
ルド１４とからなり。

奇数フィールド１２はＮＴＳＣ画面上の奇数番目の走査
線１，３，５．・・・の映像信号、偶数フィールド１４
は偶数番目の走査線２，４，６．・・・の映像信号から
なる。メモリ２０には、これらの各ラインの映像信号が
フィールド別に順次に入力され。

奇数フィールドと偶数フィールドの各走査線の映像信号
は、それぞれ奇数ラインメモリ７４Ａと偶数ラインメモ
リ７４Ｂに所定の順序で読み出される。本発明では、上
記ラインメモリ７４Ａ、７４Ｂに読出された奇数フィー
ルドと偶数フィールドの２つの走査線の映像信号を補間
回路２２により合成し、補間された走査線の映像信号を
作る。そして、ラインメモリ７４Ａ、７４Ｂの出力と補
間回路２２の出力とをセレクタ２４により所定のＪ須序
で選択することにより、高解像度画面の出力映像信号３
０を得る。奇数走査線、偶数走査線、補間走査線をどの
ような順序で選ぶかは、出力画面の垂直解像度に応じて
異なる。

今、メモリ２０上のアドレスＮに記憶されている奇数フ
ィールド・ラインの内容をＡ　（Ｎ）　、偶数フィール
ド・ラインの内容をＢ　（Ｎ）と定義した場合、例えば
、奇数フィールドでは、Ａ（Ｎ）、　［Ａ（Ｎ＋１）＋
Ｂ（Ｎ）］／２．　Ｂ（Ｎ＋１）偶数フィールドの出力
画面では、Ｂ（Ｎ）、　　Ａ（Ｎ＋ｌＬ　　［Ａ（Ｎ＋２）＋Ｂ（
Ｎ＋１）コ　／２゜を繰り返し単位として、Ｎが１．３
，５，７．・・・の順でインクリメントされる形で上記
セレクタに選択動作をさせると、映像信号３０により得
られる出力画面の奇数フィールド２００Ｄと偶数フィー
ルド２００Ｅは、それぞれ第２図のようになる。

この例では、各フィールドの走査線数は原映像の１．５
倍になっており、奇数、偶数の２フイールドからなる画
固上で、各走査線の内容は上下の位置関係を乱すことな
く、且つ、同一の頻度で分布するため、ちらつきのない
良質の高解像度映像が得られる。

以下、本発明の映像表示を実施するための信号処理回路
について説明する。

第３図は信号処理回路の１実施例を示すブロック図であ
る。入力信号であるＮＴＳＣ信号１０は、同期信号分離
回路４０に入力され、水平、垂直の各同期信号ＨＤＩ、
ＶＤｌを分離される。また、サブキャリア分離回路４２
でサブキャリア信号を除去した後、Ａ／Ｄ変換回路４４
でデイジスタル信号に変換される。ディジタル化した映
像信号は入力バッファ４６に蓄積され、数ドツト分の信
号をまとめて、奇数フィールドの映像信号はデュアルポ
ートメモリ２０Ａ、偶数フィールドの映像信号はデュア
ルポートメモリ２０Ｂにそれぞれランダムポート側から
順次に書き込まれる。この書き込みと並行して、出力Ｃ
Ｒ５Ｔからの水平周期信号ＨＤｏと乗置同期信号ＶＤｏ
に同期して、各フィールドの１ライン分のデータがデュ
アル′ポートメモリ２０Ａ、２０Ｂ内のそれぞれのシフ
トレジスタ７４Ａ、７４Ｂに内部転送され、上記シフト
レジスタの内容なシリアルポートから順次に読み出され
て、ＣＲＴに表示される。

デュアルポートメモリ２ＯＡ、２０Ｂで２フィールド構
成し、１ラインずつ読み出す。本発明では、これらのラ
イン信号は、奇数フィールドメモリ中の１ラインをその
まま出力する場合、偶数フィールドメモリ中の１ライン
をそのまま出力する場合、及び奇数フィールドメモリか
らの読出し信号と偶数フィールドメモリからの読出し信
号とを合成して平均値を出力する場合、の３通りがある
。

セレクタ２４では、上記いずれかの出力を選択する。選
択された信号はＲＧＢ信号に変換された後、ＣＲＴに表
示される。

次に、個々の回路動作を説明する。同期分離回路４０″
ｒＮＴＳＣ信号から水平同期信号ＨＤｉと垂直同期信号
Ｖ　Ｄ　ｔを分離し、サブキャリア分離回路４２でサブ
キャリア信号を除去した後１．映像信号をＡＤ変換器４
４でディジタル化する。分離された水平同期信号ＨＤｉ
は、ドツトクロック作成回路５０に入力され、これによ
り、ＨＤｌに同期したサブキャリアの４倍の周波数（３
，５８Ｘ４＝１４．３２ＭＨｚ）をもつドツトクロック
ＣＬが得られる。ドツトカウンタ５２はＩ（Ｄ　ｌによ
ってリセットされ、ドツトクロック作成回路５０からの
ドツトクロックＣＬをカウントして、画面の水平方向の
アドレス値Ｘを生成する。ラインカウンタ５４は垂直同
期信号ＶＤＩでリセットされ、水平同期信号ＭＤＩをカ
ウントすることによって、画面の垂直方向のアドレス値
ｙを生成する。どき込みアドレス作成回路５６は、画面
アドレスＸ。

ｙをメモリ書き込みアドレスに変換する。一方、ＣＲＴ
側の垂直同期信号Ｖ　Ｄ　ｏでラインカウンタ８２をリ
セットし、水平同期信号ＨＤＯをカウントすることによ
って、画面上のアドレスｙ′を決定する。また、読み出
しアドレス作成回路７２で画面アドレスをメモリ読み出
しアドレスに変換する。

本実施例では、ドツトクロックＣＬによりＡＤ変換器４
４を動作させ、サブキャリアの４倍の周波数で映像信号
をサンプリングするようにしている。この場合、デュア
ルポートメモリ２０Ａ、２０Ｂの大きさは、それぞれ１
フイ一ルド分のデータを格納するのに必要な横９１０ド
ツト、縦５２５／２ドツト、濃淡８ビツトとなる。ここ
で縦５２５ドツトは、ＮＴＳＣ信号の走査線数（垂直帰
線期間も含む）５２５本に合わせである。

各ドツトを８ビツトでディジタル化した場合、デュアル
ポートメモリに必要なメモリ容量は、２゜Ａと２０Ｂの
２面トータルで４７８にバイトとなる。

メモリ２０Ａ、２０Ｂは、例えば現在市販されているＨ
Ｍ５３４６１　（日立製作所）のＬＳＩを１フイールド
あたり８個１合計１６個使用して構゛成してもよい。こ
の場合のメモリ構成を第４図に示す。入力バッファ４６
にそれぞれ８ビツトからなる４ビツト分のデータを蓄わ
えて、４ビツト分を１度アクセスでデュアルポートメモ
リ２０Ａまたは２０Ｂに書き込む。デュアルポートメモ
リ２ＯＡ、２０Ｂは、１チツプが６４にビット×４のメ
モリ８チツプ用いて構成されているため、各ドツトが第
４図の如く、２個のメモリチップに分けて書き込まれ遜
。なお、奇数フィールドメモリに書くか、偶数フィール
ドメモリに書くかは、フリップフロップ５８が垂直同期
信号ＶＤ、のたびに選択信号を切り換える。

ＮＴＳＣ信号をワークステーションのＣＲＴに表示する
場合１両者の水平周波数および垂直周波数は互いに異な
るため、周波数の変換が必要になる。デュアルポートメ
モリ２０Ａ、２０Ｂは、書き込みと読み出しを互いに独
立して行なうことができるため、ＮＴＳＣ信号の水平、
垂直同期信号ＨＤ　＋　、　Ｖ　Ｄ　ｉに従ってメモリ
への書き込みを行ない、これとは独立して、ＣＲＴの水
平、垂直同期信号ＨＤＯ，ＶＤ、に同期させてデータを
読み出すことによって、上記した周波数変換を実現でき
る。

以下、デュアルポートメモリ２０Ａ、２０Ｂの読み出し
動作について述べる。

メモリからのデータの読み出しは、１ラインずつ行なう
。ＨＤ　ｏが帰線期間になると、アドレス切換え回路７
０が、読み出しアドレス作成回路７２からのアドレスを
デュアルポートメモリ２゜Ａ及び２０Ｂに設定し、１ラ
イン分のデータをシフトレジスタ７４Ａ及び７４Ｂに内
部転送する。

表示走査線を例えば１．５倍に拡大した場合、映像デー
タを横方向にも１．５倍に拡大するために、シリアルク
ロック作成口ｌ＆７６で読み出しクロックをＣＲＴのド
ツトクロックＤＣＬの２／３倍にしたタロツクＳＣを作
成する。このクロックＳＣをシフトレジスタ７４Ａ、７
４Ｂに入力し、それらの内容を順次に読み出す。水平方
向の拡大率を変えたい場合は、上記シリアルクロックＳ
Ｃの周期を変えればよい。シフトレジスタ７４Ａ、７４
Ｂの内容がデュアルポートメモリ２０Ａ、２０Ｂの各シ
リアポートから読み出されている間に、アドレス切換え
回路７０は、書き込みアドレス作成口＃５６から出力さ
れるアドレスに従って、ランダムポート側からデュアル
ポートメモリ２ＯＡまたは２０Ｂにデータを害き込む。

第Ｓ図にメモリ制御のタイミングチャートを示す。Ａｏ
−Ａ７はデュアルポートメモリ２０Ａ、２０Ｂに設定す
るアドレス、ＣＬはドツトクロック作成回路５０が出力
するドツトクロック信号、ＷＥは、Ｗｒｉｔｅ　Ｅｎａ
ｂｌｅ信号、ＤＴｌｏＥはＤａｔａ　Ｔｒａｎｓｆｅｒ
ｌｏｕｔｐｕｔ　Ｅｎａｂｌｅ信号、ＳＣはシリアルク
ロック作成回路７６が出力するシリアルクロック信号で
ある。この例では、第（Ｋ−１）ラインと第にラインを
出力しながら、（ｉ−ｊ）ドツトから（ｉ＋８ｔ　ｊ）
　　ドツトの内容をデュアルポートメモリ２０Ａまたは
２０Ｂに書き込んでいる。ここで（ｉ、ｊ）は、画面ア
ドレスｘ＝ｉ。

ｙ＝ｊのドツトを示す。４進カウンタ６０がドツトクロ
ックＣＬをカウント動作し、４ドツト分のカウントが行
なわれる毎に、４進カウンタ６０からの出力がインバー
タ６２で反転されて、ＷＥとしてメモリに与えれる。こ
の時、入力バッファ４６に蓄えられた４ドツト分のデー
タが、ランダムポートよりデュアルポートメモリ２０Ａ
または２０Ｂに書き込まれる。

ＨＤＯが帰線期間に入ると、（１＋４１Ｊ）ドツトから
（ｉ＋７．ｊ）　　ドツトのデータがランダムボート側
から書き込まれた後に、読み出し開始ドツト（１，Ｋ）
ドツトのメモリアドレスを読み出しアドレス作成口７２
が設定し、データの内部転送が行なわれる。内部転送が
終ると、ランダムポート側から次の４ドツトが書き込ま
れ、これと並行してシリアルポートからは、ＣＲＴの周
波数に従ってデータが読み出される。

読み出しは、第２図に示した表示を表現するために１ラ
インずづ行なわれる。第６図は、読み出し制御信号作成
回路９０の詳細図である。セレクタ２４の選択信号を作
成するために必要なＨＤ’はＣＲＴの水平同期信号ＨＤ
ｏを遅延回路１００で遅延させることにより作成する。

第５図で述べたＤＴｌｏＥは、ＨＤＯが立ち下り、ラン
ダムポート側からの書き込み１サイクル（第５図では（
ｉ＋　４　ｒ　ｊ）　　ドツトから（ｘ＋７ｔＪ）　　
ドツト）が終了した後、ハイレベルからローレベルに変
化する（内部転送モードになる）。従って、遅延回路９
８でＨＤ、より遅延した信号を作成し、これをＤＴｌｏ
Ｅとする。

本発明によるラスク表示順序は、前述したように、奇数
フィールドと偶数フィールドとで、それぞれ所定単位の
繰り返しを行なっている。この繰り返しを実現するため
に、パターン発生回路９２から、奇数フィールドを表示
する時は、例えばＰｏ”　（１，１，Ｏ）　、　ＰＥ＝
　（１，０，１）−偶数フィールドを表示する時には、
Ｐｏ＝　（０，１゜１）、ＰＥ＝　（１，１，Ｏ）のパ
ターンをそれぞれ繰り返して出力させる。奇数、偶数フ
ィールドの出カバターンの切り換えは、フリップフロッ
プ１０４で行なう。パターン発生回路９２から出力され
る繰り返しパターンＰＤｔ　Ｐ已はＨＤ、と共にそれぞ
れＡＮＤ回路９４．９６に入力され、ＡＮＤ回路の出力
ＨＤＤ、およびＨＤＥを、それぞれデュアルポートメモ
リ２ＯＡ、２０Ｂのｒｅａｄｅｎａｂｌｅ信号とする。

第７Ａ図と第７Ｂ図に奇数フィールドおよび偶数フィー
ルドにおける読み出し制御信号のタイムチャートを示す
。第７Ａ図に示す如く、奇数フィールドの表示期間では
、例えばＨＤｏの第１パルス発生時点で奇数、偶数面フ
ィールドメモリともｒｅａｄ　ｅｎａｂｌｅ状態であり
（ＨＤＤ、ＨＤＥのパルスが立ち上がる）、それぞれの
メモリの最初のデータであるＮＴＳＣ画面上の第１ライ
ン及び第２ラインが読み出されて、ラインメモリ７８Ａ
。

７８Ｂに格納される。これらのラインメモリ７８Ａ、７
８Ｂの内容は、顆次加算器２２で加算され１、　　　　
各加算結果を右へ１ビツトシフトした値がセレクタ２４
へ入力される。選択信号作成回路１０２は、パルスＨＤ
’　が入力される都度、ラインメモリ７８Ａ、加算器２
２．ラインメモリ７８Ｂの順に入力データの選択を行な
うように、制御信号をセレクタ２４に与える。これによ
って、ＨＤ’の１番目□のパルス発生時には、ラインメ
モリ７８Ａから出力された第１ラインが選択される。次
のＨＤｏパルスが発生した時では、奇数フィールドメモ
リへのｒｅａｄ　ｅｎａｂｌｅ信号となるパルスＨＤＤ
が立ち上がるため、第３ラインのデータナラインメモリ
７８Ａに格納される。この時、偶数フィールドメモリの
ｒｅａｄ　ｅｎａｂｌｅ信号となるＨＤＥパルスは発生
しないため、ラインメモリ７８Ｂの内容は更新されず、
第２ラインのデータが格納されたままである。ＨＤ’の
２番目のパルスによって、セレクタ２４は、加算器２２
の出力を選択し、（第２ライン士第３ライン）／２の値
がセレクタ出力となる。ＨＤｏの３番目のパルスが発生
した時点では、ＨＤＤパルスは出力されず、Ｉ　Ｄ　Ｅ
パルスが立ち上るため、偶数フィールドのラインメモリ
７８Ｂだけが更新され、第４ラインのデータが格納され
る。そして、ＨＤ　’の３番目のパルスに応答してセレ
クタ２４は、ラインメモリ７８Ｂの出力、すなわち、第
４ラインのデータを出力する。以下、この手順を繰り返
し、奇数フィールドの出力が行なわれる。

偶数フィールドを表示する時は、パターン発生回路９２
は、Ｐｏ＝　（０＋　１＋　１）＋　ＰＥ＝　（１−＋
１．０）のパターンをそれぞれ出力する。この結果、Ｈ
ＤＤ、ＨＤＥのパルス列は第７Ｂ図のようになる。この
場合、選択信号作成回路１０２は、ラインメモリ７８Ｂ
、ラインメモリ７８Ａ、加算器２２の順に選択制御信号
を繰り返す。選択信号作成回路１０２が出力する選択信
号のパターンは。

奇数フィールドを表示する時と偶数フィールドを表示す
る時とで異なり、この切換えは垂直同期パルスＶ　Ｄ　
ｏでフリップ・フロップ動作するフリップフロップ１０
４によって行なわれる。

このようにして、セレクタ２４により選択された各ライ
ンのデータは、ＹＣ分離回路１１０及びマトリックス回
路１１２でＲＧＢ信号に変換され、ＤＡ変換器１２０で
アナログ信号となってＣＲＴに表示される。尚、ＣＲＴ
の水平方向のドツト数をＤＨ１水平表示期間をＴＨ（ｕ
ｓ）とすると、読み出し速度制御回路１２２はＤＨ／Ｔ
Ｈ（ＭＨｚ）に相当する信号をＤＡ変換器１２０に供給
する。

第８図は、他の実施例として、走査線の補間倍率を７／
４に設定した場合の本発明による映像信号を示す０倍率
を７７４にすると、標準のＮＴＳＣ信号から約８５０本
の走査線をもつ出力画像を得ることができる。この例で
は、奇数フィールドの出力期間中には、奇数ラインと偶
数ラインを交互に出力して最初の４本分の出力信号を得
、次に補間信号、偶数ライン、補間信号の順で３本の出
力信号を得、これを交互に繰り返すことにより、１．２
．３’、４　（５＋６）／２，６゜（７＋８）／２，９
，１，１１．・・・の内容をもつ映像信号を作る。一方
、偶数フィールドでは、先ず上記３本分の信号を出力し
、次に４本分の信号を出力させる形で補正動作を行なう
ことにより、（１＋２）／２，２．（３＋４）／２．５
．＋３゜７、ａ、（９＋１０）／２．・・・の内容をも
つ映像信号を作る。

第９Ａ図〜第９Ｚ図は、本発明の方式により入力映像信
号を補間して、整数倍率で拡大された映像信号画面を得
る場合の１実施例を示す。これらのうぢ、第９Ａ図を第
９Ｂ図は、それぞれ倍率Ｍが「２」と「４」の場合に得
られる出力画面を示しており、第９Ｃ図は、倍率Ｍが偶
数の場合の補間ルールを示す。一方、第９Ｄ図と第９Ｅ
図は、倍率Ｍは「３」と「５」の場合に得られる出力画
面を示しており、第９Ｆ図は倍率が奇数の場合の補間ル
ールを示す。

第１０Ａ図〜第１０Ｆ図は、本発明により得られる倍率
がｍ／２（但し、ｍは奇数）の場合の出力画面を示し、
第１０Ａ図〜第１０Ｃ図はｍが３゜７．１１．・・・の
場合の具体例と補間ルール、第１０Ｄ図〜第１０Ｆ図は
ｍが５．９，１３．　・・・の場合の具体例と補間ルー
ルを示す。

て第３図のシステムにおいて、倍ＩＭを指定し友倍率調整
手段１３０を設ければよい。この倍率調整手段１３０は
、ＲＯＭアドレス発生回路１３２とＲＯＭ１３４とから
なっている。ＲＯＭアドレス発生回路１３２は、指定倍
率Ｍに応じてＲＯＭ１３４の読み出しアドレスを発生す
る。また、ＲＯＭ１３４は、予め倍率Ｍに応じた複数の
パターンデータを記憶しており、倍率が指定されると、
ＲＯＭからパターン発生回路９２に、この倍率に対応し
た繰り返しパターンＰＤ、ＰＥを発生させるためのデー
タＰ　Ｐｏ、　Ｐ　ＰＥが与えられる。また、シリアル
クロック作成回路７６に対しては、倍率に応じたクロッ
ク周期を指示する信号が与えられ、選択信号作成回路１
０２に対しては、セレクタ２４の動作シーケンスを上記
倍率に応じた形とするための指示信号ＳＤが与えられる
。

第１１図と第１２図は、ＲＯＭ１３４に用意されるパタ
ーンデータの１例を示す。ＲＯＭ１３４には、各倍率毎
に奇数フィールド用と偶数フィールド用の２つのレコー
ドが用意され、各レコードは、繰り返しパターンＰＰＤ
とＰＰＥ、この繰り返しパターンの長さを示すデータ、
および選択シー整ケンスＳＤとを含む。パターン発生口ス９２は、ＲＯＭ
から与えられたＰＰＤＤ、　ＰＰＦｌに従ったパターン
で、前述の繰り返しパターンＰＤ、ＰＥを発生し、これ
によって、デュアルポートメモリ２０Ａ、２０Ｂからラ
インメモリ７８Ａ、７８Ｂへのデータ読出しのシーケン
スが決まる。選択シーケンＳＤにおいて、「０」は奇数
ラインメモリ７８Ａ、ｒＥ」は偶数ラインメモリ７８　
Ｂ　、　　ｒＡＪは加算器２２の出力を選択することを
意味している。従って、例えば倍率が５／２の場合１選
択信号作成回路１０２は、奇数フィールドではｒＯＡＥ
ＯＡＪの繰り返し、偶数フィールドではｒＯＥＯＡＥＪ
の繰り返しでセレクタ２４に入力の選択を行なわせるよ
う制御信号を出力することになる。

以上、インタレース走査のＣＲＴに対してＸＴＳＣ信号
を補間し、所定の倍率に拡大した映像を表示する例につ
いて述べたが、本発明をノンインタレースＣＲＴに対し
て適用する場合は１例えば第１３図のような補間を行な
えばよい。例えば１．５倍の映像を得る場合、奇数フィ
ールドと偶数フィールドの内容をそれぞれデュアルポー
トメモリ２０Ａち２０Ｂから１ラインずつ読み出して、
ラインメモリ７８Ａ、７８Ｂに格納し、ラインメモリ７
８Ａ、７８Ｂからは、８ビツトずつデータを読み出して
加算器２２で加算し、加算結果を右へ１ビツトシフトし
て１／２にした値をセレクタ２４に入力する。また、選
択信号作成回路１０２により、２４でラインメモリ７８
Ａ、ラインメモリＢ、加算器２２の順に入力を選択させ
る制御信号を繰り返して発生する〔発明の効果〕本発明によれば、ＮＴＳＣ信号を周波数の異なるＣＲＴ
に高画質で表示できるので、コンピュータ端末における
ビデオ信号処理に極めて有効である。

【図面の簡単な説明】

第１図は本発明による走査線の補間方式の基本構成を説
明するための図、第２図は本発明により得られる映像信
号の１例を示す図、第３図は本発明を実施する映像表示
システムの１例を示すブロック図、第４図はデュアルポ
ートメモリの具体的な構成の１例を示す図、第５図はデ
ュアルポートメモリへのデータ書き込み、読み出し動作
を説明するためのタイムチャート、第６図は、読出し制
御信号作成回路９０の１実施例を示すブロック図、第７
Ａ図、第７Ｂ図はそれぞれ奇数フィールドと偶数フィー
ルドにおけるメモリ制御信号のタイムチャート、第８図
、第９Ａ図〜第９Ｆ図および第１０Ａ図〜第１０Ｆは本
発明により得られる映像信号の他の実施例を示す図、第
１１図と第１２図はそれぞれＲＯＭ１３４の内容の１例
を示す図。第１３図はノンインタレース走査ＣＲＴを対象とした本
発明による走査線の補間方法を示す図、第１４図はＮＴ
ＳＣ方式の走査線説明図、第１５図と第１６図は従来の
走査線補間により得られる画面の説明図である。７０・・・アドレス切換え回路、２０・・・デュアルポートメモリ、７４・・・シフトレジスタ、７８・・・ラインメモリ、
２２・・・加算器、２４・・・セレクタ、９０・・・読
み出し制御信号作成回路、１０２・・・選択信号作成回
路、９２・・・パターン発生回路。

Claims

【特許請求の範囲】

１、奇数フィールドと偶数フィールドの入力映像信号を
それぞれ第１、第２のメモリに順次に格納すると共に、
上記各メモリからそれぞれ１走査線ずつ入力順序に従っ
て映像信号を読み出し、第１メモリから読み出した奇数
フィールドの映像信号と、第２メモリから読み出した偶
数フィールドの映像信号と、これら２つの映像信号を合
成して得た映像信号とを奇数、偶数の各出力フィールド
でそれぞれ所定の順序で選択することにより、上記入力
映像信号による表示走査線よりも走査線数の多い表示画
面を構成するようにしたことを特徴とする映像表示方式
。