JP2000305538A - 映像拡大方法及び映像拡大回路 - Google Patents
映像拡大方法及び映像拡大回路Info
- Publication number
- JP2000305538A JP2000305538A JP11113351A JP11335199A JP2000305538A JP 2000305538 A JP2000305538 A JP 2000305538A JP 11113351 A JP11113351 A JP 11113351A JP 11335199 A JP11335199 A JP 11335199A JP 2000305538 A JP2000305538 A JP 2000305538A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- read
- scan conversion
- conversion memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 元の映像の画質を損なうことなく解像度を変
換する。 【解決手段】 リードアドレス発生回路４ｃは、スキャ
ン変換メモリ２に記憶されたデータが奇数フィールドの
データの場合、垂直方向の拡大率に基づいて拡大後の垂
直方向のアドレスを求め、これに最も近いラインの画素
データをメモリ２から読み出す。偶数フィールドのデー
タの場合、拡大後の垂直方向のアドレスから０．５減算
したアドレスを求め、これに最も近いラインの画素デー
タをメモリ２から読み出す。補間演算回路３は、メモリ
２から読み出された画素データとこれ以前に読み出され
た１ライン前の画素データとを基に線形補間演算を行
い、拡大後の画素データを求める。
換する。 【解決手段】 リードアドレス発生回路４ｃは、スキャ
ン変換メモリ２に記憶されたデータが奇数フィールドの
データの場合、垂直方向の拡大率に基づいて拡大後の垂
直方向のアドレスを求め、これに最も近いラインの画素
データをメモリ２から読み出す。偶数フィールドのデー
タの場合、拡大後の垂直方向のアドレスから０．５減算
したアドレスを求め、これに最も近いラインの画素デー
タをメモリ２から読み出す。補間演算回路３は、メモリ
２から読み出された画素データとこれ以前に読み出され
た１ライン前の画素データとを基に線形補間演算を行
い、拡大後の画素データを求める。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば投射型表示
装置等の画像処理装置において、所定の標準画素数と異
なるインターレース方式の入力映像信号に対して標準画
素数に合致するように拡大処理を行う映像拡大方法及び
映像拡大回路に関するものである。
装置等の画像処理装置において、所定の標準画素数と異
なるインターレース方式の入力映像信号に対して標準画
素数に合致するように拡大処理を行う映像拡大方法及び
映像拡大回路に関するものである。
【０００２】
【従来の技術】従来より、コンピュータの画像やビデオ
映像等をスクリーンに拡大投影する液晶プロジェクタ等
の投射型表示装置が知られている。投射型表示装置に入
力される入力映像信号には多様な規格が存在するので、
例えばＸＧＡ（eXtended Graphics Array ）用の投射型
表示装置にＶＧＡ（Video Graphics Array）信号を入力
して投射する場合には、解像度をＸＧＡ用の１０２４×
７６８画素に変換して表示する必要がある。
映像等をスクリーンに拡大投影する液晶プロジェクタ等
の投射型表示装置が知られている。投射型表示装置に入
力される入力映像信号には多様な規格が存在するので、
例えばＸＧＡ（eXtended Graphics Array ）用の投射型
表示装置にＶＧＡ（Video Graphics Array）信号を入力
して投射する場合には、解像度をＸＧＡ用の１０２４×
７６８画素に変換して表示する必要がある。
【０００３】ところで、投射型表示装置に対して、ビデ
オなどの動画映像はインターレース方式の信号で入力さ
れる。例えば、５２５ラインのＮＴＳＣ信号の場合、図
３に示すように、奇数フィールド（第１フィールド）と
偶数フィールド（第２フィールド）で半分ずつ交互に表
し、フィールド間は１ラインずつ飛越走査を行ってい
る。当然、フィールド間のデータは、時間的なずれの他
にこのライン位置のずれを含んだ信号となる。そして、
高画質の動画表示を行うには、フィールド毎の表示が必
要となる。したがって、ＮＴＳＣ方式の動画映像をＸＧ
Ａの解像度を有する投射型表示装置に表示させるべく拡
大処理を行う際には、フィールド間のラインの位置ずれ
を考慮する必要がある。
オなどの動画映像はインターレース方式の信号で入力さ
れる。例えば、５２５ラインのＮＴＳＣ信号の場合、図
３に示すように、奇数フィールド（第１フィールド）と
偶数フィールド（第２フィールド）で半分ずつ交互に表
し、フィールド間は１ラインずつ飛越走査を行ってい
る。当然、フィールド間のデータは、時間的なずれの他
にこのライン位置のずれを含んだ信号となる。そして、
高画質の動画表示を行うには、フィールド毎の表示が必
要となる。したがって、ＮＴＳＣ方式の動画映像をＸＧ
Ａの解像度を有する投射型表示装置に表示させるべく拡
大処理を行う際には、フィールド間のラインの位置ずれ
を考慮する必要がある。
【０００４】フィールド間のラインの位置ずれを考慮す
ることなく、映像をフィールド毎に表示した場合には、
画質の低下が発生する。つまり、１フィールド分の映像
をディジタル化してメモリに蓄積し拡大処理を行う際、
映像データは、奇数フィールドであるか偶数フィールド
であるかに関係なく、メモリの所定のアドレスに順次格
納される。画質が低下するのは、映像データをメモリに
格納した時点で、奇数フィールドと偶数フィールド間の
ライン位置のずれが無くなるからである。
ることなく、映像をフィールド毎に表示した場合には、
画質の低下が発生する。つまり、１フィールド分の映像
をディジタル化してメモリに蓄積し拡大処理を行う際、
映像データは、奇数フィールドであるか偶数フィールド
であるかに関係なく、メモリの所定のアドレスに順次格
納される。画質が低下するのは、映像データをメモリに
格納した時点で、奇数フィールドと偶数フィールド間の
ライン位置のずれが無くなるからである。
【０００５】例えば、１ラインが奇数フィールドで表示
され、もう１ラインが偶数フィールドで表示される連続
した２ライン分の線が入力映像として入力されたとき、
この線が奇数フィールド、偶数フィールドの順で表示さ
れる場合には、偶数フィールドが１ライン分シフトする
ために、奇数フィールドと偶数フィールドの線が重なっ
て、線が鮮やかに表示される。一方、２ライン分の線が
偶数フィールド、奇数フィールドの順で表示される場合
には、１ラインシフトとフィールド毎の表示のために線
は２重となり、映像としては揺れているように表示され
る。
され、もう１ラインが偶数フィールドで表示される連続
した２ライン分の線が入力映像として入力されたとき、
この線が奇数フィールド、偶数フィールドの順で表示さ
れる場合には、偶数フィールドが１ライン分シフトする
ために、奇数フィールドと偶数フィールドの線が重なっ
て、線が鮮やかに表示される。一方、２ライン分の線が
偶数フィールド、奇数フィールドの順で表示される場合
には、１ラインシフトとフィールド毎の表示のために線
は２重となり、映像としては揺れているように表示され
る。
【０００６】このような画質の低下は、拡大処理によっ
て更に強調される。この画質の低下を解消するために
は、フィールド間でラインをずらす制御が必要である。
従来の方法では、偶数フィールドを単純に数ライン分遅
らせて表示していた。しかし、このような方法では、拡
大処理の実行により、奇数フィールドの下に位置すべき
偶数フィールドが奇数フィールドの上に表示される等の
問題が発生し、画質を向上させることができなかった。
て更に強調される。この画質の低下を解消するために
は、フィールド間でラインをずらす制御が必要である。
従来の方法では、偶数フィールドを単純に数ライン分遅
らせて表示していた。しかし、このような方法では、拡
大処理の実行により、奇数フィールドの下に位置すべき
偶数フィールドが奇数フィールドの上に表示される等の
問題が発生し、画質を向上させることができなかった。
【０００７】
【発明が解決しようとする課題】以上のように従来の投
射型表示装置では、インターレース方式の入力映像信号
の解像度変換を行うと、画質の低下が起こるという問題
点があった。本発明は、上記課題を解決するためになさ
れたもので、インターレース方式の映像の画質を損なう
ことなく解像度を変換することができる映像拡大方法及
び映像拡大回路を提供することを目的とする。
射型表示装置では、インターレース方式の入力映像信号
の解像度変換を行うと、画質の低下が起こるという問題
点があった。本発明は、上記課題を解決するためになさ
れたもので、インターレース方式の映像の画質を損なう
ことなく解像度を変換することができる映像拡大方法及
び映像拡大回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の映像拡大方法
は、入力映像信号（Ｖｉｎ）をディジタル化してスキャ
ン変換メモリ（２）に格納し、スキャン変換メモリに記
憶されたデータが奇数フィールドのデータの場合、垂直
方向の拡大率に基づいて拡大後の垂直方向のアドレス
（ｙ１）を求め、このアドレスに最も近いラインの画素
データをスキャン変換メモリから読み出し、スキャン変
換メモリに記憶されたデータが偶数フィールドのデータ
の場合、拡大後の垂直方向のアドレスから０．５減算し
たアドレス（ｙ２）を求め、このアドレスに最も近いラ
インの画素データをスキャン変換メモリから読み出し、
スキャン変換メモリから読み出された画素データとこれ
以前に読み出された１ライン前の画素データとを基に線
形補間演算を行い、拡大後の画素データを求めるように
したものである。このように、スキャン変換メモリに記
憶されたデータが奇数フィールドのデータの場合、垂直
方向の拡大率に基づいて拡大後の垂直方向のアドレスを
求め、偶数フィールドのデータの場合、拡大後の垂直方
向のアドレスから０．５減算したアドレスを求め、求め
たアドレスに最も近いラインの画素データをスキャン変
換メモリから読み出すことにより、フィールド間のライ
ンずらし処理を行う。また、スキャン変換メモリから読
み出した画素データとこれ以前に読み出した１ライン前
の画素データとを基に線形補間演算を行うことにより、
拡大処理（解像度変換）を行う。
は、入力映像信号（Ｖｉｎ）をディジタル化してスキャ
ン変換メモリ（２）に格納し、スキャン変換メモリに記
憶されたデータが奇数フィールドのデータの場合、垂直
方向の拡大率に基づいて拡大後の垂直方向のアドレス
（ｙ１）を求め、このアドレスに最も近いラインの画素
データをスキャン変換メモリから読み出し、スキャン変
換メモリに記憶されたデータが偶数フィールドのデータ
の場合、拡大後の垂直方向のアドレスから０．５減算し
たアドレス（ｙ２）を求め、このアドレスに最も近いラ
インの画素データをスキャン変換メモリから読み出し、
スキャン変換メモリから読み出された画素データとこれ
以前に読み出された１ライン前の画素データとを基に線
形補間演算を行い、拡大後の画素データを求めるように
したものである。このように、スキャン変換メモリに記
憶されたデータが奇数フィールドのデータの場合、垂直
方向の拡大率に基づいて拡大後の垂直方向のアドレスを
求め、偶数フィールドのデータの場合、拡大後の垂直方
向のアドレスから０．５減算したアドレスを求め、求め
たアドレスに最も近いラインの画素データをスキャン変
換メモリから読み出すことにより、フィールド間のライ
ンずらし処理を行う。また、スキャン変換メモリから読
み出した画素データとこれ以前に読み出した１ライン前
の画素データとを基に線形補間演算を行うことにより、
拡大処理（解像度変換）を行う。
【０００９】また、本発明の映像拡大回路は、ディジタ
ル化された入力映像信号を記憶するスキャン変換メモリ
（２）と、スキャン変換メモリに記憶されたデータが奇
数フィールドのデータの場合、垂直方向の拡大率に基づ
いて拡大後の垂直方向のアドレス（ｙ１）を求め、この
アドレスに最も近いラインの画素データをスキャン変換
メモリから読み出し、スキャン変換メモリに記憶された
データが偶数フィールドのデータの場合、拡大後の垂直
方向のアドレスから０．５減算したアドレス（ｙ２）を
求め、このアドレスに最も近いラインの画素データをス
キャン変換メモリから読み出すリードアドレス発生回路
（４ｃ）と、スキャン変換メモリから読み出された画素
データとこれ以前に読み出された１ライン前の画素デー
タとを基に線形補間演算を行い、拡大後の画素データを
求める補間演算回路（３）とを有するものである。ま
た、上述のリードアドレス発生回路の１構成例は、垂直
方向の拡大率に基づいて拡大後の垂直方向のアドレス
（ｙ１）を生成するアドレスジェネレータ（４１）と、
アドレスジェネレータの出力から０．５減算したアドレ
ス（ｙ２）を求める減算器（４２）と、スキャン変換メ
モリに記憶されたデータが奇数フィールドのデータの場
合、アドレスジェネレータから出力されたアドレスを選
択し、スキャン変換メモリに記憶されたデータが偶数フ
ィールドのデータの場合、減算器から出力されたアドレ
スを選択するセレクタ（４３）とからなるものである。
ル化された入力映像信号を記憶するスキャン変換メモリ
（２）と、スキャン変換メモリに記憶されたデータが奇
数フィールドのデータの場合、垂直方向の拡大率に基づ
いて拡大後の垂直方向のアドレス（ｙ１）を求め、この
アドレスに最も近いラインの画素データをスキャン変換
メモリから読み出し、スキャン変換メモリに記憶された
データが偶数フィールドのデータの場合、拡大後の垂直
方向のアドレスから０．５減算したアドレス（ｙ２）を
求め、このアドレスに最も近いラインの画素データをス
キャン変換メモリから読み出すリードアドレス発生回路
（４ｃ）と、スキャン変換メモリから読み出された画素
データとこれ以前に読み出された１ライン前の画素デー
タとを基に線形補間演算を行い、拡大後の画素データを
求める補間演算回路（３）とを有するものである。ま
た、上述のリードアドレス発生回路の１構成例は、垂直
方向の拡大率に基づいて拡大後の垂直方向のアドレス
（ｙ１）を生成するアドレスジェネレータ（４１）と、
アドレスジェネレータの出力から０．５減算したアドレ
ス（ｙ２）を求める減算器（４２）と、スキャン変換メ
モリに記憶されたデータが奇数フィールドのデータの場
合、アドレスジェネレータから出力されたアドレスを選
択し、スキャン変換メモリに記憶されたデータが偶数フ
ィールドのデータの場合、減算器から出力されたアドレ
スを選択するセレクタ（４３）とからなるものである。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態を示す投射型表示装置のブロック図である。本
実施の形態の投射型表示装置は、入力映像信号Ｖｉｎを
サンプリングクロックＣＬＫに同期してディジタル信号
に変換するディジタルデコーダ１と、後述する液晶パネ
ルに適した周波数、タイミングの映像信号を生成するス
キャン変換及び液晶パネルに適した解像度の映像信号を
生成する解像度変換を行うためのスキャン変換メモリ２
と、スキャン変換メモリ２から読み出された画素データ
とこれ以前に読み出された１ライン前の画素データとを
基に線形補間演算を行い、拡大後の画素データを求める
補間演算回路３と、入力映像信号Ｖｉｎの水平走査周波
数に応じてサンプリングクロックＣＬＫの周波数を変化
させると共に、ディジタルデコーダ１から出力された映
像データをスキャン変換メモリ２に書き込むためのライ
トアドレス信号ＷＡ及びスキャン変換メモリ２から映像
データを読み出すためのリードアドレス信号ＲＡを生成
する制御回路４と、補間演算回路３から出力された映像
データをアナログ信号に変換するＤ／Ａ変換器５と、Ｄ
／Ａ変換器５から出力された映像信号を光情報に変換し
て図示しないスクリーン等に投射する液晶プロジェクタ
６とを有している。
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態を示す投射型表示装置のブロック図である。本
実施の形態の投射型表示装置は、入力映像信号Ｖｉｎを
サンプリングクロックＣＬＫに同期してディジタル信号
に変換するディジタルデコーダ１と、後述する液晶パネ
ルに適した周波数、タイミングの映像信号を生成するス
キャン変換及び液晶パネルに適した解像度の映像信号を
生成する解像度変換を行うためのスキャン変換メモリ２
と、スキャン変換メモリ２から読み出された画素データ
とこれ以前に読み出された１ライン前の画素データとを
基に線形補間演算を行い、拡大後の画素データを求める
補間演算回路３と、入力映像信号Ｖｉｎの水平走査周波
数に応じてサンプリングクロックＣＬＫの周波数を変化
させると共に、ディジタルデコーダ１から出力された映
像データをスキャン変換メモリ２に書き込むためのライ
トアドレス信号ＷＡ及びスキャン変換メモリ２から映像
データを読み出すためのリードアドレス信号ＲＡを生成
する制御回路４と、補間演算回路３から出力された映像
データをアナログ信号に変換するＤ／Ａ変換器５と、Ｄ
／Ａ変換器５から出力された映像信号を光情報に変換し
て図示しないスクリーン等に投射する液晶プロジェクタ
６とを有している。
【００１１】そして、制御回路４は、サンプリングクロ
ックＣＬＫを生成するサンプリングクロック発生回路４
ａと、ライトアドレス信号ＷＡを生成するライトアドレ
ス発生回路４ｂと、リードアドレス信号ＲＡと線形補間
演算のための補間演算係数Ｋを生成するリードアドレス
発生回路４ｃとから構成されている。
ックＣＬＫを生成するサンプリングクロック発生回路４
ａと、ライトアドレス信号ＷＡを生成するライトアドレ
ス発生回路４ｂと、リードアドレス信号ＲＡと線形補間
演算のための補間演算係数Ｋを生成するリードアドレス
発生回路４ｃとから構成されている。
【００１２】次に、このような投射型表示装置の動作を
説明する。図示しないビデオ機器から出力されたインタ
ーレース方式の入力映像信号Ｖｉｎは、ディジタルデコ
ーダ１に入力される。ディジタルデコーダ１は、サンプ
リングクロック発生回路４ａから出力されたサンプリン
グクロックＣＬＫに同期して入力映像信号Ｖｉｎをディ
ジタル信号に変換する。
説明する。図示しないビデオ機器から出力されたインタ
ーレース方式の入力映像信号Ｖｉｎは、ディジタルデコ
ーダ１に入力される。ディジタルデコーダ１は、サンプ
リングクロック発生回路４ａから出力されたサンプリン
グクロックＣＬＫに同期して入力映像信号Ｖｉｎをディ
ジタル信号に変換する。
【００１３】このとき、サンプリングクロック発生回路
４ａは、入力映像信号Ｖｉｎの１水平ラインがその画素
数に関係なく、水平方向の標準画素数（すなわち、液晶
プロジェクタ８に用いられている液晶パネルの水平画素
数）でサンプリングされるように、入力映像信号Ｖｉｎ
の水平走査周波数に応じてサンプリングクロックＣＬＫ
の周波数を変化させる。
４ａは、入力映像信号Ｖｉｎの１水平ラインがその画素
数に関係なく、水平方向の標準画素数（すなわち、液晶
プロジェクタ８に用いられている液晶パネルの水平画素
数）でサンプリングされるように、入力映像信号Ｖｉｎ
の水平走査周波数に応じてサンプリングクロックＣＬＫ
の周波数を変化させる。
【００１４】また、サンプリングクロックＣＬＫが映像
信号に同期していない場合、画面にはジッタが現れ、非
常に見づらい画面となる。そこで、サンプリングクロッ
ク発生回路４ａは、入力映像信号Ｖｉｎの水平同期信号
をＰＬＬ回路（不図示）で分周してサンプリングクロッ
クＣＬＫを生成し、サンプリングクロックＣＬＫを映像
信号に同期させる。以上のようにして、入力映像信号Ｖ
ｉｎの水平方向の解像度を標準画素数に合致するように
変換することができる。
信号に同期していない場合、画面にはジッタが現れ、非
常に見づらい画面となる。そこで、サンプリングクロッ
ク発生回路４ａは、入力映像信号Ｖｉｎの水平同期信号
をＰＬＬ回路（不図示）で分周してサンプリングクロッ
クＣＬＫを生成し、サンプリングクロックＣＬＫを映像
信号に同期させる。以上のようにして、入力映像信号Ｖ
ｉｎの水平方向の解像度を標準画素数に合致するように
変換することができる。
【００１５】次に、垂直方向の解像度変換について説明
する。垂直方向は時間的に連続した信号ではないので、
スキャン変換メモリ２と補間演算回路３によって線形補
間を行い、動画像にも対応できるようにリアルタイムで
の演算を可能にした。まず、ディジタルデコーダ１から
出力された１フィールド分の映像データは、ライトアド
レス信号ＷＡが示すスキャン変換メモリ２のアドレスに
格納される。
する。垂直方向は時間的に連続した信号ではないので、
スキャン変換メモリ２と補間演算回路３によって線形補
間を行い、動画像にも対応できるようにリアルタイムで
の演算を可能にした。まず、ディジタルデコーダ１から
出力された１フィールド分の映像データは、ライトアド
レス信号ＷＡが示すスキャン変換メモリ２のアドレスに
格納される。
【００１６】図２は、リードアドレス発生回路４ｃの構
成を示すブロック図である。アドレスジェネレータ４１
は、次式のようなリードアドレスｙ１を生成する。 ｙ１＝ａｎ＋ｂ ・・・（１） 式（１）において、ａは垂直方向の拡大率であり、垂直
方向の標準画素数、すなわち液晶パネルの垂直画素数を
Ｍref 、入力映像信号Ｖｉｎの垂直画素数（ライン数）
をＭとすれば、ａ＝Ｍ／Ｍref である。
成を示すブロック図である。アドレスジェネレータ４１
は、次式のようなリードアドレスｙ１を生成する。 ｙ１＝ａｎ＋ｂ ・・・（１） 式（１）において、ａは垂直方向の拡大率であり、垂直
方向の標準画素数、すなわち液晶パネルの垂直画素数を
Ｍref 、入力映像信号Ｖｉｎの垂直画素数（ライン数）
をＭとすれば、ａ＝Ｍ／Ｍref である。
【００１７】ｎは出力画素番号（解像度変換後の水平ラ
イン番号）であり、０，１，２・・・・，Ｍref −１の
値をとる。ｂはリードアドレスｙ１の開始値となる出力
スタートアドレスであり、垂直方向のライトアドレスの
開始値と等しい。なお、リードアドレスｙ１、拡大率ａ
は実数であり、出力画素番号ｎ、出力スタートアドレス
ｂは整数である。また、リードアドレスｙ１は、整数部
が１０ビット、小数点以下が１２ビットの計２２ビット
で表現される。
イン番号）であり、０，１，２・・・・，Ｍref −１の
値をとる。ｂはリードアドレスｙ１の開始値となる出力
スタートアドレスであり、垂直方向のライトアドレスの
開始値と等しい。なお、リードアドレスｙ１、拡大率ａ
は実数であり、出力画素番号ｎ、出力スタートアドレス
ｂは整数である。また、リードアドレスｙ１は、整数部
が１０ビット、小数点以下が１２ビットの計２２ビット
で表現される。
【００１８】次に、減算器４２は、次式のようにリード
アドレスｙ１から０．５減算したリードアドレスｙ２を
出力する。 ｙ２＝ｙ１−０．５ ・・・（２） このリードアドレスｙ２も実数であり、整数部が１０ビ
ット、小数点以下が１２ビットの計２２ビットで表現さ
れる。
アドレスｙ１から０．５減算したリードアドレスｙ２を
出力する。 ｙ２＝ｙ１−０．５ ・・・（２） このリードアドレスｙ２も実数であり、整数部が１０ビ
ット、小数点以下が１２ビットの計２２ビットで表現さ
れる。
【００１９】セレクタ４３は、フィールド信号Ｆに基づ
いて、リードアドレスｙ１，ｙ２の何れかを選択する。
このフィールド信号Ｆは、入力映像信号Ｖｉｎと共に外
部から入力されるものである。セレクタ４３は、フィー
ルド信号Ｆが奇数フィールド（第１フィールド）である
ことを示しているとき、リードアドレスｙ１を選択し、
このリードアドレスｙ１の整数値を示すリードアドレス
信号ＲＡを出力すると共に、リードアドレスｙ１の小数
点以下の値を示す補間演算係数Ｋを出力する。
いて、リードアドレスｙ１，ｙ２の何れかを選択する。
このフィールド信号Ｆは、入力映像信号Ｖｉｎと共に外
部から入力されるものである。セレクタ４３は、フィー
ルド信号Ｆが奇数フィールド（第１フィールド）である
ことを示しているとき、リードアドレスｙ１を選択し、
このリードアドレスｙ１の整数値を示すリードアドレス
信号ＲＡを出力すると共に、リードアドレスｙ１の小数
点以下の値を示す補間演算係数Ｋを出力する。
【００２０】また、セレクタ４３は、フィールド信号Ｆ
が偶数フィールド（第２フィールド）であることを示し
ているとき、リードアドレスｙ２を選択し、このリード
アドレスｙ２の整数値を示すリードアドレス信号ＲＡを
出力すると共に、リードアドレスｙ２の小数点以下の値
を示す補間演算係数Ｋを出力する。
が偶数フィールド（第２フィールド）であることを示し
ているとき、リードアドレスｙ２を選択し、このリード
アドレスｙ２の整数値を示すリードアドレス信号ＲＡを
出力すると共に、リードアドレスｙ２の小数点以下の値
を示す補間演算係数Ｋを出力する。
【００２１】なお、リードアドレスｙ１，ｙ２の整数値
は、アドレスｙ１，ｙ２の小数点以下を切り捨てること
によって求められる。こうして、リードアドレス信号Ｒ
Ａが示す、スキャン変換メモリ２のアドレスからデータ
が読み出される。
は、アドレスｙ１，ｙ２の小数点以下を切り捨てること
によって求められる。こうして、リードアドレス信号Ｒ
Ａが示す、スキャン変換メモリ２のアドレスからデータ
が読み出される。
【００２２】次に、補間演算回路３は、スキャン変換メ
モリ２から出力されたデータにより次式のような線形補
間演算を行い、出力データＤoutn（ｎ＝０，１，２・・
・・，Ｍref −１）を出力する。 Ｄoutn＝Ｋ（Ｄm−Ｄm-1）＋Ｄm-1 ・・・（３）
モリ２から出力されたデータにより次式のような線形補
間演算を行い、出力データＤoutn（ｎ＝０，１，２・・
・・，Ｍref −１）を出力する。 Ｄoutn＝Ｋ（Ｄm−Ｄm-1）＋Ｄm-1 ・・・（３）
【００２３】式（３）において、Ｄm はスキャン変換メ
モリ２に格納された画素データであり、垂直方向のアド
レスがリードアドレスｙ１，ｙ２の整数値、すなわちリ
ードアドレス信号ＲＡによって指定される画素データで
ある（水平方向のアドレスは任意）。
モリ２に格納された画素データであり、垂直方向のアド
レスがリードアドレスｙ１，ｙ２の整数値、すなわちリ
ードアドレス信号ＲＡによって指定される画素データで
ある（水平方向のアドレスは任意）。
【００２４】また、Ｄm-1 は垂直方向のアドレスがリー
ドアドレスｙ１，ｙ２の整数値−１によって指定される
画素データである（水平方向のアドレスはＤm と同
一）。式（３）のような線形補間演算を実現するため、
補間演算回路３は、１ライン分の画素データＤm-1 を記
憶するラインメモリ（不図示）を備えている。次に、線
形補間演算の１例を表１を用いて説明する。
ドアドレスｙ１，ｙ２の整数値−１によって指定される
画素データである（水平方向のアドレスはＤm と同
一）。式（３）のような線形補間演算を実現するため、
補間演算回路３は、１ライン分の画素データＤm-1 を記
憶するラインメモリ（不図示）を備えている。次に、線
形補間演算の１例を表１を用いて説明する。
【００２５】
【表１】
【００２６】表１において、Ｄ0〜Ｄ3は垂直方向のライ
トアドレスがそれぞれ「０」〜「３」のライトアドレス
信号ＷＡによりスキャン変換メモリ２に書き込まれた画
素データである（画素データＤ0〜Ｄ3の水平方向の位置
は同一）。ここでは、垂直方向のライトアドレスの開始
値を「０」としているので、リードアドレスｙ１の出力
スタートアドレスｂも「０」である。
トアドレスがそれぞれ「０」〜「３」のライトアドレス
信号ＷＡによりスキャン変換メモリ２に書き込まれた画
素データである（画素データＤ0〜Ｄ3の水平方向の位置
は同一）。ここでは、垂直方向のライトアドレスの開始
値を「０」としているので、リードアドレスｙ１の出力
スタートアドレスｂも「０」である。
【００２７】なお、図１の投射型表示装置がＸＧＡ（eX
tended Graphics Array ）用であるとすれば、垂直方向
の標準画素数Ｍref ＝７６８であり、入力映像信号Ｖｉ
ｎをＮＴＳＣ信号であるとすれば、垂直画素数Ｍ＝５２
５である。よって、拡大率ａ＝５２５／７６８となる
が、表１では、計算を簡単にするために、拡大率ａを
０．５としている。
tended Graphics Array ）用であるとすれば、垂直方向
の標準画素数Ｍref ＝７６８であり、入力映像信号Ｖｉ
ｎをＮＴＳＣ信号であるとすれば、垂直画素数Ｍ＝５２
５である。よって、拡大率ａ＝５２５／７６８となる
が、表１では、計算を簡単にするために、拡大率ａを
０．５としている。
【００２８】まず、スキャン変換メモリ２に格納された
１フィールド分の映像データが奇数フィールド（第１フ
ィールド）のデータである場合について説明する。この
場合、セレクタ４３は、フィールド信号Ｆに応じてリー
ドアドレスｙ１を選択する。出力画素番号ｎ＝０、すな
わち最初の１ラインでは、式（１）より、リードアドレ
スｙ１が０．５×０＋０＝０となり、リードアドレスｙ
１の整数値（リードアドレス信号ＲＡが示す垂直方向の
アドレス）が０、補間演算係数Ｋも０となる。
１フィールド分の映像データが奇数フィールド（第１フ
ィールド）のデータである場合について説明する。この
場合、セレクタ４３は、フィールド信号Ｆに応じてリー
ドアドレスｙ１を選択する。出力画素番号ｎ＝０、すな
わち最初の１ラインでは、式（１）より、リードアドレ
スｙ１が０．５×０＋０＝０となり、リードアドレスｙ
１の整数値（リードアドレス信号ＲＡが示す垂直方向の
アドレス）が０、補間演算係数Ｋも０となる。
【００２９】これにより、スキャン変換メモリ２の０番
地（水平方向のアドレスは任意）から画素データＤ0 が
読み出される。補間演算回路３は、式（３）に示す線形
補間演算を行う。ここでは画素データＤm-1 が存在しな
いので、出力画素番号ｎ＝０の出力データＤout0は０と
なる。以上のような画素データごとの補間演算をリード
アドレス信号ＲＡが示す水平方向のアドレスを変化させ
ながら繰り返し行うことにより、最初の１ラインの処理
が終了する。
地（水平方向のアドレスは任意）から画素データＤ0 が
読み出される。補間演算回路３は、式（３）に示す線形
補間演算を行う。ここでは画素データＤm-1 が存在しな
いので、出力画素番号ｎ＝０の出力データＤout0は０と
なる。以上のような画素データごとの補間演算をリード
アドレス信号ＲＡが示す水平方向のアドレスを変化させ
ながら繰り返し行うことにより、最初の１ラインの処理
が終了する。
【００３０】次の１ライン（出力画素番号ｎ＝１）で
は、リードアドレスｙ１が０．５×１＋０＝０．５とな
り、リードアドレスｙ１の整数値が０、補間演算係数Ｋ
が０．５となる。これにより、スキャン変換メモリ２の
０番地（水平方向のアドレスは任意）から画素データＤ
0 が読み出される。
は、リードアドレスｙ１が０．５×１＋０＝０．５とな
り、リードアドレスｙ１の整数値が０、補間演算係数Ｋ
が０．５となる。これにより、スキャン変換メモリ２の
０番地（水平方向のアドレスは任意）から画素データＤ
0 が読み出される。
【００３１】補間演算回路３は、式（３）の線形補間演
算を行って、出力画素番号ｎ＝１の出力データＤout1＝
０．５Ｄ0 を出力する。以上のような画素データごとの
補間演算をリードアドレス信号ＲＡが示す水平方向のア
ドレスを変化させながら繰り返し行うことにより、２ラ
イン目の処理が終了する。
算を行って、出力画素番号ｎ＝１の出力データＤout1＝
０．５Ｄ0 を出力する。以上のような画素データごとの
補間演算をリードアドレス信号ＲＡが示す水平方向のア
ドレスを変化させながら繰り返し行うことにより、２ラ
イン目の処理が終了する。
【００３２】次の１ライン（出力画素番号ｎ＝２）で
は、リードアドレスｙ１が０．５×２＋０＝１となり、
リードアドレスｙ１の整数値が１、補間演算係数Ｋが０
となる。これにより、スキャン変換メモリ２の１番地
（水平方向のアドレスは任意）から画素データＤ1 が読
み出される。
は、リードアドレスｙ１が０．５×２＋０＝１となり、
リードアドレスｙ１の整数値が１、補間演算係数Ｋが０
となる。これにより、スキャン変換メモリ２の１番地
（水平方向のアドレスは任意）から画素データＤ1 が読
み出される。
【００３３】補間演算回路３は、この画素データＤ
1 と、この画素データＤ1 と水平方向のアドレスが同一
で、かつ垂直方向のアドレスが１つ前の画素データＤ0
とを用いて式（３）の線形補間演算を行い、出力画素番
号ｎ＝２の出力データＤout2＝０（Ｄ1−Ｄ0）＋Ｄ0 ＝
Ｄ0 を出力する。以上のような画素データごとの補間演
算をリードアドレス信号ＲＡが示す水平方向のアドレス
を変化させながら繰り返し行うことにより、３ライン目
の処理が終了する。
1 と、この画素データＤ1 と水平方向のアドレスが同一
で、かつ垂直方向のアドレスが１つ前の画素データＤ0
とを用いて式（３）の線形補間演算を行い、出力画素番
号ｎ＝２の出力データＤout2＝０（Ｄ1−Ｄ0）＋Ｄ0 ＝
Ｄ0 を出力する。以上のような画素データごとの補間演
算をリードアドレス信号ＲＡが示す水平方向のアドレス
を変化させながら繰り返し行うことにより、３ライン目
の処理が終了する。
【００３４】以下、同様の動作で、出力画素番号ｎ＝
３，４，・・・，Ｍref −１の出力データＤoutnを順次
求めることができる。こうして、奇数フィールドの垂直
方向の拡大処理が行われる。次に、Ｄ／Ａ変換器５は、
補間演算回路３から出力された１フィールド分の映像デ
ータをアナログ信号に変換して、液晶プロジェクタ６に
出力する。液晶プロジェクタ６によって映像信号が光情
報に変換され図示しないスクリーンに投射されることに
より、奇数フィールドの映像がスクリーン上に投影され
る。
３，４，・・・，Ｍref −１の出力データＤoutnを順次
求めることができる。こうして、奇数フィールドの垂直
方向の拡大処理が行われる。次に、Ｄ／Ａ変換器５は、
補間演算回路３から出力された１フィールド分の映像デ
ータをアナログ信号に変換して、液晶プロジェクタ６に
出力する。液晶プロジェクタ６によって映像信号が光情
報に変換され図示しないスクリーンに投射されることに
より、奇数フィールドの映像がスクリーン上に投影され
る。
【００３５】次に、スキャン変換メモリ２に格納された
１フィールド分の映像データが偶数フィールド（第２フ
ィールド）のデータである場合について説明する。この
場合、セレクタ４３は、フィールド信号Ｆに応じてリー
ドアドレスｙ２を選択する。出力画素番号ｎ＝０、すな
わち最初の１ラインでは、リードアドレスｙ２が−０．
５となり、リードアドレスｙ２の整数値が０、補間演算
係数Ｋも０となる。
１フィールド分の映像データが偶数フィールド（第２フ
ィールド）のデータである場合について説明する。この
場合、セレクタ４３は、フィールド信号Ｆに応じてリー
ドアドレスｙ２を選択する。出力画素番号ｎ＝０、すな
わち最初の１ラインでは、リードアドレスｙ２が−０．
５となり、リードアドレスｙ２の整数値が０、補間演算
係数Ｋも０となる。
【００３６】これにより、スキャン変換メモリ２の０番
地（水平方向のアドレスは任意）から画素データＤ0 が
読み出される。補間演算回路３は、式（３）に示す線形
補間演算を行う。ここでは画素データＤm-1 が存在しな
いので、出力画素番号ｎ＝０の出力データＤout0は０と
なる。以上のような画素データごとの補間演算をリード
アドレス信号ＲＡが示す水平方向のアドレスを変化させ
ながら繰り返し行うことにより、最初の１ラインの処理
が終了する。
地（水平方向のアドレスは任意）から画素データＤ0 が
読み出される。補間演算回路３は、式（３）に示す線形
補間演算を行う。ここでは画素データＤm-1 が存在しな
いので、出力画素番号ｎ＝０の出力データＤout0は０と
なる。以上のような画素データごとの補間演算をリード
アドレス信号ＲＡが示す水平方向のアドレスを変化させ
ながら繰り返し行うことにより、最初の１ラインの処理
が終了する。
【００３７】次の１ライン（出力画素番号ｎ＝１）で
は、リードアドレスｙ２が０となり、リードアドレスｙ
２の整数値が０、補間演算係数Ｋも０となる。これによ
り、スキャン変換メモリ２の０番地（水平方向のアドレ
スは任意）から画素データＤ0 が読み出される。
は、リードアドレスｙ２が０となり、リードアドレスｙ
２の整数値が０、補間演算係数Ｋも０となる。これによ
り、スキャン変換メモリ２の０番地（水平方向のアドレ
スは任意）から画素データＤ0 が読み出される。
【００３８】補間演算回路３は、式（３）の線形補間演
算を行って、出力画素番号ｎ＝１の出力データＤout1＝
０を出力する。以上のような画素データごとの補間演算
をリードアドレス信号ＲＡが示す水平方向のアドレスを
変化させながら繰り返し行うことにより、２ライン目の
処理が終了する。
算を行って、出力画素番号ｎ＝１の出力データＤout1＝
０を出力する。以上のような画素データごとの補間演算
をリードアドレス信号ＲＡが示す水平方向のアドレスを
変化させながら繰り返し行うことにより、２ライン目の
処理が終了する。
【００３９】次の１ライン（出力画素番号ｎ＝２）で
は、リードアドレスｙ２が０．５となり、リードアドレ
スｙ２の整数値が０、補間演算係数Ｋが０．５となる。
これにより、スキャン変換メモリ２の０番地（水平方向
のアドレスは任意）から画素データＤ0 が読み出され
る。
は、リードアドレスｙ２が０．５となり、リードアドレ
スｙ２の整数値が０、補間演算係数Ｋが０．５となる。
これにより、スキャン変換メモリ２の０番地（水平方向
のアドレスは任意）から画素データＤ0 が読み出され
る。
【００４０】補間演算回路３は、式（３）の線形補間演
算を行って、出力画素番号ｎ＝２の出力データＤout2＝
０．５Ｄ0 を出力する。以上のような画素データごとの
補間演算をリードアドレス信号ＲＡが示す水平方向のア
ドレスを変化させながら繰り返し行うことにより、３ラ
イン目の処理が終了する。
算を行って、出力画素番号ｎ＝２の出力データＤout2＝
０．５Ｄ0 を出力する。以上のような画素データごとの
補間演算をリードアドレス信号ＲＡが示す水平方向のア
ドレスを変化させながら繰り返し行うことにより、３ラ
イン目の処理が終了する。
【００４１】以下、同様の動作で、出力画素番号ｎ＝
３，４，・・・，Ｍref −１の出力データＤoutnを順次
求めることができる。こうして、偶数フィールドの垂直
方向の拡大処理が行われる。そして、奇数フィールドの
場合と同様にＤ／Ａ変換器５及び液晶プロジェクタ６の
動作により、偶数フィールドの映像がスクリーン上に投
影される。
３，４，・・・，Ｍref −１の出力データＤoutnを順次
求めることができる。こうして、偶数フィールドの垂直
方向の拡大処理が行われる。そして、奇数フィールドの
場合と同様にＤ／Ａ変換器５及び液晶プロジェクタ６の
動作により、偶数フィールドの映像がスクリーン上に投
影される。
【００４２】以上のような奇数フィールドの表示と偶数
フィールドの表示は交互に行われることは言うまでもな
い。なお、補間演算回路３内のラインメモリに保持され
たデータは、リードアドレスｙ１，ｙ２の整数値が変化
したとき更新される。すなわち、ラインメモリは、リー
ドアドレスｙ１，ｙ２の整数値が変化しない場合、格納
済みの１ライン分の画素データＤm-1 をそのまま保持
し、リードアドレスｙ１，ｙ２の整数値が変化した場
合、変化前の整数値によってスキャン変換メモリ２から
出力された１ライン分の画素データＤm を新たな画素デ
ータＤm-1 として取り込む。
フィールドの表示は交互に行われることは言うまでもな
い。なお、補間演算回路３内のラインメモリに保持され
たデータは、リードアドレスｙ１，ｙ２の整数値が変化
したとき更新される。すなわち、ラインメモリは、リー
ドアドレスｙ１，ｙ２の整数値が変化しない場合、格納
済みの１ライン分の画素データＤm-1 をそのまま保持
し、リードアドレスｙ１，ｙ２の整数値が変化した場
合、変化前の整数値によってスキャン変換メモリ２から
出力された１ライン分の画素データＤm を新たな画素デ
ータＤm-1 として取り込む。
【００４３】表１に示すように、奇数フィールドと偶数
フィールドでは、出力データＤoutnのライン位置がずれ
ていることが分かる。このようなフィールド間のライン
ずらし処理も線形補間演算も全てリードアドレス発生回
路４ｃによって制御される。ラインずらし処理は、あく
までも奇数フィールドのデータに対する偶数フィールド
のデータのずれを修正するために行うものなので、入力
データに含まれる１ライン分の誤差を引くために偶数フ
ィールドのデータのリードアドレスｙ２を０．５減算し
ている。
フィールドでは、出力データＤoutnのライン位置がずれ
ていることが分かる。このようなフィールド間のライン
ずらし処理も線形補間演算も全てリードアドレス発生回
路４ｃによって制御される。ラインずらし処理は、あく
までも奇数フィールドのデータに対する偶数フィールド
のデータのずれを修正するために行うものなので、入力
データに含まれる１ライン分の誤差を引くために偶数フ
ィールドのデータのリードアドレスｙ２を０．５減算し
ている。
【００４４】ここで、減算値を０．５としているのは、
メモリ読み出しの関係上で偶数フィールドのデータが奇
数フィールドのデータの１アドレス間の真ん中に入るこ
とを意味している。さらに、リードアドレスｙ１，ｙ２
が線形補間演算の基となるため、入力映像を忠実に解像
度変換した映像が得られることになる。
メモリ読み出しの関係上で偶数フィールドのデータが奇
数フィールドのデータの１アドレス間の真ん中に入るこ
とを意味している。さらに、リードアドレスｙ１，ｙ２
が線形補間演算の基となるため、入力映像を忠実に解像
度変換した映像が得られることになる。
【００４５】なお、本実施の形態では、投射型表示装置
を例にとって説明しているが、投射型表示装置以外にも
本発明を適用できることは言うまでもない。また、本実
施の形態では、白黒の映像について説明しているが、デ
ィジタルデコーダ１、スキャン変換メモリ２、補間演算
回路３及びＤ／Ａ変換器５をＲ、Ｇ、Ｂごとに設けるこ
とにより、カラー映像に適用できることは言うまでもな
い。なお、インターレース方式でない入力映像信号につ
いては、リードアドレスｙ１だけを使うようにすれば良
い。
を例にとって説明しているが、投射型表示装置以外にも
本発明を適用できることは言うまでもない。また、本実
施の形態では、白黒の映像について説明しているが、デ
ィジタルデコーダ１、スキャン変換メモリ２、補間演算
回路３及びＤ／Ａ変換器５をＲ、Ｇ、Ｂごとに設けるこ
とにより、カラー映像に適用できることは言うまでもな
い。なお、インターレース方式でない入力映像信号につ
いては、リードアドレスｙ１だけを使うようにすれば良
い。
【００４６】
【発明の効果】本発明によれば、スキャン変換メモリに
記憶されたデータが奇数フィールドのデータの場合、垂
直方向の拡大率に基づいて拡大後の垂直方向のアドレス
を求め、偶数フィールドのデータの場合、拡大後の垂直
方向のアドレスから０．５減算したアドレスを求め、求
めたアドレスに最も近いラインの画素データをスキャン
変換メモリから読み出すことにより、フィールド間のラ
インずらし処理を行い、またスキャン変換メモリから読
み出した画素データとこれ以前に読み出した１ライン前
の画素データとを基に線形補間演算を行うことにより、
拡大処理（解像度変換）を行うので、画質の低下を抑え
つつ垂直方向の解像度変換を行うことができる。その結
果、高画質の動画表示を実現できる。
記憶されたデータが奇数フィールドのデータの場合、垂
直方向の拡大率に基づいて拡大後の垂直方向のアドレス
を求め、偶数フィールドのデータの場合、拡大後の垂直
方向のアドレスから０．５減算したアドレスを求め、求
めたアドレスに最も近いラインの画素データをスキャン
変換メモリから読み出すことにより、フィールド間のラ
インずらし処理を行い、またスキャン変換メモリから読
み出した画素データとこれ以前に読み出した１ライン前
の画素データとを基に線形補間演算を行うことにより、
拡大処理（解像度変換）を行うので、画質の低下を抑え
つつ垂直方向の解像度変換を行うことができる。その結
果、高画質の動画表示を実現できる。
【図１】 本発明の実施の形態を示す投射型表示装置の
ブロック図である。
ブロック図である。
【図２】 リードアドレス発生回路のブロック図であ
る。
る。
【図３】 ＮＴＳＣ信号における飛越走査を示す図であ
る。
る。
１…ディジタルデコーダ、２…スキャン変換メモリ、３
…補間演算回路、４…制御回路、５…Ｄ／Ａ変換器、６
…液晶プロジェクタ、４ａ…サンプリングクロック発生
回路、４ｂ…ライトアドレス発生回路、４ｃ…リードア
ドレス発生回路、４１…アドレスジェネレータ、４２…
減算器、４３…セレクタ。
…補間演算回路、４…制御回路、５…Ｄ／Ａ変換器、６
…液晶プロジェクタ、４ａ…サンプリングクロック発生
回路、４ｂ…ライトアドレス発生回路、４ｃ…リードア
ドレス発生回路、４１…アドレスジェネレータ、４２…
減算器、４３…セレクタ。
フロントページの続き Ｆターム(参考） 5C023 AA02 AA38 CA01 DA04 EA05 5C058 AA06 BA35 BB04 BB05 BB08 BB10 BB12 BB13 BB19 BB23 BB25 EA02 5C082 AA02 BA12 BA29 BA41 BB15 BC03 BC07 BC19 BD02 CA33 CA81 CB01 DA53 DA64 DA65 DA76 MM10
Claims (3)
- 【請求項１】 垂直方向の画素数が所定の標準画素数と
異なる、インターレース方式の入力映像信号に対して標
準画素数に合致するように拡大処理を行う映像拡大方法
であって、 前記入力映像信号をディジタル化してスキャン変換メモ
リに格納し、 スキャン変換メモリに記憶されたデータが奇数フィール
ドのデータの場合、垂直方向の拡大率に基づいて拡大後
の垂直方向のアドレスを求め、このアドレスに最も近い
ラインの画素データをスキャン変換メモリから読み出
し、スキャン変換メモリに記憶されたデータが偶数フィ
ールドのデータの場合、前記拡大後の垂直方向のアドレ
スから０．５減算したアドレスを求め、このアドレスに
最も近いラインの画素データをスキャン変換メモリから
読み出し、 スキャン変換メモリから読み出された画素データとこれ
以前に読み出された１ライン前の画素データとを基に線
形補間演算を行い、拡大後の画素データを求めることを
特徴とする映像拡大方法。 - 【請求項２】 垂直方向の画素数が所定の標準画素数と
異なる、インターレース方式の入力映像信号に対して標
準画素数に合致するように拡大処理を行う映像拡大回路
であって、 ディジタル化された前記入力映像信号を記憶するスキャ
ン変換メモリと、 スキャン変換メモリに記憶されたデータが奇数フィール
ドのデータの場合、垂直方向の拡大率に基づいて拡大後
の垂直方向のアドレスを求め、このアドレスに最も近い
ラインの画素データをスキャン変換メモリから読み出
し、スキャン変換メモリに記憶されたデータが偶数フィ
ールドのデータの場合、前記拡大後の垂直方向のアドレ
スから０．５減算したアドレスを求め、このアドレスに
最も近いラインの画素データをスキャン変換メモリから
読み出すリードアドレス発生回路と、 スキャン変換メモリから読み出された画素データとこれ
以前に読み出された１ライン前の画素データとを基に線
形補間演算を行い、拡大後の画素データを求める補間演
算回路とを有することを特徴とする映像拡大回路。 - 【請求項３】 請求項２記載の映像拡大回路において、 前記リードアドレス発生回路は、垂直方向の拡大率に基
づいて拡大後の垂直方向のアドレスを生成するアドレス
ジェネレータと、 アドレスジェネレータの出力から０．５減算したアドレ
スを求める減算器と、 スキャン変換メモリに記憶されたデータが奇数フィール
ドのデータの場合、アドレスジェネレータから出力され
たアドレスを選択し、スキャン変換メモリに記憶された
データが偶数フィールドのデータの場合、減算器から出
力されたアドレスを選択するセレクタとからなることを
特徴とする映像拡大回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11113351A JP2000305538A (ja) | 1999-04-21 | 1999-04-21 | 映像拡大方法及び映像拡大回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11113351A JP2000305538A (ja) | 1999-04-21 | 1999-04-21 | 映像拡大方法及び映像拡大回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000305538A true JP2000305538A (ja) | 2000-11-02 |
Family
ID=14610074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11113351A Pending JP2000305538A (ja) | 1999-04-21 | 1999-04-21 | 映像拡大方法及び映像拡大回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000305538A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007298759A (ja) * | 2006-04-28 | 2007-11-15 | Yamaha Corp | 画像処理装置 |
-
1999
- 1999-04-21 JP JP11113351A patent/JP2000305538A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007298759A (ja) * | 2006-04-28 | 2007-11-15 | Yamaha Corp | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246088B1 (ko) | 화소수변환장치 | |
| WO1998010377A1 (fr) | Processeur de signaux video | |
| US6040868A (en) | Device and method of converting scanning pattern of display device | |
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| JPH0810912B2 (ja) | ス−パ−インポ−ズ装置 | |
| US5831684A (en) | Subpicture image signal vertical compression circuit | |
| JP2000305538A (ja) | 映像拡大方法及び映像拡大回路 | |
| US20080002065A1 (en) | Image processing circuit, image processing system and method therefor | |
| JP3473093B2 (ja) | 表示システム | |
| KR20030091804A (ko) | 영상신호 처리장치 | |
| EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
| JP3113090B2 (ja) | 映像信号処理装置 | |
| JPH09247575A (ja) | 走査線変換装置 | |
| JPS6343950B2 (ja) | ||
| JP2001155673A (ja) | 走査型電子顕微鏡 | |
| JPH03289785A (ja) | 走査変換回路 | |
| JP4268696B2 (ja) | 画像処理装置および処理方法 | |
| JPH11341351A (ja) | 映像拡大縮小回路 | |
| JP2000148059A (ja) | ライン数変換処理回路およびこれを搭載した表示装置 | |
| JPH08171364A (ja) | 液晶駆動装置 | |
| KR100192949B1 (ko) | 투사형 화상표시시스템의 순차주사변환장치 | |
| JPS6150474A (ja) | 走査変換装置 | |
| JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 | |
| JP2000105825A (ja) | 画像拡大装置 | |
| JP2780675B2 (ja) | Ｈｄ−ｗｓ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040219 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040409 |