CN1026941C - 在非隔行扫描显示装置上显示图象的方法和装置 - Google Patents

在非隔行扫描显示装置上显示图象的方法和装置 Download PDF

Info

Publication number
CN1026941C
CN1026941C CN91104073A CN91104073A CN1026941C CN 1026941 C CN1026941 C CN 1026941C CN 91104073 A CN91104073 A CN 91104073A CN 91104073 A CN91104073 A CN 91104073A CN 1026941 C CN1026941 C CN 1026941C
Authority
CN
China
Prior art keywords
picture
signal
field
perdurabgility
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN91104073A
Other languages
English (en)
Other versions
CN1063592A (zh
Inventor
利昂·拉姆利斯克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1063592A publication Critical patent/CN1063592A/zh
Application granted granted Critical
Publication of CN1026941C publication Critical patent/CN1026941C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229—De-interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay

Abstract

图像转换方法和器件，它包括如下步骤(a)往第一存贮器存第一图像场；(b)往第二存贮器存第二图像场；(c)读这第一和第二存贮器；(d)在显示屏上同时显示第一和第二图像场成一单独图像帧；和(e)在执行读步骤的同时，此方法包括一个往第三存贮器存第三图像场的步骤。第一、第二和第三存贮器构成一个具有3×3存贮区结构的帧缓冲器。本发明的系统根据一个预定的顺序每次读两个图像场。这个顺序可根据高分辨率帧周期和电视场周期的相位差进行周期性改变。

Description

本发明一般说来涉及用非隔行扫描显示终端显示电视图像。更具体地，它涉及一种包括帧缓冲器和控制器件的显示系统，这种系统因而可存取数字化电视彩色图像数据以完成数字滤波，动作检测及校正以及实现同步等。
诸如多媒介工作站的某些图形系统的一个理想的性能是用非隔行扫描的图形显示屏显示诸如彩色电视图像的隔行扫描图像。但是，为了满意地提供这种性能，必须解决几个问题。
第一个问题与提高电视图像的质量有关。实现图像增强的一个现有方法涉及数字滤波或解码技术，如图1a所示。但是这项技术需要实时存取（相对到来的视频信号而言）位于视频场三条相继电视线上各像点（B）的邻域（A）。
第二个问题与实现动作自适应的消隔行扫描有关，如图1b所示。这项技术需要存取位于三条电视线上的各象点（B）。三行中的两行属于当前视频场而虚线所示的第三行与先前视频场有关。另外，所有这三行都必须与图形显示器的图像行同步。
第三个问题与实现消隔行扫描电视图像相对于图形图像的完全同步有关。这种同步意指完整存储的电视视频帧（一帧包括两场）必须用于电视图像在图形屏幕上的显象。
有关第二和第三个问题在图1c和图1d中作了进一步说明。图1c图示了一个物体（由一条垂直 线表示）在两个相继电视场中的位置，此时物体沿水平方向移动。第一场如图1c（a）所示;其后的第二场如图1c（b）所示。可以看到，如果两个电视场的所有行都同时在图形屏幕上显示，那么由于两场中物体图像之间的水平偏离（如图1c（c）所示），物体的图像就模糊了。
图1d描述了同一移动垂直物体在图形屏幕不与到来的电视视频信号同步时的情形。结果，如果新场被部分地写入包含前场的帧缓冲器，则移动中物体的图像被劈开了。图1d（c）图示了消隔行扫描和图像劈开的合成效应。可以看到，最终结果是在非隔行扫描图形显示屏上显示的电视图像模糊。
在1987年9月15日公告的美国专利第4，694，325号中，S.Mehrgardt公开了一种把彩色电视接收机接入家用计算机的接口电路，其中家用计算机的图形时钟信号不与电视接收机的信号同步。Mehrgardt电路包括一个具有级联延迟级的数字延迟线。但是，Mehrgardt只考虑了已解码的红、绿和蓝信号，而没有考虑复合信号的接收和其后的显示。
在1982年8月10日公告的美国专利第4，344，075号中，J.Rudy公开了一种消除由非隔行扫描显示器上NTSC彩色载波器显示的垂直毛边的系统。Rudy公开了一种时序控制电路，这种电路只在某个特定的非隔行扫描电视光栅扫描线格式的每个后续场不显示部分（第2列，第45-61线）的选定的单个扫描线期间工作。
在1987年10月6日公告的美国专利第4，698，674号中，L.BLoom公开了一种把来自电视摄像机或其它数据源的数字化隔行扫描数据顺序地转换成非隔行扫描数据存入计算机内存的转换器。BLoom方法是把图像的两场存入内存。显然BLoom假设电视图像的场与图形屏幕的帧同步（一般锁定）。但是，在所有实际应用中并不存在这种惰形。相反，非隔行扫描图形控制器的时序一般完全与电视视频信号源无关。
以下为其它一般性参考文献。在1976年6月20日发表的美国专利第3，970，776号中，K.Kinuhata等人公开了一种对具有隔行扫描帧（每帧由两相邻隔行扫描场构成）的电视信号的线数进行转换的系统。在1984年11月20日发表的美国专利第4，484，188中，G.ott公开了一种通过在相继扫描线之间另加视频信号扫描线来改进视频信号分辨率的视频信号发生电路。ott系统是通过把两相邻扫描线的视频特性结合起来形成附加视频扫描行的。在1984年10月30日发表的美国专利第4，480，267中，P.van    den    Avoort等人公开了一种从电视信号的两相继场获得幅值基本上相等的信息的场插值法。ven    den    Avoort方法是把313线电视图像转换成625线电视图像。在1987年9月15日发表的美国专利第4，694，348中，K.Kamiya等人公开了一种电视接收机液晶显示板的隔行扫描转换器。在1987年4月21日发表的美国专利第4，660，070中，Uishi等人公开了一种把视频图像数据写入视频存贮器的视频显示处理器。这个视频显示处理器根据水平和垂直的同步信号生成存贮器的地址数据。在1985年5月21日发表的美国专利第4，518，984中，H.Mitschke公开了一种包括视频帧存贮器221的电路，在进行合成的文本与图形（视频文本）的显示时可获得无闪烁的图像。
但是，所有以前的美国专利（不管单独还是结合起来）都未能提供一种方法或器件，能够满意地解决上述与用非隔行扫描图形显示系统显示隔行扫描图像（如电视信号）时的像质增强、动作自适应的消隔行扫描和同步有关的问题。
因此，本发明的目的是提供在非隔行扫描的图形显示屏上显示隔行扫描图像信号的方法和器件。
本发明的进一步目的是提供在非隔行扫描图形显示屏上显示由两隔行扫描场组成的电视彩色图像帧的方法和器件;本发明提供了三个场缓冲器，两个用来存贮一整帧的两场，而第三个场缓冲器存贮当前的电视场。
通过一种用非隔行扫描的显示系统显示表达隔行扫描图像的图像信号的方法和器件可解决以前的问题和实现本发明的目的。可由提供多个分别供给的图像场的复合彩色电视信号提供隔行扫描图像。根据本发明的方法，公开了如下步骤：（a）在第一存贮器中存入第一图像场;（b）在第二存贮器中存入第二图像;（c）读第一和第二存贮器;（d）在显示屏上同时显示第一和第二图像场成一单幅图像帧;以及（e）在执行读步骤时，此方法包括一在第三存贮器存入第三图像场的步骤。对序号为1，2，3，4，5……n……的图像场，本发明的系统根 据预先确定的顺序每次读两个图像场，这个预定顺列为：1和2，2和3，3和4，4和5，……（n-1）和n，n和（n+1）。
对于指定图像帧比图像场延续时间长的情况，本发明可检测图像帧和图像场之间的关系，并改变预定的显示顺序，使得图像场按以下顺序显示：（n-2）和（n-1），（n-1）和n，以及（n+1）和（n+2）。
对于指定图像帧比图像场延续时间短的情况，本发明可改变预定顺序使得图像场按以下顺序显示：（n-2）和（n-1），（n-2）和（n-1），以及（n+1）和（n+2）。
本发明的帧缓冲器具有3×3，4×3或8×3存贮区结构。每个区存贮一个电视场的一部分。读帧缓冲器使得（例如）-3×3的像点邻域能并行给出，供显示或供其后诸如插值的预显示处理用。
结合附图阅读本发明的细节性描述能更好地理解本发明的上述和其它特征，其中：
图1a图示了常规的数字滤波或解码方案，它对从三条相继扫描线上选出的像点邻域进行处理。
图1b图示了一种实现动作自适应的消隔行扫描的技术;
图1c和图1d分别图示了用先有技术系统显示一个线性的，垂直放置的正沿水平方向移动的物体时的消隔行扫描效应和带有画面劈开的消隔行扫描效应;
图2以框图形式图示了本发明一个实施例，它在帧缓冲器的前面串联放置了一个电视解码器，且在此帧缓冲器的后面放置了一个插入器;
图3以框图形式图示了本发明另一实施例，它在帧缓冲器的后面串联放置了电视解码器;
图4以框图形式图示了本发明另一实施例，它在帧缓冲器的后面串联放置了电视解码器和插入器;
图5图示了帧缓冲器当前优选的3×3存贮区结构;
图6详细描述了帧缓冲器存贮区的一个实施例;
图7详细描述了帧缓冲器存贮区的另一实施例;
图8a图示了一个优选的帧缓冲器视频行存贮顺序;
图8b详细图示了图8a的存贮顺序;
图9是用以说明本发明的显示系统用于多个相继显示的高分辨率帧的工作情况的时序图;
图10是一时序图，它详细图示了涉及高分辨率的增量（INC）信号与电视垂直同步信号之间的关系。
图11是一框图，它详细图示了图2，3和4的串行器框;
图12是一框图，它详细图示了图2，3和4的帧缓冲控制器框;
图13是一框图，它详细图示了图12的增量时序发生器框;
图14是图示图13的增量时序发生器框工作的时序图;
图15是一框图，它详细图示了图12的电视地址发生器框的一部分;
图16是一框图，它详细图示了图12的电视地址发生器框的另一部分;
图17是一框图，它详细图示了图12的视频更新地址发生器框;
图18是说明图17的视频更新地址发生器工作的时序图;
图19是一框图，它详细图示了图2，3和4的扫描控制框;
图20是一框图，它详细图示了图4的存贮器的结构;
图21，22和23是表，它针对本发明的不同实施例说明了从显示器的帧缓冲器读出行的顺序的执行过程的各个方面。
图2，3和4以框图形式图示了三个本发明目前优选实施例。图2图示的实施例描述了往16位帧缓冲器12存入分量数字视频信号的系统10。系统10还包括一个插入器，并解决了前述动作虚影消除和电视与图形图像完全同步的两个问题。虽然图2的实施例存贮电视图像所占存贮器比本发明其它实施例要多，但是此实施例为采用分量视频信号再现的，其质量比NTSC更高的诸如生产HDTV标准（SMPTE    240M标准），或Super-VHS制式的系统提供了完整方案。请注意诸如HDTV或Super-VHS采用色度/亮度模拟分量输入的系统是不需要电视解码器的。在这种情况下，不需要TV解码器，而需要增加一个模数转换器（ADC） 将亮度和色度分量数字化。
现在详细讨论图2的实施例。来自电视信号源的一个输入模拟复合视频信号被送到ADC14，ADC14提供一个数字复合视频信号。ADC14的8位分辨率输出提供了合适的图像质量。这个数字复合视频信号被送到一个常规的电视解码器16，这个解码器给出一个数字亮度（y）输出，一个数字色度（c）输出，一个电视垂直同步（TVVS）信号，一个电视水平同步（TVHS）信号，和一个电视场标记信号EVENFIELD。
philips公司生产了提供转换器14和解码器16的除EVENFIELD发生功能以外其它功能的合适的器件，象器件号TDA8708和SAA9051。这些器件在philips元件用户指南第939806330011号“数字视频信号处理”中有说明。应当注意12位和16位的器件都可使用，并且可以购得符合1987年的《国际电讯制造协会推荐的标准和规程》中第62页上陈述的电视编码和发送的CCIR601-1建议的这些及其它器件。EVENFIELD信号发生如下所述。
亮度和色度信号都以8位分辨率来表示并送到帧缓冲器12中存起来。TVVS，TVHS和EVENFIELD信号被送到一个帧缓冲控制器18，在那里以将要讨论的方式应用这些信号。
帧缓冲控制器18生成许多视频RAM（VRAM）控制信号，包括一个行地址选通脉冲（RAS），一个列地址选通脉冲（CAS），一个转移/输出启动信号TR/QE，一个帧缓冲器地址（FBAD），一个帧缓冲器写启动（FBWE）。控制器18的硬件设置数据从主机数据总线（DB）装入。帧缓冲控制信号以选定的VRAM说明所述方式发生并使用。例如，一种合适的器件由Toshiba制造，熟知的TC24256的1兆位VRAM。虽然帧缓冲器12最好由VRAM器件组成，但是不一定非要用VRAM。用常规的动态RAM（DRAM）器件可获得同样的结果，但需要更多的存贮芯片以提供帧缓冲器12输出所需要的存贮带宽。
控制器20生成一个高分辨率的图形图像（HRVIDEO）信号。控制器20还为一个高分辨率彩色监视器22提供时序功能，诸如一个高分辨率垂直同步（HRVS）信号和一个高分辨率水平同步（HRHS）信号。HRVS和HRHS信号还可用作通到帧缓冲控制器18的输入。控制器20为从VRAM串行端口移送数据而生成一个串行时钟信号SCLK，并为从串行器24移送数据而生成一个高分辨率视频时钟信号HRVCLK。HRVCLK对应于高分辨率彩色监视器22的一条水平行上的全部像点数。SCLK由HRVCLK除3而得。高分辨率彩色监视器22具有（例如）1024×1024可显示像点的像点分辨率。
随着每个SCLK，帧缓冲器12的输出向串行器24提供了9个16位像点，共144位。这9个像点表现为一个如图19所示的由144位组成的3×3像点邻域。换句话说，帧缓冲器12在每个串行时钟时间向串行器24传递3条取样电视行×3个像点，尽管最终在监视器22的显示屏上只显示一行。串行器24因此把帧缓冲器12的并行输出转换成一个顺序像点数据流以最终一个一个像点地显示在显示屏上。
按常规，串行器只被用来串行移送从帧缓冲器并行读出的一行的数据。但是，根据本发明，从帧缓冲器12并行读出三行。因此，在每个HRVCLK周期，串行器24的输出移出三个垂直相邻的像点（48位）至扫描控制器件26。
作为下面详细描述的有“3×3”个区的存贮器结构的结果，串行器24输出处的三行不一定是相继的视频线。而且，它们的顺序是可变的且取决于这些行处于帧缓冲器的特定地址。扫描控制器件26以下面详细描述的方式重新安排串行器24的输出，把所需的行顺序排列送到插入器26a的输入处。
如果不用动作校正处理，那么扫描控制器件26的输出可以直接与一个色矩阵28相连。而且，这种最简单情形不需要并行存取三条电视行。但是，仍然要用3×3帧缓冲器结构以实现到来的电视图像与所显示的图形图像之间的真正同步。
如果用了动作检测和校正，如图2所示，那么插入器26d（如图所示）装在扫描控制26和色矩阵28之间。可以在诸如1989年1月出版的无线电电子学杂志第43页由Leonard    Feldman描写的文章“改进清晰度电视”之类的文献中找到合适的插入器结构和使用说明。
应当注意，Feldman描述的系统当需在同一个屏幕显示两个独立的视频信号源时不能使用。插 入器需要同时存取三条电视行，其中两条属于当前电视场，一条属于先前场。信号源假设电视行传输率在输出处简单地加倍，即视频输出是视频输入的直接函数。在这种情况下，当前场总是在系统的输入处出现，而先前场被存贮起来。再采用一个线延迟，必需的三行就可在插入器的输入处获得。但是，正如先前所述，一幅高分辨率图像一般来说绝对与第二个图像源无关，并且当前视频场与帧缓冲器输出不同步。本发明通过反复向插入器26a的输入提供所需要的数据解决了这个问题。
如上所述，插入器26a向色矩阵28提供一个输入信号。根据诸如CCIR601之类的可适用的标准，色矩阵28把8位亮度信号和8位色度信号转换成8位红，8位蓝和8位绿信号。这些基色信号作为转换开关30的输入。此转换开关30的第二个输入是由来自控制器的24位基色组成的HRVIDEO信号。
为在高分辨率彩色监视器22的屏幕进行显示，所选择的高分辨率电视图像或HRVIDEO信号这一过程由控制器20的一个Key信号输出控制。可以通过对一个图形像点数据值进行解码，或对标明欲在何处用一图形窗口来显示电视图像的所谓“窗口标识符”进行解码在像点基提供Key信号。在后一情形里，图形图像像点数据具有一个特殊场，称为“窗口-ID”。在前一情形里，色素之一不在屏幕上显示。而是让视频图像样本通过，送至屏幕上那个像点位置。例如，通过使用转换开关30，电视图像可以同作为HR    VIDEO信号提供的文本和/或图形信息一起显示。
转换开关30的24位输出被送往一个RGB数模转换器（DAC）32，而此转换器又以常规方式提供R，G，B模拟信号以驱动高分辨率彩色监视器22。
图3所示的实施例描述了一个与图2的系统10相似的系统10a。但是，系统10a存贮数字复合信号，因而包括一个8位帧缓冲器12。而且系统10a不包括插入器26a。因此此实施例只解决了前述同步问题。请注意系统10a不像图2的系统，它在帧缓冲器12后的数字通路中装有电视解码器16。因此，图2的系统10需要一个以取样时钟频率工作的TV解码器16，如根据CCIR601的频率为13.5Mhz;而图3的系统需要一个以高分辨率视频时钟频率工作的TV解码器16，这个频率比取样时钟频率高得多。例如，640×480分辨率的高分辨率视频时钟频率是25Mhz，1280×1024分辨率的是110Mhz。适用的高频TV解码器可采用专用集成电路（ASIC）技术制造。
图4的系统10b为前述所有问题提供了完整的解决方案。系统10b除了图3所示的把一个数字复合信号存入8位帧缓冲器12的结构外，还装有多个行存贮器34和一个插入器26a。图4的实施例对基于数字复合NTSC制式的电视演播室环境特别有用。这种环境处理直接从得到广泛应用的所谓D2一型数字磁带录象机输出的数字复合视频信号。这种录像机把视频信号作为复合模拟视频信号的以比色脉冲频率即14、32Mhz高4倍的频率取样而得的8位复合数字表示来存储。如果数字复合视频信号直接存入帧缓冲器12，则为了进一步编辑或远程工作站之间的图像交换，图4所示的ADC14就不需要了。
对如图3和4所示电视图像作为8位复合信号存贮并在帧存贮器12之后解码的情形，TV解码器16放在扫描控制26和色矩阵28之间，并通过一个常规的同步选择器或同步解码器18a从模拟复合信号得出电视同步信号TVVS和TVHS。可从几家电视元件制造商购买到适用的设备。
图3所示系统10a所采用的解码过程需要并行存取两或三行的当前场数据。本发明提供了这两种解码方案的应用。例如，采用如1984年8月出版的《IEEE消费电子学通讯》，卷CE-30，第3期第213-219页上S.Suzuki等人所写“NTSC和PAL制式的高图像质量数字电视”一文中所描述的三行解码方案。采用这项技术，从存入帧缓冲器12的一个电视场中读出这一行并送至串行器24。由扫描控制26把这些行排成相应的顺序，并送至TV解码器16的输入。请注意这串行器24具有72位输入和24位输出，或图2所示实施例所需信号行的一半。
对图4所示的更复杂的情形，其中即应用了动作校正又应用了电视信号解码方案，有必要提供对当前场的三行和先前场的一行的同时存取。但是，3×3的帧缓冲器12的存贮器结构不能现成地存取四条行的视频信息。通过交替进行VRAM主端口的写和读周期，可提供这种存取，用写周期存贮取 样数据，用读周期提供对三条相继行上9个像点的存取，然后把结果直接送至串行器供进一步处理。但是，这种方法需要一个复杂的读/写控制器18，并且没有利用应用VRAM辅端口的优势。
而图4所示的目前优选的实施例应用了一个较简便的技术，按下述方式通过提供行存贮器34来存取三条视频行。
现在详细描述图3、4和5的三个目前优选实施例的各个方面。
如从图5可见，帧缓冲器12具有9个存贮区或模块MM00到MM22的3×3矩阵结构。存贮模块MM00，MM01，和MM02由信号RASO控制，MM10，MM11和MM12由RAS1控制，而MM20，MM21和MM22由RAS2控制。MM00，MM10和MM20的主端口数据端相连，提供一条16位（图2）或8位（图3和4）宽的DQO数据总线。以同样方式，MM01，MM11和MM21主数据端相连，提供一条数据总线DQ1，而MM02，MM12和MM22主数据端提供一条数据总线DQ2。
帧缓冲器存贮地址FBAD，WE和其它存贮控制信号与所有存贮模块共同连接。但是在图5中未示出以简化该附图。
存贮模块MM00，MM01和MM02的串行输出合成串行输出总线S00。串行输出总线S01表示MM10，MM11和MM12的串行输出，而串行总线S02代表MM20，MM21和MM22的串行输出。
单个存贮模块的存贮容量随实现方式而变化，取决于存贮数字复合信号还是存贮数字分量信号，也取决于所用电视标准。例如，参见图6，为存贮具有较低分辨率的数字复合NTSC信号，存贮模块可以包括两个256K比特存贮器件，每个组织成64K字×4位，即256×256字×4位。因此，一个存贮模块可视为具有8个主端口数据端（DQ），8个串行输出引脚（SO）和公共控制信号的256×256×8位的存贮器件。
适于存贮数字分量NTSC信号的存贮区如图7所示。4个64K×4位的存贮器件合起来以实现16位样本存贮。因此，再次参见图5，数据总线DQ0，DQ1和DQ2在采用8位数字复合信号时为8位，在采用分量16位信号时为16位。因此，串行数据总线（S00-S02）具有24或72条线，以并行方式适应所有存贮器件的串行数据输出。
根据图8所示的结构，到来的取样电视线存入帧缓冲器12。存贮三个电视场听需的帧缓冲器12的总存贮空间在图8中被称为存贮场A，B和C。每个存贮场被存贮在所有存贮器件内，占用了每个存贮行（如MM00，MM01和MM02）的三分之一的存贮空间。可以看到，帧缓冲器12以一个特殊顺序存贮电视线，使每个存贮区都参与存贮三个视频场。照这样，并假设偶数场被首先收到，那么第一到来场的行0，2和4被装入存贮器行地址为0的上，中，和下存贮区。接着，第一到来场的行，6，8和10以同样的顺序存贮，但存贮器行地址为1。到来的行以这种方式存贮直到整个第一到来场存入。鉴于-NTSC场具有大约240条有效行，在每个存贮器件里存贮一整场只需要80个存贮器行，而总共有256行可用。存贮第一到来场（A）所需的帧缓冲器存贮器12的总存贮空间占用了称为FIELDA的存贮空间。在这个例子中，FIELDA需要240个存贮行，等分在三个存贮区内。
第二到来视频场占用了图8中称为FIELDB的存贮空间。第二场随地址移位或变更为85而存入帧缓冲器12，但按照一种略有不同的顺序。
第三到来场占用了图8中称为场c的存贮空间，它随存贮地址变更为170而存入，但还是从存贮器件的第一行开始。
根据本发明，在首先到来的两场（A和B）全部存入以后，它们被并行读出并作为第一帧高分辨率图像显示出来。到来电视线的具体分布和帧缓冲器行地址如图8b所示。存贮场A存入所有三个存贮器件行中。第一存贮器件行存贮了存贮场A的一部分A1，第二行存贮A2，第三行存贮A3。存贮场B和C照此分布。在图9的时序图中可以看到，在6个电视场取样和存贮以后，出现了寻址顺序重复。
请注意NTSC的情形，它每帧有大约480条有效行，或每场有240条有效行，因而需要240个存贮行。因此，对于256×256的存贮结构，只用了每个器件的80个存贮行，为下两场留下了足够的未用存贮空间。还请注意，因为所谓的帧“过 扫描”，通常一个电视帧有大约15%未在TV接收机上显示出来。因此，电视摄像机提供的图像比在电视监视器上通常显示出的要宽要高。结果取样行数可以减少。而且，每场的总取样行数是监视器22（即送到图形屏幕的电视图像期望构图）上所示行数的函数。
对主要用于欧洲的PAL电视标准来说，每帧所具有的有效线大于512，不能采用完全存贮。意指如果取样255行，那么大约15%的有效行被跳过了。但是这对于NTSC情形里不太重要，在这种情形里，通常15%的图像不需要显示。当然，如果一幅PAL图像的所有行都要求取样并存贮，那么可以采用较大的存贮器件，如具有512×512结构的器件。
目前，对规定HDTV格式有几个建议。最简单的方法是使行数加倍，因此对NTSC情形来说，这个建议使每帧具有1050条扫描行而不是525行，对PAL情形来说，它使每帧具有1250条扫描行。一个妥协方法是每帧具有1125条行，其中有1035条有效行。对所有这些所建议的标准，使用具有512×512结构的存贮器件足够对所需行数取样。既然水平分辨率高达1536像点的显示器不能显示出全部HDTV细节，那么上面讨论的构成存贮结构的3×3方法在采用512×512结构的存贮器件时是可用的。只是在极高分辨率显示器（如具有2048个水平像点的显示器）的情形里，对帧缓冲器12中的HDTV线完全取样才显示出优势。在这种情形里，帧缓冲器12的存贮行包括4个存贮模块，并需要增加25%存贮器件，它给出了4×3的帧缓冲器实施例，而不是前述3×3的实施方案。对这种方法，本发明的论述仍然完全可用，且可修改使得现有四个来自串行器24的水平相邻的像点中的三个能同时使用。在这种情形下，一次采集12个像点，然后在四个周期内进行处理，而在三个时钟周期内从帧缓冲器12读出下一组12个像点。
另一实施例使用了8×3帧缓冲器结构。用这种结构可以提供极高分辨率的显示，诸如在60Hz非隔行扫描下的2048×1535的显示，它具有对应于足够视频更新带宽的260MHz视频像点时钟。现有VRAM技术具有35或40MHz串行时钟极限，因而一帧缓冲器12存贮行需要8个存贮器件。这种8×3结构也与本发明的论述完全相容。
为简单起见，下一步只讨论NTSC情形，而又应看到本发明的论述也可用于PAL标准和其它标准。
正如可以认识到的，存在的问题是高分辨率图形帧和电视场一般来说并不具有相同的延续时间或周期。况且，可用来规定帧延续时间的精度有一个有限的极限。而且，尽管高分辨率帧的延续时间和精确性可由高分辨率显示装置的生产厂家指定并可根据系统的要求更改，但是电视同步参数由装置用的实际电视标准规定。因此，图形显示装置与到来电视视频场之间的时序不兼容性将对在高分辨率图形屏幕上显示的电视图像的质量产生不利的影响。
本发明通过选择高分辨率视频帧的周期比最长电视周期稍长一点，或者反过来，比最短电视场周期短，（电视场周期由可应用电视标准所指定）来解决这些与时序不兼容性有关的问题。例如，如果电视标准要求场频为60Hz±1%，那么选择图形显示帧频高于60.6Hz或低于59.4Hz。
本发明的这一方面由图9的时序图说明，图9所示的是图形帧延续时间比电视场的延续时间要长的情形。如前所述，高分辨率图形视频更新过程需要两个已存入电视场和一个在先前图形帧期间已显示的当前显示场。
图9的第一行图示了电视场的时间顺序，从取样过程开始顺序编号。行A（WR）图示存贮场A何时存贮取样数据并与到来场1，4，7……等对应。行A（RD）图示场A何时向显示器输出提供数据。下面四行图示了帧缓冲器12存贮场B和C的进/出顺序。标有HI-RES。FRAMES的行图示从存贮场A、B和C读出的并合成由监视器22显示的高分辨率帧的成对电视场的顺序。例如，从存贮场A和B首先读出两个电视场1和2，为监视器22上的显示提供第一高分辨率帧图像。从存贮场B和C读出下两个电视场2和3并在屏幕上合成第二个高分辨率帧等等。高分辨率HRVS和电视TVVS垂直同步脉冲也示出。可以看到，电视垂直场周期比高分辨率帧周期短。还可以看到，每个取样周期，A（WR）和B（WR），位于两个TVVS脉冲之间，每个读周期，A（RD）和B（RD），位于两个HRVS脉冲之间。
根据本发明的一个方面，读帧缓冲器12存贮 的顺序是HRVS和TVVS之间相位差增量的函数。为简单起见，取样过程在HRVS和TVVS信号间的相位差增量大约为0时开始。增量逐渐增加然后再次减少到大约0。
因此，图9图示了电视场读顺序是（1，2），（2，3），（3，4），（4，5），其中一个后续显示场被再用作一个当前显示场，其后是对（6，7）。读顺序改变的时间点以增量即TVVS和HRVS间的时间差的测量为基础来决定。如图所示，当增量变到大约与电视场周期相等时，读存贮场顺序被改变了。
从图9可以看到，存贮场取样过程一般在存入的场完全读入屏幕以前用一个新场改写一个先前取样和存入的场。当增量值逼近电视场周期时，两个新场都从帧缓冲器12读出。这提供了一个时间“跳跃”，确保在电视场存入存贮场结束时，先已存入的电视场数据已被完全读出。测量增量的电路在值变到临界时提供一个信号INC。INC信号中断帧缓冲器读（或视频更新）地址的顺序，而且使帧缓冲器12的视频更新地址计数器递增。如图9所示，增量逐渐增加直到（增量4）生成INC信号。然后从帧缓冲器12中读出两个新场（6和7）送到显示器输出而不是一个新场和一个“旧”场（5和6）。虽然增量值继续增加，但它最终降至大约为0，然后再开始增加。当增量再次到达临界值时，生成另一个INC信号，使得所显示的场对是（12，13）而不是（11，12）。
上述显示过程重复到某个时间点，即确定了这些电视场之一由于要求相关的帧缓冲器12的FLELDA，B或C存贮下一个到来的电视场，而不能全都读出的时候。因此，应用图9所给例子，在读和显示电视场4和5之后，读和显示两个新场6和7，然后7和8，8和9，9和10，10和11，最后又是两个新场12和13。
帧缓冲控制器18通过确定高分辨率图形垂直同步脉冲HRVS和电视垂直同步脉冲TVVS间的增量来改变场存贮读过程的场序。当这个增量变得比电视和图形帧的最小重合时间还小时，它表明：如果电视场读顺序未被修改以获得两个新场，则将在图形帧显示周期结束以前需要一个当前显示的场（如果在下一高分辨率图形帧显示周期内再将被显示的话）以存贮一个新到来的电视场。如果相关的FIELD在这个周期内要被重新使用，不爱欢迎的闪烁和/或其它显示异态将会发生。
对于图形帧周期比电视场周期小的情形，可应用同样的基本过程，但是，不是显示两个新场，而是显示先已显示的两个场。例如，电视显示顺序可以是1和2，2和3，3和4，4和5，以及6和7。因此，跳过了一个电视场（5）。这种方法可能导致闪烁虚影。但是，如果电视场周期和图形帧周期之差足够小，如1%，那么，在100帧中大约只有一帧被跳过。因此，闪烁的视觉效果并不显著。
重复前面所述，对序号为1，2，3，4，5…n…的图像场来说，本发明的系统根据预先确定的顺序1和2，2和3，3和4，4和5，…（n-1）和n，n和（n+1）一次读两个图像场。对于选定图像帧的延续时间比图像场长的情形，本发明检测图像帧的延续时间与图像场的延续时间之间的关系并改变预先确定的显示顺序，使得象场按、（n-2）和（n-1），（n-1）和n以及（n+1）和（n+2）的顺序显示，对于选定图像帧的延续时间比图像场短的情形，本发明改变了预定确定的顺序使得图像场按（n-2）和（n-1），（n-2）和（n-1），以及（n+1）和（n+2）的顺序显示。
请注意在帧缓冲器12的输出现有两个场，一个奇数场和一个偶数场。因此，总是有两个场可供在高分辨率非隔行扫描监视器上显示一个隔行扫描的电视帧而无“劈开”虚影。
图10的时序图进一步描述了增量计算。时间间隔RD1，RD2等对应于从帧缓冲器12读出的周期，时间间隔WR1，WR2等对应于向帧缓冲器12写入的周期。在间隔RD1内，读处理在帧缓冲器12的相应单元被R1间隔内的新场更新以前完成。RD2间隔是最后一个能“安全”地写入读出同一存贮场的间隔，因为在这个间隔内，写结束时正好读也完成了。相应地，在HRVS脉2以后，有必要发出一个INC信号使得HRVS脉冲3和4之间高分辨率周期的视频更新地址递增。增量值，即TVVS和HRSV出现的时差当
增量+THR≥2TTV时
发出一个报警信号，其中THR是高分辨率帧周期，TTV是电视场周期。
为了提供一个安全系数，假设最低的电视场频是61Hz，而高分辨率帧频是59Hz，那么，
TTV＝1/61＝16393ns，并且
THR＝1/59＝16949ns，因此
增量＝2TTV-THR＝15387ns
用TVHS周期来测量增量是方便的。NTSC的TVHS周期等于
TTV/262.5＝16393/262.5＝62.5ns，其中262.5是一场中的电视行数。因此，如果TVVS和HRVS之间的TVHS脉冲数变得大于（增量/62.5）＝246，则表明必须生成一个INC信号。
在INC信号生成以后，增量继续增加，但直到增量变得小于246之前，不应再次生成INC。
现在详细描述提供到帧缓冲器12的存取和提供适当的数据流以解决先前提到的问题的控制电路。
图11详细图示了串行器24和帧缓冲器12的连接。串行器24包括三个相同的元件SER0，SER1和SER2，它们基本上是具有并行装入能力的移位寄存器。移位寄存器把视频时钟VCLK作为移位时钟。在计数器CNT24a的有效输出期间由帧缓冲器12装入移位寄存器。CNT24a用3除VCLK，提供一个VCLK周期来装入串行器内部的寄存器SER0-SER2，提供两个周期从寄存器移出数据。寄存器间的转换开关在装入期内切换帧缓冲器串行数据输出S0之间相应寄存器的输出，而在移位期内切换先前寄存器的输出。计数器CNT24a的输出也可用作一个串行时钟SCLK以把数据从帧缓冲器12的辅端口移出。
图12图示了帧缓冲控制器18。控制器18包括一个电视地址发生器50，视频更新地址发生器51，增量发生器52，状态机53，帧缓冲器地址转换开关54以及行地址选通脉冲转换开关55，56和57。
TV地址发生器50转换开关54送一个帧缓冲器写地址WRA并生成在电视数据取样（存贮）进入帧缓冲器12期间帧缓冲器写控制用的行地址选通脉冲WRAS0，WRAS1和WRAS2。正如在前面论述图8a和8b时提到的，写地址顺序取决于取样场是奇还是偶，并且写入6个场后写顺序出现重复。此外，每条电视行在RAS选通脉冲控制下存入几行存贮器件中的一行。TV地址发生器50接收来自TV解码器16或SYNC选择器18a的TVVS和TVHS信号并根据那一行帧缓冲器12存贮器件必须存贮取样TV数据而把一个由状态机53生成的信号RAS切换到三个输出WRAS0，WRAS1和WRAS2之1。
增量发生器52通过以电视水平同步信号TVHS一个周期的精度测量TVVS和HRVS间的时差来产生INC信号。它还将HRHS用于时序控制。发生器52的INC输出也输入到状态机53作为一种关于增量值是否小得足以开始取样过程的标志。
状态机接收来自主处理机的取样启动指令SAMPLEEN。当SAMPLEEN信号起作用时，状态机53生成必要的读和写周期的RAS时序信号。在每个SAMPLEEN信号后发出RES信号以适当地设置地址发生器50和51中的计数器。TVVS使状态机53从电视帧的起始端启动取样过程。信号R/W的极性表明执行的是读周期还是写周期。写周期在每个TVHS信号之后开始并在一条有效电视行期间内持续。读周期对应于HRHS信号。把取样的电视数据写入帧缓冲器12主端口的过程使HRHS中断片刻以实现把取样电视行转移到帧缓冲器的辅端口，再从这里，由SCLK把它移出到串行器24。
在被状态机53复位以后，视频更新地址发生器51把系列帧缓冲器12的读地址：RRA0，RRA1和RRA2送到帧缓冲器地址转换开关54。它还生成三个在帧缓冲器12视频更新时间内有效的行地址选通脉冲RRAS0，RRAS1和RRAS2。来自状态机53的RAS信号帮助视频更新地址发生器51生成RRA0-2选通脉冲。此外，视频更新地址发生器51向扫描控制26发出一个SCANCNTR信号，向插入器26a发出一个插入操作控制信号IOP后两个信号的作用将在下面说明。
转换开关55，56和57在读和写周期期间分别允许来自TV地址发生器50的行地址选通脉冲或来自视频更新地址发生器51的行地址选通脉冲到达帧缓冲器12。这些转换开关由来自状态机53的R/W信号控制。
帧缓冲器12的地址转换开关54在写周期期间把帧缓冲器12的地址总线FBAD连到来自TV地址发生器50的WRA总线，并在读周期期间将其连到来自视频更新地址发生器51的RRA0-2总 线。转换开关54由来自状态机50的R/W信号（例如，它在读周期内为低;否则为高）来控制。应当注意在读周期内，信号RRAS0，RRAS1和RRAS2分别把读地址RRA0，RRA1和RRA2切换到转换开关的输出。因而在写周期内，所有帧缓冲器12的存贮器件都由地址WRA来寻址，但在RAS0，RAS1或RAS2的控制之下几个存贮行中只有一个能够用来写入。在读周期期间，有三个不同地址RRA0，RRA1和RRA2加在帧缓冲器地址总线上，这些地址由RRAS0-2来进行时分多路转换。因此，存贮器件的每一行接收它自己的相关地址，三不同行然后被装到存贮器件的辅助端口。然后并行并与SCLK同步地读出这些行。
请注意为了简单起见，没有讨论存贮器件列地址控制。存贮器件这一方面的操作是常规的，并根据特定的VRAM器件的说明进行。
参见图14的时序图，图13的框图描述了增量发生器。计数器CNT由TVVS复位并把TVHS用作一个时钟。HRVS脉冲把CNT输出装入寄存器R1中。因此，寄存器R1所存贮的值代表以电视行周期表达的增量值。因为此数小于255，所以，8位分辨率对CNT和R1来说足够了。
主计算机系统在设置期间把一个临界增量值存入寄存器R2。如前所示，对NTSC的情形，增量的临界值等于246。比较器CMP比较R1和R2的输出，实现门AND1和AND2的控制。此外，AND1和AND2门的其它输入与XOR的输出相连，而XOR，根据图14的时序图，在每个HRVS期间提供一个具有HRHS长度的脉冲。
如果R1＜R2，那么XOR的输出经过AND2并使触发器FF4复位。如果R1＞R2，那么AND1输出置FF3为“1”，启动INC脉冲。下一步，HRHS输入将FF4触发器置位，而后者反过来切断AND2。接着的HRHS使FF3复位，因而结束INC。同时，FF4由于从FF4Q输出经OR门到D输入的反馈而保持不变。因此，只要增量值变得比存在寄存器R2中的数大时，就生成INC，且电路52将准备好，只在R1中存贮的数据变得比R2中存贮的数据小时再生成INC信号。
TV地址发生器50主要由两个区组成，第一个区生成选通脉冲WRAS0-2，如图15所示。第二区生成WRA地址，如图16所示。
图15的F/F66，67和68在偶数场开始时分别被TVVS脉冲置为状态1，0，0;在奇数场开始时分别被置为0，0，1。对每一新电视行，TVHS脉冲改变F/F66，67和68中的数据。状态机在取样启动后把RAS选通脉冲加到门69。
在偶数场期间，第一条取样电视线伴随有从RAS信号形成的WRASO信号。接着，在SAMPLEEN起作用后，第一TVHS脉冲把F/F66，67和68中的数据移位成状态010且从RAS选通脉冲形成WRAS1。下一个TVHS脉冲把F/F数据移位成状态001，因而从RAS生成WRAS2。由于有从F/F68的输出到F/F66的输入的连接因而在第4行被取样时，又重复数据形式100。因此根据图8a和8b，在偶数场期间，第一条取样行存入存贮器件的第一行，下一取样行写入第二行如此等等。
在奇数场期间，第一条取样电视行伴随有WRAS2信号，第二电视行伴有WRAS0，第三电视行伴有WRAS1。因此，第一电视行存入存贮器件的第三行，第二电视行存入第一行，第三电视行存入第二行。
偶数场选择器60检查TVVS和TYHS脉冲间的相位差。对于偶数场，相位为0且选择器60的输出为高，在奇数场开始时，相位等于电视行周期的一半，把选择器60的输出切换为0。因此，在偶数场期间，来自状态机53的RES信号使F/F63复位，后者的输出允许TVVS在门65输出端出现，以置位F/F66并使F/F68复位。F/F67永远由TVVS来复位。在奇数场期间，F/F63被置位，且门64的输出置位F/F68并使F/F66复位到0。
图16的写地址发生器包括其输入与数据总线DB相连的三个数据寄存器70，71和72。主计算机在系统设定期间把数值0，85和170写进这些寄存器。根据计数器76的状态，转换开关73把寄存器70，71或73中的一个连接到计数器74的输入。计数器74由来自转换开关73输出的TVVS脉冲来装入，并在奇数场期间由信号WRAS1以及在偶数场期间由信号WRAS2来使其递增。计数器74的计数控制以所描述的方式由逻辑电路75提供。计数器76靠TVVS信号来实现同步并用3 除电视垂直同步频率。门77控制RES脉冲是将计数器76置位还是复位。如果取样过程从一个偶数场开始，则计数器76被复位;如果取样过程从一个奇数场开始，则计数器76被置位。因此，如果第一个被取样的场是偶数，则取样过程从一个零地址开始;如果第一个被取样的是奇数，则取样过程从一个等于85的地址开始。
门78的输出也置位使门78失效的F/F79，确保计数器76只在取样期间被置位或复位。在SAMPLEEN信号为被动状态时，F/F79被复位。
根据图16的电路，在取样过程开始时，如果第一取样电视场是偶数场，则计数器76允许地址零装入计数器74。在WRAS0，WRAS1和WRAS2生成以后（见图15），计数器74递增，为帧缓冲器12提供下三个电视行的地址。在下一场的第一行取样期间（本例中它为奇数场），计数器76递增，允许存在寄存器71的值85装入计数器74。然后WRAS2把取样数据装入第三行帧缓冲器12存贮器件的行地址85。下两行也取样装入行地址85，但由WRASA0信号送到第一存贮行MM00-02，由WRAS1信号送到第二存贮行M10-12。WRAS1信号使计数器74递增到地址86，然后以同样方式重复这个过程直到这个奇数场完全被取样。当取样下一场（偶数场）时，计数器76再次递增，允许存在寄存器72的数170装入计数器。因此，写地址顺序与图8b所示对应。
图17图示了视频更新地址发生器51。在一个读周期内，状态机53提供一个被F/F81和82延迟的RAS信号以产生三个行地址选通脉冲RRAS0，RRAS1和RRAS2，如图18的时序图所描绘的。如图12所示在一个帧缓冲器12读（视频更新）操作期间，每个选通脉冲通过有关的转换开关55，56或57与帧缓冲器12存贮器件相连，每个RRAS信号的下降沿启动相应的RRA0，RRA1和RRA2经转换开关54到帧缓冲器12。因此，每个单独存贮行接收一个视频更新地址。
视频更新地址由三个RAM（随机存取存贮器）存贮器件RAM083，RAM184和RAM285生成。RAM083提供上行存贮芯片的一系列地址，RAM1提供中行地址，RAM2生成下行地址。RAM83-85具有一条公共地址总线，其高位由计数器CNT188在取样开始时由RES信号复位为0以后开始计数，其后以模6计数。RAM83-85的低地址位对应于由计数器CNT287提供的高分辨率显示行数。CNT287由HRVS信号来复位，其后把HRHS信号作为一个时钟对高分辨率行数进行计数。
对图2的情形，其中在帧缓冲器12的输出处没有电视解码器。存在RAM83-85的地址顺序在图21中描述。对照图示了写地址分布的图8b可更好地理解图21。根据图8b，假设场0和1已经被取样，目前正取样场2。把场0和1从帧缓冲器12读出以提供一个由这两个场合成的非隔行扫描帧。请注意最后取样的是奇数场因而被认为是插入方案中的当前场。因此，当奇数线在屏幕上显示时，它被从帧缓冲器12直接送到插入器26a的输入;当显示偶行线时，它和两条奇行线（一条在其上，一条在其下）一起从帧缓冲器中读出。因此，所有三行都出现在插入器26a的输入处。插入器26a比较三个相邻的并垂直放置的象点（两个象点属于“当前”的奇数行，一个属于“先前”的偶数行）。在比较结果的基础上，插入器26a确定是允许把这个先前象点还是把所有三个象点的平均值送到屏幕。应当注意在另一个实施例中可以用某种其它的象点值合成方法，即可以把两个当前象点的插值而不是平均值送到屏幕。在任何情形里，插入需要三行，为了指示插入器26a是把这行送到输出端还是对其进行插入，用了SCANRAM86。SCANRAM86提供一个“插入操作”位IOP。如果IOP等于0则不做插入;如果IOP等于1，插入发生。
图21第一列图示了被显示的行的序数。如果显示行1，则从场缓冲器B3地址85读行1;如果显示行2，则从帧缓冲器12的存贮场B3的单元85，存贮场A2的单元0和存贮场B1的单元85读出三条行。IOP指示插入器26a是对象点值进行插入还是把它们直接送到显示屏幕。地址顺序可从由图8a示出的信息中不费力地计数出。其次，从帧缓冲器12中读出场1和场2。可从8a中场1和2的写地址得出地址顺序。类似地，可得出所有可能的场对组合的其它地址顺序。有六种不同的顺序从帧缓冲器12中读场对（0，1）（1，2），（2， 3），（3，4），（4，5）和（5，6）。场（6，7）以与场（0，1）相同的方式读出，场（7，8）以与场（1，2）相同的方式读出，等等…图17的CNT188提供了一个挑选下一次读哪个场对的值。
如果场对1和2读出后，INC信号生成，视频更新地址生成器51跃过读场对2和3而去读场对3和4。因此，INC信号使CWT188递增，得出下一地址顺序去读场对（3，4）而不是（2，3）。
值得重视的是，出现在插入器26a输入处的行序应当不变。例如，三条相继行1，2和3可被认为是“顶”“中”和“底”行。因此，所有的“顶”行应当加在插入器26a的同一输入端。如果，如果插入器有三条输入总线，一条总线必须永远接收“顶”行一条总线永远接收“中”行，一条输入总线永远接收“底”行。但是，如果插入器26a输入总线直接与串行器24的串行输出相连，而后者又与帧缓冲器12存贮器件的顶、中和底行的串行输出相连，则出现在串行器24输入处的行序以一种图21的“行序”栏所示的方式变化。
根据本发明的一个方面，行序由图19所示扫描控制26框修正。来自串行器24（图11）的串行视频数据总线SD0，SD1，和SD2与三个由来自图17的SCANRAM86输出的6位SCANCCWTR输入信号控制的转换开关MuX090，MuX191和MuX292相连。由SCANRAM86输出的SCANTRCODE也在图21中示出。采用SCANCNTR    COOE，MuX090的顶行（TL）输出把一条顶行送到插入器26a，MuX191的中行（ML）输出永远提供中行，MuX292的底行（BL）输出永远提供底行。
对图3的情形，其中TV解码器16接在扫描控制26之后，在图17的RAM83-86中装入了另一个行序码。TV解码器16最好接收来自同一场的三条线以恢复亮度和色度（Y，C）信号。图22中所示表说明这个过程。这个表在某些方面与图21中所示表类似，它示出为了显示行2，从帧缓冲器中读出了行0，2和4。所需要的场缓冲器、行地场和行序的次序也在图22中示出。
对图4的情形，其中装有插入器26a和TV解码器16，插入器26a仍接收来自两个场的三行，而TV解码器16仍接收来自同一场的三行，一共有四行。为了并行提供的行多于三行，而只从帧缓冲器12中读出三行，采用了行存贮器34，它在这些行被TV解码器16解码以后为插入器26提供必要的行。
图20详细图示了行存贮器34。行存贮器34包括三个线存贮器（LM134a，LM234b和LM334c），每一个存一行电视行，来自TV解码器16的数据顺序地移经这三个行存贮器。行存贮器的输出把必要的一系列电视行送到插入器26a，如图23的表所示。从帧缓冲器12中读出行1，3，5送到TV解码器16，而后者又抽出行3并送它至线存贮器LM3.34C。下一次从帧缓冲器12中读行2，4，6，行4被TV解码器16解码并存进LM334C而线3被移至LM234b。在下一周期，从帧缓冲器12中读出行3，5，7，行5被TV解码器16解码并存在LM334C中而线4被移至LM234b，线3被移至LM134a。因此，LM3，LM2和LM1的输出把正确的行序送到插入器26a。
虽然本发明以特定的存贮器件和结构以及特定的电视标准等为背景进行了上述说明，但是应当认识到本发明的实际应用不应解释成只局限于这些实施例。因此，在用有关本发明的目前优选实施例对其对进行特别图示和描述的同时，本领域同行将明白可以对本发明的形式和细节进行修改，而不会背离本发明的范围和精神。

Claims (26)

1、把一个代表一幅隔行扫描图象的图像信号与一个非隔行扫描图像显示装置相耦合以供在一显示帧期间进行显示的器件，该隔行扫描图像由多个顺序提供的图像场组成，所述器件的特征在于还包括：
用于提供数字形式的图像场的装置；
缓冲存贮装置，其输入与该图像场提供装置相连；其输出与该图像显示装置相连，所述缓冲存贮装置包含足够数量的存贮单元以存贮至少三个图像场；和
读出装置，它把两个先前存入的图像场从所述缓冲存贮装置中读出以供图像显示装置显示；同时将一个由图像场提供装置当前正在提供的图像场写入所述缓冲存贮装置。
2、权利要求1所述器件，其特征为：所述缓冲存贮装置被构造成多个存贮区，每个存贮区存贮三个图像场之一的一部分。
3、权利要求1所述器件，其特征为：所述缓冲存贮装置被构造成9个存贮区的3×3结构，12个存贮区的4×3结构或24个存贮区的8×3结构，每个存贮区存贮三个图像场之一的一部分;其中每个图像场包含多个图像行，且其中被存贮的图场之一由隔行扫描图像的偶数行组成并且其中被存贮的图像场之一由隔行扫描图像的奇数行组成。
4、权利要求1所述器件，其特征为：对相继提供的编号为1，2，3，4，5…n…的图像场，所述读出装置根据一个预定的顺序：1和2，2和3，3和4，4和5，…（n-1）和n，n和（n+1），一次读出两个图像场。
5、权利要求4所述器件，其特征为：每一图像场具有与其有关的第一延续时间，其中所述显示帧具有与其有关的第二延续时间，并且其中所述读出装置响应第一和第二延续时间之差以周期地更改所述预定的顺序。
6、权利要求5所述器件，其特征在于：所述第一延续时间与所述第二延续时间不同，并且互不同步。
7、权利要求6所述器件，其特征为：所述显示帧的延续时间长于一个图像场的最长延续时间，且其中预定的顺序被更改使得图像场以如下给定顺序显示：（n-2）和（n-1），（n-1）和n，以及（n+1）和（n+2）。
8、权利要求6所述器件，其特征为：所述显示帧的延续时间短于一个图像场的最短延续时间，且其中预定的顺序被更改使得图像场以如下顺序显示：（n-2）和（n-1），（n-2）和（n-1），以及（n+1）和（n+2）。
9、权利要求1所述器件，其特征为：所述图像信号包括一个复合彩色电视信号，且其中所述器件还包括串联地接在数字信号提供装置与缓冲存贮装置之间的装置，用于把数字信号解码为一个代表亮度的数字信号、一个代表色度的数字信号和一个代表电视垂直同步信号的信号。
10、权利要求1所述器件，其特征为：所述图像信号包括一个复合彩色电视信号，且其中所述器件还包括串联地接在缓冲存贮装置和非隔行扫描显示装置之间的装置，用于把数字信号解码为一个代表亮度的数字信号、一个代表色度的数字信号、和一个代表电视垂直同步信号的信号。
11、权利要求6所述器件，其特征为：所述图像信号包括一个复合电视信号，其中所述器件还包括串联地接于数字信号提供装置和非隔行扫描显示装置之间的装置，用于解码所述数字信号并从中至少抽取一个第一垂直同步信号;其中所述读出装置和所述第一垂直同步信号相连且和与所述非隔行扫描显示器有关的一个第二垂直同步信号相连以检测第一和第二垂直同步信号出现的时差。
12、权利要求11所述器件，其特征为：所述读出装置在检测出第一和第二垂直同步信号出现的时差为预定的时差时改变所述预定的顺序，这个预定的时差表明在需要有关的缓冲存贮单元来存贮下一个图像场之前，不足量的时间将可以读出一个图像场。
13、一种显示一个代表隔行扫描图像的图像信号的方法，所述隔行扫描图像由多个独立提供的图像场组成，
此方法的特征为包括以下步骤：
把一个第一图像场存入一个第一缓冲装置;
把一个第二图像场存入一个第二缓冲装置;
读该第一和第二缓冲装置;
用显示装置把所述第一和第二图像场显示成一个图像帧;以及
在执行读步骤时，此方法包括把一个第三图像场存入一个第三缓冲装置的步骤。
14、权利要求13所述方法，其特征为：对于编号为1，2，3，4，5…n…的图像场，读出步骤根据1和2，2和3，3和4，4和5…（n-1）和n，n和（n+1）的预定顺序一次读两个图像场。
15、权利要求14所述方法，其特征为：每个图像场有一个与其有关的第一延续时间，其中图像帧具有与其有关的第二延续时间，其中读步骤包括以下步骤：
确定所述第一延续时间和所述第二延续时间之间的临时关系;和
响应一个与预定的临时关系的比较，改变预定的顺序。
16、权利要求15所述的方法，其特征为：所述第一延续时间与所述第二延续时间不同且互不同步。
17、权利要求16所述的方法，其特征为：所述图像帧的延续时间长于图像场的最长延续时间，且其中改变步骤改变预定的顺序使得图像场按以下给定顺序显示：（n-2）和（n-1），（n-1）和n，和（n+1）和（n+2）。
18、权利要求16所述的方法，其特征为：所述图像帧的延续时间短于一个图像场的最短延续时间，且其中改变步骤改变预定的顺序使得图像场按以下顺序显示：（n-2）和（n-1），（n-2）和（n-1），和（n+1）和（n+2）。
19、权利要求13所述方法，其特征为：所述图像信号包括一个复合电视信号，且其中存贮步骤包括一个初始步骤，把这个复合电视信号解码成一个代表亮度的数字信号、一个代表色度的数字信号和一个代表电视垂直同步信号的信号。
20、权利要求13所述方法，其特征为：所述图像信号包括一个复合电视信号，且其中显示步骤包括一个初始步骤，把这个复合电视信号解码成一个代表亮度的数字信号、一个代表色度的数字信号和一个代表电视垂直同步信号的信号。
21、权利要求16所述的方法，其特征为：确定临时关系的步骤包括检测与隔行扫描图像信号有关的第一垂直同步信号的出现和与显示装置有关有第二垂直同步信号的出现之间的时间差的步骤。
22、权利要求21所述方法，其特征为：改变步骤在检测出第一和第二垂直同步信号出现的时差为预定的时差时改变预定的顺序。
23、权利要求13所述的方法，其特征为：包括一个步骤，它在显示步骤执行以前处理存入的图像场。
24、权利要求23所述的方法，其特征为：所述处理步骤处理与奇数和与偶数图像场有关的三个垂直设置像点。
25、权利要求24所述的方法，其特征为：所述处理步骤插入至少两个垂直设置的像点以得出单个显示像点的值。
26、权利要求24所述的方法，其特征为：所述处理步骤确定三个垂直设置的像点的平均值以得出单个显示像点的值。
CN91104073A 1990-06-20 1991-06-15 在非隔行扫描显示装置上显示图象的方法和装置 Expired - Lifetime CN1026941C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US541,425 1990-06-20
US07/541,425 US5291275A (en) 1990-06-20 1990-06-20 Triple field buffer for television image storage and visualization on raster graphics display

Publications (2)

Publication Number Publication Date
CN1063592A CN1063592A (zh) 1992-08-12
CN1026941C true CN1026941C (zh) 1994-12-07

Family

ID=24159547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN91104073A Expired - Lifetime CN1026941C (zh) 1990-06-20 1991-06-15 在非隔行扫描显示装置上显示图象的方法和装置

Country Status (9)

Country Link
US (1) US5291275A (zh)
EP (1) EP0462396B1 (zh)
JP (1) JPH0734153B2 (zh)
KR (1) KR950007927B1 (zh)
CN (1) CN1026941C (zh)
AT (1) ATE147217T1 (zh)
BR (1) BR9102556A (zh)
CA (1) CA2043177C (zh)
DE (1) DE69123883T2 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450549A (en) * 1992-04-09 1995-09-12 International Business Machines Corporation Multi-channel image array buffer and switching network
CA2100700C (en) * 1993-07-16 2000-01-11 Robert P. Bicevskis Multi-media computer architecture
US5625379A (en) * 1993-07-29 1997-04-29 Cirrus Logic, Inc. Video processing apparatus systems and methods
US5442371A (en) * 1993-09-27 1995-08-15 Honeywell Inc. Simplified image reconstruction interface
NL9401301A (nl) * 1994-08-11 1996-03-01 Nederland Ptt Videogeheugeninrichting.
US5920352A (en) * 1994-10-28 1999-07-06 Matsushita Electric Industrial Co., Ltd. Image memory storage system and method for a block oriented image processing system
JP3544022B2 (ja) * 1995-03-14 2004-07-21 キヤノン株式会社 表示装置用のデータ処理装置
US5784116A (en) * 1995-06-29 1998-07-21 Motorola Inc. Method of generating high-resolution video
US5742350A (en) * 1995-06-29 1998-04-21 Motorola, Inc. Video system performing non-uniform interpolation of color space signals and method of using same
US6307559B1 (en) 1995-07-13 2001-10-23 International Business Machines Corporation Method and apparatus for color space conversion, clipping, and scaling of an image during blitting
JP3307807B2 (ja) * 1995-09-29 2002-07-24 三洋電機株式会社 映像信号処理装置
US5742274A (en) * 1995-10-02 1998-04-21 Pixelvision Inc. Video interface system utilizing reduced frequency video signal processing
US5757435A (en) * 1995-12-08 1998-05-26 C-Cube Microsystems, Inc. MPEG-2 inverse telecine circuit
US5917552A (en) * 1996-03-29 1999-06-29 Pixelvision Technology, Inc. Video signal interface system utilizing deductive control
US5914711A (en) * 1996-04-29 1999-06-22 Gateway 2000, Inc. Method and apparatus for buffering full-motion video for display on a video monitor
US7418672B2 (en) * 2000-12-21 2008-08-26 Exaflop Llc Integrated content guide for interactive selection of content and services on personal computer systems with multiple sources and multiple media presentation
US6172677B1 (en) 1996-10-07 2001-01-09 Compaq Computer Corporation Integrated content guide for interactive selection of content and services on personal computer systems with multiple sources and multiple media presentation
EP0840279A3 (en) * 1996-11-05 1998-07-22 Compaq Computer Corporation Method and apparatus for presenting video on a display monitor associated with a computer
US6300980B1 (en) 1997-02-19 2001-10-09 Compaq Computer Corporation Computer system design for distance viewing of information and media and extensions to display data channel for control panel interface
US6285406B1 (en) 1997-03-28 2001-09-04 Compaq Computer Corporation Power management schemes for apparatus with converged functionalities
US6441812B1 (en) 1997-03-31 2002-08-27 Compaq Information Techniques Group, L.P. Hardware system for genlocking
US6307499B1 (en) 1997-03-31 2001-10-23 Compaq Computer Corporation Method for improving IR transmissions from a PC keyboard
US6011592A (en) * 1997-03-31 2000-01-04 Compaq Computer Corporation Computer convergence device controller for managing various display characteristics
US6047121A (en) * 1997-03-31 2000-04-04 Compaq Computer Corp. Method and apparatus for controlling a display monitor in a PC/TV convergence system
US6229575B1 (en) 1997-03-31 2001-05-08 Compaq Computer Corporation Computer convergence device controller for managing disparate video sources
US5954805A (en) * 1997-03-31 1999-09-21 Compaq Computer Corporation Auto run apparatus, and associated method, for a convergent device
US5905497A (en) * 1997-03-31 1999-05-18 Compaq Computer Corp. Automatic and seamless cursor and pointer integration
KR100245275B1 (ko) * 1997-06-25 2000-02-15 윤종용 컴퓨터 시스템용 그래픽스 서브시스템
US6489998B1 (en) 1998-08-11 2002-12-03 Dvdo, Inc. Method and apparatus for deinterlacing digital video images
US7046308B1 (en) * 1998-11-13 2006-05-16 Hewlett-Packard Development Company, L.P. Method and apparatus for transmitting digital television data
US6909469B2 (en) * 1999-08-11 2005-06-21 Silicon Image, Inc. Interlace motion artifact detection using vertical frequency detection and analysis
KR100618792B1 (ko) * 1999-11-04 2006-09-06 삼성전자주식회사 연속하는 4개의 인터레이스 필드를 이용한 디인터레이스장치 및 방법
WO2001080559A2 (en) * 2000-04-18 2001-10-25 Silicon Image Method, system and apparatus for identifying the source type and quality level of a video sequence
US7515158B2 (en) * 2005-06-22 2009-04-07 Etron Technology, Inc. Modularly configurable memory system for LCD TV system
US20100283789A1 (en) * 2009-05-11 2010-11-11 Yao-Hung Lai Display apparatus having a plurality of controllers and video data processing method thereof
CN104580820B (zh) * 2013-10-16 2017-07-07 无锡华润矽科微电子有限公司 一种电视行场信号时序调整方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331572B2 (zh) * 1973-05-24 1978-09-04
NL7706512A (nl) * 1977-06-14 1978-12-18 Philips Nv Lijnentalomzetschakeling.
US4276565A (en) * 1978-01-18 1981-06-30 British Broadcasting Corporation Method and apparatus for standards conversion of television signals
US4322750A (en) * 1979-05-08 1982-03-30 British Broadcasting Corporation Television display system
US4344075A (en) * 1980-08-28 1982-08-10 Rca Corporation Timing circuit for the digital generation of composite luminance and chrominance video signal for non-interlaced television raster scan-line pattern
DE3209876C2 (de) * 1982-03-18 1985-05-09 Standard Elektrik Lorenz Ag, 7000 Stuttgart Gerät zur flimmerfreien Wiedergabe von Fernsehbildern und Text- und Graphikseiten
US4463372A (en) * 1982-03-24 1984-07-31 Ampex Corporation Spatial transformation system including key signal generator
US4484188A (en) * 1982-04-23 1984-11-20 Texas Instruments Incorporated Graphics video resolution improvement apparatus
JPH0786743B2 (ja) * 1984-05-25 1995-09-20 株式会社アスキー ディスプレイコントローラ
EP0181952B1 (de) * 1984-11-16 1990-04-25 Deutsche ITT Industries GmbH Interface-Schaltung in einem Farbfernsehempfänger zum Anschluss eines Home-Computers
JPS61244183A (ja) * 1985-04-22 1986-10-30 Fujitsu Ltd 走査変換方式
US4694348A (en) * 1985-06-14 1987-09-15 Citizen Watch Co., Ltd. Method of driving liquid crystal display panel of TV receiver
US4698674A (en) * 1986-03-06 1987-10-06 Vsp, Inc. Interlace/non-interlace data converter
JPS62206976A (ja) * 1986-03-06 1987-09-11 Pioneer Electronic Corp ビデオメモリ−の制御装置
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory

Also Published As

Publication number Publication date
DE69123883T2 (de) 1997-07-17
EP0462396B1 (en) 1997-01-02
KR950007927B1 (ko) 1995-07-21
JPH04233592A (ja) 1992-08-21
JPH0734153B2 (ja) 1995-04-12
US5291275A (en) 1994-03-01
EP0462396A2 (en) 1991-12-27
BR9102556A (pt) 1992-01-21
CN1063592A (zh) 1992-08-12
CA2043177A1 (en) 1991-12-21
KR920001931A (ko) 1992-01-30
DE69123883D1 (de) 1997-02-13
CA2043177C (en) 1997-09-09
EP0462396A3 (en) 1992-08-19
ATE147217T1 (de) 1997-01-15

Similar Documents

Publication Publication Date Title
CN1026941C (zh) 在非隔行扫描显示装置上显示图象的方法和装置
US5812204A (en) System and method for generating NTSC and PAL formatted video in a computer system
JP5285342B2 (ja) 大面積フリッカの影響を除去するビデオ画像処理方法及び装置
US5418572A (en) Method of and apparatus for displaying images at different rates
CN1057560A (zh) 偏斜的抖颤序列
CN1484914A (zh) 界面连续视频信号转换方法与装置
JPH06326997A (ja) 再編成変換装置、ブロックベース画像圧縮装置、画像復号装置及び画素変換方法
US7495704B2 (en) Method and apparatus for displaying frame rate altered video on interlaced display device
CA2309605C (en) System and methods for 2-tap/3-tap flicker filtering
US7623183B2 (en) Frame rate adjusting method and apparatus for displaying video on interlace display devices
CN1168310C (zh) 信号处理装置和方法
CN1100446C (zh) 产生高清晰度图象的方法
CN1516458A (zh) 采用二维多相位插值滤波的视频格式转换器的控制方法
CN1283362A (zh) 减少网络应用数据电视显示中的闪烁的方法与设备
CN1100443C (zh) 图像信号扫描行内插电路及其使用方法
US7880784B2 (en) Arrangement for generating a 3D video signal
JP2003189262A (ja) ３次元ｙ／ｃ櫛形フィルターおよびインターレース・プログレッシブ変換器を単チップ集積する方法およびそのシステム
CN1151471C (zh) 图像处理装置和图像显示装置
EP0568320B1 (en) A method of and apparatus for displaying images
CN1573907A (zh) 视频信号处理方法、处理装置、产生装置及图像显示装置
CN110336988A (zh) 一种全激光投影的三级视频信息传输系统
CN1189276A (zh) 图像系统及其使用方法
JPH10304316A (ja) 順次走査ディスプレイ装置上にビデオイメージをディスプレイするための方法
JPH09181996A (ja) ビデオ画像表示方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
ASS Succession or assignment of patent right

Owner name: MEDIATEK INC.

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINE CORP.

Effective date: 20060519

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060519

Address after: Hsinchu Science Industrial Park, Taiwan

Patentee after: MediaTek.Inc

Address before: American New York

Patentee before: International Business Machines Corp.

C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20110615

Granted publication date: 19941207