CN1151471C - 图像处理装置和图像显示装置 - Google Patents

图像处理装置和图像显示装置

Info

Publication number
CN1151471C
CN1151471C CNB00801437XA CN00801437A CN1151471C CN 1151471 C CN1151471 C CN 1151471C CN B00801437X A CNB00801437X A CN B00801437XA CN 00801437 A CN00801437 A CN 00801437A CN 1151471 C CN1151471 C CN 1151471C
Authority
CN
China
Prior art keywords
image
mentioned
data
pattern
treatment part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB00801437XA
Other languages
English (en)
Other versions
CN1318185A (zh
Inventor
��Ұ���
长野干
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1318185A publication Critical patent/CN1318185A/zh
Application granted granted Critical
Publication of CN1151471C publication Critical patent/CN1151471C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Abstract

图象处理装置具有分别在相同的时刻输入n个(n是大于2的整数)连续的像素数据同时分别在相同的时刻处理输入的各像素数据的n个图象处理部和控制上述n个图象处理部的控制部。上述各图象处理部可以设定为可以在与上述控制部间进行数据的收发的第1动作模式或仅可以从上述控制部接收数据的第2动作模式，1个图象处理部设定为上述第1动作模式，n-1个图象处理部设定为上述第2动作模式。此外，上述控制部的命令都供给上述n个图象处理部，上述n个图象处理部在从上述控制部向设定为上述第1动作模式的1个图象处理部供给命令时分别在相同的时刻执行相同的处理。

Description

图像处理装置和图像显示装置
技术领域
本发明涉及图象处理装置和使用该图象处理装置的图像显示装置。
背景技术
现在，已开发了各种处理表示图像的图像信号的电子机器。作为这种电子机器，有例如直视型的显示装置和投影式显示装置等。这些电子机器，通常是通过将分别具有不同的功能的多个图象处理部组合而构成的。
随着由正在电子机器处理的图像的高解像度化，对构成电子机器的各图象处理部要求的处理速度也要求实现高速化，为了与该要求对应，最好实现各图象处理部的处理速度的高速化。作为实现图象处理部的处理速度的高速化的方法，可以采用将对每1像素顺序处理的图像数据归纳为多个像素而并行处理的方法。
但是，根据所利用的图象处理部，有的却不具有并行处理多个像素的图像数据的功能。这时，通常并列地设置多个具有同一功能的图象处理部，通过各图象处理部在相同的时刻处理1像素的图像数据而进行并行地处理多个像素的图像数据。
发明的公开
并列设置的上述多个图象处理部，通常尽管设定为按基本上相同的处理条件而动作，但是，也必须对各图象处理部设定其处理条件。因此，在并列地设置多个图象处理部时，与不并列地设置图象处理部的情况相比，装置的处理条件的设定处理很烦杂。
本发明就是为了解决上述问题而提案的，目的旨在提供即使并列地具有多个具有同一功能的图象处理部时通过1个控制装置控制1个图象处理部的处理也可以同时控制其他图象处理部的处理的技术。
为了解决上述问题的至少一部分，本发明的图象处理装置的特征在于：具有在相同的时刻分别输入n个(n是2以上的整数)连续的像素数据同时在相同的时刻分别处理输入的各像素数据的n个图象处理部和控制上述n个图象处理部的控制部，上述各图象处理部可以设定为在与上述控制部之间可以收发数据的第1动作模式或仅可以从上述控制部接收数据的第2动作模式，1个图象处理部设定为上述第1动作模式，n-1个图象处理部设定为上述第2动作模式，上述控制部的命令同时供给上述n个图象处理部，上述n个图象处理部在从上述控制部向设定为上述第1动作模式的1个图象处理部供给命令时分别在相同的时刻执行相同的处理。
本发明的图象处理装置在从控制装置向设定为第1动作模式的图象处理部供给命令时也向设定为第2动作模式的其他的图象处理部供给命令，可以在相同的时刻分别执行相同的处理。即，各图象处理部即使在并列地具有多个分别具有同一功能的图象处理部时，通过1个控制部控制1个图象处理部也可以同时控制其他的图象处理部的处理。
在上述图象处理装置中，上述n个图象处理部最好分配到上述控制部可以控制的地址空间上的相同地址空间。
这样，在控制装置向设定为第1动作模式的图象处理部供给命令时，也可以将命令供给设定为第2动作模式的其他的图象处理部。
在上述图象处理装置中，上述各图象处理部分别具有设定上述第1动作模式和上述第2动作模式中的任意一方的模式设定端子，可以根据输入到上述各模式设定端子上的模式设定信号设定各动作模式。
在上述图象处理装置中，具有用于存储在上述各图象处理部中共同利用的图象处理数据的存储器，设定为上述第1动作模式的图象处理部可以将从上述控制部供给的上述图象处理数据写入到上述存储器内，同时可以读出上述存储器存储的上述图象处理数据，设定为上述第2动作模式的图象处理部也可以输入由设定为上述第1动作模式的图象处理部从上述存储器中读出的图象处理数据。
这时，由设定为第1动作模式的图象处理部将图象处理数据写入到存储器内，而所有的图象处理部可以共同输入由设定为第1动作模式的图象处理部从存储器中读出的图象处理数据。
通过具有上述图象处理装置和显示由从上述图象处理装置输出的图像信号表示的图像的图像显示部，可以构成图像显示装置。
附图的简单说明
图1是表示应用作为本发明实施例1的图象处理装置的图像显示装置的概略结构的框图。
图2是说明第1和第2OSDC 120A、120B的处理的图。
图3是表示第1OSDC 120A的内部结构的概略框图。
图4是表示第2OSDC 120B的内部结构的概略框图。
图5是表示第1和第2OSDC 120A、120B与CPU 140之间的动作的说明图。
图6是表示CPU 140的I/O地址空间和存储空间的说明图。
图7是表示显示在第1和第2OSDC 120A、120B中生成的OSD图像时的动作的说明图。
图8是表示应用作为本发明实施例2的图象处理装置的图像显示装置的概略结构的框图。
实施发明的最佳形式
A.实施例1
图1是表示应用作为本发明实施例1的图象处理装置的图像显示装置的概略结构的框图。该图像显示装置1000具有图象处理装置100和图像显示部200。图象处理装置100是具有扫描变换器(以下，简单地称为「SC」)110、2个联屏显示控制器(以下，简单地称为「OSDC」)120A及120B、OSD存储器130和CPU 140的电脑系统。图像显示部200具有液晶板210和液晶板驱动部220。图象处理装置100是用于处理在液晶板210上形成的图像的装置。液晶板驱动部220也可以设置在图象处理装置100内。
CPU 140通过CPU总线142与SC 110、2个OSDC 120A及120B连接。CPU 160设定各部分的处理条件，并直接控制各部分的处理。OSD存储器130通过存储器总线132与2个OSDC 120A及120B连接。
SC 110输出为了在图像显示部200显示图像所利用的垂直同步信号VD、水平同步信号HD和时钟信号DCLK。另外，将输入图像信号VS作为可以输入图像显示部200的图像信号DS而输出。作为该图像信号DS而输出的图像数据具有48位的数据宽度，同时输出每1像素24位的图像数据连续的2像素。1像素的图像数据由红、绿、蓝各色8位的色数据构成。低位的24位的图像信号DSD输入第1OSDC 120A，高位的24位的图像信号DSU输入第2OSDC 120B。下面，为了便于说明，有时将包含图像信号DS中的图像数据称为图像数据DS。低位的24位图像数据DSD与奇数像素的图像数据对应，高位的24位的图像数据DSU与偶数像素的图像数据对应。但是，也可以相反。
第1和第2OSDC 120A及120B是具有使在由图像显示部200显示的图像中显示指示子图像那样的修饰图像或菜单画面等的功能的图象处理部。这些OSDC 120A及120B与本发明的图象处理部相当。在OSD存储器130中，按指定的格式存储着指示子图像的图像数据或构成菜单画面的图形数据或字体数据等图像数据。
图2是说明第1和第2OSDC 120A及120B的处理的图。第1OSDC 120A与垂直同步信号VD、水平同步信号HD和时钟信号DCLK同步地将从OSD存储器130中读出的图像数据展开成位图数据，并生成图2(B)所示的OSD图像数据DOD。并且，通过将生成的OSD图像数据DOD合成为包含在图2(A)所示的图像数据DS中的奇数像素的图像数据DSD而输出奇数像素的合成图像数据DSODD。
第2OSDC 120B也与垂直同步信号VD、水平同步信号HD和时钟信号DCLK同步地在与第1OSDC 120A相同的时刻进行同样的动作。即，将从OSD存储器130中读出的图像数据展开成位图数据，并生成图2(B)所示的OSD图像数据DOD。并且，通过将生成的OSD图像数据DOD合成为包含在图2(A)所示的图像数据DS中的偶数像素的图像数据DSU而输出偶数像素的合成图像数据DSODU。
在相同时刻从第1和第2OSDC 120A及120B输出的分别为24位的合成图像数据DSODD及DSODU作为48位的显示图像数据DSLCD供给图1的液晶板驱动部220。另外，从SC 110输出的垂直同步信号VD、水平同步信号HD和时钟信号DCLK也供给液晶板驱动部220。从而在液晶板210上就形成与该显示图像数据DSLCD相应的图像。这样，便如图2(C)所示的那样在显示位置P0合成显示OSD图像。
如上所述，该图像显示装置1000可以显示输入图像信号VS表示的图像。另外，也可以将由第1和第2OSDC 120A及120B生成的菜单画面或修饰图像等的OSD图像与输入图像合成而进行显示。
图3是表示第1OSDC 120A的内部结构的概略框图。第1OSDC 120A具有合成控制部310、合成部320、OSD图像生成部330、存储器控制部340、CPUI/F部350、存储器I/F部360和模式控制部370。CPUI/F部350与CPU总线142(图1)的CPU地址总线ADR、CPU数据总线DTA和CPU控制总线CTL连接。存储器I/F部360与作为OSD存储器130(图1)的存储器总线132的存储器地址总线MADR、存储器数据总线MDTA和存储器控制总线MCTL连接。
模式控制部370的主/副设定端子M/S设定为高电平，这样，第1OSDC 120A的动作模式就设定为主模式。模式控制部370就输出与主模式对应的模式控制信号MSC，控制CPUI/F部350和存储器I/F部360的输入输出条件。
在动作模式设定为主模式时，CPUI/F部350如图3所示的那样可以向数据总线DTA输入输出数据。另外，存储器I/F部360可以向存储器地址总线MADR和存储器控制总线MCTL输出地址数据和控制数据，并且可以进行OSD存储器130的读出和写入动作。
在合成控制部310中，从CPU 140通过CPUI/F部350设定表示OSD图像的显示位置P0(参见图2)的合成控制数据。另外，输入垂直同步信号VD、水平同步信号HD和时钟信号DCLK。合成控制部310按照设定的合成控制数据和同步信号HD、VD、时钟信号DCLK控制存储器控制部340、OSD图像生成部330和合成部320的动作。
存储器控制部340按照CPU 140的要求通过存储器I/F部360控制OSD存储器130的写入读出。另外，按照从合成控制部310输出的控制信号通过存储器I/F部360控制在OSD图像生成部330生成OSD图像数据DOD时利用的图象处理数据从OSD存储器130中的读出动作。
OSD图像生成部330根据由存储器控制部340从OSD存储器130中读出的图象处理数据输出24位的OSD图像数据DOD。
合成部320将从SC 110输出的奇数像素的图像数据DSD与OSD图像数据DOD合成，并输出奇数像素的合成图像数据DSODD。
图4是表示第2OSDC 120B的牛鼻结构的概略框图。第2OSDC 120B将模式控制部370的主/副设定端子M/S设定为低电平，除了动作模式设定为副模式这一点外，和第1OSDC120A相同。
在动作模式设定为副模式时，CPUI/F部350如图4所示的那样禁止向数据总线DTA输出数据，只能输入数据。另外，存储器I/F部370禁止向存储器地址总线MADR、存储器数据总线MDTA和存储器控制总线MCTL输出各数据。但是，存储器控制部340如后面所述的那样设定和第1OSDC 120A的存储器控制部340相同的控制数据，所以，在和主模式相同的时刻动作。因此，按副模式动作的第2OSDC 120B可以同时读入由按主模式动作的第1OSDC 120A从OSD存储器130中读出的图象处理数据。
图5是表示第1和第2OSDC 120A及120B与CPU140之间的动作的说明图。另外，图6是表示CPU 140的I/O地址空间和存储空间的说明图。如图6(A)所示，在CPU 140的I/O地址空间中，只分配了对1个OSDC的地址空间，对2个OSDC 120A及120B分配了同一I/O地址。然而，如上所述，虽然第1和第2OSDC 120A及120B动作模式不同，但是内部的功能完全相同。因此，在CPU 140要求第1OSDC120A输入(写入)数据时，如图5(A)所示，就从CPU 140通过CPU总线142(CPU地址总线ADR、CPU数据总线DTA、CPU控制总线CTL)向第1OSDC 120A输入数据，同时也向第2OSDC 120B输入相同的数据。
在CPU 140要求第1OSDC 120A写入向OSD存储器130输出的图象处理数据时，第1和第2OSDC 120A及120B都输入该数据。但是，如上所述，由于设定为副模式的第2OSDC 120B禁止向OSD存储器130输出数据，所以，仅由设定为主模式的第1OSDC 120A执行向OSD存储器130的写入。
另一方面，在CPU 140要求第1OSDC 120A输出(读出)数据时，如上所述，由于设定为副模式的第2OSDC 120B禁止向CPU 140输出数据，所以，如图5(B)所示，仅由设定为主模式的第1OSDC 120A输出数据。另外，在CPU 140要求读出写入到OSD存储器130中的图象处理数据时，如上所述，第1和第OSDC 120A及120B都可以输入从OSD存储器130中读出的图象处理数据，但是，同样，仅由第1OSDC 120A执行向CPU 140输出数据。这时，也可以停止设定为副模式的第2OSDC 120B的存储器控制部340的动作。
图7是表示显示在第1和第2OSDC 120A及120B中生成的OSD图像时的动作的说明图。在显示OSD图像时，在第1OSDC 120A中，根据从OSD存储器130中读出的图象处理数据由OSD图像生成部生成的OSD图像数据DOD和奇数像素的图像数据DSD在合成部320进行合成(图3)。因此，从第1OSDC 120A输出奇数像素的合成图像数据DSODD。另一方面，在第2OSDC 120B中，同时读入由第1OSDC 120A读出的图像数据，并和第1OSDC 120A一样，输出偶数像素的合成图像数据DSODU。以上结果，从SC 110输出的图像数据DS在第1OSDC 120A及120B中对各奇数像素和偶数像素在相同的时刻合成OSD图像数据DOD。这样，连续的2像素的图像数据就并行地处理，并作为显示图像数据DSLCD而输出。
如上所述，第1和第2OSDC 120A及120B分别可以按主模式和副模式中的任意一种模式动作。这时，CPU 140通过要求设定为主模式的第1OSDC 120A输入输出数据，设定为副模式的第2OSDC 120B便可输出相同的数据。即，CPU 140通过控制按相同时刻动作的2个OSDC 120A及120B中的按主模式动作的第1OSDC 120A，便可同时控制按副模式动作的第2OSDC 120B。
这里，由OSD图像生成部330生成的OSD图像数据最好按以下所示的方式生成。在本实施例的图像显示装置1000中，通过在第1OSDC 120A中将图2(A)所示的表示图像的图像数据DS中的奇数像素的图像数据DSD与图2(B)所示的OSD图像数据DOD合成，同时，在第2OSDC 120B中将偶数像素的图像数据DSU与OSD图像数据DOD合成，而生成图2(C)所示的表示图像的图像数据DSLCD。即，在第1和第2OSDC 120A及120B中在相同时刻生成的OSD图像数据DOD是相同的数据。因此，为了显示在图2(C)的由虚线包围的区域内所示的水平方向具有m像素的OSD图像，由奇数像素和偶数像素的图像数据合成的OSD图像数据最好如图2(B)所示的那样采用在水平方向具有m/2像素的数据。
在上述图像显示装置1000中，由设定为主模式的第1OSDC 120A控制OSD存储器130的读出和写入动作，在设定为副模式的第2OSDC 120B中，通过仅许可利用由第1OSDC 120A读出的数据，便可实现OSD存储器30的共用化。但是，第1和第2OSDC 120A及120B也可以分别具有OSD存储器130。这时，可以解除第2OSDC 120B的存储器I/F部360的副模式的控制，而由存储器控制部340控制与第2OSDC 120B连接的OSD存储器130的写入和读出动作。由第1和第2OSDC 120A及120B分别在相同的时刻对各自的OSD存储器130执行数据的读出和写入。
B.实施例2
图8是表示应用作为本发明实施例2的图象处理装置的图像显示装置的概略结构的框图。该图像显示装置2000具有图象处理装置100A和图像显示部200。图象处理装置100A具有3个OSDC 120A、120B和120C。SC 110A输出包含连续的3像素的图像数据的72位的图像数据DS，输出的各像素数据按每1像素输入3个OSDC 120A、120B和120C。
第1OSDC 120A设定为主模式，第2和第3OSDC 120B及120C设定为副模式。这样，在实施例2中，也通过CPU140要求设定为主模式的第1OSDC 120A输入输出数据，而设定为副模式的第2和第3OSDC 120B及120C也可以输出相同的数据。即，CPU 140通过控制按相同的时刻动作的3个OSDC 120A、120B、120C中的按主模式动作的第1OSDC 120A，便可同时控制按副模式动作的第2和第3OSDC120B及120C。
这时，对于由3个OSDC 120A、120B、120C分别合成的OSD图像数据，如果显示的图像数据的水平方向是m像素，则最好是水平方向为m/3像素的图像数据。
根据上述说明可知，通常并列地具有n个联屏显示控制器，可以将1个联屏显示控制器设定为主模式，而将n-1联屏显示控制器设定为副模式。
本发明不限于上述实施例，在不脱离本发明主旨的范围内可以用各种形式实施，例如，可以是以下的变形。
(1)在上述实施例中，以在图像显示部200中使用液晶板210的情况为例作了说明，但是，并不仅限于此，也可以应用于具有等离子体显示器或CRT等各种显示设备的情况。
(2)在上述实施例中，以直视型的图像显示部200为例作了说明，但是，也可以设置由于投射图像的投影光学系统而作为投影式显示装置。
(3)在上述实施例中，以并列地具有多个联屏显示控制器的情况为例作了说明，但是，本发明并不限于此。例如，也可以应用于并列地具有多个图像的放大/缩小处理部或色信号电平修正部等对图像信号进行各种处理的各种图象处理部的情况。另外，在上述实施例中，以应用于图像显示装置的图象处理装置为例作了说明，但是，本发明并不限于此，也可以应用于处理各种图像的电子机器所具有的各种图象处理装置。
产业上利用的可能性
本发明可以应用于图象处理装置和使用该图象处理装置的图像显示装置。

Claims (5)

1.一种图象处理装置，其特征在于：具有在相同的时刻分别输入n个连续的像素数据同时在相同的时刻分别处理输入的各像素数据的n个图象处理部和控制上述n个图象处理部的控制部，其中n是2以上的整数，上述各图象处理部可以设定为在与上述控制部之间可以收发数据的第1动作模式或仅可以从上述控制部接收数据的第2动作模式，1个图象处理部设定为上述第1动作模式，n-1个图象处理部设定为上述第2动作模式，上述控制部的命令同时供给上述n个图象处理部，上述n个图象处理部在从上述控制部向设定为上述第1动作模式的1个图象处理部供给命令时分别在相同的时刻执行相同的处理。
2.按权利要求1所述的图象处理装置，其特征在于：上述n个图象处理部分配到上述控制部可以控制的地址空间上的相同地址空间。
3.按权利要求1或权利要求2所述的图象处理装置，其特征在于：上述各图象处理部分别具有设定上述第1动作模式和上述第2动作模式中的任意一方的模式设定端子，可以根据输入到上述各模式设定端子上的模式设定信号设定各动作模式。
4.按权利要求1或2所述的图象处理装置，其特征在于：具有用于存储在上述各图象处理部中共同利用的图象处理数据的存储器，设定为上述第1动作模式的图象处理部可以将从上述控制部供给的上述图象处理数据写入到上述存储器内，同时可以读出上述存储器存储的上述图象处理数据，设定为上述第2动作模式的图象处理部也可以输入由设定为上述第1动作模式的图象处理部从上述存储器中读出的图象处理数据。
5.一种图像显示装置，其特征在于：具有权利要求1～权利要求4之一所述的图象处理装置和显示从上述图象处理装置输出的图像信号表示的图像的图像显示部。
CNB00801437XA 1999-05-17 2000-05-17 图像处理装置和图像显示装置 Expired - Fee Related CN1151471C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13532099 1999-05-17
JP135320/1999 1999-05-17

Publications (2)

Publication Number Publication Date
CN1318185A CN1318185A (zh) 2001-10-17
CN1151471C true CN1151471C (zh) 2004-05-26

Family

ID=15149005

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00801437XA Expired - Fee Related CN1151471C (zh) 1999-05-17 2000-05-17 图像处理装置和图像显示装置

Country Status (7)

Country Link
US (1) US7006713B1 (zh)
EP (1) EP1115104A4 (zh)
JP (1) JP3985451B2 (zh)
KR (1) KR100382956B1 (zh)
CN (1) CN1151471C (zh)
TW (1) TW545067B (zh)
WO (1) WO2000070596A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289631A (ja) 2003-03-24 2004-10-14 Fuji Photo Film Co Ltd デジタルカメラ
TWI393068B (zh) * 2009-07-16 2013-04-11 Himax Media Solutions Inc 圖框率可擴充之影像處理系統及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371839A (en) * 1987-02-27 1994-12-06 Hitachi, Ltd. Rendering processor
JPH0348979A (ja) 1989-07-17 1991-03-01 Nec Corp 並列画像処理装置
US5361385A (en) 1992-08-26 1994-11-01 Reuven Bakalash Parallel computing system for volumetric modeling, data processing and visualization
JPH10240202A (ja) * 1996-12-24 1998-09-11 Sanyo Electric Co Ltd Ｌｃｄ表示装置
US6476816B1 (en) 1998-07-17 2002-11-05 3Dlabs Inc. Ltd. Multi-processor graphics accelerator

Also Published As

Publication number Publication date
EP1115104A4 (en) 2002-09-25
EP1115104A1 (en) 2001-07-11
TW545067B (en) 2003-08-01
US7006713B1 (en) 2006-02-28
CN1318185A (zh) 2001-10-17
KR20010100764A (ko) 2001-11-14
JP3985451B2 (ja) 2007-10-03
KR100382956B1 (ko) 2003-05-09
WO2000070596A1 (fr) 2000-11-23

Similar Documents

Publication Publication Date Title
CN1981519B (zh) 用于显示图像帧序列的方法和系统
CN1129889C (zh) 图象显示装置
CN1026941C (zh) 在非隔行扫描显示装置上显示图象的方法和装置
CN1549947A (zh) 液晶显示器及用于驱动该液晶显示器的方法
CN1591559A (zh) 多屏幕显示系统及其控制方法
CN1519810A (zh) 显示装置驱动设备
CN1783198A (zh) 显示装置及其显示方法
CN1351326A (zh) 图像显示装置
CN101075425A (zh) 图像信号处理电路和图像显示装置
CN1577462A (zh) 液晶显示器的驱动装置
CN1787060A (zh) 液晶显示器显示方法与系统
CN1831931A (zh) 允许重叠显示的显示控制器
CN1652171A (zh) 控制器驱动器、使用其的移动终端以及显示面板驱动方法
CN1132121C (zh) 图形处理器和应用该处理器的数据处理系统
CN101038732A (zh) 整合型图像控制芯片组
CN1301006C (zh) 影像帧同步化的方法与相关装置
CN1151471C (zh) 图像处理装置和图像显示装置
CN1236401C (zh) 数据处理系统和方法、计算机程序和记录介质
CN1920935A (zh) 图像显示方法、系统和单元
CN1949888A (zh) 一种产生高清晰度电视测试信号的系统和方法
CN105549943A (zh) 显示驱动方法和显示系统
CN1606061A (zh) 用于驱动移动终端的显示面板的系统和方法
CN1645472A (zh) 显示控制系统及其方法
CN111045623B (zh) 一种多gpu拼接环境下图形命令的处理方法
CN101154341A (zh) 影像缩放电路及影像缩放方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040526

Termination date: 20100517