CN1831931A - 允许重叠显示的显示控制器 - Google Patents
允许重叠显示的显示控制器 Download PDFInfo
- Publication number
- CN1831931A CN1831931A CNA2005100851300A CN200510085130A CN1831931A CN 1831931 A CN1831931 A CN 1831931A CN A2005100851300 A CNA2005100851300 A CN A2005100851300A CN 200510085130 A CN200510085130 A CN 200510085130A CN 1831931 A CN1831931 A CN 1831931A
- Authority
- CN
- China
- Prior art keywords
- vram
- layer
- address
- screen
- start address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
当显示多个重叠视窗时,公共数据总线的占用率升高,必须提高数据总线的操作速度,以尽可能多地显示数据,因此功耗增加了,为了解决这个问题,通过在重叠视窗的顶点坐标(X,Y)处分割屏幕,并且为分割得到的每个矩形区域设置VRAM中的起始地址和步长,从而从VRAM仅读取在屏幕上可见地实际显示的数据,而不是读取所有视窗中的显示数据。
Description
技术领域
本发明一般地涉及允许显示多个重叠视窗的显示控制器,更具体地说,涉及这样的LSI,其包括同步(RGB接口型)显示控制块、存储被显示在显示器上的视窗数据的存储器(VRAM),以及用于将数据从VRAM传输到显示控制块的公共数据总线。
背景技术
图1示出了重叠显示图像的示例和显示数据存储的示例。在图1中,层A视窗、层B视窗和层C视窗在显示器上重叠,并且每层的显示数据被存储在VRAM中。
图2A示出了用于显示图1所示的多个重叠层的传统显示控制器的配置示例。图2B示出了其操作。
图2A所示的配置包括用于为每层从VRAM 81读取数据的读控制82,和用于存储所读取的数据的数据缓冲器83。如图2B所示,每个读控制82自动地为每帧从VRAM 81读取必要的数据,并将该数据存储在数据缓冲器83中。显示控制84输出同步脉冲(sync脉冲)。同时,显示控制84根据从显示控制器外部提供的每层的显示位置(原点坐标和X/Y大小)以及每层的显示优先级,从每层的数据缓冲器83选择要被输出到输出坐标的数据,并将其输出为像素数据。
如上所述,由于为了显示多块数据,所有视窗的显示数据都被读取并存储在数据缓冲器83中一次,并根据其优先级而被显示,因此公共数据总线85(总线带宽)的占用率增加了。为了尽可能多地显示数据,只能提高公共数据总线85的操作速度,从而功耗增加,出现问题。
接下来,介绍与本发明有关的现有技术参考资料,其公开了一种用于在显示器上显示多个视窗的技术。
专利文献1公开了这样的内容,即当重写CRT屏幕上的部分显示时,对VRAM区域的使用效率提高了,CPU时间的消耗降低了并且存储器消耗降低了。虽然该技术能够切换屏幕显示,但是它不能显示多个重叠的视窗。
专利文献2公开了在光栅显示器上显示多个重叠视窗情形下的显示控制。在专利文献2所公开的显示控制中,基于预先设定的水平线屏幕分割数据,通过切换存储图像数据的帧缓冲器的地址,图像数据被直接发送至显示器的帧缓冲器。
专利文献3公开了这样的内容,即在用于在个人计算机等的显示屏幕上如TV等中那样堆叠和显示视频图像的视频显示器中,重叠和隐藏的部分被避免写入视频RAM。
虽然上述专利文献1到3中的每个都公开了多种技术用于在显示器上显示多个视窗,但是它们都没有公开上述包括同步(RGB接口型)显示控制块、存储被显示在显示器上的视窗数据的存储器(VRAM)以及用于将数据从VRAM传输到显示控制块的公共数据总线的LSI中存在的问题。
专利文献1:日本公开专利申请No.H6-75741
专利文献2:日本公开专利申请No.H2-33622
专利文献3:日本公开专利申请No.H6-124189
发明内容
本发明要解决的问题是:当显示多个重叠的层时,公共数据总线(总线带宽)的占用率增加,并且为了尽可能多地显示数据,必须提高数据总线的操作速度,从而增加了功耗。
在本发明中,通过用重叠视窗的顶点坐标(X,Y)来分割屏幕并且在VRAM上为被分割的矩形区域设置领导地址(leading address)和步长,仅从VRAM读取实际在屏幕上显示的可见数据,而不是读取每个视窗的所有显示数据。
根据本发明的一个方面,提供了一种能够显示多个重叠层的显示控制器,包括:VRAM,用于存储要在屏幕上每个视窗中显示的每层的显示数据;读控制单元,用于指定要从所述VRAM中读取的显示数据的地址;数据缓冲器,用于存储利用所述读控制单元指定的所述地址而从所述VRAM中读取的所述显示数据;所述VRAM、所述读控制单元以及所述数据缓冲器连接到的公共总线,用于传输所述显示数据的地址和所述地址的显示数据;以及显示控制单元,用于在基于所述VRAM中每层的显示数据的起始地址、屏幕中每层的视窗的原点坐标以及垂直和水平大小、以及每层的显示优先级来顺序地计算在所述屏幕上被可见地显示的数据在VRAM上的地址后,向所述读控制单元提供该地址,使得所述读控制单元能够指定从所述VRAM中读取的数据的地址,并仅将要在屏幕上被可见地显示的数据存储在所述数据缓冲器中。
根据本发明的另一方面,提供了一种设置方法,用于为了从VRAM中读取要在屏幕上显示的数据,设置用于存储每层的显示数据的VRAM上的、指定了要在每个重叠视窗上显示的显示数据的值的地址,所述方法包括:基于所述屏幕上每层的每个视窗的原点坐标和垂直/水平大小,计算每个重叠视窗的顶点坐标;在划分设置表中,设置用于根据计算得到的所述顶点坐标,将所述屏幕在垂直和水平方向上分割/划分为多个矩形区域的划分坐标值;以及当所述屏幕上的显示线改变时,在起始地址设置表中为划分得到的每个矩形区域设置要被可见地显示的数据在所述VRAM上的起始地址以及所述VRAM上地址的步长。
根据本发明,可以降低公共数据总线的占用率,并且可以降低公共数据总线的使用率。因此,可减少总线的装配速度,从而降低功耗。
附图说明
图1示出了重叠显示图像的示例和显示数据存储的示例。
图2A示出了用于显示多个重叠层的传统显示控制器的配置示例。
图2B示出了用于显示多个重叠层的传统显示控制器的操作示例。
图3A示出了本发明的显示控制器的配置示例。
图3B示出了本发明的显示控制器的操作示例。
图4A示出了液晶显示器(LCD)的显示图像的示例。
图4B示出了对应于该显示图像示例的屏幕划分设置。
图4C解释了用于每个矩形区域的起始地址和步长。
图5解释了存储在VRAM中的每层的显示数据与矩形区域之间的对应关系。
图6A示出了在显示层之间的上下位置关系被修改的情形下,LCD显示图像的示例。
图6B示出了在显示层之间的上下位置关系被修改的情形下,对应于LCD显示图像示例的屏幕划分设置。
图6C解释了在显示层之间上下位置关系被修改的情形下,用于每个矩形区域的起始地址和步长。
图7A示出了在最高一层的显示区域被延伸的情形下,LCD显示图像的示例。
图7B示出了在最高一层的显示区域被延伸的情形下,对应于LCD显示图像示例的屏幕划分设置。
图7C解释了在最高一层的显示区域被延伸的情形下,用于每个矩形区域的起始地址和步长。
图8A示出了通过组合电路而获得的设置值转换电路的示例。
图8B示出了使用定序器的设置值转换电路的示例。
具体实施方式
下面参照附图详细描述本发明的优选实施方式。下面的描述假设重叠显示图像和VRAM中的显示数据存储与图1所例示的相同。还假设每层的显示位置(原点坐标和X/Y大小)以及每层的显示优先级与传统上一样,是从显示控制器的外部提供的。
图3A示出了用于显示多个重叠层的本发明的显示控制器的一个优选实施例。图3B解释了其操作。如图3A所示,本发明优选实施例的显示控制器包括读控制12和数据缓冲器13,它们被各层所共享。显示控制14通过顺序地选择地址,来顺序地读取要在每个被划分的屏幕部分D0、D1、…D24上显示的数据,这将在下文描述。所读取的显示数据被不经处理地直接从数据缓冲器13输出。
图4A示出了本发明的LCD显示图像的示例。在图4A中,利用重叠视窗的顶点坐标进行分割来进行设置,分割所得的矩形区域(被划分的屏幕部分)D0、D1、…D24如图所示。在图4A中,以层C、B、A的顺序给定显示优先级。
图4B所示的划分设置表20示出了根据图4A所示的显示图像,利用重叠视窗的顶点坐标(X,Y)来分割屏幕而获得的划分设置。在图4B中,根据图4A所示的显示图像,设置对应于水平划分H0到H3的坐标值P0到P3和对应于垂直划分V0到V3的坐标值L0到L3。
图4C示出了当用于每个被分割的矩形区域D0、D1、…D24的VRAM上的起始地址和线改变时,用于设置VRAM上地址的步长的起始地址设置表25。图4B和4C所示的设置值是使用从显示控制器外部提供的每层的显示位置(原点坐标和X/Y大小)、每层的显示优先级以及每层的显示数据的VRAM上的起始地址而被计算的。
例如,对于图4A所示的显示图像来说,对于层A,(0,0)、P4和L4分别被提供作为原点坐标、X大小和Y大小;对于层B,(P0,L0)、P2-P0和L2-L0分别被提供作为原点坐标、X大小和Y大小;对于层C,(P1,L1)、P3-P1和L3-L1分别被提供作为原点坐标、X大小和Y大小。使用这些值和它们的大小关系,可计算每个视窗的顶点坐标,并因此可以获得图4B所示的设置值。
而且,使用每层的显示优先级和显示数据的VRAM上的起始地址,可计算图4C所示的设置值。每个矩形区域D0、D1、…D24的位置和大小可使用划分设置表20来辨认,而每个矩形区域上哪层数据可被可见地显示可使用每层的显示优先级和每层的原点坐标/大小来辨认。基于辨认结果,可计算图4C所示的起始地址设置表25的设置值。
图3A所示的显示控制14执行用于计算这些设置值的操作来设置它们。显示控制14基于该设置值,将要从VRAM 11读取的数据的地址通知读控制12。
接下来,参照图5描述基于图4C中设置的值从VRAM 11读取显示数据的操作。
图5示出了:VRAM 30,其分别使用A0、A1和A2作为起始地址来存储层A、B、C的显示数据;表31,其示出了层A的显示数据与上述矩形区域之间的关系;表32,其示出了层B的显示数据与上述矩形区域之间的关系;以及表33,其示出了层C的显示数据与上述矩形区域之间的关系。表31到33不存在于存储器上,它们被示出是为了解释存储在VRAM上的每层的数据与矩形区域之间的关系。
对显示数据的读取开始于矩形区域D0的起始地址A0,其是起始地址设置表25的领导数据。当D0的线0的数据(即表31顶部所示的数据D0-Line(0))从A0开始被顺序地全部读出时,D1的起始地址(起始地址设置表25中下一个条目)被引用,并且D1的线0的数据从A0+P0被读取。当D4的线0的数据被读取时,D0的起始地址和步长被引用,并且其下一条线线1的数据被读取。然后,每次切换线时,都通过引用D0的数据来获得起始地址,并且例如更新起始地址的操作被重复。更新步长而非起始地址的操作也可被重复。通过提供用于对被读取的像素数等进行计数的计数器,并将该象素数与划分设置表20的水平方向设置值进行比较,可检测出在线的方向上对矩形区域的切换。
当矩形区域D0~D4的线0、线1……等的数据和所读取的线数达到L0时,对上述操作的重复被终止。然后,D4的下一条目D5的起始地址被从起始地址设置表25读取,并且来自该地址的显示数据和D5的线0的数据被读取和显示。然后,层B的起始地址A1从条目D6的起始地址被读取,并且D6的线0的数据和在表32中被标记为D6-Line(0)的数据被读取。当到D9的所有线0的数据都被顺序地读取时,D5、D6、……D9的线1的数据被顺序地读取。由于步长被设置为P2-P0,因此D6的层B的数据从A1+P2-P0被读取。
通过提供用于对被读取的线数等进行计数的计数器,并将被读取的线数的计数值与划分设置表20的垂直方向设置值进行比较,可识别矩形区域垂直方向上的切换。
通过类似地重复上述操作,只有矩形区域D24上层实际显示的可见数据才从VRAM中被读取。
从上面的详细描述可以清楚地看出,通过如图4B和4C那样的设置,可为每个像素坐标而读取并被可见地显示的VRAM地址可被唯一地确定。因此,如图3A所示,读控制12和数据缓冲器13中的每一个都被指定用于多个层,并且用于每个要被显示像素的数据的传输数量变为1。
接下来,描述在显示图像被修改的情形下,对设置值的修改。
在此情形下,如图6A到6C所示,层B位于最高一层。
在此情形下,如图6C所示,由于要在矩形区域D12中显示的数据位置从层C变为层B,因此矩形区域D12的起始地址和步长设置从用于层C的设置改为用于层B的设置。如图6B所示,划分设置不需要修改,因为顶点位置没有变化。从上述示例可理解,当仅修改层优先级时,不需要修改划分设置,并且如果仅修改重叠的矩形区域的设置数据,则起始地址设置表也是适用的。
在图7A到7C中,层C在左上角延伸。在此情形下,由于顶点位置改变了,所以如图7B所示,划分设置值被修改。当仅划分设置值被修改为修改过的划分设置值时,起始地址设置表是适用的,如图7C所示。
因此,一旦起始地址表等的值被设置,就不需要从头开始对其重新设置。即使当显示图像被修改,以及屏幕上每层视窗的原点坐标和垂直/水平大小中的任意一个和每层的显示优先级被修改时,如果划分表的设置值和领导地址表的设置值仅为了受到该修改影响的矩形区域而被重置,则起始地址表等的值是适用的。
在上述描述中,显示控制14将包括每层的显示位置(原点坐标和X/Y大小)、每层的显示优先级以及VRAM上的起始地址的传统层设置转换为包括分割坐标(划分设置)和划分得到的矩形区域的起始地址以及步长设置的本发明的设置。但是,可替换地,安装在本发明的显示控制器外部的CPU可执行该处理,并且显示控制14的划分设置表20和起始地址设置表25可被提供有转换后的设置数据。
本发明的显示控制器还可利用软件通过安装在显示控制14中的CPU来执行上述转换过程。可替换地,可通过硬件来执行上述转换,即通过向显示控制14添加硬件并在划分设置表20和起始地址设置表25中设置转换结果来执行上述转换。
如果显示控制14通过软件来执行上述转换过程,则其对应于计算机,并且参照图4B和4C所描述的设置处理由程序来执行,即程序使得计算机执行设置处理。如果由程序进行处理,则每个矩形区域的显示数据在VRAM上的地址也可基于该设置值而被指定。
接下来,描述下述情形下的设置值转换电路示例,所述情形即分别基于从外部提供的VRAM上的起始地址、上述每层的显示位置(原点坐标和X/Y大小)和每层的显示优先级,来通过硬件计算图4B和4C所示的划分设置表20和起始地址设置表25的设置值。
图8A示出了通过组合电路而获得的设置值转换电路的示例。
对应于每层的每个存储单元61和62被提供以显示屏幕上的显示坐标和大小以及VRAM上的起始地址,存储单元63被提供以重叠信息。然后,如果减法电路67和加法/减法电路68基于每层的显示坐标之间的大小关系和重叠信息,计算通过比较大小和进行开关而选择的值,则图4B所示的每层的划分设置(分割坐标)等以及图4C所示的矩形区域在VRAM上的起始地址和步长被分别计算并存储在存储单元65和66中。存储在存储单元65和66中的数据被分别设置在划分设置表20和起始地址设置表25中。
图8B示出了使用定序器的设置值转换电路示例。
如果仅由组合电路实现,则每一层都需要加法/减法电路。因此,通过定序器69来实现用于顺序地计算设置值的机制。在此情形下,由于设置值仅当存在设置修改时才被更新,因此定序器被提供以设置修改触发器64,并且当定序器被触发器64激活时,设置值被计算。
如上所详述,根据本发明,图像数据传输对公共数据总线的占用率可以被降低,而且公共数据总线的总忙率可被降低。因此,总线的装配速度和功耗可被降低。如果在不降低总线的装配速度的情形下使用总线,则其可用于其他块的数据传输。因此有助于改善系统功能。
传统上每层都需要独立的读电路来显示多个重叠层。但是,由于在本发明中只需要单个的读电路,因此可减小电路规模。
Claims (8)
1.一种能够显示多个重叠层的显示控制器,包括:
VRAM,用于存储要在屏幕上每个视窗中显示的每层的显示数据;
读控制单元,用于指定要从所述VRAM中读取的显示数据的地址;
数据缓冲器,用于存储利用所述读控制单元指定的所述地址而从所述VRAM中读取的所述显示数据;
所述VRAM、所述读控制单元以及所述数据缓冲器连接到的公共总线,用于传输所述显示数据的地址和所述地址的显示数据;以及
显示控制单元,用于在基于所述VRAM中每层的显示数据的起始地址、屏幕中每层的视窗的原点坐标以及垂直和水平大小、以及每层的显示优先级来顺序地计算在所述屏幕上被可见地显示的数据在VRAM上的地址后,向所述读控制单元提供该地址,使得所述读控制单元能够指定从所述VRAM中读取的数据的地址,并仅将要在屏幕上被可见地显示的数据存储在所述数据缓冲器中。
2.如权利要求1所述的能够显示多个重叠层的显示控制器,其中
所述显示控制单元基于所述屏幕上每层的每个视窗的原点坐标和垂直/水平大小,来计算每个重叠视窗的顶点坐标,
包括划分设置表和起始地址设置表,其中所述划分设置表用于设置用于将所述屏幕在垂直和水平方向上分割/划分为多个矩形区域的计算得到的顶点坐标值,所述起始地址设置表用于当所述屏幕上的显示线改变时,为分割得到的每个矩形区域设置要被可见地显示的数据在所述VRAM上的起始地址和所述VRAM上地址的步长,以及
参照所述划分设置表和所述起始地址设置表,顺序地计算要在所述屏幕上可见地显示的数据在所述VRAM上的地址,并将它们提供给所述读控制单元。
3.如权利要求2所述的能够显示多个重叠层的显示控制器,其中
所述显示控制单元基于所述VRAM上每层的显示数据的起始地址、每层的显示优先级和所述划分设置表的设置值,来计算所述起始地址设置表的设置值。
4.如权利要求3所述的能够显示多个重叠层的显示控制器,其中
如果屏幕上每层的视窗的原点坐标和垂直/水平大小以及每层的显示优先级中的任意一个被修改,则所述划分设置表的设置值和所述起始地址设置表的设置值仅为受所述修改影响的矩形区域而进行重置。
5.一种设置方法,用于为了从VRAM中读取要在屏幕上显示的数据,设置用于存储每层的显示数据的VRAM上的、指定了要在每个重叠视窗上显示的显示数据的值的地址,所述方法包括:
基于所述屏幕上每层的每个视窗的原点坐标和垂直/水平大小,计算每个重叠视窗的顶点坐标;
在划分设置表中,设置用于根据计算得到的所述顶点坐标,将所述屏幕在垂直和水平方向上分割/划分为多个矩形区域的划分坐标值;以及
当所述屏幕上的显示线改变时,在起始地址设置表中为划分得到的每个矩形区域设置要被可见地显示的数据在所述VRAM上的起始地址以及所述VRAM上地址的步长。
6.如权利要求5所述的设置方法,其中基于所述VRAM上每层的显示数据的起始地址、每层的显示优先级和所述划分设置表的设置值来计算所述起始地址设置表的设置值。
7.一种计算机可读存储介质,其上记录了这样的程序,该程序使得计算机能够为了从VRAM中读取要在屏幕上显示的数据,设置用于存储每层的显示数据的VRAM上的、指定了要在每个重叠视窗上显示的显示数据的值的地址,所述程序包括:
基于所述屏幕上每层的每个视窗的原点坐标和垂直/水平大小,计算每个重叠视窗的顶点坐标;
在划分设置表中,设置用于根据计算得到的所述顶点坐标,将所述屏幕在垂直和水平方向上分割/划分为多个矩形区域的划分坐标值;以及
当所述屏幕上的显示线改变时,在起始地址设置表中为划分得到的每个矩形区域设置要被可见地显示的数据在所述VRAM上的起始地址以及所述VRAM上地址的步长。
8.如权利要求7所述的计算机可读存储介质,其中基于所述VRAM上每层的显示数据的起始地址、每层的显示优先级和所述划分设置表的设置值来计算所述起始地址设置表的设置值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP063615/2005 | 2005-03-08 | ||
JP2005063615A JP2006251000A (ja) | 2005-03-08 | 2005-03-08 | 重畳表示可能なディスプレイコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1831931A true CN1831931A (zh) | 2006-09-13 |
CN100464368C CN100464368C (zh) | 2009-02-25 |
Family
ID=36579938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100851300A Expired - Fee Related CN100464368C (zh) | 2005-03-08 | 2005-07-20 | 允许重叠显示的显示控制器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060203002A1 (zh) |
EP (1) | EP1701334A3 (zh) |
JP (1) | JP2006251000A (zh) |
KR (1) | KR100770622B1 (zh) |
CN (1) | CN100464368C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108668161A (zh) * | 2018-05-30 | 2018-10-16 | 珠海全志科技股份有限公司 | 视频图像处理方法、计算机装置及计算机可读存储介质 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2968499B1 (fr) * | 2010-12-06 | 2013-06-14 | Astrium Sas | Procede d'utilisation d'un capteur d'image. |
KR101334526B1 (ko) * | 2011-03-02 | 2013-11-28 | 박재현 | 투명 윈도를 이용한 그리기 동작 제어 방법 |
JP2014186196A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 映像処理装置および映像表示システム |
CN105549943B (zh) * | 2016-02-17 | 2018-10-23 | 京东方科技集团股份有限公司 | 显示驱动方法和显示系统 |
KR102102761B1 (ko) * | 2017-01-17 | 2020-04-21 | 엘지전자 주식회사 | 차량용 사용자 인터페이스 장치 및 차량 |
CN113205573B (zh) * | 2021-04-23 | 2023-03-07 | 杭州海康威视数字技术股份有限公司 | 一种图像显示方法、装置、图像处理设备及存储介质 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4542376A (en) * | 1983-11-03 | 1985-09-17 | Burroughs Corporation | System for electronically displaying portions of several different images on a CRT screen through respective prioritized viewports |
JP2506960B2 (ja) | 1988-07-25 | 1996-06-12 | 松下電器産業株式会社 | ディスプレイ制御装置 |
ATE140815T1 (de) | 1989-09-08 | 1996-08-15 | Canon Kk | Datenverarbeitungssystem mit anzeigetafel |
AU2509192A (en) | 1991-08-21 | 1993-03-16 | Digital Equipment Corporation | Address method for computer graphics system |
JPH0675741A (ja) | 1992-08-25 | 1994-03-18 | Kobe Nippon Denki Software Kk | Crt画面の分割表示方法 |
US5371847A (en) * | 1992-09-22 | 1994-12-06 | Microsoft Corporation | Method and system for specifying the arrangement of windows on a display |
JPH06124189A (ja) | 1992-10-13 | 1994-05-06 | Hitachi Ltd | 画像表示装置および画像表示制御方法 |
GB2287627B (en) * | 1994-03-01 | 1998-07-15 | Vtech Electronics Ltd | Graphic video display system including graphic layers with sizable,positionable windows and programmable priority |
US5574836A (en) | 1996-01-22 | 1996-11-12 | Broemmelsiek; Raymond M. | Interactive display apparatus and method with viewer position compensation |
US5886705A (en) * | 1996-05-17 | 1999-03-23 | Seiko Epson Corporation | Texture memory organization based on data locality |
US6369855B1 (en) * | 1996-11-01 | 2002-04-09 | Texas Instruments Incorporated | Audio and video decoder circuit and system |
JPH11108959A (ja) * | 1997-10-06 | 1999-04-23 | Ando Electric Co Ltd | 電気光学サンプリングオシロスコープ |
US6556253B1 (en) * | 1999-10-26 | 2003-04-29 | Thomson Licensing S.A. | Multi-window picture adjustment arrangement for a video display |
US7079160B2 (en) * | 2001-08-01 | 2006-07-18 | Stmicroelectronics, Inc. | Method and apparatus using a two-dimensional circular data buffer for scrollable image display |
US6801219B2 (en) | 2001-08-01 | 2004-10-05 | Stmicroelectronics, Inc. | Method and apparatus using a two-dimensional circular data buffer for scrollable image display |
JP2003131927A (ja) * | 2001-08-15 | 2003-05-09 | Square Co Ltd | 表示制御方法、情報処理装置、プログラム及び記録媒体 |
-
2005
- 2005-03-08 JP JP2005063615A patent/JP2006251000A/ja active Pending
- 2005-07-04 EP EP05254192A patent/EP1701334A3/en not_active Withdrawn
- 2005-07-05 KR KR1020050059980A patent/KR100770622B1/ko not_active IP Right Cessation
- 2005-07-05 US US11/172,987 patent/US20060203002A1/en not_active Abandoned
- 2005-07-20 CN CNB2005100851300A patent/CN100464368C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108668161A (zh) * | 2018-05-30 | 2018-10-16 | 珠海全志科技股份有限公司 | 视频图像处理方法、计算机装置及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
KR100770622B1 (ko) | 2007-10-29 |
JP2006251000A (ja) | 2006-09-21 |
CN100464368C (zh) | 2009-02-25 |
US20060203002A1 (en) | 2006-09-14 |
EP1701334A3 (en) | 2009-04-01 |
EP1701334A2 (en) | 2006-09-13 |
KR20060099376A (ko) | 2006-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107610143B (zh) | 图像处理方法、图像处理装置、图像处理系统及显示装置 | |
CN1831931A (zh) | 允许重叠显示的显示控制器 | |
RU2581163C1 (ru) | Устройство управления мультидисплейным отображением и мультидисплейная система | |
CN87100869A (zh) | 显示处理器 | |
CN1950878A (zh) | 对系统存储器的gpu渲染 | |
CN1909602A (zh) | 成像系统、照相机控制装置、全景图像生成方法及其程序 | |
CN1617216A (zh) | 液晶显示装置的驱动电路和驱动方法 | |
CN101080741A (zh) | 用于图像合成的设备及方法 | |
CN101075425A (zh) | 图像信号处理电路和图像显示装置 | |
CN1229716C (zh) | 图像信号发生装置、发生方法和执行图像处理的方法 | |
CN101039396A (zh) | 使用多个色度键颜色来输出图像的设备和方法 | |
CN1658268A (zh) | 用于减少液晶显示器操作电流的定时控制器和方法 | |
CN104620308A (zh) | 帧存储器的控制电路、显示设备及帧存储器的控制方法 | |
CN109410829A (zh) | 一种异形柔性led显示屏的控制系统 | |
CN1179571A (zh) | 自动控制监视屏对中心的装置和方法 | |
CN1163535A (zh) | 图象显示控制装置 | |
CN1630339A (zh) | 处理显示设备视频数据的方法及装置 | |
CN1904998A (zh) | 图像显示设备及其残像防止方法 | |
CN101051454A (zh) | 图像显示装置和图像显示方法 | |
CN1152362C (zh) | 图像显示装置和方法 | |
JP4818854B2 (ja) | 画像表示装置、電子機器、表示制御装置、及び表示制御方法 | |
CN1955933A (zh) | 数据处理设备和方法 | |
CN1892755A (zh) | 显示面板驱动器和显示面板驱动方法 | |
CN1920935A (zh) | 图像显示方法、系统和单元 | |
CN112181332A (zh) | Led云拼接墙任意分辨率画面的显示方法和led云拼接墙 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090225 Termination date: 20100720 |