JP4818854B2 - 画像表示装置、電子機器、表示制御装置、及び表示制御方法 - Google Patents

Description

本発明は、画像を表示する技術に関する。

近年、画像表示装置が搭載された携帯電話機や携帯情報端末（ＰＤＡ）等といった各種電子機器において、画像を対象とした各種デジタル処理が行われるようになっている。

ところで、画像表示装置においては、縦長の画像と横長の画像の双方の画像表示を可能として、表示内容によって表示方法を切り換えることで、表示内容の視認性を向上させることが可能である。特に、携帯電話機やＰＤＡ等といった画像表示装置本体を回転させて利用することが容易な画像表示装置において有効な手段である。

このような画像表示装置においては、画像を縦長と横長の双方の間で切り換える画像処理が必要であり、画像表示装置において画像を回転させる技術が種々提案されている（例えば、特許文献１、２など）。

特開平１１−６９１３５号公報 特開平１０−３０７５７６号公報 特開２００４−５６２８７号公報 特開２００３−１１４６４９号公報 特開２００２−８２３４９号公報

しかしながら、例えば、ＮＴＳＣ（National Television Standards Committee）方式のビデオ信号を利用した動画表示において画像を回転させようとすると、画像メモリへのデータ書込み時の走査方向と画像メモリからのデータ読出し時の走査方向とが異なるため、画像メモリから画像データを読出している途中に、画像メモリに対する次フレームの画像データの書込みが開始され、動画表示を構成する各フレーム画像において次フレームの画像が混在してしまう。すなわち、画面上に被写体の状態が異なる２つの画像領域の境界を示す斜めの線が発生してしまう。

この斜めの線の発生は、有機ＥＬディスプレイなどといった応答速度が比較的速い自発光型のディスプレイにおいて、被写体の変化が大きな場合には特に顕在化する。つまり、斜めの線の発生は、応答速度が比較的速いディスプレイ一般に共通する。

本発明は、上記課題に鑑みてなされたものであり、画像メモリにおいて動画の走査線方向を変換する際に表示画面上で斜めの線が発生する現象を抑制可能な技術を提供することを目的とする。

上記の課題を解決するために、請求項１の発明は、画像表示装置であって、動画を構成する第１フレーム及び該第１フレームの次フレームである第２フレームの画像データを記憶し、第１乃至第３のメモリ領域を有する記憶手段と、前記第１フレームの画像データを前記第１及び第２のメモリ領域に書込み、前記第２フレームの画像データを前記第１及び第３のメモリ領域に書込む書込手段と、前記第１フレームの画像データを前記第１及び第２のメモリ領域から読出し、前記第２フレームの画像データを前記第１及び第３のメモリ領域から読出しつつ、前記読み出される前記第１及び第２フレームの画像データに係る走査線方向を、前記記憶手段への書込み前の前記画像データの走査線方向である第１の走査線方向とは異なる第２の走査線方向に変換する読出手段と、前記読出手段によって読出された前記第１及び第２フレームの画像データを時間順次に可視的に出力する表示手段とを備え、前記第２及び前記第３のメモリ領域は、互いに重複しない関係にあり、前記画像データが実際に書き込まれる前記第２のメモリ領域及び前記第３のメモリ領域の記憶容量は等しく、前記第２のメモリ領域は、前記記憶手段から前記第１フレームの画像データが前記第２の走査線方向に従って読み出される前に、前記記憶手段に前記第２フレームの画像データが前記第１の走査線方向に従って書き込まれる複数の画素に対応するメモリ領域である。

また、請求項２の発明は、請求項１に記載の画像表示装置において、前記第１フレームは奇数番目のフレーム、前記第２フレームは偶数番目のフレームであり、前記書込手段は、前記第２及び第３のメモリ領域への画像データの書き込みを交互に行なうことを特徴とする。

また、請求項３の発明は、請求項１または請求項２に記載の画像表示装置であって、前記第１乃至第３のメモリ領域は、単一の画像メモリ内に配置されることを特徴とする。

また、請求項４の発明は、請求項１から請求項３のいずれかに記載の画像表示装置であって、前記読出手段が、前記書込手段によって前記第１フレームの画像データが前記記憶手段に対して書込まれる処理が終了した時点から、前記書込手段によって前記第２フレームの画像データが前記記憶手段に対して書込まれる処理が開始される時点までの間に、前記記憶手段に書き込まれた前記第１フレームの画像データを読出し始めることを特徴とする。

また、請求項５の発明は、請求項４に記載の画像表示装置であって、前記書込手段によって前記第１及び第２フレームの画像データが前記記憶手段に書込まれる速度をＶｗ、前記読出手段によって前記第１及び第２フレームの画像データが前記記憶手段から読出される速度をＶｒ、前記読出手段によって前記記憶手段から読出される前記第１及び第２フレームの画像データが前記書込手段によって前記記憶手段に書込まれる時間をＤ、前記書込手段によって前記第１及び第２フレームの画像データが前記記憶手段に書込まれる際の垂直帰線期間をＢ、前記書込手段による前記第２フレームに係る画像データの前記記憶手段に対する書込み開始よりも前記読出手段による前記第１フレームに係る画像データの前記記憶手段からの読出し開始が先行する時間をＢ’、前記第３のメモリ領域の記憶容量をＥ、前記第１及び第２のメモリ領域の合計記憶容量を１としたとき、Ｎ＝（Ｖｒ／Ｖｗ）、０≦Ｂ’≦Ｂ＜（Ｄ／Ｎ）、Ｅ≧（１／２Ｎ）×｛（Ｄ／Ｎ）−Ｂ’｝／（Ｄ／Ｎ）の３つの式の関係を満たすことを特徴とする。

また、請求項６の発明は、請求項１から請求項５のいずれかに記載の画像表示装置であって、前記第１の走査線方向と前記第２の走査線方向とが略直交することを特徴とする。

また、請求項７の発明は、 請求項１から請求項６のいずれかに記載の画像表示装置であって、前記表示手段が、自発光型の発光素子を有することを特徴とする。

また、請求項８の発明は、請求項７に記載の画像表示装置であって、前記発光素子の応答速度が１０００μｓｅｃ以下であることを特徴とする。

また、請求項９の発明は、請求項１から請求項８のいずれかに記載の画像表示装置を搭載したことを特徴とする電子機器である。

また、請求項１０の発明は、請求項９に記載の電子機器において、前記表示手段は、短辺と長辺とを有する長方形状のディスプレイと、該ディスプレイの前記短辺に沿って配置され、前記メモリ領域より読み出された前記画像データが供給されるデータドライバと、を有していることを特徴とする。

また、請求項１１の発明は、動画の表示を制御する表示制御装置であって、動画を構成する第１フレーム及び該第１フレームの次フレームである第２フレームの画像データを記憶し、第１乃至第３のメモリ領域を有する記憶手段と、前記第１フレームの画像データを前記第１及び第２のメモリ領域に書込み、前記第２フレームの画像データを前記第１及び第３のメモリ領域に書込む書込手段と、前記第１フレームの画像データを前記第１及び第２のメモリ領域から読出し、前記第２フレームの画像データを前記第１及び第３のメモリ領域から読出しつつ、前記第１及び第２フレームの画像データに係る走査線方向を、前記記憶手段への書込み前の前記画像データの走査線方向である第１の走査線方向とは異なる第２の走査線方向に変換する読出手段とを備え、前記第２及び前記第３のメモリ領域は、互いに重複しない関係にあり、前記画像データが実際に書き込まれる前記第２のメモリ領域及び前記第３のメモリ領域の記憶容量は等しく、前記第２のメモリ領域は、前記記憶手段から前記第１フレームの画像データが前記第２の走査線方向に従って読み出される前に、前記記憶手段に前記第２フレームの画像データが前記第１の走査線方向に従って書き込まれる複数の画素に対応するメモリ領域であることを特徴とする。

また、請求項１２の発明は、動画の表示を制御する表示制御方法であって、(a)第１乃至第３のメモリ領域を有する記憶手段を準備するステップと、(b)前記動画を構成する第１フレームの画像データを前記第１及び第２のメモリ領域に対して第１方向に沿って書込むステップと、(c)前記第１フレームの画像データを前記第１方向と異なる第２方向に沿って前記第１及び第２のメモリ領域から読出しつつ、前記第１フレームの次フレームである第２フレームの画像データを前記記憶手段における前記第１及び第３のメモリ領域に対して前記第１方向に沿って書込むステップと、(d)前記第２フレームの画像データを前記第１及び第３のメモリ領域から前記第２方向に沿って読出しつつ、前記第２フレームの次フレームである第３フレームの画像データを前記第１及び第２のメモリ領域に対して前記第１方向に沿って書込むステップとを備え、前記第２及び前記第３のメモリ領域は、互いに重複しない関係にあり、前記画像データが実際に書き込まれる前記第２のメモリ領域及び前記第３のメモリ領域の記憶容量は等しく、前記第２のメモリ領域は、前記(c)ステップにおいて、前記記憶手段から前記第１フレームの画像データが前記第２方向に沿って読み出される前に、前記記憶手段に前記第２フレームの画像データが前記第１方向に沿って書き込まれる複数の画素に対応するメモリ領域であることを特徴とする。

請求項１から請求項１２に記載のいずれの発明によれば、記憶手段において動画の走査線方向を変換することに起因して、表示画面上で斜めの線が発生する現象を抑制することができる。

また、請求項２に記載の発明によれば、画像メモリの記憶容量の過度な増大を伴うことなく、画像メモリにおいて動画の走査線方向を変換する場合に表示画面上で斜めの線が発生する現象を抑制することができる。

また、請求項３に記載の発明によれば、１つの画像メモリによって動画を構成する各フレームの書込み及び読出しを行うような構成を採用することで、製造コストを低減することができる。

また、請求項４に記載の発明によれば、動画を構成する任意のフレームに係る画像データが画像メモリに対して書込まれる処理が終了した時点から、動画を構成する次のフレームに係る画像データが画像メモリに対して書込まれる処理が開始される時点までの間に、上記任意のフレームに係る画像データが画像メモリから読出され始めるような構成を採用することで、画像メモリにおいて動画の走査線方向を変換する場合に表示画面上で斜めの線が発生する現象を抑制するために必要な画像メモリの容量をより減少させることができる。

また、請求項５に記載の発明によれば、画像メモリへの画像データの書込み速度をＶｗ、画像メモリからの画像データの読出し速度をＶｒ、各フレームについて読出し対象の画像データが画像メモリに書込まれる時間をＤ、各フレームの画像データが画像メモリに書込まれる際の垂直帰線期間をＢ、動画を構成する任意のフレームの読出し開始の方が次フレームの書込み開始よりも先行する時間をＢ’、第３のメモリ領域の記憶容量をＥ、第１及び第２のメモリ領域の合計記憶容量を１としたとき、Ｎ＝（Ｖｒ／Ｖｗ）、０≦Ｂ’≦Ｂ＜（Ｄ／Ｎ）、Ｅ≧（１／２Ｎ）×｛（Ｄ／Ｎ）−Ｂ’｝／（Ｄ／Ｎ）の３つの関係式が成立するような構成を採用することで、画像メモリにおいて動画の走査線方向を変換する場合に表示画面上で斜めの線が発生する現象を抑制するために必要な画像メモリの容量を極力減少させることができる。

また、請求項７に記載の発明によれば、自発光型の発光素子を用いる場合には、応答速度が速いために画面上において顕著に発生する斜め線を有効に抑制することができる。

＜基礎技術＞
＜走査線方向の変換＞
図１は、動画再生における画像データに係る走査線の方向（以下「走査線方向」とも称する）の変換を説明するための図である。

ＮＴＳＣ信号は、水平方向に沿った走査線の数（走査線数）が５２５本で毎秒３０フレーム（１秒間に３０回画面を書換える）のインターレース方式の画像信号であり、水平走査周波数が１５．７５ｋＨｚ、垂直走査周波数が６０Ｈｚである。そして、ＮＴＳＣ信号に基づく各フレーム画像は、それぞれ縦５２５×横７２０画素からなり、奇数番目の走査線を構成する第１のフィールド画像と偶数番目の走査線を構成する第２のフィールド画像とからなる２つのフィールド画像によって構成される。したがって、ＮＴＳＣ信号に基づく各フレーム画像の表示タイミングの周波数は約３０Ｈｚであり、各フィールド画像の表示タイミングの周波数は約６０Ｈｚとなっている。

ところで、ＮＴＳＣ信号に基づくフレーム画像及びフィールド画像では、走査線の伸びる方向（走査線方向）が、画像の長手方向に沿っているのに対して、携帯電話機などの小型の電子機器に搭載された表示部では、回路配置の関係でＸドライバ（データドライバ）が表示部の短辺側に沿って配置されることが多く、走査線は表示部の短辺方向に対して略平行に配置されている。このため、表示部においてＮＴＳＣ信号に基づく動画を表示する際には、表示部に供給されるフレーム画像の走査線方向を、ＮＴＳＣ信号における各フレーム画像に係る走査線方向から約９０°回転（変換）させたものとする必要がある。

このように走査線方向を変換させるためには、単純には、画像メモリ（フレームメモリ）において画像データを書込む際の走査方向とフレームメモリから画像データを読出す際の走査方向とを略直交させれば良いと考えられる。

ここで、例えば、表示部が縦３２０×横２４０画素によって構成され、フレームメモリが２４０×３２０画素分のアドレス空間を有している場合を想定する。このような場合、ＮＴＳＣ信号に基づくフレーム画像（縦５２５×横７２０画素）のうち、第１または第２フィールド画像を採用することで縦方向に約１／２間引きを行なうとともに、該縦方向に間引きされた画像データ（縦２６２（または２６３）×横７２０画素）に対して横方向に１／２間引き（１画素おきに画素データを採用）を行なう。そして、縦方向および横方向に間引いた後の画像（縦２６２（または２６３）×横３６０画素）のうちの外周部に位置する領域を除いた縦２４０×横３２０画素分の画像領域に係る画像データ（以下、これを「表示用画像データ」という）が１フレーム分の画像データとしてフレームメモリに書込まれる。

すなわち、基本的には、ＮＴＳＣ信号に基づくフレーム画像のうち、第１または第２フィールド画像のいずれかに対応するフィールド画像が、表示部で表示されるフレーム画像（以下、「表示用フレーム画像」という）に対応することとなる。表示用フレーム画像として、第１または第２フィールド画像のいずれを選択するかは自由であるが、第１フィールド画像と第２フィールド画像をフレーム毎に交互に選択することが動画を滑らかに表示する観点から好ましい。

このとき、フレームメモリの２４０×３２０画素分のアドレス空間に対して、図中の細線矢印で示すように図中横方向を走査方向として、３２０画素を１ラインとする各ラインの画像データが時間順次に書込み速度（１フレーム分の画像データを書込む際に単位時間当たりに書込まれる画素数）Ｆで書込まれる。その一方、フレームメモリに対して２４０×３２０画素分の画像データ（１フレーム分の画像データ）の書込みが終了すると、当該１フレーム分の画像データが、図中太線矢印で示すように図中縦方向を走査方向として、２４０画素によって構成される各ラインの画像データが時間順次に読出し速度（表示用の１フレーム分の画像データを読出す際に単位時間当たりに読出される画素数）Ｇ＝Ｎ×Ｆ（Ｎは正の係数）で読出されて出力される。そして、表示部のＸドライバに対して画像データが書込み速度（１フレーム分の表示用画像データを書込む際に単位時間当たりに書込まれる画素数）Ｎ×Ｆで書込まれ、Ｘドライバに書込まれた画像データに基づいて表示部に画像が周波数６０Ｈｚの周期で可視的に出力される。

しかしながら、動画再生を実現するために、ＮＴＳＣ信号はほぼ間断なく送信されてくるため、フレームメモリに対する表示用画像データの書込みもほぼ間断なく行われる。このため、フレームメモリから１フレーム分の表示用画像データを読出している途中に、フレームメモリに対して次フレームの表示用画像データの書込みが開始される。よって、フレームメモリから読出される表示用画像データには、次フレームの表示用画像データ（図中の砂地ハッチングを付した領域に対応）が混在するため、表示される各画像は、異なる表示用フレーム画像の被写体をそれぞれ捉えた複数（ここでは２つ）の画像領域によって構成され、複数の画像領域の境界が顕著な斜めの線（斜め線）を生成してしまう。

ここで、斜め線の発生メカニズムについて更に具体的に説明する。

＜斜め線の発生メカニズム＞
図２は、画像データの書込み及び読出しタイミングを例示するタイミングチャートである。図２では、上から順に、ビデオＩ／Ｆへの水平同期信号の入力、ビデオＩ／Ｆへのビデオ信号の入力、フレームメモリ（ＲＡＭ）への画像データの書込み、フレームメモリからの画像データの読出し、及び表示部への水平同期信号の入力についてのタイミングがそれぞれ示されている。なお、図２では、ＮＴＳＣ信号における水平同期信号の入力間隔に対して、表示部に対する水平同期信号の入力間隔の方が１／３である場合について例示している。

図２に示すように、時刻ｔ１〜ｔ２では、ビデオＩ／Ｆに対して１ラインのうちの左側１６０画素分の画像データが入力される。

時刻ｔ２〜ｔ３では、ビデオＩ／Ｆに対して１ラインのうちの右側１６０画素分の画像データが入力される一方、フレームメモリに対して１ラインのうちの左側１６０画素分の画像データが書込まれる。

時刻ｔ３〜ｔ４では、フレームメモリから短辺に沿った１ライン分の画像データが読出された後に、フレームメモリに対して１ラインのうちの右側１６０画素分の画像データが書込まれる。

時刻ｔ４〜ｔ５では、ビデオＩ／Ｆに対して１ラインのうちの左側１６０画素分の画像データが入力される一方、フレームメモリから短辺に沿った１ライン分の画像データが読出される。

時刻ｔ５〜ｔ６では、ビデオＩ／Ｆに対して１ラインのうちの右側１６０画素分の画像データが入力される一方、フレームメモリから短辺に沿った１ライン分の画像データが読出された後に、フレームメモリに対して１ラインのうちの左側１６０画素分の画像データが書込まれる。

そして、時刻ｔ６以降では、時刻ｔ３〜ｔ６と同様な動作が繰り返されることで、結果として、各フレームに係る画像データについて走査線方向の変換が行われる。

このようなタイミングに従ってフレームメモリから表示用画像データを読出している途中に次フレームの表示用画像データがフレームメモリに対して書込まれると、動画上に斜め線が発生する。

図３から図６は、図２で示したタイミングに従った場合に動画上に斜め線が発生するメカニズムを説明するための図である。図３から図６では、フレームメモリの２４０×３２０画素分のアドレス空間で生じる現象を、簡略的に１２×１６画素のアドレス空間で擬似的に示している。

なお、図３から図６では、フレームメモリに既に書き込まれた１フレーム分の表示用画像データ（現フレームの画像データ）をフレームメモリから読出し始めるタイミングと、フレームメモリに対して次フレームの表示用画像データを書込み始めるタイミングとが略同時の場合について例示している。

また、図３〜図６では、(Ｒ１)〜(Ｒ１６)が、フレームメモリから表示用画像データが読出されるメモリ領域（斜線部）を示しており、(Ｗ１)〜(Ｗ１６)が、フレームメモリに対して表示用画像データが書込まれるメモリ領域（斜線部）を示している。そして、(Ｒ１)〜(Ｒ１６)及び(Ｗ１)〜(Ｗ１６)の時間的な関係としては、(Ｒ１)，(Ｗ１)，(Ｒ２)，(Ｗ２)，(Ｒ３)，(Ｗ３)，・・・，(Ｒ１６)，(Ｗ１６)の順に時系列で並べられている。

更に、図３〜図６では、次フレームの表示用画像データが既に書込まれたメモリ領域には砂地のハッチングが付され、次フレームの表示用画像データが読出されたメモリ領域が太枠で囲まれている。なお、図３の（Ｒ１）、（Ｗ１）においては、現フレームの画像データが既にフレームメモリから書き込まれた状態である。

図３〜図６に示すように、１つのフレームの表示用画像データの読出しが進むにつれて、次フレームの表示用画像データの書込みが進行するため、徐々に、読出される表示用画像データに、次フレームの表示用画像データが混入する。

図７は、図３〜図６に示したような表示用画像データの読出し及び書込みが行われることで、表示部において表示される１フレーム分の画像に斜め線が発生した状態を例示するイメージ図である。なお、図７では、図３〜図６において太枠で囲まれていたメモリ領域に対応する画像領域に砂地のハッチングが付されている。

図７で示すように、１フレーム分の画像の上部において、左上部から右斜め下方向に向けて、被写体の状態が異なる２つの画像領域が大凡斜めの境界線（斜め線）を形成する。なお、図３から図７では、１２×１６画素の簡略なものについて示していたが、２４０×３２０画素のものについては、斜め線はほぼ滑らかな直線に近いものとなる。

図８は、斜め線が発生した画像を例示するイメージ図である。図８では、走査線方向を変換する前の時間的に連続するフレーム（変換前フレーム）の画像（第１〜第４の変換前フレーム画像）Ｆ１〜Ｆ４が上段に、走査線方向が変換された後の時間的に連続するフレームの画像（第１〜第３の変換後フレーム画像）Ｄ１〜Ｄ３が下段に示されている。第１〜第４の変換前フレーム画像Ｆ１〜Ｆ４は、ＮＴＳＣ信号によって時間順次に送られてくる第１から第４のフレーム画像について、それぞれ横方向に１／２間引きが行われるとともに、中央部分の２４０×３２０画素分の画像領域が切り出されて生成された表示用画像データに対応するフレーム画像である。

図８に示すように、時間的に連続する第１〜第４の変換前フレーム画像Ｆ１〜Ｆ４では、被写体（斜線部）ＯＢが左方から右方へと移動していく様子が捉えられている。このような第１〜第４の変換前フレーム画像Ｆ１〜Ｆ４について上述したようにフレームメモリにおいて走査線方向を略垂直方向に変換すると、表示部において表示される第１の変換後フレーム画像Ｄ１では、中央付近から左下にかけた領域が第１の変換前フレーム画像Ｆ１に対応する画像領域によって構成される。一方で、右上の領域が第２の変換前フレーム画像Ｆ２に対応する画像領域によって構成され、２つの画像領域の境界が斜め線（図中破線部）を形成する。

また、第２の変換後フレーム画像Ｄ２では、中央付近から左下にかけた領域が第２の変換前フレーム画像Ｆ２に対応する画像領域によって構成される。一方で、右上の領域が第３の変換前フレーム画像Ｆ３に対応する画像領域によって構成され、２つの画像領域の境界が斜め線（図中破線部）を形成する。

更に、第３の変換後フレーム画像Ｄ３では、中央付近から左下にかけた領域が第３の変換前フレーム画像Ｆ３に対応する画像領域によって構成される。一方で、右上の領域が第４の変換前フレーム画像Ｆ４に対応する画像領域によって構成され、２つの画像領域の境界が斜め線（図中破線部）を形成する。

図９は、読出し速度と動画上において斜め線が発生する場所との関係を例示する図である。なお、図９では、フレームメモリから１フレーム分の画像データを読出し始めるタイミング（読出し開始タイミング）と、フレームメモリに対して次フレームの画像データを書込み始めるタイミング（書込み開始タイミング）とが略同時である場合を代表例として示している。

図９に示すように、書込み速度Ｆと読出し速度Ｇ（＝Ｎ×Ｆ）とがほぼ等しい場合（Ｎ＝１の場合）には、図中破線で示す位置に斜め線が発生し、動画のほぼ中央に斜め線が発生する。また、書込み速度Ｆに対して読出し速度Ｇを相対的に速くしていくと、フレームメモリから１フレーム分の表示用画像データを読出す間に、フレームメモリに対して新たな画像データが書込まれるメモリ領域が減少するため、動画上で斜め線が発生する位置が右上方へと移動する。

なお、図９では、読出し開始タイミングと書込み開始タイミングとが略同時である場合について示したが、例えば、読出し開始タイミングが書込み開始タイミングよりも若干早ければ、動画上で発生する斜め線の位置が若干上方へと平行移動する。一方、例えば、読出し開始タイミングが書込み開始タイミングよりも若干遅ければ、動画上で発生する斜め線の位置が若干下方へと平行移動する。

上述したように、フレームメモリにおいて動画の走査線方向を変換する場合には、表示画面上で斜め線が発生し、特に、フレームメモリへの各フレームの表示用画像データの書込みと読出しとが同期しており、当該書込みと読出しとが同じ周期で行われる場合には、斜め線が常に同じ位置に発生するため、斜め線が顕在化する。更に、各フレーム間で被写体の状態が大きく変化するような場合には、斜め線がより顕在化するため、画質を大きく劣化させてしまうことが分かった。

そこで、本願発明者らは、フレームメモリにおいて動画の走査線方向を変換する際に表示画面上で斜め線が発生する現象を抑制することができる技術を創出した。これについて以下に説明する。

＜第１実施形態＞
＜画像表示システムの概要＞
図１０は、本発明の第１実施形態に係る画像表示システム１の概略構成を例示する図である。

画像表示システム１は、放送局２などから発信される動画に係る画像信号を携帯電話機１０で受信し、当該携帯電話機１０で動画を再生するシステムである。

なお、放送局２から発信される動画に係る画像信号としては、ＮＴＳＣ(National Television System Committee)方式の信号（ＮＴＳＣ信号）などが挙げられ、以下では、携帯電話機１０がＮＴＳＣ信号を受信して動画を再生する例を挙げて説明する。

携帯電話機１０は、表示制御部１００と、表示部２００とを備えて構成される携帯可能な電子機器であり、動画をはじめとした各種画像を表示部２００で表示する画像表示装置としても機能する。

表示制御部１００は、携帯電話機１０で受信されたＮＴＳＣ信号に基づいて、表示部２００における動画表示を制御する部位である。

表示部２００は、長方形状を有する有機ＥＬディスプレイ（organic electroluminescence display）と、表示制御部より供給される表示用画像データや制御信号が入力されるドライバ手段とを備えて構成される部位である。

有機ＥＬディスプレイは、有機材料に電流を流すことで材料自らが発光する自発光型の発光素子を有するディスプレイ（自発光型画像表示装置）である。また有機ＥＬディスプレイは、複数の画素がマトリックス状に配置され、各画素に表示用画像データを供給するためのデータ信号線と、該データ信号線を介して各画素に表示用画像データを供給するタイミングを制御する走査信号を供給するための走査信号線を有しており、データ信号線と走査信号線とは互いに略直交するように交差している。

一方、ドライバ手段は、前記データ信号線に電気的に接続され、表示用画像データを前記データ信号線に供給するタイミングを制御するＸドライバ（データドライバ）と、前記走査信号線に電気的に接続され、走査信号を走査信号線に供給するタイミングを制御するＹドライバ（ラインドライバ）と、を備えている。Ｘドライバは有機ＥＬディスプレイの短辺に沿って配置され、Ｙドライバは有機ＥＬディスプレイの長辺に沿って配置されている。

なお、以下では、表示部２００を構成する有機ＥＬディスプレイが、２４０×３２０に配列された複数の画素により構成されている場合を例に挙げて説明する。また、表示制御部１００に内蔵されたフレームメモリに対して、動画を構成する各フレームに係る表示用画像データを書込む期間と当該表示用画像データを読出す期間とが完全に分離されている。つまり、１つのフレームの表示用画像データがフレームメモリに対して書込まれた後に、フレームメモリから当該フレームの表示用画像データが読出される。そして、当該フレームの表示用画像データを読み出している間に、次フレームの表示用画像データがフレームメモリに書き込まれる。なお、ここでは、表示部２００に対して順次、表示用画像データを書込み、書き込まれた表示用画像データに基づいて発光時に表示部２００の画素を一括的に発光させる一括発光方式の有機ＥＬディスプレイを例に挙げて説明する。

＜表示制御部の機能構成＞
図１１は、表示制御部１００の機能構成を例示するブロック図であり、実線の矢印は画像データの流れを、点線の矢印は各種の制御信号の流れを示す。

表示制御部１００は、ハードウェア構成として、ビデオインターフェース（ビデオＩ／Ｆ）１０１、ラインバッファ１０２、メモリインターフェース（メモリＩ／Ｆ）１０３、ビデオＲＡＭ１０５、データセレクタ１０６、及びパネル制御部１０７を備えている。

ビデオＩ／Ｆ(Video Interface)１０１は、動画に係る画像信号（ＮＴＳＣ信号）に基づいてデジタル信号に変換されたビデオ信号(Video Signal)と垂直同期信号(VSYNC)と水平同期信号(HSYNC)とを受け取り、動画を構成する各フレーム画像について、画素（ピクセル）のＸＹアドレスを再現する。ＮＴＳＣ信号に対応するフレーム画像は、奇数番目の走査線を構成する第１フィールド画像と、偶数番目の走査線を構成する第２フィールド画像とから成っているが、これら第１及び第２のフィールド画像が交互にビデオ信号としてビデオＩ／Ｆ１０１に入力される。

また、ビデオＩ／Ｆ１０１は、画像データをＹＣ分離してＲＧＢ信号に変換するＹＣ分離部を有している。

更に、ビデオＩ／Ｆ１０１は、ＲＧＢ信号に変換された画像データのうち、表示部２００のサイズに合わせた部分画像領域（有効な部分）に係る画像データを切り取り、該切り取った画像データをラインバッファ１０２に送出する。なお、以下では、ビデオＩ／Ｆ１０１が、ＲＧＢ信号に変換された画像データについて、横方向に１／２間引き（１画素おきに画素データを採用）を行うとともに、間引き後の画像データのうちの略中央に位置する２４０×３２０画素分の画像領域に係る画像データを表示用画像データとして切り取るものと仮定して説明する。

また、ビデオＩ／Ｆ１０１は、入力された第１もしくは第２のフィールド画像に対応する画像データのいずれか一方を選択してラインバッファ１０２に送出することで、縦方向に１／２間引きを行なっているものとする。なお、第１もしくは第２のフィールド画像のいずれを選択しても良いが、各フレーム毎に第１及び第２のフィールド画像を交互に選択することが画像を滑らかにする観点から好ましい。なお、本実施形態は、奇数フレームでは第１のフィールド画像を選択し、偶数フレームでは第２のフィールド画像を選択する。

ラインバッファ(Line Buffer)１０２は、ビデオＩ／Ｆ１０１から送られてくる表示用画像データ（例えば、３２０画素分の画素データからなる１ライン分の画像データ）を一時的に蓄える。ラインバッファ１０２は、１ラインを構成する左側１６０画素分の表示用画像データを一時的に記憶する部分と、１ラインを構成する右側１６０画素分の表示用画像データを一時的に記憶する部分とを区別して備えている。そして、ラインバッファ１０２は、メモリＩ／Ｆ１０３が指示したタイミングで、１６０画素分の表示用画像データ（左側１６０画素分の表示用画像データ、又は右側１６０画素分の表示用画像データ）を時間順次にビデオＲＡＭ１０５に転送する。

メモリＩ／Ｆ(Memory Interface)１０３は、ビデオＲＡＭ１０５に対する表示用画像データの書き込み（記憶）のタイミング、並びに、ビデオＲＡＭ１０５に書き込まれた表示用画像データのタイミングを制御する。このとき、１つの変換前フレームの長辺に沿った方向（長辺方向）を走査線方向として、ビデオＲＡＭ１０５の２４０×３２０画素分のアドレス空間に対し、１×３２０画素を１ラインとする各ラインの表示用画像データが時間順次に書込み速度（１フレーム分の書込み時において単位時間当たりに書込まれる画素数）Ｖｗで書込まれる。また、メモリＩ／Ｆ１０３は、パネル制御部１０７より、表示用画像データが奇数フレーム及び偶数フレームのいずれの画像データに対応するかを判別する信号が供給されると、該信号に応じてビデオＲＡＭ１０５に書込むメモリ領域を指定するためのアドレスの変換を行う。さらに、メモリＩ／Ｆ１０３は、パネル制御部１０７からの信号に応じて、ビデオＲＡＭ１０５より読み出すメモリ領域のアドレスを選択し、該選択したアドレスより表示用画像データが読出される。このとき、表示用フレーム画像の短辺に沿った方向（短辺方向）を走査線方向として、ビデオＲＡＭ１０５の２４０×３２０画素分のアドレス空間から、２４０画素によって構成される各ラインの表示用画像データが時間順次に読出し速度（１フレーム分の表示用画像データの読出し時において単位時間当たりに読出される画素数）Ｖｒで読出される。すなわち、メモリＩ／Ｆ１０３の制御により、各フレームの表示用画像データが読出される際に、表示用画像データに係る走査線方向が、該表示用画像データが書き込まれる前の走査線方向に対して略直交する走査線方向となるように走査線方向の変換が行われつつ、ビデオＲＡＭ１０５から表示用画像データが読出される。なお、以下では、書込み速度Ｖｗよりも読出し速度Ｖｒの方が約３倍速い場合（Ｎ＝Ｖｒ／Ｖｗ≒３）を例にとって説明する。ビデオＲＡＭ１０５より読出された各フレームの表示用画像データは、表示部２００に対して時間順次に出力される。

ビデオＲＡＭ１０５は、ラインバッファ１０２から出力される動画を構成する各フレームの表示用画像データが書込まれて一時的に記憶する画像メモリである。以下では、ビデオＲＡＭ１０５が、２５６×３５２画素分の画素データを記憶可能なメモリ領域を有している例を挙げて説明する。つまり、ビデオＲＡＭ１０５は、動画を構成する１フレーム（ここでは、２４０×３２０画素）分よりも少し多い画素（ここでは、２５６×３５２画素）に係る画像データを記憶可能な記憶容量を有している。なお、奇数フレームと偶数フレームとでビデオＲＡＭ１０５に表示用画像データが記憶されるアドレスがメモリＩ／Ｆ１０３によって変換されることで、斜め線の発生を抑制しているが、この記憶対象のアドレスの変換については後述する。

データセレクタ(Data Selecter)１０６は、ラインバッファ１０２より読み出される表示用画像データがビデオＲＡＭ１０５に書き込まれる前に一時的に格納したり、ビデオＲＡＭ１０５より読み出される表示用画像データが表示部２００に供給される前に一時的に格納する機能を有する。

パネル制御部(Panel Controller)１０７は、表示部２００の駆動を制御する制御信号(Control Signal)を作成して出力する。このパネル制御部１０７は、メモリＩ／Ｆ１０３、及び表示部２００のドライバ手段に対して制御信号を出力することで、ビデオＲＡＭ１０５に表示用画像データが書込まれるタイミングと、ビデオＲＡＭ１０５から表示用画像データが読出されるタイミングと、表示部２００の有機ＥＬディスプレイにおいて表示用画像データに基づく画像が可視的に出力されるタイミングとを同期させる。なお、図示を省略しているが、パネル制御部１０７は、例えば、ＮＴＳＣ信号に含まれる垂直同期信号に応答して、各種制御信号を生成及び出力する。

また、パネル制御部１０７は、ＮＴＳＣ信号に含まれる垂直同期信号の受信に応答して、ビデオＩ／Ｆ１０１に選択された画像データが第１及び第２フィールド画像のいずれの画像データであるかを判別することにより、ビデオＲＡＭ１０５に入力される表示用画像データが、奇数フレームに対応する画像データか、偶数フレームに対応する画像データかを判別する。また、パネル制御部１０７は、当該判別結果に応じて画像データの書込み時におけるアドレスの変換を指示する信号をメモリＩ／Ｆ１０３に対して出力する。このとき、パネル制御部１０７は、ビデオＲＡＭ１０５に書き込まれた表示用画像データを読出す時にアドレスの変換を指示する信号をメモリＩ／Ｆ１０３に対して出力することにより、ビデオＲＡＭ１０５より読み出すべき表示用画像データが奇数フレーム及び偶数フレームのいずれの画像データであるかを伝達し、データセレクタ１０６が適切なメモリ領域より表示用画像データを読み出せるようにしている。

このようにして、表示部２００では、データセレクタ１０６から入力される表示用画像データと、パネル制御部１０７から入力される制御信号とに基づき、有機ＥＬディスプレイにおいて動画を構成する各フレームの表示用画像データが時間順次に可視的に出力されて、動画再生が実現される。

なお、本実施形態においては、ビデオＩ／Ｆ１０１、ラインバッファ１０２、メモリＩ／Ｆ１０３、データセレクタ１０６及びパネル制御部１０７は、単一のＩＣによって実現されるが、別個のＩＣに分けて実現しても良い。

＜動画再生時におけるメモリ領域の使用方法＞
図１２は、上述した基礎技術のように画像メモリにおいて単に走査線方向を垂直な方向に変換した場合に、動画を構成する各フレーム画像Ｇ１において次フレームが混入する領域及び斜め線が発生する位置を例示する図である。図１２では、各フレーム画像Ｇ１のうち斜線ハッチングを付した領域ＮＥが、次フレームの画像が混入する画像領域（以下「次フレーム混入領域」とも称する）を示しており、斜め線ＤＬを境界として、２つの画像領域ＰＥ，ＮＥが隣接している。

図１２に示すように、画像Ｇ１において斜め線ＤＬが発生しないようにするためには、単純には、奇数フレームの表示用画像データを一時的に記憶する画像メモリと、偶数フレームの表示用画像データを一時的に記憶する画像メモリとを別個独立に用意すれば良いと考えられる。

しかしながら、電子機器に搭載するフレームメモリ（又はメモリ領域）の数またはフレームメモリの記憶容量を増加させると、電子機器の製造コストの上昇、及び大型化を招いてしまう。特に、電子機器におけるフレームメモリの増加は、動画再生に対しては必要であるが、その他の機能に対しては特に必要でない。

そこで、第１実施形態に係る携帯電話機１０では、ビデオＲＡＭ１０５のメモリ領域の使用方法を工夫することで、フレームメモリの数やメモリ領域の記憶容量を極力増大させることなく、斜め線の発生を抑制している。

図１３は、第１実施形態に係る携帯電話機１０において、動画再生時に発生する斜め線対策として採用されるビデオＲＡＭ１０５のメモリ領域の使用方法を例示する図である。

図１３に示すように、ビデオＲＡＭ１０５では、１つのアドレス空間ＭＡを、相互に重複しない３つのメモリ領域（第１から第３のメモリ領域）Ａ１〜Ａ３に分割して使用する。

ここで、図１３に示すように、ビデオＲＡＭ１０５が備える２５６×３５２画素分のアドレスを略長方形状の領域に並べ、図中の左上を基準として、図中横方向の位置をＸ（Ｘ＝０〜３５１）、縦方向の位置をＹ（Ｙ＝０〜２５５）で示し、各画素についてのアドレスを座標（Ｘ，Ｙ）で示すものとする。

第１及び第２のメモリ領域Ａ１，Ａ２によって形成されるメモリ領域は、ビデオＲＡＭ１０５が備える２５６×３５２画素分のアドレスのうち、左上の１フレーム分に相当する２４０×３２０画素分のアドレスに対応する。そして、第１及び第２のメモリ領域Ａ１，Ａ２によって形成されるメモリ領域のうち、第１のメモリ領域Ａ１と第２のメモリ領域Ａ２との境界は、図１２で示した各フレーム画像Ｇ１において斜め線ＤＬが発生する位置にほぼ対応している。つまり、各フレーム画像Ｇ１のうち、次フレーム混入領域ＮＥをカバーするように第２のメモリ領域Ａ２が設けられている。

また、第３のメモリ領域Ａ３は、ビデオＲＡＭ１０５が備える２５６×３５２画素分のアドレスのうち、左上の１フレーム分に相当する２４０×３２０画素分のアドレス以外の略Ｌ字型の領域（図中砂地ハッチング部）のアドレスに対応する。

具体的には、例えば、第１及び第２のメモリ領域Ａ１，Ａ２は、（０，０）、（０，２３９）、（３１９，２３９）、（３１９，０）の４つのアドレスを結んだ長方形に含まれるメモリ領域であり、第３のメモリ領域Ａ３は、（０，２４０）、（０，２５５）、（３５１，２５５）、（３５１，０）、（３２０，０）、（３２０，２４０）の６つのアドレスを結んで形成される略Ｌ字型のメモリ領域である。

更に具体的には、例えば、第１のメモリ領域Ａ１は、（０，１６）、（０，２３９）、（３１９，２３９）、（３１９，８０）、（６４，１６）の５つのアドレスを結んで形成される五角形のメモリ領域によって構成されている。

第２のメモリ領域Ａ２は、（０，０）、（０，１５）、（３１９，１５）、（３１９，０）の４つのアドレスを結んで形成される略長方形状のメモリ領域Ａ２１と、（６５，１６）、（１９２，４７）、（３１９，４７）、（３１９，１６）の４つのアドレスを結んで形成される略台形状のメモリ領域Ａ２２と、（１９２，４８）、（３１９，７９）、（３１９，４８）の３つのアドレスを結んで形成される略直角三角形状のメモリ領域Ａ２３とによって構成されている。

第３のメモリ領域Ａ３は、（０，２４０）、（０，２５５）、（３１９，２５５）、（３１９，２４０）の４つのアドレスを結んで形成される略長方形状のメモリ領域Ａ３１と、（３２０，０）、（３２０，２５４）、（３５１，１２７）、（３５１，０）の４つのアドレスを結んで形成される略台形状のメモリ領域Ａ３２と、（３２０，２５５）、（３５１，２５５）、（３５１，１２８）の３つのアドレスを結んで形成される略直角三角形状のメモリ領域Ａ３３とによって構成されている。

図１４は、奇数及び偶数フレームに対応する表示用画像データをビデオＲＡＭ１０５に書込む際におけるメモリ領域の利用手法を例示する図である。なお、図１４(a)は、１つのアドレス空間ＭＡのうち、奇数フレームの表示用画像データを書込むメモリ領域（砂地ハッチング部）を示しており、図１４(b)は、１つのアドレス空間ＭＡのうち、偶数フレームの表示用画像データを書込むメモリ領域（砂地ハッチング部）を示している。

図１４に示すように、メモリＩ／Ｆ１０３により、奇数フレームの表示用画像データは、第１及び第２のメモリ領域Ａ１，Ａ２に書込まれ、偶数フレームの表示用画像データは、第１及び第３のメモリ領域Ａ１，Ａ３に書込まれる。

よって、第１のメモリ領域Ａ１は、奇数フレーム及び偶数フレームの表示用画像データ双方を記憶する際に共通して使用されるメモリ領域である。一方、第２のメモリ領域Ａ２は、奇数フレームの表示用画像データを記憶する際にのみ使用され、第３のメモリ領域Ａ３は、偶数フレームの表示用画像データを記憶する際にのみ使用される。つまり、相互に異なる第２及び第３のメモリ領域Ａ２，Ａ３は、排他的かつ交互に使用される。また表示用画像データが実際に書き込まれる記憶容量はメモリ領域Ａ２とメモリ領域Ａ３とで互いに等しく設定されている。

したがって、メモリＩ／Ｆ１０３により、動画を構成する各フレームについて所定の画像領域（ここでは、次フレーム混入領域ＮＥを包含する領域）の画像データが、第２及び第３のメモリ領域Ａ２，Ａ３のうちの何れか一方のメモリ領域が排他的かつ交互に書込み先のメモリ領域としてアドレス指定されて書込まれる。書き込みの走査方向は、フレーム画像の長辺に沿った走査線方向（第１の走査線方向）である。そして、動画を構成する奇数番目の各フレームの表示用画像データがデータセレクタ１０６を介して第１及び第２のメモリ領域Ａ１，Ａ２から読出される。一方、動画を構成する偶数番目の各フレームの表示用画像データが第１及び第３のメモリ領域Ａ１，Ａ３から読出される。ビデオＲＡＭ１０５に書き込まれた表示用画像データの読出し時には、その読出しの走査方向が、書込み時の走査方向である第１の走査線方向とは異なるフレーム画像の短辺に沿った走査線方向（第２の走査線方向）に変換される。

このようなメモリ領域の利用方法を採用すると、第１及び第２のメモリ領域Ａ１，Ａ２に書込まれた奇数フレームの表示用画像データがビデオＲＡＭ１０５から読出されている間は、次の偶数フレームの表示用画像データが第２のメモリ領域Ａ２に対して上書きされない。また、第１及び第３のメモリ領域Ａ１，Ａ３に書込まれた偶数フレームの表示用画像データがビデオＲＡＭ１０５から読出されている間は、次の奇数フレームの表示用画像データが第３のメモリ領域Ａ３に上書きされない。そして、第１のメモリ領域Ａ１に書き込まれた奇数フレームの表示用画像データがビデオＲＡＭ１０５から読み出されている間に、次の偶数フレームの表示用画像データが第１のメモリ領域Ａ１に書き込まれるが、偶数フレームの表示用画像データの書き込みは、前の奇数フレームの表示用画像データの読み出しが既に完了した領域に対して順次行なわれる。一方、第１のメモリ領域Ａ１に書き込まれた偶数フレームの表示用画像データがビデオＲＡＭ１０５から読み出されている間に、次の奇数フレームの表示用画像データが第１のメモリ領域Ａ１に書き込まれるが、奇数フレームの表示用画像データの書き込みは、前の偶数フレームの表示用画像データの読み出しが既に完了した領域に対して順次行なわれる。

以上のように表示画像データの書き込み及び読み出しが行なわれることから、奇数フレームおよび偶数フレームの表示用画像データの一部が実際に表示部２００で表示されないという不具合が良好に防止される。したがって、斜め線の発生を抑制することができる。

なお、以下では、第１及び第２のメモリ領域Ａ１，Ａ２が画像データを書込む領域（書込み先）として指定された状態を「第１の書込みモード」と称し、第１及び第３のメモリ領域Ａ１，Ａ３が画像データを書込む領域（書込み先）として指定された状態を「第２の書込みモード」と称する。

＜書込み及び読出しにおけるアドレス変換＞
図１５は、画像メモリへの書込み前のフレーム画像Ｇ２を構成する第１及び第２の画像領域ＧＡ１，ＧＡ２ならびに第２の画像領域ＧＡ２を構成する複数の画像領域ＧＡ２１，ＧＡ２２，ＧＡ２３を例示する図である。

図１５では、第１の画像領域ＧＡ１は、第１のメモリ領域Ａ１のアドレスと対応する画像領域であり、第２の画像領域ＧＡ２は、第２のメモリ領域Ａ２のアドレスと対応する画像領域である。また、画像領域ＧＡ２１は、メモリ領域Ａ２１のアドレスと対応する画像領域であり、画像領域ＧＡ２２は、メモリ領域Ａ２２のアドレスと対応する画像領域であり、画像領域ＧＡ２３は、メモリ領域Ａ２３のアドレスと対応する画像領域である。

第１の書込みモードに設定されている場合、フレーム画像Ｇ２の表示用画像データはアドレスが変換されることなく、そのまま第１及び第２のメモリ領域Ａ１，Ａ２に対して書込まれる。

一方、第２の書込みモードに設定されている場合、フレーム画像Ｇ２の表示用画像データのうち、第２の画像領域ＧＡ２の表示用画像データについては、アドレスが変換されて、第３のメモリ領域Ａ３に書込まれる。具体的には、フレーム画像Ｇ２の表示用画像データのうち、画像領域ＧＡ２１の表示用画像データについては、アドレスが変換されて、メモリ領域Ａ３１に書込まれる。画像領域ＧＡ２２の表示用画像データについては、アドレスが変換されて、メモリ領域Ａ３２に書込まれる。画像領域ＧＡ２３の表示用画像データについては、アドレスが変換されて、メモリ領域Ａ３３に書込まれる。

更に、第３のメモリ領域Ａ３に書込まれた表示用画像データが読出される際には、画像データを再現するために、フレーム画像Ｇ２と同じアドレス（元のアドレス）に戻す変換が行われる。このとき、図１５で示したフレーム画像Ｇ２と同じ、表示用フレーム画像Ｇ３が再現される。

以下、第２の書込みモードにおけるアドレス変換について図１６、図１７を用いて更に説明する。なお、第１の書込みモードについてはアドレス変換を行なわないため説明を省略する。

（１）まず、図１６に示すように、第２の書込みモードにおいて、メモリＩ／Ｆ１０３は、表示用画像データの各ビットのアドレスについて第２の画像領域ＧＡ２１に属するか否かを判定する。その結果、第２の画像領域ＧＡ２１に当該ビットが属すると判定された場合は、アドレスが変換されて、当該ビットが第３のメモリ領域Ａ３１に書込まれる。かかる処理を以下のように示される。ただし、Ｘ，Ｙはアドレス変換前のアドレス、Ｘ’，Ｙ’はアドレス変換後のアドレスとする。
ＩＦ ０≦Ｘ≦３１９ ＡＮＤ ０≦Ｙ≦１５, ＴＨＥＮ Ｘ’＝Ｘ ＡＮＤ Ｙ’＝Ｙ＋２４０・・・・・・式（ｉ）

（２）次に、第２の画像領域ＧＡ２１に属しないと判定されたビットのアドレスについては、メモリＩ／Ｆ１０３は、第２の画像領域ＧＡ２３に属するか否かを判定する。その結果、第２の画像領域ＧＡ２３に当該ビットが属すると判定された場合は、アドレスが変換されて、当該ビットが第３のメモリ領域Ａ３３に書込まれる。
ＩＦ （１９２≦Ｘ≦３１９ ＡＮＤ ４８≦Ｙ≦７９） ＡＮＤ Ｙ＜Ｘ／４）， ＴＨＥＮ Ｘ’=３９９−Ｙ ＡＮＤ Ｙ’＝Ｘ−６４ ・・・・・・式（ii）

（３）続いて、第１の画像領域ＧＡ２１及びＧＡ２３に属しないと判定されたビットのアドレスについては、メモリＩ／Ｆ１０３は、第２の画像領域ＧＡ２２に属するか否かを判定する。その結果、第２の画像領域ＧＡ２２に当該ビットが属すると判定された場合は、アドレスが変換されて、当該ビットが第３のメモリ領域Ａ３２に書込まれる。
ＩＦ （１９２≦Ｘ≦３１９ ＡＮＤ １６≦Ｙ≦４７） ＯＲ （６４≦Ｘ＜１９２ ＡＮＤ １６≦Ｙ≦４７ ＡＮＤ Ｙ＜Ｘ／４）， ＴＨＥＮ Ｘ’＝Ｙ＋３０４ ＡＮＤ Ｙ’＝３１９−Ｘ・・・・式（iii）

（４）最後に、画像領域ＧＡ２１、ＧＡ２２及びＧＡ２３のいずれにも属しないと判定されたビットのアドレスについては、表示用画像データの各ビットのアドレスについて画像領域ＧＡ１に属するため、アドレス変換を行なわず、そのまま第１のメモリ領域Ａ１に書き込まれる。

以上のプロセスを経て、第２の書込みモードにおいて、表示用画像データが所望の第１および第３のメモリ領域Ａ１，Ａ３に書き込まれる。

なお、本願発明者がＶＨＤＬのプログラム言語で作成した、上記アドレス変換を行なうプログラム例を図１７に示す。ここではＸ、Ｙアドレスがそれぞれ８ビットで示される場合を示し、第１ビット〜第８ビットでＸアドレスを、第９ビット〜第１６ビットでＹアドレスを表示するものとする。SSWPointer(ｚ)は変換前のアドレスを示し、ｚ（０≦ｚ≦１５）はビット番号（第ｚビット）を示す。また、DIPint(4)はアドレス変換を行なうか否かを設定するスイッチの状態を示し、１のときはアドレス変換を行い、０のときはアドレス変換を行わない。

図１７(Ａ)は、フレーム画像Ｇ２の表示用画像データから画像領域ＧＡ２２，ＧＡ２３と第１の画像領域ＧＡ１との境界を検出する式を示している。この検出式により、メモリＩ／Ｆ１０３は、フレーム画像Ｇ２の表示用画像データから画像領域ＧＡ２２，ＧＡ２３によって構成される三角形の画像領域を検出することができる。ここで、SSWTriangleAreaとは画像領域ＧＡ２２，Ｇ２３の領域に属するか否かを示すパラメータであり、かかるパラメータが１であると、画像領域ＧＡ２２，Ｇ２３に属することを示す。

図１７(Ｂ)は、フレーム画像Ｇ２の表示用画像データから画像領域ＧＡ２１とその他の画像領域との境界を検出する式を示している。この検出式により、メモリＩ／Ｆ１０３は、フレーム画像Ｇ２の表示用画像データから上辺に位置する四角形の画像領域ＧＡ２１を検出することができる。ここで、SSWBlockAreaとは、画像領域ＧＡ２１の領域に属するか否かを示すパラメータであり、かかるパラメータが１であると、当該画像データが画像領域ＧＡ２１に属することを示す。

図１７(Ｃ)は、図１７(Ｂ)で示した検出式を用いて検出された上辺の四角形の画像領域ＧＡ２１のアドレスを、ビデオＲＡＭ１０５のアドレス空間ＭＡの下辺に位置するメモリ領域Ａ３１のアドレスに変換する式を示している。ここで、SSWHashPointer0は、画像領域ＧＡ２１をメモリ領域Ａ３１のアドレスに対応する画像領域ＧＡ３１に写像する式を示す。

図１７(Ｄ)は、図１７(Ａ)で示した検出式を用いて検出された画像領域ＧＡ２３のアドレスを、ビデオＲＡＭ１０５のアドレス空間ＭＡの右辺に位置するメモリ領域Ａ３３のアドレスに変換する式を示している。ここで、SSWHashPointer1は、画像領域ＧＡ２３をメモリ領域Ａ３３のアドレスに対応する画像領域ＧＡ３３に写像する式を示す。

図１７(Ｅ)は、図１７(Ａ)で示した検出式を用いて検出された画像領域ＧＡ２２のアドレスを、ビデオＲＡＭ１０５のアドレス空間ＭＡの右辺に位置するメモリ領域Ａ３２のアドレスに変換する式を示している。ここで、SSWHashPointer2は、画像領域ＧＡ２２をメモリ領域Ａ３２のアドレスに対応する画像領域ＧＡ３２に写像する式を示す。

次に、第２の書込みモードで書き込まれた表示用画像データを読み取る第２の読み出しモードについて図１８、図１９を用いて説明する。なお、第１の書込みモードに対する第１の読み出しモードについては、アドレス変換を行なわないため説明を省略する。

（１）まず、図１８に示すように、第２の書き込みモードで書き込まれた表示用画像データの各ビットについて、第２の画像領域ＧＡ２１に属するか否かをメモリＩ／Ｆ１０３が判定する。第２の画像領域ＧＡ２１に属すると判定された場合は、上述した式（ｉ）に基づいてアドレスが変換されて、当該ビットが第２のメモリ領域Ａ３１より表示用画像データが読み出される。

（２）第２の画像領域ＧＡ２１に属しないと判定されたビットについては、第２の画像領域ＧＡ２３に属するか否かをメモリＩ／Ｆ１０３が判定する。その結果、第２の画像領域ＧＡ２３に当該ビットが属すると判定された場合は、上述した式（ii）に基づいてアドレスが変換されて、当該ビットが第２のメモリ領域Ａ３３より読み出される。

（３）第２の画像領域ＧＡ２１、ＧＡ２３のいずれにも属しないと判定されたビットについては、第２の画像領域ＧＡ２２に属するか否かをメモリＩ／Ｆ１０３が判定する。その結果、第２の画像領域ＧＡ２２に当該ビットが属すると判定された場合は、アドレスが変換されて、当該ビットが第３のメモリ領域Ａ３２より読み出される。

（４）第２の画像領域ＧＡ２１、ＧＡ２２、ＧＡ２３のいずれにも属しないと判定されたビットについては、表示用画像データの各ビットのアドレスについて画像領域ＧＡ１に属するため、アドレス変換を行なわず、そのまま第１のメモリ領域Ａ１より読み出される。

以上のプロセスを経て、第２の読み出しモードにおいて、表示用画像データが所望の第１および第３のメモリ領域Ａ１，Ａ３より読み出される。

一方、図１９は、ビデオＲＡＭ１０５に対して第２の書き込みモードで書き込まれた表示用画像データを読出す際に使用されるメモリ領域の検出式及びアドレスの変換式を例示する図であり、本願発明者がＶＨＤＬのプログラム言語で作成した、上記アドレス変換を行なうプログラム例である。ここではＸ、Ｙアドレスがそれぞれ８ビットで示される場合を示し、第１ビット〜第８ビットでＸアドレスを、第９ビット〜第１６ビットでＹアドレスを表示するものとする。SSRPointer(ｚ)は変換前のアドレスを示し、ｚ（１≦ｚ≦１６）はビット番号（第ｚビット）を示す。また、DIPint(4)はアドレス変換を行なうか否かを設定するスイッチの状態を示し、１のときはアドレス変換を行い、０のときはアドレス変換を行わない。

図１９(Ａ)は、１つの表示用フレーム画像Ｇ３の表示用画像データについて画像領域ＧＡ２２，ＧＡ２３と第１の画像領域ＧＡ１との境界を検出する式を示している。この検出式により、データセレクタ１０６は、表示用フレーム画像Ｇ３の表示用画像データのうち画像領域ＧＡ２２，ＧＡ２３によって構成される三角形の画像領域を検出することができる。ここで、SSRTriangleAreaとは画像領域ＧＡ２２，Ｇ２３の領域に属するか否かを示すパラメータであり、かかるパラメータが１であると、画像領域ＧＡ２２，Ｇ２３に属することを示す。

図１９(Ｂ)は、表示用フレーム画像Ｇ３の表示用画像データについて画像領域ＧＡ２１とその他の画像領域との境界を検出する式を示している。この検出式により、データセレクタ１０６は、表示用フレーム画像Ｇ３の表示用画像データから上辺に位置する四角形の画像領域ＧＡ２１を検出することができる。ここで、SSWBlockAreaとは、画像領域ＧＡ２１の領域に属するか否かを示すパラメータであり、かかるパラメータが１であると、画像領域ＧＡ２１に属することを示す。

図１９(Ｃ)は、図１９(Ｂ)で示した検出式を用いて検出された上辺の四角形の画像領域ＧＡ２１を構成する表示用画像データを読出すメモリ領域のアドレスを、ビデオＲＡＭ１０５のアドレス空間ＭＡの下辺に位置するメモリ領域Ａ３１のアドレスに変換する式を示している。ここで、SSWHashPointer0は、画像領域ＧＡ２１を画像領域ＧＡ３１に写像する式を示す。

図１９(Ｄ)は、図１９(Ａ)で示した検出式を用いて検出された画像領域ＧＡ２３を構成する表示用画像データを読出すメモリ領域のアドレスを、ビデオＲＡＭ１０５のアドレス空間ＭＡの右辺に位置するメモリ領域Ａ３３のアドレスに変換する式を示している。ここで、SSWHashPointer1は、画像領域ＧＡ２３を画像領域ＧＡ３３に写像する式を示す。

図１９(Ｅ)は、図１９(Ａ)で示した検出式を用いて検出された画像領域ＧＡ２２を構成する表示用画像データを読出すメモリ領域のアドレスを、ビデオＲＡＭ１０５のアドレス空間ＭＡの右辺に位置するメモリ領域Ａ３２のアドレスに変換する式を示している。ここで、SSWHashPointer2は、画像領域ＧＡ２２を画像領域ＧＡ３２に写像する式を示す。

＜走査線方向の変換動作＞
図２０は、表示制御部１００における走査線方向の変換動作に係るフローチャートであり、図２１は、表示制御部１００における走査線方向の変換動作に係るタイミングチャートである。なお、図２１で示すタイミングチャートでは、上から順に、垂直同期信号、第１及び第２の書込みモードの間でモードを切り換える信号（モード切換信号）、ビデオＲＡＭ１０５への画像データの書込み、及びビデオＲＡＭ１０５からの画像データの読出しのタイミングを示している。

以下、図２１で示すタイミングチャートを参照しつつ、図２０で示す動作フローについて説明する。図２０で示す動作フローは、ビデオＩ／Ｆ１０１に対するＮＴＳＣ信号の入力に応答して開始され、図２０のステップＳＴ１に進む。

ステップＳＴ１では、メモリＩ／Ｆ１０３によって、ビデオＲＡＭ１０５の第１及び第２のメモリ領域Ａ１，Ａ２が、奇数フレームの表示用画像データを書込むメモリ領域として指定される（図２１の時刻ｔ１１）。つまり、第１の書込みモードに設定される。

ステップＳＴ２では、メモリＩ／Ｆ１０３によって、第１及び第２のメモリ領域Ａ１，Ａ２に対する奇数フレームの表示用画像データの書込みが開始される（図２１の時刻ｔ１１）。

ステップＳＴ３では、奇数フレームの表示用画像データの書込みが終了する（図２１の時刻ｔ１２）。

ステップＳＴ４では、メモリＩ／Ｆ１０３によって、ビデオＲＡＭ１０５の第１及び第３のメモリ領域Ａ１，Ａ３が、偶数フレームの表示用画像データを書込むメモリ領域として指定される。つまり、第２の書込みモードに設定される（図２１の時刻ｔ１３）。

ステップＳＴ５では、メモリＩ／Ｆ１０３によって、ビデオＲＡＭ１０５の第１及び第２のメモリ領域Ａ１，Ａ２に記憶されている奇数フレームの表示用画像データを読出す処理が開始されるとともに、メモリＩ／Ｆ１０３によって第１及び第３のメモリ領域Ａ１，Ａ３に対して偶数フレームの表示用画像データを書込む処理が開始される（図２１の時刻ｔ１３）。

ステップＳＴ６では、奇数フレームの表示用画像データの読出しが終了される（図２１の時刻ｔ１４）。

ステップＳＴ７では、偶数フレームの表示用画像データの書込みが終了される（図２１の時刻ｔ１５）。なお、書込み速度Ｖｗよりも読出し速度Ｖｒの方が速いため、偶数フレームの表示用画像データの書込みが終了する前に、奇数フレームの表示用画像データの読出しが終了する。

ステップＳＴ８では、第１の書込みモードに設定される（図２１の時刻ｔ１６）。

ステップＳＴ９では、メモリＩ／Ｆ１０３によって、ビデオＲＡＭ１０５の第１及び第３のメモリ領域Ａ１，Ａ３に記憶されている偶数フレームの表示用画像データを読出す処理が開始されるとともに、メモリＩ／Ｆ１０３によって第１及び第２のメモリ領域Ａ１，Ａ２に対して奇数フレームの画像データを書込む処理が開始される（図２１の時刻ｔ１６）。

ステップＳＴ１０では、偶数フレームの読出しが終了される（図２１の時刻ｔ１７）。

ステップＳＴ１１では、奇数フレームの表示用画像データの書込みが終了される（図２１の時刻ｔ１８）。その後、ステップＳＴ４に進み、ステップＳＴ４からステップＳＴ１１の処理が繰り返される。

このステップＳＴ４からステップＳＴ１１の処理が繰り返される過程で、ステップＳＴ５からステップＳＴ６にかけた処理により、動画を構成する各奇数フレームの表示用画像データが第１及び第２のメモリ領域Ａ１，Ａ２から読出されつつ、動画を構成する各奇数フレームの表示用画像データに係る走査線方向が、第１の走査線方向から当該第１の走査線方向とは異なる第２の走査線方向に変換されて出力される。その一方で、動画を構成する各偶数フレームの表示用画像データが第２のメモリ領域Ａ２とは異なる第３のメモリ領域Ａ３及び第１のメモリ領域Ａ１に書込まれる。

また、ステップＳＴ９からステップＳＴ１０にかけた処理により、動画を構成する各偶数フレームの表示用画像データが第１及び第３のメモリ領域Ａ１，Ａ３から読出されつつ、動画を構成する各偶数フレームの表示用画像データに係る走査線方向が、第１の走査線方向から第２の走査線方向に変換されて出力される。その一方で、動画を構成する各奇数フレームの表示用画像データが第１及び第２のメモリ領域Ａ１，Ａ２に書込まれる。

なお、図２０では省略しているが、ビデオＩ／Ｆ１０１に対するＮＴＳＣ信号の入力が終了すると、図２０の動作フローも終了する。

以上のように、本発明の第１実施形態に係る画像表示システム１では、動画を構成する各フレームの表示用画像データをビデオＲＡＭ１０５に書込んで読出す際に、各奇数フレームの表示用画像データを第１及び第２のメモリ領域Ａ１，Ａ２に対して書込む。その一方で、各偶数フレームの表示用画像データを第１及び第３のメモリ領域Ａ１，Ａ３に対して書込む。つまり、第２及び第３のメモリ領域Ａ２，Ａ３のうちの何れか一方を排他的かつ交互に書込み先として指定し、動画を構成する各フレームに係る表示用画像データをビデオＲＡＭ１０５に対して書込む。このとき、各フレームの表示用画像データを読出す際に、各フレームの表示用画像データの走査線方向が、第１の走査線方向（ここでは、フレーム画像の長辺に沿った走査線方向）から当該第１の走査線方向とは異なる第２の走査線方向（ここでは、フレーム画像の短辺に沿った走査線方向）に変換されて、各フレームに係る表示用画像データが出力される。

より詳細には、各奇数フレームの表示用画像データが第１及び第２のメモリ領域Ａ１，Ａ２から読出される際には、各奇数フレームの表示用画像データに係る走査線方向が、第１の走査線方向から当該第１の走査線方向とは異なる第２の走査線方向に変換されて出力される。一方で、各偶数フレームの表示用画像データが第２のメモリ領域Ａ２とは異なる第３のメモリ領域Ａ３及び第１のメモリ領域Ａ１に書込まれる。

更に、各偶数フレームの表示用画像データが第１及び第３のメモリ領域Ａ１，Ａ３から読出される際には、各偶数フレームの画像データに係る走査線方向が、第１の走査線方向から第２の走査線方向に変換されて出力される。一方で、各奇数フレームの表示用画像データが第１及び第２のメモリ領域Ａ１，Ａ２に対して書込まれる。

このような構成を採用すると、第１及び第２のメモリ領域Ａ１，Ａ２に書込まれた奇数フレームの表示用画像データがビデオＲＡＭ１０５から読出されている間は、次の偶数フレームの画像データが第２のメモリ領域Ａ２に対して上書きされない。一方、第１及び第３のメモリ領域Ａ１，Ａ３に書込まれた偶数フレームの画像データがビデオＲＡＭ１０５から読出されている間は、次の奇数フレームの画像データが第３のメモリ領域Ａ３に上書きされない。したがって、画像メモリ（ここでは、ビデオＲＡＭ１０５）において動画の走査線方向を変換する場合に画面上で斜め線が発生する現象を抑制することができる。

また、動画を構成する各フレームについて、第２及び第３のメモリ領域Ａ２，Ａ３のうちの何れか一方のメモリ領域が排他的かつ交互に書込み先のメモリ領域として指定され、所定の画像領域（ここでは、第２の画像領域ＧＡ２）に係る画像データがビデオＲＡＭ１０５に対して書込まれる。このような構成を採用すると、ビデオＲＡＭ１０５のうち、動画を構成する１つのフレーム画像の画像データを書込む為に必要なメモリ領域の他に余ったメモリ領域を有効利用することができる。このため、画像メモリの記憶容量の過度な増大を伴うことなく、画像メモリにおいて動画の走査線方向を変換する場合に表示画面上で斜め線が発生する現象を抑制することができる。

＜第２実施形態＞
上記本発明の第１実施形態に係る画像表示システム１では、ビデオＲＡＭ１０５から１フレーム分の画像データを読出し始めるタイミング（読出し開始タイミング）と、ビデオＲＡＭ１０５に対して次のフレームの画像データを書込み始めるタイミング（書込み開始タイミング）とが略同時であった。これに対して、本発明の第２実施形態に係る画像表示システム１Ａでは、読出し開始タイミングの方が書込み開始タイミングよりも若干先行して行うことで、画像メモリのメモリ領域の更なる有効利用を実現している。

第２実施形態に係る画像表示システム１Ａと第１実施形態に係る画像表示システム１とは、読出し開始タイミングと書込み開始タイミングとの関係が異なるとともに、第１〜第３のメモリ領域Ａ１〜Ａ３の大きさが異なるが、その他の構成、機能、動作などについては同様である。このため、以下では、第２実施形態に係る画像表示システム１Ａについて、第１実施形態に係る画像表示システム１と異なる点について説明し、同様な構成等については同じ符号を付して説明を省略する。

＜読出し／書込みタイミングと次フレーム混入領域の大きさとの関係＞
ＮＴＳＣ信号では、走査線数が５２５本のインターレース方式の画像信号であるため、ＮＴＳＣ信号に基づく奇数番目及び偶数番目のフレーム（フィールド）では、平均で２６２．５（＝５２５／２）本の走査線を有する。この走査線数（２６２．５本）は、表示部２００の短辺方向の画素数２４０と比較して、２２．５本だけ多い。よって、２２．５本分の画像データは、画像データの再生には使用されず、左上から左右に走査しながら右下隅までスキャンした走査線が再び左上に戻るまでの時間（以下「垂直帰線期間」とも称する）を発生させ、かかる垂直帰線期間が無駄になる。

ところで、上述したように有機ＥＬディスプレイに動画を表示させる際には、動画を構成する各フレームについて、ビデオＲＡＭ１０５に対して表示用画像データが全部書込まれた後に、当該画像データをビデオＲＡＭ１０５から読出す必要性がある。したがって、ビデオＲＡＭ１０５に対して前フレームの画像データが全部書込まれた後であれば、どの時点で当該画像データをビデオＲＡＭ１０５から読出し始めても良いが、読出し開始タイミングが遅くなればなる程、ビデオＲＡＭ１０５から当該フレーム分の表示用画像データを読出す前に、次フレームの表示用画像データが次々と上書きされて、斜め線を発生させてしまう可能性が高まる。したがって、読出し開始タイミングが遅くなればなる程、ビデオＲＡＭ１０５において、動画を構成する１フレーム分の画像データを書込む為に必要なメモリ領域とは別個の残余のメモリ領域をより多く準備しておく必要性が生じてしまう。

ここで、仮にビデオＲＡＭ１０５のアドレス空間のうちの２４０×３２０画素分のメモリ領域のみを使用して動画表示を行うものとして、読出し開始タイミングと動画上で斜め線が発生する位置との関係について考える。

図２２は、読出し開始タイミングと斜め線の発生位置との関係を例示する図である。図２２では、太線で囲まれた領域が表示部２００において表示される動画を構成する各フレーム画像に対応する領域を示しており、破線が斜め線の発生位置、斜線ハッチングが付された領域が次フレームの画像が混入する画像領域（次フレーム混入領域）Ｍｎを示している。また、砂地ハッチングを付した部分が、垂直帰線期間に相当する２２．５本分の走査線の領域すなわち無画像領域ＷＡを示している。更に、図２２(ａ)は、読出し開始タイミングと書込み開始タイミングとが略同時である場合を示しており、図２２(ｂ)は、読出し開始タイミングの方が書込み開始タイミングよりも若干先行している場合を示しており、図２２(ｃ)は、読出し開始タイミングが書込み開始タイミングよりも若干遅れている場合を示している。

図２２(ａ)で示すように、読出し開始タイミングと書込み開始タイミングとが略同時である場合には、全走査線数Ｈｅ（＝２４０本）に対して、上からＨｔ本目の走査線の位置まで斜め線が発生する。これに対して、図２２(ｂ)で示すように、読出し開始タイミングをＨｐ（例えば、２２．５）本の走査線に相当する期間だけ書込み開始タイミングよりも先行させると、次フレーム混入領域Ｍｎの面積が減少する。一方、図２２(ｃ)で示すように、読出し開始タイミングをＨｄ本の走査線に相当する期間だけ書込み開始タイミングよりも遅延させると、次フレーム混入領域Ｍｎの大きさが増加してしまう。

したがって、読出し開始タイミングと書込み開始タイミングとは同時でなくても良く、ビデオＲＡＭ１０５に対する現フレームの表示用画像データの書込みが終了した時点から、ビデオＲＡＭ１０５に対する次フレームの表示用画像データの書込みが開始される時点までの期間に、ビデオＲＡＭ１０５から当該現フレームの表示用画像データを読出し始めれば、次フレーム混入領域Ｍｎの大きさを低く抑えることができる。

＜読出し／書込みタイミングとメモリ領域の低減＞
第２実施形態に係る画像表示システム１Ａでは、上記第１実施形態と同様に、奇数フレーム画像について次フレーム混入領域Ｍｎに相当する画像データが第２のメモリ領域Ａ２に書込まれ、偶数フレーム画像について次フレーム混入領域Ｍｎに相当する画像データが第３のメモリ領域Ａ３に書込まれる。

そして、画像表示システム１Ａでは、メモリＩ／Ｆ１０３の制御によって、動画を構成する奇数フレームの表示用画像データがビデオＲＡＭ１０５に対して書込まれる処理が終了した時点から、動画を構成する次の偶数フレームの表示用画像データがビデオＲＡＭ１０５に対して書込まれる処理が開始される時点までの間に、ビデオＲＡＭ１０５から動画を構成する奇数フレームの表示用画像データが読出され始める。一方、メモリＩ／Ｆ１０３の制御によって、偶数フレームの表示用画像データがビデオＲＡＭ１０５に対して書込まれる処理が終了した時点から、奇数フレームの表示用画像データがビデオＲＡＭ１０５に対して書込まれる処理が開始される時点までの間に、ビデオＲＡＭ１０５から動画を構成する偶数フレームの表示用画像データが読出され始める。

換言すれば、メモリＩ／Ｆ１０３の制御によって、動画を構成するｎ番目（ｎは自然数）のフレームの画像データがビデオＲＡＭ１０５に対して書込まれる処理が終了した時点から、動画を構成するｎ＋１番目のフレームの画像データがビデオＲＡＭ１０５に対して書込まれる処理が開始される時点までの間に、ビデオＲＡＭ１０５から動画を構成するｎ番目のフレームの画像データが読出され始める。

すなわち、図２２(ｂ)で示すように、読出し開始タイミングがＨｐ（例えば、２２．５）本の走査線に相当する期間だけ書込み開始タイミングよりも先行されている。その結果、次フレーム混入領域Ｍｎとなる得る画像領域の面積が減少するため、斜め線の発生を抑制するために予め準備しておく必要のある第３のメモリ領域Ａ３の大きさ（記憶容量）を低減することができる。

ここで、メモリＩ／Ｆ１０３の制御に応じて読出される各表示用フレーム画像の表示用画像データがビデオＲＡＭ１０５に対して書込まれるのに要する時間をＤ、垂直帰線期間をＢ、メモリＩ／Ｆ１０３の制御によるｎ＋１番目（ｎは自然数）のフレームの表示用画像データの書込み開始よりもメモリＩ／Ｆ１０３の制御によるｎ番目のフレームの画像データの読出し開始が先行する時間をＢ’、第１及び第２のメモリ領域Ａ１，Ａ２の合計記憶容量を基準値である１とすると、読出し開始タイミングが書込み開始タイミングよりも先行する場合すなわち下式（１）の関係が成立する場合には、斜め線の発生を抑制するために必要な第３のメモリ領域Ａ３の記憶容量Ｅは、書込み速度Ｖｗ、及び読出し速度Ｖｒ、速度比Ｎ（＝Ｖｒ／Ｖｗ）用いて、下式（２）の関係式で表される。

０≦Ｂ’≦Ｂ＜（Ｄ／Ｎ）・・・（１）
Ｅ≧（１／２Ｎ）×｛（Ｄ／Ｎ）−Ｂ’｝／（Ｄ／Ｎ）・・・（２）。

斜め線の発生を抑制するために必要な第３のメモリ領域Ａ３の記憶容量Ｅは、より小さくなる方が、ビデオＲＡＭ１０５の記憶容量をより小さく設定することが可能となり、上式（２）で左辺と右辺とが等しくなる場合に、ビデオＲＡＭ１０５の記憶容量が極力小さく設定された状態となる。

上述したように、ＮＴＳＣ信号に基づく奇数番目及び偶数番目のフレームでは、平均走査線数（２６２．５本）が、表示部２００の垂直方向の画素数２４０と比較して、２２．５本だけ多い。このような条件下では、斜め線の発生を抑制するために必要な第３のメモリ領域Ａ３の記憶容量Ｅの最小値は、例えば、読出し速度Ｖｒと書込み速度Ｖｗとが略同一である場合（Ｎ≒１の場合）には０．４６程度となり、読出し速度Ｖｒの方が書込み速度Ｖｗよりも約２倍程度速い場合（Ｎ≒２の場合）には０．１９程度となり、読出し速度Ｖｒの方が書込み速度Ｖｗよりも約３倍程度速い場合（Ｎ≒３の場合）には０．１０程度となり、読出し速度Ｖｒの方が書込み速度Ｖｗよりも約４倍程度速い場合（Ｎ≒４の場合）には０．０６程度となる。

＜走査線方向の変換動作＞
図２３は、表示制御部１００における走査線方向の変換動作に係るフローチャートであり、図２４は、表示制御部１００における走査線方向の変換動作に係るタイミングチャートである。図２４で示すタイミングチャートでは、上から順に、垂直同期信号、第１及び第２の書込みモードの間でモードを切り換える信号（モード切換信号）、ビデオＲＡＭ１０５への画像データの書込み、及びビデオＲＡＭ１０５からの画像データの読出しのタイミングを示している。なお、図２４で示すタイミングチャートでは、ビデオＲＡＭ１０５に対して１つのフレームの画像データが書込み終わるとほぼ同時に、ビデオＲＡＭ１０５からの当該フレームの画像データの読出しが開始される例が示されている。

以下、図２４で示すタイミングチャートを参照しつつ、図２３で示す動作フローについて説明する。図２３で示す動作フローは、ビデオＩ／Ｆ１０１に対するＮＴＳＣ信号の入力に応答して開始され、図２３のステップＳＰ１に進む。

ステップＳＰ１では、メモリＩ／Ｆ１０３によって、ビデオＲＡＭ１０５の第１及び第２のメモリ領域Ａ１，Ａ２が、奇数フレームの表示用画像データを書込むメモリ領域として指定される（図２４の時刻ｔ２１）。つまり、第１の書込みモードに設定される。

ステップＳＰ２では、メモリＩ／Ｆ１０３によって、第１及び第２のメモリ領域Ａ１，Ａ２に対して奇数フレームの表示用画像データが書込まれる処理が開始される（図２４の時刻ｔ２１）。

ステップＳＰ３では、奇数フレームの表示用画像データの書込みが終了する（図２４の時刻ｔ２２）。

ステップＳＰ４では、メモリＩ／Ｆ１０３によって、ビデオＲＡＭ１０５の第１及び第２のメモリ領域Ａ１，Ａ２に記憶されている奇数フレームの表示用画像データが読出される処理が開始される（図２４の時刻ｔ２２）。

ステップＳＰ５では、メモリＩ／Ｆ１０３によって、ビデオＲＡＭ１０５の第１及び第３のメモリ領域Ａ１，Ａ３が、偶数フレームの表示用画像データを書込むメモリ領域として指定される（図２４の時刻ｔ２３）。つまり、第２の書込みモードに設定される。

ステップＳＰ６では、メモリＩ／Ｆ１０３により第１及び第３のメモリ領域Ａ１，Ａ３に対して偶数フレームの表示用画像データが書込まれる処理が開始される（図２４の時刻ｔ２３）。

ステップＳＰ７では、奇数フレームの表示用画像データの読出しが終了される（図２４の時刻ｔ２４）。

ステップＳＰ８では、偶数フレームの画像データの書込みが終了される（図２４の時刻ｔ２５）。

ステップＳＰ９では、メモリＩ／Ｆ１０３によって、ビデオＲＡＭ１０５の第１及び第３のメモリ領域Ａ１，Ａ３に記憶されている偶数番目のフレームの表示用画像データが読出される処理が開始される（図２４の時刻ｔ２５）。

ステップＳＰ１０では、第１の書込みモードに設定される（図２４の時刻ｔ２６）。

ステップＳＰ１１では、メモリＩ／Ｆ１０３によって第１及び第２のメモリ領域Ａ１，Ａ２に対して奇数フレームの画像データが書込まれる処理が開始される（図２４の時刻ｔ２６）。

ステップＳＰ１２では、偶数番目のフレームの読出しが終了される（図２４の時刻ｔ２７）。

ステップＳＰ１３では、奇数フレームの表示用画像データの書込みが終了される（図２４の時刻ｔ２８）。その後、ステップＳＰ４に進み、ステップＳＰ４からステップＳＰ１３の処理が繰り返される。

なお、図２３では省略しているが、ビデオＩ／Ｆ１０１に対するＮＴＳＣ信号の入力が終了すると、図２３の動作フローも終了する。

以上のように、本発明の第２実施形態に係る画像表示システム１Ａでは、動画を構成する任意のフレームに係る画像データがビデオＲＡＭ１０５に対して書込まれる処理が終了した時点から、動画を構成する次のフレームに係る画像データがビデオＲＡＭ１０５に対して書込まれる処理が開始される時点までの間に、上記任意のフレームに係る画像データがビデオＲＡＭ１０５から読出され始める。このような構成を採用することで、画像メモリ（ここでは、ビデオＲＡＭ１０５）において動画の走査線方向を変換する場合に表示画面上で斜め線が発生する現象を抑制するために必要な画像メモリの記憶容量をより低減させることができる。

また、上式（１）及び（２）の関係式が成立するような条件を採用することで、画像メモリ（ここでは、ビデオＲＡＭ１０５）において動画の走査線方向を変換する場合に表示画面上で斜め線が発生する現象を抑制するために必要な画像メモリの記憶容量を極力減少させることができる。より詳細には、上式（１）及び（２）を満たす範囲内で、斜め線の発生を抑制するために必要な第３のメモリ領域Ａ３の記憶容量Ｅがより小さくなる方が、ビデオＲＡＭ１０５の記憶容量をより小さく設定することが可能となる。そして、上式（２）で左辺と右辺とが等しくなる条件下に設定すると、ビデオＲＡＭ１０５の記憶容量を極力小さく設定することが可能となる。

このように、斜め線の発生を抑制することができる範囲内で、ビデオＲＡＭ１０５の記憶容量を低減するような工夫を施すことで、電子機器に求められる小型化及び製造コストの低減などといった要求に応えることができる。

＜変形例＞
以上、この発明の実施形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。

◎例えば、上記実施形態では、各フレームの画像データについて、画像メモリに対する書込み終了後に画像メモリからの読出しを行う有機ＥＬディスプレイを例に挙げて説明したが、これに限られず、例えば、画像メモリにおける画像データの書込みと読出しとを同時に行う有機ＥＬディスプレイについても、本発明を適用することができる。但し、後者のタイプの有機ＥＬディスプレイでは、書込み速度に対する読出し速度が比較的遅くなり、斜め線の発生による次フレーム混入領域となる得る画像領域が大きくなるため、増加させておくべきメモリの記憶容量が大きくなるといったデメリットが生じる。

◎また、上記実施形態では、Ｎ≒３の場合を例示して説明したが、これに限られず、例えばＮ≒４など、Ｎはその他の値でも良いが、Ｎは大きな値であればあるほど、余分に準備しておくべき画像メモリの記憶容量が小さて済むため好ましく、Ｎ≧３が好ましい。

◎また、上記実施形態では、表示部２００の一例として有機ＥＬディスプレイを挙げて説明したが、これに限られず、例えば、プラズマディスプレイ（ＰＤＰ）や液晶ディスプレイ（ＬＣＤ）や無機ＥＬディスプレイ等のその他の表示部を搭載する各種画像表示装置に対しても本発明を適用することができ、上記実施形態と同様な効果を得ることができる。特に、応答速度が比較的速い自発光型ディスプレイ（例えば、応答速度が１０００μｓｅｃ以下の自発光型画像表示装置）において顕在化する斜め線の抑制に対して有効である。なお、応答速度が比較的遅いＬＣＤについても、今後の性能向上に伴う応答速度の高速化によって顕在化する斜め線の発生も抑制することができる。

◎また、上記実施形態では、画像表示装置１，１Ａには１つの画像メモリ（ビデオＲＡＭ１０５）が搭載され、当該１つの画像メモリにおいて各フレームの画像データの書込み及び読出しが行われたが、これに限られず、画像表示装置に複数の画像メモリが搭載され、各フレームの画像データの書込み及び読出しが複数の画像メモリにおいて行われるようなものであっても良い。但し、製造コストを低減する観点から言えば、画像メモリの数は少ない方が好ましく、１つの画像メモリで構成される方がより好ましい。

◎また、上記実施形態では、表示制御部１００と表示部２００とが一体となった携帯電話機１０を挙げて説明したが、本発明に係る技術は、表示制御部１００が表示部２００とは別体の表示制御装置として構成されたシステムにも適用することができる。

◎また、上記実施形態では、携帯電話機１０において画像信号を受信して再生したが、これに限られず、本発明に係る技術は、例えば、ＰＤＡ(Personal Digital Assistants)等といった携帯型の端末機器などといった動画を表示可能なディスプレイを搭載する電子機器一般に適用することができる。

◎また、上記実施形態では、第２のメモリ領域Ａ２が、奇数フレームの表示用画像データを記憶する際にのみ使用され、第３のメモリ領域Ａ３が、偶数フレームの表示用画像データを記憶する際にのみ使用されたが、これに限られず、例えば、逆に、第３のメモリ領域Ａ３が、奇数フレームの表示用画像データを記憶する際にのみ使用され、第２のメモリ領域Ａ２が、偶数フレームの表示用画像データを記憶する際にのみ使用されても、上記実施形態と同様な効果を得ることができる。更に、第２のメモリ領域Ａ２と第３のメモリ領域Ａ３とを入れ替えても構わない。

◎なお、上記実施形態では、表示制御部１００に含まれる各機能構成が、ハードウェア構成によって実現されるものとして説明したが、これに限られず、例えば、ハードウェア構成とソフトウェアとの協働によって実現されるものであっても良い。

◎なお、本発明は、今後広汎な普及が見込まれる地上波デジタル放送に係る動画を携帯電話機等の各種モバイル機器において再生する技術一般に適用することができる。

走査線方向の変換を説明するための図である。 画像データの書込み及び読出しに係るタイミングチャートである。 斜め線の発生メカニズムを説明するための図である。 斜め線の発生メカニズムを説明するための図である。 斜め線の発生メカニズムを説明するための図である。 斜め線の発生メカニズムを説明するための図である。 斜め線の発生メカニズムを説明するための図である。 斜め線が発生した画像を例示するイメージ図である。 読出し速度と斜め線の発生場所との関係を例示する図である。 本発明の第１実施形態に係る画像表示システムの概略を示す図である。 表示制御部の機能構成を例示するブロック図である。 画像上の次フレーム混入領域及び斜め線の発生位置を例示する図である。 斜め線対策に係るメモリ領域の利用方法を例示する図である。 奇数及び偶数変換前フレームに係るメモリ領域の利用例を示す図である。 変換前フレーム画像を構成する画像領域を例示する図である。 第２の書込みモードにおける処理のフローチャートを例示する図である。 画像データの書込み時に使用する検出式及び変換式を例示する図である。 第２の書込みモードに対応する読み出し処理のフローチャートを例示する図である。 画像データの読出し時に使用する検出式及び変換式を例示する図である。 走査線方向の変換動作に係るフローチャートである。 走査線方向の変換動作に係るタイミングチャートである。 読出し開始タイミングと斜め線の発生位置との関係を例示する図である。 第２実施形態に係る走査線方向の変換動作のフローチャートである。 第２実施形態に係る走査線方向の変換動作のタイミングチャートである。

符号の説明

１，１Ａ 画像表示システム
２ 放送局
１０ 携帯電話機
１００ 表示制御部
１０１ ビデオインターフェース（ビデオＩ／Ｆ）
１０２ ラインバッファ
１０３ メモリインターフェース（メモリＩ／Ｆ）
１０５ ビデオＲＡＭ
１０６ データセレクタ
１０７ パネル制御部
２００ 表示部
Ａ１ 第１のメモリ領域
Ａ２ 第２のメモリ領域
Ａ３ 第３のメモリ領域
Ｅ 第３のメモリ領域の記憶容量
ＧＡ１ 第１の画像領域
ＧＡ２ 第２の画像領域
ＭＡ アドレス空間
Ｍｎ，ＮＥ 次フレーム混入領域
Ｖｒ 読出し速度
Ｖｗ 書込み速度

Claims (12)

1. 画像表示装置であって、
   動画を構成する第１フレーム及び該第１フレームの次フレームである第２フレームの画像データを記憶し、第１乃至第３のメモリ領域を有する記憶手段と、
   前記第１フレームの画像データを前記第１及び第２のメモリ領域に書込み、前記第２フレームの画像データを前記第１及び第３のメモリ領域に書込む書込手段と、
   前記第１フレームの画像データを前記第１及び第２のメモリ領域から読出し、前記第２フレームの画像データを前記第１及び第３のメモリ領域から読出しつつ、前記読み出される前記第１及び第２フレームの画像データに係る走査線方向を、前記記憶手段への書込み前の前記画像データの走査線方向である第１の走査線方向とは異なる第２の走査線方向に変換する読出手段と、
   前記読出手段によって読出された前記第１及び第２フレームの画像データを時間順次に可視的に出力する表示手段と、
   を備え、
   前記第２及び前記第３のメモリ領域は、互いに重複しない関係にあり、
   前記画像データが実際に書き込まれる前記第２のメモリ領域及び前記第３のメモリ領域の記憶容量は等しく、
   前記第２のメモリ領域は、前記記憶手段から前記第１フレームの画像データが前記第２の走査線方向に従って読み出される前に、前記記憶手段に前記第２フレームの画像データが前記第１の走査線方向に従って書き込まれる複数の画素に対応するメモリ領域であることを特徴とする画像表示装置。
2. 請求項１に記載の画像表示装置において、
   前記第１フレームは奇数番目のフレーム、前記第２フレームは偶数番目のフレームであり、
   前記書込手段は、前記第２及び第３のメモリ領域への画像データの書き込みを交互に行なうことを特徴とする画像表示装置。
3. 請求項１または請求項２に記載の画像表示装置であって、
   前記第１乃至第３のメモリ領域は、単一の画像メモリ内に配置されることを特徴とする画像表示装置。
4. 請求項１から請求項３のいずれかに記載の画像表示装置であって、
   前記読出手段が、
   前記書込手段によって前記第１フレームの画像データが前記記憶手段に対して書込まれる処理が終了した時点から、前記書込手段によって前記第２フレームの画像データが前記記憶手段に対して書込まれる処理が開始される時点までの間に、前記記憶手段に書き込まれた前記第１フレームの画像データを読出し始めることを特徴とする画像表示装置。
5. 請求項４に記載の画像表示装置であって、
   前記書込手段によって前記第１及び第２フレームの画像データが前記記憶手段に書込まれる速度をＶｗ、前記読出手段によって前記第１及び第２フレームの画像データが前記記憶手段から読出される速度をＶｒ、前記読出手段によって前記記憶手段から読出される前記第１及び第２フレームの画像データが前記書込手段によって前記記憶手段に書込まれる時間をＤ、前記書込手段によって前記第１及び第２フレームの画像データが前記記憶手段に書込まれる際の垂直帰線期間をＢ、前記書込手段による前記第２フレームに係る画像データの前記記憶手段に対する書込み開始よりも前記読出手段による前記第１フレームに係る画像データの前記記憶手段からの読出し開始が先行する時間をＢ’、前記第３のメモリ領域の記憶容量をＥ、前記第１及び第２のメモリ領域の合計記憶容量を１としたとき、下式（Ｉ）から（III）の関係を満たすことを特徴とする画像表示装置。
   （Ｉ）Ｎ＝（Ｖｒ／Ｖｗ）
   （II）０≦Ｂ’≦Ｂ＜（Ｄ／Ｎ）
   （III）Ｅ≧（１／２Ｎ）×｛（Ｄ／Ｎ）−Ｂ’｝／（Ｄ／Ｎ）
6. 請求項１から請求項５のいずれかに記載の画像表示装置であって、
   前記第１の走査線方向と前記第２の走査線方向とが略直交することを特徴とする画像表示装置。
7. 請求項１から請求項６のいずれかに記載の画像表示装置であって、
   前記表示手段が、
   自発光型の発光素子を有することを特徴とする画像表示装置。
8. 請求項７に記載の画像表示装置であって、
   前記発光素子の応答速度が１０００μｓｅｃ以下であることを特徴とする画像表示装置。
9. 請求項１から請求項８のいずれかに記載の画像表示装置を搭載したことを特徴とする電子機器。
10. 請求項９に記載の電子機器において、
    前記表示手段は、短辺と長辺とを有する長方形状のディスプレイと、該ディスプレイの前記短辺に沿って配置され、前記メモリ領域より読み出された前記画像データが供給されるデータドライバと、を有していることを特徴とする電子機器。
11. 動画の表示を制御する表示制御装置であって、
    動画を構成する第１フレーム及び該第１フレームの次フレームである第２フレームの画像データを記憶し、第１乃至第３のメモリ領域を有する記憶手段と、
    前記第１フレームの画像データを前記第１及び第２のメモリ領域に書込み、前記第２フレームの画像データを前記第１及び第３のメモリ領域に書込む書込手段と、
    前記第１フレームの画像データを前記第１及び第２のメモリ領域から読出し、前記第２フレームの画像データを前記第１及び第３のメモリ領域から読出しつつ、前記第１及び第２フレームの画像データに係る走査線方向を、前記記憶手段への書込み前の前記画像データの走査線方向である第１の走査線方向とは異なる第２の走査線方向に変換する読出手段と、
    を備え、
    前記第２及び前記第３のメモリ領域は、互いに重複しない関係にあり、
    前記画像データが実際に書き込まれる前記第２のメモリ領域及び前記第３のメモリ領域の記憶容量は等しく、
    前記第２のメモリ領域は、前記記憶手段から前記第１フレームの画像データが前記第２の走査線方向に従って読み出される前に、前記記憶手段に前記第２フレームの画像データが前記第１の走査線方向に従って書き込まれる複数の画素に対応するメモリ領域であることを特徴とする表示制御装置。
12. 動画の表示を制御する表示制御方法であって、
    (a)第１乃至第３のメモリ領域を有する記憶手段を準備するステップと、
    (b)前記動画を構成する第１フレームの画像データを前記第１及び第２のメモリ領域に対して第１方向に沿って書込むステップと、
    (c)前記第１フレームの画像データを前記第１方向と異なる第２方向に沿って前記第１及び第２のメモリ領域から読出しつつ、前記第１フレームの次フレームである第２フレームの画像データを前記記憶手段における前記第１及び第３のメモリ領域に対して前記第１方向に沿って書込むステップと、
    (d)前記第２フレームの画像データを前記第１及び第３のメモリ領域から前記第２方向に沿って読出しつつ、前記第２フレームの次フレームである第３フレームの画像データを前記第１及び第２のメモリ領域に対して前記第１方向に沿って書込むステップと、
    を備え、
    前記第２及び前記第３のメモリ領域は、互いに重複しない関係にあり、
    前記画像データが実際に書き込まれる前記第２のメモリ領域及び前記第３のメモリ領域の記憶容量は等しく、
    前記第２のメモリ領域は、前記(c)ステップにおいて、前記記憶手段から前記第１フレームの画像データが前記第２方向に沿って読み出される前に、前記記憶手段に前記第２フレームの画像データが前記第１方向に沿って書き込まれる複数の画素に対応するメモリ領域であることを特徴とする表示制御方法。

Images