JP2003114649A - 表示装置およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示装置の大型化や高精細化のために表
示画素数を増加に伴なって、電力の増加、フリッカの発
生が避けられなくなるばかりでなく、構成素子の性能を
高める必要が生じるという問題を解決し、比較的低い性
能の素子を用いても、フリッカや電力を抑止できる液晶
装置および駆動方法を提供する。 【解決手段】 画素毎に記憶回路と駆動回路を設けるこ
とで、液晶の駆動タイミングを独立化することで、任意
の周波数で液晶を駆動でき、フリッカや電力が抑止でき
る液晶表示装置が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータの画
像やテレビジョンの映像等を表示するための表示装置お
よび表示装置の駆動方法に関するものである。

【０００２】

【従来の技術】液晶表示装置は、薄型，省電力といった
特徴から注目され、より一層の低コスト化，高性能化の
要求が高まっている。特に、駆動回路を一体形成するポ
リシリコンＴＦＴ-ＬＣＤは、高表示率，低コストＬＣ
Ｄとして期待されている。

【０００３】図５および図６は従来のアクティブマトリ
ックス液晶表示装置の構成図および画素構成図を示した
もので、走査電極１０１とデータ電極１０２の交差点に
トランジスタスイッチ１０３、蓄積容量１０４および液
晶セル１０５から構成された画素アレイ１００と、走査
電極１０１を順次選択駆動する走査電極駆動回路２００
と、データ電極１０２を駆動するデータ電極駆動回路３
００で構成されるものが一般的である。

【０００４】以上のように構成された液晶表示装置につ
いて、以下にその動作について説明する。

【０００５】まず、１つの走査電極１０１を選択し、そ
の走査電極に連なるトランジスタスイッチ１０３をオン
して、データ電極１０２から所定の信号電圧を蓄積容量
１０４および液晶セル１０５に印加する。同様の操作を
走査電極１０１を順次選択走査することで、表示情報に
基づく電圧を全画素に印加する。ここで、蓄積容量１０
４の容量値とトランジスタスイッチ１０３のオフ抵抗値
を調整することで、走査電極１０１の走査周期期間印加
電圧を保持するようにする。また液晶セルの劣化を防ぐ
ために、走査電極１０１の走査周期期間毎にデータ電極
１０２の印加電圧極性を反転する。さらに表示フリッカ
の発生を防ぐために、一般的には液晶セルの駆動周波数
を少なくとも３０ヘルツ以上にする必要があるため、走
査電極１１の走査周期は６０ヘルツ以上になるよう設定
する。

【０００６】

【発明が解決しようとする課題】しかしながら上記の従
来例の構成では、液晶表示装置の大型化や高精細化のた
めに表示画素数を増加させると、走査周期を維持するた
めには走査電極１０１およびデータ電極１０２の駆動周
波数を高める必要があるため電力増加を避けることが出
来ないという課題を有していた。また、表示画素数を増
加させると、走査電極１０１およびデータ電極１０２の
配線抵抗や配線容量が大きくなるため、液晶セル１０５
への印加電圧が低下してしまうという課題を有してい
た。

【０００７】すなわち、液晶表示装置などの表示装置の
表示画素数を増加させると、駆動周波数を高めることに
より電力増加を避けることが出来ないという課題があ
る。

【０００８】また、液晶表示装置などの表示装置の表示
画素数を増加させると、液晶セルなどの表示画素への印
加電圧が低下してしまうという課題がある。

【０００９】さらに階調表示を行う場合には、データ電
極１０２の駆動電圧はアナログ電圧駆動にする必要があ
り、情報機器からのディジタル信号を表示する場合はデ
ィジタル／アナログコンバータをデータ電極駆動回路３
００に内蔵する必要になるばかりでなく、トランジスタ
スイッチの性能の要求が厳しくなり、コストアップが避
けられないという課題を有していた。

【００１０】すなわち、液晶表示装置などの表示装置の
階調表示を行う場合には、コストアップが避けられない
という課題がある。

【００１１】本発明は、上記課題を考慮し、表示画素数
に関わらず、液晶セルなどの画素の駆動周波数を任意の
値に設定できる表示装置及び表示装置の駆動方法を提供
することを目的とするものである。

【００１２】また、本発明は、上記課題を考慮し、また
アナログ回路を用いることなく階調表示を可能な表示装
置及び表示装置の駆動方法を提供することを目的とする
ものである。

【００１３】

【課題を解決するための手段】上述した課題を解決する
ために、第１の本発明（請求項１に対応）は、信号線に
は画像信号に対応する信号を与え、走査信号によって選
択された画素に対応する記憶回路に前記与えられた信号
がデータ情報として記憶され、制御回路は、その記憶さ
れたデータ情報に基づき対応する画素電極に所定電圧を
所定期間印加させる液晶表示装置の駆動方法である。

【００１４】また、第２の本発明（請求項２に対応）
は、前記記憶回路の更新周期と前記画素電極に前記所定
電圧が印加される電圧印加周期とが異なっている第１の
本発明の液晶表示装置の駆動方法である。

【００１５】また、第３の本発明（請求項３に対応）
は、前記データ情報は、階調情報を含み、前記画素電極
に印加される電圧は、その階調情報に応じた複数種類の
電圧である第１または２の本発明の液晶表示装置の駆動
方法である。

【００１６】また、第４の本発明（請求項４に対応）
は、前記データ情報は、階調情報を含み、前記画素電極
に印加される電圧は、その階調情報に応じて前記制御回
路によってパルス幅変調が施された電圧である第１また
は２の本発明の液晶表示装置の駆動方法である。

【００１７】また、第５の本発明（請求項５に対応）
は、前記制御回路は、適宜所定のインターバルで前記画
素電極に印加する電圧を反転させる第１〜４の本発明の
いずれかの液晶表示装置の駆動方法である。

【００１８】また、第６の本発明（請求項６に対応）
は、前記制御回路は、所定の基準信号に応じて前記所定
電圧を印加し、前記所定の基準信号は、少なくとも互い
に隣接する前記画素で異なっている第１〜５の本発明の
液晶表示装置である。

【００１９】また、第７の本発明（請求項７に対応）
は、画像信号に対応する信号が与えられる信号線と、画
素を選択するための走査信号が与えられる走査線と、前
記画素それぞれに対応して設けられ、前記与えられた信
号をデータ情報として記憶する記憶回路と、前記画素そ
れぞれに対応して設けられた制御回路とを備え、走査信
号によって選択された前記画素に対応する前記記憶回路
に前記与えられた信号が前記データ情報として記憶さ
れ、選択された前記画素に対応する前記制御回路は、そ
の記憶されたデータ情報に基づき対応する前記画素の画
素電極に所定電圧を所定期間印加させる液晶表示装置で
ある。

【００２０】また、第８の本発明（請求項８に対応）
は、前記記憶回路の更新周期と前記画素電極に前記所定
電圧が印加される電圧印加周期とが異なっている第７の
本発明の液晶表示装置である。

【００２１】また、第９の本発明（請求項９に対応）
は、前記画素それぞれに対応して設けられ、前記制御手
段の制御に従って前記画素に前記所定電圧を印加する出
力手段を備えた第７の本発明の液晶表示装置である。

【００２２】また、第１０の本発明（請求項１０に対
応）は、前記データ情報は、階調情報を含み、前記画素
電極に印加される電圧は、その階調情報に応じた複数種
類の電圧である第７または８の本発明の液晶表示装置で
ある。

【００２３】また、第１１の本発明（請求項１１に対
応）は、前記データ情報は、階調情報を含み、前記画素
電極に印加される電圧は、その階調情報に応じて前記制
御回路によってパルス幅変調が施された電圧である第７
または８の本発明の液晶表示装置である。

【００２４】また、第１２の本発明（請求項１２に対
応）は、前記制御回路は、適宜所定のインターバルで前
記画素電極に印加する電圧を反転させる第７〜１１の本
発明のいずれかの液晶表示装置である。

【００２５】また、第１３の本発明（請求項１３に対
応）は、前記制御回路は、所定の基準信号に応じて前記
所定電圧を印加させるものであり、前記所定の基準信号
は、少なくとも互いに隣接する前記画素で異なっている
第７〜１２の本発明のいずれかの液晶表示装置である。

【００２６】また、第１４の本発明（請求項１４に対
応）は、前記画素は液晶層であり、前記画素に対応する
液晶層は反射型モードである第７〜１３の本発明のいず
れかの液晶表示装置である。

【００２７】また、第１５の本発明（請求項１５に対
応）は、前記記憶回路は、ダイナミックメモリである第
７〜１４の本発明いずれかの液晶表示装置である。

【００２８】また、第１６の本発明（請求項１６に対
応）は、前記記憶回路及び前記制御回路は、薄膜トラン
ジスタで形成されている第７〜１５の本発明のいずれか
の液晶表示装置である。

【００２９】例えば、本発明の液晶表示装置およびその
駆動方法は、一例として、表示情報を記憶する記憶回路
と、少なくとも２つの電圧レベルを選択的に出力できる
出力回路と、前記記憶回路の記憶情報と所定の基準信号
に基づいて前記出力回路を制御する制御回路とからなる
ピクセルドライバと、画素電極とからなる表示画素を、
複数個形成し、前記記憶回路の更新周期と前記出力回路
の出力駆動周期を異ならしめる。

【００３０】かかる構成により、表示画素数に関わらず
液晶の駆動周期を任意に設定することができ、表示画素
の増加に伴うフリッカの増大や電力の増加を抑制するこ
とができる。

【００３１】次に、複数ビットの記憶回路と共に、制御
回路にパルス幅変調機能を有する。

【００３２】かかる構成により、階調表示においてもア
ナログ回路を不要とし、回路素子の特性も比較的緩やか
にでき、コストの低減ができる。

【００３３】次に、少なくとも隣接する表示画素で、制
御回路の基準信号を異ならしめる。

【００３４】かかる構成により、隣接する画素におい
て、液晶の駆動の位相を異ならせることが可能となり、
液晶セルの駆動周期を低減してもフリッカの発生が抑止
でき、より一層の電力削減が可能になる。

【００３５】次に、液晶セルを反射型モードとすること
が好ましい。

【００３６】かかる構成により、ピクセルドライバを画
素電極と積層して構成することができ、表示画素の高精
細化が可能となる。

【００３７】次に、記憶回路をダイナミックメモリで構
成する。

【００３８】かかる構成により、記憶回路の素子数およ
び面積を削減することができ、コストの低減が可能とな
る。

【００３９】次に、ピクセルドライバを薄膜トランジス
タで形成することが好ましい。

【００４０】かかる構成により、回路を形成するプロセ
スが簡素化できると共に、液晶表示装置の大型化が可能
となる。

【００４１】

【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照して説明する。

【００４２】（実施の形態１）図１に本発明の実施の形
態に係わる液晶表示装置の画素構成図を示す。図１にお
いて、１０５は液晶セル、１１０はピクセルドライバ、
１２１は走査電極、１２２はデータ電極、１２３は第１
の基準信号電極、１２４は第２の基準信号電極である。
図２にピクセルドライバ１１０の構成図を示す。１１１
は記憶回路、１１２は制御回路、１１３は出力回路であ
る。

【００４３】ピクセルドライバ１１０は、マトリクス状
に配置された各画素毎に形成されており、対応する画素
の液晶セルを駆動するドライバである。

【００４４】記憶回路１１１は、表示情報を記憶する回
路である。なお、本実施の形態の表示情報とは、表示さ
れる画像信号に対応するデジタル信号であり、例えば”
０”または”１”の値をとるデジタル信号である。

【００４５】制御回路１１２は、記憶回路１１１に記憶
されている表示情報及び第１または第２の基準信号電極
１２３、１２４からの基準信号に基づき出力回路１１３
を制御する回路である。

【００４６】出力回路１１３は、制御回路１２２の制御
に従って液晶セル１０５を駆動する回路である。

【００４７】走査電極１２１は従来例と同様に順次走査
され、記憶回路１１１への書き込みを有効にするための
電極である。

【００４８】データ電極１２２は、書き込みを有効にさ
れた記憶回路１１１に表示情報を書き込むための電極で
ある。

【００４９】第１の基準信号電極１２３は、データ電極
１２２の方向の画素列に沿ってそれらの画素列毎に配置
されており、その画素列の画素のうち偶数番目の画素の
ピクセルドライバ１１０に基準信号を印加するための電
極である。

【００５０】第２の基準信号電極１２４は、データ電極
１２２の方向の画素列に沿ってそれらの画素列毎に配置
されており、その画素列の画素のうち奇数番目の画素の
ピクセルドライバ１１０に基準信号を印加するための電
極である。

【００５１】なお、本実施の形態のデータ電極１２２は
本発明の信号線の例であり、本実施の形態の走査電極１
２１は本発明の走査線の例であり、本実施の形態のデー
タ電極１２２に与えられる表示情報は本発明の画像信号
に対応する信号の例であり、本実施の形態の記憶回路１
１１に記憶された表示情報は本発明のデータ情報の例で
あり、本実施の形態の液晶表示装置は本発明の表示装置
の例である。

【００５２】次に、このような本実施の形態の動作を説
明する。

【００５３】走査電極１２１は従来例と同様に順次走査
し、記憶回路１１１の書き込みを有効にし、データ電極
１２２から表示情報を書き込む。記憶回路１１１の出力
信号DATAと基準信号電極１２３の信号POLとにより制御
回路１１２と出力回路１１３で液晶セル１０５を駆動す
る。

【００５４】図３に、本発明の第１の実施の形態に係わ
る液晶表示装置の液晶駆動タイミングチャートの例を示
す。図３において、縦方向は信号電圧を示し、横方向は
時間である。所定の画素の基準信号，記憶回路の出力信
号および液晶セルの駆動波形をそれぞれPOL1，DATA1，V
1とし、別の画素の基準信号、記憶回路の出力信号およ
び液晶セルの駆動波形をそれぞれPOL2，DATA2，V2とす
る。

【００５５】図２のVcomを0VとするとDATAが"0"であれ
ば画素電圧はPOLの信号によらず0Vになり、またDATAが"
1"であればPOLが"0"であればV(-)，"1"であればV(+)が
液晶セル１０５に印加される。したがって、図３のよう
にPOL1とPOL2の位相が１８０度異なると液晶セルに印加
される電圧はそれぞれV1,V2のようになる。このよう
に、液晶セルに印加される電圧Ｖ１、Ｖ２は、所定の画
素に対応する記憶回路１１１と別の画素に対応する記憶
回路１１１とに同じ表示情報が記憶されている場合であ
っても、基準信号ＰＯＬ１、ＰＯＬ２に応じて異ならせ
ることが出来る。

【００５６】例えば１秒間につき３０画面分の画像を表
示する場合について考えてみると、液晶表示装置の画素
数が多くなるにつれて、その画素数に応じて走査電極の
数も多くなる。従って１秒間に３０画面分の画像を表示
するためには、走査電極の数が多くなるにつれて一つの
走査電極を走査する時間も短くなる。同様に走査電極に
対応する各画素に信号電圧を印加するために割り当てる
ことが出来る時間も短くなる。従って従来の液晶表示装
置では、走査周期を維持するためには走査電極１２１お
よびデータ電極１２２の駆動周波数を高める必要がある
ため電力増加を避けることが出来ない。あるいは、表示
画素数を増加させると、走査電極１２１およびデータ電
極１２２の配線抵抗や配線容量が大きくなるため、液晶
セル１０５への印加電圧が低下してしまうという問題が
起こる。これらの問題については課題を解決するための
手段で説明した。

【００５７】ところが、本実施の形態では、表示情報
は、走査電極１２１に与えられた走査信号により選択さ
れた画素の記憶回路１１１にデータ電極１２２を通じて
書き込まれる。従って従来の液晶表示装置のように、蓄
積容量および液晶セルに表示する画像信号に対応する電
圧をデータ電極１２２から印加することによって蓄積容
量および液晶セルを充電する必要がない。このため、本
実施の液晶表示装置では、画素の数が多くなっても十分
高速に記憶回路１１１に表示情報を記憶させることが出
来る。

【００５８】そして、走査電極１２１、データ電極１２
２の走査周期とは独立した周期の基準信号を第１の基準
信号電極１２３及び第２の基準信号電極１２４に印加す
ることにより、自由なタイミングで液晶セル１０５を駆
動することが出来る。例えば、液層表示装置が縦１０２
４画素、横１２８０画素の表示領域を有する場合、従来
の液晶表示装置は、１／（３０×１０２４）秒以内の時
間に液晶セル及び蓄積容量の充電を完了しておく必要が
ある。これに対して本実施の形態の液晶表示装置では、
縦１０２４画素、横１２８０画素の表示領域を有する場
合、１／（３０×１０２４）秒以内の時間に記憶回路１
１１に表示情報を書き込めばよい。そして、第１の基準
信号電極１２３及び第２の基準信号電極１２４に例えば
（１／６０）秒周期で基準信号を印加することにより、
図３に示すように液晶セル１０５を（１／６０）秒周期
で駆動することが出来る。また、この基準信号を印加す
る周期を（１／１２０）秒とすれば、液晶セル１０５を
（１／１２０）秒周期で駆動することもできる。このよ
うに本実施の形態の液晶表示装置は自由な周期で液晶セ
ル１０５を駆動することが出来る。

【００５９】なお、本実施の形態では、第１の基準信号
電極１２３と第２の基準信号電極１２４とは、データ電
極１２２の方向の画素列の画素のうちそれぞれ偶数番目
の画素のピクセルドライバ１１０及び奇数番目の画素の
ピクセルドライバ１１０に基準信号を印加するとして説
明したが、これに限らない。第１の基準信号電極１２３
と第２の基準信号電極１２４とは、データ電極１２２の
方向のある画素列ではそれぞれ偶数番目のピクセルドラ
イバ１１０及び奇数番目の画素のピクセルドライバ１１
０に基準信号を印加し、その画素列の隣の画素列では、
第１の基準信号電極１２３と第２の基準信号電極１２４
とはそれぞれ奇数番目のピクセルドライバ１１０及び偶
数番目の画素のピクセルドライバ１１０に基準信号を印
加してもよい。すなわち、第１の基準信号電極１２３と
第２の基準信号電極１２４とは、データ電極１２２の方
向で互いに隣接する画素のピクセルドライバ１１０に異
なった基準信号を印加するようにしてもよい。そして第
１の基準信号電極１２３と第２の基準信号電極１２４と
からピクセルドライバ１１０に印加される基準信号の位
相をそれぞれ異ならせる。このようにすれば互いに隣接
する画素の液晶セル１０５どうしは、互いに極性が逆の
信号電圧が印加されるので、さらに液晶表示装置のフリ
ッカを抑止することが出来る。

【００６０】以上のように本発明の実施の形態によれ
ば、各画素に記憶回路を有することで、走査電極の走査
周期とは独立した基準信号POLにより液晶セルの駆動周
波数を設定できるため、表示画素が増加しても任意の駆
動周波数で液晶セルを駆動できるためフリッカを抑止で
きる、また隣接する画素の基準信号の位相を異ならしめ
ることで、基準信号の周波数が低くてもフリッカの発生
を抑止することができるので、電力削減することが可能
になる。

【００６１】（実施の形態２）以下、本発明の実施の形
態２について図面を参照しながら説明する。図４は本発
明の実施の形態２に係わる液晶表示装置の液晶駆動タイ
ミングチャートの例を示す。図４において、縦方向は信
号電圧を示し、横方向は時間である。

【００６２】図２において、記憶回路１１１が２ピット
以上の情報を記憶できる構成にし、制御回路１１２が基
準信号に基づいてパルス幅変調を行う構成にすること
で、液晶駆動電圧はV(+),V(-)および0Vでパルス幅変調
駆動を行うことができる、液晶は印加電圧の実効値応答
するので、階調表示が可能となる。

【００６３】以上のように本発明の実施の形態によれ
ば、記憶回路を複数ビット構成し、制御回路にパルス幅
変調機能を有する構成とすることで、アナログ電圧を用
いることなく階調表示が可能となる。

【００６４】なお、実施の形態１において、液晶表示装
置の構成をドットマトリックス構成としたが、これに限
定されるものでなく、セグメント構成としてもよい。

【００６５】また記憶回路１１１をＤ型フリップフロッ
プとしたが、スタティックメモリやダイナミックメモリ
等を用いてもよい。

【００６６】また、制御回路１１２および出力回路１１
３の回路構成もこれに限定されるものではなく、所望の
ファンクションを実現できる構成であればよいことは言
うまでもない。

【００６７】また、実施の形態２において、階調数を２
ビットとしたがこれも２ビットに限定されるものではな
い。

【００６８】また、本実施の形態では、出力回路１１３
はVcom、V(+)、V(-)の電圧を出力するとして説明した
が、表示情報が階調情報を含む場合には、その階調情報
に応じた複数種類の電圧を出力しても構わない。

【００６９】このように本実施の形態によれば、表示情
報を記憶する記憶回路と、少なくとも２つの電圧レベル
を選択的に出力できる出力回路と、前記記憶回路の記憶
情報と所定の基準信号に基づいて前記出力回路を制御す
る制御回路とからなるピクセルドライバと、画素電極と
で表示画素を構成することで、表示画素数に関わらず液
晶の駆動周期を任意に設定することができ、表示画素の
増加に伴うフリッカの増大や電力の増加を抑制すること
ができ、その実用的効果は大きい。

【００７０】なお、本発明の表示装置は、本実施の形態
における液晶表示装置に限らず、ＥＬディプレイ装置な
ど、要するに走査電極とデータ電極の交差点にトランジ
スタスイッチが設けられた表示装置でありさえすればよ
い。

【００７１】

【発明の効果】以上説明したところから明らかなよう
に、本発明は、表示画素数に関わらず、液晶セルなどの
画素の駆動周波数を任意の値に設定できる表示装置及び
表示装置の駆動方法を提供することが出来る。

【００７２】また、本発明は、またアナログ回路を用い
ることなく階調表示を可能な表示装置及び表示装置の駆
動方法を提供することが出来る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における液晶表示装
置の画素構成図。

【図２】本発明の第１の実施の形態における図２にピク
セルドライバの構成図。

【図３】本発明の第１の実施の形態における液晶表示装
置の液晶駆動タイミングチャート。

【図４】本発明の第２の実施の形態における液晶表示装
置の液晶駆動タイミングチャート。

【図５】従来のアクティブマトリックス液晶表示装置の
構成図。

【図６】従来のアクティブマトリックス液晶表示装置の
画素構成図。

【符号の説明】

１００ 画素アレイ １０１，１２１ 走査電極 １０２，１２２ データ電極 １０３ トランジスタスイッチ １０４ 蓄積容量 １０５ 液晶セル １１０ ピクセルドライバ １１１ 記憶回路 １１２ 制御回路 １１３ 出力回路 １２３，１２４ 基準信号電極 ２００ 走査電極駆動回路 ３００ データ電極駆動回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ａ Ｆターム(参考） 2H093 NA16 NA31 NA51 NC09 NC11 NC29 ND10 ND39 ND54 5C006 AA15 BB16 BB28 BC06 BF04 BF26 BF34 EB05 FA23 FA47 5C080 AA10 BB05 DD06 DD25 DD26 EE29 FF11 JJ02 JJ03 JJ04

Claims (16)

【特許請求の範囲】
1. 【請求項１】 信号線には画像信号に対応する信号を与
   え、 走査信号によって選択された画素に対応する記憶回路に
   前記与えられた信号がデータ情報として記憶され、 制御回路は、その記憶されたデータ情報に基づき対応す
   る画素電極に所定電圧を所定期間印加させる表示装置の
   駆動方法。
2. 【請求項２】 前記記憶回路の更新周期と前記画素電極
   に前記所定電圧が印加される電圧印加周期とが異なって
   いる請求項１記載の表示装置の駆動方法。
3. 【請求項３】 前記データ情報は、階調情報を含み、 前記画素電極に印加される電圧は、その階調情報に応じ
   た複数種類の電圧である請求項１または２に記載の表示
   装置の駆動方法。
4. 【請求項４】 前記データ情報は、階調情報を含み、 前記画素電極に印加される電圧は、その階調情報に応じ
   て前記制御回路によってパルス幅変調が施された電圧で
   ある請求項１または２に記載の表示装置の駆動方法。
5. 【請求項５】 前記制御回路は、適宜所定のインターバ
   ルで前記画素電極に印加する電圧を反転させる請求項１
   〜４のいずれかに記載の表示装置の駆動方法。
6. 【請求項６】 前記制御回路は、所定の基準信号に応じ
   て前記所定電圧を印加し、 前記所定の基準信号は、少なくとも互いに隣接する前記
   画素で異なっている請求項１〜５のいずれかに記載の表
   示装置。
7. 【請求項７】 画像信号に対応する信号が与えられる信
   号線と、 画素を選択するための走査信号が与えられる走査線と、 前記画素それぞれに対応して設けられ、前記与えられた
   信号をデータ情報として記憶する記憶回路と、 前記画素それぞれに対応して設けられた制御回路とを備
   え、 走査信号によって選択された前記画素に対応する前記記
   憶回路に前記与えられた信号が前記データ情報として記
   憶され、 選択された前記画素に対応する前記制御回路は、その記
   憶されたデータ情報に基づき対応する前記画素の画素電
   極に所定電圧を所定期間印加させる表示装置。
8. 【請求項８】 前記記憶回路の更新周期と前記画素電極
   に前記所定電圧が印加される電圧印加周期とが異なって
   いる請求項７記載の表示装置。
9. 【請求項９】 前記画素それぞれに対応して設けられ、
   前記制御手段の制御に従って前記画素に前記所定電圧を
   印加する出力手段を備えた請求項７記載の表示装置。
10. 【請求項１０】 前記データ情報は、階調情報を含み、 前記画素電極に印加される電圧は、その階調情報に応じ
    た複数種類の電圧である請求項７または８に記載の表示
    装置。
11. 【請求項１１】 前記データ情報は、階調情報を含み、 前記画素電極に印加される電圧は、その階調情報に応じ
    て前記制御回路によってパルス幅変調が施された電圧で
    ある請求項７または８に記載の表示装置。
12. 【請求項１２】 前記制御回路は、適宜所定のインター
    バルで前記画素電極に印加する電圧を反転させる請求項
    ７〜１１のいずれかに記載の表示装置。
13. 【請求項１３】 前記制御回路は、所定の基準信号に応
    じて前記所定電圧を印加させるものであり、 前記所定の基準信号は、少なくとも互いに隣接する前記
    画素で異なっている請求項７〜１２のいずれかに記載の
    表示装置。
14. 【請求項１４】 前記画素は液晶層であり、 前記画素に対応する液晶層は反射型モードである請求項
    ７〜１３のいずれかに記載の表示装置。
15. 【請求項１５】 前記記憶回路は、ダイナミックメモリ
    である請求項７〜１４のいずれかに記載の表示装置。
16. 【請求項１６】 前記記憶回路及び前記制御回路は、薄
    膜トランジスタで形成されている請求項７〜１５のいず
    れかに記載の表示装置。