CN109410829A - 一种异形柔性led显示屏的控制系统 - Google Patents

Abstract

本发明公开了的一种异形柔性LED显示屏控制系统，该控制系统基于高通透，高亮显示，性能稳定，超轻，超薄的异形柔性LED显示屏终端，在保证保证驱动条的通用性，避免数据串位，造成数据混乱情况下，在主控单元对控制信号插入“虚拟点”操作，进行加0位设置，起到占位效果，保证了驱动条的效果。此操作只需要改动控制单元中的代码，操作简单，不用更改驱动条，技术成本低，避免产生资源浪费。LED显示屏采用柔性屏，具有轻薄、透明、可收卷、设计自由等特点，可满足更多元的多媒体广告的需求。

Description

一种异形柔性LED显示屏的控制系统

技术领域

本发明涉及LED显示屏控制领域，尤其涉及一种异形柔性LED显示屏的控制系统。

背景技术

随着LED显示技术的不断成熟与进步，柔性透明薄膜LED显示屏技术在发展中虽然不够成熟，但柔性透明薄膜LED显示屏突破了之前的LED玻璃显示屏的传统方法，实现了显示屏的柔性、轻薄、高通透性的特点。常规柔性LED显示屏是以矩形为主要显示屏形状，由于其形状固定，因此无法满足更多元的多媒体广告的需求，因此异形柔性LED显示屏应运而生。目前驱动矩形柔性LED显示屏的技术较为单一，驱动矩形显示屏的大多数方式是采用行扫描视频数据进行存储，每个像素点对应一个地址，再通过列控制读取地址将地址中的数据与显示屏上的LED进行对应点亮。目前常规驱动条是同时驱动8行8列的LED芯片，异形屏的分辨率必定不够8×8分辨率，如果根据异形屏的分辨率进行改驱动条，势必造成成本高、技术繁杂性的问题，以及驱动条无法满足技术通用性。在考虑成本问题的情况下，如果不改动驱动条，直接使用目前常规的驱动条，直接驱动异形柔性LED显示屏一定会造成数据串位，地址数据不能准确传送，造成乱码，无法达到理想的多媒体广告效果。

发明内容

根据现有技术存在的问题，本发明公开了一种异形柔性LED显示屏的控制系统，包括：

上位机、主控单元、传输单元、驱动单元、异形柔性LED显示屏。上位机包括视频生成单元和坐标映射系单元，主控单元主要由ARM+FPGA双核共同搭建，传输单元主要由网线进行数据传送，驱动单元主要是将接收的串行数据转为并行数据，数据通过驱动条与柔性屏端口边沿上的FPC接口相连将像素点信号送给异形柔性LED显示屏，从而驱动柔性LED显示屏。

进一步地，因为当前柔性LED显示屏是异形，相对于上位机屏幕上显示的矩形图片，图片并不能全部显示，需要根据LED显示屏的走线方式，将图像的部分像素点舍弃。上位机再将LED显示屏上的芯片位置与提取的图像像素点相映射，形成一一对应关系，即得上位机设计的图像像素点坐标信息，即为控制信号。同时还需要生成与LED显示屏分辨率相同的视频源；

接收所述上位机传送的控制信号和视频源信息的主控单元，所述主控单元需要对将控制信号进行加“虚拟点”操作，形成占位模式，将异形像素点进行矩形化，用0位将空位置填满，避免数据串位，来满足驱动条的通用性。

接收所述主控单元转换的串行数据和串行时钟信号的传输单元；

接收所述传输单元传送的串行数据和串行时钟信号的驱动单元，所述驱动单元将串行数据转为并行数据，输出相对应LED点阵的RGB数据，从而驱动LED显示屏；

所述异形柔性LED显示屏，即为非矩形柔性LED显示屏，其柔性LED显示屏不再是固定矩形，其中LED芯片是按照等距等比例进行按放的，可参考柔性透明薄膜LED显示屏。

进一步地，主控单元通过DVI线接上位机提供的视频源，经过DVI解码电路将视频源解码为RGB像素点数据。ARM通过USB接口接收坐标映射单元传送的控制信号，FPGA接收ARM传输的控制信号，在ARM的控制下对像素点数据进行视频控制。在进行视频控制之前，FPGA需要对转换的串行信号处理，进行异形坐标信息矩形化，在相对于矩形屏没有像素点的位置，需要加入空地址，进行数据占位，避免造成数据串位，导致数据乱码，使得无法驱动相应的LED芯片。并对像素点数据进行γ反校正，再将RGB并行像素点信号转换为串行信号、最终加上串行时钟通过网口输出。

由于采用了上述技术方案，本发明提供的一种异形柔性LED显示屏的控制系统，该系统为符合驱动条的技术通用性、避免造成成本浪费的问题，采用一种在主控单元进行插入“虚拟点”的方式，形成占位模式，操作简单，技术成本及制作成本低廉。并且本发明中LED显示屏采用柔性屏，具有轻薄、透明、可收卷、设计自由等特点，可满足更多元的多媒体广告的需求。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明异形柔性LED显示屏的控制系统的结构示意图。

图2为本发明异形柔性透明薄膜LED显示屏结构示意图；

图3为本发明矩形柔性LED显示屏中走线方式的示意图；

图4为本发明异形柔性LED显示屏中走线方式的示意图；

图5为本发明异形柔性LED显示屏中插入虚拟点的理想效果图。

具体实施方式

为使本发明的技术方案和优点更加清楚，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚完整的描述：

本发明公开了一种异形柔性LED显示屏的控制系统：上位机、主控制单元、传输单元、驱动单元、柔性LED显示屏。其控制系统的结构示意图如图1所示。本发明中采用的异形柔性LED显示屏，以图2分辨率的柔性LED显示屏为例，主要由ITO导电薄膜、高透明度的面板、嵌入的LED芯片三部分构成。

上位机，根据图4异形柔性LED显示屏走线方式，需要对上位机屏幕上矩形图像的像素点进行像素点提取，并舍弃部分像素点。如图5，将黑点位置像素点提取出来，将空白点位置像素点舍弃。再将LED显示屏上的芯片位置与提取的图像像素点相映射，形成一一对应关系，即得上位机设计的图像像素点坐标信息，即为控制信号，同时还需要生成与LED显示屏分辨率相同的视频源。

接收所述上位机传送的图像像素点坐标信息和视频源信息的主控单元，主控单元通过DVI接口接收上位机提供的视频源，视频源经过DVI解码电路解码成为RGB三种像素点数据。ARM处理器通过USB接口接收坐标信息，并存入ARM处理器外接的存储器，ARM处理器再传送给FPGA控制器，这样FPGA控制器在ARM处理器的控制下对像素点数据进行视频控制。像素点数据在从FPGA输出之前，需要将异形屏像素点进行矩形化，即在FPGA数据处理单元中操作，为异形屏插入“虚拟点”，并成为固定设置。如图3显示，是常规矩形柔性LED显示屏的走线方式，驱动条也是按照此走线顺序给数据。图4为异形柔性LED显示屏的走线方式例图，参照图3矩形屏的走线方式，会有空缺位置，即为添加虚拟点的位置，形成占位模式，此处添加的虚拟点即加0位设置，将空缺位置补0模式即可。驱动条当按照矩形屏给数据的时候，有0位的存在保证数据还是为8×8的数据位，0位是不需要显示的，从而避免数据串位，也保证驱动条的通用性。再将像素点数据进行γ反校正，再对数据接口转换，将RGB像素点数据的并行信号转换为串行，加上时钟信号，通过网口传送出去。

接收所述主控单元传送的串行数据和串行时钟的传输单元；传输单元的作用就是将FPGA控制器输出的RGB像素数据和串行时钟信号发送出去，就是个网线传输。

接收所述传输单元传送的串行数据和串行时钟的驱动单元，所述驱动单元将串行数据转为并行数据，输出相对应LED点阵的RGB数据，从而驱动LED显示屏。驱动单元将串行数据转化为并行的信号，输出相对应LED点阵的RGB数据，采用驱动脉冲占比控制法驱动LED显示屏，最终在显示屏上实时显示对应分辨率的上位机的视频源。

本发明公开了的一种异形柔性LED显示屏控制系统，该控制系统基于高通透，高亮显示，性能稳定，超轻，超薄的异形柔性LED显示屏终端，在保证保证驱动条的通用性，避免数据串位，造成数据混乱情况下，在主控单元对控制信号插入“虚拟点”操作，进行加0位设置，起到占位效果，保证了驱动条的效果。此操作只需要改动控制单元中的代码，操作简单，不用更改驱动条，技术成本低，避免产生资源浪费。LED显示屏采用柔性屏，具有轻薄、透明、可收卷、设计自由等特点，可满足更多元的多媒体广告的需求。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (2)

1.一种异形柔性LED显示屏的控制系统，其特征在于包括：

上位机，生成与异形柔性LED显示屏分辨率相同的视频源；所述上位机根据异形柔性LED显示屏的走线方式提取屏幕上矩形图像的像素点信息，将LED显示屏上的芯片位置与提取的图像像素点相映射形成一一对应关系的图像像素点坐标信息，将该图像像素点坐标信息定义为控制信号；

接收所述上位机传送的视频源和控制信号的主控单元，所述主控单元通过增加虚拟点将异性像素点进行矩形化处理，用零位将空位置填满形成占位模式；

接收所述主控单元传送的串行数据和串行时钟的传输单元，所述传输单元将接收到的串行数据采用网线传输方式输出；

接收所述传输单元传送的串行数据和串行时钟的驱动单元，所述驱动单元将接收到的视频的串行数据和时钟信号的串行数据转为并行数据，同时输出相应LED点阵的像素点数据信息。

2.根据权利要求1所述的一种异形柔性LED显示屏的控制系统，其特征还在于：所述主控单元至少包括FPGA控制器、ARM处理器和DVI解码电路；所述主控制单元通过DVI解码电路接收视频源、并将视频源信号解码为RGB像素点数据；所述ARM处理器通过USB接口接收控制信号、并存入ARM处理器中，所述ARM处理器再将控制信号传送至FPGA控制器；所述FPGA控制器将控制信号添加上虚拟点形成占位模式，在ARM处理器的控制下对像素点数据进行视频控制、并对像素点数据进行γ反校正，再将RGB并行像素点信号转换为串行信号、最后加上串行时钟信号通过网口输出。