KR20060099376A - 중첩 표시 가능한 디스플레이 컨트롤러 - Google Patents

중첩 표시 가능한 디스플레이 컨트롤러 Download PDF

Info

Publication number
KR20060099376A
KR20060099376A KR1020050059980A KR20050059980A KR20060099376A KR 20060099376 A KR20060099376 A KR 20060099376A KR 1020050059980 A KR1020050059980 A KR 1020050059980A KR 20050059980 A KR20050059980 A KR 20050059980A KR 20060099376 A KR20060099376 A KR 20060099376A
Authority
KR
South Korea
Prior art keywords
display
screen
vram
address
display data
Prior art date
Application number
KR1020050059980A
Other languages
English (en)
Other versions
KR100770622B1 (ko
Inventor
겐이치로 구로키
세이지 가와무라
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060099376A publication Critical patent/KR20060099376A/ko
Application granted granted Critical
Publication of KR100770622B1 publication Critical patent/KR100770622B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/04Partial updating of the display screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 중첩 표시를 행하는 경우, 공통 데이터 버스를 점유하는 비율이 커지게 되어, 보다 많은 데이터를 표시하기 위해서는 데이터 버스의 동작 속도를 높게 하는 수밖에 없어 소비 전력이 커지는 과제를 해결하는 것을 목적으로 한다.
중첩되는 윈도우의 정점 좌표(X, Y)에서 화면을 슬라이스하도록 설정하고, 상기 슬라이스된 직사각형 영역에 대하여 VRAM 상의 선두 어드레스와 스텝 폭을 설정함으로써, VRAM으로부터 모든 윈도우의 표시 데이터를 판독하는 것은 아니라, 실제로 화면에 표시되는 가시적인 데이터만을 판독하도록 한다.

Description

중첩 표시 가능한 디스플레이 컨트롤러{DISPLAY CONTROLLER ENABLING SUPERPOSED DISPLAY}
도 1a는 본 발명의 디스플레이 컨트롤러의 구성예를 도시한 도면.
도 1b는 본 발명의 디스플레이 컨트롤러의 동작예를 도시한 도면.
도 2a는 본 발명의 액정 디스플레이 표시 이미지예를 도시한 도면.
도 2b는 표시 이미지예에 대응한 화면 분할 설정을 도시한 도면.
도 2c는 각 직사각형 영역의 선두 어드레스와 스텝 폭을 설명하는 도면.
도 3은 VRAM에 저장된 각 층의 표시 데이터와 직사각형 영역과의 대응을 설명하는 도면.
도 4a는 표시 층의 상하 관계를 변경한 경우의 액정 디스플레이 표시 이미지예를 도시한 도면.
도 4b는 표시 층의 상하 관계를 변경한 경우의 표시 이미지예에 대응한 화면 분할 설정을 도시한 도면.
도 4c는 표시 층의 상하 관계를 변경한 경우의 각 직사각형 영역의 선두 어드레스와 스텝 폭을 설명하는 도면.
도 5a는 최상위 층의 표시 영역을 확대한 경우의 액정 디스플레이 표시 이미지예를 도시한 도면.
도 5b는 최상위 층의 표시 영역을 확대한 경우의 표시 이미지예에 대응한 화면 분할 설정을 도시한 도면.
도 5c는 최상위 층의 표시 영역을 확대한 경우의 각 직사각형 영역의 선두 어드레스와 스텝 폭을 설명하는 도면.
도 6a는 조합 회로에 의한 설정치 변환 회로예를 설명하는 도면.
도 6b는 시퀀서에 의한 설정치 변환 회로예를 설명하는 도면.
도 7은 중첩 표시 이미지예와 VRAM의 표시 데이터 저장예를 도시한 도면.
도 8a는 종래의 중첩 표시 디스플레이 컨트롤러의 구성예를 도시한 도면.
도 8b는 종래의 중첩 표시 디스플레이 컨트롤러의 동작예를 설명하는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
l1, 81, 30 : VRAM
12, 82 : 판독 제어부
13, 83 : 데이터 버퍼
14, 84 : 표시 제어부
15, 85 : 공통 데이터 버스
20 : 분할 설정 테이블
25 : 선두 어드레스 설정 테이블
61∼63, 65∼66 : 기억 수단
64 : 설정 변경의 트리거
67 : 감산기
68 : 가감산기
69 :시퀀서
[특허 문헌 1] 일본 특개평6-75741호 공보
[특허 문헌 2] 일본 특개평2-33622호 공보
[특허 문헌 3] 일본 특개평6-124189호 공보
본 발명은 복수의 화면을 중첩 표시할 수 있는 디스플레이 컨트롤러에 관한 것으로, 특히, 동기형(RGB 인터페이스)의 디스플레이 제어 블록 및 디스플레이에 표시되는 화면 데이터가 저장된 메모리(VRAM)와, 그 VRAM에서 디스플레이 제어 블록으로 데이터를 전송하기 위한 공통 데이터 버스를 갖는 LSI에 관한 것이다.
도 7은 중첩 표시의 디스플레이 표시 이미지예와 VRAM의 표시 데이터 저장예를 도시하고 있다. 도 7에 있어서는, A 층의 화면, B 층의 화면 및 C 층의 화면이 디스플레이 상에 중첩 표시되고, VRAM에는 각각의 층 표시 데이터가 저장되어 있는 것이 예시되어 있다.
도 8a는 도 7에 예시되었던 것과 같은 중첩 표시를 하기 위한 종래의 디스플레이 컨트롤러의 구성예를 도시하는 도이며, 도 8b는 그 동작을 설명하는 도면이다.
도 8a에 도시하는 구성예에서는, 층마다 VRAM(81)로부터의 판독을 제어하는 판독 제어부와, 판독된 데이터를 저장하는 데이터 버퍼를 포함한다. 각 판독 제어부(82)는, 도 8b에 도시한 바와 같이, 1 프레임마다 자율적으로 필요한 데이터를 VRAM(81)로부터 판독하여 데이터 버퍼(83)에 저장한다. 표시 제어부(84)는 동기 신호를 출력함과 동시에, 디스플레이 컨트롤러의 외부에서 제공되는 각 층마다의 표시 위치(원점 좌표와 X, Y 사이즈)와 각 층의 우선 순위에 따라서, 출력 좌표에 출력되어야 하는 데이터를 각 층의 데이터 버퍼(83)로부터 선택하여, 화소 데이터로서 출력한다.
전술한 바와 같이 중첩 표시를 하기 위해서는, 모든 윈도우의 표시 데이터를 일단 VRAM(81)로부터 판독하여 각각의 데이터 버퍼에 저장하고, 그 데이터의 우선 순위에 따라 표시하기 때문에, 공통 데이터 버스(85)를 점유하는 비율(버스 대역 폭)이 증가하게 되어, 보다 많은 데이터를 표시하기 위해서는 데이터 버스의 동작 속도를 높게 할 수밖에 없고, 그에 따라 소비 전력이 커지는 문제가 있었다.
다음에, 본 발명과 관련된 디스플레이에 복수의 화면을 표시하는 기술을 기재한 선행 기술 문헌을 소개한다.
특허 문헌 1에는 CRT 화면 일부의 표시를 재기록하는 경우에 VRAM 영역의 이용 효율을 향상시켜 CPU 타임의 소비를 줄이고, 메모리의 소비를 줄이는 방법이 기재되어 있지만, 화면 표시를 전환함으로써 복수의 화면을 중첩 표시하는 것은 아니다.
특허 문헌 2에는 라스터형의 표시 장치에 복수의 화면을 중첩 표시하는 경우 의 디스플레이 제어 기술이 기재되어 있다. 특허 문헌 2에 기재된 디스플레이 제어에서는 설정된 수평 라인 화면 분할 데이터에 기초하여 화상 데이터를 저장한 프레임 버퍼의 어드레스를 전환함으로써, 프레임 버퍼로부터 표시 장치에 직접 화상 데이터를 송출하고 있다.
특허 문헌 3에는 퍼스널 컴퓨터 등의 표시 화면에 텔레비전 등의 비디오 화상을 중합시켜서 표시하는 화상 표시 장치에 있어서, 중합되어 숨는 부분은 비디오용 VRAM에 기록하지 않는 기술이 기재되어 있다.
상기 특허 문헌 1 내지 3에는 디스플레이에 복수의 화면을 표시하는 기술에 관해서 여러 가지 기재되어 있지만, 동기형(RGB 인터페이스)의 디스플레이 제어 블록과, 디스플레이에 표시되는 화면 데이터가 저장된 메모리(VRAM), 및 그 VRAM에서 디스플레이 제어 블록으로 데이터를 전송하기 위한 공통 데이터 버스를 포함하는 LSI에서의 상기 과제에 관해서 기재한 것은 없다.
본 발명이 해결하고자 하는 과제는 중첩 표시를 하는 경우, 공통 데이터 버스를 점유하는 비율(버스 대역 폭)이 증가하여, 보다 많은 데이터를 표시하기 위해서는 데이터 버스의 동작 속도를 높게 할 수밖에 없어, 그에 따라 소비 전력이 커진다는 점이다.
중첩되는 윈도우의 정점 좌표(X, Y)에서 화면을 슬라이스하도록 설정하고, 상기 슬라이스된 직사각형 영역에 대하여 VRAM 상의 선두 어드레스와 스텝 폭을 설 정함으로써, VRAM으로부터 모든 윈도우의 표시 데이터를 판독하는 것은 아니라, 실제로 화면에 표시되는 가시적인 데이터만을 판독하도록 한다.
이하, 도면을 참조하여 본 발명의 실시예에 관해서 상세히 설명한다. 중첩 표시된 디스플레이 표시 이미지와 VRAM으로의 표시 데이터 저장은 도 7에 예시한 것과 동일하다고 전제한다. 또한, 각 층마다의 표시 위치(원점 좌표와 X, Y 사이즈)와 각 층의 우선 순위도 종래예와 마찬가지로 디스플레이 컨트롤러의 외부에서 제공되는 것으로 한다.
도 1a는 중첩 표시를 하기 위한 본 발명의 디스플레이 컨트롤러의 실시예를 도시하는 도면이며, 도 1b는 그 동작을 설명하는 도면이다. 도 1a에 도시하는 바와 같이, 본 발명의 실시예에 따른 디스플레이 컨트롤러는 각 층에 의해 공유되는 판독 제어부(12)와 데이터 버퍼(13)를 포함한다. 표시 제어부(14)는 아래에 설명하는 분할된 화면 D0, D1, …, D24의 표시 데이터를 어드레스를 순차적으로 선택함으로써 순서대로 판독한다. 판독된 표시 데이터는 데이터 버퍼(13)로부터 직접 그대로 출력된다. 도 2a는 본 발명의 LCD 표시 이미지예이다. 중첩되는 윈도우의 정점 좌표에서 화면을 슬라이스하도록 설정하고, 상기 슬라이스된 형성된 직사각형 영역(상기 분할된 화면) D0, D1, …, D24가 도 2a에 표시되어 있다. 도 2a에는 C 층, B 층, A 층 순으로 우선 순위가 설정되어 있는 예가 표시되어 있다.
도 2a의 표시 이미지에 대응하여 중첩되는 윈도우의 정점 좌표(X, Y)에서 화면을 슬라이스한 분할 설정이 도 2b의 분할 설정 테이블(20)에 표시되어 있다. 도 2b에 표시된 예에서는 도 2a의 표시 이미지에 대응하여 수평 방향의 분할 H0 내지 H3에 대한 좌표치 P0 내지 P3과, 수직 방향의 분할 V0 내지 V3에 대한 좌표치 L0 내지 L3이 설정되어 있다.
도 2c는 상기 슬라이스되어 형성된 각 직사각형 영역 D0, D1, …, D24의 VRAM 상의 선두 어드레스와, 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 설정하는 선두 어드레스 설정 테이블(25)을 도시한 도면이다. 도 2b 및 도 2c의 설정치는 디스플레이 컨트롤러의 외부에서 제공되는 각 층의 표시 위치(원점 좌표와 X, Y 사이즈), 각 층의 우선 순위 및 각 층의 표시 데이터의 VRAM 상의 선두 어드레스로 구할 수 있다.
예컨대, 도 2a의 표시 이미지에 있어서, A 층은 원점 좌표가 (0,0), X 사이즈가 P4, Y 사이즈가 L4, B 층은 원점 좌표가 (P0, L0), X 사이즈가 P2-P0, Y 사이즈가 L2-L0, 그리고 C 층은 원점 좌표가 (P1, Ll), X 사이즈가 P3-P1, Y 사이즈가 L3-L1로서 주어진다. 이들 값과 그 대소 관계에 의해 각 윈도우의 정점 좌표를 구할 수 있고, 이에 따라 도 2b의 설정치를 얻을 수 있다.
또한 부가하여 각 층의 우선 순위와 표시 데이터의 VRAM 상의 선두 어드레스에 의해 도 2c의 설정치를 구할 수 있다. 분할 설정 테이블(20)에 의해 직사각형 영역 D0, D1, …, D24의 위치와 사이즈를 인식할 수 있고, 각 층의 우선 순위와, 각 층의 원점 좌표, 및 사이즈에 의해 각 직사각형 영역에 가시적으로 표시되는 데이터가 어떤 층의 표시 데이터인지 인식할 수 있다. 그 인식에 기초하여 각 층의 표시 데이터의 VRAM 상의 선두 어드레스와 분할 설정 테이블(20)의 데이터로부터 도 2c의 선두 어드레스 설정 테이블(25)의 설정치를 구할 수 있다.
이들 설정치를 구하는 연산은 도 1a의 표시 제어부(14)에서 행해져 설정된다. 표시 제어부(14)는 이 설정치에 기초하여 VRAM(11)으로부터 판독되는 데이터의 어드레스를 판독 제어부(12)에 지시한다.
다음에, 도 2b, 도 2c에 설정된 설정치에 기초하여 VRAM(11)으로부터의 표시 데이터 판독에 관해서 도 3을 참조하면서 설명한다.
도 3에는 층 A, 층 B 및 층 C의 표시 데이터가 각각 A0, A1 및 A2를 선두 어드레스로서 저장되어 있는 VRAM(30)과 층 A의 표시 데이터와 상기 직사각형 영역과의 관계를 나타내는 테이블(31), 층 B의 표시 데이터와 상기 직사각형 영역과의 관계를 나타내는 테이블(32), 및 층 C의 표시 데이터와 상기 직사각형 영역과의 관계를 나타내는 테이블(33)이 기재되어 있다. 또, 테이블(31 내지 33)은 메모리 상에 존재하는 것은 아니고, VRAM 상에 저장된 각 층의 데이터를 직사각형 영역과의 관계로 설명하기 위한 것이다.
표시 데이터의 판독은 선두 어드레스 설정 테이블의 선두 데이터인 직사각형 영역 D0의 스타트 어드레스(A0)로부터 시작된다. A0으로부터 시작되어, 순차 D0의 라인 0의 데이터, 즉 테이블(31)의 선두에 표시된 D0-Line(0)의 데이터가 전부 판독되면, 다음에 선두 어드레스 설정 테이블(25)의 다음 엔트리인 D1의 스타트 어드레스가 참조되어 A0 + P0으로부터 D1의 라인 0의 데이터가 판독된다. D4의 라인 0의 데이터가 판독되면 D0의 스타트 어드레스와 스텝 폭이 참조되어, 어드레스 A0 + P4로부터, 다음 라인인 라인 1의 데이터가 판독된다. 그리고, 라인이 바뀔 때마다 상기 D0의 데이터를 참조하여 스타트 어드레스를 구하고, 예컨대 스타트 어드레스 를 갱신하는 동작이 반복된다. 물론, 스타트 어드레스를 갱신하는 대신에, 스텝 폭을 갱신하는 것도 가능하다. 라인 방향의 직사각형 영역의 전환은 판독된 화소수를 카운트하는 카운터 등을 설치하여 분할 설정 테이블(20)의 수평 방향의 설정치와 비교함으로써 판별될 수 있다.
직사각형 영역 D0∼D4의 라인 0, 라인 l, …의 데이터를 판독하고, 판독된 라인 수가 L0에 달하면 상기 동작의 반복은 종료하고, D4의 다음 엔트리인 D5의 스타트 어드레스가 선두 어드레스 설정 테이블(25)로부터 판독되고, 상기 어드레스로부터의 표시 데이터, D5의 라인 0의 데이터가 판독되어 표시된다. 다음에는 D6의 엔트리인 스타트 어드레스로부터 B 층의 선두 어드레스 A1가 판독되어, VRAM으로부터 D6의 라인 0의 데이터, 테이블(32)에 D6-Line(0)으로 표시된 데이터가 판독된다. 순차적으로 라인 0의 데이터가 D9까지 판독되면, 다음에 라인 1의 데이터가 D5, D6, …, D9로 판독된다. D6의 B 층의 데이터는 스텝 폭이 P2-PO로 설정되어 있기 때문에, A1 + P2 - P0으로부터 판독된다.
수직 방향의 직사각형 영역의 전환은 판독된 라인 수를 카운트하는 카운터 등을 설치하여, 분할 설정 테이블(20)의 수직 방향의 설정치와 비교함으로써 판별될 수 있다.
상기한 동작을 이하 마찬가지로 반복함으로써, 직사각형 영역 D24까지의 실제로 표시되는 가시적인 표시 데이터만을 VRAM으로부터 판독할 수 있다.
이상, 전술한 설명에서 분명한 바와 같이, 상기 도 2b 및 도 2c와 같이 설정함으로써, 가시적으로 표시되는 화소 좌표 단위로 판독되는 VRAM 어드레스를 고유 하게 결정할 수 있기 때문에, 도 1a에 도시한 바와 같이 판독 제어부(12) 및 데이터 버퍼(13)가 복수의 층에 대하여 각각 하나가 되어 데이터 전송 횟수도 표시 화소당 한 번이 된다.
다음에, 표시 이미지를 변경한 경우의 설정치 변경에 관해서 설명한다.
도 4a 내지 도 4c에 의해 B 층을 최상위로 한 경우의 예를 설명한다.
이 경우, 직사각형 영역(D12)에 표시되는 데이터가 C 층에서 B 층으로 변경되기 때문에 도 4c에 도시한 바와 같이, Dl2의 스타트 어드레스와 스텝 폭의 설정이 C 층의 것에서 B 층의 것으로 변경된다. 분할 설정은 정점 위치가 변하지 않기 때문에, 도 4b에 도시하는 대로 변경할 필요가 없다. 상기한 예로부터 이해하겠지만, 층의 우선 순위만을 변경한 경우에는 분할 설정을 변경할 필요가 없고, 선두 어드레스 설정 테이블도 중첩되는 직사각형 영역의 설정 데이터만을 변경하면 된다.
도 5a 내지 도 5c에 도시하는 것은 C 층을 좌측 위로 확대한 경우의 예를 설명하는 도면이다. 이 경우는 정점 위치가 변하기 때문에 도 5b에 도시한 바와 같이 분할 설정치가 변경된다. 선두 어드레스 설정 테이블에 대해서는 도 5c에 도시한 바와 같이 분할 설정치를 변경된 분할 설정치로 변경하면 된다.
따라서, 한 번 선두 어드레스 테이블 등의 값을 설정하면, 처음부터 설정을 다시 할 필요는 없고, 표시 이미지가 변경되어 화면 상의 각 층 윈도우의 원점 좌표, 종횡 사이즈, 및 각 층 표시의 우선 순위 중 어느 것이 변경되더라도 그 변경에 의해 영향을 받는 직사각형 영역에 대해서만 상기 분할 테이블의 설정치와 상기 선두 어드레스 설정 테이블의 설정치를 재차 설정하면 된다.
이상의 설명에서는 각 층의 표시 위치(원점 좌표와 X, Y 사이즈)와 각 층의 우선 순위와, VRAM 상의 선두 어드레스로 이루어지는 종래의 층 설정을 본 발명의 슬라이스 좌표(분할 설정)로 분할된 직사각형 영역의 선두 어드레스, 스텝 폭 설정으로 이루어지는 설정에 대한 변환이 표시 제어부(14)에서 이루어진다고 하였으나, 이 변환 처리를 본 발명의 디스플레이 컨트롤러의 외부에 설치된 CPU에서 실행하여 표시 제어부(14)의 분할 설정 테이블(20)과 선두 어드레스 설정 테이블(25)에는 변환후의 설정 데이터가 제공되도록 하는 것도 가능하다.
본 발명의 디스플레이 컨트롤러로 상기 변환 처리를 하기 위해서는, 표시 제어부(14)에 CPU를 설치하여 소프트웨어로 실행하는 것도, 표시 제어부(14)에 하드웨어를 부가하여 하드웨어로 행하고, 변환 결과를 분할 설정 테이블(20)과 선두 어드레스 설정 테이블(25)에 설정할 수도 있다.
상기 변환 처리가 표시 제어부(14)에서 소프트웨어에 의해 이루어지는 경우는, 표시 제어부(14)가 컴퓨터에 해당하여, 도 2b, 도 2c에 관해서 설명한 설정 처리가 프로그램에 의해 실행되어, 즉 프로그램이 컴퓨터에 설정 처리 기능을 실행시킨다. 프로그램 처리를 하는 경우에, 이 설정치에 기초하여 각 직사각형 영역의 표시 데이터의 VRAM 상에서의 어드레스 지정 기능도 분명하게 실현될 수 있다.
전술한 외부에서 제공되고, 설정된 각 층의 표시 위치(원점 좌표와 X, Y 사이즈)와 각 층의 우선 순위와 VRAM 상의 선두 어드레스에 기초하여, 도 2b 및 도 2c에 기재된 분할 설정 테이블(20)과 선두 어드레스 설정 테이블(25)의 설정치를 하드웨어로 구하는 경우의 설정치 변환 회로예를 설명한다.
도 6a는 조합 회로에 의한 변환 회로예를 도시한다.
각 층에 대응한 기억 수단(61, 62)에 각각 표시 화면 상의 표시 좌표와 표시 사이즈, VRAM 상의 선두 어드레스가 기억 수단(63)에 중첩 정보가 제공되고, 각 층의 표시 좌표의 대소 관계와 중첩 정보에 기초하여, 대소 비교나 스위치에 의해서 선택된 값을 감산 회로(67), 가감산 회로(68)로 계산함으로써, 도 2b 등에 기재된 각 층의 분할 설정인 슬라이스 좌표나 도 2c에 기재된 직사각형 영역의 VRAM 상의 선두 어드레스와 스텝 폭을 구하여 각각 기억 수단(65, 66)에 저장한다. 기억 수단(65, 66)에 저장된 데이터가 분할 설정 테이블(20)과 선두 어드레스 설정 테이블(25)에 설정된다.
도 6b는 시퀀서에 의한 변환 회로예를 도시한다.
조합 회로만으로 실현하면, 각 층마다 가감산 회로가 필요해지기 때문에, 시퀀서(69)에 의해 설정치를 순서대로 계산하는 기구로 한다. 설정 변경이 있었던 경우에만 설정치를 갱신하기 때문에, 시퀀서에는 설정 변경의 트리거(64)가 주어지고, 그것에 의하여 시퀀서가 기동되어 설정치를 계산한다.
이상 상세히 설명한 본 발명에 따르면, 공통 데이터 버스를 점유하는 비율을 축소하는 것이 가능해져 공통 데이터 버스의 사용율이 감소하기 때문에, 버스의 실장 속도를 떨어뜨릴 수 있고, 그에 따라 소비 전력을 줄일 수 있다. 버스의 실장 속도를 떨어뜨리지 않고서 사용하는 경우에는, 다른 블록 간의 데이터 전송에 사용하는 것이 가능해지기 때문에 시스템으로서의 성능 향상에 기여한다.
또한, 종래에는 중첩 표시를 위해 각 층에서 독립된 판독 회로가 필요하였으나, 단독 판독 회로가 되기 때문에 회로 규모를 작게 할 수 있다.
(부기 1) 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM과,
상기 VRAM으로부터 판독되는 표시 데이터의 어드레스를 지정하는 판독 제어부와,
상기 판독 제어부가 지정한 어드레스의 상기 VRAM으로부터 판독된 표시 데이터를 저장하는 데이터 버퍼와,
상기 VRAM, 상기 판독 제어부 및 상기 데이터 버퍼가 접속되어, 상기 표시 데이터의 어드레스와 이 어드레스의 표시 데이터를 전송하는 공통 버스와,
상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스와, 상기 화면 상의 각 층의 윈도우의 원점 좌표, 종횡 사이즈 및 각 층의 표시 우선 순위에 기초하여 화면 상에 가시적으로 표시되는 표시 데이터의 상기 VRAM 상의 어드레스를 순차적으로 구하여 상기 판독 제어부에 제공하고, 상기 판독 제어부로 하여금 상기 VRAM으로부터 판독되는 표시 데이터의 어드레스를 지정하게 하여, 상기 화면 상에 가시적으로 표시되는 표시 데이터만을 상기 데이터 버퍼에 저장하는 표시 제어부를 포함하는 것을 특징으로 하는 중첩 표시 가능한 디스플레이 컨트롤러.
(부기 2) 상기 표시 제어부는, 상기 화면 상의 각 층의 윈도우마다의 원점 좌표, 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고, 이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치를 설정하는 분할 설정 테이블과, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 상기 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 설정하는 선두 어드레스 설정 테이블을 포함하고,
상기 분할 설정 테이블과 상기 선두 어드레스 설정 테이블을 참조하여 화면 상에 가시적으로 표시되는 표시 데이터의 상기 VRAM 상의 어드레스를 순차적으로 구하여 상기 판독 제어부에 제공하는 것을 특징으로 하는 부기 1에 기재된 중첩 표시 가능한 디스플레이 컨트롤러.
(부기 3) 상기 표시 제어부는 상기 선두 어드레스 설정 테이블의 설정치를 상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 각 층의 표시 우선 순위 및 상기 분할 설정 테이블의 설정치에 기초하여 구하는 것을 특징으로 하는 부기 2에 기재된 중첩 표시 가능한 디스플레이 컨트롤러.
(부기 4) 상기 화면 상의 각 층 윈도우의 원점 좌표, 종횡 사이즈 및 각 층 표시의 우선 순위 중 어느 하나가 변경된 경우, 그 변경에 의해 영향을 받는 직사각형 영역에 대해서만 상기 분할 테이블의 설정치와 상기 선두 어드레스 설정 테이블의 설정치를 재차 설정하는 것을 특징으로 하는 부기 3에 기재된 중첩 표시 가능한 디스플레이 컨트롤러.
(부기 5) 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM과,
상기 VRAM으로부터 판독되는 표시 데이터의 어드레스를 지정하는 판독 제어 부와,
상기 판독 제어부가 지정한 어드레스의 상기 VRAM으로부터 판독된 표시 데이터를 저장하는 데이터 버퍼와,
상기 VRAM, 상기 판독 제어부 및 상기 데이터 버퍼가 접속되어, 상기 표시 데이터의 어드레스와 이 어드레스의 표시 데이터를 전송하는 공통 버스와,
각 중첩되는 윈도우의 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치를 설정하는 분할 설정 테이블과, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 설정하는 선두 어드레스 설정 테이블을 포함하고, 상기 분할 설정 테이블과 상기 선두 어드레스 설정 테이블을 참조하여, 화면 상에 가시적으로 표시되는 표시 데이터의 상기 VRAM 상의 어드레스를 순차적으로 구하여 상기 판독 제어부에 제공하며, 상기 판독 제어부로 하여금 상기 VRAM으로부터 판독되는 표시 데이터의 어드레스를 지정하게 하고, 상기 화면 상에 가시적으로 표시되는 표시 데이터만을 상기 데이터 버퍼에 저장하는 표시 제어부
를 포함하는 것을 특징으로 하는 중첩 표시 가능한 디스플레이 컨트롤러.
(부기 6) 상기 화면 상의 각 층의 윈도우 원점 좌표, 종횡 사이즈 및 각 층 표시의 우선 순위 중 어느 하나가 변경된 경우, 그 변경에 의해 영향을 받는 직사각형 영역에 대해서만 상기 분할 테이블의 설정치와 상기 선두 어드레스 설정 테이블의 설정치를 재차 설정하는 것을 특징으로 하는 부기 5에 기재된 중첩 표시 가능 한 디스플레이 컨트롤러.
(부기 7) 상기 표시 제어부는 상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고, 이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치를 상기 분할 설정 테이블에 설정하고 상기 선두 어드레스 설정 테이블의 설정치를 상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 각 층의 표시 우선 순위 및 상기 분할 설정 테이블의 설정치에 기초하여 구하는 것을 특징으로 하는 부기 5에 기재된 중첩 표시 가능한 디스플레이 컨트롤러.
(부기 8) 상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 상기 화면 상의 각 층의 윈도우 원점 좌표, 종횡 사이즈 및 각 층의 표시 우선 순위에 기초하여 상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고, 이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치와,
상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 계산하는 하드웨어 회로를 포함하고,
상기 표시 제어부의 상기 분할 테이블과 상기 선두 어드레스 설정 테이블에는 상기 하드웨어 회로에서 계산된 상기 분할 좌표치와 상기 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스 스텝 폭이 각각 설정되는 것을 특징으로 하는 부기 5에 기재된 중첩 표시 가능한 디스플레이 컨트롤러.
(부기 9) 상기 하드웨어 회로는 조합 회로로 구성되는 것을 특징으로 하는 부기 8에 기재된 중첩 표시 가능한 디스플레이 컨트롤러.
(부기 10) 상기 하드웨어 회로는 시퀀서를 이용하여 구성되는 것을 특징으로 하는 부기 8에 기재된 중첩 표시 가능한 디스플레이 컨트롤러.
(부기 11) 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM으로부터, 상기 화면 상에 표시되는 표시 데이터를 판독하기 위해서 상기 VRAM 상의 표시 데이터의 어드레스 지정용 설정치를 설정하는 설정 방법에 있어서,
상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하는 단계와,
이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치를 분할 설정 테이블에 설정하는 단계와,
상기 VRAM 상의 각 층의 표시 데이터 선두 어드레스, 각 층의 표시 우선 순위 및 상기 분할 설정 테이블의 설정치에 기초하여, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 선두 어드레스 설정 테이블에 설정하는 단계를 포함하는 것을 특징으로 하는 설정 방 법.
(부기 12) 상기 선두 어드레스 설정 테이블의 설정치를 상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 각 층의 표시 우선 순위 및 상기 분할 설정 테이블의 설정치에 기초하여 구하는 것을 특징으로 하는 부기 11에 기재된 설정 방법.
(부기 13) 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM으로부터, 상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고, 이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치가 설정된 분할 설정 테이블과, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭이 설정된 선두 어드레스 설정 테이블을 이용하여 상기 화면 상에 표시되는 표시 데이터를 판독하는 표시 데이터 판독 방법에 있어서,
상기 선두 어드레스 설정 테이블에 설정된 각 직사각형 영역의 선두 어드레스로부터 최초 표시 라인의 표시 데이터를 순차적으로 판독하고, 라인이 변할 때마다 각 직사각형 영역의 선두 어드레스를 상기 선두 어드레스 설정 테이블에 설정된 스텝 폭으로 갱신하여 다음 표시 라인의 표시 데이터를 순차적으로 판독함으로써, 상기 화면 상에 가시적으로 표시되는 표시 데이터만을 판독하는 것을 특징으로 하는 표시 데이터 판독 방법.
(부기 14) 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM으로부터, 상기 화면 상에 표시되는 표시 데이터를 판독하기 위해서 상기 VRAM 상의 표시 데이터의 어드레스 지정용 설정치를 설정하고, 이 설정치에 기초하여 상기 VRAM 상의 표시 데이터를 판독하는 표시 데이터 판독 방법에 있어서,
상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하는 단계와,
이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치를 분할 설정 테이블에 설정하는 단계와,
상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 각 층의 표시 우선 순위 및 상기 분할 설정 테이블의 설정치에 기초하여, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 선두 어드레스 설정 테이블에 설정하는 단계와,
상기 선두 어드레스 설정 테이블에 설정된 각 직사각형 영역의 선두 어드레스로부터 최초 표시 라인의 표시 데이터를 순차적으로 판독하고, 라인이 변할 때마다 각 직사각형 영역의 선두 어드레스를 상기 선두 어드레스 설정 테이블에 설정된 스텝 폭으로 갱신하여 다음 표시 라인의 표시 데이터를 순차적으로 판독함으로써, 상기 화면 상에 가시적으로 표시되는 표시 데이터만을 판독하는 단계를 포함하는 것을 특징으로 하는 표시 데이터 판독 방법.
(부기 15) 컴퓨터로 하여금, 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM으로부터, 상기 화면 상에 표시되는 표시 데이터를 판독하기 위해서 상기 VRAM 상의 표시 데이터의 어드레스 지정용 설정치를 설정하는 기능을 실행시키기 위한 프로그램으로서,
상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고,
이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치를 분할 설정 테이블에 설정하고,
상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 각 층의 표시 우선 순위 및 상기 분할 설정 테이블의 설정치에 기초하여, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 선두 어드레스 설정 테이블에 설정하는 기능을 컴퓨터로 실행시키는 것을 특징으로 하는 프로그램.
(부기 16) 상기 선두 어드레스 설정 테이블의 설정치를 상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 각 층의 표시 우선 순위 및 상기 분할 설정 테이블의 설정치에 기초하여 구하는 것을 특징으로 하는 부기 15에 기재된 프로그램.
(부기 17) 컴퓨터로 하여금, 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM으로부터, 상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고, 이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치가 설정된 분할 설정 테이블과, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭이 설정된 선두 어드레스 설정 테이블을 이용하여, 상기 화면 상에 표시되는 표시 데이터를 판독하는 어드레스를 지정하는 기능을 실행시키는 프로그램으로서,
상기 선두 어드레스 설정 테이블에 설정된 각 직사각형 영역의 선두 어드레스로부터 최초 표시 라인의 표시 데이터의 어드레스를 순차적으로 지정하고, 라인이 변할 때마다 각 직사각형 영역의 선두 어드레스를 상기 선두 어드레스 설정 테이블에 설정된 스텝 폭으로 갱신하여 다음 표시 라인의 표시 데이터의 어드레스를 순차적으로 지정함으로써, 상기 화면 상에 가시적으로 표시되는 표시 데이터의 어드레스만을 지정하는 기능을 컴퓨터로 실행시키는 것을 특징으로 하는 프로그램.
본 발명에 따르면, 공통 데이터 버스를 점유하는 비율을 축소하는 것이 가능하기 때문에, 공통 데이터 버스의 사용율이 감소하고, 그에 따라 버스의 실장 속도를 떨어뜨릴 수 있게 되어 소비 전력을 저감할 수 있다.

Claims (10)

  1. 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM과;
    상기 VRAM으로부터 판독되는 표시 데이터의 어드레스를 지정하는 판독 제어부와;
    상기 판독 제어부가 지정한 어드레스의 상기 VRAM으로부터 판독된 표시 데이터를 저장하는 데이터 버퍼와;
    상기 VRAM, 상기 판독 제어부 및 상기 데이터 버퍼가 접속되어, 상기 표시 데이터의 어드레스와 이 어드레스의 표시 데이터를 전송하는 공통 버스와;
    상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 상기 화면 상의 각 층의 윈도우 원점 좌표, 종횡 사이즈 및 각 층 표시의 우선 순위에 기초하여 화면 상에 가시적으로 표시되는 표시 데이터의 상기 VRAM 상의 어드레스를 순차적으로 구하여 상기 판독 제어부에 제공하고, 상기 판독 제어부로 하여금 상기 VRAM으로부터 판독되는 표시 데이터의 어드레스를 지정하게 하고, 상기 화면 상에 가시적으로 표시되는 표시 데이터만을 상기 데이터 버퍼에 저장하는 표시 제어부
    를 포함하는 것을 특징으로 하는 중첩 표시 가능한 디스플레이 컨트롤러.
  2. 제1항에 있어서, 상기 표시 제어부는, 상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고, 이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치를 설정하는 분할 설정 테이블과, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 설정하는 선두 어드레스 설정 테이블을 포함하고,
    상기 분할 설정 테이블과 상기 선두 어드레스 설정 테이블을 참조하여 화면 상에 가시적으로 표시되는 표시 데이터의 상기 VRAM 상의 어드레스를 순차적으로 구하여 상기 판독 제어부에 제공하는 것을 특징으로 하는 중첩 표시 가능한 디스 플레이 컨트롤러.
  3. 제2항에 있어서, 상기 표시 제어부는 상기 선두 어드레스 설정 테이블의 설정치를 상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 각 층의 표시 우선 순위 및 상기 분할 설정 테이블의 설정치에 기초하여 구하는 것을 특징으로 하는 중첩 표시 가능한 디스플레이 컨트롤러.
  4. 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM과;
    상기 VRAM으로부터 판독되는 표시 데이터의 어드레스를 지정하는 판독 제어부와;
    상기 판독 제어부가 지정한 어드레스의 상기 VRAM으로부터 판독된 표시 데이 터를 저장하는 데이터 버퍼와;
    상기 VRAM, 상기 판독 제어부 및 상기 데이터 버퍼가 접속되어, 상기 표시 데이터의 어드레스와 이 어드레스의 표시 데이터를 전송하는 공통 버스와;
    각 중첩되는 윈도우의 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치를 설정하는 분할 설정 테이블과, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 설정하는 선두 어드레스 설정 테이블을 포함하고, 상기 분할 설정 테이블과 상기 선두 어드레스 설정 테이블을 참조하여, 화면 상에 가시적으로 표시되는 표시 데이터의 상기 VRAM 상의 어드레스를 순차적으로 구하여 상기 판독 제어부에 제공하며, 상기 판독 제어부로 하여금 VRAM으로부터 판독되는 표시 데이터의 어드레스를 지정하게 하고, 상기 화면 상에 가시적으로 표시되는 표시 데이터만을 상기 데이터 버퍼에 저장하는 표시 제어부
    를 포함하는 것을 특징으로 하는 중첩 표시 가능한 디스플레이 컨트롤러.
  5. 제4항에 있어서, 상기 화면 상의 각 층의 윈도우 원점 좌표, 종횡 사이즈 및 각 층의 표시 우선 순위 중 어느 것이 변경된 경우, 그 변경에 의해 영향을 받는 직사각형 영역에 대해서만 상기 분할 테이블의 설정치와 상기 선두 어드레스 설정 테이블의 설정치를 재차 설정하는 것을 특징으로 하는 중첩 표시 가능한 디스플레이 컨트롤러.
  6. 제4항에 있어서, 상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 상기 화면 상의 각 층의 윈도우 원점 좌표, 종횡 사이즈 및 각 층의 표시 우선 순위에 기초하여 상기 화면 상의 각 층의 윈도우마다의 원점 좌표, 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고, 이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치와,
    상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 계산하는 하드웨어 회로를 포함하고,
    상기 표시 제어부의 상기 분할 테이블과 상기 선두 어드레스 설정 테이블에는 상기 하드웨어 회로에서 계산된 상기 분할 좌표치와 상기 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭이 각각 설정되는 것을 특징으로 하는 중첩 표시 가능한 디스플레이 컨트롤러.
  7. 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM으로부터 상기 화면 상에 표시되는 표시 데이터를 판독하기 위해서 상기 VRAM 상의 표시 데이터의 어드레스 지정용 설정치를 설정하는 설정 방법에 있어서,
    상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하는 단계와;
    상기 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치를 분할 설정 테이블에 설정하는 단계와;
    상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 각 층의 표시 우선 순위 및 상기 분할 설정 테이블의 설정치에 기초하여 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 선두 어드레스 설정 테이블에 설정하는 단계를 포함하는 것을 특징으로 하는 설정 방법.
  8. 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM으로부터 상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고 이 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치가 설정된 분할 설정 테이블과, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭이 설정된 선두 어드레스 설정 테이블을 이용하여 상기 화면 상에 표시되는 표시 데이터를 판독하는 표시 데이터 판독 방법에 있어서,
    상기 선두 어드레스 설정 테이블에 설정된 각 직사각형 영역의 선두 어드레스로부터 최초의 표시 라인의 표시 데이터를 순차적으로 판독하고, 라인이 변할 때마다 상기 각 직사각형 영역의 선두 어드레스를 상기 선두 어드레스 설정 테이블에 설정된 스텝 폭으로 갱신하여 다음 표시 라인의 표시 데이터를 순차적으로 판독함으로써, 상기 화면 상에 가시적으로 표시되는 표시 데이터만을 판독하는 것을 특징으로 하는 표시 데이터 판독 방법.
  9. 컴퓨터로 하여금, 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM으로부터 상기 화면 상에 표시되는 표시 데이터를 판독하기 위해서 상기 VRAM 상의 표시 데이터의 어드레스 지정용 설정치를 설정하는 기능을 실행시키기 위한 프로그램이 기록되어 있는 기록 매체로서,
    상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고,
    상기 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치를 분할 설정 테이블에 설정하고,
    상기 VRAM 상의 각 층의 표시 데이터의 선두 어드레스, 각 층의 표시 우선 순위 및 상기 분할 설정 테이블의 설정치에 기초하여 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭을 선두 어드레스 설정 테이블에 설정하는 기능을 컴퓨터로 실행시키는 것을 특징으로 하는 프로그램이 기록된 기록 매체.
  10. 컴퓨터로 하여금, 중첩되어 화면 상의 각 윈도우에 표시되는 각 층의 표시 데이터가 저장되는 VRAM으로부터 상기 화면 상의 각 층의 윈도우마다의 원점 좌표와 종횡 사이즈에 기초하여 각 중첩되는 윈도우의 정점 좌표를 구하고 상기 정점 좌표에서 상기 화면을 세로 방향 및 가로 방향으로 슬라이스하여 복수의 직사각형 영역으로 분할하는 분할 좌표치가 설정된 분할 설정 테이블과, 상기 슬라이스된 직사각형 영역마다 해당 직사각형 영역에 가시적으로 표시되는 표시 데이터의 VRAM 상의 선두 어드레스와 화면 상의 표시 라인이 변할 때의 VRAM 상의 어드레스의 스텝 폭이 설정된 선두 어드레스 설정 테이블을 이용하여 상기 화면 상에 표시되는 표시 데이터를 판독하는 어드레스를 지정하는 기능을 실행시키는 프로그램이 기록되어 있는 기록 매체로서,
    상기 선두 어드레스 설정 테이블에 설정된 각 직사각형 영역의 선두 어드레스로부터 최초의 표시 라인의 표시 데이터의 어드레스를 순차적으로 지정하고, 라인이 변할 때마다 각 직사각형 영역의 선두 어드레스를 상기 선두 어드레스 설정 테이블에 설정된 스텝 폭으로 갱신하여 다음 표시 라인의 표시 데이터의 어드레스를 순차적으로 지정함으로써, 상기 화면 상에 가시적으로 표시되는 표시 데이터의 어드레스만을 지정하는 기능을 컴퓨터로 실행시키는 것을 특징으로 하는 프로그램이 기록된 기록 매체.
KR1020050059980A 2005-03-08 2005-07-05 중첩 표시 가능한 디스플레이 컨트롤러 KR100770622B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005063615A JP2006251000A (ja) 2005-03-08 2005-03-08 重畳表示可能なディスプレイコントローラ
JPJP-P-2005-00063615 2005-03-08

Publications (2)

Publication Number Publication Date
KR20060099376A true KR20060099376A (ko) 2006-09-19
KR100770622B1 KR100770622B1 (ko) 2007-10-29

Family

ID=36579938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059980A KR100770622B1 (ko) 2005-03-08 2005-07-05 중첩 표시 가능한 디스플레이 컨트롤러

Country Status (5)

Country Link
US (1) US20060203002A1 (ko)
EP (1) EP1701334A3 (ko)
JP (1) JP2006251000A (ko)
KR (1) KR100770622B1 (ko)
CN (1) CN100464368C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012118256A1 (ko) * 2011-03-02 2012-09-07 Bahk Jae Hyun 투명 윈도를 이용한 그리기 동작 제어 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2968499B1 (fr) * 2010-12-06 2013-06-14 Astrium Sas Procede d'utilisation d'un capteur d'image.
JP2014186196A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム
CN105549943B (zh) * 2016-02-17 2018-10-23 京东方科技集团股份有限公司 显示驱动方法和显示系统
KR102102761B1 (ko) * 2017-01-17 2020-04-21 엘지전자 주식회사 차량용 사용자 인터페이스 장치 및 차량
CN108668161A (zh) * 2018-05-30 2018-10-16 珠海全志科技股份有限公司 视频图像处理方法、计算机装置及计算机可读存储介质
CN113205573B (zh) * 2021-04-23 2023-03-07 杭州海康威视数字技术股份有限公司 一种图像显示方法、装置、图像处理设备及存储介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542376A (en) * 1983-11-03 1985-09-17 Burroughs Corporation System for electronically displaying portions of several different images on a CRT screen through respective prioritized viewports
JP2506960B2 (ja) 1988-07-25 1996-06-12 松下電器産業株式会社 ディスプレイ制御装置
DE68926885T2 (de) * 1989-09-08 1997-01-09 Canon Kk Datenverarbeitungssystem mit Anzeigetafel
WO1993004457A2 (en) * 1991-08-21 1993-03-04 Digital Equipment Corporation Address method for computer graphics system
JPH0675741A (ja) 1992-08-25 1994-03-18 Kobe Nippon Denki Software Kk Crt画面の分割表示方法
US5371847A (en) * 1992-09-22 1994-12-06 Microsoft Corporation Method and system for specifying the arrangement of windows on a display
JPH06124189A (ja) 1992-10-13 1994-05-06 Hitachi Ltd 画像表示装置および画像表示制御方法
GB2287627B (en) * 1994-03-01 1998-07-15 Vtech Electronics Ltd Graphic video display system including graphic layers with sizable,positionable windows and programmable priority
US5574836A (en) * 1996-01-22 1996-11-12 Broemmelsiek; Raymond M. Interactive display apparatus and method with viewer position compensation
US5886705A (en) * 1996-05-17 1999-03-23 Seiko Epson Corporation Texture memory organization based on data locality
US6369855B1 (en) * 1996-11-01 2002-04-09 Texas Instruments Incorporated Audio and video decoder circuit and system
JPH11108959A (ja) * 1997-10-06 1999-04-23 Ando Electric Co Ltd 電気光学サンプリングオシロスコープ
US6556253B1 (en) * 1999-10-26 2003-04-29 Thomson Licensing S.A. Multi-window picture adjustment arrangement for a video display
US7079160B2 (en) * 2001-08-01 2006-07-18 Stmicroelectronics, Inc. Method and apparatus using a two-dimensional circular data buffer for scrollable image display
US6801219B2 (en) * 2001-08-01 2004-10-05 Stmicroelectronics, Inc. Method and apparatus using a two-dimensional circular data buffer for scrollable image display
JP2003131927A (ja) * 2001-08-15 2003-05-09 Square Co Ltd 表示制御方法、情報処理装置、プログラム及び記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012118256A1 (ko) * 2011-03-02 2012-09-07 Bahk Jae Hyun 투명 윈도를 이용한 그리기 동작 제어 방법

Also Published As

Publication number Publication date
EP1701334A3 (en) 2009-04-01
CN1831931A (zh) 2006-09-13
CN100464368C (zh) 2009-02-25
EP1701334A2 (en) 2006-09-13
US20060203002A1 (en) 2006-09-14
JP2006251000A (ja) 2006-09-21
KR100770622B1 (ko) 2007-10-29

Similar Documents

Publication Publication Date Title
KR100770622B1 (ko) 중첩 표시 가능한 디스플레이 컨트롤러
JP4312238B2 (ja) 画像変換装置および画像変換方法
US6788309B1 (en) Method and apparatus for generating a video overlay
KR900006288B1 (ko) 디스플레이 콘트롤러
JPH09245179A (ja) コンピュータグラフィックス装置
JP3892900B2 (ja) 複数の任意解像度のデバイスに表示を行うための任意解像度の個別ウインドウを備えたウインドウ・システム
US5754161A (en) Graphic display scrolling apparatus
JP2003066943A (ja) 画像処理装置及びプログラム
JPH07262367A (ja) デジタル画像信号処理装置および方法
WO2007122768A1 (ja) 描画処理装置
JP2000324337A (ja) 画像拡大縮小装置
JP4746912B2 (ja) 画像信号処理回路および画像表示装置
JP2002258827A (ja) 画像表示装置
JP2600904B2 (ja) 画像合成方法およびその装置
JP3582540B2 (ja) 解像度変換装置および解像度変換方法
JPH08202310A (ja) 画面駆動回路
JP2990642B2 (ja) 画像処理方法及び装置
JP4124015B2 (ja) 画像表示装置
JPH07311568A (ja) 画像出力方法および装置
JP3106033B2 (ja) 表示制御装置
JP2001175238A (ja) 画像表示装置及び画像表示方法
JPH11259057A (ja) 画像表示装置
EP1115104A1 (en) Image processor and image display
JP3039283B2 (ja) 画像処理方法及び装置
JPH10222695A (ja) 描画装置および描画方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee