JP2006251000A - 重畳表示可能なディスプレイコントローラ - Google Patents

重畳表示可能なディスプレイコントローラ Download PDF

Info

Publication number
JP2006251000A
JP2006251000A JP2005063615A JP2005063615A JP2006251000A JP 2006251000 A JP2006251000 A JP 2006251000A JP 2005063615 A JP2005063615 A JP 2005063615A JP 2005063615 A JP2005063615 A JP 2005063615A JP 2006251000 A JP2006251000 A JP 2006251000A
Authority
JP
Japan
Prior art keywords
display
screen
vram
address
display data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005063615A
Other languages
English (en)
Inventor
Kenichiro Kuroki
健一郎 黒木
Seiji Kawamura
誠司 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005063615A priority Critical patent/JP2006251000A/ja
Priority to EP05254192A priority patent/EP1701334A3/en
Priority to KR1020050059980A priority patent/KR100770622B1/ko
Priority to US11/172,987 priority patent/US20060203002A1/en
Priority to CNB2005100851300A priority patent/CN100464368C/zh
Publication of JP2006251000A publication Critical patent/JP2006251000A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/04Partial updating of the display screen

Abstract

【課題】 重畳表示を行う場合、共通データバスを占有する割合が大きくなってしまい、より多くのデータを表示するためには、データバスの動作速度を高くするほかなく、消費電力が大きくなる、という点。
【解決手段】 重畳するウインドウの頂点の座標(X,Y)で画面をスライスするように設定し、スライスされて出来た矩形エリアに対してVRAM上の先頭アドレスとステップ幅を設定することで、VRAMから全てのウインドウの表示データを読み出すのではなく、実際に画面に表示される視認可能なデータだけを読み出すようにする。
【選択図】図1A

Description

本発明は、複数の画面を重畳表示可能なディスプレイコントローラに関するものであり、特に、同期型(RGBインタフェース)のディスプレイ制御ブロックおよびディスプレイに表示される画面データの格納されたメモリ(VRAM)とVRAMからディスプレイ制御ブロックまでのデータ転送を行う共通データバスを有するLSIに関する。
図7は、重畳表示のディスプレイ表示イメージ例とVRAMの表示データ格納例を示すものである。図7においては、Aレイヤの画面、Bレイヤの画面及びCレイヤの画面がディスプレイ上に重畳表示され、VRAMには、それぞれのレイヤの表示データが格納されていることが例示されている。
図8Aは、図7に例示されたような重畳表示を行うための従来のディスプレイコントローラの構成例を示す図であり、図8Bはその動作を説明する図である。
図8Aに示す構成例では、レイヤごとにVRAM81からの読み出し制御部(Read Control)と読み出したデータを格納するデータバッファ(Data Buffer)を備えている。各読み出し制御部82は、図8Bに示すように、1フレームごとに自律的に必要なデータをVRAM81より読み出し、データバッファ83に格納する。表示制御部(Display Control)84は、同期信号(Sync Pulse)を出力すると同時に、ディスプレイコントローラの外部から与えられる各レイヤごとの表示位置(原点座標とX、Yサイズ)と各レイヤの優先順位に従い、出力している座標に出力されるべきデータを各レイヤのデータバッファ83から選択し、画素データ(Pixel Data)として出力する。
上記のように、重畳表示を行うためには、全てのウインドウの表示データを一旦VRAM81から読み出してそれぞれのデータバッファに格納し、そのデータの優先順位により表示を行うため、共通データバス85を占有する割合(バス帯域幅)が多くなってしまい、より多くのデータを表示するためには、データバスの動作速度を高くするしかなく、消費電力の大きさが問題となっていた。
次に、本発明と関連する、ディスプレイに複数の画面を表示する技術を記載した先行技術文献を紹介する。
特許文献1には、CRT画面の一部の表示を書き換える場合にVRAMエリアの利用効率を向上させ、CPUタイムの消費を減らし、メモリの消費を減らすことが記載されているが、画面表示を切り替えるものであって、複数の画面を重畳表示するものではない。
特許文献2には、ラスター型の表示装置に複数の画面を重畳表示する場合のディスプレイ制御について記載されている。特許文献2に記載されたディスプレイ制御では、設定された水平ライン画面分割データに基づいて、画像データを格納したフレームバッファのアドレスを切り替えることにより、フレームバッファから表示装置に直接画像データを送出している。
特許文献3には、パソコン等の表示画面にテレビジョンなどのビデオ画像を重ね合わせて表示する画像表示装置において、重ねあわされて隠れる部分はビデオ用VRAMに書き込まないようにしたものが記載されている。
上記特許文献1乃至3には、ディスプレイに複数の画面を表示する技術について種々記載されているが、同期型(RGBインタフェース)のディスプレイ制御ブロックおよびディスプレイに表示される画面データの格納されたメモリ(VRAM)とVRAMからディスプレイ制御ブロックまでのデータ転送を行う共通データバスを有するLSIにおける上記課題について記載されたものはない。
特開平6−75741号公報 特開平2−33622号公報 特開平6−124189号公報
本発明が解決しようとする課題は、重畳表示を行う場合、共通データバスを占有する割合(バス帯域幅)が大きくなってしまい、より多くのデータを表示するためには、データバスの動作速度を高くするほかなく、消費電力が大きくなる、という点である。
重畳するウインドウの頂点の座標(X,Y)で画面をスライスするように設定し、スライスされて出来た矩形エリアに対してVRAM上の先頭アドレスとステップ幅を設定することで、VRAMから全てのウインドウの表示データを読み出すのではなく、実際に画面に表示される視認可能なデータだけを読み出すようにする。
共通データバスを占有する割合を減らすことが可能となり、共通データバスの使用率が減少するため、バスの実装速度を落とすことが可能となり、消費電力を減少することが出来る。
以下、図面を参照して、本発明の実施例について詳細に説明する。重畳表示のディスプレイ表示イメージとVRAMの表示データの格納は、図7に例示したものと同じであることを前提として説明する。また、各レイヤごとの表示位置(原点座標とX、Yサイズ)と各レイヤの優先順位も、従来例と同様にディスプレイコントローラの外部から与えられるものとする。
図1Aは、重畳表示を行うための本発明のディスプレイコントローラの実施例を示す図であり、図1Bはその動作を説明する図である。図1Aに示すように、本発明の実施例によるディスプレイコントローラは、各レイヤー共通に読み出し制御部12とデータバッファ13を備えている。表示制御部14は、後記説明する分割された画面D0、D1、・・・D24の表示すべきデータを、アドレスを順次選択することにより順番に読み出す。読み出された表示データはデータバッファ13から直接そのまま出力される。
図2Aは本発明のLCD表示イメージ例である。重畳するウインドウの頂点の座標で画面をスライスするように設定し、スライスされてできた矩形エリア(上記分割された画面)D0、D1、・・・D24が図2Aに示されている。図2Aには、Cレイヤ、Bレイヤ、Aレイヤの順で優先順位が設定されている例が示されている。
図2Aの表示イメージに対応して重畳するウインドウの頂点の座標(X,Y)で画面をスライスした分割設定が、図2Bの分割設定テーブル20に示されている。図2Bに示された例では、図2Aの表示イメージに対応して、水平方向の分割H0乃至H3に対する座標値P0乃至P3と、垂直方向の分割V0乃至V3に対する座標値L0乃至L3が設定されている。
図2Cは、上記スライスされてできた矩形エリアD0、D1、・・・D24ごとのVRAM上の先頭アドレスとラインが変わる時のVRAM上のアドレスのステップ幅を設定する先頭アドレス設定テーブル25を示す図である。図2B及び図2Cの設定値は、ディスプレイコントローラの外部から与えられる各レイヤごとの表示位置(原点座標とX、Yサイズ)、各レイヤの優先順位及び各レイヤの表示データのVRAM上の先頭アドレスにより求められる。
例えば図2Aの表示イメージであれば、Aレイヤは原点座標が(0,0)、XサイズがP4、YサイズがL4、Bレイヤは原点座標が(P0,L0)、XサイズがP2−P0、YサイズがL2−L0、そしてCレイヤは原点座標が(P1,L1)、XサイズがP3−P1、YサイズがL3−L1として与えられる。これらの値とその大小関係により、各ウィンドウの頂点座標を求めることができ、それにより図2Bの設定値が得られる。
さらに加えて各レイヤの優先順位と表示データのVRAM上の先頭アドレスにより、図2Cの設定値を求めることができる。分割設定テーブル20により、矩形エリアD0、D1、・・・D24の位置とサイズを認識することができ、各レイヤの優先順位と各レイヤの原点座標とサイズにより、各矩形エリアに視認可能に表示されるデータがどのレイヤの表示データであるか認識することができる。その認識の基に、各レイヤの表示データのVRAM上の先頭アドレスと分割設定テーブル20のデータから、図2Cの先頭アドレス設定テーブル25の設定値を求めることができる。
これらの設定値を求める演算は、図1Aの表示制御部14で行われ、設定される。表示制御部14は、この設定値に基づいて、VRAM11から読み出すデータのアドレスを読み出し制御部12に指示する。
次に、図2B、図2Cに設定された設定値に基づいたVRAM11からの表示データ読み出しについて図3を参照しながら説明する。
図3には、レイヤA、レイヤB及びレイヤCの表示データがそれぞれA0、A1及びA2を先頭アドレスとして格納されているVRAM30と、レイヤAの表示データと上記矩形エリアとの関係を示すテーブル31、レイヤBの表示データと上記矩形エリアとの関係を示すテーブル32及びレイヤCの表示データと上記矩形エリアとの関係を示すテーブル33が記載されている。なお、テーブル31乃至33は、メモリ上に存在するものではなく、VRAM上に格納された各レイヤのデータを矩形エリアとの関係で説明するためのものである。
表示データの読み出しは、先頭アドレス設定テーブルの先頭のデータである矩形エリアD0のスタートアドレスA0から始められる。A0から始まって、順次D0のライン0のデータ、即ちテーブル31の先頭に示されたD0−Line(0)のデータが全て読み出されると、次に先頭アドレス設定テーブル25の次のエントリであるD1のスタートアドレスが参照され、A0+P0からD1のライン0のデータが読み出される。D4のライン0のデータが読み出されると、D0のスタートアドレスとステップ幅が参照され、アドレスA0+P4から、次のラインであるライン1のデータが読み出される。そして、ラインが切り替わる毎に上記D0のデータを参照してスタートアドレスを求め、例えばスタートアドレスを更新する動作が繰り返される。勿論、スタートアドレスを更新するのに替えて、ステップ幅を更新することも可能である。ライン方向の矩形エリアの切り替わりは、読み出した画素数をカウントするカウンタ等を設け、分割設定テーブル20の水平方向の設定値と比較することにより判別することができる。
矩形エリアD0〜D4のライン0、ライン1・・・のデータを読み出し、読み出したライン数がL0に達すると、上記動作の繰り返しは終了し、D4の次のエントリであるD5のスタートアドレスが先頭アドレス設定テーブル25から読み出され、当該アドレスからの表示データ、D5のライン0のデータが読み出され表示される。次にはD6のエントリのスタートアドレスからBレイヤの先頭アドレスA1が読み出され、VRAMからD6のライン0のデータ、テーブル32にD6−Line(0)と示されたデータが読み出される。順次ライン0のデータがD9まで読み出されると、次にライン1のデータがD5、D6、・・・D9と読み出される。D6のBレイヤのデータは、ステップ幅がP2−P0に設定されているので、A1+P2−P0から読み出される。
垂直方向の矩形エリアの切り替わりは、読み出したライン数をカウントするカウンタ等を設け、分割設定テーブル20の垂直方向の設定値と比較することにより判別することができる。
上記の動作を以下同様に繰り返すことにより、矩形エリアD24までの実際に表示する視認可能な表示データのみをVRAMから読み出すことができる。
以上、詳細に説明したところにより明らかなとおり、上記図2B及び図2Cのように設定を行うことにより、視認可能に表示する画素座標単位で読み出されるVRAMアドレスを一意に決めることが可能となるため、図1Aに示すように読み出し制御部12及びデータバッファ13が複数のレイヤに対してそれぞれ一つとなり、データ転送回数も表示画素当たり1回となる。
次に、表示イメージを変更した場合の設定値の変更について説明する。
図4A乃至図4Cにより、Bレイヤを最上位にした場合の例を説明する。
この場合、矩形エリアD12に表示されるデータがCレイヤからBレイヤに変更になるので、図4Cに示すように、D12のスタートアドレスとステップ幅の設定がCレイヤのものからBレイヤのものに変更される。分割設定は、頂点位置が変わらないので、図4Bに示すとおり変更する必要がない。上記の例から理解されるように、レイヤの優先順位のみを変更した場合は、分割設定は変更する必要はなく、先頭アドレス設定テーブルも、重畳している矩形エリアの設定データのみを変更すればよい。
図5A乃至図5Cに示すのは、Cレイヤを左上に拡大した場合の例を説明する図である。この場合は頂点位置が変わるので、図5Bに示すように分割設定値が変更される。先頭アドレス設定テーブルについては、図5Cに示すように、分割設定値を、変更された分割設定値に変更すればよい。
したがって、一度先頭アドレステーブル等の値を設定すると、最初から設定をやり直す必要はなく、表示イメージが変更され、画面上の各レイヤのウィンドウの原点座標と縦横のサイズ、及び各レイヤの表示の優先順位のいずれかが変更された場合にも、その変更により影響を受ける矩形エリアについてのみ前記分割テーブルの設定値と前記先頭アドレス設定テーブルの設定値を再度設定すればよい。
上記説明では、各レイヤごとの表示位置(原点座標とX、Yサイズ)と各レイヤの優先順位とVRAM上の先頭アドレスからなる従来のレイヤ設定を、本発明のスライス座標(分割設定)と分割した矩形エリアの先頭アドレス、ステップ幅設定からなる設定への変換は、表示制御部14で行うとしたが、この変換処理を本発明のディスプレイコントローラの外部に設けられたCPUで実行し、表示制御部14の分割設定テーブル20と先頭アドレス設定テーブル25には変換後の設定データが与えられるようにすることも可能である。
本発明のディスプレイコントローラで上記変換処理を行うには、表示制御部14にCPUを設けてソフト的に実行することも、表示制御部14にハードウェアを付加してハード的に行い、変換結果を分割設定テーブル20と先頭アドレス設定テーブル25に設定することもできる。
上記変換処理を表示制御部14でソフト的に行う場合は、表示制御部14がコンピュータに相当し、図2B、図2Cについて説明した設定処理がプログラムにより実行され、即ちプログラムがコンピュータに設定処理の機能を実行させる。プログラム処理を行う場合は、この設定値に基づいて各矩形エリアの表示データのVRAM上のアドレス指定の機能も実現可能であることは明らかである。
上述の、外部から与えられ、設定された各レイヤごとの表示位置(原点座標とX、Yサイズ)と各レイヤの優先順位とVRAM上の先頭アドレスを基に、図2B及び図2Cに記載された分割設定テーブル20と先頭アドレス設定テーブル25の設定値をハードウェアで求める場合の設定値変換回路例を説明する。
図6Aは、組み合わせ回路による変換回路例を示す。
各レイヤに対応した記憶手段61,62にそれぞれ表示画面上の表示座標と表示サイズ、VRAM上の先頭アドレスが、記憶手段63に重畳情報が与えられ、各レイヤの表示座標の大小関係と重畳情報を基に、大小比較やスイッチによって選択された値を減算回路67、加減算回路68で計算することによって、図2B等に記載された各レイヤの分割設定であるスライス座標や図2Cに記載された矩形領域のVRAM上の先頭アドレスとステップ幅を求め、それぞれ記憶手段65、66に格納する。記憶手段65、66に格納されたデータが分割設定テーブル20と先頭アドレス設定テーブル25に設定される。
図6Bは、シーケンサによる変換回路例を示す。
組み合わせ回路のみで実現すると、各レイヤ毎に加減算回路が必要になるため、シーケンサ69により設定値を順番に計算する機構とする。設定変更があった場合にのみ設定値の更新を行うため、シーケンサには設定変更のトリガ64が与えられ、それによってシーケンサが起動されて設定値の計算を行う。
以上詳細に説明した本発明によれば、共通データバスを占有する割合を減らすことが可能となり、共通データバスの使用率が減少するため、バスの実装速度を落とすことが可能となり、消費電力を減少することが出来る。バスの実装速度を落とさずに使用する場合には、他のブロック間のデータ転送に使用することが可能となるため、システムとしての性能向上に寄与する。
また、従来、重畳表示するために各レイヤで独立した読み出し回路が必要であったが、単独の読み出し回路となるため、回路規模を小さくすることができる。
(付記1)重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMと、前記VRAMから読み出す表示データのアドレスを指定する読み出し制御部と、
前記読み出し制御部が指定したアドレスの前記VRAMから読み出された表示データを格納するデータバッファと、
前記VRAM、前記読み出し制御部及び前記データバッファが接続され、前記表示データのアドレスと当該アドレスの表示データを転送する共通バスと、
前記VRAM上の各レイヤの表示データの先頭アドレス、前記画面上の各レイヤのウィンドウの原点座標と縦横のサイズ、及び各レイヤの表示の優先順位に基づき、画面上に視認可能に表示される表示データの前記VRAM上のアドレスを順次求めて前記読み出し制御部に与え、前記読み出し制御部に前記VRAMから読み出す表示データのアドレスを指定させ、前記画面上に視認可能に表示される表示データのみを前記データバッファに格納する表示制御部を備えたことを特徴とする重畳表示可能なディスプレイコントローラ。
(付記2)前記表示制御部は、前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求め、当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値を設定する分割設定テーブルと、前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅を設定する先頭アドレス設定テーブルを備え、
前記分割設定テーブルと前記先頭アドレス設定テーブルを参照して、画面上に視認可能に表示される表示データの前記VRAM上のアドレスを順次求めて前記読み出し制御部に与えることを特徴とする付記1に記載の重畳表示可能なディスプレイコントローラ。
(付記3)前記表示制御部は、前記先頭アドレス設定テーブルの設定値を、前記VRAM上の各レイヤの表示データの先頭アドレス、各レイヤの表示の優先順位及び前記分割設定テーブルの設定値に基づいて求めることを特徴とする付記2に記載の重畳表示可能なディスプレイコントローラ。
(付記4)前記画面上の各レイヤのウィンドウの原点座標と縦横のサイズ、及び各レイヤの表示の優先順位のいずれかが変更された場合、その変更により影響を受ける矩形エリアについてのみ前記分割テーブルの設定値と前記先頭アドレス設定テーブルの設定値を再度設定することを特徴とする付記3に記載の重畳表示可能なディスプレイコントローラ。
(付記5)重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMと、前記VRAMから読み出す表示データのアドレスを指定する読み出し制御部と、
前記読み出し制御部が指定したアドレスの前記VRAMから読み出された表示データを格納するデータバッファと、
前記VRAM、前記読み出し制御部及び前記データバッファが接続され、前記表示データのアドレスと当該アドレスの表示データを転送する共通バスと、
前記各重畳するウィンドウの頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値を設定する分割設定テーブルと、前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅を設定する先頭アドレス設定テーブルを有し、前記分割設定テーブルと前記先頭アドレス設定テーブルを参照して、画面上に視認可能に表示される表示データの前記VRAM上のアドレスを順次求めて前記読み出し制御部に与え、前記読み出し制御部に前記VRAMから読み出す表示データのアドレスを指定させ、前記画面上に視認可能に表示される表示データのみを前記データバッファに格納する表示制御部と、
を備えたことを特徴とする重畳表示可能なディスプレイコントローラ。
(付記6)前記画面上の各レイヤのウィンドウの原点座標と縦横のサイズ、及び各レイヤの表示の優先順位のいずれかが変更された場合、その変更により影響を受ける矩形エリアについてのみ前記分割テーブルの設定値と前記先頭アドレス設定テーブルの設定値を再度設定することを特徴とする付記5に記載の重畳表示可能なディスプレイコントローラ。
(付記7)前記表示制御部は、前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求め、当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値を前記分割設定テーブルに設定し、前記先頭アドレス設定テーブルの設定値を、前記VRAM上の各レイヤの表示データの先頭アドレス、各レイヤの表示の優先順位及び前記分割設定テーブルの設定値に基づいて求めることを特徴とする付記5に記載の重畳表示可能なディスプレイコントローラ。
(付記8)前記VRAM上の各レイヤの表示データの先頭アドレス、前記画面上の各レイヤのウィンドウの原点座標と縦横のサイズ、及び各レイヤの表示の優先順位に基づき、前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求め、当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値と、
前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅と、を計算するハードウェア回路を備え、
前記表示制御部の前記分割テーブルと前記先頭アドレス設定テーブルには、前記ハードウェア回路で計算された前記分割座標値と前記矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅とがそれぞれ設定されることを特徴とする付記5に記載の重畳表示可能なディスプレイコントローラ。
(付記9)前記ハードウェア回路は組み合わせ回路で構成されることを特徴とする付記8に記載の重畳表示可能なディスプレイコントローラ。
(付記10)前記ハードウェア回路はシーケンサを用いて構成されることを特徴とする付記8に記載の重畳表示可能なディスプレイコントローラ。
(付記11)重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMから前記画面上に表示される表示データを読み出すために前記VRAM上の表示データのアドレス指定用の設定値を設定する設定方法において、
前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求め、
当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値を分割設定テーブルに設定し、
前記VRAM上の各レイヤの表示データの先頭アドレス、各レイヤの表示の優先順位及び前記分割設定テーブルの設定値に基づいて、前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅を先頭アドレス設定テーブルに設定することを特徴とする設定方法。
(付記12)前記先頭アドレス設定テーブルの設定値を、前記VRAM上の各レイヤの表示データの先頭アドレス、各レイヤの表示の優先順位及び前記分割設定テーブルの設定値に基づいて求めることを特徴とする付記11に記載の設定方法。
(付記13)重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMから、前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求めて当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値が設定された分割設定テーブルと、前記スライスしてできた矩形エリア毎に当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅が設定された先頭アドレス設定テーブルとを用いて前記画面上に表示される表示データを読み出す表示データ読み出し方法において、
前記先頭アドレス設定テーブルに設定された各矩形エリアの先頭アドレスから最初の表示ラインの表示データを順次読み出し、ラインが変わる毎に前記各区系エリアの先頭アドレスを前記先頭アドレス設定テーブルに設定されたステップ幅で更新して次の表示ラインの表示データを順次読み出すことにより、前記画面上に視認可能に表示される表示データのみを読み出すことを特徴とする表示データ読み出し方法。
(付記14)重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMから前記画面上に表示される表示データを読み出すために前記VRAM上の表示データのアドレス指定用の設定値を設定し、当該設定値に基づいて前記VRAM上の表示データを読み出す表示データ読み出し方法において、
前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求め、
当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値を分割設定テーブルに設定し、
前記VRAM上の各レイヤの表示データの先頭アドレス、各レイヤの表示の優先順位及び前記分割設定テーブルの設定値に基づいて、前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅を先頭アドレス設定テーブルに設定し、
前記先頭アドレス設定テーブルに設定された各矩形エリアの先頭アドレスから最初の表示ラインの表示データを順次読み出し、ラインが変わる毎に前記各区系エリアの先頭アドレスを前記先頭アドレス設定テーブルに設定されたステップ幅で更新して次の表示ラインの表示データを順次読み出すことにより、前記画面上に視認可能に表示される表示データのみを読み出すことを特徴とする表示データ読み出し方法。
(付記15)コンピュータに、重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMから前記画面上に表示される表示データを読み出すために前記VRAM上の表示データのアドレス指定用の設定値を設定する機能を実行させるためのプログラムであって、
前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求め、
当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値を分割設定テーブルに設定し、
前記VRAM上の各レイヤの表示データの先頭アドレス、各レイヤの表示の優先順位及び前記分割設定テーブルの設定値に基づいて、前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅を先頭アドレス設定テーブルに設定する機能をコンピュータに実行させることを特徴とするプログラム。
(付記16)前記先頭アドレス設定テーブルの設定値を、前記VRAM上の各レイヤの表示データの先頭アドレス、各レイヤの表示の優先順位及び前記分割設定テーブルの設定値に基づいて求めることを特徴とする付記15に記載のプログラム。
(付記17)コンピュータに、重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMから、前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求めて当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値が設定された分割設定テーブルと、前記スライスしてできた矩形エリア毎に当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅が設定された先頭アドレス設定テーブルとを用いて、前記画面上に表示される表示データを読み出すアドレスを指定する機能を実行させるプログラムであって、
前記先頭アドレス設定テーブルに設定された各矩形エリアの先頭アドレスから最初の表示ラインの表示データのアドレスを順次指定し、ラインが変わる毎に前記各区系エリアの先頭アドレスを前記先頭アドレス設定テーブルに設定されたステップ幅で更新して次の表示ラインの表示データのアドレスを順次指定することにより、前記画面上に視認可能に表示される表示データのアドレスのみを指定する機能をコンピュータに実行させることを特徴とするプログラム。
本発明のディスプレイコントローラの構成例を示す図である。 本発明のディスプレイコントローラの動作例を示す図である。 本発明の液晶ディスプレイ表示イメージ例を示す図である。 表示イメージ例に対応した画面分割設定を示す図である。 矩形エリア毎の先頭アドレスとステップ幅を説明する図である。 VRAMに格納された各レイヤの表示データと矩形エリアとの対応を説明する図である。 表示レイヤの上下関係を変更した場合の液晶ディスプレイ表示イメージ例を示す図である。 表示レイヤの上下関係を変更した場合の表示イメージ例に対応した画面分割設定を示す図である。 表示レイヤの上下関係を変更した場合の矩形エリア毎の先頭アドレスとステップ幅を説明する図である。 最上位のレイヤの表示エリアを拡大した場合の液晶ディスプレイ表示イメージ例を示す図である。 最上位のレイヤの表示エリアを拡大した場合の表示イメージ例に対応した画面分割設定を示す図である。 最上位のレイヤの表示エリアを拡大した場合の矩形エリア毎の先頭アドレスとステップ幅を説明する図である。 組み合わせ回路による設定値変換回路例を説明する図である。 シーケンサによる設定値変換回路例を説明する図である。 重畳表示イメージ例とVRAMの表示データ格納例を示す図である。 従来の重畳表示を行うためのディスプレイコントローラの構成例を示す図である。 従来の重畳表示を行うためのディスプレイコントローラの動作例を説明する図である。
符号の説明
11、81 VRAM
12、82 読み出し制御部
13、83 データバッファ
14、84 表示制御部
15、85 共通データバス
20 分割設定テーブル
25 先頭アドレス設定テーブル
30 VRAM
61〜63 記憶手段
64 設定変更のトリガ
65〜66 記憶手段
67 減算器
68 加減算器
69 シーケンサ

Claims (10)

  1. 重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMと、前記VRAMから読み出す表示データのアドレスを指定する読み出し制御部と、
    前記読み出し制御部が指定したアドレスの前記VRAMから読み出された表示データを格納するデータバッファと、
    前記VRAM、前記読み出し制御部及び前記データバッファが接続され、前記表示データのアドレスと当該アドレスの表示データを転送する共通バスと、
    前記VRAM上の各レイヤの表示データの先頭アドレス、前記画面上の各レイヤのウィンドウの原点座標と縦横のサイズ、及び各レイヤの表示の優先順位に基づき、画面上に視認可能に表示される表示データの前記VRAM上のアドレスを順次求めて前記読み出し制御部に与え、前記読み出し制御部に前記VRAMから読み出す表示データのアドレスを指定させ、前記画面上に視認可能に表示される表示データのみを前記データバッファに格納する表示制御部を備えたことを特徴とする重畳表示可能なディスプレイコントローラ。
  2. 前記表示制御部は、前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求め、当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値を設定する分割設定テーブルと、前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅を設定する先頭アドレス設定テーブルを備え、
    前記分割設定テーブルと前記先頭アドレス設定テーブルを参照して、画面上に視認可能に表示される表示データの前記VRAM上のアドレスを順次求めて前記読み出し制御部に与えることを特徴とする請求項1に記載の重畳表示可能なディスプレイコントローラ。
  3. 前記表示制御部は、前記先頭アドレス設定テーブルの設定値を、前記VRAM上の各レイヤの表示データの先頭アドレス、各レイヤの表示の優先順位及び前記分割設定テーブルの設定値に基づいて求めることを特徴とする請求項2に記載の重畳表示可能なディスプレイコントローラ。
  4. 重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMと、前記VRAMから読み出す表示データのアドレスを指定する読み出し制御部と、
    前記読み出し制御部が指定したアドレスの前記VRAMから読み出された表示データを格納するデータバッファと、
    前記VRAM、前記読み出し制御部及び前記データバッファが接続され、前記表示データのアドレスと当該アドレスの表示データを転送する共通バスと、
    前記各重畳するウィンドウの頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値を設定する分割設定テーブルと、前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅を設定する先頭アドレス設定テーブルを有し、前記分割設定テーブルと前記先頭アドレス設定テーブルを参照して、画面上に視認可能に表示される表示データの前記VRAM上のアドレスを順次求めて前記読み出し制御部に与え、前記読み出し制御部に前記VRAMから読み出す表示データのアドレスを指定させ、前記画面上に視認可能に表示される表示データのみを前記データバッファに格納する表示制御部と、
    を備えたことを特徴とする重畳表示可能なディスプレイコントローラ。
  5. 前記画面上の各レイヤのウィンドウの原点座標と縦横のサイズ、及び各レイヤの表示の優先順位のいずれかが変更された場合、その変更により影響を受ける矩形エリアについてのみ前記分割テーブルの設定値と前記先頭アドレス設定テーブルの設定値を再度設定することを特徴とする請求項4に記載の重畳表示可能なディスプレイコントローラ。
  6. 前記VRAM上の各レイヤの表示データの先頭アドレス、前記画面上の各レイヤのウィンドウの原点座標と縦横のサイズ、及び各レイヤの表示の優先順位に基づき、前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求め、当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値と、
    前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅と、を計算するハードウェア回路を備え、
    前記表示制御部の前記分割テーブルと前記先頭アドレス設定テーブルには、前記ハードウェア回路で計算された前記分割座標値と前記矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅とがそれぞれ設定されることを特徴とする請求項4に記載の重畳表示可能なディスプレイコントローラ。
  7. 重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMから前記画面上に表示される表示データを読み出すために前記VRAM上の表示データのアドレス指定用の設定値を設定する設定方法において、
    前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求め、
    当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値を分割設定テーブルに設定し、
    前記VRAM上の各レイヤの表示データの先頭アドレス、各レイヤの表示の優先順位及び前記分割設定テーブルの設定値に基づいて、前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅を先頭アドレス設定テーブルに設定することを特徴とする設定方法。
  8. 重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMから、前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求めて当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値が設定された分割設定テーブルと、前記スライスしてできた矩形エリア毎に当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅が設定された先頭アドレス設定テーブルとを用いて前記画面上に表示される表示データを読み出す表示データ読み出し方法において、
    前記先頭アドレス設定テーブルに設定された各矩形エリアの先頭アドレスから最初の表示ラインの表示データを順次読み出し、ラインが変わる毎に前記各区系エリアの先頭アドレスを前記先頭アドレス設定テーブルに設定されたステップ幅で更新して次の表示ラインの表示データを順次読み出すことにより、前記画面上に視認可能に表示される表示データのみを読み出すことを特徴とする表示データ読み出し方法。
  9. コンピュータに、重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMから前記画面上に表示される表示データを読み出すために前記VRAM上の表示データのアドレス指定用の設定値を設定する機能を実行させるためのプログラムであって、
    前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求め、
    当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値を分割設定テーブルに設定し、
    前記VRAM上の各レイヤの表示データの先頭アドレス、各レイヤの表示の優先順位及び前記分割設定テーブルの設定値に基づいて、前記スライスしてできた矩形エリア毎に、当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅を先頭アドレス設定テーブルに設定する機能をコンピュータに実行させることを特徴とするプログラム。
  10. コンピュータに、重畳されて画面上の各ウィンドウに表示される各レイヤの表示データが格納されるVRAMから、前記画面上の各レイヤのウィンドウ毎の原点座標と縦横のサイズを基に前記各重畳するウィンドウの頂点座標を求めて当該頂点座標により前記画面を縦方向及び横方向にスライスして複数の矩形エリアに分割する分割座標値が設定された分割設定テーブルと、前記スライスしてできた矩形エリア毎に当該矩形エリアに視認可能に表示される表示データのVRAM上の先頭アドレスと画面上の表示ラインが変わるときのVRAM上のアドレスのステップ幅が設定された先頭アドレス設定テーブルとを用いて、前記画面上に表示される表示データを読み出すアドレスを指定する機能を実行させるプログラムであって、
    前記先頭アドレス設定テーブルに設定された各矩形エリアの先頭アドレスから最初の表示ラインの表示データのアドレスを順次指定し、ラインが変わる毎に前記各区系エリアの先頭アドレスを前記先頭アドレス設定テーブルに設定されたステップ幅で更新して次の表示ラインの表示データのアドレスを順次指定することにより、前記画面上に視認可能に表示される表示データのアドレスのみを指定する機能をコンピュータに実行させることを特徴とするプログラム。
JP2005063615A 2005-03-08 2005-03-08 重畳表示可能なディスプレイコントローラ Pending JP2006251000A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005063615A JP2006251000A (ja) 2005-03-08 2005-03-08 重畳表示可能なディスプレイコントローラ
EP05254192A EP1701334A3 (en) 2005-03-08 2005-07-04 Method of displaying overlapping windows on a display device and display controller therefor
KR1020050059980A KR100770622B1 (ko) 2005-03-08 2005-07-05 중첩 표시 가능한 디스플레이 컨트롤러
US11/172,987 US20060203002A1 (en) 2005-03-08 2005-07-05 Display controller enabling superposed display
CNB2005100851300A CN100464368C (zh) 2005-03-08 2005-07-20 允许重叠显示的显示控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005063615A JP2006251000A (ja) 2005-03-08 2005-03-08 重畳表示可能なディスプレイコントローラ

Publications (1)

Publication Number Publication Date
JP2006251000A true JP2006251000A (ja) 2006-09-21

Family

ID=36579938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005063615A Pending JP2006251000A (ja) 2005-03-08 2005-03-08 重畳表示可能なディスプレイコントローラ

Country Status (5)

Country Link
US (1) US20060203002A1 (ja)
EP (1) EP1701334A3 (ja)
JP (1) JP2006251000A (ja)
KR (1) KR100770622B1 (ja)
CN (1) CN100464368C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014186196A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム
KR20180084534A (ko) * 2017-01-17 2018-07-25 엘지전자 주식회사 차량용 사용자 인터페이스 장치 및 차량

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2968499B1 (fr) * 2010-12-06 2013-06-14 Astrium Sas Procede d'utilisation d'un capteur d'image.
KR101334526B1 (ko) * 2011-03-02 2013-11-28 박재현 투명 윈도를 이용한 그리기 동작 제어 방법
CN105549943B (zh) * 2016-02-17 2018-10-23 京东方科技集团股份有限公司 显示驱动方法和显示系统
CN108668161A (zh) * 2018-05-30 2018-10-16 珠海全志科技股份有限公司 视频图像处理方法、计算机装置及计算机可读存储介质
CN113205573B (zh) * 2021-04-23 2023-03-07 杭州海康威视数字技术股份有限公司 一种图像显示方法、装置、图像处理设备及存储介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542376A (en) * 1983-11-03 1985-09-17 Burroughs Corporation System for electronically displaying portions of several different images on a CRT screen through respective prioritized viewports
JP2506960B2 (ja) 1988-07-25 1996-06-12 松下電器産業株式会社 ディスプレイ制御装置
AU628120B2 (en) * 1989-09-08 1992-09-10 Canon Kabushiki Kaisha Information processing system and apparatus
AU2509192A (en) * 1991-08-21 1993-03-16 Digital Equipment Corporation Address method for computer graphics system
JPH0675741A (ja) 1992-08-25 1994-03-18 Kobe Nippon Denki Software Kk Crt画面の分割表示方法
US5371847A (en) * 1992-09-22 1994-12-06 Microsoft Corporation Method and system for specifying the arrangement of windows on a display
JPH06124189A (ja) 1992-10-13 1994-05-06 Hitachi Ltd 画像表示装置および画像表示制御方法
GB2287627B (en) * 1994-03-01 1998-07-15 Vtech Electronics Ltd Graphic video display system including graphic layers with sizable,positionable windows and programmable priority
US5574836A (en) * 1996-01-22 1996-11-12 Broemmelsiek; Raymond M. Interactive display apparatus and method with viewer position compensation
US5886705A (en) * 1996-05-17 1999-03-23 Seiko Epson Corporation Texture memory organization based on data locality
US6369855B1 (en) * 1996-11-01 2002-04-09 Texas Instruments Incorporated Audio and video decoder circuit and system
JPH11108959A (ja) * 1997-10-06 1999-04-23 Ando Electric Co Ltd 電気光学サンプリングオシロスコープ
US6556253B1 (en) * 1999-10-26 2003-04-29 Thomson Licensing S.A. Multi-window picture adjustment arrangement for a video display
US6801219B2 (en) * 2001-08-01 2004-10-05 Stmicroelectronics, Inc. Method and apparatus using a two-dimensional circular data buffer for scrollable image display
US7079160B2 (en) * 2001-08-01 2006-07-18 Stmicroelectronics, Inc. Method and apparatus using a two-dimensional circular data buffer for scrollable image display
JP2003131927A (ja) * 2001-08-15 2003-05-09 Square Co Ltd 表示制御方法、情報処理装置、プログラム及び記録媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014186196A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム
KR20180084534A (ko) * 2017-01-17 2018-07-25 엘지전자 주식회사 차량용 사용자 인터페이스 장치 및 차량
US10227006B2 (en) 2017-01-17 2019-03-12 Lg Electronics Inc. User interface apparatus for vehicle and vehicle
KR102102761B1 (ko) * 2017-01-17 2020-04-21 엘지전자 주식회사 차량용 사용자 인터페이스 장치 및 차량

Also Published As

Publication number Publication date
EP1701334A3 (en) 2009-04-01
CN1831931A (zh) 2006-09-13
EP1701334A2 (en) 2006-09-13
US20060203002A1 (en) 2006-09-14
CN100464368C (zh) 2009-02-25
KR20060099376A (ko) 2006-09-19
KR100770622B1 (ko) 2007-10-29

Similar Documents

Publication Publication Date Title
JP4312238B2 (ja) 画像変換装置および画像変換方法
EP2893529B1 (en) Method and device for selective display refresh
JP4687725B2 (ja) 画像処理装置及び画像処理方法、並びにコンピュータ・プログラム
JP2005092742A (ja) ビデオ出力コントローラ及びビデオカード
JP2006251000A (ja) 重畳表示可能なディスプレイコントローラ
US7589745B2 (en) Image signal processing circuit and image display apparatus
TWI424430B (zh) 控制畫面輸入與輸出之裝置與方法
US20120242693A1 (en) Image synthesis device and image synthesis program
JP3477666B2 (ja) 画像表示制御装置
JP2003066943A (ja) 画像処理装置及びプログラム
JPH07262367A (ja) デジタル画像信号処理装置および方法
US20070200868A1 (en) Image synthesizing device
JP4746912B2 (ja) 画像信号処理回路および画像表示装置
WO2007122768A1 (ja) 描画処理装置
JP2000324337A (ja) 画像拡大縮小装置
JP2002278507A (ja) 画像処理装置および画像表示装置
JP2002258827A (ja) 画像表示装置
JP3812361B2 (ja) 画像表示装置
JP4124015B2 (ja) 画像表示装置
JP6120561B2 (ja) 図形描画装置及び図形描画プログラム
JPH07311568A (ja) 画像出力方法および装置
JP2005017867A (ja) 画像表示装置
JP5228326B2 (ja) 画像表示装置
JP2004252009A (ja) 表示制御方法、表示制御装置及び表示装置
JP2005128689A (ja) 画像描画装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090901