JP2002278507A

JP2002278507A - 画像処理装置および画像表示装置

Info

Publication number: JP2002278507A
Application number: JP2001079549A
Authority: JP
Inventors: Toshiharu Murai; 俊晴村井
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-03-19
Filing date: 2001-03-19
Publication date: 2002-09-27
Anticipated expiration: 2021-03-19
Also published as: JP4737852B2

Abstract

(57)【要約】【課題】プロジェクタの台形歪み補正や液晶表示装置
（ＬＣＤ）などにおける入力画像に対する解像度変換等
を実用的に行うことを可能とする。【解決手段】投射距離や角度等パラメータの値が変わ
ると、その都度、座標生成回路３によって演算を行い、
新しい変換処理用のデータを生成するが、生成した変換
処理用データはメモリに変換テーブル５として記憶す
る。これにより、通常の画像変換表示時は、変換処理回
路４においては、単に、この変換テーブル５からデータ
を順次読み出すだけで良く、高速の処理能力を必要とし
ないので、例えば、プロジェクタに適用することによ
り、厳密な計算に基く台形歪み補正など複雑な処理を必
要とする場合でも通常の処理速度で十分に対応でき、し
かもあらゆる表示条件にも柔軟に対応できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、被表示画像の画素
数を表示画像の画素数に変換して出力する画像処理技術
に係わり、特に、液晶表示装置やプロジェクタ等におい
ての、入出力画像の解像度変換や台形歪み等の処理を効
率的に行うのに好適な画像処理装置および画像表示装置
に関するものである。

【０００２】

【従来の技術】近年、ディスプレイの薄型化、大型化の
ニーズは急速に高まってきており、液晶等を用いた画像
表示装置が急速に普及している。特に液晶やＤＭＤ（Di
gitalMicromirror Device）等を空間変調素子として用
いたプロジェクタの普及がめざましい。

【０００３】これらのディスプレイは固有の表示画素数
を有するので、例えば、異なった画素数の入力画像を表
示しようとする場合には、入力画素数をディスプレイ固
有の画素数に合わせるべく「解像度変換」が必要にな
る。

【０００４】また、入力画像の一部分を表示画面全体に
拡大表示する「ズーム機能」を持つディスプレイでは、
仮に入力画像の画素数がディスプレイの画素数と一致し
ていても、ズーム機能を使用する場合に解像度変換機能
が必要になる。

【０００５】さらにプロジェクタにおいては、スクリー
ンに対して斜め方向から投射する場合が多く、そのよう
な場合、画面が台形状に歪むという問題がある。それを
解決するために、予め投射される画像を逆台形状に歪ま
せて、スクリーン面で歪みのない投射画像を得る台形歪
み補正技術が一般的に用いられている。

【０００６】例えば、特開平８−９８１１９号公報に
は、プロジェクタの台形歪み補正技術に関するものとし
て、スクリーンに対して斜めに投射した場合に生じる歪
み量を厳密に計算し、それを補正するための逆歪み画像
を求め、この逆歪み画像の各画素の元の画像に対応する
位置を座標データとして求め、そして元の画像の隣接す
る画素値に基き、逆歪み画像の各画素値を決定しようと
する技術が記載されている。

【０００７】この技術では、座標データの計算に要する
時間が問題になる。すなわち、この技術では、複雑な式
に基く計算を、次々に入力される動画像に対して逐一行
なうためには、極めて高速度の処理能力が要求され、実
現しようとすると非常に高価なものになってしまい、殆
どのプロジェクタには実質的に実現不可能である。

【０００８】特開平８−９８１１９号公報には、このよ
うな問題を回避することを目的とした技術も記載されて
いる。すなわち、可変パラメータを投射角度θに限定し
て他のパラメータは全て固定とし、そのθの値も何段階
かに限定し、各θの値について決定されるデータを予め
ＲＯＭに記憶しておくことで計算を簡略しようというも
のである。

【０００９】しかしながら、このような技術では、θ以
外のパラメータで例えばスクリーンまでの投射距離Ｌや
垂直投射時（θ＝０）における画面の垂直方向高さＶm
などは固定となってしまうので、可搬性があり任意の場
所に投射することが可能なプロジェクタであっても自由
に投射距離を設定することができなかったり、光学ズー
ム機能があってもそれを使って画面の大きさを自由に設
定することもできず、実質的にこれらのプロジェクタに
は適用できないという問題が生じる。

【００１０】また、例えば、特開平１０−３１９８９８
号公報には、解像度変換に関わる技術が記載されてい
る。すなわち、水平方向と垂直方向について各々独立
に、入力画素数と出力画素数の最小公倍数を利用して各
画素の位置を整数で表わせるようにした座標系を生成
し、入力画像に対応する各出力画素の位置を座標データ
として求め、隣接する入力画像の画素値に基き、出力画
像の各画素値を決定しようとするものである。

【００１１】しかし、この技術では、確かに座標データ
については、二つのカウンタを利用して比較的簡単に得
ることができるが、その後の出力画像の各画素値を求め
る計算に負荷がかかり、上述の特開平８−９８１１９号
公報に記載の技術における高速処理能力に起因するコス
ト面での問題が、本技術においても生じる。

【００１２】すなわち、この技術では、線形補間法によ
って出力画像の各画素値を求めようとしているが、線形
補間法では、図２に示すように、任意の表示画素の値
「Ｓｘｙ」は、隣接する被表示画素値「Ｓ００」〜「Ｓ
１１」と、これらの間の基準化された座標データｘ１〜
ｘ２およびｙ１〜ｙ２を用いて、「Ｓｘｙ＝（Ｓ００・
ｘ２・ｙ２）＋（Ｓ１０・ｘ１・ｙ２）＋（Ｓ０１・ｘ２・
ｙ１）＋（Ｓ１１・ｘ１・ｙ１）」の式に基づき求めるの
に対して、当技術では最小公倍数を用いた座標データに
なっているので、それらを、基準化された座標データに
変換する計算がさらに加わる。この計算には除算を要す
るため計算が複雑になり、結局は高速度の処理能力が必
要となる。

【００１３】

【発明が解決しようとする課題】解決しようとする問題
点は、従来の技術では、例えば、プロジェクタの台形歪
み補正や液晶表示装置（ＬＣＤ）などにおける入力画像
に対する解像度変換等を、実用的に行うことができない
点である。

【００１４】本発明の目的は、これら従来技術の課題を
解決し、例えば、プロジェクタや液晶表示装置（ＬＣ
Ｄ）の性能および品質を向上させることを可能とする画
像処理装置および画像表示装置を提供することである。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、本発明の画像処理装置および画像表示装置は、投射
距離や角度等パラメータの値が変わると、その都度、座
標生成手段によって演算を行い、新しい変換処理用のデ
ータを生成するが、生成した変換処理用データはメモリ
に変換テーブルとして記憶する。これにより、通常の画
像変換表示時は、単に、この変換テーブルからデータを
順次読み出すだけで良く、高速の処理能力を必要としな
いので、例えば、プロジェクタに適用することにより、
厳密な計算に基く台形歪み補正など複雑な処理を必要と
する場合でも通常の処理速度で十分に対応でき、しかも
あらゆる表示条件にも柔軟に対応できる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を、図
面により詳細に説明する。

【００１７】図１は、本発明に係る画像処理装置および
画像表示装置の構成例を示すブロック図である。

【００１８】図１においては、液晶パネル（図示省略）
を用いた画像表示装置の信号処理系の構成例を概略的に
示しており、図中一点鎖線で囲まれた画像処理回路１が
本発明の画像処理装置に対応する。尚、画像表示装置と
しては、例えば通常の液晶表示装置でも良く、また、液
晶プロジェクタでも良い。

【００１９】図１において、Ｒｉ、ＧｉおよびＢｉはそ
れぞれＲ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）およびＢ（ｂｌ
ｕｅ）のアナログ画像信号入力である。またＶｉおよび
Ｈｉはそれぞれ、入力画像信号に対応する垂直および水
平の同期信号である。

【００２０】アナログＩ／Ｆ回路６は、ＰＬＬ（Phase
Locked Loop）回路を含み、水平同期信号Ｈｉから入力
画像信号の同期クロックＲＣＫを再生出力すると共に、
アナログ画像信号Ｒｉ、ＧｉおよびＢｉを増幅後、同期
クロックＲＣＫに同期してＡ／Ｄ変換器にてそれぞれデ
ジタル信号ＤＲｉ、ＤＧｉおよびＤｂｉに変換して出力
する。

【００２１】デジタルＩ／Ｆ回路７は、１垂直期間内の
水平同期信号パルス数をカウントすることにより走査線
数を検知し、同期信号ＲＣＫとデジタル化された入力画
像信号出力とから１水平期間内の有効画素数を検知する
ことで、入力画面サイズを検知／出力（信号ＳＩＺＥ）
すると共に、１水平期間中の有効画素入力期間を検知し
て、次のフレームメモリ２への書き込み制御信号Ｗおよ
び書き込みアドレスＷＡＤを生成出力する。

【００２２】フレームメモリ２は、デジタル化された入
力画像信号を、書き込み制御信号Ｗに従い、指定された
アドレスＷＡＤに、同期信号ＲＣＫに同期して順次書き
込む。フレームメモリ２は後述するＣＰＵからの読み出
しアドレスＲＡＤによって、前述の書き込み系とは非同
期に読み出しが可能なデュアルポート機能を持つメモリ
である。

【００２３】座標生成回路３は、通常は入力画面サイズ
信号ＳＩＺＥに基き、内部に被表示画像の座標系を作成
すると共に、水平方向および垂直方向の読み出しアドレ
スＨＲＡＤおよびＶＲＡＤを生成するが、リモコン等
（図示省略）からの外部操作による指示信号ＯＰＲによ
って画面の一部をズームして表示する指示が与えられた
場合には、それに従った被表示画像の座標系および水平
方向／垂直方向の読み出しアドレスＨＲＡＤ／ＶＲＡＤ
を生成する。

【００２４】さらに、座標生成回路３は、１ライン分の
読み出しが終了する毎に信号ＨＦＵＬを「１」にする。
また後述する変換処理回路４からの信号ＣＴＬＲＦＤが
「０」になると、その時点のＨＲＡＤおよびＶＲＡＤの
値をホールドする。

【００２５】また、座標生成回路３は、当該画像表示装
置の表示解像度に基く表示画像の座標系を内部に作成し
ており、各表示画素を被表示画像の座標系にマッピング
して変換処理データＷＤを生成する。但しプロジェクタ
の場合では、先の指示信号ＯＰＲによって台形歪み補正
の指示が与えられても良く、その場合は、表示画像の座
標系は指示に基き変更される。

【００２６】座標生成回路３で生成されたデータＷＤ
は、専用のメモリに、書き込みアドレスＷＡＤおよび書
き込み制御信号ＷＴに従って順次書き込まれ、変換テー
ブル５が作成される。また、座標生成回路３は、ズーム
や歪み補正の指示信号が入力される毎にデータを生成／
出力して変換テーブル５を更新する。

【００２７】このような座標生成回路３による座標生成
処理動作を、図２〜図４を用いて説明する。

【００２８】図２は、被表示画素と表示画素の座標関係
を示した第１の説明図であり、図３は、表示画素に対す
るテーブルデータフォーマット例を示す説明図、図４
は、被表示画素と表示画素の座標関係を示した第２の説
明図である。

【００２９】図２においては、従来技術でも述べた表示
画素Ｓｘｙと、それに隣接する被表示画素Ｓ００〜Ｓ１
１との座標関係を示しており、図３では、表示画素Ｓｘ
ｙに対するテーブルデータフォーマットを示し、図４で
は、表示画素と被表示画素との全体的な座標関係、すな
わち、マッピング状態を示ている。

【００３０】図２における任意の表示画素の値「Ｓｘ
ｙ」は、隣接する被表示画素値「Ｓ００」〜「Ｓ１１」
と、これらの間の基準化された座標データ「ｘ１」〜
「ｘ２」および「ｙ１」〜「ｙ２」を用いて、「Ｓｘｙ
＝（Ｓ００・ｘ２・ｙ２）＋（Ｓ１０・ｘ１・ｙ２）＋（Ｓ
０１・ｘ２・ｙ１）＋（Ｓ１１・ｘ１・ｙ１）」の式に基づ
き求められる。

【００３１】図１の座標生成回路３は、基本的には、入
力信号から検知されたサイズを持つ入力画像を被表示画
像としてその座標系を生成し、それに、ディスプレイの
解像度から決まっている表示画像の各画素（表示画素）
をマッピングする。そのマッピングの一例が図４に示す
ものであり、このようにマッピングすることにより、各
表示画素について、図２に示すような隣接被表示画素が
一義的に決定できる。

【００３２】各表示画素のデータは、その配列通りにア
ドレス空間を持つメモリに記憶することにより、図１の
変換テーブル５を作成することができる。例えば、水平
方向アドレスM、垂直方向アドレスNに記憶されているデ
ータが、表示画像のNライン目のM番目の表示画素に対応
する変換テーブルデータとなる。

【００３３】図３におけるΔｘおよびΔｙは、それぞれ
水平（ｘ）方向および垂直（ｙ）方向において、一つ前
のデータにおける画素Ｓ００の位置に対する本データの
対応する画素Ｓ００の差分位置データであり、「ｘ１」
および「ｙ１」は、図２に示す通りの表示画素Ｓｘｙの
座標データである。

【００３４】また、図３における識別ビットは、当該デ
ータに対応する表示画素が非有効表示画素であるかどう
か示すビットであり、ここでは、この識別ビットが
「１」のとき、当該データに対応する表示画素が非有効
表示画素であるとする。

【００３５】図１における座標生成回路３では、ズーム
や歪み補正の指示信号などが入力される毎にデータを生
成／出力して変換テーブル５を更新する。例えば、既存
のプロジェクタでは、台形歪み補正用のボタンやズーム
制御ボタンが装備されており、ユーザがそれらのボタン
を押下する毎に段階的に、台形歪み補正量またはブーム
倍率が変わるものが一般的であり、各段階での台形歪み
補正量あるいはズーム倍率を、被表示画像座標生成のた
めのパラメータとして記憶しておき、ボタンが押下され
るたびに、そのパラメータを順次に変えて計算し直すこ
とで変換テーブルの更新を行う。

【００３６】図１において、変換処理回路４は、読み出
しアドレスＲＴＡＤを生成出力して、上述のマッピング
データを有する変換テーブル５からデータＴＤを順次読
み出し、対応する表示画素に隣接する４つの被表示画素
データと距離データから、式「Ｓｘｙ＝（Ｓ００・ｘ２・
ｙ２）＋（Ｓ１０・ｘ１・ｙ２）＋（Ｓ０１・ｘ２・ｙ１）
＋（Ｓ１１・ｘ１・ｙ１）」に基づき、この表示画素の値
を算出し、出力する（画素データＲo２，Ｇo２，Ｂo
２）。例えば、表示画素の値が輝度データであれば、黒
画素に対して最小値（ゼロ）が、また、白画素であれば
最大値が求められる。

【００３７】尚、画素データ「Ｒo２」、「Ｇo２」およ
び「Ｂo２」と共に、この画素の表示画像上でのアドレ
スデータＤＡＤも同期して出力する。尚、この変換処理
回路４については後で詳しく述べる。

【００３８】変換処理回路４から出力された画素データ
（Ｒo２，Ｇo２，Ｂo２）は、ガンマ補正回路８に入力
され、表示パネルの特性に合わせて補正された後（Ｒo
３，Ｇo３，Ｂo３）、Ｄ／Ａ変換回路９においてアナロ
グ信号ＡＲo、ＡＧoおよびＡＢoに変換される。

【００３９】そして、アナログの画像信号（ＡＲo，Ａ
Ｇo，ＡＢo）は、Ｓ＆Ｈ回路（サンプル＆ホールド回
路）１０において並列化されて（Ｒo，Ｇo，Ｂo）、液
晶駆動回路１１に入力される。

【００４０】液晶駆動信号発生回路１２は、変換処理回
路４からのアドレスデータＤＡＤに基き、液晶パネル駆
動に必要な制御信号ＬＣＤＣを生成して液晶駆動回路１
１に出力する。

【００４１】次に、変換処理回路４の詳細を図５を用い
て説明する。

【００４２】図５は、図１における変換処理回路の構成
例を示すブロック図である。

【００４３】図５においては、図１における変換処理回
路４の構成を、フレームメモリ２から読み出される画素
データ「Ｒo１」、「Ｇo１」および「Ｂo１」のうちの
「Ｒo１」についてのみ概略的に示したものである。画
素データ「Ｇo１」および「Ｂo１」についても全く同様
である。

【００４４】また、図５においては、３ライン分のライ
ンバッファ（１）４ａ〜（３）４ｃが設けられている場
合を例としている。これは、上述の式（「Ｓｘｙ＝（Ｓ
００・ｘ２・ｙ２）＋（Ｓ１０・ｘ１・ｙ２）＋（Ｓ０１・
ｘ２・ｙ１）＋（Ｓ１１・ｘ１・ｙ１）」）で示される演
算処理に必要な隣接被表示画素データ２ライン分よりも
１ライン多い。

【００４５】ここでラインバッファ（１）４ａは、図１
のフレームメモリ２から出力される画素データ「Ｒo
１」を順次取り込み、１ライン分を同時に出力するシフ
トレジスタ構成になっており、ラインバッファ（２）４
ｂおよびラインバッファ（３）４ｃは、並列に入力され
る１ライン分の画素データをラッチして次段に出力する
構成になっているものとする。

【００４６】すなわち、ラインバッファ（１）４ａは、
１ライン分の画素データを取り込んだ後に入力されるＨ
ＦＵＬ＝「１」で自らを初期化し、また、次のラインか
ら同様にデータの取り込みを順次行なう。但し、後述す
る信号ＣＴＬＲＦＤが「０」のときはその時点の状態を
ホールドする。

【００４７】一方、ラインバッファ（２）４ｂおよびラ
インバッファ（３）４ｃは、ＨＦＵＬ＝「１」で、前段
から入力される１ライン分の画素データを同時に取り込
み、出力する。このようにして画素データが１ライン分
ずつ順次シフトして保持される。

【００４８】水平累算器４ｄおよび垂直累算器４ｅは、
図１の変換テーブル５から読み出されるデータ中のそれ
ぞれΔｘおよびΔｙの値を順次累算し、その結果ＡＨお
よびＡＶを出力する。

【００４９】セレクタ４ｆは、ラインバッファ（２）４
ｂおよびラインバッファ（３）４ｃからの出力「Ｓｘ
１」および「Ｓｘ０」の各々について、隣接する２画素
データの組み合わせ（Ｓ０１、Ｓ１１）および（Ｓ００、
Ｓ１０）を水平累算器４ｄの出力ＡＨに基き選択して出
力する。

【００５０】比較回路４ｇは、垂直累算器４ｅの出力Ａ
Ｖと、図１の座標生成回路３からの現在読み出されてい
るラインアドレスＶＲＡＤを比較し、一致すると、信号
ＭＴＣＨを「１」にする。これはラインバッファ（２）
４ｂおよびラインバッファ（３）４ｃへの画素データの
取り込みが終了した時点に一致し、演算処理に必要な２
ライン分のデータが保持されたことを意味し、演算処理
が開始される。

【００５１】距離データテーブル４ｈは、図１の変換テ
ーブル５から読み出されるデータＴＤ中の「ｘ１」およ
び「ｙ１」の値から「ｘ２」および「ｙ２」の値を読み
出し、「ｘ１」および「ｘ２」と共に出力する。

【００５２】演算回路４ｉは、比較回路４ｇからの信号
ＭＴＣＨが「１」になると上述の式（「Ｓｘｙ＝（Ｓ０
０・ｘ２・ｙ２）＋（Ｓ１０・ｘ１・ｙ２）＋（Ｓ０１・ｘ
２・ｙ１）＋（Ｓ１１・ｘ１・ｙ１）」）に基く演算を行
なう加算器と乗算器の組み合わせ回路である。

【００５３】この演算回路４ｉでは、演算が終了する
と、結果「Ｒo２」を出力すると共に信号ＦＩＮを
「１」にする。ここでデータＴＤ中の識別ビットが
「１」の場合は、「Ｓ００」〜「Ｓ１１」の如何に関わ
らず出力「Ｒo２」は黒表示に相当する値になる。

【００５４】水平カウンタ４ｊおよび垂直カウンタ４ｋ
はそれぞれ、図１の変換テーブル５の読み出しアドレス
ＲＴＡＤの水平方向読み出しアドレス部ＨＲＴＡＤ、お
よび、垂直方向読み出しアドレス部ＶＲＡＴＤを生成出
力するカウンタである。

【００５５】水平カウンタ４ｊは、演算回路４ｉの出力
信号ＦＩＮが「１」になる毎にカウントアップ動作を行
ない、１ライン分のカウントを終了すると出力ＨＦＵＬ
（２）を「１」にする。

【００５６】また、垂直カウンタ４ｋは、水平カウンタ
４ｊからの出力信号ＨＦＵＬ（２）と演算回路４ｉの出
力信号ＦＩＮとが同時に「１」になるタイミングでカウ
ントアップし、１フレーム分のカウントを終了すると信
号ＶＦＵＬ（２）を「１」にする。

【００５７】水平カウンタ４ｊからの出力信号ＨＦＵＬ
（２）が「１」になると、水平カウンタ４ｊおよび水平
累算器４ｄはリセットされる。また、垂直カウンタ４ｋ
の出力信号ＶＦＵＬ（２）が「１」になると、垂直カウ
ンタ４ｋおよび垂直累算器４ｅがリセットされる。

【００５８】制御回路４ｌは、比較回路４ｇの出力信号
ＭＴＣＨが「１」で、且つ、図１のフレームメモリ２か
らの１ライン分のデータ読み出しが終了して座標生成回
路３の出力信号ＨＦＵＬが「１」になった場合には、ラ
インバッファ（２）４ｂおよびラインバッファ（３）４
ｃに保持されているデータを保護するためにＣＴＬＲＦ
Ｄを「０」にして、図１のフレームメモリ２からのデー
タ読み出しおよびラインバッファ（１）４ａへのデータ
の取り込みを中断させる。

【００５９】また、制御回路４１は、比較回路４ｇの出
力信号ＭＴＣＨが「０」になると信号ＣＴＬＲＦＤを
「１」にして動作を再開させる。

【００６０】ラッチ回路４ｍは、演算回路４ｉからの出
力信号ＦＩＮに同期して、図１の変換テーブル５からの
アドレス信号ＲＴＡＤを取り込んで、出力画素データ
「Ｒo２」と同期して出力する（ＤＡＤ）。

【００６１】以上、図１〜図５を用いて説明したよう
に、本例の画像処理装置および画像表示装置では、例え
ばプロジェクタについて言うと、投射距離や角度等パラ
メータの値が変わっても、その都度、座標生成回路３に
よって演算して、新しいデータを生成するが、このよう
に生成したデータはメモリに記憶して変換テーブル５を
作成するので、通常の画像表示時は単にこの変換テーブ
ル５からデータを順次読み出すだけで、画素数の変換お
よび画素値の算出ができ、高速の処理能力を必要としな
い。

【００６２】これにより、プロジェクタにおいて、厳密
な計算に基く台形歪み補正など複雑な処理を必要とする
場合でも、通常の処理速度で十分に対応でき、しかもあ
らゆる表示条件にも柔軟に対応できる。

【００６３】また、本例では、各表示画素に対して隣接
する被表示画素は一義的に決まっていることに着目し、
例えば図２において表示画素Ｓｘｙに対する隣接被表示
画素の位置データとしてＳ００、距離データとしてｘ１
およびｙ１だけを記憶する。これによってデータ線数を
必要最低限にすることができ、回路の小型化を図ること
ができる。

【００６４】また、本例では、図３で示すように、変換
テーブル５に記憶する画素の位置データとして、一つ前
に読み出されたデータに対する差分値とする。このこと
により、飛躍的にデータ線数を削減することができ、回
路の大幅な小型化が図られる。例えば８００×６００＝
４８００００画素の被表示画像の場合、各画素の位置デ
ータとして少なくとも１９ビットが必要であるが、この
ような構成とすることにより、実質的に２、３ビットで
済む。

【００６５】また、本例では、図２において、距離デー
タｘ１、ｙ１が決まれば他の距離データｘ２、ｙ２は計
算により求めることができるので、これを予め記憶して
おくことにより、変換処理回路４での計算に要する時間
を短縮することができ、変換処理回路４の処理の高速化
を図ることができる。

【００６６】また、変換処理回路４においては、各表示
画素についてその値を求めるために隣接する被表示画素
値をフレームメモリ２から読み出すが、このとき処理を
高速にするために、隣接する全ての被表示画素値を同時
に読み出すことが望ましい。

【００６７】例えば前述の従来技術「特開平８−９８１
１９」の実施例では、隣接画素数に相当する数のフレー
ムメモリを設け、各メモリへの画素データの書き込みと
読み出しを工夫することにより実現しようとしている。
しかしながらこのような技術では、同時に読み出される
画素の総ビット数分のデータ線および入出力端子が必要
となるために回路の実装面積が大型化するという問題が
生じる。

【００６８】本例においては、図４に示すように、変換
処理回路４に必要分のラインバッファ（１）４a，
（２）４ｂを設けることにより、例えば図１の例では１
フレームのうちで最初の１ライン分のデータを読み出す
時間は必要となるものの、その後は順次表示画素に対し
てフレームメモリ２から、対応する残り１ライン分の被
表示画素データを読み出しては演算処理するようにし
て、効率的に処理することができる。

【００６９】そして変換処理回路４は、ラインバッファ
（１）４a，（２）４ｂを含んで一つの素子内に構成す
ることは十分に可能である。すなわち，変換処理回路４
の処理の高速化を損なうことなく回路の小型化を図るこ
とができる。

【００７０】さらに、本例では、最低限のライン数より
も多くのラインバッファ（ラインバッファ（１）４a，
（２）４ｂ、およびラインバッファ（３）４ｃ）を設け
ることにより、変換処理回路４において、演算処理を行
なうのと同時に、後続のラインの被表示画素データをフ
レームメモリ２から読み出し保持しておくことが可能に
なるので、大幅に処理の高速化を図ることが可能とな
る。

【００７１】例えば、ラインバッファの数が、最低限の
ライン数の２倍あれば、前のフレームの最終ラインを処
理している間に次のフレームの最初の必要ライン数分の
データをフレームメモリ２から読み出して保持しておく
ことが可能となるので、フレームの切り替わり時におい
ても高速に処理することができる。

【００７２】また、必要とされる全ての隣接被表示画素
が含まれるラインバッファ（１）４aからの読み出し処
理が終了しないうちに、残りのラインバッファ（２）４
ｂが次の被表示ライン画素データで満たされた場合は、
読み出し処理が終了するまで新たな画素データの書き込
みを禁止する。このことにより、処理動作の信頼性を保
証することができる。

【００７３】また、図３で示したように、本例では、変
換テーブル５のデータは、対応する表示画素が被表示画
像に無関係に所定の値になる非有効表示画素であるかど
うかを示す識別ビットをさらに含み、変換処理回路４に
おける演算回路４ｉは、非有効表示画素については必ず
所定の値を出力するものとする。これにより、例えば台
形歪み補正画像においては、その周辺部では被表示画像
の如何に関わらず必ず黒になる非有効表示画素が存在す
るので、そのような画素にも対応可能となる。

【００７４】また、このような画像処理装置を用いるこ
とにより、画像表示装置を、低コストで良好な表示品質
が得られるコストパフォーマンスに優れたものとするこ
とができる。

【００７５】尚、本発明は、図１〜図５を用いて説明し
た例に限定されるものではなく、その要旨を逸脱しない
範囲において種々変更可能である。

【００７６】

【発明の効果】本発明によれば、台形歪み等を含む複雑
な座標変換の計算工程を例えばＭＰＵ（Micro Processi
ng Unit）を用いて行ない、その結果生成されたデータ
を変換テーブルとしてメモリに記憶し、その後の座標変
換の計算においては単にデータを変換テーブルから順次
読み出すだけでよいようにしたので、通常の処理速度で
高画像品質の処理装置が得られ、以ってコストパフォー
マンスに優れた画像表示装置が実現される。

【００７７】また、本発明では、表示画素に隣接する一
つの被表示画素に関しての位置データと距離データのみ
を記憶し、この記憶データから、他の隣接被表示画素に
関しての位置データと距離データを算出する構成とする
ことにより、変換テーブルのデータ長を必要最低限にす
ることができ、データ線数および素子の入出力端子数を
必要最低限にすることができ、回路の小型化を図ること
ができる。

【００７８】さらに、記憶する位置データとして、一つ
前に読み出されたデータに対する差分値とすることによ
り、飛躍的にデータ線数を削減することができ、回路の
大幅な小型化を図ることができる。

【００７９】また、一つの距離データ（ｘ１、ｙ１）が
決まれば他の距離データ（ｘ２、ｙ２）は計算により求
めることができるので、この距離データ（ｘ１、ｙ１）
も予め記憶してテーブル化しておくことにより、変換処
理計算に要する時間を短縮し、より一層の高速化を図る
ことができる。

【００８０】また、本発明では、ラインバッファを一つ
の素子内に構成するようにして設けることで、処理速度
を損なうことなくフレームメモリとの間のデータ線数を
最低限に抑えることができ、いっそうの小型化を図るこ
とができる。

【００８１】また、本発明では、非有効表示画素につい
ても全く同じに処理できるようにしたので、回路が簡素
化され、一層の小型化を図ることができる。

【００８２】これにより、本発明では、例えば、プロジ
ェクタの台形歪み補正や液晶表示装置（ＬＣＤ）などに
おける入力画像に対する解像度変換等を、実用的に行う
ことができ、プロジェクタや液晶表示装置（ＬＣＤ）の
性能および品質を向上させることが可能である。

【図面の簡単な説明】

【図１】本発明に係る画像処理装置および画像表示装置
の構成例を示すブロック図である。

【図２】被表示画素と表示画素の座標関係を示した第１
の説明図である。

【図３】表示画素に対するテーブルデータフォーマット
例を示す説明図である。

【図４】被表示画素と表示画素の座標関係を示した第２
の説明図である。

【図５】図１における変換処理回路の構成例を示すブロ
ック図である。

【符号の説明】

１：画像処理回路、２：フレームメモリ、３：座標生成
回路、４：変換処理回路、４ａ〜４ｃ：ラインバッファ
（１）〜（３）、４ｄ：水平累算器、４ｅ：垂直累算
器、４ｆ：セレクタ、４ｇ：比較回路、４ｈ：距離デー
タテーブル、４ｉ：演算回路、４ｊ：水平カウンタ、４
ｋ：垂直カウンタ、４ｌ：制御回路、４ｍ：ラッチ回
路、５：変換テーブル、６：アナログＩ／Ｆ回路、７：
デジタルＩ／Ｆ回路、８：ガンマ補正回路、９：Ｄ／Ａ
変換回路、１０：Ｓ＆Ｈ回路、１１：液晶駆動回路、１
２：液晶駆動制御信号発生回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/74 Ｈ０４Ｎ 5/74 Ｄ

Claims

【特許請求の範囲】

【請求項１】被表示画像の画素数を表示画像の画素数
に変換して出力する画像処理装置であって、前記被表示
画像を記憶するフレームメモリと、前記表示画素のそれ
ぞれについて変換元の前記被表示画素との位置関係を示
す情報を生成する座標生成手段と、該座標生成手段によ
って生成された位置関係情報を記憶する変換テーブル
と、該変換テーブルに記憶された位置関係情報に基づ
き、前記フレームメモリから読み出される被表示画像の
画素数を変換処理する変換処理手段とを有することを特
徴とする画像処理装置。
【請求項２】請求項１に記載の画像処理装置であっ
て、前記変換テーブルに記憶される位置関係情報は、対
応する前記表示画素に対して隣接する被表示画素の位置
データと、該隣接する被表示画素と表示画素間の距離デ
ータとを含むことを特徴とする画像処理装置。
【請求項３】請求項３に記載の画像処理装置であっ
て、前記変換テーブルに記憶される位置データは、一つ
前に読み出された位置データの値に対する差分値からな
り、前記変換処理手段は、順次、前記変換テーブルから
読み出される差分値を累算しする累算器を有し、該累算
器の累算結果に基づき前記隣接する被表示画素の位置デ
ータを得ることを特徴とする画像処理装置。
【請求項４】請求項２、もしくは、請求項３のいずれ
かに記載の画像処理装置であって、前記変換処理手段
は、各表示画素に対応する位置関係情報を前記変換テー
ブルから読み出し、前記フレームメモリから読み出した
前記隣接する被表示画素の前記位置データと前記距離デ
ータとに基づき、当該表示画素の値を算出する演算処理
手段を有することを特徴とする画像処理装置。
【請求項５】請求項４に記載の画像処理装置であっ
て、前記変換テーブルに記憶される位置データおよび距
離データは、対応する表示画素に対して所定の位置関係
にある一つの隣接被表示画素の位置データおよび当該隣
接被表示画素との距離データであり、前記変換処理手段
は、前記前記変換テーブルから読み出した一つの隣接被
表示画素との距離データから、前記演算処理手段で当該
表示画素の値を算出するために必要とされる全ての隣接
被表示画素との距離データを算出する距離データ出力手
段を有することを特徴とする画像処理装置。
【請求項６】請求項５に記載の画像処理装置であっ
て、前記距離データ出力手段は、前記一つの隣接被表示
画素との距離データから算出した前記必要とされる全て
の隣接被表示画素との距離データを記憶する距離データ
テーブルを有することを特徴とする画像処理装置。
【請求項７】請求項４から請求項６のいずれかに記載
の画像処理装置であって、前記変換処理手段と同じ素子
内に構成され、前記フレームメモリから読み出される、
前記画素の値の算出に用いられる隣接被表示画素を含む
最低限のライン数の画素を保持するラインバッファを有
し、前記変換処理手段は、前記演算処理で前記表示画素
の値を算出する際に用いる前記隣接被表示画素データ
を、前記ラインバッファから読み出すことを特徴とする
画像処理装置。
【請求項８】請求項７に記載の画像処理装置であっ
て、前記ラインバッファは、前記最低限のライン数の２
倍以下のライン数を保持し、該ラインバッファから読み
出した隣接被表示画素による前記演算処理での前記表示
画素の値の算出中に、次の表示画素の値の算出に用いる
ラインの隣接被表示画素を前記フレームメモリから前記
ラインバッファに読み出して保持することを特徴とする
画像処理装置。
【請求項９】請求項８に記載の画像処理装置であっ
て、前記ラインバッファから読み出した隣接被表示画素
による前記演算処理での前記表示画素の値の算出が終了
しない内に、次の表示画素の値の算出に用いるラインの
隣接被表示画素が全て前記フレームメモリから前記ライ
ンバッファに読み出された場合、前記演算処理での前記
表示画素の値の算出が終了するまで、次の隣接被表示画
素の前記フレームメモリから前記ラインバッファへの読
み出しを停止させる手段を有することを特徴とする画像
処理装置。
【請求項１０】請求項４から請求項９のいずれかに記
載の画像処理装置であって、前記変換テーブルに記憶さ
れる位置関係情報は、対応する表示画素が前記被表示画
像に無関係に所定の値になる非有効表示画素であるかど
うかを示す識別ビットを含み、前記演算処理手段は、前
記非有効表示画素については前記所定の値を出力するこ
とを特徴とする画像処理装置。
【請求項１１】請求項１から請求項１０のいずれかに
記載の画像処理装置を具備したことを特徴とする画像表
示装置。