JP2000082136A

JP2000082136A - 画像デ―タ処理装置および方法、並びに提供媒体

Info

Publication number: JP2000082136A
Application number: JP11177851A
Authority: JP
Inventors: Hidehiko Okada; 英彦岡田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-06-29
Filing date: 1999-06-24
Publication date: 2000-03-21
Anticipated expiration: 2019-06-24
Also published as: JP4399682B2

Abstract

(57)【要約】【課題】画素数の変換が行われた画像を綺麗に表示す
る。【解決手段】演算データ選択部２３には、変換後の１
画素に対する変換前の複数の画素との共有画像情報を基
に作成されたパターンが記憶されており、Ａ／Ｄ変換部
２１、フレームメモリ２２を介して演算データ選択部２
３に入力された画素データは、どのパターンと一致する
か判断される。この判断されたパターンに対応する演算
係数を演算係数選択部２８は、選択し、演算部２４に出
力する。演算部２４は、演算係数と画素データを用いて
新たな画素データを算出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像データ処理装置
および方法、並びに提供媒体に関し、特に、表示する画
像の大きさを変化させるために行う画素数の変換の際
に、変換前の画像の大きさと変換後の画像の大きさとが
同じであると仮定し、これら２画面を重ねた場合に重な
り合う面積比により、変換後の画素データを算出するよ
うにした画像データ処理装置および方法、並びに提供媒
体に関する。

【０００２】

【従来の技術】図１５は、従来の画像表示システムの構
成を示すブロック図である。パーソナルコンピュータ１
で生成された画像データは、ディスプレイ２と、画像デ
ータ処理装置３を介してLCD（Liquid Crystal Displa
y）プロジェクタ４に出力される。

【０００３】LCDプロジェクタ４の画面を構成する画素
数が、ディスプレイ２の画面を構成する画素数と異なる
場合、LCDプロジェクタ４に出力された画像データは、
画像データ処理装置３により画素数が変換され、図示し
ていないスクリーンなどに、投影される。画素数変換装
置３の画素数変換方式としては、最近傍方式、バイリニ
ア方式、キュービック方式などが用いられている。

【０００４】ここではキュービック方式を、画素数が６
４０×４８０のVGA（Video Graphics Array）方式を、
１０２４×７６８のXGA（eXtended Graphics Array）方
式に変換する場合、換言すれば、５画素を８画素に変換
する場合を例に挙げて説明する。

【０００５】キュービック方式では、図１６に示したよ
うな重み付け関数が用いられ、画素数の変換が行われ
る。図１６では、模式的にVGA方式の５画素の横幅とXGA
方式の８画素の横幅は、同じ大きさであるとしてある。
そして、XGA方式の４画素目の色の濃淡などの画素デー
タを決定する場合、重み付け関数の最大値が、XGA方式
の４画素目に位置するようにセットされる。

【０００６】このようにセットされた重み付け関数に対
して、VGA方式の５画素の各画素から重み関数に対して
おろした垂線と重み関数が交わるところの数値を用いて
畳み演算を行うことにより、XGA方式の４画素目のデー
タが決定される。

【０００７】

【発明が解決しようとする課題】上述したキュービック
方式などの画素数変換方式は、元の画素配列から目的と
する画素配列に変換する際に、１画素のデータを決定す
るのに、複数の画素を参考にするため、例えば文字列な
ど、その濃淡が急峻に変化する画像に対しては、関係の
ない画素の影響を受け、文字がぼけたり、変形したりす
る場合がある。

【０００８】本発明はこのような状況に鑑みてなされた
ものであり、画素数を変換する際に、変換される後の注
目している画素と係わる、変換前の複数の画素との共有
画像情報、例えば、面積比を考慮するようにし、もっ
て、文字などの画像も綺麗に変換できるようにするもの
である。

【０００９】

【課題を解決するための手段】請求項１に記載の画像デ
ータ処理装置は、入力された第１の画像の画素データを
記憶する第１の記憶手段と、複数の演算式の係数を記憶
する第２の記憶手段と、第２の画像の画素の位置に対応
する演算式を選択する選択手段と、選択手段により選択
された演算式の演算に用いる第１の画像の画素データを
第１の記憶手段から、演算に用いる係数を第２の記憶手
段から、それぞれ読み出し、読み出された画素データと
係数とを用いて、第２の画像の画素データを演算する演
算手段とを含むことを特徴とする。

【００１０】前記演算式は、第１の画像と第２の画像
を、等しい大きさの画面に重ねた場合に、第２の画像の
注目画素に対応する第１の画像の画素の配置パターンに
基づいて決定され、係数は、第２の画像の注目画素と、
それに対応する第１の画像の画素との共有画像情報によ
り決定されるようにすることができる。

【００１１】前記共有画像情報は、面積比率であるよう
にすることができる。

【００１２】前記選択手段は、第２の画像を、所定の画
素数からなるブロックに分割し、ブロック毎に第２の画
像の画素位置に対応する演算式を選択するようにするこ
とができる。

【００１３】前記演算手段により演算された前記第２の
画像の画素データに基づく画像の表示をする表示手段を
さらに含むようにすることができる。

【００１４】請求項６に記載の画像データ処理方法は、
入力された第１の画像の画素データを記憶する第１の記
憶ステップと、複数の演算式の係数を記憶する第２の記
憶ステップと、第２の画像の画素の位置に対応する演算
式を選択する選択ステップと、選択ステップで選択され
た演算式の演算に用いる第１の画像の画素データを第１
の記憶ステップで記憶された画像データから、演算に用
いる係数を第２の記憶ステップで記憶されている係数か
ら、それぞれ読み出し、読み出された画素データと係数
とを用いて、第２の画像の画素データを演算する演算ス
テップとを含むことを特徴とする。

【００１５】請求項７に記載の提供媒体は、画像データ
処理装置に、入力された第１の画像の画素データを記憶
する第１の記憶ステップと、複数の演算式の係数を記憶
する第２の記憶ステップと、第２の画像の画素の位置に
対応する演算式を選択する選択ステップと、選択ステッ
プで選択された演算式の演算に用いる第１の画像の画素
データを第１の記憶ステップで記憶された画像データか
ら、演算に用いる係数を第２の記憶ステップで記憶され
ている係数から、それぞれ読み出し、読み出された画素
データと係数とを用いて、第２の画像の画素データを演
算する演算ステップとを含む処理を実行させるコンピュ
ータが読み取り可能なプログラムを提供することを特徴
とする。

【００１６】請求項１に記載の画像データ処理装置、請
求項６に記載の画像データ処理方法、および請求項７に
記載の提供媒体においては、入力された第１の画像の画
素データが記憶され、複数の演算式の係数が記憶され、
第２の画像の画素の位置に対応する演算式が選択され、
その選択された演算式の演算に用いる第１の画像の画素
データと、演算に用いる係数が、それぞれ読み出され、
読み出された画素データと係数とが用いられて、第２の
画像の画素データが演算される。

【００１７】

【発明の実施の形態】以下に本発明の実施の形態を説明
するが、特許請求の範囲に記載の発明の各手段と以下の
実施の形態との対応関係を明らかにするために、各手段
の後の括弧内に、対応する実施の形態（但し一例）を付
加して本発明の特徴を記述すると、次のようになる。但
し勿論この記載は、各手段を記載したものに限定するこ
とを意味するものではない。

【００１８】請求項１に記載の画像データ処理装置は、
入力された第１の画像の画素データを記憶する第１の記
憶手段（例えば、図２のフレームメモリ２２）と、複数
の演算式の係数を記憶する第２の記憶手段（例えば、図
２の演算係数選択部２８）と、第２の画像の画素の位置
に対応する演算式を選択する選択手段（例えば、図２の
演算データ選択部２３）と、選択手段により選択された
演算式の演算に用いる第１の画像の画素データを第１の
記憶手段から、演算に用いる係数を第２の記憶手段か
ら、それぞれ読み出し、読み出された画素データと係数
とを用いて、第２の画像の画素データを演算する演算手
段（例えば、図２の演算部２４）とを含むことを特徴と
する。

【００１９】図１は、本発明を適用した画像表示システ
ムの一実施の形態の構成を示している。パーソナルコン
ピュータ１で生成された画像データは、ディスプレイ２
と画素数変換装置１０に出力される。画素数変換装置１
０に入力された画像データは、LCDプロジェクタ４にあ
った画素数に変化されて、LCDプロジェクタ４に出力さ
れる。

【００２０】図２は、画素数変換装置１０の内部構成を
示すブロック図である。パーソナルコンピュータ１から
出力された画像データは、Ａ／Ｄ（Analog／Digital）
変換部２１に入力される。また、パーソナルコンピュー
タ１から出力された垂直同期信号Ｖ１と水平同期信号Ｈ
１は、コントロール信号発生部２６と演算制御信号発生
部２７に入力される。さらにコントロール信号発生部２
６は、入力された垂直同期信号Ｖ１と水平同期信号Ｈ１
に同期したクロックＣ１を発生し、Ａ／Ｄ変換部２１に
供給する。

【００２１】Ａ／Ｄ変換部２１は、クロックＣ１に基づ
いて、入力されたアナログ画像データをデジタル画像デ
ータに変換し、フレームメモリ２２に出力する。勿論、
パーソナルコンピュータ１が、デジタル画像データを出
力する場合は、それがフレームメモリ２２に直接供給さ
れる。フレームメモリ２２には、コントロール信号発生
部２６で発生されたコントロール信号に基づいて、１フ
レーム分の画像データが記憶される。

【００２２】演算制御信号発生部２７は、入力された垂
直同期信号Ｖ１と水平同期信号Ｈ１に同期して新たな垂
直同期信号Ｖ２と水平同期信号Ｈ２を発生し、さらにそ
れに基づいて発生したアドレスを、演算データ選択部２
３に出力する。演算データ選択部２３は、入力された垂
直同期信号Ｖ２と水平同期信号Ｈ２に基づいて、フレー
ムメモリ２２に記憶されている画像データから、演算に
必要な画素データを読み出し、演算部２４に出力する。

【００２３】また演算データ選択部２３は、画素数を変
換する際に用いるパターンのテーブルを保持しており、
フレームメモリ２２から読み出した画素データに対応す
るパターンを選択し、その選択したパターンのデータを
演算係数選択部２８に出力する。演算係数選択部２８
は、演算データ選択部２３から出力されたパターンデー
タに対応する画素数変換に必要な演算係数を選択し、演
算部２４に出力する。

【００２４】演算部２４は、演算係数選択部２８から出
力された演算係数と、演算データ選択部２３から出力さ
れた画素データを用いて、新たな（変換後の）画素デー
タを演算し、Ｄ／Ａ変換部２５に出力する。

【００２５】Ｄ／Ａ変換部２５は、演算部２４で演算処
理され、出力されたデジタル画像データをアナログ画像
データに変換し、LCDプロジェクタ４に出力する。この
ようにして、１画素づつ演算処理が行われ、繰り返えさ
れることにより、１画面を構成する画素数が出力され
る。

【００２６】次に、画素数変換装置１０が行う画素数の
変換処理について説明する。まず、図３を用いて、入力
方式と出力方式の違いによる拡大率や縮小率について説
明する。画素数変換装置１０に入力される信号のフォー
マットと、出力される信号のフォーマットには、VGA（V
ideo Graphics Array）、SVGA（Super VGA）、XGA（eXe
nded Graphics Array）、SXGA（Super XGA）、およびUX
GA（Ultra XGA）がある。

【００２７】図３では、縦に入力方式、横に出力方式を
示し、各入力方式と出力方式が交わるところには、入力
方式の画素数対出力方式の画素数の比を示している。ま
た、その下の数値は、比率（出力画素数／入力画素数）
を表している（小数第２位を四捨五入して、表記してい
る）。例えば、入力方式がVGA方式であり、出力方式がX
GA方式の場合、第１の画像（VGA方式の画像）の画素デ
ータ数Ｍ₁×Ｎ₁は、６４０×４８０個に対応し、第２の
画像（XGA方式の画像）の画素データ数Ｍ₂×Ｎ ₂は、１
０２４×７６８個に対応する。また、その入力方式の画
素数と出力方式の画素数の比は、５：８であり、その比
率は１．６である。この比率は、入力された画素数を
１．６倍の画素数にすること、すなわち、拡大すること
を意味している。

【００２８】VGA方式、SVGA方式、XGA方式、およびUXGA
方式は、それぞれ横の画素数対縦の画素数は４対３であ
るが、SXGA方式は、５対４である。従って、SXGA方式に
変換、またはSXGA方式から変換する場合には、横の画素
数を基準とするか、縦の画素数を基準とするかにより、
拡大率、または縮小率が異なってくる。このことを考慮
し、図３に示した表のSVGA方式に関するところの計算
は、横の画素数を基準として行った場合の値を記してい
る。

【００２９】以下、入力方式がVGA方式であり、出力方
式がXGA方式である場合を例に挙げて画素数変換処理に
ついて説明する。図３に示したように、入力方式の画素
数対出力方式の画素数は、５：８なので、この画素数変
換処理は、図４に示したように、画素ｘ_m,n（ｍ，ｎ＝
１乃至５）からなる５×５の画素数のブロック（以下、
画像ブロックと称する）を、画素ｙ_v,w（ｖ，ｗ＝１乃
至８）からなる８×８の画像ブロックにする処理であ
る。このように考えると、VGA方式を用いた表示フォー
マットの１画面は、５×５の画像ブロックが、横方向に
１２８個、縦方向に９６個で構成されていることにな
る。また同様に、XGA方式を用いた表示フォーマットの
１画面は、８×８の画像ブロックが、横方向に１２８
個、縦方向に９６個で構成さていることになる。

【００３０】従って、VGA方式の５×５画素の画像ブロ
ックを、XGA方式の８×８画素の画像ブロックに変換
し、そのような変換を横方向に１２８回、縦方向に９６
回繰り返せば、画面全体の変換が終了することになる。
以下の説明では、VGA方式の５×５画素の画像ブロック
を、XGA方式の８×８画素の画像ブロックに変換するこ
ととする。また、この５×５画素の画像ブロックの面積
と８×８画素の画像ブロックの面積は同じ大きさと想定
する。

【００３１】図５は、図４の５×５画素の画像ブロック
と、８×８の画像ブロックを重ねた図である。VGA方式
の画素ｘ_1,1は、XGA方式の画素ｙ_1,1，ｙ_1,2，ｙ_2,1、
およびｙ_2,2と重なっており、画素ｘ_1,2は、画素
ｙ_1,2，ｙ_1,3，ｙ_1,4，ｙ_2,2，ｙ_2,3、およびｙ_2,4と重
なっている。また同様に、他のｘ_m,nも、複数のｙ_V,Wと
重なっている。

【００３２】さらに図６を参照して細かく見るに、画素
ｘ_1,1は、１００％（１）の画素ｙ₁ _,1、６０％（０．
６）の画素ｙ_1,2とｙ_2,1、および３６％（０．３６）の
画素ｙ _2,2から構成されている。同様に、画素ｘ_1,2は、
４０％の画素ｙ_1,2、１００％の画素ｙ_1,3、２０％の画
素ｙ_1,4、２４％の画素ｙ_2,2、６０％の画素ｙ_2,3、お
よび１２％の画素ｙ_2,4から構成されている。また他の
画素ｘ_m,nも、複数の画素ｙ_v,wから構成され、その画素
ｙ_v,wの割合は、画素の存在位置に依存している。

【００３３】上述した説明では、画素ｘ_m,nが、画素ｙ
_v,wから構成されているとしたが、逆に、画素ｙ_v,wが、
画素ｘ_m,nから構成されているとして、以下の説明をす
る。画素ｙ_1,1は、画素ｘ_1,1のみから構成され、画素ｙ
_1,2は、６０％が画素ｘ_1,1で４０％が画素ｘ_1,2で構成
されている。また、画素ｙ_2,2は、３６％が画素ｘ_1,1、
２４％が画素ｘ_1,2とｘ_2,1、残り１６％が画素ｘ_2,2か
ら構成されている。他の画素ｙ_v,wも、１乃至４個の画
素ｘ_m,nから構成されており、その画素ｘ_m,nの割合は、
画素の存在位置に依存している。この割合を分類する
と、図７に示すように６種類のパターンが存在している
ことがわかる。

【００３４】まずパターンＡは、１つの画素ｙ_v,wが１
つの画素ｘ_m,nから構成されていることを示している。
パターンＢは、１つの画素ｙ_v,wが２つの隣接する画素
ｘ_m,n，ｘ_m,n+1とから構成されている。なお、２つの隣
接する画素と言うことで、左右の画素ｘ_m,n，ｘ_m,n+1と
したが、上下の画素の組み合わせの場合もある。すなわ
ち、図７では、左側に０．６、右側に０．４が配されて
いるが、その逆の、左側に０．４、右側に０．６の場合
もパターンＢとする。さらに、上側に０．６、下側に
０．４の場合、上側に０．４、下側に０．６の場合もパ
ターンＢとする。他のパターンＣ乃至Ｆも、左右、上
下、入れ替えたパターンも同一パターンとして考える。
なお、０．６や０．４といった数字は、演算部２４が演
算する際に用いる係数であり、以下、演算係数と記述す
る。

【００３５】このように、パターンＡ乃至Ｆを用いて、
XGA方式の画像ブロックを書き直すと、図８に示すよう
になる。XGA方式の画像ブロックは、この第１象限乃至
第４の象限のうちのいずれかのパターンの組み合わせを
有することになる。演算データ選択部２３には、第１象
限乃至第４象限の全てのパターンデータＹ_1,1乃至Ｙ₈ _,8
（このテーブルのデータと、データｙ_v,wを区別するた
めに、Ｙ_v,wと表す）がテーブルに記憶されており、演
算係数選択部２８には、図７に示した６パターンの演算
係数のみが記憶されている。

【００３６】次に、図９のフローチャートを参照して、
図２に示した画素数変換装置１０の動作について説明す
る。まずステップＳ１において、画素数変換装置１０
に、パーソナルコンピュータ１から画像データ、垂直同
期信号Ｖ１、および水平同期信号Ｈ１が入力される。画
素数変換装置１０に入力された垂直同期信号Ｖ１と水平
同期信号Ｈ１は、コントロール信号発生部２６に入力さ
れる。コントロール信号発生部２６は、入力された垂直
同期信号Ｖ１と水平同期信号Ｈ１に同期したクロックＣ
１を発生する。

【００３７】コントロール信号発生部２６で発生された
クロックＣ１は、画素数変換装置１０に入力された画像
データと共に、Ａ／Ｄ変換部２１に入力される。また、
垂直同期信号Ｖ１、水平同期信号Ｈ１は演算制御信号発
生部２７にも入力される。

【００３８】ステップＳ２において、Ａ／Ｄ変換部２１
に入力された画像データは、デジタル画像データに変換
され、フレームメモリ２２に出力され、記憶される。フ
レームメモリ２２内には、表示状態における場合と同様
に各画素が配置されている。そして、各画素に付けられ
たアドレスにより、画像内の画素の位置が容易に判断で
きるようになされている。

【００３９】このようにフレームメモリ２２に画像デー
タを記憶させるように、コントロール信号発生部２６
は、入力された垂直同期信号Ｖ１、水平同期信号Ｈ１、
およびクロックＣ１を用いて、コントロール信号を発生
し、フレームメモリ２２の画像データの記録動作を制御
している。

【００４０】ステップＳ３において、演算制御信号発生
部２７は、入力された垂直同期信号Ｖ１と水平同期信号
Ｈ１に同期して、新たな画像信号の垂直同期信号Ｖ２と
水平同期信号Ｈ２を発生する。そして、演算制御信号発
生部２７は、この発生された信号に基づいて、演算する
画素（変換する画素）のアドレスｙ_v _’ _,w _’（ｖ’＝１
乃至７６８，ｗ’＝１乃至１０２４）を発生する。この
発生されたアドレスは、演算データ選択部２３に出力さ
れる。

【００４１】演算データ選択部２３は、ステップＳ４に
おいて、入力されたアドレスｙ_v _’ _w _’が、図８に示した
Ｙ_1,1乃至Ｙ_8,8の、どの画素に相当する画素であるかを
判別する。個の判別は、ｖ’とｗ’をそれぞれ８で除算
し、その余りを求めることにより行われる。以下に、ア
ドレスｙ_2,2，ｙ_1,1024，およびｙ_322,324の３点を例に
挙げて、この判断処理について説明する。

【００４２】アドレスｙ_2,2は、ｖ’＝２，ｗ’＝２で
ある。８で除算した結果、その余りは両方とも２とな
る。この結果より、アドレスｙ_2,2は、画像ブロックの
Ｙ_2,2に相当すると判定される。また、同様に、アドレ
スｙ_1,1024は、ｖ’＝１，ｗ’＝１０２４であるので、
８で除算した余りは、ｖ’の方が１、ｗ’の方が０とな
る。この場合、アドレスｙ_1,1024は、画像ブロックのＹ
_1,0に相当すると判定されることになるが、８×８の画
像ブロックには、Ｙ_1,0は存在しない。このような不都
合をなくすために、余りが０の時は、８とする。このよ
うに取り決めることにより、アドレスｙ_1,1024は、画像
ブロックのＹ_1,8に相当すると判定される。

【００４３】さらにアドレスｙ_322,324についても同様
に８で除算し、その余りを求めると、ｖ’の余りは２、
ｗ’の余りは４となる。この結果より、アドレスｙ
_322,324は、画像ブロックのＹ_2,4に相当すると判定され
る。

【００４４】このようにして、演算データ選択部２３
は、入力されたアドレスｙ_v _’ _,w _’に相当する画像ブロ
ックの画素Ｙ_v,wを判定したら、ステップＳ５に進む。
ステップＳ５において、演算データ選択部２３は、判定
した画像ブロックの画素Ｙ_v,wが、図７に示したパター
ンＡ乃至Ｆの、いずれのパターンに相当するのかを判定
する。例えば、上述したアドレスｙ_2,2，ｙ_1,1024，お
よびｙ_322,324は、それぞれ画像ブロックのＹ_2,2，Ｙ
_1,8、およびＹ_2,4と判定されたので、そのパターンは、
図８を参照することにより、パターンＤ、パターンＡ、
およびパターンＥと、それぞれ判定される。

【００４５】このようにして、演算データ選択部２３
は、パターンを判定し、その画素の画像データを演算す
るのに必要な画像データを、フレームメモリ２２から読
み出す。そして、この画像データの読み出しを行う一方
で、演算データ選択部２３は、ステップＳ６において、
演算係数選択部２８に対して、判定したパターンを出力
し、それに対応する演算係数を選択させ、演算部２４に
出力させる。

【００４６】演算データ選択部２３は、ステップＳ７に
おいて、ステップＳ５において、読み出した画像データ
を、演算部２４に出力する。その際、演算係数選択部２
８が演算部２４に出力した演算係数の配置に合わして、
画像データの配置（出力順）を変更して、出力する。そ
して、演算部２４は、ステップＳ８において、入力され
た画像データと演算係数を用いて、XGA方式の画素デー
タを算出する。

【００４７】ステップＳ５乃至Ｓ８までの処理を、演算
制御信号発生部２７が発生したアドレスｙ_2,2，ｙ
_1,1024、およびｙ_322,324を例に挙げて説明する。まず
アドレスｙ _2,2は、図６から、画素ｘ_1,1，ｘ_1,2，ｘ_2,1
_、およびｘ_2,2から構成されていることがわかる。従っ
て、ステップＳ５において、フレームメモリ２２から読
み出される画素データは、ｘ_1,1，ｘ_1,2，ｘ_2,1 _、および
ｘ_2,2のデータである。これらの演算に必要な画素デー
タは、画面上の左上に存在する画素から順に右上、左
下、そして右下の順にフレームメモリ２２から読み出さ
れる。

【００４８】アドレスｙ_2,2は、上述したように、画像
ブロックの第１象限のＹ_2,2と同じパターンＤであると
判断されているので、ステップＳ６において、演算係数
選択部２８は、パターンＤの演算係数を選択し、演算部
２４に出力する。

【００４９】すなわち、演算係数としては、０．３６，
０．２４，０．２４、および０．１６が選択され、出力
される。これらの演算係数は、この順序で演算係数選択
部２８に記憶されている。すなわち、図７で示したパタ
ーンで説明すると、左上、右上、左下、右下の順で係数
が記憶されている。以下に、パターン毎に括弧内に記録
されている順に演算係数を記述する。

【００５０】パターンＡ（１）パターンＢ（０．６，０．４）パターンＣ（０．８，０．２）パターンＤ（０．３６，０．２４，０．２４，０．１
６）パターンＥ（０．４８，０．１２，０．３２，０．０
８）パターンＦ（０．６４，０．１６，０．１６，０．０
４）ステップＳ７において、演算データ選択部２３に読み出
された画素データｘ_1, ₁，ｘ_1,2，ｘ_2,1 _、およびｘ
_2,2は、演算部２４が行う演算にあったデータ配列に並
び変えられる。いまの場合、係数の配列と画素データの
配列は同一の配列、すなわち、左上、右上、左下、右下
の配列になっているので、並び変える必要はなく、次式
に示すように、アドレスｙ_2,2の画素データは演算され
る。

【００５１】ｙ_2,2＝０．３６×ｘ_1,1＋０．２４×ｘ
_1,2＋０．２４×ｘ_2,1＋０．１６×ｘ_2,2 次に、ステップＳ３で発生されたアドレスが、ｙ_1,1024
の場合を説明する。アドレスｙ_1,1024は、ステップＳ４
において、画像ブロック内のｙ_1,8に相当する画素であ
ると判断され、そして、パターンＡであると判断され
る。従って、ステップＳ５においては、フレームメモリ
２２から、１つの画素データｘ_1,640が読み出され、ス
テップＳ６においては、演算係数選択部２８から演算係
数として（１）が読み出される。

【００５２】ステップＳ７において、画素データの配置
変更が行われるが、いまの場合、画素データおよび演算
係数は１つしか存在していないので、変更する必要はな
い。従って、フレームメモリ２２から読み出された画素
データは、そのまま、演算部２４に出力される。そし
て、演算部２４は、次式に基づいて、画素データを演算
する。

【００５３】ｙ_1,1024＝１×ｘ_1,640 次に、ステップＳ３で発生されたアドレスが、ｙ
_322,324の場合を説明する。アドレスｙ_322,324は、ステ
ップＳ４において、画像ブロック内のＹ_2,4に相当する
画素であると判断され、そして、パターンＥであると判
断される。従って、ステップＳ５においては、フレーム
メモリ２２から、４つの画素データｘ_201,202、ｘ
_201,203、ｘ_202,202、およびｘ_202,203が、この順序で
読み出される。そして、ステップＳ６において、演算係
数選択部２８から演算係数として（０．４８，０．１
２，０．３２，０．０８）が読み出される。

【００５４】ステップＳ７において、画素データの配置
変更が行われる。いまの場合、図６のｙ_2,4と、図７の
パターンＥとを見比べればわかるが、左右逆の関係とな
っている。従って、フレームメモリ２２から読み出した
画素データも、左右逆の関係となるように配置変更して
演算部２４に出力する必要がある。すなわち、画素デー
タｘ_201,203、ｘ_201,202、ｘ_202,203、およびｘ_202,202
の順にして、出力する。このように画素データが出力さ
れることにより、演算部２４においては、次式に基づい
て、アドレスｙ_322,324の画素データを演算できる。

【００５５】ｙ_322,324＝０．４８×ｘ_201,203＋０．１
２×ｘ_201,202＋０．３２×ｘ_202,203＋０．０８×ｘ
_202,202 図９のフローチャートに戻り、上述したように演算部２
４における演算が終了されたら、ステップＳ９に進む。
ステップＳ９において、演算部２４は、演算した画素デ
ータをＤ／Ａ変換部２５に出力する。Ｄ／Ａ変換部２５
は、入力されたデジタルの画素データをアナログの画素
データに変換し、LCDプロジェクタ４に出力する。

【００５６】ステップＳ１０において、画素数変換の作
業が終了か否かが判断される。この処理を換言すれば、
フレームメモリ２２に記憶されている画素データが全て
読み出された否かの判断である。全ての画素データが読
み出されたと判断された場合、このフローチャートの処
理は終了され、全ての画素データは読み出されていない
と判断された場合、ステップＳ３に戻り、それ以降の処
理が繰り返される。

【００５７】次に、縮小処理を行う場合を説明する。こ
こでは、XGA方式からVGA方式に変換する場合を例に挙げ
て説明する。この場合、８×８画素の画像ブロックを５
×５画素の画像ブロックに変換することになる。従っ
て、図３より縮小率が０．６倍ということになる。

【００５８】既に図５で説明したように、画素ｘ
_1,1は、画素ｙ_1,1，ｙ_1,2，ｙ_2,1 _、およびｙ_2,2とから構
成されている。ここでは、画素ｘ_1,1とｘ_1,2を例にあ
げ、構成されている割合について、図１０を参照して説
明する。まず画素ｘ_1,1は、その４０％（０．４）が画
素ｙ_1,1、２３％（０．２３）ずつが画素ｙ_1,2と
ｙ_2,1、および１４％（０．１４）が画素ｙ_2,2から構成
されている。また、画素ｘ_1,2は、１５％が画素ｙ_1,2、
４０％が画素ｙ_1,3、８％が画素ｙ_1,4、９％が画素ｙ
_2,2、２３％がｙ_2,3、および５％がｙ_2,4から構成され
ている。

【００５９】また同様に、他のｘ_m,nも、複数のｙ_v,wか
ら構成され、そのｙ_v,wの割合は、画素の存在位置に依
存している。この割合を分類すると、図１１に示すよう
にパターンａ乃至ｆの６種類のパターンが存在している
ことがわかる。

【００６０】まずパターンａは、１つの画素ｘ_m,nが左
上の画素を基準に記述すると、４つの画素ｙ_v,w，ｙ
_v,w+1，ｙ_v+1,w、およびｙ_v+1,w+1とから構成されてい
ることを示している。なお図１１では、左上側に０．
４、右上側に０．２３、右下側に０．２３、および左下
側に０．１４が配されているが、その位置が入れ替わっ
たパターンもパターンＡとする。他のパターンｂ乃至ｆ
も、左右、上下の位置が、入れ替わったパターンも同一
パターンとして考える。

【００６１】このように設定されたパターンａ乃至ｆを
用いて、VGA方式の５×５の画像ブロックを書き直す
と、図１２に示したすようになる。このパターンのテー
ブルは、演算データ選択部２３に記憶されている。ま
た、図１１に示した各パターンの演算係数は、演算係数
選択部２８に記憶されている。

【００６２】縮小の場合の画素数変換装置１０の動作
は、拡大の場合と同じく、図９のフローチャートに従
う。従って、その説明は省略し、演算の仕方だけを以下
に示す。

【００６３】演算係数選択部２８に記憶されている演算
係数の配列は、以下に示すようになっており、この配列
は、図１１に示したパターンに従って決められている。

【００６４】パターンａ（0.4，0.23，0.23，0.14）パターンｂ（0.15，0.4，0.08，0.09，0.23，0,05）パターンｃ（0.31，0.31，0.19，0.19）パターンｄ（0.06，0.15，0.03，0.15，0.4，0.08，
0.03，0.08，0.02）パターンｅ（0.13，0.13，0.31，0.31，0.06，0.06）パターンｆ（0.25，0.25，0.25，0.25）図９のフローチャートのステップＳ３で発生されるアド
レスは、VGA方式のｘ_m _’ _,n _’（ｍ’＝１乃至４８０，
ｎ’＝１乃至６４０）である。そして、ステップＳ４に
おいて行われる画像ブロック内の相当する画素の判別
は、ｍ’，ｎ’を、それぞれ５で除算し、その余りを得
ることにより行われる。拡大のところで説明したよう
に、余りが０の場合は、０を用いず、５とする。例え
ば、アドレスがｘ _1,1の場合、ｍ’＝１、ｎ’＝１であ
り、５で除算すると余りはそれぞれ１となる。従って、
アドレスｘ_1,1は、画素ブロック内のＸ_1,1に相当すると
判断される。またパターンは、パターンａと判断され
る。

【００６５】また、アドレスがｘ_480,640の場合、ｍ’
＝４８０、ｎ’＝６４０であり、５で除算すると余りは
それぞれ０となる。従って、アドレスｘ_480,640は、画
素ブロック内のＸ_5,5に相当すると判断される。またそ
のパターンは、パターンａと判断される。

【００６６】このように画像ブロック内の相当する画素
が判別され、パターンが判別されると、ステップＳ５に
おいて、画像データが読み出される。例えば、上述した
アドレスがｘ₁ _、 ₁とｘ₄₈₀ _、 ₆₄₀の場合、両方ともパターン
ａと判断されているので、４画素分の画像データが読み
出される。すなわち、アドレスｘ₁ _、 ₁の場合、画素
ｙ₁ _,1，ｙ_1,2，ｙ_2,1、およびｙ_2,2の画素データが、こ
の順で読み出される。アドレスｘ₄₈₀ _、 ₆₄₀の場合は、ｙ
_767,1023，ｙ_767,1024，ｙ_768,1023，およびｙ_768,1 ₀₂₄
の画素データが、この順で読み出される。

【００６７】アドレスｘ₁ _、 ₁とｘ₄₈₀ _、 ₆₄₀は、両方ともパ
ターンａと判断されているので、ステップＳ６で演算係
数選択部２８で選択され、演算部２４に出力される演算
係数は、（0.4，0.23，0.23，0.14）である。

【００６８】ステップＳ７において、画素データの配列
変更が行われる。いまの場合、アドレスＸ₁ _、 ₁は読み出
しした画素データの配列と演算係数の配列が同一なの
で、配置変更する必要はない。従って、演算データ選択
部２３は、フレームメモリ２２から読み出した画素デー
タを、その配列のまま、演算部２４に出力する。このよ
うに出力されることにより、演算部２４は、次式に示す
ように、新たな画素データを演算する。

【００６９】ｘ_1,1＝０．４×ｙ_1,1＋０．２３×ｙ_1,2
＋０．２３×ｙ_2,1＋０．１４×ｙ_2,2 しかしながら、アドレスｘ₄₈₀ _、 ₆₄₀は、同じパターンａ
でも、その演算係数の配列はアドレスｘ₁ _、 ₁とは異なる
配列をもっており、上下左右が入れ替わった配列となっ
ている。いまの場合、演算係数の配列は、固定されてい
るので、フレームメモリ２２から読み出した画素データ
の配列を変更して、演算部２４に出力する必要がある。
すなわち、演算データ選択部２３は、読み出した画素デ
ータの配列ｙ_767,1023，ｙ_767,1024，ｙ_768,1023，およ
びｙ_768,1024を、ｙ_768,1024，ｙ _768,1023，
ｙ_767,1024、およびｙ_767,1023の配列に変更して、演算
部２４に出力する。このように出力されることにより、
演算部２４は、次式に示すように、新たな画素データを
演算する。

【００７０】ｘ₄₈₀ _、 ₆₄₀＝０．４×ｙ_768,1024＋０．２
３×ｙ_768,1023＋０．２３×ｙ_767,1024＋０．１４×ｙ
_767,1023 このように、画素数を変換することにより、画像の拡大
縮小を行う場合に、画素の存在位置により用いる演算係
数を変えることにより、新たな画素データを算出するこ
とにより、急峻な変化をする、例えば文字列などに対し
ても、文字がぼやけたりすることなく、変換することが
できる。勿論、自然画などの急峻な変化をしない画像に
対しても用いることは可能である。

【００７１】なお、上述した説明では、演算係数の配列
は固定し、フレームメモリ２２から読み出した画素デー
タの方を演算に合う配列に変更して出力するようにした
が、フレームメモリ２２から読み出した画素データの配
列はそのまま用い、演算係数の配列の方を、演算に適し
た配列に変更しても良い。また、上述した説明では、VG
A方式とXGA方式を取り上げて説明したが、他の方式に対
して用いることができることは言うまでもない。

【００７２】また、演算係数選択部２８に記録されてい
る演算係数は、上述した値に限らず、例えば、その演算
係数が０．１以下の値は用いないなどしてもよい。ま
た、上述した説明では、面積比率により演算係数を決定
していたが、画像情報により、画素位置に合わせて、例
えば、Cubic方式など、面積比率以外の方法を併用して
演算係数を決定してもよい。

【００７３】上述した説明では、画素数変換装置１０が
単独の装置として存在し、LCDプロジェクタ４に変換さ
れた画像データを供給する場合を例に挙げて説明した
が、本発明は、このような実施の形態に限られるもので
はない。例えば、図１３に示すように、LCDプロジェク
タ３０に、画素数変換装置１０を内蔵させ、パーソナル
コンピュータ１の出力を直接、LCDプロジェクタ３０に
入力させ、処理し、その信号を表示するような構成にし
ても良い。このような構成にした場合、LCDプロジェク
タ３０の内部構成は、図１４に示すようになる。

【００７４】LCDプロジェクタ３０は、通常、コンポジ
ットビデオ信号、コンポーネントビデオ信号、RGB信号
などの、各種の信号を入力できるように複数の入力端子
を備えている。そのようなLCDプロジェクタ３０は、画
素数の異なる信号を所定の画素数のLCDパネル３３に表
示するため、画素数変換処理を行うスキャンコンバータ
を備えていることが多い。画素数変換装置１０は、スキ
ャンコンバータとして用いられる。

【００７５】所定の入力端子に接続された装置、例え
ば、パーソナルコンピュータ１から出力された画像信号
は、LCDプロジェクタ３０の入力信号処理部３１に入力
される。入力信号処理部３１は、入力された画像信号か
ら、必要に応じ、ビデオ信号の同期分離や、RGBデコー
ド等の処理を行う。入力信号処理部３１により処理され
出力された水平同期信号Ｈ１、垂直同期信号Ｖ１、およ
びRGB画像データは、スキャンコンバータとしての画素
数変換装置１０に供給される。画素数変換装置１０の構
成は、上述した画素数変換装置１０と同様の構成をして
おり、その動作も同様であるので、その説明は省略す
る。

【００７６】画素数変換装置１０から出力された画像デ
ータは、ドライバ３２に出力される。ドライバ３２は、
入力された画像データに基づいて、LCDパネル３３を変
調する。図示はしないが、光源からの光をLCDパネル３
３に光学的手段を用いて照射し、スクリーン等に投射す
ることで、画像データが表示される。このように、本発
明の画素数変換装置１０をLCDプロジェクタ３０に内蔵
することで、急峻な変換をする画像に対してもぼやけた
りすることなく、画素数を変換することが可能なLCDプ
ロジェクタを低価で提供することができる。

【００７７】なお、本発明は、上述したLCDプロジェク
タ４（３０）の他に、デジタルミラーデバイス（DMD）
に代表される反射型の空間変調素子を用いた投射型表示
装置や、プラズマディスプレイ（PDP）、発行ダイオー
ド（LED）ディスプレイに代表される直視型表示装置な
どにも適用できる。すなわち、固定画素を有し総画素数
が決まっている表示装置であれば、本発明を適用するこ
とは可能である。

【００７８】本明細書中において、上記処理を実行する
コンピュータプログラムをユーザに提供する提供媒体に
は、磁気ディスク、CD-ROMなどの情報記録媒体の他、イ
ンターネット、デジタル衛星などのネットワークによる
伝送媒体も含まれる。

【００７９】

【発明の効果】以上の如く請求項１に記載の画像データ
処理装置、請求項６に記載の画像データ処理方法、およ
び請求項７に記載の提供媒体によれば、入力された第１
の画像の画素データを記憶し、複数の演算式の係数を記
憶し、第２の画像の画素の位置に対応する演算式を選択
し、その選択された演算式の演算に用いる第１の画像の
画素データと、演算に用いる係数を、それぞれ読み出
し、読み出された画素データと係数とを用いて、第２の
画像の画素データを演算するようにしたので、急峻な変
化をする画像データ、例えば、文字列などに対しての拡
大縮小に伴う画素数変換を、変換後の画像がぼやけた
り、変形したりすることなしに行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の画像データ処理装置を適用した画像表
示システムの一実施の形態の構成を示すブロック図であ
る。

【図２】画素数変換装置の内部構成を示すブロック図で
ある。

【図３】入力方式と出力方式の違いによる画素比を示す
図である。

【図４】VGA方式をXGA方式に変換する際の画素数の変換
を説明する図である。

【図５】VGA方式の画面とXGA方式の画面を重ねた場合の
図である。

【図６】図５の一部を拡大した図である。

【図７】パターンの種類を示す図である。

【図８】図７のパターンによりXGA方式の画面を分類し
た図である。

【図９】画素数変換装置の動作を説明するフローチャー
トである。

【図１０】XGA方式をVGA方式に変換する際の画素数の変
換を説明する図である。

【図１１】パターンの種類を示す図である。

【図１２】図１１のパターンによりVGA方式の画面を分
類した図である。

【図１３】画像表示システムの他の構成を示すブロック
図である。

【図１４】図１３に示したLCDプロジェクタ３０の内部
構成を示すブロック図である。

【図１５】従来の画像表示システムの一例の構成を示す
図である。

【図１６】キュービック方式を説明する図である。

【符号の説明】

１パーソナルコンピュータ，２ディスプレイ，
４ LCDプロジェクタ，１０画素数変換装置，２
１Ａ／Ｄ変換部，２２フレームメモリ，２３演
算データ選択部，２４演算部，２５Ｄ／Ａ変換
部，２６コントロール信号発生部，２７演算制御
信号発生部，２８演算係数選択部

Claims

【特許請求の範囲】

【請求項１】Ｍ₁×Ｎ₁個の画素データの第１の画像
を、Ｍ₂×Ｎ₂個の画素データの第２の画像に変換する画
像データ処理装置において、入力された前記第１の画像の画素データを記憶する第１
の記憶手段と、複数の演算式の係数を記憶する第２の記憶手段と、前記第２の画像の画素の位置に対応する演算式を選択す
る選択手段と、前記選択手段により選択された演算式の演算に用いる前
記第１の画像の画素データを前記第１の記憶手段から、
演算に用いる前記係数を前記第２の記憶手段から、それ
ぞれ読み出し、読み出された前記画素データと前記係数
とを用いて、前記第２の画像の画素データを演算する演
算手段とを含むことを特徴とする画像データ処理装置。
【請求項２】前記演算式は、前記第１の画像と前記第
２の画像を、等しい大きさの画面に重ねた場合に、前記
第２の画像の注目画素に対応する前記第１の画像の画素
の配置パターンに基づいて決定され、前記係数は、前記
第２の画像の注目画素と、それに対応する前記第１の画
像の画素との共有画像情報により決定されることを特徴
とする請求項１に記載の画像データ処理装置。
【請求項３】前記共有画像情報は、面積比率であるこ
とを特徴とする請求項２に記載の画像データ処理装置。
【請求項４】前記選択手段は、前記第２の画像を、所
定の画素数からなるブロックに分割し、ブロック毎に前
記第２の画像の画素位置に対応する演算式を選択するこ
とを特徴とする請求項１に記載の画像データ処理装置。
【請求項５】前記演算手段により演算された前記第２
の画像の画素データに基づく画像の表示をする表示手段
をさらに含むことを特徴とする請求項１に記載の画像デ
ータ処理装置。
【請求項６】Ｍ₁×Ｎ₁個の画素データの第１の画像
を、Ｍ₂×Ｎ₂個の画素データの第２の画像に変換する画
像データ処理装置の画像データ処理方法において、入力された前記第１の画像の画素データを記憶する第１
の記憶ステップと、複数の演算式の係数を記憶する第２の記憶ステップと、前記第２の画像の画素の位置に対応する演算式を選択す
る選択ステップと、前記選択ステップで選択された演算式の演算に用いる前
記第１の画像の画素データを前記第１の記憶ステップで
記憶された画像データから、演算に用いる前記係数を前
記第２の記憶ステップで記憶されている係数から、それ
ぞれ読み出し、読み出された前記画素データと前記係数
とを用いて、前記第２の画像の画素データを演算する演
算ステップとを含むことを特徴とする画像データ処理方
法。
【請求項７】Ｍ₁×Ｎ₁個の画素データの第１の画像
を、Ｍ₂×Ｎ₂個の画素データの第２の画像に変換する画
像データ処理装置に、入力された前記第１の画像の画素データを記憶する第１
の記憶ステップと、複数の演算式の係数を記憶する第２の記憶ステップと、前記第２の画像の画素の位置に対応する演算式を選択す
る選択ステップと、前記選択ステップで選択された演算式の演算に用いる前
記第１の画像の画素データを前記第１の記憶ステップで
記憶された画像データから、演算に用いる前記係数を前
記第２の記憶ステップで記憶されている係数から、それ
ぞれ読み出し、読み出された前記画素データと前記係数
とを用いて、前記第２の画像の画素データを演算する演
算ステップとを含む処理を実行させるコンピュータが読
み取り可能なプログラムを提供することを特徴とする提
供媒体。