JP4124015B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP4124015B2 JP4124015B2 JP2003126335A JP2003126335A JP4124015B2 JP 4124015 B2 JP4124015 B2 JP 4124015B2 JP 2003126335 A JP2003126335 A JP 2003126335A JP 2003126335 A JP2003126335 A JP 2003126335A JP 4124015 B2 JP4124015 B2 JP 4124015B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- display
- image
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
この発明は、高解像度モニタヘの画像表示を容量の小さいフレームバッファを用いて実現することができる画像表示装置に関する。
【0002】
【従来の技術】
CPUによってモニタの画像表示を行うシステムにおいて、動画的な効果を得るためには、モニタのフレーム走査に合わせて表示データを変更する必要がある。この実現方法としては、画像データ自体をフレーム毎に変更する方法と、表示画像を構成する小さな単位の画像(以下、スプライトという)についてフレーム毎に表示位置等を制御することにより動画的な効果を実現する方法がある。
【0003】
前者では1フレーム分の画像データを変更するため画像データの転送スピードが問題となり、画像データを圧縮することにより転送量を削減し解決を測っているが、データの伸張回路の規模が大きくなるなどの問題があり、低価格なシステムには向かない。
【0004】
後者は主にビデオゲームなどのCG(コンピュータグラフィックス)にて動画を表現する場合に用いられ、スプライトの表示位置や色コードに対する色情報などのスプライト属性を変更することにより動画的な表現をする。この方法では、ムービーのように自然な映像に対する動画には向かないものの、アニメーションのような動画に対しては、フレーム全体を変更する方法に比べて、CPUがフレーム毎に更新するデータ量が非常に少なくて済み、特にCPUの性能が劣る低価格なシステムにおいて有効である。本発明はこのようにスプライトのパターンは基本的に変更しないで表示画面を構成する際のパラメータを変更することにより動画表示を行うシステムに使用される。
【0005】
上述したスプライトが持つ属性値としては、例えば、表示位置、絵柄データ(パターンデータ)の格納先、絵柄データのフォーマット(同時表示色数)、絵柄データのサイズ等を基本属性とし、システムによっては、スプライト表示時に複数のスプライトが重なった場合にブレンディングの効果を出すための制御データや、回転、拡大、縮小など、もともとの絵柄データに処理を加えた上で表示するための制御データを持つ場合もある。
【0006】
これらの属性は、スプライト属性テーブルと呼ばれるテーブルに格納される。スプライト方式の画像表示装置では、前述のように、スプライトの表示位置や色情報などの属性をCPUから制御し、その属性に従って表示画面を作りながら表示する。このため表示画面を構成するためのバッファが必要となる。このバッファの持ち方によって、ラインバッファ方式と、フレームバッファ方式とがある。この2方式の特徴とメリット/デメリットは以下のとおりである。
【0007】
(A)ラインバッファ方式。
この方式は、表示モニタのスキャンタイミングに合わせライン単位に表示画面を構成する方式である。すなわち、スプライト属性テーブルの全スプライトの表示位置データをチェックし、走査中のラインの次のラインに表示すべきスプライトを判断した上で、次のラインに表示すべきスプライトの絵柄データを取得し、絵柄データをラインバッファ上の水平方向表示位置に従った位置に格納することで次ラインの表示画面を構成する。
【0008】
この方式では、バッファ容量が書き込み用と読み出し用の2ライン分が確保されていれば良いため回路規模を小さく実現することができ低価格システムに向いている。しかしながら、この方式では、モニタの走査に合わせライン単位に画面を構成するため、1ライン分の画面を構成する時間は1ラインを走査する時間に限られる。したがって、ライン単位にスプライトの表示ドット数が制限されるという問題がある。1画面内のスプライトの表示位置が画面の中のある特定のラインに偏った場合などは、表示位置に偏りのない画像に比べ表示できるスプライト数が減ってしまうという問題がある。また、モニタの走査が垂直帰線期間にある時間は表示画面を作成する処理のために使用できないため、処理時間を有効に使えない(スプライト表示数が減る)という問題があり、多彩な表現を実現するシステムには向かないという欠点がある。
【0009】
(B)フレームバッファ方式
この方式は、表示モニタが1フレーム分の走査を完了する間に次のフレームの表示画面をフレームサイズ分のバッファに構成する方式である。すなわち、この方式は、スプライト属性テーブルの属性データに従い、1つ1つスプライトをフレームバッファヘ描画することで表示画面を構成する。
【0010】
この方式は、1フレーム分の時間を有効にスプライト描画に使用できるため、1フレーム内に表示できるスプライト数が増える。また、フレーム単位に画面を構成するため、特定のラインにスプライトが偏った場合も問題なく表示することができる。しかし、この方式はフレームサイズの2倍分のバッファ(読み出し用と書き込み用)を必要とするため、特に、高解像度の画面を構成する際には、フレームバッファの容量が非常に大きくなる。そのため、フレームバッファを外付けのSDRAMで実現する方式が一般的であが、この場合、端子数等に制限があるため、バス幅を広げることができず、SDRAM内蔵に比べると転送帯域が制限され、描画速度に影響するという欠点がある。一方、フレームバッファをLSIの内部に設けた場合は描画速度の問題を解決することができるが、バッファ容量が大きいためLSIのコストアップにつながる問題がある。
なお、従来のフレームバッファ方式の画像表示装置として特許文献1に記載されるものが知られている。
【0011】
【特許文献1】
特開2002-341859号公報
【0012】
【発明が解決しようとする課題】
本発明は上記事情を考慮してなされたもので、その目的は、メモリ容量を従来のフレームバッファ方式に比較して少なくすることができ、しかも、高解像度の画面表示を行うことができる画像表示装置を提供することにある。
【0013】
【課題を解決するための手段】
この発明は上記の課題を解決するためになされたもので、請求項1に記載の発明は、高解像度の画像データおよび低解像度の画像データに基づいて表示手段に画像表示を行う画像表示装置において、前記高解像度の画像データが書き込まれる第1、第2のラインバッファと、前記低解像度の画像データが書き込まれる第1、第2のフレームバッファと、前記表示手段の水平走査に同期して前記第1、第2のラインバッファに交互に高解像度の画像データを書き込む第1の書込手段と、前記表示手段の水平走査に同期して前記第1、第2のラインバッファ内の高解像度の画像データを交互に読み出す第1の読出手段と、前記表示手段の垂直走査に同期して前記第1、第2のフレームバッファに交互に低解像度の画像データを書き込む第2の書込手段と、前記表示手段の垂直走査に同期して前記第1、第2のフレームバッファ内の低解像度の画像データを交互に読み出す第2の読出手段と、前記第1、第2の読出手段によって読み出された画像データに基づいて表示データを生成する表示データ生成手段とを具備することを特徴とする画像表示装置である。
【0014】
請求項2に記載の発明は、請求項1に記載の画像表示装置において、高解像度の画像データおよび低解像度の画像データが書き込まれた第1の記憶手段と、前記記憶手段内の画像データを指示する指示データが書き込まれる第2の記憶手段と、前記第2の記憶手段から前記指示データを読み出し、読み出した指示データに基づいて、前記第1の記憶手段から前記高解像度の画像データを読み出して前記第1の書込手段へ出力すると共に、前記第1の記憶手段から前記低解像度の画像データを読み出して前記第2の書込手段へ出力する制御手段とを設けたことを特徴とする。
【0015】
請求項3に記載の発明は、請求項1または請求項2に記載の画像表示装置において、前記高解像度の画像データは背景面の画像データであり、前記低解像度の画像データは移動する表示画像の画像データであることを特徴とする。
請求項4に記載の発明は、請求項1〜請求項3のいずれかの項に記載の画像表示装置において、前記表示データ生成手段は、前記第1、第2の読出手段から出力される画像データに対し、所定の優先順位に基づく優先処理を行う優先処理手段を有することを特徴とする。
【0016】
請求項5に記載の発明は、請求項1〜請求項4のいずれかの項に記載の画像表示装置において、前記表示データ生成手段は、前記第2の読出手段から出力される画像データに所定の補間処理を行って低解像度の画像データを高解像度のドット数の画像データに変換する補間手段を有することを特徴とする。
【0017】
【発明の実施の形態】
最初に、この発明の基本的考え方を説明する。人間の目は動きの多い画像に対しては、動きに気を取られ、解像度により影響される絵柄の美しさには鈍感になる。一方、静止した絵柄に対しては絵柄の細かさに注目する。そこで、この発明においては、動きの少ない背景画像をラインバッファ方式によって高解像度で表示し、動きの多いスプライトをフレームバッファを使用し、かつ、低解像度で表示することで、画面全体の表示品質を落とさず、しかも、バッファメモリの総容量を少なくしている。
【0018】
以下、図面を参照し、この発明の実施の形態について説明する。
図1はこの発明の一実施の形態による画像表示装置の構成を示すブロック図である。この図において、CPU1は、背景面の表示を変更するときに、背景面用属性値を背景面用属性値レジスタ2に設定し、また、フレーム毎に動きが変化する表示スプライトの属性をスプライト属性テーブル3に設定する。ここで、背景面用属性値には、背景面用に使用するキャラクタデータの格納先頭番地、背景面に使用するキャラクタデータのフォーマット(1ドットあたりのビット数やドット単位のフォーマット、キャラクタデータ全体のサイズなど)がある。
【0019】
また、スプライト属性には、
1)スプライトデータ格納先頭番地、
2)スプライトデータのフォーマット(1ドットあたりのビット数やドット単位のフォーマット、キャラクタデータ全体のサイズなど)、
3)スプライトの表示座標
等がある。そして、スプライト属性テーブル3には、モニタに表示する各スプライトに各々対応するスプライト属性がCPU1によって格納される。そして、スプライトをフレームバッファFa、Fbへ描画する際に、スプライト属性テーブル3の全スプライトの属性データが順番に読み出され、その属性データに従ってキャラクタデータ格納装置8から読み出されたスプライトのキャラクタデータがフレームバッファFa、Fbに格納される。なお、このスプライト属性テーブル3はレジスタ群あるいはSRAMなどによって構成される。
【0020】
スプライト属性テーブル読み出し制御回路4は、フレームバッファFa、Fbに格納するスプライトの属性データをスプライト属性テーブル3から読み出すために、読み出しアドレスを生成する。このスプライト属性テーブル読み出し制御回路4は、CRTC(CRTコントローラ)5から出力されるV−SYNC(垂直同期信号)によりフレーム毎にリセットされるカウンタを持ち、読み出し中のスプライト属性データがキャラクタデータ読み出し制御回路7、およびフレームバッファ書き込み制御回路12での使用が終了した時点で、カウンタをカウントアップし、次に描画するスプライトの属性データ格納番地を生成する。
【0021】
キャラクタデータ読み出し制御回路7は、背景面用属性値レジスタ2およびスプライト属性テーブル3から読み出される属性データに従って、キャラクタデータ格納装置8に格納されているキャラクタデータの読み出しアドレスを次の式に従って生成する。
背景面用キャラクタデータ読み出しアドレス=キャラクタデータ格納
先頭番地+キャラクタXサイズ×現在スキャンしている次のライン番号+ラインバッファ書き込み済みドット数
スプライト用キャラクタデータ読み出しアドレス=キャラクタデータ格納
先頭番地+キャラクタXサイズ×フレームバッファ描画済みライン数+フレームバッファ描画済みドット数
【0022】
そして、このキャラクタデータ読み出し制御回路7は生成した背景面用キャラクタデータ読み出しアドレスと、スプライト用キャラクタデータ読み出しアドレスにしたがって時分割でキャラクタデータ格納装置8からキャラクタデータを読み出すタイミングを生成する。また、このキャラクタデータ読み出し制御回路7は読み出されたデータが、背景面用のデータか、スプライト面用のデータかを示す信号を生成し、読み出したデータと共にラインバッファ書き込み制御回路10およびフレームバッファ書き込み制御回路12へ出力する。
【0023】
キャラクタデータ格納装置8はキャラクタデータが格納されたメモリであり。通常マスクROM等が使用される。ここで、キャラクタデータには、スプライトの絵柄データと背景面データとがある。
ラインバッファ書き込み制御回路10は、CRTC5から出力されるH−SYNC(水平同期信号)に同期してラインバッファLa、Lbを書き込み用と読み出し用に交互に切り替える回路と、キャラクタデータ読み出し制御回路7によって読み出された背景面のキャラクタデータをラインバッファLa、Lbに順次書き込む制御回路と、書き込み単位ごとにラインバッファLa、Lbの格納アドレスをインクリメントする回路とからなる。
【0024】
フレームバッファ書き込み制御回路12は、CRTC5のV−SYNC(垂直同期信号)に同期してフレームバッファFa、Fbを書き込み用と読み出し用に切り替える回路と、スプライト属性テーブル3から読み出されたスプライト表示座標から生成したフレームバッファ格納アドレスをオフセット値として、スプライトのキャラクタデータの書き込み単位ごとにインクリメントして生成された書き込みアドレスに基づいて、キャラクタデータ読み出し制御回路7から出力されるキャラクタデータをフレームバッファFa、Fbに書き込む制御回路とからなる。また、このフレームバッファ書き込み制御回路12は、スプライト属性テーブル3からスプライトの回転、拡大、縮小等を指示する属性データが読み出された場合は、その属性データに基づいて、アドレスおよびキャラクタデータの処理を行った後、処理後のキャラクタデータをフレームバッファFa、Fbに書き込む。
【0025】
ラインバッファLa、Lbは、背景面のキャラクタデータをドット単位で格納するバッファであり、読み出し用と書き込み用の2ライン分のバッファである。CRTC5による1ラインのスキャン(水平走査)に同期して一方が読み出され、他方が書き込まれ、それが交互に繰り返される。
【0026】
フレームバッファFa、Fbはスプライトのキャラクタデータをドット単位で格納するバッファであり、読み出し用と書き込み用の2フレーム分のバッファである。CRTC5による1フレームのスキャン(垂直走査)に同期して一方が読み出され、他方が書き込まれ、それが交互に繰り返される。
【0027】
CRT5には、高解像度画像データのスキャンタイミングに対応したドットクロックが与えられている。CRTC5は、このドットクロックに基づいて図示せぬ表示モニタに合わせたスキャンタイミング(H−SYNC、V−SYNC)を生成する。また、CRT5は、スプライト属性テーブル3の読み出し制御、キャラクタデータの読み出し制御、ラインバッファLa、Lbの書き込み制御、フレームバッファFa、Fbの書き込み制御、さらに、ラインバッファLa、Lbの読み出し制御、フレームバッファFa、Fbの読み出し制御の基準となるタイミング信号を生成する。また、CRTC5には、与えられているドットクロックをカウントアップし、所定数をカウントした時にH−SYNCを発生すると共にリセットされる水平ドットカウンタと、H−SYNCをカウントアップし、所定数をカウントした時にV−SYNCを発生すると共にリセットされる垂直ラインカウンタが設けられている。そして、CRTC5は、この水平ドットカウンタのカウント値と垂直ラインカウンタのカウント値のそれぞれを、ラインバッファ読み出し制御回路11とフレームバッファ読み出し制御回路13に供給する。
【0028】
ラインバッファ読み出し制御回路11は、CRTC5のスキャンタイミングに同期してラインバッファLa、Lbからドットデータを読み出すためのアドレスを生成する。その際に、CRTC5からは高解像度のスキャンタイミングに対応したドットクロックが与えられているため、このCRTC5から供給された水平ドットカウンタ値をそのままアドレスとして使用する。そして、CRTC5から供給される水平ドットカウンタ値がH−SYNCによりリセットされたタイミングで次のラインの処理を開始する。
【0029】
フレームバッファ読み出し制御回路13は、CRTC5のスキャンタイミングに同期してフレームバッファFa、Fbからドットデータを読み出すためのアドレスを生成する。このフレームバッファ読み出し制御回路13は、CRTC5で生成された水平ドットカウンタ値、垂直ラインカウンタ値を低解像度の座標に変換する機能を持つ。高解像度に対し低解像度が、水平、垂直ともに、例えば2:1の関係(高解像度が640×480のVGA,低解像度が320×240のQVGA)にある場合、すなわち、図2に示すように、フレームバッファFa、Fbの1ドットのデータをモニタにおいて4ドットに拡大して表示する場合、水平ドットカウンタ値、垂直ラインカウンタ値をそれぞれ1/2にビットシフトした値が読み出しアドレスとして使用される。結局、CRTC5の水平ドットカウンタのカウンタ値を(低解像度水平ドット数/高解像度水平ドット数)倍、そして、垂直ラインカウンタのカウンタ値を(低解像度垂直ライン数/高解像度垂直ライン数)倍する変換する機能を有する。フレームバッファFa、Fbは低解像度分の容量のみ持つが、読み出しタイミングは高解像度のスキャンタイミングに同期させるため、VGAとQVGAの関係にある場合は2ドット、2ラインづつ重複して同じデータが読み出されることになる。そして、CRTC5から供給される垂直ラインカウンタ値がV−SYNCによりリセットされるタイミングで次のフレームの処理を開始する。
【0030】
画面優先度制御回路15は、ラインバッファLa、LbおよびフレームバッファFa、Fbから読み出されたドットデータをあらかじめ決められたルールにしたがって選択する制御回路である。例えば、フレームバッファFa、Fbから読み出されたドットデータがall Oである場合にのみラインバッファLa、Lbから読み出されたドットデータを選択する。これにより、あらかじめ、all OでフレームバッファFa、Fbを埋めておいてからall Oでないスプライトのキャラクタデータを格納していくことで、スプライトが描画されない領域はラインバッファLa、Lbから読み出された高解像度な背景用のドットデータが表示されることになる。
【0031】
次に、上述した画像表示装置の動作を図3に示すタイミングチャートおよび図4に示すフローチャートを参照して説明する。
CRTC5から出力される信号V−SYNC(図3(イ)参照)が立ち上がると、キャラクタデータ読み出し制御回路7がその立ち上がりを受け、まず、背景面用属性値レジスタ2から背景面の属性値を読み出す。次に、内部レジスタLを「1」とし(図4・ステップSa1)、背景面用属性値レジスタ2から読み出した属性値に基づいてキャラクタデータ格納装置8から背景面の第1行目(モニタの第1ドット行目)のキャラクタデータを読み出し(図4・ステップSa2)、ラインバッファ書込み制御回路10へ出力する。ラインバッファ書込み制御回路10はキャラクタデータ読み出し制御回路7から出力される背景面の第1行目のキャラクタデータをラインバッファLaに順次書き込む(図3(ハ)参照)。
【0032】
次に、キャラクタデータ読み出し制御回路7は、キャラクタデータ格納装置8から背景面の第1行目のキャラクタデータの読み出しを終了すると(図4・ステップSa3)、内部レジスタLを「2」とし(図4・ステップSa4)、次いで、内部レジスタNを「1」とした後(図4・ステップSa5)、スプライト属性テーブル3から第1番目のスプライト属性データを読み出し、読み出した属性データに基づいてキャラクタデータ格納装置8から第1番目のスプライトのキャラクタデータを読み出す(図4・ステップSa6)。そして、読み出したキャラクタデータをフレームバッファ書き込み制御回路12へ出力する。フレームバッファ書き込み制御回路12はキャラクタデータ読み出し制御回路7から供給されたキャラクタデータをフレームバッファFaに書き込む(図3(ホ)参照)。
【0033】
次に、キャラクタデータ読み出し制御回路7は、スプライト属性テーブル3から第2番目のスプライト属性データを読み出し、読み出した属性データに基づいてキャラクタデータ格納装置8から第2番目のスプライトのキャラクタデータを読み出す。そして、読み出したキャラクタデータをフレームバッファ書き込み制御回路12へ出力する。フレームバッファ書き込み制御回路12はキャラクタデータ読み出し制御回路7から供給されたキャラクタデータをフレームバッファFaに書き込む。以下、上記の処理が、信号V−SYNCの期間が終了するまで繰り返される。
【0034】
次に、信号V−SYNCの期間が終了し、信号H−SYNCが立ち上がると、ラインバッファ読み出し制御回路10がラインバッファLa内のデータを順次読み出し、画面優先度制御回路15へ出力し、また、フレームバッファ読み出し制御回路13がフレームバッファFbから第1行目の表示用データを読み出し(図3(ヘ)参照)、画面優先度制御回路15へ出力する。これにより、モニタの第1行目の表示が行われる。
【0035】
また、信号H−SYNCが立ち上がると、キャラクタデータ読み出し制御回路7がキャラクタデータ格納装置8から背景面の第2行目のキャラクタデータを読み出し(図4・ステップSb1)、ラインバッファ書込み制御回路10へ出力する。ラインバッファ書込み制御回路10はそのキャラクタデータをラインバッファLbに順次書き込む(図3(ニ)参照)。次に、キャラクタデータ読み出し制御回路7は、背景面の第2行目のキャラクタデータを読み出しが終了すると(図4・ステップSb2)、内部レジスタLをインクリメントし(図4・ステップSb3)、次いで、信号V−SYNC期間終了時の処理の続きを行う。
【0036】
すなわち、スプライト属性テーブル3から次のスプライト属性データを読み出し、読み出した属性データに基づいてキャラクタデータ格納装置8から次のスプライトのキャラクタデータを読み出す(図4・ステップSb4)。そして、読み出したキャラクタデータをフレームバッファ書き込み制御回路12へ出力する。フレームバッファ書き込み制御回路12はキャラクタデータ読み出し制御回路7から供給されたキャラクタデータをフレームバッファFaに書き込む(図3(ホ)参照)。以下、上述した処理が、信号H−SYNCの期間が終了するまで繰り返される。
【0037】
次に、再び、信号H−SYNCが立ち上がると、ラインバッファ読み出し制御回路11がラインバッファLb内のデータを順次読み出し、画面優先度制御回路へ出力し、また、フレームバッファ読み出し制御回路13がフレームバッファFbから第2行目の表示用データを読み出し(図3(ヘ)参照)、画面優先度制御回路15へ出力する。これにより、モニタの第2行目の表示が行われる。
【0038】
また、信号H−SYNCが立ち上がると、キャラクタデータ読み出し制御回路7がキャラクタデータ格納装置8から背景面の第3行目のキャラクタデータを読み出し(図4・ステップSb1)、ラインバッファ書込み制御回路10へ出力する。ラインバッファ書込み制御回路10はそのキャラクタデータをラインバッファLbに順次書き込む(図3(ニ)参照)。次に、キャラクタデータ読み出し制御回路7は、前回の信号H−SYNC期間終了時の処理の続きを行う。すなわち、スプライト属性テーブル3から次のスプライト属性データを読み出し、読み出した属性データに基づいてキャラクタデータ格納装置8から次のスプライトのキャラクタデータを読み出す(図4・ステップSb4)。そして、読み出したキャラクタデータをフレームバッファ書き込み制御回路12へ出力する。フレームバッファ書き込み制御回路12はキャラクタデータ読み出し制御回路7から供給されたキャラクタデータをフレームバッファFaに書き込む(図3(ホ)参照)。そして、キャラクタデータ読み出し制御回路7は、スプライト属性テーブル3内に設定されている全てのスプライト属性データの処理が終了すると(図4・ステップSb5)、内部レジスタNをインクリメントする(ステップSb6)。
【0039】
以下、上述した各処理が繰り返されて、モニタの表示が行われる。
なお、上述した実施形態においては、フレームバッファ読み出し制御回路13がフレームバッファFa、Fb内の低解像度のデータをモニタの高解像度に適合させる処理を行っているが、これに代えて、フレームバッファFa、Fbと画面優先度制御回路15との間に、図1に破線20で示すようにデータ補間回路を設けてもよい。この場合、データ補間回路20において、例えば、図5に示すように、データがないドットを上下または左右のドットのデータの平均値によって補間する等種々の補間処理が考えられる。
【0040】
なお、本発明の主旨は、解像度の異なる画面をフレームバッファとラインバッファを併用することで実現することにあるため、ラインバッファで構成される高解像度面が静止画である必要はない。ラインバッファのデメリットを受忍した上で動画面を構成しても良い。
【0041】
【発明の効果】
以上説明したように、この発明によれば、ラインバッファとフレームバッファを併用することで、メモリ容量を従来のフレームバッファ方式に比較して少なくすることができ、しかも、高解像度の画面表示を行うことができる効果が得られる。また、多くのスプライトを表示できるため多彩な動画像表現が可能である。
【図面の簡単な説明】
【図1】 この発明の一実施形態による画像表示装置の構成を示すブロック図である。
【図2】 同画像表示装置によって表示されたドット表示による画面を説明するための図である。
【図3】 同画像表示装置の動作を説明するためのタイミングチャートである。
【図4】 同画像表示装置の動作を説明するためのフローチャートである。
【図5】 同画像表示装置によって表示されたドット表示による画面を説明するための図である。
【符号の説明】
1…CPU、2…背景用属性値レジスタ、3…スプライト属性テーブル、4…スプライト属性テーブル読み出し制御回路、5…CRTC、7…キャラクタデータ読み出し制御回路、8…キャラクタデータ格納装置、10…ラインバッファ書き込み制御回路、11…ラインバッファ読み出し制御回路、12…フレームバッファ書き込み制御回路、13…フレームバッファ読み出し制御回路、15…画面優先度制御回路、20…補間回路、Fa、Fb…フレームバッファ、La、Lb…ラインバッファ。
Claims (4)
- 高解像度の第1の画像データおよび前記第1の画像データに比べ低解像度の第2の画像データに基づいて表示手段に画像表示を行う画像表示装置において、
前記第1の画像データおよび前記第2の画像データが書き込まれた第1の記憶手段と、
前記第1の記憶手段内の前記第1の画像データを指示する指示データが書き込まれる第2の記憶手段と、
前記第1の記憶手段内の前記第2の画像データを指示する指示データが書き込まれる第3の記憶手段と、
前記第1の画像データが書き込まれる第1、第2のラインバッファと、
前記第2の画像データが書き込まれる第1、第2のフレームバッファと、
前記表示手段の水平走査に同期して前記第1、第2のラインバッファに交互に前記第1の画像データを書き込む第1の書込手段と、
前記表示手段の水平走査に同期して前記第1、第2のラインバッファ内の前記第1の画像データを交互に読み出す第1の読出手段と、
前記表示手段の垂直走査に同期して前記第1、第2のフレームバッファに交互に前記第2の画像データを書き込む第2の書込手段と、
前記表示手段の垂直走査に同期して前記第1、第2のフレームバッファ内の前記第2の画像データを交互に読み出す第2の読出手段と、
前記第2の記憶手段から前記指示データを読み出し、読み出した指示データに基づいて、前記第1の記憶手段から前記第1の画像データを読み出して前記第1の書込手段へ出力すると共に、前記第3の記憶手段から前記指示データを読み出し、読み出した指示データに基づいて、前記第1の記憶手段から前記第2の画像データを読み出して前記第2の書込手段へ出力する制御手段と、
前記第1、第2の読出手段によって読み出された画像データに基づいて表示データを生成する表示データ生成手段と、
を具備し、
前記第1の書込手段は、前記制御手段から入力された前記第1の画像データを直接に前記第1、第2のラインバッファに書き込み、
前記第2の書込手段は、前記制御手段から入力された前記第2の画像データを直接に前記第1、第2のフレームバッファに書き込む
ことを特徴とする画像表示装置。 - 前記第1の画像データは背景面の画像データであり、前記第2の画像データは移動する表示画像の画像データであることを特徴とする請求項1に記載の画像表示装置。
- 前記表示データ生成手段は、前記第1、第2の読出手段から出力される画像データに対し、所定の優先順位に基づく優先処理を行う優先処理手段を有することを特徴とする請求項1または請求項2のいずれかの項に記載の画像表示装置。
- 前記表示データ生成手段は、前記第2の読出手段から出力される前記第2の画像データに所定の補間処理を行って低解像度の画像データを高解像度のドット数の画像データに変換する補間手段を有することを特徴とする請求項1〜請求項3のいずれかの項に記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003126335A JP4124015B2 (ja) | 2003-05-01 | 2003-05-01 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003126335A JP4124015B2 (ja) | 2003-05-01 | 2003-05-01 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004333619A JP2004333619A (ja) | 2004-11-25 |
JP4124015B2 true JP4124015B2 (ja) | 2008-07-23 |
Family
ID=33503304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003126335A Expired - Fee Related JP4124015B2 (ja) | 2003-05-01 | 2003-05-01 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4124015B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104011A (ja) * | 2007-10-25 | 2009-05-14 | Yamaha Corp | 描画処理を行う装置およびプログラム |
JP6936592B2 (ja) * | 2017-03-03 | 2021-09-15 | キヤノン株式会社 | 演算処理装置およびその制御方法 |
-
2003
- 2003-05-01 JP JP2003126335A patent/JP4124015B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004333619A (ja) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4312238B2 (ja) | 画像変換装置および画像変換方法 | |
JPH06167966A (ja) | 表示回路 | |
JP3662607B2 (ja) | 高速コピー手段を備えたフレームバッファー装置及びこの装置を用いた二重バッファー化動画の実行方法 | |
JP2001195230A (ja) | 描画処理システム、及び描画演算を行う半導体集積回路 | |
JP2006251000A (ja) | 重畳表示可能なディスプレイコントローラ | |
JPH06214549A (ja) | 二重緩衝方式出力表示システムにおける表示装置及び表示方法 | |
JP4124015B2 (ja) | 画像表示装置 | |
JP4122705B2 (ja) | 遊技機に装備される画像表示装置 | |
JPS638488B2 (ja) | ||
JP2007286082A (ja) | 描画処理装置 | |
JPH09138683A (ja) | 画像表示制御装置 | |
JP3481913B2 (ja) | 画像処理装置 | |
JP3729187B2 (ja) | 画像表示装置 | |
JP3862976B2 (ja) | 表示機構 | |
JPH07311568A (ja) | 画像出力方法および装置 | |
US5784074A (en) | Image output system and method | |
JP2002229554A (ja) | 画像処理装置 | |
JP3812361B2 (ja) | 画像表示装置 | |
JPH08202310A (ja) | 画面駆動回路 | |
JP3039283B2 (ja) | 画像処理方法及び装置 | |
JP3252359B2 (ja) | 画像処理装置 | |
JP2005128689A (ja) | 画像描画装置 | |
JP2002258827A (ja) | 画像表示装置 | |
JP3862983B2 (ja) | 表示機構およびコンピュータシステム | |
JPH0720833A (ja) | グラフィックスコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4124015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |