JP3662607B2 - 高速コピー手段を備えたフレームバッファー装置及びこの装置を用いた二重バッファー化動画の実行方法 - Google Patents
高速コピー手段を備えたフレームバッファー装置及びこの装置を用いた二重バッファー化動画の実行方法 Download PDFInfo
- Publication number
- JP3662607B2 JP3662607B2 JP19148194A JP19148194A JP3662607B2 JP 3662607 B2 JP3662607 B2 JP 3662607B2 JP 19148194 A JP19148194 A JP 19148194A JP 19148194 A JP19148194 A JP 19148194A JP 3662607 B2 JP3662607 B2 JP 3662607B2
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- area
- display
- frame
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
Description
【０００１】
【産業上の利用分野】
本願発明はコンピュータ装置用フレームバッファーのフィールドに関するものであり、特にフレームバッファーの第１領域メモリーから同一フレームバッファー内の第２領域メモリーへ情報を素早くコピーする方法及び装置に関するものである。
【０００２】
【従来の技術】
コンピュータ装置の多くは、フレームバッファーと呼ばれるメモリー領域を用いて図形表示スクリーンに表示すべきデータを格納する。フレームバッファー内のこの情報を表示制御装置で１行１行読み出し、読み出された情報をデジタル・アナログ変換器（ＤＡＣ）を用いてアナログ映像信号に変換し、このアナログ映像信号を表示スクリーンへ伝送する。この行単位の走査は、通常、表示スクリーンの左上隅に相当するフレームバッファー内の一領域から開始されて右下隅まで継続される。
【０００３】
一般に、フレームバッファーはビデオランダムアクセスメモリ（ＶＲＡＭ）で構成されている。このメモリは、従来のダイナミックランダムアクセスメモリ（ＤＲＡＭ）のアクセスポートがたった１つであったのとは異なり２つのアクセスポートを備えている。ランダムアクセスポートと呼ばれている第１のアクセスポートは、ＶＲＡＭに接続されている中央演算装置がＶＲＡＭ内のメモリー位置に対して読出しや書込みを行えるようＶＲＡＭに従来のランダムアクセスを行っている。一方、シリアルアクセスポートと呼ばれている第２のポートは、シリアルポートに接続されている装置がＶＲＡＭとデータのやりとりができるようＶＲＡＭに対して同時シリアルアクセスを行っている。通常、表示回路はシリアルポートにアクセスして前記出力表示装置を制御している回路へ画素データを供給する。このような構成では、表示回路が出力表示装置へ情報を供給し続けいている間は中央演算装置はＶＲＡＭに書き込みを行うことができる。
【０００４】
フレームバッファーに基づく表示装置に接続されている表示スクリーン上でオブジェクトを動画化するには、動画ソフトウェアで１フレーム毎に少しづつ変化させながら一連のコマ（以下フレームと称す）を作製する。動きが滑らかになるよう、１秒間に約１５ー３０の新しいフレームを表示しなくてはならない。あるフレームの絵を次のフレームの絵へと変化させるにつれ動作は連続したものになる。このため、フレームバッファーも連続的に更新しなくてはならない。
【０００５】
【発明が解決しようとする課題】
情報を受取ると同時にこの情報を出力ディスプレイへと転送するフレームバッファーの能力にはある種の問題がある。すなわち、表示コントローラーがディスプレイ上にフレームバッファーメモリー内の画像を走査している最中に動画ソフトウェアがフレームバッファーメモリーに書き込みを行うと、ディスプレイには一度に１つ以上の動画フレームからの情報が表示される事態が生じる。このような問題をフレームティア(frame tear)と呼んでいる。あるフレームから次のフレームへ動きが変化するとディスプレイにはっきりとした歪みが現れるような場合にだけこのフレームティア現象が問題になる。このような現象が起こると、歪みのため視聴者は大変不快な思いをすることがある。
【０００６】
このようなフレームティア現象を解決するため、ダブルバッファーリングと呼ばれる装置を利用しているコンピュータ装置もある。ダブルバッファー化した装置では、フレームバッファー内に２つのメモリー領域を作成し、出力ディスプレイを制御している回路へ各メモリー領域から画素情報を供給している。第１のメモリー領域からは出力ディスプレイへ第１の動画フレームが供給され、表示スクリーンへ情報を出力している間はこのメモリー領域には何の変化も起きない。第１メモリー領域の情報が表示スクリーンに表示されている間に動画ソフトウェアは第２メモリー領域内の次の動画フレームを出力する。次の動画フレームの供給が完了すると、ディスプレイは第２メモリー領域の動画フレーム表示へと変化し、第１メモリー領域は「作業」領域となり、この領域から動画ソフトウェアは次の動画フレームを供給する。このように、表示スクリーンにその動画フレームの表示が行われているメモリー領域には画素情報の書き込みは行わっていない。表示されていないフレームバッファーへ書き込みをしてもフレームティア現象は発生しない。
【０００７】
ダブルバッファー化動画フレームを用いてオブジェクトを動画化すると、ＣＰＵは新規の動画フレーム毎に表示すべきオブジェクトを全て作業領域においておかなくてはならない。動画化されたオブジェクトが背景シーンの一番上にある場合は、動画化オブジェクトを生成する前に背景シーン全体もＣＰＵで再度生成し直さなくてはならない。高品質でリアルタイム動画化を行うには、１つの動画フレームに対して背景と動画化オブジェクトを１秒間に約１５ー３０回生成しなくてはならない。従って、リアルタイム動画化の場合は超高速コンピュータプロセッサが必要となる。
【０００８】
上記のように、本願発明は従来技術の有する課題に鑑みなされたものであり、その目的は、リアルタイム動画化を行う上で必要なプロセッサ速度の合計値が少ない改良型表示制御装置を提供することにある。当該装置を得るため、本願発明は、フレームバッファー中の背景メモリー領域から背景画像フレーム全体を同一フレームバッファー中の新規フレームメモリー領域内へコピーする方法及び装置を提供するものである。当該コピー装置はコンピュータ装置の中央演算処理装置が要求すれば動作する。中央演算処理装置は、コピー装置内の新規フレームレジスタにメモリーの空き領域を指し示させ、制御レジスタにビットを設定して背景コピーを要求する。本願発明のコピー装置は、中央演算処理装置からの処理資源を要求せずに背景コピーを実行する。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本願発明の第１フレーム領域の情報を第２フレーム領域にコピーするフレームバッファー装置を備えたコンピュータ装置において、前記フレームバッファー装置は、
少なくとも２つのフレーム領域に分割される映像メモリーアレイであって、当該映像メモリーアレイは少なくとも１つの映像ランダムアクセスメモリー装置で構成されており、当該映像ランダムアクセスメモリー装置は複数の記憶位置で構成されており、また、前記映像ランダムアクセスメモリー装置内の１行の前記記憶位置をロードおよび格納できるデータレジスタを備えているところの映像メモリーアレイと、
前記映像メモリーアレイに接続されたコピー装置であって、当該コピー装置が前記映像メモリーアレイ内の第１フレーム領域を前記映像メモリーアレイ内の第２フレーム領域へコピーするように各映像メモリー装置内の前記データレジスタを用いて前記記憶位置を複数行ロードおよび格納するところのコピー装置とから構成されていることを特徴とする。
【００１０】
さらに、第１メモリー領域内の情報を第２メモリー領域へコピーするフレームバッファー装置を備えた本願発明の他のコンピュータ装置において、前記フレームバッファー装置は、
少なくとも２つのフレーム領域に分割されており、また、複数の記憶位置を備えてたメモリー手段であって、当該メモリー手段内の１行の前記記憶位置をロードおよび格納できるデータレジスタを備えているところのメモリー手段と、
前記メモリー手段に接続されているコピー手段であって、当該コピー手段が前記メモリー手段内の第１フレーム領域を前記メモリー手段の第２フレーム領域へコピーするよう前記メモリー手段内の前記データレジスタを用いて前記記憶位置を複数行ロード及び格納するところのメモリー手段とから構成されていることを特徴とする。
【００１１】
また、本願発明の図形表示スクリーンと、あるフレーム領域から第２フレーム領域へコピーするコピー装置で構成された図形コンピュータ装置で二重バッファー化動画を実行する方法において、
ａ）背景フレーム領域内に背景シーンを生成する段階と、
ｂ）前記コピー装置を用いて前記背景フレーム領域内の前記背景シーンを第１フレーム領域へコピーする段階と、
ｃ）前記背景フレーム上の動画フレームを前記第１フレーム領域内に生成する段階と、
ｄ）前記図形表示スクリーン上に前記第１フレーム領域を表示する段階と、
ｅ）前記コピー装置を用いて前記背景フレーム領域内の前記背景シーンを第２背景領域へコピーする段階と、
ｆ）前記背景シーン上の動画フレームを前記第２フレーム領域に生成する段階と、
ｇ）前記図形表示スクリーン上に前記第２フレーム領域を表示する段階と、
ｈ）前記動画化が完了するまで上記段階ｂ−ｇを繰り返す段階とからなることを特徴とする。
【００１２】
表記法および用語
後で行う詳細な説明の大部分は、コンピュータメモリー内のデータビットによるアルゴリズムと記号表現のオペレーションの観点から行ったものである。これらのアルゴリズム記述と表現は、当該技術分野に習熟した者に作業内容を最も効果的に伝えるためにデータ処理技術に精通した者が用いる手段である。
【００１３】
ここで、アルゴリズムとは一般に所望の結果を導き出す一貫性のある複数のステップであると解されている。これらのステップは、物理量の物理的処理を必要とするものである。通常、必ずではないが、これらの物理量は、記憶、転送、結合、比較あるいは処理を行うことができる電気または磁気信号の形になっている。これこれらの信号は、共通で利用できるため、ビット、値、要素、記号、文字、用語、数字などで表現するほうが便利な場合がある。しかし、これらの用語やそれに類するものは全て適切な物理量に対応させるためのものであり、物理量に付した便利なラベルにすぎないという点に留意する必要がある。
【００１４】
また、実行する処理のことを、一般に人間のオペレーターが行う知的活動に相当する加算または比較などと呼ぶことがある。本願発明の一部を構成している処理では人間のオペレーターのような能力は必要とされておらず、また、多くの場合望ましくもない。この処理とは機械操作である。本願発明の処理を実行する上で有用な機器としては、汎用デジタルコンピュータや同様の装置がある。どの場合でも、コンピュータを実行する際の操作方法と演算自体の方法は異なるということに注意しなくてはならない。本願発明は、電気またはその他（例えば、機械や化学）の物理信号を処理する際にコンピュータを動作させて他の所望の物理信号を生成させる方法に関するものである。
【００１５】
さらに、本願発明はこれらの処理を実行する装置に関するものでもある。この装置を必要な目的のために特別に構成したり、あるいは、コンピュータ内に記録されたコンピュータプログラムを用いて選択的に起動したり再構成する汎用コンピュータで構成することも可能である。本願明細書で使用しているアルゴリズムは特定のコンピュータやその他の装置に固有のものではない。特に、当該明細書の教示内容に従って書かれたプログラムでさまざまな汎用機器を使用することができ、また、さらに専用の装置を作製して必要な方法のステップを実行すればもっと便利かもしれない。これら様々な機器に必要な構成は後から行う詳細な説明に示す。
【００１６】
【作用および効果】
本願発明の高速コピー手段付きフレームバッファー装置および当該装置を用いた二重バッファー化動画の実行方法において、複数の映像ランダムアクセスメモリー装置で構成された映像メモリーアレイは、少なくとも２つのフレーム領域に分かれている。中央演算処理装置はこの映像メモリーアレイ内の背景フレーム領域に背景イメージを生成する。次に、中央演算処理装置は、映像メモリーアレイ内にある新規フレーム領域へ前記背景フレーム領域内の前記背景イメージをコピーするよう要求する。中央演算処理装置からの要求に応じて本願発明のコピー装置は、背景フレーム領域内の背景イメージ全体を新規フレーム領域にコピーする。このコピー装置は、映像タイミング信号の垂直帰線期間に各映像ランダムアクセスメモリー内のシリアルデータレジスタを用いて作動する。このように、本願発明のコピー装置は中央演算処理装置からの処理資源を要することなく背景フレームをコピーする。
【００１７】
このように、本願発明のフレームバッファー装置では、背景フレーム領域内で生成された背景イメージを同一メモリーアレイ中の新規フレーム領域へコピーするため、従来のように動画化の時に背景シーン全体を生成しなおす必要がなくなるため処理速度を短縮できる利点がある。また、従来は高品質リアルタイム動画化の場合に超高速のコンピュータプロセッサが必要であったが、本願発明のコピー装置は中央演算処理装置から処理資源を要求せずに背景コピーを行うため処理速度を向上させることができる。
【００１８】
【実施例】
本願発明の高速コピー手段付きコンピュータ表示装置を説明する。以下の説明において、説明のため特別な用語、例えば、アイコン、表示装置、カーソル、レチクルなどは本願発明を完全に理解してもらうために使用している。しかし、当該技術分野に精通した者が本願発明を実施する場合は特に詳細な記載は必要ないと考えられる。従って、本願発明が不必要に曖昧にならないよう周知の回路や装置はブロック図の形式で表示している。
【００１９】
映像ランダムアクセスメモリー
以下、図面を参照しながら本願発明の好適な実施例を詳細に説明する。
【００２０】
図１には従来の映像ランダムアクセスメモリー（ＶＲＡＭ）装置が簡単なブロック図で示されている。ＶＲＡＭの中央には、データを記憶する際に使用するダイナミックランダムアクセスメモリーアレイ３５が配置されている。このＲＡＭアレイ３５の内部の各記憶位置が行アドレスと列アドレスで指定されるようＲＡＭアレイ３５は一連の行と列で構成されている。図１のＲＡＭアレイ３５のメモリーは２つの異なるアクセスポート、すなわち、ランダムアクセスポート２１とシリアルアクセスポート２３でアクセスすることができる。
【００２１】
通常は、ランダムアクセスポート２１をコンピュータ装置内の中央演算素子（図示せず）で使用して映像メモリに対する読み取りおよび書き込みを行う。ＣＰＵはランダムアクセスポート２１を介してＶＲＡＭアレイ３５内に画像パターンを書き込んで表示スクリーン上に画像を生成する。ＶＲＡＭアレイ３５内の特定の記憶位置にアクセスするには、アドレスライン４９でラッチしたアドレスをまずＣＰＵで生成する。次に、このアドレスを行アドレスと列アドレスに分割する。行デコーダー３９と列デコーダー３７は、それぞれ行アドレスと列アドレスを用いてＲＡＭアレイ３５内の特定の記憶位置にアクセスする。そして、メモリーアクセスが書き込みアクセスか読み取りアクセスかによってＣＰＵは入力バッファー２７にデータを書き込んだり、あるいは、出力バッファー２５からデータを読み取ったりする。
【００２２】
コンピュータ装置内の表示制御装置（図示せず）はＶＲＡＭのシリアルアクセスポート２３を使用してＶＲＡＭ内の映像データを読み取り、この映像データを表示装置へ送出する。まず、表示制御装置では、まずアドレス入力４９に行アドレスを出力して映像メモリー内のデータにアクセスし、そして、メモリーの行全体をシリアルデータレジスタ４１へ転送するようＶＲＡＭに要求する。行デコーダー３９では行アドレスを用いてＲＡＭアレイ３５内の１行を選択し、この選択した行をシリアルデータレジスタ４１へ転送する。次に、ＶＲＡＭは表示制御装置に従ってシリアル出力バッファー２９を介してシリアルデータレジスタ４１内のデータをシリアルアクセスポート２３へシフトさせる。シリアルアクセスポート２３に接続されているデジタル・アナログ変換器（図示せず）ではこのデータを使用して映像信号を生成する。こうして生成されたアナログ映像信号がコンピュータ表示装置を駆動する。
【００２３】
映像フレームつかみ装置(video frame grabber) のようなＶＲＡＭを使用した装置によっては、シリアルアクセスポート２３を出力ポートの代わりに入力ポートとして使用している。このような装置では、デジタルデータに変換された映像情報をシリアル入力バッファー３１を介してシリアルデータレジスタ４１へシフトする。次に、この装置はアドレス入力４９へ宛先行アドレスを供給する。ＶＲＡＭは、この宛先行アドレスを用いてシリアルデータレジスタ４１内のデジタル情報を行デコーダー３９が選択したＲＡＭアレイ３５の行の中へ書き込む。このように、シリアルデータレジスタ４１を用いれば映像メモリーアレイ３５へのデータの書き込みだけでなく映像メモリーアレイ３５からの情報の読み取りも行うことができる。
【００２４】
従来の表示制御装置
図２は一般的な従来のコンピュータ表示装置を示している。このコンピュータ表示装置は、中央演算処理装置（ＣＰＵ）５３、表示制御装置５１、ＶＲＡＭアレイ５５、デジタル・アナログ変換器（ＤＡＣ）６９、表示スクリーン７１で構成されている。このＶＲＡＭ５５は、図１に示されているＶＲＡＭ装置のような周知な個別ＶＲＡＭ装置を複数個用いて構成する。
【００２５】
図２に示されているコンピュータ表示装置の主要部品は、表示制御装置５１である。この表示制御装置５１は、一連のメモリーマップされた制御レジスタを用いてＣＰＵ５３が表示制御装置５１を制御できるようＣＰＵ５３に接続されている。表示制御装置５１は、２個の主要論理演算装置、すなわち、表示論理演算装置６６とＶＲＡＭ仲裁論理演算装置６７から構成されている。
【００２６】
表示論理演算装置６６は、画像を定義して表示スクリーン７１に表示するＶＲＡＭ５５内の論理的矩形メモリー領域にアクセスする。表示フレームレジスタ６１には、ＶＲＡＭアレイ５５内のフレーム領域の開始アドレスが内蔵されている。表示論理演算装置６６は映像タイミング信号７２を生成する。表示論理演算装置６６は、表示フレームレジスタ６１を用いて映像タイミング信号７２と同期してＶＲＡＭアレイ５５内のフレーム領域にアクセスする。表示論理演算装置６６は、シリアルアクセスポート２３を介してＶＲＡＭアレイ５５からデジタル・アナログ変換器（ＤＡＣ）６９へ画像データをシフトする。また、表示論理演算装置６６はデジタル・アナログ変換器（ＤＡＣ）６９へ映像タイミング信号７２を供給する。
【００２７】
デジタル・アナログ変換器（ＤＡＣ）６９は映像タイミング信号７２とＶＲＡＭアレイ５５からシフトされた画像データを組み合わせてアナログ映像信号を生成する。アナログ映像信号はコンピュータ表示スクリーン７１を駆動する。
【００２８】
表示制御装置５１内のＶＲＡＭ仲裁論理演算装置６７は、ＣＰＵ５３と表示論理演算装置６６からのＶＲＡＭアクセス要求の仲裁を行う。ＶＲＡＭ仲裁論理演算装置６７は、衝突がある場合は表示論理演算装置６６がＶＲＡＭアレイ５５へアクセスするよう表示論理演算装置６６に優先権を与える。表示論理演算装置６６は、ＶＲＡＭからの情報を映像タイミング信号７２と同期して出力しなくてはならないため、ＶＲＡＭ仲裁論理演算装置６７は表示論理演算装置６６に優先権を付与する。
【００２９】
高速フレームコピー手段付き表示制御装置
図３ａと図３ｂは、映像表示スクリーンを下方向へ映像信号が走査している様子を示した簡単な概念図である。図３ａでは、映像信号は左上隅から表示スクリーンの走査を開始している。、水平走査線９１を左から右へ走査しながら映像信号はライン情報を走査する。各走査線の終わりでは、水平帰線９３は映像信号を表示スクリーンの左端へと戻す。映像信号が表示スクリーンの一番下まで来ると、垂直帰線９５が映像信号を表示スクリーンの一番上まで戻す。
【００３０】
映像信号が水平帰線９３または垂直帰線９５を実行している間は表示スクリーンには何もデータは表示されない。従って、水平帰線及び垂直帰線期間は一般的な表示制御装置５１の表示論理演算装置６６はＶＲＡＭアレイ５５にアクセスしない。帰線期間は表示制御装置５１がＶＲＡＭへアクセスしないため、帰線期間は図１に示すように別の装置がシリアルデータレジスタ４１を使用することができる。
【００３１】
好適な実施例において、本願発明では垂直帰線期間に各ＶＲＡＭ内のシリアルデータレジスタ４１を用いてフレームバッファー内の第１メモリー領域の内容全体を第２メモリー領域にコピーする。表示制御装置は、中央演算処理装置を用いずにメモリー領域コピーを実行する。このように、中央演算処理装置を動画オブジェクトの生成など別のことに使用できる。本願発明のコンピュータ表示装置を図４、５、６、７を参照しながら説明する。
【００３２】
図４は本願発明の教示内容を利用したコンピュータ表示装置のブロック図である。図４のコンピュータ表示装置は、新規フレームレジスタ６２、背景フレームレジスタ６３、制御レジスタ６４、背景コピー論理演算装置６５を付け加えた点を除けば図２のコンピュータ表示装置とほぼ同じである。
【００３３】
背景シーンが収められているＶＲＡＭアレイ５５内のメモリー領域の指すようＣＰＵ５３は背景フレームレジスタ６３を設定する。また、二重バッファー化動画を実行している時にＣＰＵ５３が次のフレームの動画を生成する「作業領域」を指すようＣＰＵ５３は新規フレームレジスタ６２を設定する。この作業領域は新規フレーム領域と呼ぶ。ＣＰＵ５３が要求すれば、映像信号の帰線期間に、背景コピー論理演算装置６５は背景フレームレジスタ６３が指した背景を定義している矩形メモリー領域全体を新規フレームレジスタ６２が指した新規フレーム領域へコピーする。
【００３４】
制御レジスタ６４を用いて複数の異なる機能を実行する。制御レジスタ６４の内部にはコピー制御ビットが収められている。実行した背景コピーをプログラムが必要とする時はＣＰＵ５３がこのコピー制御ビットを設定する。また、制御レジスタ６４を用いれば一対の割り込み処理を許可したり禁止したりすることもできる。制御レジスタ６４で制御する第１の割り込みは、垂直帰線割り込みである。垂直帰線割り込みが許可されれば、垂直帰線期間が開始する時に垂直帰線割り込みによってＣＰＵ割り込み信号が生成される。制御レジスタ６４が制御する第２の割り込みはコピー完了割り込みである。このコピー完了割り込みが許可されれば、背景コピー論理演算処理装置が実行した背景コピーが完了すると完了割り込みよりＣＰＵ割り込み信号が生成される。動画生成プログラムが背景コピー処理に同期できるよう動画生成プログラムは垂直帰線割り込みとコピー完了割り込みを用いる。
【００３５】
フロー図とメモリーマップを使用しながら背景コピー処理を説明する。図５はＶＲＡＭアレイ５５のアドレス空間のメモリーマップを示している。図５のメモリーマップ内において、表示フレームレジスタ６１、新規フレームレジスタ６２、背景フレームレジスタ６３は、ＶＲＡＭアドレス空間内の表示フレーム領域、新規フレーム領域、背景フレーム領域をそれぞれ指している。表示フレーム領域には現在表示スクリーン上に表示されているフレームが収められている。新規フレーム領域には将来表示される現在作製中の動画フレームが収められている。背景フレーム領域には動画用背景シーンが収められている。各動画フレームを生成する前に背景フレーム領域の内容を新規フレーム領域にコピーする。複数の異なる背景シーンが使用できるようメモリー内には１つ以上の背景領域が設けられている場合がある。動画によって背景フレームレジスタは複数ある背景シーンから選択を行う。表示フレーム領域、新規フレーム領域、背景フレーム領域は全てメモリー内に配列されている。
【００３６】
図６は本願発明の表示制御装置５１内の表示論理演算装置６６が動作する様子を説明するフロー図である。図６のフロー図の一番上にあるステップ１０１では、まず、シリアルデータポインター４５が表示フレーム領域内の第１行目を指すよう表示フレームレジスタ６１の内容と一緒にシリアルデータポインター４５（図１）をＶＲＡＭ内へと表示論理演算装置６６がロードする。次に、ステップ１０２では、表示論理演算装置６６は、第１水平ラインの一部または全てと共にシリアルデータレジスタ４１をロードする。ステップ１０３では、表示論理演算装置６６は、シリアルデータレジスタ４１内の水平ラインデータをＶＲＡＭアレイ５５から取り出し、デジタル・アナログ変換器（ＤＡＣ）へシフトする。（ステップ１０４に示されているように、水平表示ライン全体が表示スクリーンへシフトされない場合にはステップ１０２と１０３を繰り返す。）ステップ１０５では、表示フレームの一番下まで達したかどうかを判断するため表示論理演算装置６６はテストを行う。表示フレームの一番下までまだ到達してない場合は、表示論理演算装置６６は水平帰線の終了を待ち、次にステップ１０２へ戻る。行データ全てがＶＲＡＭアレイ５５から取り出され、そして、デジタル・アナログ変換器（ＤＡＣ）へシフトされて完全なフレームが表示されるまで表示論理演算装置６６はステップ１０２、１０３、１０５、１０７を繰り返す。
【００３７】
垂直帰線割り込みが許可されている場合は、表示フレームの一番下まで到達した後に表示論理演算処理装置６６はステップ１０８で垂直帰線割り込み信号を生成する。次に、ステップ１０９で制御レジスタ６４内のコピー制御ビットを表示論理演算装置６６が試験する。制御レジスタ６４内のコピー制御が設定されている場合は、表示制御装置５１はステップ１１３で背景コピー論理演算装置６６を呼び出す。コピー完了割り込みが許可されている場合は、表示論理演算装置６６はステップ１１４でコピー完了割り込み信号を生成する。このコピー完了割り込み信号は、コピー処理が完了したことをＣＰＵに知らせる。最後に、垂直帰線期間が完了してＤＡＣ６９へ別のフレームがシフトし始めるまで表示論理演算装置６６はステップ１１５で待機する。
【００３８】
背景コピー論理演算装置６５はステップ１１３で背景コピーを実行する。図７は背景コピー論理演算装置６５の動作を説明するフロー図である。
【００３９】
図７のステップ１３１では、まず、コピー処理で使用する予定のカウンター６８を背景コピー論理演算装置６５がクリアする。次に、背景コピー論理演算装置６５は、ステップ１３５において、背景シーンの第１部分と一緒にシリアルデータレジスタ４１（図１）をＶＲＡＭ内にロードする。背景シーンの第１部分を得るため、背景フレームレジスタ６３と同じ上位ビットとカウンター６８で生成した下位ビットを有したアドレスをコピー論理演算装置６５が生成する。ステップ１３７では、背景コピー論理演算装置６５はシリアルデータレジスタ４１（図１）内の背景シーン情報を新規フレーム領域に格納する。新規フレーム領域内にこの情報を格納するため、新規フレームレジスタ６２と同じ上位ビットとカウンター６８で生成した下位ビットを備えたアドレスをコピー論理演算装置６５が生成する。これにより、背景領域と新規フレーム領域の双方に対するインデックスとしてカウンター６８は使用される。ステップ１３８と１３９では、フレーム領域全体を背景コピー論理演算装置６５がコピーしたかどうか背景コピー論理演算装置６５はカウンター６８をテストする。背景コピー論理演算装置６５がフレーム領域全体をコピーしていない場合は、ステップ１４１でカウンター６８を進め、背景コピー論理演算装置６５はステップ１３５へ戻る。背景コピー論理演算装置６５は、フレームコピーが完了するまでカウンター６８をインデックスとして用いながら背景領域からの情報を新規フレーム領域内へコピーし続ける。つまり、背景コピー論理演算装置６５は、図５に示すようにシリアルデータレジスタ４１（図１）を用いながら背景領域内の内容を１行１行新規フレーム領域内へコピーする。新規フレーム領域と背景領域の一番下の部分まで背景コピー論理演算装置６５が到達すると、背景コピーと共に背景コピー論理演算装置６５は終了する。
【００４０】
その他の実施例において、図３ａに示すように水平帰線期間９３の期間または垂直および水平帰線期間に背景コピーを行うこともできる。水平帰線期間を利用する場合は、背景コピー論理演算装置６５は、連続水平帰線期間内に背景領域内の内容が１つ１つ新規フレーム領域内のコピーされるよう各水平帰線期間９３内に背景領域のわずかな部分を新規領域内へコピーする。各部分をコピーした後に、表示スクリーンを下方向へ走査する時に表示論理演算装置６６が妨害されないよう背景コピー論理演算装置６５はＶＲＡＭアレイ内のＶＲＡＭの各状態を確認しなくてはならない。例えば、シリアルデータレジスタ４１とシリアルデータポインター４５（図１）の値は復元しなくてはならない。
【００４１】
高速コピーコントローラー付き動画用フレームバッファー
本願発明のコンピュータ表示装置は、背景シーンの上に表示される二重バッファー化動画の動作を改善するには理想的である。図８ａ，８ｂ，９ａ，９ｂ，１０ａ，１０ｂ，１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４は、動画プログラムが本願発明の方法および装置を用いて高速二重バッファー化動画を作成する様子を表している。それぞれの図において、表示フレームレジスタ６１、新規フレームレジスタ６２、背景フレームレジスタ６３の内容は図の左側にあるポインターで表す。表示フレーム領域、新規フレーム領域、背景フレーム領域の内容を、表示フレームレジスタ６１、新規フレームレジスタ６２、背景フレームレジスタ６３が指す画像としてそれぞれ表す。
【００４２】
第１のステップは、後から使用する３組のレジスタとメモリー領域を初期設定する。図８ａでは、ＶＲＡＭアドレス空間をクリアにして黒い背景を生成し、また、ＶＲＡＭ５５内の表示フレーム領域と背景フレーム領域をそれぞれ指し示すよう表示フレームレジスタ６１と背景フレームレジスタ６３を初期設定する。新規フレームレジスタ６２はまだ必要でないため空に設定されている。表示スクリーン７１は常に表示フレームレジスタ６１が指している表示フレーム領域を表示する。現在のところ、表示フレームレジスタ６１はクリアになった表示フレーム領域を指しているためスクリーン表示７１は空白になっている。
【００４３】
次のステップは、動画の背景として用いる背景シーンの生成である。図８ｂは背景フレーム領域に背景山岳シーンを作成した後のメモリー領域の内容を示している。背景フレーム領域内の山岳シーンを用いて動画用背景を作成する。表示フレームレジスタ６１は空の表示フレーム領域を指しているため表示スクリーン７１は空白のままである。
【００４４】
動画フレームの生成を開始するため、新規フレームレジスタ６２が未使用のメモリー領域を指すように設定し、また、制御レジスタ６４内のコピー制御ビットを設定すると動画ソフトウェアは本願発明の表示制御装置５１に対して背景フレーム領域の内容を新規フレーム領域内にコピーするよう要求する。すると、表示制御装置５１は、背景フレーム領域内の画像を新規フレーム領域内へコピーする。図９ａは、表示制御装置５１が背景コピーを行った後のメモリー領域の内容を示している。
【００４５】
動画ソフトウェアは第１動画フレームを新規フレーム領域内の背景シーンの上に重ね合わせる。図９ｂは動画ソフトウェアが山岳背景シーン上に飛行機を作成した後のメモリー領域の内容を示している。
【００４６】
第１動画フレームを表示するため、飛行機の情報を収めているメモリー領域を指すよう動画ソフトウェアは表示フレームレジスタ６１の内容を設定する。図１０ａは表示フレームレジスタ６１が第１動画フレームを指すように設定した後のメモリー領域の内容を示している。
【００４７】
第２動画フレームを生成するため、まず、動画ソフトウェアは未使用メモリー領域内へ背景シーンをコピーするよう本願発明の表示制御装置５１に要求する。動画ソフトウェアは、古い（現在は使用されていない）表示フレーム領域を指すよう新規フレームレジスタ６２を変更してこの要求を実行し、制御レジスタ６４内のコピー制御ビットを設定する。従って、古い表示領域は新規フレーム領域になる。図１０ｂは、表示制御装置５１が背景シーンを背景領域からこの新規フレーム領域にコピーした後のメモリー領域の内容を示している。
【００４８】
こうして、動画ソフトウェアは背景シーンの上側部分に前記新規フレーム領域の第２動画フレームを作成する。この第２動画フレームでは、飛行機は山岳背景シーンに沿って移動しなくてはならない。このため、動画ソフトウェアは飛行機を少し左側へ移動させる。図１１ａは、動画ソフトウェアが第２動画フレームを作成した後のメモリー領域の内容を示している。
【００４９】
この第２動画フレームを表示するため、移動中の飛行機情報のメモリー領域を指すよう動画ソフトウェアは表示フレームレジスタ６１の内容を設定する。図１１ｂは、第２動画フレームを指すよう表示フレームレジスタ６１を設定した後のフレームバッファーの内容を示している。
【００５０】
第３動画フレームを生成するため、背景シーンをＶＲＡＭメモリー内の未使用領域へコピーするよう動画ソフトウェアは本願発明の表示制御装置５１に要求する。動画ソフトウェアは、前回の表示フレーム領域を指すよう新規フレームレジスタ６２を変更してこの要求を実行する。このため、古い表示領域は新規フレーム領域になる。図１２ａは、表示制御装置５１が背景シーンを背景領域から新規フレーム領域へコピーした後のメモリー領域の内容を示している。背景コピー論理演算装置６５は、そのメモリー領域にある第１動画フレームの上に重ね書きするので注意しなくてはならない。
【００５１】
こうして、動画ソフトウェアは背景シーンの上側部分に新規フレーム領域の第３動画フレームを作成する。第３動画フレーム内では、飛行機は山に激突する。このため、動画ソフトウェアは背景山岳シーンの上に激突した飛行機を作成する。図１２ｂは、動画ソフトウェアが第３動画フレームを作成した後のメモリー領域の内容を示している。
【００５２】
第３動画フレームを表示するため、激突した飛行機の情報のメモリー領域を指すよう動画ソフトウェアは表示フレームレジスタ６１の内容を設定する。図１３ａは第３動画フレームを指すよう表示フレームレジスタ６１を設定した後のメモリー領域の内容を示している。
【００５３】
激突した飛行機がこの後移動することはないため、激突した飛行機はこの後の動画フレームの背景シーンの一部とすることができる。このため、動画ソフトウェアは、飛行機の激突シーンの情報を収めたメモリー領域を指すように背景フレームレジスタ６３を設定して飛行機の激突シーンを新規背景シーンに組み込む。図１３ｂは、飛行機の激突シーンを背景シーンに組み込んだ後のメモリー領域の内容を示している。
【００５４】
第４動画フレームを生成するため、メモリーの未使用領域へ背景シーンをコピーするよう動画ソフトウェアは表示制御装置５１に要求する。動画ソフトウェアは、メモリーの未使用領域を指すよう新規フレームレジスタ６２を変更してこの要求を実行し、また、制御レジスタ６４内のコピー制御ビットを設定する。激突した飛行機は背景シーンに固定するかもしれないため、前回の山岳シーンは破壊する。従って、前回の背景領域は新規フレーム領域になる。あるいは、動画ソフトウェアはメモリーの新規領域を使用して、将来使用する場合のために元の山岳シーンを保存しておくこともできる。図１４は、表示制御装置５１が背景領域から新規フレーム領域へ背景シーンをコピーした後のメモリー領域の内容を示している。ここで、背景コピー論理演算装置６５はそのメモリー領域にある古い背景シーンの上に重ね書きをするので注意しなくてはならない。
【００５５】
動画ソフトウェアは、未使用メモリー領域を指すよう新規フレームレジスタ６２を変更して動画フレーム作成用の新規フレームを生成することにより連続的に動画フレームを生成し続ける。メモリー領域に動画フレームを作成した後に、動画ソフトウェアは新規に作成したフレームを指すよう表示フレームレジスタ６１を変更する。
【図面の簡単な説明】
【図１】従来の映像ランダムアクセスメモリー装置（ＶＲＡＭ）のブロック図
【図２】ＶＲＡＭで構成されたフレームバッファーを用いた従来のコンピュータ表示装置のブロック図
【図３】図３ａおよび図３ｂは映像信号が表示スクリーン上を走査される様子を示した概略図
【図４】本願発明のコンピュータ表示装置のブロック図
【図５】本願発明の表示制御装置で使用するＶＲＡＭアドレス空間のメモリーマップの概略図
【図６】本願発明の表示制御装置内の表示論理演算装置のフロー図
【図７】本願発明の表示制御装置内の背景コピー論理演算装置のフロー図
【図８】図８ａと図８ｂは本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図９】図９ａと図９ｂは本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図１０】図１０ａと図１０ｂは本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図１１】図１１ａと図１１ｂは、図１０ａと図１０ｂに続く段階であり、本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図１２】図１２ａと図１２ｂは、図１１ａと図１１ｂに続く段階であり、本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図１３】図１３ａと図１３ｂは、図１２ａと図１２ｂに続く段階であり、本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図１４】図１４は、図１３ａと図１３ｂに続く段階であり、本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【符号の説明】
２１ ランダムアクセスポート
２３ シリアルアクセスポート
５１ 表示制御装置
５３ ＣＰＵ
５５ ＶＲＡＭアレイ
６１ 表示フレームレジスタ
６２ 新規フレームレジスタ
６３ 背景フレームレジスタ
６４ コピー制御ビット
６５ 背景コピー論理演算装置
６６ 表示論理演算装置
６７ ＶＲＡＭ仲裁論理演算装置
６８ カウンター
６９ ＤＡＣ
７１ 表示スクリーン
７２ 映像タイミング信号
【産業上の利用分野】
本願発明はコンピュータ装置用フレームバッファーのフィールドに関するものであり、特にフレームバッファーの第１領域メモリーから同一フレームバッファー内の第２領域メモリーへ情報を素早くコピーする方法及び装置に関するものである。
【０００２】
【従来の技術】
コンピュータ装置の多くは、フレームバッファーと呼ばれるメモリー領域を用いて図形表示スクリーンに表示すべきデータを格納する。フレームバッファー内のこの情報を表示制御装置で１行１行読み出し、読み出された情報をデジタル・アナログ変換器（ＤＡＣ）を用いてアナログ映像信号に変換し、このアナログ映像信号を表示スクリーンへ伝送する。この行単位の走査は、通常、表示スクリーンの左上隅に相当するフレームバッファー内の一領域から開始されて右下隅まで継続される。
【０００３】
一般に、フレームバッファーはビデオランダムアクセスメモリ（ＶＲＡＭ）で構成されている。このメモリは、従来のダイナミックランダムアクセスメモリ（ＤＲＡＭ）のアクセスポートがたった１つであったのとは異なり２つのアクセスポートを備えている。ランダムアクセスポートと呼ばれている第１のアクセスポートは、ＶＲＡＭに接続されている中央演算装置がＶＲＡＭ内のメモリー位置に対して読出しや書込みを行えるようＶＲＡＭに従来のランダムアクセスを行っている。一方、シリアルアクセスポートと呼ばれている第２のポートは、シリアルポートに接続されている装置がＶＲＡＭとデータのやりとりができるようＶＲＡＭに対して同時シリアルアクセスを行っている。通常、表示回路はシリアルポートにアクセスして前記出力表示装置を制御している回路へ画素データを供給する。このような構成では、表示回路が出力表示装置へ情報を供給し続けいている間は中央演算装置はＶＲＡＭに書き込みを行うことができる。
【０００４】
フレームバッファーに基づく表示装置に接続されている表示スクリーン上でオブジェクトを動画化するには、動画ソフトウェアで１フレーム毎に少しづつ変化させながら一連のコマ（以下フレームと称す）を作製する。動きが滑らかになるよう、１秒間に約１５ー３０の新しいフレームを表示しなくてはならない。あるフレームの絵を次のフレームの絵へと変化させるにつれ動作は連続したものになる。このため、フレームバッファーも連続的に更新しなくてはならない。
【０００５】
【発明が解決しようとする課題】
情報を受取ると同時にこの情報を出力ディスプレイへと転送するフレームバッファーの能力にはある種の問題がある。すなわち、表示コントローラーがディスプレイ上にフレームバッファーメモリー内の画像を走査している最中に動画ソフトウェアがフレームバッファーメモリーに書き込みを行うと、ディスプレイには一度に１つ以上の動画フレームからの情報が表示される事態が生じる。このような問題をフレームティア(frame tear)と呼んでいる。あるフレームから次のフレームへ動きが変化するとディスプレイにはっきりとした歪みが現れるような場合にだけこのフレームティア現象が問題になる。このような現象が起こると、歪みのため視聴者は大変不快な思いをすることがある。
【０００６】
このようなフレームティア現象を解決するため、ダブルバッファーリングと呼ばれる装置を利用しているコンピュータ装置もある。ダブルバッファー化した装置では、フレームバッファー内に２つのメモリー領域を作成し、出力ディスプレイを制御している回路へ各メモリー領域から画素情報を供給している。第１のメモリー領域からは出力ディスプレイへ第１の動画フレームが供給され、表示スクリーンへ情報を出力している間はこのメモリー領域には何の変化も起きない。第１メモリー領域の情報が表示スクリーンに表示されている間に動画ソフトウェアは第２メモリー領域内の次の動画フレームを出力する。次の動画フレームの供給が完了すると、ディスプレイは第２メモリー領域の動画フレーム表示へと変化し、第１メモリー領域は「作業」領域となり、この領域から動画ソフトウェアは次の動画フレームを供給する。このように、表示スクリーンにその動画フレームの表示が行われているメモリー領域には画素情報の書き込みは行わっていない。表示されていないフレームバッファーへ書き込みをしてもフレームティア現象は発生しない。
【０００７】
ダブルバッファー化動画フレームを用いてオブジェクトを動画化すると、ＣＰＵは新規の動画フレーム毎に表示すべきオブジェクトを全て作業領域においておかなくてはならない。動画化されたオブジェクトが背景シーンの一番上にある場合は、動画化オブジェクトを生成する前に背景シーン全体もＣＰＵで再度生成し直さなくてはならない。高品質でリアルタイム動画化を行うには、１つの動画フレームに対して背景と動画化オブジェクトを１秒間に約１５ー３０回生成しなくてはならない。従って、リアルタイム動画化の場合は超高速コンピュータプロセッサが必要となる。
【０００８】
上記のように、本願発明は従来技術の有する課題に鑑みなされたものであり、その目的は、リアルタイム動画化を行う上で必要なプロセッサ速度の合計値が少ない改良型表示制御装置を提供することにある。当該装置を得るため、本願発明は、フレームバッファー中の背景メモリー領域から背景画像フレーム全体を同一フレームバッファー中の新規フレームメモリー領域内へコピーする方法及び装置を提供するものである。当該コピー装置はコンピュータ装置の中央演算処理装置が要求すれば動作する。中央演算処理装置は、コピー装置内の新規フレームレジスタにメモリーの空き領域を指し示させ、制御レジスタにビットを設定して背景コピーを要求する。本願発明のコピー装置は、中央演算処理装置からの処理資源を要求せずに背景コピーを実行する。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本願発明の第１フレーム領域の情報を第２フレーム領域にコピーするフレームバッファー装置を備えたコンピュータ装置において、前記フレームバッファー装置は、
少なくとも２つのフレーム領域に分割される映像メモリーアレイであって、当該映像メモリーアレイは少なくとも１つの映像ランダムアクセスメモリー装置で構成されており、当該映像ランダムアクセスメモリー装置は複数の記憶位置で構成されており、また、前記映像ランダムアクセスメモリー装置内の１行の前記記憶位置をロードおよび格納できるデータレジスタを備えているところの映像メモリーアレイと、
前記映像メモリーアレイに接続されたコピー装置であって、当該コピー装置が前記映像メモリーアレイ内の第１フレーム領域を前記映像メモリーアレイ内の第２フレーム領域へコピーするように各映像メモリー装置内の前記データレジスタを用いて前記記憶位置を複数行ロードおよび格納するところのコピー装置とから構成されていることを特徴とする。
【００１０】
さらに、第１メモリー領域内の情報を第２メモリー領域へコピーするフレームバッファー装置を備えた本願発明の他のコンピュータ装置において、前記フレームバッファー装置は、
少なくとも２つのフレーム領域に分割されており、また、複数の記憶位置を備えてたメモリー手段であって、当該メモリー手段内の１行の前記記憶位置をロードおよび格納できるデータレジスタを備えているところのメモリー手段と、
前記メモリー手段に接続されているコピー手段であって、当該コピー手段が前記メモリー手段内の第１フレーム領域を前記メモリー手段の第２フレーム領域へコピーするよう前記メモリー手段内の前記データレジスタを用いて前記記憶位置を複数行ロード及び格納するところのメモリー手段とから構成されていることを特徴とする。
【００１１】
また、本願発明の図形表示スクリーンと、あるフレーム領域から第２フレーム領域へコピーするコピー装置で構成された図形コンピュータ装置で二重バッファー化動画を実行する方法において、
ａ）背景フレーム領域内に背景シーンを生成する段階と、
ｂ）前記コピー装置を用いて前記背景フレーム領域内の前記背景シーンを第１フレーム領域へコピーする段階と、
ｃ）前記背景フレーム上の動画フレームを前記第１フレーム領域内に生成する段階と、
ｄ）前記図形表示スクリーン上に前記第１フレーム領域を表示する段階と、
ｅ）前記コピー装置を用いて前記背景フレーム領域内の前記背景シーンを第２背景領域へコピーする段階と、
ｆ）前記背景シーン上の動画フレームを前記第２フレーム領域に生成する段階と、
ｇ）前記図形表示スクリーン上に前記第２フレーム領域を表示する段階と、
ｈ）前記動画化が完了するまで上記段階ｂ−ｇを繰り返す段階とからなることを特徴とする。
【００１２】
表記法および用語
後で行う詳細な説明の大部分は、コンピュータメモリー内のデータビットによるアルゴリズムと記号表現のオペレーションの観点から行ったものである。これらのアルゴリズム記述と表現は、当該技術分野に習熟した者に作業内容を最も効果的に伝えるためにデータ処理技術に精通した者が用いる手段である。
【００１３】
ここで、アルゴリズムとは一般に所望の結果を導き出す一貫性のある複数のステップであると解されている。これらのステップは、物理量の物理的処理を必要とするものである。通常、必ずではないが、これらの物理量は、記憶、転送、結合、比較あるいは処理を行うことができる電気または磁気信号の形になっている。これこれらの信号は、共通で利用できるため、ビット、値、要素、記号、文字、用語、数字などで表現するほうが便利な場合がある。しかし、これらの用語やそれに類するものは全て適切な物理量に対応させるためのものであり、物理量に付した便利なラベルにすぎないという点に留意する必要がある。
【００１４】
また、実行する処理のことを、一般に人間のオペレーターが行う知的活動に相当する加算または比較などと呼ぶことがある。本願発明の一部を構成している処理では人間のオペレーターのような能力は必要とされておらず、また、多くの場合望ましくもない。この処理とは機械操作である。本願発明の処理を実行する上で有用な機器としては、汎用デジタルコンピュータや同様の装置がある。どの場合でも、コンピュータを実行する際の操作方法と演算自体の方法は異なるということに注意しなくてはならない。本願発明は、電気またはその他（例えば、機械や化学）の物理信号を処理する際にコンピュータを動作させて他の所望の物理信号を生成させる方法に関するものである。
【００１５】
さらに、本願発明はこれらの処理を実行する装置に関するものでもある。この装置を必要な目的のために特別に構成したり、あるいは、コンピュータ内に記録されたコンピュータプログラムを用いて選択的に起動したり再構成する汎用コンピュータで構成することも可能である。本願明細書で使用しているアルゴリズムは特定のコンピュータやその他の装置に固有のものではない。特に、当該明細書の教示内容に従って書かれたプログラムでさまざまな汎用機器を使用することができ、また、さらに専用の装置を作製して必要な方法のステップを実行すればもっと便利かもしれない。これら様々な機器に必要な構成は後から行う詳細な説明に示す。
【００１６】
【作用および効果】
本願発明の高速コピー手段付きフレームバッファー装置および当該装置を用いた二重バッファー化動画の実行方法において、複数の映像ランダムアクセスメモリー装置で構成された映像メモリーアレイは、少なくとも２つのフレーム領域に分かれている。中央演算処理装置はこの映像メモリーアレイ内の背景フレーム領域に背景イメージを生成する。次に、中央演算処理装置は、映像メモリーアレイ内にある新規フレーム領域へ前記背景フレーム領域内の前記背景イメージをコピーするよう要求する。中央演算処理装置からの要求に応じて本願発明のコピー装置は、背景フレーム領域内の背景イメージ全体を新規フレーム領域にコピーする。このコピー装置は、映像タイミング信号の垂直帰線期間に各映像ランダムアクセスメモリー内のシリアルデータレジスタを用いて作動する。このように、本願発明のコピー装置は中央演算処理装置からの処理資源を要することなく背景フレームをコピーする。
【００１７】
このように、本願発明のフレームバッファー装置では、背景フレーム領域内で生成された背景イメージを同一メモリーアレイ中の新規フレーム領域へコピーするため、従来のように動画化の時に背景シーン全体を生成しなおす必要がなくなるため処理速度を短縮できる利点がある。また、従来は高品質リアルタイム動画化の場合に超高速のコンピュータプロセッサが必要であったが、本願発明のコピー装置は中央演算処理装置から処理資源を要求せずに背景コピーを行うため処理速度を向上させることができる。
【００１８】
【実施例】
本願発明の高速コピー手段付きコンピュータ表示装置を説明する。以下の説明において、説明のため特別な用語、例えば、アイコン、表示装置、カーソル、レチクルなどは本願発明を完全に理解してもらうために使用している。しかし、当該技術分野に精通した者が本願発明を実施する場合は特に詳細な記載は必要ないと考えられる。従って、本願発明が不必要に曖昧にならないよう周知の回路や装置はブロック図の形式で表示している。
【００１９】
映像ランダムアクセスメモリー
以下、図面を参照しながら本願発明の好適な実施例を詳細に説明する。
【００２０】
図１には従来の映像ランダムアクセスメモリー（ＶＲＡＭ）装置が簡単なブロック図で示されている。ＶＲＡＭの中央には、データを記憶する際に使用するダイナミックランダムアクセスメモリーアレイ３５が配置されている。このＲＡＭアレイ３５の内部の各記憶位置が行アドレスと列アドレスで指定されるようＲＡＭアレイ３５は一連の行と列で構成されている。図１のＲＡＭアレイ３５のメモリーは２つの異なるアクセスポート、すなわち、ランダムアクセスポート２１とシリアルアクセスポート２３でアクセスすることができる。
【００２１】
通常は、ランダムアクセスポート２１をコンピュータ装置内の中央演算素子（図示せず）で使用して映像メモリに対する読み取りおよび書き込みを行う。ＣＰＵはランダムアクセスポート２１を介してＶＲＡＭアレイ３５内に画像パターンを書き込んで表示スクリーン上に画像を生成する。ＶＲＡＭアレイ３５内の特定の記憶位置にアクセスするには、アドレスライン４９でラッチしたアドレスをまずＣＰＵで生成する。次に、このアドレスを行アドレスと列アドレスに分割する。行デコーダー３９と列デコーダー３７は、それぞれ行アドレスと列アドレスを用いてＲＡＭアレイ３５内の特定の記憶位置にアクセスする。そして、メモリーアクセスが書き込みアクセスか読み取りアクセスかによってＣＰＵは入力バッファー２７にデータを書き込んだり、あるいは、出力バッファー２５からデータを読み取ったりする。
【００２２】
コンピュータ装置内の表示制御装置（図示せず）はＶＲＡＭのシリアルアクセスポート２３を使用してＶＲＡＭ内の映像データを読み取り、この映像データを表示装置へ送出する。まず、表示制御装置では、まずアドレス入力４９に行アドレスを出力して映像メモリー内のデータにアクセスし、そして、メモリーの行全体をシリアルデータレジスタ４１へ転送するようＶＲＡＭに要求する。行デコーダー３９では行アドレスを用いてＲＡＭアレイ３５内の１行を選択し、この選択した行をシリアルデータレジスタ４１へ転送する。次に、ＶＲＡＭは表示制御装置に従ってシリアル出力バッファー２９を介してシリアルデータレジスタ４１内のデータをシリアルアクセスポート２３へシフトさせる。シリアルアクセスポート２３に接続されているデジタル・アナログ変換器（図示せず）ではこのデータを使用して映像信号を生成する。こうして生成されたアナログ映像信号がコンピュータ表示装置を駆動する。
【００２３】
映像フレームつかみ装置(video frame grabber) のようなＶＲＡＭを使用した装置によっては、シリアルアクセスポート２３を出力ポートの代わりに入力ポートとして使用している。このような装置では、デジタルデータに変換された映像情報をシリアル入力バッファー３１を介してシリアルデータレジスタ４１へシフトする。次に、この装置はアドレス入力４９へ宛先行アドレスを供給する。ＶＲＡＭは、この宛先行アドレスを用いてシリアルデータレジスタ４１内のデジタル情報を行デコーダー３９が選択したＲＡＭアレイ３５の行の中へ書き込む。このように、シリアルデータレジスタ４１を用いれば映像メモリーアレイ３５へのデータの書き込みだけでなく映像メモリーアレイ３５からの情報の読み取りも行うことができる。
【００２４】
従来の表示制御装置
図２は一般的な従来のコンピュータ表示装置を示している。このコンピュータ表示装置は、中央演算処理装置（ＣＰＵ）５３、表示制御装置５１、ＶＲＡＭアレイ５５、デジタル・アナログ変換器（ＤＡＣ）６９、表示スクリーン７１で構成されている。このＶＲＡＭ５５は、図１に示されているＶＲＡＭ装置のような周知な個別ＶＲＡＭ装置を複数個用いて構成する。
【００２５】
図２に示されているコンピュータ表示装置の主要部品は、表示制御装置５１である。この表示制御装置５１は、一連のメモリーマップされた制御レジスタを用いてＣＰＵ５３が表示制御装置５１を制御できるようＣＰＵ５３に接続されている。表示制御装置５１は、２個の主要論理演算装置、すなわち、表示論理演算装置６６とＶＲＡＭ仲裁論理演算装置６７から構成されている。
【００２６】
表示論理演算装置６６は、画像を定義して表示スクリーン７１に表示するＶＲＡＭ５５内の論理的矩形メモリー領域にアクセスする。表示フレームレジスタ６１には、ＶＲＡＭアレイ５５内のフレーム領域の開始アドレスが内蔵されている。表示論理演算装置６６は映像タイミング信号７２を生成する。表示論理演算装置６６は、表示フレームレジスタ６１を用いて映像タイミング信号７２と同期してＶＲＡＭアレイ５５内のフレーム領域にアクセスする。表示論理演算装置６６は、シリアルアクセスポート２３を介してＶＲＡＭアレイ５５からデジタル・アナログ変換器（ＤＡＣ）６９へ画像データをシフトする。また、表示論理演算装置６６はデジタル・アナログ変換器（ＤＡＣ）６９へ映像タイミング信号７２を供給する。
【００２７】
デジタル・アナログ変換器（ＤＡＣ）６９は映像タイミング信号７２とＶＲＡＭアレイ５５からシフトされた画像データを組み合わせてアナログ映像信号を生成する。アナログ映像信号はコンピュータ表示スクリーン７１を駆動する。
【００２８】
表示制御装置５１内のＶＲＡＭ仲裁論理演算装置６７は、ＣＰＵ５３と表示論理演算装置６６からのＶＲＡＭアクセス要求の仲裁を行う。ＶＲＡＭ仲裁論理演算装置６７は、衝突がある場合は表示論理演算装置６６がＶＲＡＭアレイ５５へアクセスするよう表示論理演算装置６６に優先権を与える。表示論理演算装置６６は、ＶＲＡＭからの情報を映像タイミング信号７２と同期して出力しなくてはならないため、ＶＲＡＭ仲裁論理演算装置６７は表示論理演算装置６６に優先権を付与する。
【００２９】
高速フレームコピー手段付き表示制御装置
図３ａと図３ｂは、映像表示スクリーンを下方向へ映像信号が走査している様子を示した簡単な概念図である。図３ａでは、映像信号は左上隅から表示スクリーンの走査を開始している。、水平走査線９１を左から右へ走査しながら映像信号はライン情報を走査する。各走査線の終わりでは、水平帰線９３は映像信号を表示スクリーンの左端へと戻す。映像信号が表示スクリーンの一番下まで来ると、垂直帰線９５が映像信号を表示スクリーンの一番上まで戻す。
【００３０】
映像信号が水平帰線９３または垂直帰線９５を実行している間は表示スクリーンには何もデータは表示されない。従って、水平帰線及び垂直帰線期間は一般的な表示制御装置５１の表示論理演算装置６６はＶＲＡＭアレイ５５にアクセスしない。帰線期間は表示制御装置５１がＶＲＡＭへアクセスしないため、帰線期間は図１に示すように別の装置がシリアルデータレジスタ４１を使用することができる。
【００３１】
好適な実施例において、本願発明では垂直帰線期間に各ＶＲＡＭ内のシリアルデータレジスタ４１を用いてフレームバッファー内の第１メモリー領域の内容全体を第２メモリー領域にコピーする。表示制御装置は、中央演算処理装置を用いずにメモリー領域コピーを実行する。このように、中央演算処理装置を動画オブジェクトの生成など別のことに使用できる。本願発明のコンピュータ表示装置を図４、５、６、７を参照しながら説明する。
【００３２】
図４は本願発明の教示内容を利用したコンピュータ表示装置のブロック図である。図４のコンピュータ表示装置は、新規フレームレジスタ６２、背景フレームレジスタ６３、制御レジスタ６４、背景コピー論理演算装置６５を付け加えた点を除けば図２のコンピュータ表示装置とほぼ同じである。
【００３３】
背景シーンが収められているＶＲＡＭアレイ５５内のメモリー領域の指すようＣＰＵ５３は背景フレームレジスタ６３を設定する。また、二重バッファー化動画を実行している時にＣＰＵ５３が次のフレームの動画を生成する「作業領域」を指すようＣＰＵ５３は新規フレームレジスタ６２を設定する。この作業領域は新規フレーム領域と呼ぶ。ＣＰＵ５３が要求すれば、映像信号の帰線期間に、背景コピー論理演算装置６５は背景フレームレジスタ６３が指した背景を定義している矩形メモリー領域全体を新規フレームレジスタ６２が指した新規フレーム領域へコピーする。
【００３４】
制御レジスタ６４を用いて複数の異なる機能を実行する。制御レジスタ６４の内部にはコピー制御ビットが収められている。実行した背景コピーをプログラムが必要とする時はＣＰＵ５３がこのコピー制御ビットを設定する。また、制御レジスタ６４を用いれば一対の割り込み処理を許可したり禁止したりすることもできる。制御レジスタ６４で制御する第１の割り込みは、垂直帰線割り込みである。垂直帰線割り込みが許可されれば、垂直帰線期間が開始する時に垂直帰線割り込みによってＣＰＵ割り込み信号が生成される。制御レジスタ６４が制御する第２の割り込みはコピー完了割り込みである。このコピー完了割り込みが許可されれば、背景コピー論理演算処理装置が実行した背景コピーが完了すると完了割り込みよりＣＰＵ割り込み信号が生成される。動画生成プログラムが背景コピー処理に同期できるよう動画生成プログラムは垂直帰線割り込みとコピー完了割り込みを用いる。
【００３５】
フロー図とメモリーマップを使用しながら背景コピー処理を説明する。図５はＶＲＡＭアレイ５５のアドレス空間のメモリーマップを示している。図５のメモリーマップ内において、表示フレームレジスタ６１、新規フレームレジスタ６２、背景フレームレジスタ６３は、ＶＲＡＭアドレス空間内の表示フレーム領域、新規フレーム領域、背景フレーム領域をそれぞれ指している。表示フレーム領域には現在表示スクリーン上に表示されているフレームが収められている。新規フレーム領域には将来表示される現在作製中の動画フレームが収められている。背景フレーム領域には動画用背景シーンが収められている。各動画フレームを生成する前に背景フレーム領域の内容を新規フレーム領域にコピーする。複数の異なる背景シーンが使用できるようメモリー内には１つ以上の背景領域が設けられている場合がある。動画によって背景フレームレジスタは複数ある背景シーンから選択を行う。表示フレーム領域、新規フレーム領域、背景フレーム領域は全てメモリー内に配列されている。
【００３６】
図６は本願発明の表示制御装置５１内の表示論理演算装置６６が動作する様子を説明するフロー図である。図６のフロー図の一番上にあるステップ１０１では、まず、シリアルデータポインター４５が表示フレーム領域内の第１行目を指すよう表示フレームレジスタ６１の内容と一緒にシリアルデータポインター４５（図１）をＶＲＡＭ内へと表示論理演算装置６６がロードする。次に、ステップ１０２では、表示論理演算装置６６は、第１水平ラインの一部または全てと共にシリアルデータレジスタ４１をロードする。ステップ１０３では、表示論理演算装置６６は、シリアルデータレジスタ４１内の水平ラインデータをＶＲＡＭアレイ５５から取り出し、デジタル・アナログ変換器（ＤＡＣ）へシフトする。（ステップ１０４に示されているように、水平表示ライン全体が表示スクリーンへシフトされない場合にはステップ１０２と１０３を繰り返す。）ステップ１０５では、表示フレームの一番下まで達したかどうかを判断するため表示論理演算装置６６はテストを行う。表示フレームの一番下までまだ到達してない場合は、表示論理演算装置６６は水平帰線の終了を待ち、次にステップ１０２へ戻る。行データ全てがＶＲＡＭアレイ５５から取り出され、そして、デジタル・アナログ変換器（ＤＡＣ）へシフトされて完全なフレームが表示されるまで表示論理演算装置６６はステップ１０２、１０３、１０５、１０７を繰り返す。
【００３７】
垂直帰線割り込みが許可されている場合は、表示フレームの一番下まで到達した後に表示論理演算処理装置６６はステップ１０８で垂直帰線割り込み信号を生成する。次に、ステップ１０９で制御レジスタ６４内のコピー制御ビットを表示論理演算装置６６が試験する。制御レジスタ６４内のコピー制御が設定されている場合は、表示制御装置５１はステップ１１３で背景コピー論理演算装置６６を呼び出す。コピー完了割り込みが許可されている場合は、表示論理演算装置６６はステップ１１４でコピー完了割り込み信号を生成する。このコピー完了割り込み信号は、コピー処理が完了したことをＣＰＵに知らせる。最後に、垂直帰線期間が完了してＤＡＣ６９へ別のフレームがシフトし始めるまで表示論理演算装置６６はステップ１１５で待機する。
【００３８】
背景コピー論理演算装置６５はステップ１１３で背景コピーを実行する。図７は背景コピー論理演算装置６５の動作を説明するフロー図である。
【００３９】
図７のステップ１３１では、まず、コピー処理で使用する予定のカウンター６８を背景コピー論理演算装置６５がクリアする。次に、背景コピー論理演算装置６５は、ステップ１３５において、背景シーンの第１部分と一緒にシリアルデータレジスタ４１（図１）をＶＲＡＭ内にロードする。背景シーンの第１部分を得るため、背景フレームレジスタ６３と同じ上位ビットとカウンター６８で生成した下位ビットを有したアドレスをコピー論理演算装置６５が生成する。ステップ１３７では、背景コピー論理演算装置６５はシリアルデータレジスタ４１（図１）内の背景シーン情報を新規フレーム領域に格納する。新規フレーム領域内にこの情報を格納するため、新規フレームレジスタ６２と同じ上位ビットとカウンター６８で生成した下位ビットを備えたアドレスをコピー論理演算装置６５が生成する。これにより、背景領域と新規フレーム領域の双方に対するインデックスとしてカウンター６８は使用される。ステップ１３８と１３９では、フレーム領域全体を背景コピー論理演算装置６５がコピーしたかどうか背景コピー論理演算装置６５はカウンター６８をテストする。背景コピー論理演算装置６５がフレーム領域全体をコピーしていない場合は、ステップ１４１でカウンター６８を進め、背景コピー論理演算装置６５はステップ１３５へ戻る。背景コピー論理演算装置６５は、フレームコピーが完了するまでカウンター６８をインデックスとして用いながら背景領域からの情報を新規フレーム領域内へコピーし続ける。つまり、背景コピー論理演算装置６５は、図５に示すようにシリアルデータレジスタ４１（図１）を用いながら背景領域内の内容を１行１行新規フレーム領域内へコピーする。新規フレーム領域と背景領域の一番下の部分まで背景コピー論理演算装置６５が到達すると、背景コピーと共に背景コピー論理演算装置６５は終了する。
【００４０】
その他の実施例において、図３ａに示すように水平帰線期間９３の期間または垂直および水平帰線期間に背景コピーを行うこともできる。水平帰線期間を利用する場合は、背景コピー論理演算装置６５は、連続水平帰線期間内に背景領域内の内容が１つ１つ新規フレーム領域内のコピーされるよう各水平帰線期間９３内に背景領域のわずかな部分を新規領域内へコピーする。各部分をコピーした後に、表示スクリーンを下方向へ走査する時に表示論理演算装置６６が妨害されないよう背景コピー論理演算装置６５はＶＲＡＭアレイ内のＶＲＡＭの各状態を確認しなくてはならない。例えば、シリアルデータレジスタ４１とシリアルデータポインター４５（図１）の値は復元しなくてはならない。
【００４１】
高速コピーコントローラー付き動画用フレームバッファー
本願発明のコンピュータ表示装置は、背景シーンの上に表示される二重バッファー化動画の動作を改善するには理想的である。図８ａ，８ｂ，９ａ，９ｂ，１０ａ，１０ｂ，１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４は、動画プログラムが本願発明の方法および装置を用いて高速二重バッファー化動画を作成する様子を表している。それぞれの図において、表示フレームレジスタ６１、新規フレームレジスタ６２、背景フレームレジスタ６３の内容は図の左側にあるポインターで表す。表示フレーム領域、新規フレーム領域、背景フレーム領域の内容を、表示フレームレジスタ６１、新規フレームレジスタ６２、背景フレームレジスタ６３が指す画像としてそれぞれ表す。
【００４２】
第１のステップは、後から使用する３組のレジスタとメモリー領域を初期設定する。図８ａでは、ＶＲＡＭアドレス空間をクリアにして黒い背景を生成し、また、ＶＲＡＭ５５内の表示フレーム領域と背景フレーム領域をそれぞれ指し示すよう表示フレームレジスタ６１と背景フレームレジスタ６３を初期設定する。新規フレームレジスタ６２はまだ必要でないため空に設定されている。表示スクリーン７１は常に表示フレームレジスタ６１が指している表示フレーム領域を表示する。現在のところ、表示フレームレジスタ６１はクリアになった表示フレーム領域を指しているためスクリーン表示７１は空白になっている。
【００４３】
次のステップは、動画の背景として用いる背景シーンの生成である。図８ｂは背景フレーム領域に背景山岳シーンを作成した後のメモリー領域の内容を示している。背景フレーム領域内の山岳シーンを用いて動画用背景を作成する。表示フレームレジスタ６１は空の表示フレーム領域を指しているため表示スクリーン７１は空白のままである。
【００４４】
動画フレームの生成を開始するため、新規フレームレジスタ６２が未使用のメモリー領域を指すように設定し、また、制御レジスタ６４内のコピー制御ビットを設定すると動画ソフトウェアは本願発明の表示制御装置５１に対して背景フレーム領域の内容を新規フレーム領域内にコピーするよう要求する。すると、表示制御装置５１は、背景フレーム領域内の画像を新規フレーム領域内へコピーする。図９ａは、表示制御装置５１が背景コピーを行った後のメモリー領域の内容を示している。
【００４５】
動画ソフトウェアは第１動画フレームを新規フレーム領域内の背景シーンの上に重ね合わせる。図９ｂは動画ソフトウェアが山岳背景シーン上に飛行機を作成した後のメモリー領域の内容を示している。
【００４６】
第１動画フレームを表示するため、飛行機の情報を収めているメモリー領域を指すよう動画ソフトウェアは表示フレームレジスタ６１の内容を設定する。図１０ａは表示フレームレジスタ６１が第１動画フレームを指すように設定した後のメモリー領域の内容を示している。
【００４７】
第２動画フレームを生成するため、まず、動画ソフトウェアは未使用メモリー領域内へ背景シーンをコピーするよう本願発明の表示制御装置５１に要求する。動画ソフトウェアは、古い（現在は使用されていない）表示フレーム領域を指すよう新規フレームレジスタ６２を変更してこの要求を実行し、制御レジスタ６４内のコピー制御ビットを設定する。従って、古い表示領域は新規フレーム領域になる。図１０ｂは、表示制御装置５１が背景シーンを背景領域からこの新規フレーム領域にコピーした後のメモリー領域の内容を示している。
【００４８】
こうして、動画ソフトウェアは背景シーンの上側部分に前記新規フレーム領域の第２動画フレームを作成する。この第２動画フレームでは、飛行機は山岳背景シーンに沿って移動しなくてはならない。このため、動画ソフトウェアは飛行機を少し左側へ移動させる。図１１ａは、動画ソフトウェアが第２動画フレームを作成した後のメモリー領域の内容を示している。
【００４９】
この第２動画フレームを表示するため、移動中の飛行機情報のメモリー領域を指すよう動画ソフトウェアは表示フレームレジスタ６１の内容を設定する。図１１ｂは、第２動画フレームを指すよう表示フレームレジスタ６１を設定した後のフレームバッファーの内容を示している。
【００５０】
第３動画フレームを生成するため、背景シーンをＶＲＡＭメモリー内の未使用領域へコピーするよう動画ソフトウェアは本願発明の表示制御装置５１に要求する。動画ソフトウェアは、前回の表示フレーム領域を指すよう新規フレームレジスタ６２を変更してこの要求を実行する。このため、古い表示領域は新規フレーム領域になる。図１２ａは、表示制御装置５１が背景シーンを背景領域から新規フレーム領域へコピーした後のメモリー領域の内容を示している。背景コピー論理演算装置６５は、そのメモリー領域にある第１動画フレームの上に重ね書きするので注意しなくてはならない。
【００５１】
こうして、動画ソフトウェアは背景シーンの上側部分に新規フレーム領域の第３動画フレームを作成する。第３動画フレーム内では、飛行機は山に激突する。このため、動画ソフトウェアは背景山岳シーンの上に激突した飛行機を作成する。図１２ｂは、動画ソフトウェアが第３動画フレームを作成した後のメモリー領域の内容を示している。
【００５２】
第３動画フレームを表示するため、激突した飛行機の情報のメモリー領域を指すよう動画ソフトウェアは表示フレームレジスタ６１の内容を設定する。図１３ａは第３動画フレームを指すよう表示フレームレジスタ６１を設定した後のメモリー領域の内容を示している。
【００５３】
激突した飛行機がこの後移動することはないため、激突した飛行機はこの後の動画フレームの背景シーンの一部とすることができる。このため、動画ソフトウェアは、飛行機の激突シーンの情報を収めたメモリー領域を指すように背景フレームレジスタ６３を設定して飛行機の激突シーンを新規背景シーンに組み込む。図１３ｂは、飛行機の激突シーンを背景シーンに組み込んだ後のメモリー領域の内容を示している。
【００５４】
第４動画フレームを生成するため、メモリーの未使用領域へ背景シーンをコピーするよう動画ソフトウェアは表示制御装置５１に要求する。動画ソフトウェアは、メモリーの未使用領域を指すよう新規フレームレジスタ６２を変更してこの要求を実行し、また、制御レジスタ６４内のコピー制御ビットを設定する。激突した飛行機は背景シーンに固定するかもしれないため、前回の山岳シーンは破壊する。従って、前回の背景領域は新規フレーム領域になる。あるいは、動画ソフトウェアはメモリーの新規領域を使用して、将来使用する場合のために元の山岳シーンを保存しておくこともできる。図１４は、表示制御装置５１が背景領域から新規フレーム領域へ背景シーンをコピーした後のメモリー領域の内容を示している。ここで、背景コピー論理演算装置６５はそのメモリー領域にある古い背景シーンの上に重ね書きをするので注意しなくてはならない。
【００５５】
動画ソフトウェアは、未使用メモリー領域を指すよう新規フレームレジスタ６２を変更して動画フレーム作成用の新規フレームを生成することにより連続的に動画フレームを生成し続ける。メモリー領域に動画フレームを作成した後に、動画ソフトウェアは新規に作成したフレームを指すよう表示フレームレジスタ６１を変更する。
【図面の簡単な説明】
【図１】従来の映像ランダムアクセスメモリー装置（ＶＲＡＭ）のブロック図
【図２】ＶＲＡＭで構成されたフレームバッファーを用いた従来のコンピュータ表示装置のブロック図
【図３】図３ａおよび図３ｂは映像信号が表示スクリーン上を走査される様子を示した概略図
【図４】本願発明のコンピュータ表示装置のブロック図
【図５】本願発明の表示制御装置で使用するＶＲＡＭアドレス空間のメモリーマップの概略図
【図６】本願発明の表示制御装置内の表示論理演算装置のフロー図
【図７】本願発明の表示制御装置内の背景コピー論理演算装置のフロー図
【図８】図８ａと図８ｂは本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図９】図９ａと図９ｂは本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図１０】図１０ａと図１０ｂは本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図１１】図１１ａと図１１ｂは、図１０ａと図１０ｂに続く段階であり、本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図１２】図１２ａと図１２ｂは、図１１ａと図１１ｂに続く段階であり、本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図１３】図１３ａと図１３ｂは、図１２ａと図１２ｂに続く段階であり、本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【図１４】図１４は、図１３ａと図１３ｂに続く段階であり、本願発明の表示制御装置を用いてリアルタイム動画化を行う様子を示した図
【符号の説明】
２１ ランダムアクセスポート
２３ シリアルアクセスポート
５１ 表示制御装置
５３ ＣＰＵ
５５ ＶＲＡＭアレイ
６１ 表示フレームレジスタ
６２ 新規フレームレジスタ
６３ 背景フレームレジスタ
６４ コピー制御ビット
６５ 背景コピー論理演算装置
６６ 表示論理演算装置
６７ ＶＲＡＭ仲裁論理演算装置
６８ カウンター
６９ ＤＡＣ
７１ 表示スクリーン
７２ 映像タイミング信号
Claims (10)
- それぞれが対応する内容を有する少なくとも３つの領域を有し、さらに表示領域ポインター、背景領域ポインター、および新規フレーム領域ポインターを有するフレームバッファー装置を用いて一連の動画フレームを生成および表示する方法であって、
映像表示装置上に、前記表示領域ポインターにより指定された領域の内容を表示し、
前記背景領域ポインターにより指定された領域の内容を前記新規フレーム領域ポインターにより指定された領域にコピーし、
一連の動画フレーム中に次のフレームを作成し、
前記新規フレーム領域ポインターにより指定された領域上に前記次のフレームを重ね合わせ、
前記表示領域ポインターを再設定して前記新規フレーム領域ポインターにより指定された領域を指すようにし、
前記新規フレーム領域ポインターを再設定して前記表示領域ポインターが前に指定していた領域を指すようにし、
一連の動画化フレームが映像表示装置上に完全に表示されるまで前記工程を反復的に繰り返す、
各工程を含むことを特徴とする方法。 - 前記表示工程が一つ以上の映像帰線期間を含み、前記コピー、作成、および重ね合わせのそれぞれの工程が前記映像帰線期間中に実行されることを特徴とする請求項１記載の方法。
- 前記一つ以上の映像帰線期間が、垂直映像帰線期間を含むことを特徴とする請求項２記載の方法。
- 前記一つ以上の映像帰線期間が、水平映像帰線期間を含むことを特徴とする請求項２記載の方法。
- 前記新規フレーム領域ポインターを再設定する工程が、
前記背景領域ポインターを再設定して前記表示領域ポインターにより指定された領域を指定することによって、前記背景領域ポインターにより指定された領域の内容を更新する工程、および
前記新規フレーム領域ポインターを再設定して前記背景領域ポインターが前に指定していた領域を指すようにする工程、
に置換されることを特徴とする請求項１記載の方法。 - 一連の動画フレームを生成および表示する装置であって、
それぞれが対応する内容を有する少なくとも３つの領域を有し、さらに表示領域ポインター、背景領域ポインター、および新規領域ポインターを有するフレームバッファー装置、
映像表示装置上に、前記表示領域ポインターにより指定された領域の内容を表示する手段、
前記背景領域ポインターにより指定された領域の内容を前記新規フレーム領域ポインターにより指定された領域にコピーする手段、
一連の動画フレーム中に次のフレームを作成する手段、
前記新規フレーム領域ポインターにより指定された領域上に前記次のフレームを重ね合わせる手段、
前記表示領域ポインターを再設定して前記新規フレーム領域ポインターにより指定された領域を指すようにする手段、
前記新規フレーム領域ポインターを再設定して前記表示領域ポインターが前に指定していた領域を指すようにする手段、
一連の動画化フレームが映像表示装置上に完全に表示されるまで前記工程を反復的に繰り返す手段、
を有することを特徴とする装置。 - 前記表示手段が一つ以上の映像帰線期間を生成する手段を含み、前記コピー、生成、および重ね合わせのそれぞれの手段が前記映像帰線期間中に作動することを特徴とする請求項６記載の装置。
- 前記一つ以上の映像帰線期間が、垂直映像帰線期間を含むことを特徴とする請求項７記載の装置。
- 前記一つ以上の映像帰線期間が、水平映像帰線期間を含むことを特徴とする請求項７記載の装置。
- 前記新規フレーム領域ポインターを再設定する手段が、
前記背景領域ポインターを再設定して前記表示領域ポインターにより指定された領域を指定することによって、前記背景領域ポインターにより指定された領域の内容を更新する手段、および
前記新規フレーム領域ポインターを再設定して前記背景領域ポインターが前に指定していた領域を指すようにする手段、
に置換されることを特徴とする請求項６記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10628193A | 1993-08-13 | 1993-08-13 | |
| US106281 | 1993-08-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07181941A JPH07181941A (ja) | 1995-07-21 |
| JP3662607B2 true JP3662607B2 (ja) | 2005-06-22 |
Family
ID=22310565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19148194A Expired - Lifetime JP3662607B2 (ja) | 1993-08-13 | 1994-08-15 | 高速コピー手段を備えたフレームバッファー装置及びこの装置を用いた二重バッファー化動画の実行方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5512918A (ja) |
| EP (1) | EP0647931B1 (ja) |
| JP (1) | JP3662607B2 (ja) |
| KR (1) | KR100328424B1 (ja) |
| CA (1) | CA2130050C (ja) |
| DE (1) | DE69416926D1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5943065A (en) * | 1991-11-21 | 1999-08-24 | Videologic Limited | Video/graphics memory system |
| DE69416926D1 (de) * | 1993-08-13 | 1999-04-15 | Sun Microsystems Inc | Verfahren und Einrichtung zum Generieren von Animation mit hoher Geschwindigkeit mittels eines drei Bereiche umfassenden Pufferspeichers und assoziierten Bereichszeigern |
| JPH08272344A (ja) * | 1995-03-29 | 1996-10-18 | Hitachi Ltd | 高速画面表示装置及び方法 |
| US6496099B2 (en) * | 1996-06-24 | 2002-12-17 | Computer Motion, Inc. | General purpose distributed operating room control system |
| US6560227B1 (en) * | 1998-02-23 | 2003-05-06 | International Business Machines Corporation | LAN frame copy decision for LAN switches |
| KR19990083648A (ko) * | 1998-07-21 | 1999-12-06 | 최병석 | 전광 표시 장치의 고장 검출 회로 및 그를 이용한 표시 상태 검출 방법 |
| FR2800899B1 (fr) * | 1999-11-04 | 2002-01-25 | Cit Alcatel | Dispositif d'affichage d'au moins deux types distincts de caracteres recus sous la forme d'un flux de donnees en provenance d'une unite centrale |
| JP2001184300A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | データ処理プロセッサ |
| US6587112B1 (en) | 2000-07-10 | 2003-07-01 | Hewlett-Packard Development Company, L.P. | Window copy-swap using multi-buffer hardware support |
| KR100374411B1 (ko) * | 2000-12-02 | 2003-03-04 | 손재설 | 광고판 램프 감시장치 |
| KR20020091970A (ko) * | 2001-06-01 | 2002-12-11 | 봉오전자공업 주식회사 | 전광판용 표시모듈 및 전광판의 고장검출방법 |
| KR100414522B1 (ko) * | 2001-07-28 | 2004-01-07 | 서울기전(주) | 점검기능을 갖는 전광판 및 에러검출방법 |
| US6814142B2 (en) * | 2002-10-04 | 2004-11-09 | Halliburton Energy Services, Inc. | Well control using pressure while drilling measurements |
| US7248267B2 (en) * | 2003-03-20 | 2007-07-24 | International Business Machines Corporation | Method and apparatus for simulated direct frame buffer access for graphics adapters |
| US9589381B2 (en) | 2008-06-12 | 2017-03-07 | Microsoft Technology Licensing, Llc | Copying of animation effects from a source object to at least one target object |
| KR101477538B1 (ko) * | 2008-08-06 | 2014-12-30 | 삼성전자주식회사 | 디지털 이미지 처리장치, 그 제어방법 및 제어방법을실행하기 위한 프로그램을 저장한 기록매체 |
| KR20100084338A (ko) * | 2009-01-16 | 2010-07-26 | 삼성전자주식회사 | 이미지 드로잉 방법 및 장치 |
| KR101589560B1 (ko) * | 2009-03-11 | 2016-01-28 | 엘지전자 주식회사 | 이동 단말기 및 그 명령 입력 방법 |
| CN103136157A (zh) * | 2011-11-22 | 2013-06-05 | 联想(北京)有限公司 | 双系统显示方法和电子设备 |
| KR102636970B1 (ko) * | 2021-09-03 | 2024-02-16 | 주식회사 에스디에이 | 노광이미지를 처리하는 이미지 처리장치 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910670A (en) * | 1984-01-20 | 1990-03-20 | Apple Computer, Inc. | Sound generation and disk speed control apparatus for use with computer systems |
| JP2507361B2 (ja) * | 1986-10-31 | 1996-06-12 | 株式会社東芝 | 画像情報処理装置 |
| US4988985A (en) * | 1987-01-30 | 1991-01-29 | Schlumberger Technology Corporation | Method and apparatus for a self-clearing copy mode in a frame-buffer memory |
| US4825381A (en) * | 1987-03-31 | 1989-04-25 | Rockwell International Corporation | Moving map display |
| US5258843A (en) * | 1987-09-04 | 1993-11-02 | Texas Instruments Incorporated | Method and apparatus for overlaying displayable information |
| US5099331A (en) * | 1987-09-04 | 1992-03-24 | Texas Instruments Incorporated | Apparatus for overlaying a displayed image with a second image |
| US4907086A (en) * | 1987-09-04 | 1990-03-06 | Texas Instruments Incorporated | Method and apparatus for overlaying a displayable image with a second image |
| US4961071A (en) * | 1988-09-23 | 1990-10-02 | Krooss John R | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor |
| US5065368A (en) * | 1989-05-16 | 1991-11-12 | International Business Machines Corporation | Video ram double buffer select control |
| CA2012798C (en) * | 1989-06-16 | 1994-11-08 | Michael William Ronald Bayley | Digital image overlay system and method |
| US5150312A (en) * | 1989-06-16 | 1992-09-22 | International Business Machines Corporation | Animation processor method and apparatus |
| US5245322A (en) * | 1990-12-11 | 1993-09-14 | International Business Machines Corporation | Bus architecture for a multimedia system |
| DE69132209T2 (de) * | 1991-07-24 | 2000-09-28 | Texas Instr France Villeneuve | Anzeigeadapter |
| US5335322A (en) * | 1992-03-31 | 1994-08-02 | Vlsi Technology, Inc. | Computer display system using system memory in place or dedicated display memory and method therefor |
| US5388208A (en) * | 1992-12-04 | 1995-02-07 | Honeywell Inc. | Gerbil wheel memory |
| DE69416926D1 (de) * | 1993-08-13 | 1999-04-15 | Sun Microsystems Inc | Verfahren und Einrichtung zum Generieren von Animation mit hoher Geschwindigkeit mittels eines drei Bereiche umfassenden Pufferspeichers und assoziierten Bereichszeigern |
| US5519825A (en) * | 1993-11-16 | 1996-05-21 | Sun Microsystems, Inc. | Method and apparatus for NTSC display of full range animation |
-
1994
- 1994-08-11 DE DE69416926T patent/DE69416926D1/de not_active Expired - Lifetime
- 1994-08-11 EP EP94305960A patent/EP0647931B1/en not_active Expired - Lifetime
- 1994-08-12 CA CA002130050A patent/CA2130050C/en not_active Expired - Fee Related
- 1994-08-13 KR KR1019940020006A patent/KR100328424B1/ko not_active IP Right Cessation
- 1994-08-15 JP JP19148194A patent/JP3662607B2/ja not_active Expired - Lifetime
- 1994-10-13 US US08/322,361 patent/US5512918A/en not_active Expired - Lifetime
-
1996
- 1996-03-22 US US08/620,279 patent/US5959638A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5512918A (en) | 1996-04-30 |
| CA2130050C (en) | 2004-06-08 |
| CA2130050A1 (en) | 1995-02-14 |
| EP0647931A3 (en) | 1995-07-19 |
| EP0647931B1 (en) | 1999-03-10 |
| US5959638A (en) | 1999-09-28 |
| DE69416926D1 (de) | 1999-04-15 |
| KR950006578A (ko) | 1995-03-21 |
| EP0647931A2 (en) | 1995-04-12 |
| KR100328424B1 (ko) | 2002-10-18 |
| JPH07181941A (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3662607B2 (ja) | 高速コピー手段を備えたフレームバッファー装置及びこの装置を用いた二重バッファー化動画の実行方法 | |
| JP2594424B2 (ja) | ビデオ画像作成方法および装置 | |
| JPH0850659A (ja) | フルモーション動画のｎｔｓｃ式表示装置および方法 | |
| JPH09245179A (ja) | コンピュータグラフィックス装置 | |
| JPH0484192A (ja) | 図形処理装置及び図形処理方法 | |
| JP2009015248A (ja) | 画像生成装置、画像生成方法および画像生成プログラム | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPH087569B2 (ja) | 表示制御装置 | |
| JP3578533B2 (ja) | 画像表示制御装置 | |
| US6046753A (en) | Electronic image processing system for modifying initial image data | |
| JPH06209406A (ja) | 電子画像処理装置および画像データ作成方法 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| US5977999A (en) | Electronic graphic apparatus with low data transfer rate between data stores | |
| JPH08211849A (ja) | 表示制御装置 | |
| JP3861463B2 (ja) | 画像表示制御方法および装置 | |
| JP4036054B2 (ja) | 画像表示装置 | |
| JPS6035075B2 (ja) | Ｃｒｔ表示装置 | |
| JP3846142B2 (ja) | 画像データ転送装置及び画像表示処理システム | |
| JPH03164872A (ja) | 図形処理システム | |
| JPH05159043A (ja) | カラー画像処理装置 | |
| JPS62256175A (ja) | 画像編集処理装置 | |
| JPH06301374A (ja) | 画像作成装置 | |
| JPH03191393A (ja) | 表示装置 | |
| JPS6113756B2 (ja) | ||
| JPH01231092A (ja) | 画像メモリの制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050112 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |