JPH087569B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH087569B2 JPH087569B2 JP60134006A JP13400685A JPH087569B2 JP H087569 B2 JPH087569 B2 JP H087569B2 JP 60134006 A JP60134006 A JP 60134006A JP 13400685 A JP13400685 A JP 13400685A JP H087569 B2 JPH087569 B2 JP H087569B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- designating
- area
- display data
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】 ［技術分野］ この発明は、表示制御技術さらにはCRT表示装置のよ
うな表示装置に対する制御方式に適用して特に有効な技
術に関し、例えばパーソナル・コンピュータのようなグ
ラフィック表示システムを構成するCRTコントローラに
おける表示制御方式に利用して有効な技術に関する。
うな表示装置に対する制御方式に適用して特に有効な技
術に関し、例えばパーソナル・コンピュータのようなグ
ラフィック表示システムを構成するCRTコントローラに
おける表示制御方式に利用して有効な技術に関する。
［背景技術］ 従来、CRT表示装置を備え、グラフィック画像処理機
能を有するようにされたパーソナル・コンピュータのよ
うなグラフィック表示システムを構成するためのLSIと
して、MPUに代わってCRT表示装置を制御するCRTコント
ローラが種々提案されている。
能を有するようにされたパーソナル・コンピュータのよ
うなグラフィック表示システムを構成するためのLSIと
して、MPUに代わってCRT表示装置を制御するCRTコント
ローラが種々提案されている。
そのうち、例えば［株］日立製作所製CRTコントロー
ラ HD63484は、内部に16×16ビツトのようなグラフィ
ック・パターンRAM（ランダム・アクセス・メモリ）を
有し、このRAMに描画されたパターンを用いて、CRT表示
装置の表示画面上の所望の領域にそのパターンを繰り返
し表示させて塗潰し作業を行なういわゆるタイリングと
呼ばれる機能を実現できるようにされている。（［株］
日立製作所が昭和59年６月に発行した「HD63484ACRTCユ
ーザーズマニュアル」参照）。
ラ HD63484は、内部に16×16ビツトのようなグラフィ
ック・パターンRAM（ランダム・アクセス・メモリ）を
有し、このRAMに描画されたパターンを用いて、CRT表示
装置の表示画面上の所望の領域にそのパターンを繰り返
し表示させて塗潰し作業を行なういわゆるタイリングと
呼ばれる機能を実現できるようにされている。（［株］
日立製作所が昭和59年６月に発行した「HD63484ACRTCユ
ーザーズマニュアル」参照）。
上記のようなRAM（以下パターンRAMと称する）を有す
るようにされたCRTコントローラは、任意のパターン
（模様）を用いた塗潰しを高速で行なうことができると
いう利点である。しかしながら、CRTコントローラ内に
内蔵できるパターンRAMの容量は、チップサイズの制限
から、それほど大きくすることはできない。そのため、
パターンRAM内にあまり複雑な模様を書き込んでおくこ
とはできない。また、“1"または“0"の２値で色情報を
扱っているため、１度に使用できる色が２色に限定され
てしまい、模様が単調になる。さらに、模様を変える度
に、MPU等が外部から内部のパターンRAMに所望の模様を
描画してやる必要があり、MPUの負担が大きいという不
都合があった。
るようにされたCRTコントローラは、任意のパターン
（模様）を用いた塗潰しを高速で行なうことができると
いう利点である。しかしながら、CRTコントローラ内に
内蔵できるパターンRAMの容量は、チップサイズの制限
から、それほど大きくすることはできない。そのため、
パターンRAM内にあまり複雑な模様を書き込んでおくこ
とはできない。また、“1"または“0"の２値で色情報を
扱っているため、１度に使用できる色が２色に限定され
てしまい、模様が単調になる。さらに、模様を変える度
に、MPU等が外部から内部のパターンRAMに所望の模様を
描画してやる必要があり、MPUの負担が大きいという不
都合があった。
［発明の目的］ この発明の目的は、CRT表示装置の表示画面上の任意
の閉領域を複雑な模様で塗り潰すことができるようにし
て、CRTコントローラのような表示制御装置におけるグ
ラフィック表示機能を、外部のMPU等に対する負担を増
加させることなく拡張できるようにすることにある。
の閉領域を複雑な模様で塗り潰すことができるようにし
て、CRTコントローラのような表示制御装置におけるグ
ラフィック表示機能を、外部のMPU等に対する負担を増
加させることなく拡張できるようにすることにある。
この発明の他の目的は、グラフィック表示システムに
おける描画処理の高速化を図ることにある。
おける描画処理の高速化を図ることにある。
この発明の前記ならびにそのほかの目的と新規な特徴
については、本明細書の記述および添附図面から明らか
になるであろう。
については、本明細書の記述および添附図面から明らか
になるであろう。
［発明の概要］ 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち、この発明は、表示画面上の一定の領域のタ
イリング処理等に使用すべく、CRTコントローラ内に設
けられるパターンRAMの代わりに、フレーム・バッファ
のような外部のメモリをパターンRAMとして使用するよ
うにして、比較的複雑かつ大きな参照パターン（模様）
を使ってタイリング処理を行なえるようにして、MPUの
負担を増加させることなくCRTコントローラのような表
示制御装置のグラフィック表示機能を拡張するという上
記目的を達成するものである。
イリング処理等に使用すべく、CRTコントローラ内に設
けられるパターンRAMの代わりに、フレーム・バッファ
のような外部のメモリをパターンRAMとして使用するよ
うにして、比較的複雑かつ大きな参照パターン（模様）
を使ってタイリング処理を行なえるようにして、MPUの
負担を増加させることなくCRTコントローラのような表
示制御装置のグラフィック表示機能を拡張するという上
記目的を達成するものである。
以下この発明を実施例とともに詳細に説明する。
［実施例１］ 第１図には、本発明をパーソナル・コンピュータのよ
うなグラフィック表示システムに適用した場合の第１の
実施例が示されている。
うなグラフィック表示システムに適用した場合の第１の
実施例が示されている。
マイクロプロセッサ１と、システムプログラムが格納
されたシステムROM2およびデータ格納用RAM3、CRTコン
トローラ４等は、システム・バス５によって互いに有機
的に結合されている。また、図示しないが、上記システ
ム・バス５には、入出力装置（I/O）を介してキー入力
装置やフロッピーディスク装置、さらにはフロッピーデ
ィスク装置と表示画像データを記憶する画像メモリとの
間で直接データの転送を行なわせるDMAコントローラ等
が接続されることもある。
されたシステムROM2およびデータ格納用RAM3、CRTコン
トローラ４等は、システム・バス５によって互いに有機
的に結合されている。また、図示しないが、上記システ
ム・バス５には、入出力装置（I/O）を介してキー入力
装置やフロッピーディスク装置、さらにはフロッピーデ
ィスク装置と表示画像データを記憶する画像メモリとの
間で直接データの転送を行なわせるDMAコントローラ等
が接続されることもある。
そして、上記CRTコントローラ４には、バス６を介し
て、フレーム・バッファ等と呼ばれる画像メモリ７が接
続され、CRTコントローラ４の制御下に画像メモリ７が
置かれるようにされている。
て、フレーム・バッファ等と呼ばれる画像メモリ７が接
続され、CRTコントローラ４の制御下に画像メモリ７が
置かれるようにされている。
CRTコントローラ４は、マイクロプロセッサ１からの
コマンドに基づいて画像メモリ７に表示データを書き込
み、また、画像メモリ７から内部の表示データを読み出
す。画像メモリ７から読み出された表示データは、並−
直列変換回路８へ供給されてシリアル・データに変換さ
れてCRT表示装置９に供給され、その画面上に表示デー
タが表示される。
コマンドに基づいて画像メモリ７に表示データを書き込
み、また、画像メモリ７から内部の表示データを読み出
す。画像メモリ７から読み出された表示データは、並−
直列変換回路８へ供給されてシリアル・データに変換さ
れてCRT表示装置９に供給され、その画面上に表示デー
タが表示される。
CRTコントローラ４の制御下にある画像メモリ７は、C
RT表示装置９の表示画面上のドットに対応して、すなわ
ちビットマップ方式で表示データを保持するようにされ
る。この画像メモリ７は、各ドットごとに色情報を指定
できるようにするため、複数のメモリ・プレーンから構
成されることもある。
RT表示装置９の表示画面上のドットに対応して、すなわ
ちビットマップ方式で表示データを保持するようにされ
る。この画像メモリ７は、各ドットごとに色情報を指定
できるようにするため、複数のメモリ・プレーンから構
成されることもある。
また、この実施例に使用されるCRTコントローラ４
は、少なくとも次のような機能を有している。
は、少なくとも次のような機能を有している。
すなわち、CRTコントローラ４は、マイクロプロセッ
サ１から供給される描画コマンドを解読して内部の種々
のレジスタやALU（演算論理ユニット）を制御して画像
メモリ７に対する表示データの書き込みを行なうため、
例えば、マイクロプログラム制御方式の描画制御部20を
有している。
サ１から供給される描画コマンドを解読して内部の種々
のレジスタやALU（演算論理ユニット）を制御して画像
メモリ７に対する表示データの書き込みを行なうため、
例えば、マイクロプログラム制御方式の描画制御部20を
有している。
上記描画制御部20内には、マイクロプロセッサ１から
供給される各種描画コマンドを保持するコマンド・レジ
スタ21と、画像メモリ７上の描画位置（座標X,Yで示さ
れる論理アドレス）を指定するためのポインタ・レジス
タ22とが設けられている。また、描画制御部20内には、
上記画像メモリ７内の任意の領域を、参照パターンとし
て定義する参照領域指定レジスタ23および特に制限され
ないが、これによって指定された参照領域内の参照開始
点を指定する参照開始ポインタ24が設けられている。
供給される各種描画コマンドを保持するコマンド・レジ
スタ21と、画像メモリ７上の描画位置（座標X,Yで示さ
れる論理アドレス）を指定するためのポインタ・レジス
タ22とが設けられている。また、描画制御部20内には、
上記画像メモリ７内の任意の領域を、参照パターンとし
て定義する参照領域指定レジスタ23および特に制限され
ないが、これによって指定された参照領域内の参照開始
点を指定する参照開始ポインタ24が設けられている。
さらに、この実施例のCRTコントローラ４内には、内
部で形成される水平、垂直同期信号のような制御信号に
同期して画像メモリ７に対する表示アドレスを形成し出
力する表示制御部30が設けられている。
部で形成される水平、垂直同期信号のような制御信号に
同期して画像メモリ７に対する表示アドレスを形成し出
力する表示制御部30が設けられている。
上記のような機能を有するCRTコントローラ４は、例
えば［株］日立製作所製ACRTC−HD63484のようなLSIに
おいて、内部に設けられているパターンRAMの代わり
に、外部のフレームバッファ（画像メモリ７）の一部の
領域を参照領域として使用できるようにハードウェアを
少し変更することによって実現することができる。
えば［株］日立製作所製ACRTC−HD63484のようなLSIに
おいて、内部に設けられているパターンRAMの代わり
に、外部のフレームバッファ（画像メモリ７）の一部の
領域を参照領域として使用できるようにハードウェアを
少し変更することによって実現することができる。
従って、本実施例のCRTコントローラ４による表示画
面への面描画は、パターンRAMを有する上記コントロー
ラと同じような手順に従って実行することができる。
面への面描画は、パターンRAMを有する上記コントロー
ラと同じような手順に従って実行することができる。
次に、上記実施例のCRTコントローラによる面描画の
一例を、表示画面上の任意の閉領域の塗潰し処理を行な
う場合を例にとって第５図を参照しながら説明する。
一例を、表示画面上の任意の閉領域の塗潰し処理を行な
う場合を例にとって第５図を参照しながら説明する。
画像メモリ７上に、第５図（Ａ）に示すような表示デ
ータが書き込まれており、そのうち連続した境界点Ｄで
構成された閉領域内を適当なパターン（模様）で塗り潰
す場合を考える。ここでは、画像メモリ７内の他の領域
（図中左上隅）に書き込まれているパターン「AB」を使
って塗り潰すものとする。
ータが書き込まれており、そのうち連続した境界点Ｄで
構成された閉領域内を適当なパターン（模様）で塗り潰
す場合を考える。ここでは、画像メモリ７内の他の領域
（図中左上隅）に書き込まれているパターン「AB」を使
って塗り潰すものとする。
その場合、先ずマイクロプロセッサ１から供給される
コマンドとパラメータとによって、CRTコントローラ４
の描画制御部20内の参照領域指定レジスタ23に、X,Y座
標で示すパターン・スタート位置SX,SYと、パターン・
エンド位置EX,EYを指定する。これによって、第５図
（Ｂ）に破線RPで示すような矩形状の参照領域が指定さ
れる。また、描画制御部20内のポインタ・レジスタ22に
は、塗潰しを行なおうとする閉領域（境界点Ｄの内側）
内のアドレスを設定するとともに、参照開始ポインタ24
には、上記参照領域RP内の参照開始点を設定する。
コマンドとパラメータとによって、CRTコントローラ４
の描画制御部20内の参照領域指定レジスタ23に、X,Y座
標で示すパターン・スタート位置SX,SYと、パターン・
エンド位置EX,EYを指定する。これによって、第５図
（Ｂ）に破線RPで示すような矩形状の参照領域が指定さ
れる。また、描画制御部20内のポインタ・レジスタ22に
は、塗潰しを行なおうとする閉領域（境界点Ｄの内側）
内のアドレスを設定するとともに、参照開始ポインタ24
には、上記参照領域RP内の参照開始点を設定する。
それから、上記閉領域の塗潰し描画が開始される。CR
Tコントローラ４は、先ずポインタレジスタ21が示す画
像メモリ７上の描画位置のデータと、参照開始ポインタ
24の示す参照領域RP内の参照開始点のデータとを読み出
して、所定の描画演算を行なって新たなデータを形成
し、それを元の位置に書き込む（１ドットの描画）。描
画点は、ラスタ方向（水平方向）に沿って１ドットずつ
移動され、境界点Ｄにぶつかると、次のラスタに移行す
る。また、描画点の移動に伴なって、参照開始ポインタ
24の内容すなわち参照領域RP内の参照点も同じ方向に移
動される。
Tコントローラ４は、先ずポインタレジスタ21が示す画
像メモリ７上の描画位置のデータと、参照開始ポインタ
24の示す参照領域RP内の参照開始点のデータとを読み出
して、所定の描画演算を行なって新たなデータを形成
し、それを元の位置に書き込む（１ドットの描画）。描
画点は、ラスタ方向（水平方向）に沿って１ドットずつ
移動され、境界点Ｄにぶつかると、次のラスタに移行す
る。また、描画点の移動に伴なって、参照開始ポインタ
24の内容すなわち参照領域RP内の参照点も同じ方向に移
動される。
このとき、参照領域RPの幅よりも塗潰し領域の幅の方
が大きいと、参照点がパターン・エンド位置に達する
と、同一ラスタ上のパターン・スタート位置に戻って再
びラスタ方向に移動する。そして、塗潰し領域内の描画
点のラスタが変わると、これに伴なって参照領域RP内の
参照点のラスタも同じように変化される。このようにし
て、１ドットごとに参照領域を参照しながら閉領域内の
描画を行なって行くことにより、第５図（Ｂ）に示すよ
うに、任意の閉領域内に同一画像メモリ７上の参照領域
RP内のパターン「AB」が繰り返しはめ込まれて、塗潰し
（タイリング）が行なわれる。
が大きいと、参照点がパターン・エンド位置に達する
と、同一ラスタ上のパターン・スタート位置に戻って再
びラスタ方向に移動する。そして、塗潰し領域内の描画
点のラスタが変わると、これに伴なって参照領域RP内の
参照点のラスタも同じように変化される。このようにし
て、１ドットごとに参照領域を参照しながら閉領域内の
描画を行なって行くことにより、第５図（Ｂ）に示すよ
うに、任意の閉領域内に同一画像メモリ７上の参照領域
RP内のパターン「AB」が繰り返しはめ込まれて、塗潰し
（タイリング）が行なわれる。
画像メモリ７上のパターンは、通常色情報を含み多階
調で表現されることが多いので、そのような場合には、
参照パターンを使った閉領域内も、容易に多階調の色模
様で塗り潰すことができる。
調で表現されることが多いので、そのような場合には、
参照パターンを使った閉領域内も、容易に多階調の色模
様で塗り潰すことができる。
さらに、この実施例に従うと、CRTコントローラを用
いた従来のグラフィック表示システムにメモリを新たに
追加したり、システムの構成を変更したりすることなく
実施することができる。しかも、画像メモリ７内に既に
描画されているパターンを参照パターンとして用いるよ
うにすれば、参照パターンを描画する手間が全くいらな
くなるという利点がある。
いた従来のグラフィック表示システムにメモリを新たに
追加したり、システムの構成を変更したりすることなく
実施することができる。しかも、画像メモリ７内に既に
描画されているパターンを参照パターンとして用いるよ
うにすれば、参照パターンを描画する手間が全くいらな
くなるという利点がある。
［実施例２］ 第２図には、本発明の第２の実施例が示されている。
この実施例は、バス６を介してCRTコントローラ４に
接続された画像メモリ（フレーム・バッファ）７の他
に、パターンRAMとしてのワーク用RAM11がバス10を介し
てCRTコントローラ４に接続されている。CRTコントロー
ラ４は、このワーク用RAM11内に予め描画しておいたパ
ターンを適当に切り出して来て、画像メモリ７内の所望
の閉領域内に順にはめ込んで行くことにより塗潰しを実
行することができる。
接続された画像メモリ（フレーム・バッファ）７の他
に、パターンRAMとしてのワーク用RAM11がバス10を介し
てCRTコントローラ４に接続されている。CRTコントロー
ラ４は、このワーク用RAM11内に予め描画しておいたパ
ターンを適当に切り出して来て、画像メモリ７内の所望
の閉領域内に順にはめ込んで行くことにより塗潰しを実
行することができる。
この実施例によれば、パターンRAMとしてのワーク用R
AM11が、LSI内でなく外部にあるため、ワーク用RAMの容
量を従来CRTコントローラ内のパターンRAMに比べて容易
に大きくすることができる。そのため、多階調の色模様
等複雑で、しかも大きなパターンをワーク用RAM11内に
描画しておいて、これを使ってタイリング処理を行なう
ことができる。
AM11が、LSI内でなく外部にあるため、ワーク用RAMの容
量を従来CRTコントローラ内のパターンRAMに比べて容易
に大きくすることができる。そのため、多階調の色模様
等複雑で、しかも大きなパターンをワーク用RAM11内に
描画しておいて、これを使ってタイリング処理を行なう
ことができる。
しかも、第１図に示した第１の実施例では、同一の画
像メモリ７上に描画対象となる領域と参照パターンとが
あるため、画像メモリ７上の参照パターンをいちいち読
み出しながら塗潰し等を行なわなければならず、その分
CRTコントローラの描画処理速度が遅いという不都合が
ある。これに対し、この第２実施例に従うと、CRTコン
トローラ４が画像メモリ７への表示データの書込みを行
なっている間、並行してワーク用RAM11をアクセスして
参照パターンの読み書きを行なうことができる。
像メモリ７上に描画対象となる領域と参照パターンとが
あるため、画像メモリ７上の参照パターンをいちいち読
み出しながら塗潰し等を行なわなければならず、その分
CRTコントローラの描画処理速度が遅いという不都合が
ある。これに対し、この第２実施例に従うと、CRTコン
トローラ４が画像メモリ７への表示データの書込みを行
なっている間、並行してワーク用RAM11をアクセスして
参照パターンの読み書きを行なうことができる。
そのため、第２の実施例は、第１の実施例に比べて参
照パターンを用いた描画処理速度が高速化されるという
利点がある。
照パターンを用いた描画処理速度が高速化されるという
利点がある。
なお、第２の実施例において、CRTコントローラ４に
ワーク用RAM11を接続させるバス10のデータバス長を16
ビットとし、アドレス／データ・マルチプレックスバス
方式を採用すると、ワーク用RAM11として最大128kバイ
トの容量を持たせることができる。その場合、１画素当
たり４ビットで色指定を行なうようにすると、512×512
画素の参照領域をワーク用RAM11内に構成することがで
きる。
ワーク用RAM11を接続させるバス10のデータバス長を16
ビットとし、アドレス／データ・マルチプレックスバス
方式を採用すると、ワーク用RAM11として最大128kバイ
トの容量を持たせることができる。その場合、１画素当
たり４ビットで色指定を行なうようにすると、512×512
画素の参照領域をワーク用RAM11内に構成することがで
きる。
［実施例３］ 次に、第３図には、本発明の第３の実施例が示されて
いる。
いる。
この実施例は、パターンRAMとなるワーク用RAM11がシ
ステム・バス５に接続され、マイクロプロセッサ１とCR
Tコントローラ４の両方の制御下にワーク用RAM11が置か
れている。
ステム・バス５に接続され、マイクロプロセッサ１とCR
Tコントローラ４の両方の制御下にワーク用RAM11が置か
れている。
この実施例では、CRTコントローラ４がマイクロプロ
セッサ１からバス使用権を受け取って、システム・バス
５を用いてワーク用RAM11との間で参照パターン・デー
タの読出し、書込みを行なうようになっている。ただ
し、ワーク用RAM11は、独立に設ける必要はなく、従来
マイクロプロセッサの制御下にあったプログラム／デー
タ格納用メモリ３′をパターンRAMとして共用するよう
にしてもよい。
セッサ１からバス使用権を受け取って、システム・バス
５を用いてワーク用RAM11との間で参照パターン・デー
タの読出し、書込みを行なうようになっている。ただ
し、ワーク用RAM11は、独立に設ける必要はなく、従来
マイクロプロセッサの制御下にあったプログラム／デー
タ格納用メモリ３′をパターンRAMとして共用するよう
にしてもよい。
この実施例をグラフィック表示システムに適用する場
合、システムにバスマスタとなる制御回路と、その信号
線を追加する。また、システム・バス５もアドレス／デ
ータ・マルチプレックスバス方式に対応できるように変
更する必要がある。
合、システムにバスマスタとなる制御回路と、その信号
線を追加する。また、システム・バス５もアドレス／デ
ータ・マルチプレックスバス方式に対応できるように変
更する必要がある。
第２図に示した第２の実施例では、ワーク用RAM11を
画像メモリ７側にこれとは別個に接続するようになって
いるため、CRTコントローラ４のピン数をバス10のビッ
ト数分だけ増加させる必要がある。これに対し、この第
３の実施例では、ワーク用RAM11をマイクロプロセッサ
側のシステム・バス５に接続して、システム・バス５を
介してアクセスするようになっている。そのため、第２
の実施例に比べてピン数の増加を抑えることができ、し
かも、第２の実施例と同様、画像メモリ７への表示デー
タの書込を行なっている間、並行してワーク用RAM11を
アクセスして参照パターンの読み書きを行なうことがで
きる。
画像メモリ７側にこれとは別個に接続するようになって
いるため、CRTコントローラ４のピン数をバス10のビッ
ト数分だけ増加させる必要がある。これに対し、この第
３の実施例では、ワーク用RAM11をマイクロプロセッサ
側のシステム・バス５に接続して、システム・バス５を
介してアクセスするようになっている。そのため、第２
の実施例に比べてピン数の増加を抑えることができ、し
かも、第２の実施例と同様、画像メモリ７への表示デー
タの書込を行なっている間、並行してワーク用RAM11を
アクセスして参照パターンの読み書きを行なうことがで
きる。
さらに、この実施例では、マイクロプロセッサ１が直
接ワーク用RAM11をアクセスして、内部の参照パターン
を修正することができる。
接ワーク用RAM11をアクセスして、内部の参照パターン
を修正することができる。
［実施例４］ 第４図には、本発明の第４の実施例が示されている。
この実施例は、ワーク用RAM11をシステム・バス５側
に接続する点では、第３の実施例と同じであるが、この
実施例では、ワーク用RAM11をCRTコントローラ４に接続
するためのバス10が、バスバッファ12を介してシステム
・バス５に接続されるようになっている。つまり、この
バスバッファ12によって、CRTコントローラ４およびワ
ーク用RAM11からなる表示制御部がマイクロプロセッサ
１を含むシステム本体側から分離可能にされている。
に接続する点では、第３の実施例と同じであるが、この
実施例では、ワーク用RAM11をCRTコントローラ４に接続
するためのバス10が、バスバッファ12を介してシステム
・バス５に接続されるようになっている。つまり、この
バスバッファ12によって、CRTコントローラ４およびワ
ーク用RAM11からなる表示制御部がマイクロプロセッサ
１を含むシステム本体側から分離可能にされている。
これによってバス10をシステム・バス５から切り離し
た状態でCRTコントローラ４がワーク用RAM11のアクセス
を行なうことができるようになる。
た状態でCRTコントローラ４がワーク用RAM11のアクセス
を行なうことができるようになる。
第３の実施例では、CRTコントローラ４がシステム・
バス５を使用してワーク用RAM11をアクセスしている
間、マイクロプロセッサ１が動けなくなってシステムの
スループットが低下するという不都合がある。これに対
し、この第４の実施例に従うと、CRTコントローラ４が
ワーク用RAM11をアクセスしている間も、マイクロプロ
セッサ１に対するシステム・バス８の使用権が留保され
る。そのため、システムのスループットが低下するおそ
れがない。
バス５を使用してワーク用RAM11をアクセスしている
間、マイクロプロセッサ１が動けなくなってシステムの
スループットが低下するという不都合がある。これに対
し、この第４の実施例に従うと、CRTコントローラ４が
ワーク用RAM11をアクセスしている間も、マイクロプロ
セッサ１に対するシステム・バス８の使用権が留保され
る。そのため、システムのスループットが低下するおそ
れがない。
なお、この実施例を適用する場合、上記バスバッファ
12の制御は、CRTコントローラ４から出力される適当な
制御信号によって行ない、マイクロプロセッサ１がこの
制御信号をチェックすることにより、CRTコントローラ
４に対してマイクロプロセッサがアクセスできる状態に
あるか否か認知し得るようにすることができる。
12の制御は、CRTコントローラ４から出力される適当な
制御信号によって行ない、マイクロプロセッサ１がこの
制御信号をチェックすることにより、CRTコントローラ
４に対してマイクロプロセッサがアクセスできる状態に
あるか否か認知し得るようにすることができる。
この実施例においても、第３の実施例と同様、マイク
ロプロセッサ１が直接ワーク用RAM11をアクセスして内
部の参照パターンを修正することができる。
ロプロセッサ１が直接ワーク用RAM11をアクセスして内
部の参照パターンを修正することができる。
なお、第２〜第４の実施例は、第１の実施例と異な
り、画像メモリ７とは独立にパターンRAMとしてのワー
ク用RAM11を持っている。そのため、予めワーク用RAM11
に参照パターンを書き込んでおく必要がある。しかし、
その場合、表示データの転送コマンドを用いて画像メモ
リ７内の表示データもしくはシステム側のRAM3内のデー
タを、高速にワーク用RAM11に転送させることで、参照
パターンの描画処理時間の短縮を図ることが可能であ
る。
り、画像メモリ７とは独立にパターンRAMとしてのワー
ク用RAM11を持っている。そのため、予めワーク用RAM11
に参照パターンを書き込んでおく必要がある。しかし、
その場合、表示データの転送コマンドを用いて画像メモ
リ７内の表示データもしくはシステム側のRAM3内のデー
タを、高速にワーク用RAM11に転送させることで、参照
パターンの描画処理時間の短縮を図ることが可能であ
る。
［効果］ 表示画面上の一定の領域のタイミング処理等に使用す
べく、CRTコントローラ内に設けられるパターンRAMの代
わりに、フレーム・バッファのような外部のメモリをパ
ターンRAMとして使用するようにしたので、外部のメモ
リは内蔵のメモリに比べて大きな容量を持たせることが
できるという作用により、比較的複雑かつ大きな参照パ
ターン（模様）を使ってタイリング処理を行なえるよう
になり、これによって、MPUの負担を増加させることな
くCRTコントローラのような表示制御装置のグラフィッ
ク表示機能を拡張することができるという効果がある。
べく、CRTコントローラ内に設けられるパターンRAMの代
わりに、フレーム・バッファのような外部のメモリをパ
ターンRAMとして使用するようにしたので、外部のメモ
リは内蔵のメモリに比べて大きな容量を持たせることが
できるという作用により、比較的複雑かつ大きな参照パ
ターン（模様）を使ってタイリング処理を行なえるよう
になり、これによって、MPUの負担を増加させることな
くCRTコントローラのような表示制御装置のグラフィッ
ク表示機能を拡張することができるという効果がある。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記実施例で
は、CRTコントローラの制御下に画像メモリ（フレーム
・バッファ）のみが配置されているが、それ以外にも従
来システムと同じようにCRTコントローラの制御下にキ
ャラクタ・ジェネレータおよびリフレッシュ・メモリを
設けるようにしてもよい。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記実施例で
は、CRTコントローラの制御下に画像メモリ（フレーム
・バッファ）のみが配置されているが、それ以外にも従
来システムと同じようにCRTコントローラの制御下にキ
ャラクタ・ジェネレータおよびリフレッシュ・メモリを
設けるようにしてもよい。
［利用分野］ 以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるパーソナル・コン
ピュータに適用したものについて説明したが、それに限
定されるものではなく、ワーク・ステーションやCAD
（コンピュータ・エイディッド・デザイン）システム
等、表示装置を有するシステム一般に利用することがで
きる。
明をその背景となった利用分野であるパーソナル・コン
ピュータに適用したものについて説明したが、それに限
定されるものではなく、ワーク・ステーションやCAD
（コンピュータ・エイディッド・デザイン）システム
等、表示装置を有するシステム一般に利用することがで
きる。
第１図は、本発明に係る表示制御装置を適用したグラフ
ィック表示システムの第１の実施例を示すブロック図、 第２図は、本発明の第２の実施例を示すブロック図、 第３図は、本発明の第３の実施例を示すブロック図、 第４図は、本発明の第４の実施例を示すブロック図、 第５図は、本発明の第１の実施例における参照パターン
を用いた閉領域の塗潰し処理の一例を示すもので、同図
（Ａ）は処理前の状態を、また同図（Ｂ）は処理後の状
態を示す説明図である。 １……マイクロプロセッサ、２……システムROM、３…
…RAM、７……画像メモリ（フレーム・バッファ）、４
……CRTコントローラ、５……システム・バス、6,10…
…バス、８……並−直列変換器、９……表示装置（CRT
表示装置）、11……ワーク用RAM、12……バスバッフ
ァ、20……描画制御部、21……コマンド・レジスタ、22
……ポインタ・レジスタ、23……参照領域指定レジス
タ、24……参照開始ポインタ、30……表示制御部。
ィック表示システムの第１の実施例を示すブロック図、 第２図は、本発明の第２の実施例を示すブロック図、 第３図は、本発明の第３の実施例を示すブロック図、 第４図は、本発明の第４の実施例を示すブロック図、 第５図は、本発明の第１の実施例における参照パターン
を用いた閉領域の塗潰し処理の一例を示すもので、同図
（Ａ）は処理前の状態を、また同図（Ｂ）は処理後の状
態を示す説明図である。 １……マイクロプロセッサ、２……システムROM、３…
…RAM、７……画像メモリ（フレーム・バッファ）、４
……CRTコントローラ、５……システム・バス、6,10…
…バス、８……並−直列変換器、９……表示装置（CRT
表示装置）、11……ワーク用RAM、12……バスバッフ
ァ、20……描画制御部、21……コマンド・レジスタ、22
……ポインタ・レジスタ、23……参照領域指定レジス
タ、24……参照開始ポインタ、30……表示制御部。
Claims (4)
- 【請求項１】外部メモリが接続可能な半導体集積回路と
して形成され、与えられたコマンドに応じて表示データ
を形成し外部メモリへ書き込む描画制御手段を有する表
示制御装置であって、上記描画制御手段は、外部メモリ
上の描画位置を指定するための描画位置指定手段と、表
示データが格納された外部メモリ上の任意の位置の任意
の大きさを持つ領域を参照パターン領域として指定する
ための参照パターン領域指定手段と、タイリング指令コ
マンドが入力された場合に上記参照パターン領域から表
示データを順次読み出して上記描画位置指定手段により
指定された描画位置にタイリングパターンデータとして
周期性をもって書き込むタイリング処理手段とを備えて
いることを特徴とする表示制御装置。 - 【請求項２】上記描画制御手段は、上記参照領域指定手
段によって指定された外部メモリの参照パターン領域内
おける参照開始位置を指定するための参照開始位置指定
手段を備え、この参照開始位置指定手段は上記描画位置
指定手段の更新に伴って更新されることを特徴とする特
許請求の範囲第１項記載の表示制御装置。 - 【請求項３】上記参照領域指定手段は、外部メモリ上の
パターン先頭位置を指定する第１指定手段及びパターン
終了位置を指定する第２指定手段を有し、上記第１指定
手段により指定された点と上記第２指定手段により指定
された点とを対角線上の頂点とする矩形領域を参照領域
として指定することを特徴とする特許請求の範囲第１項
または第２項記載の表示制御装置。 - 【請求項４】上記描画制御手段はさらに上記描画位置指
定手段が指定する外部メモリ上の描画位置のデータを読
み込む表示データ読込み手段と表示データを形成するた
めの演算手段を備え、上記タイリング処理手段は上記表
示データ読込み手段により読み込まれた表示データと上
記参照パターン領域内から読み出された表示データに対
して上記演算手段により所定の演算を行なわせ、その演
算結果をタイリングパターンデータとして上記描画位置
指定手段により指定された描画位置に周期性をもって書
き込むように構成されていることを特徴とする特許請求
の範囲第１項、第２項または第３項記載の表示制御装
置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134006A JPH087569B2 (ja) | 1985-06-21 | 1985-06-21 | 表示制御装置 |
| DE3650073T DE3650073T2 (de) | 1985-06-21 | 1986-06-20 | Anzeigesteuereinheit. |
| KR1019860004912A KR940001670B1 (ko) | 1985-06-21 | 1986-06-20 | 표시 제어장치 |
| EP86108420A EP0209736B1 (en) | 1985-06-21 | 1986-06-20 | Display control device |
| US07/281,966 US4906986A (en) | 1985-06-21 | 1988-11-30 | Display control device |
| US07/448,831 US5043717A (en) | 1985-06-21 | 1989-12-12 | Display control device |
| US07/727,421 US5262767A (en) | 1985-06-21 | 1991-07-09 | Display control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134006A JPH087569B2 (ja) | 1985-06-21 | 1985-06-21 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292678A JPS61292678A (ja) | 1986-12-23 |
| JPH087569B2 true JPH087569B2 (ja) | 1996-01-29 |
Family
ID=15118173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60134006A Expired - Fee Related JPH087569B2 (ja) | 1985-06-21 | 1985-06-21 | 表示制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US4906986A (ja) |
| EP (1) | EP0209736B1 (ja) |
| JP (1) | JPH087569B2 (ja) |
| KR (1) | KR940001670B1 (ja) |
| DE (1) | DE3650073T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH087569B2 (ja) * | 1985-06-21 | 1996-01-29 | 株式会社日立製作所 | 表示制御装置 |
| US5262767A (en) * | 1985-06-21 | 1993-11-16 | Hitachi, Ltd. | Display control device |
| JPH0746308B2 (ja) * | 1985-07-24 | 1995-05-17 | 株式会社日立製作所 | 表示制御装置およびマイクロコンピュータ・システム |
| JPH0736105B2 (ja) * | 1986-04-11 | 1995-04-19 | 三菱電機株式会社 | 表示制御装置 |
| US5053989A (en) * | 1986-08-27 | 1991-10-01 | Minolta Camera Kabushiki Kaisha | Digital image processing apparatus having a microprogram controller for reading microinstructions during a vacant period of the image processing circuit |
| JP2735125B2 (ja) * | 1988-11-11 | 1998-04-02 | キヤノン株式会社 | 図形処理装置 |
| JP3219403B2 (ja) * | 1989-05-10 | 2001-10-15 | キヤノン株式会社 | 画像記憶装置 |
| US5231695A (en) * | 1990-08-29 | 1993-07-27 | Xerox Corporation | Generalized clipping in an extended frame buffer |
| US5266941A (en) * | 1991-02-15 | 1993-11-30 | Silicon Graphics, Inc. | Apparatus and method for controlling storage of display information in a computer system |
| US5815168A (en) * | 1995-06-23 | 1998-09-29 | Cirrus Logic, Inc. | Tiled memory addressing with programmable tile dimensions |
| US5999199A (en) * | 1997-11-12 | 1999-12-07 | Cirrus Logic, Inc. | Non-sequential fetch and store of XY pixel data in a graphics processor |
| US6031550A (en) * | 1997-11-12 | 2000-02-29 | Cirrus Logic, Inc. | Pixel data X striping in a graphics processor |
| JP2008501126A (ja) * | 2004-05-25 | 2008-01-17 | 新世代株式会社 | データ処理装置、描画装置及びピクセルパッカ |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4225861A (en) * | 1978-12-18 | 1980-09-30 | International Business Machines Corporation | Method and means for texture display in raster scanned color graphic |
| US4398890A (en) * | 1981-03-16 | 1983-08-16 | Knowlton Kenneth C | Representation of designs |
| US4439761A (en) * | 1981-05-19 | 1984-03-27 | Bell Telephone Laboratories, Incorporated | Terminal generation of dynamically redefinable character sets |
| JPS58102289A (ja) * | 1981-12-14 | 1983-06-17 | 富士通株式会社 | イメ−ジ編集システム |
| JPS58115676A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | デ−タ書込み方式 |
| NL8300872A (nl) * | 1983-03-10 | 1984-10-01 | Philips Nv | Multiprocessor-rekenmachinesysteem voor het tot een gekleurde afbeelding verwerken van in een hierarchische datastruktuur gedefinieerde objekt-elementen. |
| JPS5979293A (ja) * | 1982-10-29 | 1984-05-08 | 株式会社東芝 | 表示装置 |
| US4656468A (en) * | 1983-02-04 | 1987-04-07 | Nippon Telegraph And Telephone Corporation | Pattern data processing apparatus |
| US4646076A (en) * | 1983-04-27 | 1987-02-24 | Sperry Corporation | Method and apparatus for high speed graphics fill |
| JPS6074682A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 半導体装置の製造方法 |
| US4658247A (en) * | 1984-07-30 | 1987-04-14 | Cornell Research Foundation, Inc. | Pipelined, line buffered real-time color graphics display system |
| US4646078A (en) * | 1984-09-06 | 1987-02-24 | Tektronix, Inc. | Graphics display rapid pattern fill using undisplayed frame buffer memory |
| US4755810A (en) * | 1985-04-05 | 1988-07-05 | Tektronix, Inc. | Frame buffer memory |
| SE454224B (sv) * | 1985-04-10 | 1988-04-11 | Lundstrom Jan Erik | Bildskermsenhet for presentation av grafisk information |
| JPS61249175A (ja) * | 1985-04-24 | 1986-11-06 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 図形処理装置 |
| JPH087569B2 (ja) * | 1985-06-21 | 1996-01-29 | 株式会社日立製作所 | 表示制御装置 |
| DE3650119T2 (de) * | 1985-08-14 | 1995-03-30 | Hitachi Ltd | Verfahren zur Anzeigesteuerung für ein System mit mehreren Bildausschnitten. |
| US4806921A (en) * | 1985-10-04 | 1989-02-21 | Ateq Corporation | Rasterizer for pattern generator |
-
1985
- 1985-06-21 JP JP60134006A patent/JPH087569B2/ja not_active Expired - Fee Related
-
1986
- 1986-06-20 DE DE3650073T patent/DE3650073T2/de not_active Expired - Fee Related
- 1986-06-20 KR KR1019860004912A patent/KR940001670B1/ko not_active IP Right Cessation
- 1986-06-20 EP EP86108420A patent/EP0209736B1/en not_active Expired - Lifetime
-
1988
- 1988-11-30 US US07/281,966 patent/US4906986A/en not_active Expired - Lifetime
-
1989
- 1989-12-12 US US07/448,831 patent/US5043717A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61292678A (ja) | 1986-12-23 |
| DE3650073T2 (de) | 1995-01-19 |
| EP0209736A2 (en) | 1987-01-28 |
| KR940001670B1 (ko) | 1994-02-28 |
| KR870000638A (ko) | 1987-02-19 |
| DE3650073D1 (de) | 1994-10-27 |
| EP0209736A3 (en) | 1990-05-02 |
| US5043717A (en) | 1991-08-27 |
| US4906986A (en) | 1990-03-06 |
| EP0209736B1 (en) | 1994-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| US5940087A (en) | Graphic processing apparatus and method | |
| JPH05181443A (ja) | コンピュータ | |
| JPH087569B2 (ja) | 表示制御装置 | |
| JP2001195230A (ja) | 描画処理システム、及び描画演算を行う半導体集積回路 | |
| JPS6332390B2 (ja) | ||
| US5262767A (en) | Display control device | |
| JPS6330633B2 (ja) | ||
| JP4137903B2 (ja) | グラフィックス表示装置およびグラフィックスプロセッサ | |
| JPS63108381A (ja) | ラスタ演算回路 | |
| JP2954589B2 (ja) | 情報処理装置 | |
| JPS63304293A (ja) | 表示メモリ制御回路 | |
| JP3005220B2 (ja) | 走査型表示制御装置 | |
| JP2897209B2 (ja) | ぬりつぶし処理装置 | |
| JPS6324368A (ja) | イメ−ジメモリのアクセス回路 | |
| JPH0553548A (ja) | デイスプレイ制御装置 | |
| JPH0233645A (ja) | コンピュータ | |
| JPH0227677B2 (ja) | ||
| JPH01314391A (ja) | グラフィックコントローラ | |
| JPS6364474A (ja) | 画像メモリ制御装置 | |
| JPH0528397B2 (ja) | ||
| JPH06282260A (ja) | 表示システム及び表示制御装置 | |
| JPH0877371A (ja) | 画像形成装置 | |
| JPH06289848A (ja) | 表示システム及び表示制御装置 | |
| JPH0528399B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |